JPWO2017085866A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2017085866A1
JPWO2017085866A1 JP2016571432A JP2016571432A JPWO2017085866A1 JP WO2017085866 A1 JPWO2017085866 A1 JP WO2017085866A1 JP 2016571432 A JP2016571432 A JP 2016571432A JP 2016571432 A JP2016571432 A JP 2016571432A JP WO2017085866 A1 JPWO2017085866 A1 JP WO2017085866A1
Authority
JP
Japan
Prior art keywords
lead
base end
semiconductor device
slit
end portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016571432A
Other languages
English (en)
Other versions
JP6255518B2 (ja
Inventor
悦宏 神山
悦宏 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2017085866A1 publication Critical patent/JPWO2017085866A1/ja
Application granted granted Critical
Publication of JP6255518B2 publication Critical patent/JP6255518B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • H01L23/49555Cross section geometry characterised by bent parts the bent parts being the outer leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49537Plurality of lead frames mounted in one device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

半導体装置(100)は、本体部(50)と、半導体素子(51)と、封止部(60)と、封止部(60)から外方である第1方向に突出した第1リード(10)と、を備えている。第1リード(10)は、第1方向に沿って設けられた第1基端部(11)と、第2方向に第1基端部(11)から突出するとともに位置決め突起(210)が挿入されるための位置決め穴(13)が形成された突出部(12)と、第1基端部(11)に屈曲部(15)を介して設けられた第1先端部(17)とを有している。突出部(12)にはスリット(14)が形成されており、スリット(14)の屈曲部側のスリット側端部(14a)から第1方向に沿って延びた直線上に又は当該直線よりも屈曲部(15)と反対側に、位置決め穴(13)の第1基端部(11)側の位置決め穴側端部(13a)が位置している。

Description

本発明は、半導体装置に関する。
従来より、パワーモジュール等からなる半導体装置を外部部材であるヒートシンクや筐体内に固定することが行われている。このように半導体装置を例えば筐体内に固定する場合、例えばネジが用いられるが、ネジが通る貫通穴とネジ穴とを位置合わせを行おうとしても、筐体に対して半導体装置が動き易いため、組み立て作業効率が低下するといった問題がある。このような不都合を解決するために、特開2015−120367に開示された構成が提案されている。この特開2015−120367に開示された半導体装置は、筐体に固定される前に、当該半導体装置を筐体に対して位置決めする位置決め手段を有している。そして、この位置決め手段は、筐体の側壁部の内側に設けられた位置決め突起と、パワーモジュールに設けられて位置決め突起が嵌合する嵌合穴を有する位置決め用端子とで構成されていることも開示されている。しかしながら、特開2015−120367のように位置決め用端子を設けると、位置決め用端子を設けるスペースが必要となり、半導体装置の外形サイズが大きくなってしまう。
なお、リードフレームを構成する厚板金属板に備えられたネジ止め穴の両側もしくは周辺にスリットを配置することは知られているが(特開2002−305280)、この特開2002−305280で用いられているスリットは、スリットに囲まれた範囲を押し出す加工を施すために用いられているに過ぎない。
そこで本発明の目的は、外部部材に対して固定される際に、外形サイズを大きくすること無く高い精度で位置決め可能な半導体装置を提供することにある。
本発明による半導体装置は、
本体部と、
前記本体部に実装された半導体素子と、
前記本体部及び前記半導体素子を封止樹脂で覆い、外部部材に対して固定される封止部と、
前記半導体素子と電気的に接続され、前記封止部から外方である第1方向に突出した第1リードと、
を備え、
前記第1リードが、前記第1方向に沿って設けられた第1基端部と、前記第1方向と異なる第2方向に前記第1基端部から突出するとともに位置決め突起が挿入されるための位置決め穴が形成された突出部と、前記第1基端部に屈曲部を介して設けられ、前記第1方向及び前記第2方向と異なる方向に延び、外部回路と電気的に接続するための第1先端部とを有し、
前記突出部にはスリットが形成されており、
前記スリットの屈曲部側のスリット側端部から前記第1方向に沿って延びた直線よりも屈曲部と反対側に、前記位置決め穴の中心部が位置している。
本発明による半導体装置において、
前記スリットの屈曲部側のスリット側端部から前記第1方向に沿って延びた直線上に又は当該直線よりも屈曲部と反対側に、前記位置決め穴の第1基端部側の位置決め穴側端部が位置していてもよい。
本発明による半導体装置において、
前記スリットは、前記第2方向において前記屈曲部に隣接して設けられてもよい。
本発明による半導体装置は、
前記封止部から外方に突出し、前記封止部の一側面に沿って前記第1リードと並んで配置される第2リードをさらに備え、
前記第1リードは、前記第2リードよりも前記一側面の幅方向端部側に位置していてもよい。
本発明による半導体装置において、
前記突出部は、前記第1基端部から前記第2リードが存在しない方向に突出してもよい。
本発明による半導体装置は、
前記封止部から外方に突出し、前記封止部の一側面に沿って前記第1リードと並んで配置される第2リードをさらに備え、
前記第1リードの前記第1基端部の幅は、前記第2リードの基端部の幅と同じ大きさになっていてもよい。
本発明による半導体装置は、
前記封止部から外方に突出し、前記封止部の一側面に沿って前記第1リードと並んで配置される第2リードをさらに備え、
前記第1リードは2つ設けられており、
前記第1リードの一方は前記第2リードの前記一側面の幅方向一端部側に位置し、
前記第1リードの他方は前記第2リードの前記一側面の幅方向他端部側に位置し、
各突出部は、前記第1基端部から前記第2リードが存在しない方向に突出してもよい。
本発明によれば、半導体素子及び外部回路と電気的に接続された第1リードが設けられている。このため、特開2015−120367のように、半導体素子と電気的に接続されていない位置決め用端子を別途設ける必要がない。したがって、外形サイズを従前と比較して同程度のものにすることができる(外形サイズを特開2015−120367に開示された半導体装置と比較して小さくすることができる。)。また、突出部にスリットが設けられるとともに、このスリットの屈曲部側のスリット側端部から第1方向に沿って延びた直線よりも屈曲部と反対側に、位置決め穴の中心部が位置しているので、折り曲げて屈曲部を形成する際に突出部に形成された位置決め穴の形状の歪みを防止することができる。したがって、本発明の半導体装置は、屈曲部を形成する際の曲げ加工による位置決め穴の変形が抑えられているため、位置決め穴を用いた位置決めを高い精度で行うことができる。
図1は、本発明の第1の実施の形態による半導体装置において樹脂封止されていないときの平面図である。 図2は、本発明の第1の実施の形態による半導体装置の平面図である。 図3は、本発明の第1の実施の形態による半導体装置の斜視図である。 図4は、本発明の第1の実施の形態による半導体装置を筐体に装着する際の組立図である。 図5(a)は、本発明の第1の実施の形態による半導体装置を筐体に装着した後の平面図であり、図5(b)は、図5(a)を直線B−Bで切断した際の断面図である。 図6は、本発明の第1の実施の形態の一例による半導体装置の位置決め穴近辺を拡大した平面図である。 図7は、本発明の第1の実施の形態の別の例による半導体装置の位置決め穴近辺を拡大した平面図である。 図8は、本発明の第1の実施の形態の第2リードを拡大した平面図である。 図9は、本発明の第1の実施の形態において、切断して第1リード、第2リード及び第3リードが形成される前の平面図である。 図10は、本発明の第2の実施の形態による半導体装置の平面図である。
第1の実施の形態
《構成》
図1に示すように、本実施の形態の半導体装置100は、本体部50と、本体部50に複数の導電層52を介して実装された複数の半導体素子51と、を有している。半導体装置100は、本体部50及び半導体素子51を封止樹脂62で覆い、外部部材に対して固定される封止部60(図2参照)と、半導体素子51と電気的に接続され、封止部60から外方である第1方向に突出した第1リード10(図1参照)も有している。なお、半導体素子51と、第1リード10、後述する第2リード20及び第3リード30とは、導電層52、ワイヤ53等によって接続されることで、電気的に接続される。本実施の形態の本体部50は板形状となっており、板形状になった本体部50上に複数の半導体素子51が載置されている。本実施の形態において「第1方向」は図1の「下方向」を意味する。
図2に示すように、封止部60は、枠体61と、枠体61内に充填された封止樹脂62とを有している。枠体61には、枠体61を外部部材に対して固定するために、ネジ等の固定部材230(図4参照)が挿入される貫通穴63が設けられている。外部部材としては、一例として、車両に搭載される筐体200(図4参照)を挙げることができる。本実施の形態では、外部部材として筐体200を用いて説明するが、これに限られることはない。
本実施の形態の第1リード10は板形状となっている。図6及び図7に示すように、第1リード10は、第1方向に沿って設けられた第1基端部11と、第1方向と異なる第2方向に第1基端部11から突出するとともに位置決め突起210(図4及び図5参照)が挿入されるための位置決め穴13が形成された突出部12と、第1基端部11に屈曲部15を介して設けられ、第1方向及び第2方向と異なる方向に延び、外部回路と電気的に接続するための第1先端部17とを有している。本実施の形態において「第2方向」は図1の「左方向」を意味する。また、第1先端部17は、一例として図3に示すように、第1方向及び第2方向に直交する方向に延びている。図4及び図5に示す位置決め突起210は例えば樹脂材料によって形成されている。位置決め穴13に対して位置決め突起210はわずかに小さくなっており、位置決め突起210を位置決め穴13に挿入した状態で半導体装置100が回転可能になってもよい。また、位置決め突起210はテーパー形状になっており、位置決め穴13内に位置決め突起210を挿入すると、位置決め穴13の内周面と位置決め突起210の外周面とが当接するようになってもよい。そして、このような状態で半導体装置100が回転可能なってもよい。
図6及び図7に示すように、第1リード10の突出部12にはスリット14が形成されている。スリット14の屈曲部側のスリット側端部14aから第1方向に沿って延びた直線上に(図7参照)又は当該直線よりも屈曲部15と反対側に、位置決め穴13の第1基端部11側の位置決め穴側端部13aが位置してもよい。なお、屈曲部側のスリット側端部14aから第1方向に沿って延びた直線上に第1基端部11側の位置決め穴側端部13aが位置するとは、例えば、屈曲部側のスリット側端部14aに、第1リード10の幅(図6及び図7の左右方向の長さ)の1/50の太さを有する「第1方向に沿って延びた直線」の中心を位置づけた際に、その直線上に、第1基端部11側の位置決め穴側端部13aが位置することを意味する。また、「第1方向に沿って延びた直線」は後述する「第3方向」に沿って延びた直線と同じ意味であるので、本実施の形態では「第1方向に沿って延びた直線」という文言を用いる。
図6及び図7に示すように、スリット14は、第2方向において屈曲部15に隣接して設けられてもよい。また、スリット14の長さは、例えば、封止部60から外方に突出した第1基端部11の長さの1/25〜1/5とすることができる。スリット14の長さを長くすることで、後述する位置決め穴13が変形することを抑止する効果を高めることができる。他方、スリット14の長さを短くすることで、封止部60から外方に突出する第1基端部11の長さを長くすることなく、大きな位置決め穴13を採用することもできるようになる。
本実施の形態では、図1乃至図3に示すように、封止部60から外方に突出し、封止部60の一側面(図1の下方側面)に沿って第1リード10と並んで配置される第2リード20が設けられている。そして、第1リード10は、第2リード20よりも一側面の幅方向端部側に位置している。より具体的には、本実施の形態には複数(4つ)の第2リード20が設けられている。そして、この第2リード20よりも幅方向端部側の一つである図1の左側に第1リード10が設けられている。
本実施の形態の第2リード20は板形状となっている。各第2リード20は、図8に示すように、第1方向に沿って設けられた第2基端部21と、第2基端部21に屈曲部25を介して設けられ、第1方向及び第2方向と異なる方向に延び、外部回路と電気的に接続するための第2先端部27とを有してもよい。本実施の形態では、一例として、図3に示すように、第2先端部27は第1方向及び第2方向に直交する方向に延びており、第1先端部17と平行に延びている。
突出部12は、第1基端部11から第2リード20が存在しない方向に突出してもよい。図1に示す態様では、突出部12は、第1基端部11から図1の左方向に突出している。
第1リード10の第1基端部11の幅W1(図6及び図7参照)は、第2基端部21の幅W2(図8参照)と同じ大きさになってもよい。これに限られることはなく、第1基端部11の幅W1は、第2基端部21の幅W2よりも大きくなってもよいし小さくなってもよい。なお、本実施の形態では、第1基端部11の幅W1は第1リード10の屈曲部15の幅と同じ大きさとなり、第2基端部21の幅W2は第2リード20の屈曲部25の幅と同じ大きさとなっている。なお、本実施の形態において「同じ大きさ」というのは、全体の大きさに対して±5%の範囲内にあることを意味する。つまり、第1基端部11の幅W1が第2基端部21の幅W2と同じ大きさになっているというのは、W1が0.95×W2〜1.05×W2の範囲内にあることを意味する。
また、突出部12の幅W3(図6及び図7参照)は、第1基端部11の幅W1よりも小さくなってもよいし大きくなってもよい。また、突出部12の幅W3は、第1基端部11の幅W1と同じ大きさとなってもよい。なお、突出部12の幅W3は位置決め穴13の大きさに基づいて決定されてもよい。位置決め穴13の大きさが小さい場合には突出部12の幅W3を小さくすることができ、第1リード10の幅方向の大きさを小さくすることができる。
図1乃至図3に示すように、封止部60から外方に突出し、封止部60の他側面に沿って配置される第3リード30が設けられてもよい。本実施の形態の封止部60は略矩形状となっている。そして、本実施の形態の「他側面」は「一側面」に対向する側面のことを意味し、図1では上方側面のことを意味している。図1に示すように、第3リード30は複数設けられてもよい。
各第3リード30は、第1方向と反対方向である第3方向(図1の上方向)に沿って設けられた第3基端部31と、第3基端部31に屈曲部35を介して設けられ、第3方向及び第2方向と異なる方向に延び、外部回路と電気的に接続するための第3先端部37とを有してもよい。図3に示すように、本実施の形態では、第3先端部37は第3方向及び第2方向に直交する方向に延びており、第1先端部17及び第2先端部27と平行に延びている。なお、図1では、第2方向と反対方向を第4方向として示している。
本実施の形態では、第3基端部31の幅は第2基端部21の幅W2よりも細くなっている。また、第3リード30の本数は、第1リード10及び第2リード20の合計本数よりも多くなっている。但し、これらはあくまでも一例であり、第3基端部31の幅は第2基端部21の幅W2よりも大きくなってもよい。第3リード30の本数は、第1リード10及び第2リード20の合計本数よりも少なくなってもよい。
図9では、切断して第1リード10、第2リード20及び第3リード30が形成される前の部材の平面図が示されている。このように平板形状のリードフレーム110に、平板形状のプレ第1リード10a、プレ第2リード20a及びプレ第3リード30aが形成されている。
図9に示すように、位置決め穴13は、タイバー80よりも第1方向側(図9の下方側)であって、屈曲部15が形成される予定の箇所17aよりも第3方向側(図9の上方側)に位置してもよい。なお、屈曲部15,25,35を形成する際には、例えば基端部11,21,31を図示しない挟持部で挟持しつつ先端側を略90度で折り曲げればよい。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果であって、まだ述べていない作用・効果について説明する。
本実施の形態によれば、半導体素子51及び外部回路に、電気的に接続された第1リード10が設けられている。このため、特開2015−120367のように、半導体素子51と電気的に接続されていない位置決め用端子を別途設ける必要がない。したがって、外形サイズを従前と比較して同程度のものにすることができる(外形サイズを特開2015−120367に開示された半導体装置と比較して小さくすることができる。)。また、突出部12にスリット14が設けられるとともに、このスリット14の屈曲部側のスリット側端部14aから第1方向に沿って延びた直線よりも屈曲部15と反対側に、位置決め穴13の中心部が位置しているので、折り曲げて屈曲部15を形成する際に突出部12に形成された位置決め穴13の形状の歪みを防止することができる。このため、本実施の形態の半導体装置100は、屈曲部15を形成する際の曲げ加工による位置決め穴13の変形が抑えられる。この結果、位置決め穴13を用いた位置決めを高い精度で行うことができる。なお、本実施の形態のように位置決めを高い精度で行うことができることは、迅速な製造組立に寄与し、特に車両のように大量生産する場合には強く要望されるものである。
本実施の形態において、屈曲部側のスリット側端部14aから第1方向に沿って延びた直線上又は当該直線よりも屈曲部15と反対側に第1基端部11側の位置決め穴側端部13aが位置している態様を採用した場合には(図7参照)、位置決め穴13の全体に対してスリット14によって力が加わることをより確実に防止できるので、折り曲げて屈曲部15を形成する際に位置決め穴13の形状が歪むことをより確実に防止することができる。
特に、図7に示すように、屈曲部側のスリット側端部14aから第1方向に沿って延びた「直線上」に第1基端部11側の位置決め穴側端部13aが位置している態様を採用した場合には、位置決め穴13の形状が歪むことをより確実に防止しつつ、幅方向(第2方向)における突出部12の大きさを極力小さくすることができる点で有益である。
本実施の形態において、図6及び図7に示すように、スリット14が第2方向において屈曲部15に隣接して設けられている態様を採用した場合には、折り曲げて屈曲部15を形成する際に加わる応力が加わることを隣接するスリット14により効率よく遮断できる。また、このようにスリット14を屈曲部15に隣接させることで、幅方向(第2方向)における突出部12の大きさを極力小さくすることができる。
本実施の形態において、図1及び図2に示すように、第1リード10が第2リード20よりも一側面の幅方向端部側(図1及び図2の左側)に位置している態様を採用した場合には、第1リード10及び(複数の)第2リード20を均等に配置することができる。また、幅方向端部には空いたスペースがあることから、第1リード10は幅方向端部(図1及び図2の左側端部)に配置されていることが半導体装置100を小型化するという観点からは有益である。
本実施の形態において、図1及び図2に示すように、突出部12が第1基端部11から第2リード20が存在しない方向に突出する態様を採用した場合には、突出部12が幅方向の端部に位置することになるので、第1リード10の第1基端部11及び(複数の)第2リード20の第2基端部21を均等に配置することができる。
本実施の形態において、第1基端部11の幅W1が第2基端部21の幅W2と同じ大きさになっている態様を採用した場合には、第1リード10及び第2リード20における抵抗を概ね同じ値にすることを期待できる。これは、電圧がかかった場合であっても位置決め穴13が形成された突出部12にはあまり電流が流れないことが想定されるためである。このように第1リード10及び第2リード20における抵抗を概ね同じ値にすることで、第1リード10を第2リード20と実質的に同じ性能を有するものとして半導体装置100を設計及び製造することができる点で有益である。
図9に示すように、位置決め穴13が、タイバー80よりも第1方向側(図9の下方側)に位置している場合には、封止部60の封止樹脂62を形成するための樹脂を注入する際に、位置決め穴13を介して樹脂が漏れ出すことを防止することができる。なお、位置決め穴13が、屈曲部17が形成される予定の箇所17aよりも第3方向側(図9の上方側)に位置することで、屈曲部17を形成する際に位置決め穴13が歪んでしまうことを防止できる。
第2の実施の形態
次に、本発明の第2の実施の形態について説明する。
図10に示すように、第2の実施の形態では、第1リード10が2つ設けられている。そして、第1リード10の一方は第2リード20の一側面の幅方向一端部側(図10の左側)に位置し、第1リード10の他方は第2リード20の一側面の幅方向他端部側(図10の右側)に位置している。各突出部12は、第1基端部11から第2リード20が存在しない方向に突出するようになっている。つまり、幅方向一端部側に位置する第1リード10では、突出部12が第1基端部11から図10の左側に突出し、幅方向他端部側に位置する第1リード10では、突出部12が第1基端部11から図10の右側に突出している。
第2の実施の形態において、その他の構成は、第1の実施の形態と略同一の態様となっている。
重複することから記載を省略するが、本実施の形態でも、第1の実施の形態と同様の効果を奏することができる。さらに、本実施の形態によれば、第1リード10が2つ設けられているので、筐体200に半導体装置100を取り付ける際に2点で位置決めを行うことができる。このため、位置決め突起210を位置決め穴13に挿入するだけで、半導体装置100を回転させることなく位置決めできる。したがって、より迅速に、かつ、より高い位置決め効果を期待できる。前述したように、特に車両のように大量生産する場合には、迅速な製造組立が強く要望されることから、本実施の形態のように、より迅速に、かつ、より高い位置決め効果を期待できることは、非常に有益なものとなる。
最後になったが、上述した各実施の形態の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって特許請求の範囲に記載された発明が限定されることはない。
10 第1リード
11 第1基端部
12 突出部
13 位置決め穴
13a 位置決め穴側端部
14 スリット
14a 屈曲部側のスリット側端部
15 屈曲部
17 第1先端部
20 第2リード
50 本体部
51 半導体素子
60 封止部
62 封止樹脂
63 貫通穴
200 筐体(外部部材)
210 位置決め突起
W1 第1基端部の幅
W2 第2基端部の幅

Claims (7)

  1. 本体部と、
    前記本体部に実装された半導体素子と、
    前記本体部及び前記半導体素子を封止樹脂で覆い、外部部材に対して固定される封止部と、
    前記半導体素子と電気的に接続され、前記封止部から外方である第1方向に突出した第1リードと、
    を備え、
    前記第1リードは、前記第1方向に沿って設けられた第1基端部と、前記第1方向と異なる第2方向に前記第1基端部から突出するとともに位置決め突起が挿入されるための位置決め穴が形成された突出部と、前記第1基端部に屈曲部を介して設けられ、前記第1方向及び前記第2方向と異なる方向に延び、外部回路と電気的に接続するための第1先端部とを有し、
    前記突出部にはスリットが形成されており、
    前記スリットの屈曲部側のスリット側端部から前記第1方向に沿って延びた直線よりも屈曲部と反対側に、前記位置決め穴の中心部が位置していることを特徴とする半導体装置。
  2. 前記スリットの屈曲部側のスリット側端部から前記第1方向に沿って延びた直線上に又は当該直線よりも屈曲部と反対側に、前記位置決め穴の第1基端部側の位置決め穴側端部が位置していることを特徴とする請求項1に記載の半導体装置。
  3. 前記スリットは、前記第2方向において前記屈曲部に隣接して設けられていることを特徴とする請求項1又は2のいずれかに記載の半導体装置。
  4. 前記封止部から外方に突出し、前記封止部の一側面に沿って前記第1リードと並んで配置される第2リードをさらに備え、
    前記第1リードは、前記第2リードよりも前記一側面の幅方向端部側に位置していることを特徴とする請求項1乃至3のいずれかに記載の半導体装置。
  5. 前記突出部は、前記第1基端部から前記第2リードが存在しない方向に突出することを特徴とする請求項4に記載の半導体装置。
  6. 前記封止部から外方に突出し、前記封止部の一側面に沿って前記第1リードと並んで配置される第2リードをさらに備え、
    前記第1リードの前記第1基端部の幅は、前記第2リードの基端部の幅と同じ大きさになっていることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
  7. 前記封止部から外方に突出し、前記封止部の一側面に沿って前記第1リードと並んで配置される第2リードをさらに備え、
    前記第1リードは2つ設けられており、
    前記第1リードの一方は前記第2リードの前記一側面の幅方向一端部側に位置し、
    前記第1リードの他方は前記第2リードの前記一側面の幅方向他端部側に位置し、
    各突出部は、前記第1基端部から前記第2リードが存在しない方向に突出することを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。
JP2016571432A 2015-11-20 2015-11-20 半導体装置 Active JP6255518B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/082712 WO2017085866A1 (ja) 2015-11-20 2015-11-20 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017085866A1 true JPWO2017085866A1 (ja) 2017-11-16
JP6255518B2 JP6255518B2 (ja) 2017-12-27

Family

ID=58718716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016571432A Active JP6255518B2 (ja) 2015-11-20 2015-11-20 半導体装置

Country Status (4)

Country Link
US (1) US10553523B2 (ja)
JP (1) JP6255518B2 (ja)
CN (1) CN107431055B (ja)
WO (1) WO2017085866A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094370A1 (ja) * 2015-12-04 2017-06-08 ローム株式会社 パワーモジュール装置、冷却構造体、および電気自動車またはハイブリッドカー
JP7244630B2 (ja) * 2019-04-25 2023-03-22 京セラ株式会社 配線基板、電子部品用パッケージおよび電子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106061A (en) * 1980-12-24 1982-07-01 Toshiba Corp Semiconductor integrated circuit device
JPS63105355U (ja) * 1986-12-25 1988-07-08
JPH0220318U (ja) * 1988-07-26 1990-02-09
JPH04129259A (ja) * 1990-09-19 1992-04-30 Matsushita Electric Ind Co Ltd 電子部品
US5521427A (en) * 1992-12-18 1996-05-28 Lsi Logic Corporation Printed wiring board mounted semiconductor device having leadframe with alignment feature
JP2002118341A (ja) * 2000-10-05 2002-04-19 Fujitsu Denso Ltd 電子部品、電子部品の取付構造、一次接続用端子、電子部品の取付方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2020318A (en) * 1934-03-06 1935-11-12 Bell Telephone Labor Inc System including repeater
US5053357A (en) * 1989-12-27 1991-10-01 Motorola, Inc. Method of aligning and mounting an electronic device on a printed circuit board using a flexible substrate having fixed lead arrays thereon
JP2002305280A (ja) 2001-04-06 2002-10-18 Matsushita Electric Ind Co Ltd 半導体装置
JP2003197469A (ja) * 2001-12-28 2003-07-11 Elna Co Ltd チップ型電子部品
JP2004023017A (ja) * 2002-06-20 2004-01-22 Sony Corp 中空パッケージ及びラインセンサ
JP5647912B2 (ja) * 2011-02-02 2015-01-07 新電元工業株式会社 電子回路装置及びその製造方法
CN103617965B (zh) * 2013-11-20 2019-02-22 常州唐龙电子有限公司 一种外型具有引线的扁平集成电路封装结构
JP2015120367A (ja) 2013-12-20 2015-07-02 日本精工株式会社 電子制御ユニット、電動パワーステアリング装置及び車両
JP6351731B2 (ja) * 2014-08-25 2018-07-04 ルネサスエレクトロニクス株式会社 半導体装置および電子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106061A (en) * 1980-12-24 1982-07-01 Toshiba Corp Semiconductor integrated circuit device
JPS63105355U (ja) * 1986-12-25 1988-07-08
JPH0220318U (ja) * 1988-07-26 1990-02-09
JPH04129259A (ja) * 1990-09-19 1992-04-30 Matsushita Electric Ind Co Ltd 電子部品
US5521427A (en) * 1992-12-18 1996-05-28 Lsi Logic Corporation Printed wiring board mounted semiconductor device having leadframe with alignment feature
JP2002118341A (ja) * 2000-10-05 2002-04-19 Fujitsu Denso Ltd 電子部品、電子部品の取付構造、一次接続用端子、電子部品の取付方法

Also Published As

Publication number Publication date
JP6255518B2 (ja) 2017-12-27
US20180269132A1 (en) 2018-09-20
CN107431055B (zh) 2019-07-26
US10553523B2 (en) 2020-02-04
CN107431055A (zh) 2017-12-01
WO2017085866A1 (ja) 2017-05-26

Similar Documents

Publication Publication Date Title
JP6426945B2 (ja) 蓄電装置
JP7450006B2 (ja) 半導体装置
JP2015056638A (ja) 半導体装置およびその製造方法
JP6255518B2 (ja) 半導体装置
JP6638262B2 (ja) 回路構成体
JP2008282867A (ja) 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法
JP6474939B2 (ja) 電子装置及び接続子
CN103828041B (zh) 半导体装置
JP4454357B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP6128687B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JP6346717B1 (ja) 電子装置及び接続体
JP5366507B2 (ja) 電力用半導体装置および電力用半導体装置の実装方法
JP5609473B2 (ja) 半導体装置とその製造方法
JP6349470B1 (ja) 電子装置、接続体及び電子装置の製造方法
JP6472931B1 (ja) 電子モジュール
US20200144146A1 (en) Semiconductor device
JP2015005687A (ja) 樹脂パッケージとこの樹脂パッケージを用いた電子機器
JP2004221258A (ja) 半導体装置及びその製造方法
JP2015035565A (ja) 半導体装置及びリードフレーム
JP2010135394A (ja) 電子装置および電子装置の製造方法
WO2016117015A1 (ja) パワーモジュール
JP2006196817A (ja) バリスタ部品
JP2019057577A (ja) リードフレームおよび半導体装置
JP2005129917A (ja) 半導体装置及びその製造方法
JP2015035564A (ja) 半導体装置及びリードフレーム

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171204

R150 Certificate of patent or registration of utility model

Ref document number: 6255518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150