JPWO2017026321A1 - 多層基板、部品実装基板及び部品実装基板の製造方法 - Google Patents
多層基板、部品実装基板及び部品実装基板の製造方法 Download PDFInfo
- Publication number
- JPWO2017026321A1 JPWO2017026321A1 JP2017511964A JP2017511964A JPWO2017026321A1 JP WO2017026321 A1 JPWO2017026321 A1 JP WO2017026321A1 JP 2017511964 A JP2017511964 A JP 2017511964A JP 2017511964 A JP2017511964 A JP 2017511964A JP WO2017026321 A1 JPWO2017026321 A1 JP WO2017026321A1
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- multilayer substrate
- dummy
- dummy conductor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 156
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 268
- 239000012212 insulator Substances 0.000 claims description 68
- 239000000463 material Substances 0.000 claims description 9
- 238000003466 welding Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 173
- 230000004048 modification Effects 0.000 description 38
- 238000012986 modification Methods 0.000 description 38
- 239000004065 semiconductor Substances 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 239000011889 copper foil Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 229920000106 Liquid crystal polymer Polymers 0.000 description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/1712—Layout
- H01L2224/1713—Square or rectangular array
- H01L2224/17132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
実装部品をより確実に実装することができる多層基板、部品実装基板及び部品実装基板の製造方法を提供することである。本発明に係る多層基板は、主面を有する素体と、主面に設けられ、かつ、第1の外部電極ないし第nの外部電極と、素体内に設けられ、他の導体とは接続されていない第1のダミー層と、を備えており、主面の法線方向から見たときに、第mの外部電極から第1の外部電極ないし第nの外部電極の内の第mの外部電極に最も近い外部電極までの距離を距離Dmと定義し、距離D1ないし距離Dnの平均を平均Daveと定義し、法線方向から見たときに、第mの外部電極を中心とし距離Dmを半径とする円形の領域を領域Amと定義し、第1のダミー層は、法線方向から見たときに、平均Daveよりも大きな距離Dmを半径とする領域Amの内の少なくとも一部の領域Am内に設けられていること、を特徴とする。
Description
本発明は、熱可塑性樹脂により作製された多層基板、部品実装基板及び部品実装基板の製造方法に関する。
従来の多層基板に関する発明としては、例えば、特許文献1に記載の半導体実装方法が知られている。該半導体実装方法は、液晶ポリマのフィルムを用いたフレキシブル配線板の配線に半導体ベアチップのバンプを超音波フリップチップ接合技術により実装する方法である。半導体チップに液晶ポリマの略同方向に超音波振動を加えることにより、配線とバンプとを接合する。
しかしながら、特許文献1に記載の半導体実装方法では、フレキシブル配線板が可撓性を有し、変形し易いため、半導体ベアチップをフレキシブル配線板に確実に実装することが困難である。より詳細には、半導体ベアチップには、バンプが密に存在する密領域と、該バンプが疎に存在する疎領域とがある場合がある。この場合、同様に、フレキシブル配線板には、半導体ベアチップのバンプが接合される配線が密に存在する密領域と、該配線が疎に存在する疎領域とがあることになる。この場合、密領域におけるフレキシブル配線板の変形のし易さと、疎領域におけるフレキシブル配線板の変形のし易さとは異なる。半導体チップに超音波振動を加える際には、半導体チップをフレキシブル配線板に押しつけるので、密領域における変形量と疎領域における変形量とに差が生じる。その結果、密領域における配線とバンプとの接合状態と疎領域における配線とバンプとの接合状態とに差が生じる。以上より、半導体ベアチップをフレキシブル配線板に確実に実装することが困難である。
そこで、本発明の目的は、実装部品をより確実に実装することができる多層基板、部品実装基板及び部品実装基板の製造方法を提供することである。
本発明の一形態に係る多層基板は、主面を有し、かつ、可撓性を有する素体と、前記主面に設けられ、かつ、実装部品の実装に用いられる第1の外部電極ないし第n(nは、3以上の整数)の外部電極と、前記素体内に設けられ、フローティング状態である少なくとも1以上の第1のダミー導体と、を備えており、前記主面の法線方向から見たときに、第m(mは、1以上n以下の整数)の外部電極から前記第1の外部電極ないし前記第nの外部電極の内の該第mの外部電極に最も近い外部電極までの距離を距離Dmと定義し、距離D1ないし距離Dnの平均を平均Daveと定義し、前記法線方向から見たときに、第mの外部電極を中心とし距離Dmを半径とする円形の領域を領域Amと定義し、前記第1のダミー導体は、前記法線方向から見たときに、平均Daveよりも大きな距離Dmを半径とする1以上の領域Amの内の少なくとも一部の領域Am内に設けられていること、を特徴とする。
本発明の一形態に係る部品実装基板は、前記多層基板と、第1のバンプないし第n(nは、3以上の整数)のバンプを備えており、かつ、前記主面上に実装される前記実装部品と、を備えており、前記第1の外部電極ないし前記第nの外部電極はそれぞれ、前記第1のバンプないし前記第nのバンプと超音波接合されていること、を特徴とする。
本発明の一形態に係る部品実装基板の製造方法は、主面を有し、かつ、可撓性を有する素体と、前記主面に設けられている第1の外部電極ないし第n(nは、3以上の整数)の外部電極と、前記素体内に設けられ、フローティング状態である少なくとも1以上の第1のダミー導体と、を備えており、前記主面の法線方向から見たときに、第m(mは、1以上n以下の整数)の外部電極から前記第1の外部電極ないし前記第nの外部電極の内の該第mの外部電極に最も近い外部電極までの距離を距離Dmと定義し、距離D1ないし距離Dnの平均を平均Daveと定義し、前記法線方向から見たときに、第mの外部電極を中心とし距離Dmを半径とする円形の領域を領域Amと定義し、前記第1のダミー導体は、前記法線方向から見たときに、平均Daveよりも大きな距離Dmを半径とする領域Amの内の少なくとも一部の領域Am内に設けられている、多層基板と、第1のバンプないし第n(nは、3以上の整数)のバンプを備えている実装部品と、を備えた部品実装基板の製造方法であって、前記第1の外部電極ないし前記第nの外部電極及び前記第1のダミー導体を備える前記多層基板を形成する工程と、前記第1の外部電極ないし前記第nの外部電極のそれぞれを前記第1のバンプないし前記第nのバンプに超音波溶接させる工程と、を備えていること、を特徴とする。
本発明によれば、実装部品をより確実に実装することができる。
(実施形態)
<多層基板及び部品実装基板の構成>
以下に、本発明の一実施形態に係る多層基板及び部品実装基板の構成について図面を参照しながら説明する。図1は、本発明の一実施形態に係る部品実装基板10の外観斜視図である。図2は、実装部品14の外観斜視図である。図3は、多層基板12の分解斜視図である。図4は、絶縁体シート16−1を上側から見た図である。図5は、絶縁体シート16−2を上側から見た図である。図6は、図1のA−Aにおける断面構造図である。以下では、多層基板12の積層方向を上下方向(素体の主面の法線方向の一例)と定義する。また、多層基板12を上側から見たときの長手方向を左右方向と定義し、多層基板12を上側から見たときの短手方向を前後方向と定義する。上下方向、左右方向及び前後方向は互いに直交している。
<多層基板及び部品実装基板の構成>
以下に、本発明の一実施形態に係る多層基板及び部品実装基板の構成について図面を参照しながら説明する。図1は、本発明の一実施形態に係る部品実装基板10の外観斜視図である。図2は、実装部品14の外観斜視図である。図3は、多層基板12の分解斜視図である。図4は、絶縁体シート16−1を上側から見た図である。図5は、絶縁体シート16−2を上側から見た図である。図6は、図1のA−Aにおける断面構造図である。以下では、多層基板12の積層方向を上下方向(素体の主面の法線方向の一例)と定義する。また、多層基板12を上側から見たときの長手方向を左右方向と定義し、多層基板12を上側から見たときの短手方向を前後方向と定義する。上下方向、左右方向及び前後方向は互いに直交している。
部品実装基板10は、例えば、携帯電話等の電子機器内に設けられる半導体集積回路を含むモジュールである。部品実装基板10は、図1に示すように、多層基板12及び実装部品14を備えている。
実装部品14は、例えば、RFIC又はCCD等の撮像素子といった半導体集積回路であり、図2に示すように、本体114及びバンプ116−1〜116−14を備えている。本体114は、上側から見たときに、長方形をなす板状をなしている。以下では、本体114の上側の主面を表面と呼び、本体114の下側の主面を裏面と呼ぶ。
バンプ116−1〜116−14(第1のバンプないし第nのバンプの一例)は、本体114の裏面上に設けられており、多層基板12との接続に用いられる外部端子である。バンプ116−1〜116−14は、例えば、金等の金属により作製されており、実装前の状態で球状又は半球状をなしている。バンプ116−1〜116−14は、本体114の裏面の外縁に沿って並んでいる。具体的には、バンプ116−1〜116−4は、本体114の裏面の左側の辺に沿って後ろ側から前側へとこの順に並んでいる。バンプ116−4〜116−7は、本体114の裏面の前側の辺に沿って左側から右側へとこの順に並んでいる。バンプ116−7〜116−11は、本体114の裏面の右側の辺に沿って前側から後ろ側へとこの順に並んでいる。バンプ116−11〜116−14は、本体114の裏面の後ろ側の辺に沿って右側から左側へとこの順に並んでいる。バンプ116−1〜116−14は、左右方向および前後方向において隣り合うもの同士の間隔は不均一である。これにより、バンプ116−1〜116−14が密に配置されている領域とバンプ116−1〜116−14が疎に配置されている領域とが存在している。
多層基板12は、実装部品14が実装されるフレキシブル基板である。多層基板12は、図3に示すように、素体11、保護層17、外部電極20−1〜20−14,24−1〜24−14、配線導体層22−1〜22−3、ダミー導体層26−1,26−2,28−1,28−2及びビアホール導体v1〜v4を備えている。なお、配線導体層は、配線導体層22−1〜22−3以外にも設けられているが、配線導体層22−1〜22−3以外の配線導体層については図3では省略した。同様に、ビアホール導体は、ビアホール導体v1〜v4以外にも設けられているが、ビアホール導体v1〜v4以外のビアホール導体については図3では省略した。また、図3では、代表的な配線導体層及びビアホール導体にのみ参照符号を付してある。
素体11は、図3に示すように、上側から見たときに、長方形をなす可撓性の板状部材である。素体11の長辺は、左右方向と平行である。素体11は、図3に示すように、絶縁体シート16−1〜16−5が上側から下側へとこの順に積層されて構成されている積層体である。以下では、素体11の上側の主面を表面と称し、素体11の下側の主面を裏面と称す。
絶縁体シート16−1〜16−5は、図3に示すように、上側から見たときに、長方形状をなしており、素体11と同じ形状をなしている。絶縁体シート16−1〜16−5の長辺は、左右方向と平行である。絶縁体シート16−1〜16−5は、ポリイミドや液晶ポリマ等の可撓性を有する熱可塑性樹脂により作製されている絶縁体層である。以下では、絶縁体シート16−1〜16−5の上側の主面を表面と称し、絶縁体シート16−1〜16−5の下側の主面を裏面と称す。
外部電極20−1〜20−14(第1の外部電極ないし第nの外部電極の一例)は、長方形状の導体層であり、絶縁体シート16−1の表面において、バンプ116−1〜116−4に対応するように設けられている。以下に、外部電極20−1〜20−14の配置ついてより詳細に説明する。
多層基板12において、上側から見たときに、実装部品14と重なる領域を領域A0と呼ぶ。外部電極20−1〜20−14は、領域A0内において領域A0の外縁に沿って並んでいる。具体的には、外部電極20−1〜20−4は、領域A0の左側の辺に沿って後ろ側から前側へとこの順に並んでいる。外部電極20−4〜20−7は、領域A0の前側の辺に沿って左側から右側へとこの順に並んでいる。外部電極20−7〜20−11は、領域A0の右側の辺に沿って前側から後ろ側へとこの順に並んでいる。外部電極20−11〜20−14は、領域A0の後ろ側の辺に沿って右側から左側へとこの順に並んでいる。
ところで、外部電極20−1〜20−14において隣り合うもの同士の左右方向および前後方向の間隔は不均一である。これにより、外部電極20−1〜20−14が密に配置されている領域と外部電極20−1〜20−14が疎に配置されている領域とが存在している。その結果、上側から見たときに、外部電極20−1〜20−14のそれぞれから最も近い外部電極までの距離も不均一である。そこで、以下のように距離D1〜D14を定義する(図4参照)。
(1)距離D1:上側から見たときに、外部電極20−1から外部電極20−1〜20−14の内の外部電極20−1に最も近い外部電極(外部電極20−2)までの距離
(2)距離D2:上側から見たときに、外部電極20−2から外部電極20−1〜20−14の内の外部電極20−2に最も近い外部電極(外部電極20−3)までの距離
(3)距離D3:上側から見たときに、外部電極20−3から外部電極20−1〜20−14の内の外部電極20−3に最も近い外部電極(外部電極20−4)までの距離
(4)距離D4:上側から見たときに、外部電極20−4から外部電極20−1〜20−14の内の外部電極20−4に最も近い外部電極(外部電極20−3)までの距離
(5)距離D5:上側から見たときに、外部電極20−5から外部電極20−1〜20−14の内の外部電極20−5に最も近い外部電極(外部電極20−4)までの距離
(6)距離D6:上側から見たときに、外部電極20−6から外部電極20−1〜20−14の内の外部電極20−6に最も近い外部電極(外部電極20−7)までの距離
(7)距離D7:上側から見たときに、外部電極20−7から外部電極20−1〜20−14の内の外部電極20−7に最も近い外部電極(外部電極20−8)までの距離
(8)距離D8:上側から見たときに、外部電極20−8から外部電極20−1〜20−14の内の外部電極20−8に最も近い外部電極(外部電極20−9)までの距離
(9)距離D9:上側から見たときに、外部電極20−9から外部電極20−1〜20−14の内の外部電極20−9に最も近い外部電極(外部電極20−10)までの距離
(10)距離D10:上側から見たときに、外部電極20−10から外部電極20−1〜20−14の内の外部電極20−10に最も近い外部電極(外部電極20−11)までの距離
(11)距離D11:上側から見たときに、外部電極20−11から外部電極20−1〜20−14の内の外部電極20−11に最も近い外部電極(外部電極20−10)までの距離
(12)距離D12:上側から見たときに、外部電極20−12から外部電極20−1〜20−14の内の外部電極20−12に最も近い外部電極(外部電極20−13)までの距離
(13)距離D13:上側から見たときに、外部電極20−13から外部電極20−1〜20−14の内の外部電極20−13に最も近い外部電極(外部電極20−14)までの距離
(14)距離D14:上側から見たときに、外部電極20−14から外部電極20−1〜20−14の内の外部電極20−14に最も近い外部電極(外部電極20−13)までの距離
(2)距離D2:上側から見たときに、外部電極20−2から外部電極20−1〜20−14の内の外部電極20−2に最も近い外部電極(外部電極20−3)までの距離
(3)距離D3:上側から見たときに、外部電極20−3から外部電極20−1〜20−14の内の外部電極20−3に最も近い外部電極(外部電極20−4)までの距離
(4)距離D4:上側から見たときに、外部電極20−4から外部電極20−1〜20−14の内の外部電極20−4に最も近い外部電極(外部電極20−3)までの距離
(5)距離D5:上側から見たときに、外部電極20−5から外部電極20−1〜20−14の内の外部電極20−5に最も近い外部電極(外部電極20−4)までの距離
(6)距離D6:上側から見たときに、外部電極20−6から外部電極20−1〜20−14の内の外部電極20−6に最も近い外部電極(外部電極20−7)までの距離
(7)距離D7:上側から見たときに、外部電極20−7から外部電極20−1〜20−14の内の外部電極20−7に最も近い外部電極(外部電極20−8)までの距離
(8)距離D8:上側から見たときに、外部電極20−8から外部電極20−1〜20−14の内の外部電極20−8に最も近い外部電極(外部電極20−9)までの距離
(9)距離D9:上側から見たときに、外部電極20−9から外部電極20−1〜20−14の内の外部電極20−9に最も近い外部電極(外部電極20−10)までの距離
(10)距離D10:上側から見たときに、外部電極20−10から外部電極20−1〜20−14の内の外部電極20−10に最も近い外部電極(外部電極20−11)までの距離
(11)距離D11:上側から見たときに、外部電極20−11から外部電極20−1〜20−14の内の外部電極20−11に最も近い外部電極(外部電極20−10)までの距離
(12)距離D12:上側から見たときに、外部電極20−12から外部電極20−1〜20−14の内の外部電極20−12に最も近い外部電極(外部電極20−13)までの距離
(13)距離D13:上側から見たときに、外部電極20−13から外部電極20−1〜20−14の内の外部電極20−13に最も近い外部電極(外部電極20−14)までの距離
(14)距離D14:上側から見たときに、外部電極20−14から外部電極20−1〜20−14の内の外部電極20−14に最も近い外部電極(外部電極20−13)までの距離
距離D1〜D14の平均を平均Daveと定義する。この場合、距離D1〜D14及び平均Daveの間には以下の式(1)が成立している。
D1>D2=D6>D7>Dave>D5=D8=D9=D10=D11>D3=D4=D12=D13=D14・・・(1)
以上のように配置された外部電極20−1〜20−14は、実装部品14の実装に用いられる。具体的には、外部電極20−1〜20−14はそれぞれ、バンプ116−1〜116−14と超音波溶接により接合(超音波接合ともいう)される。超音波溶接の際に、図6に示すように、バンプ116−1〜116−14の下端はわずかにつぶれる。すなわち、バンプ116−1〜116−14は、点で外部電極20−1〜20−14と接触しているのではなく、面で外部電極20−1〜20−14と接触している。
保護層17は、絶縁体シート16−1の表面の略全面を覆う樹脂層である。ただし、保護層17には、図3に示すように、保護層17が設けられていない部分である長方形状の開口21−1〜21−14が設けられている。外部電極20−1〜20−14はそれぞれ、開口21−1〜21−14を介して多層基板12の外部に露出している。
外部電極24−1〜24−14は、上側から見たときに、長方形状をなしており、プリント配線板等の回路基板(図示せず)への実装に用いられると共に外部電極24−1〜24−14の内の少なくとも一部は回路基板と電気的に接続されている。外部電極24−1〜24−14は、絶縁体シート16−5の裏面の外縁に沿って並んでいる。具体的には、外部電極24−1〜24−4は、絶縁体シート16−5の裏面の左側の辺に沿って後ろ側から前側へとこの順に並んでいる。外部電極24−4〜24−8は、絶縁体シート16−5の裏面の前側の辺に沿って左側から右側へとこの順に並んでいる。外部電極24−8〜24−10は、絶縁体シート16−5の裏面の右側の辺に沿って前側から後ろ側へとこの順に並んでいる。外部電極24−10〜24−14は、絶縁体シート16−5の裏面の後ろ側の辺に沿って右側から左側へとこの順に並んでいる。
配線導体層22−1〜22−3(第2の導体層の一例)はそれぞれ、絶縁体シート16−2〜16−4の表面に設けられている線状の導体層である。すなわち、配線導体層22−1〜22−3は、素体11内に設けられている。ビアホール導体v1〜v4はそれぞれ、絶縁体シート16−2〜16−5を上下方向に貫通している。ビアホール導体v1は、配線導体層22−1と配線導体層22−2とを接続している。ビアホール導体v2は、配線導体層22−2と配線導体層22−3とを接続している。ビアホール導体v3,v4は、配線導体層22−3と外部電極24−1〜24−14とを接続している。なお、絶縁体シート16−1にもビアホール導体及び配線導体層が設けられているが、図3では省略されている。以上のような配線導体層22−1〜22−3、ビアホール導体v1〜v4、図示しない配線導体層及び図示しないビアホール導体を介して、外部電極20−1〜20−14と外部電極24−1〜24−14とが電気的に接続されている。
ところで、実装部品14をより多層基板12に確実に実装するために、多層基板12はダミー導体層26−1,26−2,28−1,28−2(第1のダミー導体・第1の導体層の一例)を備えている。以下に、ダミー導体層26−1,26−2,28−1,28−2についてより詳細に説明する。
まず、図5に示すように、上側から見たときに、外部電極20−1〜20−14(第mの外部電極の一例)のそれぞれの重心を中心とし距離D1〜D14(距離Dmの一例)のそれぞれを半径とする円形の領域を領域A1〜A14(領域Amの一例)(図5では、領域A1,A6のみを図示)と定義する。
ダミー導体層26−1,28−1はそれぞれ、絶縁体シート16−2の表面(すなわち、素体11内)に設けられている長方形状の導体層であり、他の導体とは接続されていないことによりフローティング状態となっている。フローティング状態とは、導体が電源電位等に接続されていない状態を意味する。ダミー導体層26−1,28−1はそれぞれ、上側から見たときに、領域A1,A6内に設けられている。領域A1,A6は、平均Daveよりも大きな距離D1,D2,D6,D7を半径とする領域A1,A2,A6,A7の内の少なくとも一部の領域である。
領域A1,A2,A6,A7に対応する外部電極20−1,20−2,20−6,20−7の近くには外部電極が存在しないため、領域A1,A2,A6,A7は外部電極が疎に配置された領域である。そこで、外部電極が疎に配置された領域A1,A2,A6,A7の内の少なくとも一部の領域A1,A6内のそれぞれにダミー導体層26−1,28−1が配置されている。特に、ダミー導体層26−1が設けられている領域A1は、最も大きな距離D1を半径とする領域である。ダミー導体層28−1が設けられている領域A6は、2番目に大きな距離D6を半径とする領域である。
ダミー導体層26−2,28−2はそれぞれ、絶縁体シート16−3の表面(すなわち、素体11内)に設けられている長方形状の導体層であり、他の導体とは接続されていないことによりフローティング状態となっている。ダミー導体層26−2は、ダミー導体層26−1と同じ形状をなしており、上側から見たときに、ダミー導体層26−1と一致した状態で重なっている。ダミー導体層28−2は、ダミー導体層28−1と同じ形状をなしており、上側から見たときに、ダミー導体層28−1と一致した状態で重なっている。なお、ダミー導体層26−1,26−2は絶縁体シート16−2を貫通するビアホール導体で接続されていてもよい。また、ダミー導体層28−1,28−2は絶縁体シート16−2を貫通するビアホール導体で接続されていてもよい。
<部品実装基板の製造方法>
以下に、部品実装基板10の製造方法について図面を参照しながら説明する。図7〜図10は、部品実装基板10の製造時の断面構造図である。以下では、一つの多層基板12が作製される場合を例にとって説明するが、実際には、大判の絶縁体シートが積層及びカットされることにより、同時に複数の多層基板12が作製される。
以下に、部品実装基板10の製造方法について図面を参照しながら説明する。図7〜図10は、部品実装基板10の製造時の断面構造図である。以下では、一つの多層基板12が作製される場合を例にとって説明するが、実際には、大判の絶縁体シートが積層及びカットされることにより、同時に複数の多層基板12が作製される。
まず、液晶ポリマにより作製された絶縁体シート16−1〜16−5を準備する。次に、絶縁体シート16−1〜16−5の一方の主面の全面に銅箔を形成する。具体的には、絶縁体シート16−1〜16−4の表面に銅箔を張り付ける。絶縁体シート16−5の裏面に銅箔を張り付ける。更に、絶縁体シート16−1〜16−5の銅箔の表面に、例えば、防錆のための亜鉛鍍金を施して、平滑化する。なお、銅箔以外の金属箔が用いられてもよい。
次に、絶縁体シート16−1の表面上に形成された銅箔をパターニングすることにより、図3に示すように、外部電極20−1〜20−14及び図示しない配線導体層を絶縁体シート16−1の表面上に形成する。具体的には、絶縁体シート16−1の表面の銅箔上に、図3に示す外部電極20−1〜20−14及び図示しない配線導体層と同じ形状のレジストを印刷する。そして、銅箔に対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔を除去する。その後、洗浄液(レジスト除去液)を吹き付けてレジストを除去する。これにより、図3に示すような、外部電極20−1〜20−14及び図示しない配線導体層が絶縁体シート16−1の表面上にフォトリソグラフィ工程により形成される。
次に、図3に示すように、配線導体層22−1〜22−3及びダミー導体層26−1,26−2,28−1,28−2を絶縁体シート16−2〜16−4の表面上にそれぞれ形成する。また、図3に示すように、外部電極24−1〜24−14を絶縁体シート16−5の裏面上に形成する。なお、配線導体層22−1〜22−3、外部電極24−1〜24−14及びダミー導体層26−1,26−2,28−1,28−2の形成工程は、外部電極20−1〜20−14及び図示しない配線導体層の形成工程と同じであるので説明を省略する。
次に、絶縁体シート16−1〜16−5のビアホール導体v1〜v4及び図示しないビアホール導体が形成される位置にレーザービームを照射することによって貫通孔を形成する。そして、貫通孔に銅や銀等の金属を主成分とする導電性ペーストを充填する。
次に、熱圧着により多層基板12を形成する。具体的には、図7に示すように、絶縁体シート16−1〜16−5を積層した後、絶縁体シート16−1〜16−5に対して加圧処理及び加熱処理(すなわち、熱圧着)を施す。加圧処理は、上下方向から絶縁体シート16−1〜16−5を挟むことにより行う。絶縁体シート16−1〜16−5に対して加圧処理及び加熱処理を施すことにより、絶縁体シート16−1〜16−5が軟化すると共に、貫通孔内の導電性ペーストが固化する。これにより、絶縁体シート16−1〜16−5が接合されると共に、ビアホール導体v1〜v4が形成される。以上の工程により、図8に示すように、素体11が形成される。
次に、図9に示すように、樹脂(レジスト)ペーストをスクリーン印刷により塗布することにより、絶縁体シート16−1の表面上に保護層17を形成する。以上の工程を経て、多層基板12が完成する。
次に、図10に示すように、多層基板12に実装部品14を実装する。具体的には、外部電極20−1〜20−14とバンプ116−1〜116−14とが接触するように、実装部品14を多層基板12上に配置する。その後、超音波接合機Tを実装部品14の上面に押し当てて、超音波接合機Tを作動させる。これにより、超音波振動が本体114を介してバンプ116−1〜116−14及び外部電極20−1〜20−14に伝わる。そして、外部電極20−1〜20−14とバンプ116−1〜116−14とが超音波振動により冶金結合する。以上の工程を経て、部品実装基板10が完成する。
<効果>
以上のように構成された部品実装基板10及び多層基板12によれば、実装部品14を多層基板12により確実に実装することができる。より詳細には、多層基板12において、領域A1,A2,A6,A7は、平均Daveよりも大きな距離D1,D2,D6,D7を半径とする領域である。このような領域A1,A2,A6,A7に対応する外部電極20−1,20−2,20−6,20−7の近くには外部電極が存在しないため、領域A1,A2,A6,A7は外部電極が疎に配置された領域である。一方、領域A3〜A5,A8〜A14は外部電極が密に配置された領域である。したがって、領域A1,A2,A6,A7における多層基板12の変形のし易さと、領域A3〜A5,A8〜A14における多層基板12の変形のし易さとは異なる。
以上のように構成された部品実装基板10及び多層基板12によれば、実装部品14を多層基板12により確実に実装することができる。より詳細には、多層基板12において、領域A1,A2,A6,A7は、平均Daveよりも大きな距離D1,D2,D6,D7を半径とする領域である。このような領域A1,A2,A6,A7に対応する外部電極20−1,20−2,20−6,20−7の近くには外部電極が存在しないため、領域A1,A2,A6,A7は外部電極が疎に配置された領域である。一方、領域A3〜A5,A8〜A14は外部電極が密に配置された領域である。したがって、領域A1,A2,A6,A7における多層基板12の変形のし易さと、領域A3〜A5,A8〜A14における多層基板12の変形のし易さとは異なる。
そこで、多層基板12では、ダミー導体層26−1,26−2,28−1,28−2が、上側から見たときに、領域A1,A2,A6,A7の内の一部の領域A1,A6内に設けられている。これにより、領域A1,A6における多層基板12の変形のし易さを領域A3〜A5,A8〜A14における多層基板12の変形のし易さに近づけることができる。よって、実装部品14の実装時において、領域A1,A6における多層基板12の変形量と領域A3〜A5,A8〜A14における多層基板12の変形量とを近づけることができる。その結果、外部電極20−1,20−6とバンプ116−1,116−6との接合状態と外部電極20−3〜20−5,20−8〜20−14とバンプ116−3〜116−5,116−8〜116−14との接合状態とを近づけることができる。以上より、部品実装基板10及び多層基板12によれば、実装部品14を多層基板12により確実に実装することができる。
また、部品実装基板10及び多層基板12によれば、以下の理由によっても、実装部品14を多層基板12により確実に実装することができる。領域A1は、最も大きな距離D1を半径とする領域である。したがって、実装部品14の実装時において、領域A1における多層基板12の変形量と領域A3〜A5,A8〜A14における多層基板12の変形量との差は、領域A1,A2,A6,A7における多層基板12の変形量と領域A3〜A5,A8〜A14における多層基板12の変形量との差の中で最も大きい。そこで、多層基板12では、ダミー導体層26−1,26−2は、上側から見たときに、領域A1内に設けられている。これにより、多層基板12における変形量の差の最大値が小さくなり、実装部品14を多層基板12により確実に実装することができる。
また、部品実装基板10及び多層基板12によれば、ダミー導体層26−1,28−1に加えて、ダミー導体層26−1,28−1に重なるダミー導体層26−2,28−2が設けられている。このように、上下方向に重なるダミー導体層の数を増減することにより、領域A1,A6における多層基板12の変形のし易さを調整することができる。すなわち、各領域A1〜A14における多層基板12の変形のし易さを揃えることが可能となる。
また、部品実装基板10及び多層基板12によれば、ダミー導体層26−1,26−2,28−1,28−2は、外部電極20−1〜20−14が設けられている絶縁体シート16−1とは異なる絶縁体シート16−2,16−3に設けられている。したがって、ダミー導体層26−1,26−2,28−1,28−2と外部電極20−1〜20−14とが短絡することが抑制される。
(第1の変形例)
以下に、第1の変形例に係る多層基板及び部品実装基板について図面を参照しながら説明する。図11は、第1の変形例に係る多層基板12aの絶縁体シート16−2を上側から見た図である。図12は、第1の変形例に係る部品実装基板10aの断面構造図である。
以下に、第1の変形例に係る多層基板及び部品実装基板について図面を参照しながら説明する。図11は、第1の変形例に係る多層基板12aの絶縁体シート16−2を上側から見た図である。図12は、第1の変形例に係る部品実装基板10aの断面構造図である。
多層基板12aは、図11及び図12に示すように、ダミー導体層30−1,32−1,34−1,36−1,30−2,32−2,34−2,36−2,40−1,42−1,44−1,46−1,40−2,42−2,44−2,46−2(第2のダミー導体の一例)(ダミー導体層30−2,34−2,40−2,42−2,44−2,46−2については図11及び図12に図示せず)を更に備えている点において多層基板12と相違する。以下に係る相違点を中心に多層基板12a及び部品実装基板10aについて説明する。
ダミー導体層30−1,32−1,34−1,36−1はそれぞれ、ダミー導体層26−1が設けられている絶縁体シート16−2の表面に設けられており、ダミー導体層26−1の周囲を囲むように配置されている。具体的には、ダミー導体層30−1は、ダミー導体層26−1に対して右側に配置されている。ダミー導体層32−1は、ダミー導体層26−1に対して後ろ側に配置されている。ダミー導体層34−1は、ダミー導体層26−1に対して左側に配置されている。ダミー導体層36−1は、ダミー導体層26−1に対して前側に配置されている。ただし、ダミー導体層30−1,32−1,34−1,36−1は、上側から見たときに、領域A1内に配置されている。
ダミー導体層30−2,32−2,34−2,36−2はそれぞれ、ダミー導体層26−2が設けられている絶縁体シート16−3の表面に設けられており、ダミー導体層26−2の周囲を囲むように配置されている。具体的には、ダミー導体層30−2は、ダミー導体層26−2に対して右側に配置されている。ダミー導体層32−2は、ダミー導体層26−2に対して後ろ側に配置されている。ダミー導体層34−2は、ダミー導体層26−2に対して左側に配置されている。ダミー導体層36−2は、ダミー導体層26−2に対して前側に配置されている。ただし、ダミー導体層30−2,32−2,34−2,36−2は、上側から見たときに、領域A1内に配置されている。
ダミー導体層40−1,42−1,44−1,46−1はそれぞれ、ダミー導体層28−1が設けられている絶縁体シート16−2の表面に設けられており、ダミー導体層28−1の周囲を囲むように配置されている。具体的には、ダミー導体層40−1は、ダミー導体層28−1に対して右側に配置されている。ダミー導体層42−1は、ダミー導体層28−1に対して後ろ側に配置されている。ダミー導体層44−1は、ダミー導体層28−1に対して左側に配置されている。ダミー導体層46−1は、ダミー導体層28−1に対して前側に配置されている。ただし、ダミー導体層40−1,42−1,44−1,46−1の中心は、上側から見たときに、領域A6内に配置されている。
ダミー導体層40−2,42−2,44−2,46−2はそれぞれ、ダミー導体層28−2が設けられている絶縁体シート16−3の表面に設けられており、ダミー導体層28−2の周囲を囲むように配置されている。具体的には、ダミー導体層40−2は、ダミー導体層28−2に対して右側に配置されている。ダミー導体層42−2は、ダミー導体層28−2に対して後ろ側に配置されている。ダミー導体層44−2は、ダミー導体層28−2に対して左側に配置されている。ダミー導体層46−2は、ダミー導体層28−2に対して前側に配置されている。ただし、ダミー導体層40−2,42−2,44−2,46−2の中心は、上側から見たときに、領域A6内に配置されている。
以上のように構成された多層基板12a及び部品実装基板10aは、多層基板12及び部品実装基板10と同じ作用効果を奏することができる。
また、多層基板12a及び部品実装基板10aでは、ダミー導体層26−1の周囲にダミー導体層30−1,32−1,34−1,36−1が設けられている。これにより、多層基板12aの圧着時等において、ダミー導体層26−1が前後左右方向にずれることがダミー導体層30−1,32−1,34−1,36−1により妨げられる。ダミー導体層26−2,28−1,28−2についても同じ理由により前後左右方向にずれることが妨げられる。したがって、ダミー導体層26−1,26−2,28−1,28−2を効果的に機能させることができ、実装部品14を多層基板12により確実に実装することができる。
(第2の変形例)
以下に、第2の変形例に係る多層基板及び部品実装基板について図面を参照しながら説明する。図13は、第2の変形例に係る多層基板12bの絶縁体シート16−2を上側から見た図である。図14は、第2の変形例に係る部品実装基板10bの断面構造図である。
以下に、第2の変形例に係る多層基板及び部品実装基板について図面を参照しながら説明する。図13は、第2の変形例に係る多層基板12bの絶縁体シート16−2を上側から見た図である。図14は、第2の変形例に係る部品実装基板10bの断面構造図である。
多層基板12bは、図13に示すように、ダミー導体層26−1,26−2,28−1,28−2,30−1,32−1,34−1,36−1,30−2,32−2,34−2,36−2,40−1,42−1,44−1,46−1,40−2,42−2,44−2,46−2が設けられている位置において多層基板12aと相違する。より詳細には、ダミー導体層26−1,26−2は、上側から見たときに、外部電極20−1と重なっている。また、ダミー導体層28−1,28−2は、上側から見たときに、外部電極20−6と重なっている。多層基板12bにおけるダミー導体層26−1,26−2,28−1,28−2とダミー導体層30−1,32−1,34−1,36−1,30−2,32−2,34−2,36−2,40−1,42−1,44−1,46−1,40−2,42−2,44−2,46−2との位置関係については、多層基板12aのこれらの位置関係と同じであるので説明を省略する。
以上のように構成された多層基板12b及び部品実装基板10bは、多層基板12b及び部品実装基板10bと同じ作用効果を奏することができる。
また、ダミー導体層26−1,26−2は、外部電極20−1の直下に位置している。そのため、実装部品14の実装時に、外部電極20−1が下側に押されて沈むことがダミー導体層26−1,26−2によって効果的に抑制される。同じ理由により外部電極20−6も下側に沈むことが抑制される。その結果、実装部品14を多層基板12bにより確実に実装することができる。
また、多層基板12bでは、ダミー導体層26−1が外部電極20−1の直下に位置している。そのため、ダミー導体層26−1は、実装部品14の実装時に、外部電極20−1により大きな力で下側に押される。これにより、ダミー導体層26−1が前後左右方向にずれるおそれがある。
そこで、多層基板12b及び部品実装基板10bでは、ダミー導体層26−1の周囲にダミー導体層30−1,32−1,34−1,36−1が設けられている。これにより、多層基板12aの圧着時等において、ダミー導体層26−1が前後左右方向にずれることがダミー導体層30−1,32−1,34−1,36−1により妨げられる。このように、外部電極20−1の直下にダミー導体層26−1が配置された多層基板12bでは、ダミー導体層30−1,32−1,34−1,36−1を設けることがより好ましい。なお、ダミー導体層26−2,28−1,28−2についても同じ理由により前後左右方向にずれることが抑制される。
(第3の変形例)
以下に、第3の変形例に係る多層基板及び部品実装基板について図面を参照しながら説明する。図15は、第3の変形例に係る多層基板12cの絶縁体シート16−2を上側から見た図である。図16は、第3の変形例に係る部品実装基板10cの断面構造図である。
以下に、第3の変形例に係る多層基板及び部品実装基板について図面を参照しながら説明する。図15は、第3の変形例に係る多層基板12cの絶縁体シート16−2を上側から見た図である。図16は、第3の変形例に係る部品実装基板10cの断面構造図である。
多層基板12cは、図15及び図16に示すように、ダミー導体層26−1,26−2,28−1,28−2の大きさにおいて多層基板12と相違する。多層基板12cのダミー導体層26−1,26−2,28−1,28−2は、多層基板12のダミー導体層26−1,26−2,28−1,28−2よりも大きい。このように、ダミー導体層26−1,26−2,28−1,28−2の大きさを調整することによって、領域A1,A6における多層基板12の変形のし易さを調整してもよい。
(第4の変形例)
以下に、第4の変形例に係る多層基板について図面を参照しながら説明する。図17は、第4の変形例に係る部品実装基板10dの断面構造図である。
以下に、第4の変形例に係る多層基板について図面を参照しながら説明する。図17は、第4の変形例に係る部品実装基板10dの断面構造図である。
多層基板12dは、ダミー導体層26−2の配置において多層基板12と相違する。多層基板12dでは、ダミー導体層26−2(第2のダミー導体の一例)は、上から見たときに、ダミー導体層26−1(第1のダミー導体の一例)と重なっておらず、かつ、ダミー導体層26−1が設けられている絶縁体シート16−1と異なる絶縁体シート16−2に設けられている。このように、ダミー導体層26−1とダミー導体層26−2とは、上から見たときに、重なっていなくてよい。
(第5の変形例)
以下に、第5の変形例に係る多層基板について図面を参照しながら説明する。図18は、第5の変形例に係る部品実装基板10eの断面構造図である。
以下に、第5の変形例に係る多層基板について図面を参照しながら説明する。図18は、第5の変形例に係る部品実装基板10eの断面構造図である。
多層基板12eは、ダミー導体層26−2の配置において多層基板12dと相違する。多層基板12eでは、ダミー導体層26−2(第2のダミー導体の一例)は、上から見たときに、ダミー導体層26−1(第1のダミー導体の一例)と重なっておらず、かつ、ダミー導体層26−1が設けられている絶縁体シート16−1に設けられている。このように、ダミー導体層26−1とダミー導体層26−2とは、上から見たときに、重なっていなくてよい。
(第6の変形例)
以下に、第6の変形例に係る多層基板について図面を参照しながら説明する。図19は、第6の変形例に係る部品実装基板10fの断面構造図である。
以下に、第6の変形例に係る多層基板について図面を参照しながら説明する。図19は、第6の変形例に係る部品実装基板10fの断面構造図である。
多層基板12fは、ダミー導体層26−1,26−2の代わりに、ダミービアホール導体vd1(第1のダミー導体・第1のビアホール導体の一例)を備えている点において、多層基板23と相違する。多層基板12fでは、絶縁体シート16−2を上下方向に貫通しており、他の導体とは接続されていないことによりフローティング状態となっている。ダミービアホール導体vd1の材料は、他のビアホール導体v1〜v4(第2のビアホール導体の一例)と同じ工程で形成できるという観点から、フローティング状態ではない他のビアホール導体v1〜v4の材料と同じであることが好ましい。
以上のように構成された多層基板12f及び部品実装基板10fは、多層基板12及び部品実装基板10と同じ作用効果を奏することができる。
(第7の変形例)
以下に、第7の変形例に係る多層基板について図面を参照しながら説明する。図20は、第7の変形例に係る部品実装基板10gの断面構造図である。
以下に、第7の変形例に係る多層基板について図面を参照しながら説明する。図20は、第7の変形例に係る部品実装基板10gの断面構造図である。
多層基板12gは、ダミービアホール導体vd2〜vd4(ダミービアホール導体の一例)を更に備えている点において、多層基板12aと相違する。ダミービアホール導体vd2〜vd4は、絶縁体シート16−2を上下方向に貫通している。ダミービアホール導体vd2は、ダミー導体層32−1とダミー導体層32−2とを接続している。ダミー導体層32−1,32−2及びダミービアホール導体vd2は、他の導体とは接続されないことによりフローティング状態となっている。ダミービアホール導体vd3は、ダミー導体層26−1とダミー導体層26−2とを接続している。ダミー導体層26−1,26−2及びダミービアホール導体vd3は、他の導体とは接続されないことによりフローティング状態となっている。ダミービアホール導体vd4は、ダミー導体層36−1とダミー導体層36−2とを接続している。ダミー導体層36−1,36−2及びダミービアホール導体vd4は、他の導体とは接続されないことによりフローティング状態となっている。
以上のように構成された多層基板12g及び部品実装基板10gは、多層基板12a及び部品実装基板10aと同じ作用効果を奏することができる。
また、多層基板12g及び部品実装基板10gでは、ダミー導体層32−1とダミー導体層32−2とがダミービアホール導体vd2により接続されている。これにより、ダミー導体層32−1とダミー導体層32−2とが前後左右方向にずれることが抑制される。ダミー導体層26−1,26−2,36−1,36−2についても、ダミー導体層32−1,32−2と同じことが言える。
(第8の変形例)
以下に、第8の変形例に係る多層基板について図面を参照しながら説明する。図21は、第8の変形例に係る部品実装基板10hの断面構造図である。
以下に、第8の変形例に係る多層基板について図面を参照しながら説明する。図21は、第8の変形例に係る部品実装基板10hの断面構造図である。
多層基板12hは、ダミー導体層26−1,26−2の面積が大きい点、及び、ダミービアホール導体vd5を更に備えている点において、多層基板12と相違する。ダミー導体層26−1,26−2は、上側から見たときに、外部電極20−1,20−2と重なっている。
ダミービアホール導体vd5は、絶縁体シート16−2を上下方向に貫通しており、上側から見たときに、外部電極20−1,20−2と重なっていない。また、ダミービアホール導体vd5は、ダミー導体層26−1とダミー導体層26−2とを接続している。ダミー導体層26−1,26−2及びダミービアホール導体vd5は、他の導体とは接続されないことによりフローティング状態となっている。
以上のように構成された多層基板12h及び部品実装基板10hは、多層基板12及び部品実装基板10と同じ作用効果を奏することができる。
また、多層基板12h及び部品実装基板10hでは、ダミービアホール導体vd5は、上側から見たときに、外部電極20−1,20−2と重なっていない。そのため、ダミービアホール導体vd5の真上及び真下において、多層基板12hの表面及び裏面が突出することが抑制される。その結果、多層基板12hの表面及び裏面の平坦度の悪化が抑制される。
(その他の実施形態)
本発明に係る多層基板、部品実装基板及び部品実装基板の製造方法は、多層基板12,12a〜12h、部品実装基板10,10a〜10h及び部品実装基板10,10a〜10hの製造方法に限らずその要旨の範囲内において変更可能である。
本発明に係る多層基板、部品実装基板及び部品実装基板の製造方法は、多層基板12,12a〜12h、部品実装基板10,10a〜10h及び部品実装基板10,10a〜10hの製造方法に限らずその要旨の範囲内において変更可能である。
なお、多層基板12,12a〜12h、部品実装基板10,10a〜10h及び部品実装基板10,10a〜10hの製造方法の各構成を任意に組み合わせてもよい。
なお、ダミー導体層は、上から見たときに、領域A1,A6内に設けられているが、領域A1,A2,A6,A7の全てに設けられていてもよい。すなわち、ダミー導体層は、平均Daveよりも大きな距離D1,D2,D6,D7を半径とする領域A1,A2,A6,A7の内の少なくとも一部の領域に設けられていればよい。ただし、ダミー導体層は、大きな距離を半径とする領域に対して優先的に設けられることが好ましい。
なお、ダミー導体層26−1,26−2,28−1,28−2,30−1,30−2,32−1,32−2,34−1,34−2,36−1,36−2,40−1,40−2,42−1,42−2,44−1,44−2,46−1,46−2の代わりに樹脂等の金属以外の材料により作製されたダミー層が用いられてもよい。ダミー導体層26−1,26−2,28−1,28−2,30−1,30−2,32−1,32−2,34−1,34−2,36−1,36−2,40−1,40−2,42−1,42−2,44−1,44−2,46−1,46−2の材料は、配線導体層22−1〜22−3の材料と同じであることが好ましい。更に、ダミー導体層26−1,26−2,28−1,28−2,30−1,30−2,32−1,32−2,34−1,34−2,36−1,36−2,40−1,40−2,42−1,42−2,44−1,44−2,46−1,46−2の材料は、絶縁体シート16−1〜16−5の材料よりも硬いことが好ましい。硬いとは、ヤング率が大きいことを意味する。
なお、外部電極20−1〜20−14は、領域A0の外縁に沿って並んでいるが、領域A0の外縁近傍に限らず、例えば、領域A0の中心近傍に設けられていてもよい。
以上のように、本発明は、多層基板、部品実装基板及び部品実装基板の製造方法に有用であり、特に、実装部品をより確実に実装することができる点において優れている。
10,10a〜10h:部品実装基板
11:素体
12,12a〜12h:多層基板
14:実装部品
16−1〜16−5:絶縁体シート
17:保護層
20−1〜20−14,24−1〜24−14:外部電極
22−1〜22−3:配線導体層
26−1,26−2,28−1,28−2,30−1,30−2,32−1,32−2,34−1,34−2,36−1,36−2,40−1,40−2,42−1,42−2,44−1,44−2,46−1,46−2:ダミー導体層
114:本体
116−1〜116−14:バンプ
T:超音波接合機
v1〜v4:ビアホール導体
vd1〜vd5:ダミービアホール導体
11:素体
12,12a〜12h:多層基板
14:実装部品
16−1〜16−5:絶縁体シート
17:保護層
20−1〜20−14,24−1〜24−14:外部電極
22−1〜22−3:配線導体層
26−1,26−2,28−1,28−2,30−1,30−2,32−1,32−2,34−1,34−2,36−1,36−2,40−1,40−2,42−1,42−2,44−1,44−2,46−1,46−2:ダミー導体層
114:本体
116−1〜116−14:バンプ
T:超音波接合機
v1〜v4:ビアホール導体
vd1〜vd5:ダミービアホール導体
Claims (13)
- 主面を有し、かつ、可撓性を有する素体と、
前記主面に設けられ、かつ、実装部品の実装に用いられる第1の外部電極ないし第n(nは、3以上の整数)の外部電極と、
前記素体内に設けられ、フローティング状態である少なくとも1以上の第1のダミー導体と、
を備えており、
前記主面の法線方向から見たときに、第m(mは、1以上n以下の整数)の外部電極から前記第1の外部電極ないし前記第nの外部電極の内の該第mの外部電極に最も近い外部電極までの距離を距離Dmと定義し、
距離D1ないし距離Dnの平均を平均Daveと定義し、
前記法線方向から見たときに、第mの外部電極を中心とし距離Dmを半径とする円形の領域を領域Amと定義し、
前記第1のダミー導体は、前記法線方向から見たときに、平均Daveよりも大きな距離Dmを半径とする1以上の領域Amの内の少なくとも一部の領域Am内に設けられていること、
を特徴とする多層基板。 - 前記第1のダミー導体は、前記法線方向から見たときに、最も大きな距離Dmを半径とする領域Am内に設けられていること、
を特徴とする請求項1に記載の多層基板。 - 前記第1のダミー導体は、前記法線方向から見たときに、平均Daveよりも大きな距離Dmを半径とする領域Amに対応する第mの外部電極と重なっていること、
を特徴とする請求項1又は請求項2のいずれかに記載の多層基板。 - 複数の前記第1のダミー導体が、前記法線方向から見たときに、平均Daveよりも大きな距離Dmを半径とする領域Amに対応する第mの外部電極と重なっていること、
を特徴とする請求項3に記載の多層基板。 - 前記素体は、複数の絶縁体層が前記法線方向に積層されて構成されており、
前記多層基板は、
前記法線方向から見たときに、平均Daveよりも大きな距離Dmを半径とする領域Am内に設けられていると共に前記第1のダミー導体と重なっていない第2のダミー導体であって、該第1のダミー導体が設けられている前記絶縁体層と異なる前記絶縁体層に設けられている第2のダミー導体を、
更に備えていること、
を特徴とする請求項1ないし請求項4のいずれかに記載の多層基板。 - 前記第1のダミー導体及び前記第2のダミー導体は、第1の導体層であり、
前記多層基板は、
前記絶縁体層を前記法線方向に貫通するダミービアホール導体であって、前記第1のダミー導体と前記第2のダミー導体とを接続するダミービアホール導体を、
更に備えていること、
を特徴とする請求項5に記載の多層基板。 - 前記素体は、複数の絶縁体層が前記法線方向に積層されて構成されており、
前記多層基板は、
前記法線方向から見たときに、平均Daveよりも大きな距離Dmを半径とする領域Am内に設けられていると共に前記第1のダミー導体と重なっていない第2のダミー導体であって、該第1のダミー導体が設けられている前記絶縁体層に設けられている第2のダミー導体を、
更に備えていること、
を特徴とする請求項1ないし請求項5のいずれかに記載の多層基板。 - 前記第1のダミー導体は、第1の導体層であること、
を特徴とする請求項1ないし請求項5又は請求項7のいずれかに記載の多層基板。 - 前記第1のダミー導体は、第1のビアホール導体を含むこと、
を特徴とする請求項1ないし請求項5又は請求項7のいずれかに記載の多層基板。 - 前記多層基板は、
前記素体内に設けられている第2の導体層と、
前記第2の導体層に接続されている第2のビアホール導体と、
を更に備えており、
前記第1のビアホール導体の材料と前記第2のビアホール導体の材料とは同じであること、
を特徴とする請求項9に記載の多層基板。 - 前記多層基板は、
前記素体内に設けられている第2の導体層を、
更に備えており、
前記第1の導体層の材料は、前記第2の導体層の材料と同じであること、
を特徴とする請求項8に記載の多層基板。 - 請求項1ないし請求項11のいずれかに記載の多層基板と、
第1のバンプないし第n(nは、3以上の整数)のバンプを備えており、かつ、前記主面上に実装される前記実装部品と、
を備えており、
前記第1の外部電極ないし前記第nの外部電極はそれぞれ、前記第1のバンプないし前記第nのバンプと超音波接合されていること、
を特徴とする部品実装基板。 - 主面を有し、かつ、可撓性を有する素体と、前記主面に設けられている第1の外部電極ないし第n(nは、3以上の整数)の外部電極と、前記素体内に設けられ、フローティング状態である少なくとも1以上の第1のダミー導体と、を備えており、前記主面の法線方向から見たときに、第m(mは、1以上n以下の整数)の外部電極から前記第1の外部電極ないし前記第nの外部電極の内の該第mの外部電極に最も近い外部電極までの距離を距離Dmと定義し、距離D1ないし距離Dnの平均を平均Daveと定義し、前記法線方向から見たときに、第mの外部電極を中心とし距離Dmを半径とする円形の領域を領域Amと定義し、前記第1のダミー導体は、前記法線方向から見たときに、平均Daveよりも大きな距離Dmを半径とする領域Amの内の少なくとも一部の領域Am内に設けられている、多層基板と、第1のバンプないし第n(nは、3以上の整数)のバンプを備えている実装部品と、を備えた部品実装基板の製造方法であって、
前記第1の外部電極ないし前記第nの外部電極及び前記第1のダミー導体を備える前記多層基板を形成する工程と、
前記第1の外部電極ないし前記第nの外部電極のそれぞれを前記第1のバンプないし前記第nのバンプに超音波溶接させる工程と、
を備えていること、
を特徴とする部品実装基板の製造方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015158174 | 2015-08-10 | ||
JP2015158174 | 2015-08-10 | ||
JP2015187889 | 2015-09-25 | ||
JP2015187889 | 2015-09-25 | ||
PCT/JP2016/072605 WO2017026321A1 (ja) | 2015-08-10 | 2016-08-02 | 多層基板、部品実装基板及び部品実装基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6150030B1 JP6150030B1 (ja) | 2017-06-21 |
JPWO2017026321A1 true JPWO2017026321A1 (ja) | 2017-08-10 |
Family
ID=57983223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017511964A Active JP6150030B1 (ja) | 2015-08-10 | 2016-08-02 | 多層基板、部品実装基板及び部品実装基板の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9972567B2 (ja) |
JP (1) | JP6150030B1 (ja) |
CN (1) | CN207074656U (ja) |
WO (1) | WO2017026321A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018032848A (ja) * | 2016-08-25 | 2018-03-01 | 株式会社村田製作所 | 半導体装置 |
TWI681524B (zh) * | 2017-01-27 | 2020-01-01 | 日商村田製作所股份有限公司 | 半導體晶片 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10294397A (ja) * | 1997-04-18 | 1998-11-04 | Sony Corp | フリップチップ搭載用基板 |
JP2000068328A (ja) * | 1998-08-21 | 2000-03-03 | Olympus Optical Co Ltd | フリップチップ実装用配線基板 |
JP4170137B2 (ja) * | 2003-04-24 | 2008-10-22 | 新光電気工業株式会社 | 配線基板及び電子部品実装構造 |
JP3909772B2 (ja) | 2004-10-19 | 2007-04-25 | 日本アビオニクス株式会社 | 半導体実装方法およびフレキシブル配線板 |
JP6284717B2 (ja) | 2013-05-16 | 2018-02-28 | 太陽誘電株式会社 | 電子部品、及び電子部品の製造方法 |
US9431351B2 (en) * | 2014-10-17 | 2016-08-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package and manufacturing method of the same |
JP6539992B2 (ja) * | 2014-11-14 | 2019-07-10 | 凸版印刷株式会社 | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 |
-
2016
- 2016-08-02 JP JP2017511964A patent/JP6150030B1/ja active Active
- 2016-08-02 CN CN201690000360.4U patent/CN207074656U/zh active Active
- 2016-08-02 WO PCT/JP2016/072605 patent/WO2017026321A1/ja active Application Filing
-
2017
- 2017-06-08 US US15/616,996 patent/US9972567B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9972567B2 (en) | 2018-05-15 |
CN207074656U (zh) | 2018-03-06 |
WO2017026321A1 (ja) | 2017-02-16 |
JP6150030B1 (ja) | 2017-06-21 |
US20170271243A1 (en) | 2017-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103579128B (zh) | 芯片封装基板、芯片封装结构及其制作方法 | |
US20060012048A1 (en) | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package | |
JP6197980B1 (ja) | 多層基板、部品実装基板及び部品実装基板の製造方法 | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
US9136212B2 (en) | Circuit board | |
JP5610105B1 (ja) | 電子部品内蔵モジュール | |
US10813209B2 (en) | Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate | |
JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
JP5151158B2 (ja) | パッケージ、およびそのパッケージを用いた半導体装置 | |
CN102378487A (zh) | 印刷电路板及其制造方法 | |
JP2006295183A (ja) | 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。 | |
JP6150030B1 (ja) | 多層基板、部品実装基板及び部品実装基板の製造方法 | |
US6369331B1 (en) | Printed circuit board for semiconductor package and method of making same | |
JP2018032659A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP2001015629A (ja) | 半導体装置及びその製造方法 | |
JP4364181B2 (ja) | 半導体装置の製造方法 | |
JP2013145847A (ja) | プリント配線板及び該プリント配線板の製造方法 | |
JP2004266271A (ja) | 電子部品の実装体及びその製造方法 | |
JP2019079032A (ja) | パッケージ基板用フィルム、半導体パッケージ、ディスプレイ装置及びそれらの製造方法 | |
JP6387226B2 (ja) | 複合基板 | |
JP4310631B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
JPH11354566A (ja) | 半導体装置およびその製造方法 | |
JP2005197412A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
JP2005340292A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 | |
JP2009302427A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170508 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6150030 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |