JPWO2016152366A1 - 電力変換装置 - Google Patents

Abstract

電力変換装置は、単相フルブリッジ構成の一次側および二次側の２台の変換器（１、２）および１台の単相変圧器ＴＲを用いて、一次側の直流電圧が印加される一次側のキャパシタの直流電力を、変圧器（１、２）を介して二次側の直流電圧が印加される二次側のキャパシタの直流電力に変換する。制御装置（１０）は、送電側となる変換器１のデッドタイムＴｄ１を、電流極性反転時間Ｔｃｍｔｔ以下に設定し、確実にゼロ電圧スイッチングを実現する。

Description

この発明は、半導体スイッチング素子を用いて直流電力と直流電力との間で電力変換を行う電力変換装置に係り、特に、その半導体スイッチング素子で発生する電力損失を低減する技術に関する。

直流電力を直流電力に変換する電力変換装置は従来から提案されている。その場合、半導体スイッチング素子を用いて単相フルブリッジ変換器を構成する。その単相フルブリッジ変換器は、直流電力を交流電力に変換する、あるいは交流電力を直流電力に変換する変換器である。そして、その単相フルブリッジ変換器を２台使用し、各々の交流端子を変圧器を介して接続することで、一次側と二次側を絶縁したＤＣ／ＤＣ変換が可能な電力変換装置を実現している。

また、単相フルブリッジの代わりに三相ブリッジの変換器を２台使用し、各々の交流端子を三相変圧器を介して接続するＤＣ／ＤＣ変換回路もある（例えば、特許文献１、非特許文献１参照）。
さらに、各々の半導体スイッチング素子にスナバキャパシタを用いて、ソフトスイッチング、即ち、半導体スイッチング素子を電圧ゼロでオン動作させるゼロ電圧スイッチングを実現することで、低損失でＤＣ／ＤＣ変換を行う電力変換装置も紹介されている（例えば、非特許文献２参照）。

ＵＳＰ５０２７２６４公報

"A Three-phase Soft−Switched High−Power−Density dc／dc Converter for High−Power Applications，" IEEE Transactions on Industry Applications，vol．27，no．1，January／February，1991． "Performance Characterization of a High−Power Dual Active Bridge dc−to−dc Converter，"IEEE Transactions on Industry Applications，vol．28，no．6，November／December，1992．

先の各先行技術文献には、単相フルブリッジや三相ブリッジで構成し、直流電力を直流電力に変換する電力変換装置が紹介され、更に、いわゆるゼロ電圧スイッチングを実現することが出来ることが開示されている。
しかしながら、同じ回路構成であっても、条件によっては、このゼロ電圧スイッチングが実現できない場合があり、確実に低損失でＤＣ／ＤＣ変換を実現するという点で十分ではないという課題があった。

この発明は、確実にゼロ電圧スイッチングを実現して低損失で直流電力を直流電力に変換することが出来る電力変換装置を得ることを目的とする。

この発明に係る電力変換装置は、一次側のキャパシタの両極間に接続され、それぞれスナバキャパシタを並列接続した正極側と負極側の半導体素子を互いに直列に接続してなる一次側のスイッチングレグを複数個備え、前記各一次側のスイッチングレグの中間接続点から引き出された一次側の交流端子と前記一次側のキャパシタとの間で電力変換を行う一次側の変換器と、二次側のキャパシタの両極間に接続され正極側と負極側の半導体素子を互いに直列に接続してなる二次側のスイッチングレグを複数個備え、前記各二次側のスイッチングレグの中間接続点から引き出された二次側の交流端子と前記二次側のキャパシタとの間で電力変換を行う二次側の変換器と、前記一次側の交流端子と前記二次側の交流端子との間に接続されたインダクタンス要素と、前記半導体素子を構成する半導体スイッチング素子をオンオフ制御することにより前記一次側のキャパシタと前記二次側のキャパシタとの間で直流電力の送受電を行う制御装置とを備える。前記スナバキャパシタは、前記一次側の変換器が送電動作する際に、前記半導体素子のオンオフ状態の変化に伴う該スナバキャパシタの充放電が完了した後に、前記交流端子を流れる電流の極性が変化するように、静電容量が設定される。
前記制御装置は、同一の前記スイッチングレグ内の前記正極側および前記負極側の前記半導体スイッチング素子の同時オン動作による短絡を防止するための短絡防止期間Ｔｄを、前記半導体スイッチング素子を電圧ゼロでオン動作させるゼロ電圧スイッチングを実現するように設定して前記オンオフ制御を行う。前記一次側の変換器の前記短絡防止期間Ｔｄは、前記半導体スイッチング素子のオン動作で当該半導体スイッチング素子に接続された前記スナバキャパシタが短絡される現象を防止するように設定される。前記一次側または前記二次側のいずれかの変換器における前記短絡防止期間Ｔｄは、該変換器が送電動作する際に前記短絡防止期間Ｔｄの開始時点から前記インダクタンス要素に流れる交流電流の極性が反転する迄の時間である電流極性反転時間Ｔｃｍｔｔとの関係が、Ｔｄ≦Ｔｃｍｔｔを満足するように設定される。

この発明に係る電力変換装置は、短絡防止期間の長短がゼロ電圧スイッチングの実現可否を決定することに創造的に着目し、以上のように、当該短絡防止期間を適切に設定することで、確実にゼロ電圧スイッチングを実現して低損失で直流電力を直流電力に変換することが出来る。

この発明の実施の形態１における電力変換装置の全体構成を示す図である。 図１の電力変換装置における、各半導体スイッチング素子のスイッチング動作を示すタイミングチャートである。 この発明の実施の形態１において、特に送電側の変換器のスイッチング動作に着目して、各部の電圧電流の変化を示すタイミングチャートである。 図３の各ＭＯＤＥにおける、電流の流れる状態を示す回路図である。 この発明の実施の形態１の比較例における、ゼロ電圧スイッチングが実現しない条件下での、電流の流れる状態を示す回路図である。 この発明の実施の形態１において、特に受電側の変換器のスイッチング動作に着目して、各部の電圧電流の変化を示すタイミングチャートである。 図６の各ＭＯＤＥにおける、電流の流れる状態を示す回路図である。 この発明の実施の形態２における電力変換装置の全体構成を示す図である。 この発明の実施の形態２において、特に送電側の変換器のスイッチング動作に着目して、各部の電圧電流の変化を示すタイミングチャートである。 図９の各ＭＯＤＥにおける、電流の流れる状態を示す回路図である。 図９の各ＭＯＤＥにおける、電流の流れる状態を示す回路図である。 この発明の実施の形態２の比較例における、半導体スイッチング素子のオン動作でスナバキャパシタが短絡される条件下での、電流の流れる状態を示す回路図である。 この発明の実施の形態２において、特に受電側の変換器のスイッチング動作に着目して、各部の電圧電流の変化を示すタイミングチャートである。 図１３の各ＭＯＤＥにおける、電流の流れる状態を示す回路図である。 この発明の実施の形態２の比較例における、半導体スイッチング素子のオン動作でスナバキャパシタが短絡される条件下での、電流の流れる状態を示す回路図である。 この発明の実施の形態３における電力変換装置の全体構成を示す図である。 この発明の実施の形態４における電力変換装置の主回路構成を示す図である。

実施の形態１．
図１は、この発明の実施の形態１における電力変換装置の全体構成を示す図である。この電力変換装置は、単相フルブリッジ構成の一次側および二次側の２台の変換器１、２および１台の単相変圧器ＴＲを有する主回路と制御装置１０とを備え、一次側の直流電圧Ｖｄｃ１が印加される一次側のキャパシタＣｄｃ１の直流電力を、変圧器ＴＲを介して二次側の直流電圧Ｖｄｃ２が印加される二次側のキャパシタＣｄｃ２の直流電力に変換するものである。図１はあくまでも一例であって、半導体スイッチング素子Ｑからなるブリッジを用いて直流電力を直流電力に変換するものであれば、本願発明の適用範囲のものとなる。

説明上、変圧器ＴＲを挟んで、キャパシタＣｄｃ１側を一次側、キャパシタＣｄｃ２側を二次側とする。なお、図１の回路は、一次側と二次側との間で自由に送受電する電力変換が可能であり、その電力の方向については自由に制御可能である。

一次側の変換器１において、正極側の半導体スイッチング素子Ｑ１１および負極側の半導体スイッチング素子Ｑ１２と、それに逆並列に接続された還流ダイオードＤ１１、Ｄ１２のペアを、互いに直列に接続してスイッチングレグＳ１１を形成する。スイッチングレグＳ１１の両端はキャパシタＣｄｃ１に接続される。スイッチングレグＳ１１の中間接続点は、変圧器ＴＲの一次側の巻線Ｗ１の交流端子の一方に接続される。
なお、ここでは、半導体スイッチング素子Ｑ（Ｑ１１−Ｑ１４，Ｑ２１−Ｑ２４）と還流ダイオードＤ（Ｄ１１−Ｄ１４，Ｄ２１−Ｄ２４）とにより、本願請求項１に記載の半導体素子を構成する。

インダクタンス要素としての、図１のインダクタンスＬｓは、変圧器ＴＲの漏れインダクタンスを示しており、一次側、二次側にＬｓ／２を等価的に配置している。なお、インダクタンスＬｓは必ずしも変圧器ＴＲの漏れインダクタンスのみを使用する必要はなく、追加のインダクタンスを接続してもよい。
同様に、半導体スイッチング素子Ｑ１３、Ｑ１４と還流ダイオードＤ１３、Ｄ１４を用いて、２つ目のスイッチングレグＳ１２を形成し、その両端をキャパシタＣｄｃ１に、中間接続点を変圧器ＴＲの一次側の巻線Ｗ１の交流端子の他方に接続する。

図１の一次側の変換器１は２つのスイッチングレグＳ１１、Ｓ１２を用いるので、一般的に単相フルブリッジ回路、Ｈブリッジ回路などと呼ばれる。

一方、二次側の変換器２においては、半導体スイッチング素子Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４と、それに逆並列に接続された還流ダイオードＤ２１、Ｄ２２、Ｄ２３、Ｄ２４のペアを用いて、一次側と同様に、２つのスイッチングレグＳ２１、Ｓ２２による単相フルブリッジ回路を形成する。変換器２の直流側にはキャパシタＣｄｃ２を接続し、交流側は変圧器ＴＲの二次側の巻線Ｗ２の交流端子を接続する。

図１の回路は、直流電圧を交流電圧に変換した後、変圧器ＴＲを介して絶縁を確保し、その交流電圧を直流電圧に変換する回路である。なお、絶縁が不要であれば、インダクタンス要素として、Ｌｓ相当のインダクタンスのみを接続してもよい。

図１において、キャパシタＣｄｃ１やＣｄｃ２には、電解コンデンサやフィルムコンデンサなどを用いることができるが、キャパシタＣｄｃ１やＣｄｃ２には高周波の電流が流れるので、フィルムコンデンサを用いた方が良い。フィルムコンデンサを用いることで寿命を長くすることができる。

半導体スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４およびＱ２１、Ｑ２２、Ｑ２３、Ｑ２４には、ＩＧＢＴ（Insulated−Gate Bipolar Transistor）やＧＣＴ（Gate Commutated Turn−off thyristor）、ＭＯＳＦＥＴ（Metal−Oxide−Semiconductor Field−Effect Transistor）などの半導体スイッチング素子を使用する。なお、前記半導体スイッチング素子は、電流容量に応じて、複数の半導体スイッチング素子を並列に接続してもよい。

変圧器ＴＲの巻数比（一次側の巻線Ｗ１の巻数と二次側の巻線Ｗ２の巻数との比）は、一次側の直流電圧Ｖｄｃ１と二次側の直流電圧Ｖｄｃ２との比率に合わせるのが好ましい。例えば、一次側の直流電圧が１ｋＶで、二次側の直流電圧が３ｋＶの場合、変圧器ＴＲの巻数比は１：３とする。なお、以後の説明では、二次側の直流電圧Ｖｄｃ２は、変圧器ＴＲの巻数比を用いて一次側相当に換算したものとする。

制御装置１０は、半導体スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４およびＱ２１、Ｑ２２、Ｑ２３、Ｑ２４に駆動信号を送りそれらのオン／オフを制御することで、一次側と二次側との間で送受する電力Ｐを制御することができる。

図２は、制御装置１０の制御に基づく各部の動作を示すタイミングチャートで、各半導体スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４およびＱ２１、Ｑ２２、Ｑ２３、Ｑ２４のオン／オフの状態と一次側および二次側の変換器１、２の出力電圧ｖ１、ｖ２、更に、一次側の出力電流ｉ１について示している。

一次側の変換器１において、半導体スイッチング素子Ｑ１１およびＱ１４は互いに同一のスイッチング状態で動作し、半導体スイッチング素子Ｑ１２およびＱ１３は互いに同一のスイッチング状態で動作する。
半導体スイッチング素子Ｑ１１、Ｑ１４と半導体スイッチング素子Ｑ１２、Ｑ１３が同時にオンとなることはなく、１周期（３６０度）に対して理想的には１８０度ずつオンとオフを行い、半導体スイッチング素子Ｑ１１、Ｑ１４と半導体スイッチング素子Ｑ１２、Ｑ１３とは、互いに逆の動作を行う。

但し、半導体スイッチング素子がオフからオンに変化する場合、半導体スイッチング素子の特性のバラツキや制御特性のバラツキ等による直流側のキャパシタの短絡を防止するために、短絡防止期間（本願では、以下、デッドタイムとも称する）Ｔｄ１を挿入する。デッドタイムとは、半導体スイッチング素子Ｑ１１、Ｑ１２の両方がオフ（Ｑ１３、Ｑ１４の両方がオフ）となる期間を意味する。

一方、二次側の変換器２においても、一次側の変換器１と同様、半導体スイッチング素子Ｑ２１およびＱ２４は互いに同一のスイッチング状態で動作し、半導体スイッチング素子Ｑ２２およびＱ２３は互いに同一のスイッチング状態で動作する。
そして、半導体スイッチング素子Ｑ２１、Ｑ２２の両方がオフ（Ｑ２３、Ｑ２４の両方がオフ）となるデッドタイムＴｄ２を挿入する。

一次側の変換器１と、二次側の変換器２との間で、位相差δ［ｒａｄ］だけ位相をずらしてスイッチングが実施される。この位相差δの期間で、一次側の変換器１の出力電流ｉ１は変化し、図２のような電流波形になる。即ち、この位相差δによって出力電流ｉ１を制御することで、電力Ｐを制御することができる。
ここで、一次側から二次側に送電される電力Ｐは、以下の（１）式で表される（例えば、非特許文献１のｐ．６７に記載の（１２）式参照）。

但し、ωは、スイッチング周波数ｆｓに２πを乗じた値である。

次に、この実施の形態１の特徴であるゼロ電圧スイッチング（ＺＶＳ）について説明する。
図３は、一次側の変換器１（後述するように、ここでは、送電側の変換器になる）のスイッチング動作を示すタイミングチャートで、具体的には、一次側の変換器１のスイッチング状態が変化する場合に注目して、半導体スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４のスイッチング状態、出力電圧ｖ１、半導体スイッチング素子Ｑ１２、Ｑ１３の両端の電圧Ｖｃｅ１２、Ｖｃｅ１３、半導体スイッチング素子Ｑ１２、Ｑ１３および還流ダイオードＤ１２、Ｄ１３の電流ｉｃ１２、ｉｃ１３（正の場合は半導体スイッチング素子に流れる電流、負の場合は還流ダイオードに流れる電流）、半導体スイッチング素子Ｑ１１、Ｑ１４の両端の電圧Ｖｃｅ１１、Ｖｃｅ１４、半導体スイッチング素子Ｑ１１、Ｑ１４および還流ダイオードＤ１１、Ｄ１４の電流ｉｃ１１、ｉｃ１４（正の場合は半導体スイッチング素子に流れる電流、負の場合は還流ダイオードに流れる電流）、一次側の変換器１の出力電流ｉ１を示している。

図２は、一次側から二次側に向かって電力を送電している状態を示している。従って、図３は、送電側の変換器１のスイッチング動作に着目して説明している。
そして、図３の現象は、電流の流れる状態を示す図４とともにＭＯＤＥ０からＭＯＤＥ４に分けて説明することができる。なお、図４では、漏れインダクタンスは合算してＬｓで示し、二次側の変換器２の出力電圧についてはＶｄｃ２で模擬している。

図３および図４において、初期状態のＭＯＤＥ０では、半導体スイッチング素子Ｑ１１、Ｑ１４がオフで、半導体スイッチング素子Ｑ１２、Ｑ１３がオンの状態である。

この状態に続くＭＯＤＥ１では、半導体スイッチング素子Ｑ１１、Ｑ１４がオフを維持したまま、半導体スイッチング素子Ｑ１２、Ｑ１３がオンからオフに変化する。それに伴い、半導体スイッチング素子Ｑ１２、Ｑ１３の両端の電圧Ｖｃｅ１２、Ｖｃｅ１３はゼロからＶｄｃ１に上昇し、半導体スイッチング素子Ｑ１１、Ｑ１４の両端の電圧Ｖｃｅ１１、Ｖｃｅ１４はＶｄｃ１からゼロに下降する。また、電流ｉｃ１２、ｉｃ１３は通流状態からゼロに降下し、電流ｉｃ１１，ｉｃ１４はゼロから出力電流ｉ１と同等の電流まで増加する。この時、電流は、半導体スイッチング素子Ｑ１２、Ｑ１３から、還流ダイオードＤ１１、Ｄ１４に転流するので、半導体スイッチング素子Ｑ１２、Ｑ１３ではターンオフ損失が生じる。

なお、このＭＯＤＥ１は、電流の流れが極く短時間に大きく変化するので図示が困難であり、かつ、この実施の形態１においてもここでの転流現象は変えられないので、図４では、図示を省略している。

続くＭＯＤＥ２では、ＭＯＤＥ１のスイッチング状態を維持する。出力電流ｉ１は極性が負でその大きさは、徐々に減少する。

続くＭＯＤＥ３では、半導体スイッチング素子Ｑ１１、Ｑ１４がオフからオンに変化する。半導体スイッチング素子Ｑ１２、Ｑ１３はオフを維持する。この時、出力電流ｉ１の極性は負であるので、すでに還流ダイオードＤ１１、Ｄ１４には電流が流れている。即ち、この状態で、半導体スイッチング素子Ｑ１１、Ｑ１４がオフからオンに変化しても、その両端電圧Ｖｃｅ１１、Ｖｃｅ１４に変化は無いので、ターンオン損失は生じない。この現象をゼロ電圧スイッチング（ＺＶＳ）と呼び、スイッチング損失を低減することができる。

続くＭＯＤＥ４では、出力電流ｉ１が負から正に変化する。この時、還流ダイオードＤ１１、Ｄ１４に流れていた電流が、半導体スイッチング素子Ｑ１１、Ｑ１４に流れるようになる。

この実施の形態１の特徴の１つである、ゼロ電圧スイッチングを実現するよう、送電側の変換器１のデッドタイムＴｄ１の長さを以下のように設定している。即ち、図３の説明では、デッドタイムＴｄ１に対して、デッドタイムＴｄ１の開始時点から出力電流ｉ１（インダクタンスＬｓに流れる交流電流）の極性が反転する迄の時間である電流極性反転時間Ｔｃｍｔｔの方が長いものとして説明をした。

比較例として、出力電流ｉ１の極性が反転する時間Ｔｃｍｔｔの方がデッドタイムＴｄ１よりも短い場合について、図５を用いて以下に説明する。出力電流ｉ１の極性が反転する時間Ｔｃｍｔｔの方がデッドタイムＴｄ１よりも短い場合、即ち、先のＭＯＤＥ２の期間が開始された状態の、全ての半導体スイッチング素子がオフしている状態で、出力電流ｉ１の極性が反転すると、電流は、図４のＭＯＤＥ２で示した還流ダイオードＤ１１、Ｄ１４にではなく、図５の上段図に示すように、還流ダイオードＤ１２、Ｄ１３に流れることになる。

その後、デッドタイムＴｄ１が終了し、半導体スイッチング素子Ｑ１１、Ｑ１４がオフからオンに変化すると、図５の下段図に示すように、還流ダイオードＤ１２、Ｄ１３に流れていた電流が、半導体スイッチング素子Ｑ１１、Ｑ１４に転流するため、還流ダイオードＤ１２、Ｄ１３にはリカバリ損失が生じ、半導体スイッチング素子Ｑ１１、Ｑ１４にはターンオン損失が生じてしまう。即ち、ゼロ電圧スイッチングが実現されないことになり、損失の増加を招く。

そこで、この実施の形態１では、送電側の変換器１のデッドタイムＴｄ１を出力電流ｉ１の極性が反転する迄の電流極性反転時間Ｔｃｍｔｔ以下となるよう設定することに特徴がある。
なお、電流極性反転時間Ｔｃｍｔｔは、先の（１）式に、出力電流がゼロ、従って、電力Ｐがゼロとなるという条件をあてはめることで、以下に示す（２）式の形で求められる。

以上のことから、この実施の形態１の電力変換装置においては、以下の（３）式を満たすように、送電側の変換器１のデッドタイムＴｄ１を設定するものである。

なお、（３）式に基づき送電側の変換器１のデッドタイムＴｄ１を設定する場合、送電電力Ｐをどのレベルで設定するかについては一定の自由度が考えられる。
例えば、デッドタイムＴｄ１を、送電電力Ｐが電力変換装置の定格電力である条件で設定すると、設備能力は取り扱う電力が最も大きい運転条件で決定されるため、その条件での損失を低減できる結果、例えば、必要となる冷却器の容量が低減できその小型化が実現する。

一方、実際に動作を行う送電電力Ｐの平均値で設定すると、長年の運転状態にわたって損失を低減できるので、送電効率の向上につながる。例えば、洋上風力発電等でこの電力変換装置を用いる場合は、平均的には定格値の４０％程度の出力が期待できるので、その場合は、電力変換装置の定格電力の４０％の条件でデッドタイムＴｄ１を決定すればよい。

次に、受電側の変換器２（ここでは、二次側の単相フルブリッジ回路が相当する）に着目した場合の動作について説明する。
図６は、受電側（二次側）の変換器２のスイッチング動作を示すタイミングチャートで、具体的には、二次側の変換器２のスイッチング状態が変化する場合に注目して、半導体スイッチング素子Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４のスイッチング状態、出力電圧ｖ２、半導体スイッチング素子Ｑ２２、Ｑ２３の両端の電圧Ｖｃｅ２２、Ｖｃｅ２３、半導体スイッチング素子Ｑ２２、Ｑ２３および還流ダイオードＤ２２、Ｄ２３の電流ｉｃ２２、ｉｃ２３（正の場合は半導体スイッチング素子に流れる電流、負の場合は還流ダイオードに流れる電流）、半導体スイッチング素子Ｑ２１、Ｑ２４の両端の電圧Ｖｃｅ２１、Ｖｃｅ２４、半導体スイッチング素子Ｑ２１、Ｑ２４および還流ダイオードＤ２１、Ｄ２４の電流ｉｃ２１、ｉｃ２４（正の場合は半導体スイッチング素子に流れる電流、負の場合は還流ダイオードに流れる電流）、二次側の変換器２の出力電流ｉ２を示している。

図６の現象は、電流の流れる状態を示す図７とともにＭＯＤＥ０からＭＯＤＥ３に分けて説明することができる。なお、図７では、漏れインダクタンスは合算してＬｓで示し、一次側の変換器１の出力電圧についてはＶｄｃ１で模擬している。

図６および図７において、初期状態のＭＯＤＥ０では、半導体スイッチング素子Ｑ２１、Ｑ２４がオフで、半導体スイッチング素子Ｑ２２、Ｑ２３がオンの状態である。

この状態に続くＭＯＤＥ１では、半導体スイッチング素子Ｑ２１、Ｑ２４がオフを維持したまま、半導体スイッチング素子Ｑ２２、Ｑ２３がオンからオフに変化する。それに伴い、半導体スイッチング素子Ｑ２２、Ｑ２３の両端の電圧Ｖｃｅ２２、Ｖｃｅ２３はゼロからＶｄｃ２に上昇し、半導体スイッチング素子Ｑ２１、Ｑ２４の両端の電圧Ｖｃｅ２１、Ｖｃｅ２４はＶｄｃ２からゼロに下降する。また、電流ｉｃ２２、ｉｃ２３は通流状態からゼロに降下し、電流ｉｃ２１，ｉｃ２４はゼロから出力電流ｉ２と同等の電流まで増加する。この時、電流は、半導体スイッチング素子Ｑ２２、Ｑ２３から、還流ダイオードＤ２１、Ｄ２４に転流するので、半導体スイッチング素子Ｑ２２、Ｑ２３ではターンオフ損失が生じる。

なお、このＭＯＤＥ１は、先の送電側の変換器１の図４で説明したものと同じ理由で、図７では、図示を省略している。

続くＭＯＤＥ２では、ＭＯＤＥ１のスイッチング状態を維持する。この時、送電側の変換器１のＭＯＤＥ２では、出力電流ｉ１が変化していたのに対し、図６の受電側の変換器２では、出力電流ｉ２が変化しない。

続くＭＯＤＥ３では、半導体スイッチング素子Ｑ２１、Ｑ２４がオフからオンに変化する。半導体スイッチング素子Ｑ２２、Ｑ２３はオフを維持する。この時、出力電流ｉ２の極性は負であるので、すでに還流ダイオードＤ２１、Ｄ２４には電流が流れている。即ち、この状態で、半導体スイッチング素子Ｑ２１、Ｑ２４がオフからオンに変化しても、その両端電圧Ｖｃｅ２１、Ｖｃｅ２４に変化は無いので、ターンオン損失は生じない。即ち、ゼロ電圧スイッチング（ＺＶＳ）により、スイッチング損失を低減することができる。

以上の通り、受電側の変換器２では、ＭＯＤＥ３に続くＭＯＤＥ４が存在しない。即ち、スイッチング状態の変化直後に、出力電流ｉ２の極性反転が生じないことが特徴である。従って、送電側の変換器１では、ゼロ電圧スイッチングを実現するため、先の（３）式を満足するよう、そのデッドタイムＴｄ１は短く設定する必要があるが、受電側の変換器２のデッドタイムＴｄ２には、ゼロ電圧スイッチングに伴う制約が無いため、長く設定することもできる。

従って、半導体スイッチング素子では、一般的に、デッドタイムを短く設定すると信頼性が低下する傾向があるが、例えば、短く設定する送電側の変換器１のデッドタイムＴｄ１よりも受電側の変換器２のデッドタイムＴｄ２を長く設定するようにすれば、不要にデッドタイムを短くすることが無くなるので、装置の信頼性が向上する。

ところで、電力変換装置が常に一次側から二次側に電力を送るものである場合は、一次側を送電側、二次側を受電側として、以上で説明した各デッドタイムＴｄ１、Ｔｄ２を設定すればよいが、時間帯や発電量、負荷量等の関係で電力を送る方向が逆転する場合がある。

このような場合、例えば、一次側または二次側の変換器１、２のいずれか送電動作中にある方を送電側の変換器１（２）、そのときの他方を受電側の変換器２（１）として、それぞれに適したデッドタイムを設定する制御方式が考えられる。この方式の場合、電力を送る向きが変化するたびに、両変換器１、２のデッドタイムの設定を変える必要があり、その分制御が複雑になるが、電力を送る向きの如何に拘わらず、両変換器１、２でゼロ電圧スイッチングが実現し、低損失高効率の運転特性が得られる利点がある。

これに対し、一定の期間、例えば、一日における、一次側または二次側のいずれか送電の平均動作時間が受電の平均動作時間より長い変換器１（２）を送電側の変換器１（２）、他方を受電側の変換器２（１）として、それぞれに適したデッドタイムを設定する制御方式が考えられる。この方式の場合、平均以下の比較的短期間ではあっても、送電側受電側を設定する前提となった電力の向きとその向きが逆となる期間ではゼロ電圧スイッチングが実現しないことが起こり得るという不利は存在する。しかし、電力の向きが不変の場合と同様、両変換器１、２のデッドタイムの設定に係る制御が簡便となる利点がある。

また、高耐圧の半導体スイッチング素子ほど、ゲート電圧の変化が緩やかになるため、デッドタイムを長く確保する必要がある。従って、以上で説明したケースの内、電力変換装置としての電力を送る向きが変わらない場合や送電受電の平均動作時間の長短で送電側または受電側の変換器１、２とする場合においては、以下の構成を採用することが出来る。

即ち、送電側とする、ここではこれを一次側とすると、図１の変圧器ＴＲの二次側の巻線Ｗ２の巻数を一次側の巻線Ｗ１の巻数より大きくすることにより、一次側の半導体素子（スイッチング素子やダイオード）の定格電圧よりも、二次側の半導体素子の定格電圧を高く設定して、低い電圧から高い電圧への昇圧動作が可能な構成とする。
これにより、送電側の変換器１のデッドタイムを短く、受電側の変換器２のデッドタイムを長く設定することで、半導体素子の信頼性を損なうことなく、ゼロ電圧スイッチングを実現して低損失の電力変換装置を得ることが出来る。

このような使用方法として、例えば、再生エネルギーなどの低電圧のエネルギー発生源から、高電圧の電力系統もしくは負荷に向けて昇圧を行うＤＣ／ＤＣ変換の用途に最適である。

なお、以上では、受電側の変換器２においても半導体スイッチング素子を用いるものとして説明したが、受電側の変換器２は、半導体スイッチング素子を用いずにダイオードのみとしてもよい。その場合、半導体スイッチング素子の簡略化が図れ、電力変換装置を小型化することができる。
なお、この場合の、本願請求項１に記載する半導体素子に関しては、一次側・送電側の変換器１の半導体素子は、半導体スイッチング素子と還流ダイオードとで構成し、二次側・受電側の変換器２の半導体素子は、半導体スイッチング素子を含まずダイオードのみで構成するものである。

以上のように、この発明の実施の形態１による電力変換装置においては、送電側となる変換器１のデッドタイムＴｄ１を、電流極性反転時間Ｔｃｍｔｔ以下に設定したので、ゼロ電圧スイッチングが確実に実現し、低損失の電力変換装置を得ることができる。

また、送電側の変換器１の半導体素子の定格電圧よりも、受電側の変換器２の半導体素子の定格電圧を高く設定して、低い電圧から高い電圧への昇圧動作が可能な構成とするとともに、送電側の変換器１のデッドタイムを短く、受電側の変換器２のデッドタイムを長く設定することで、半導体素子の信頼性を損なうことなく、ゼロ電圧スイッチングを実現して低損失の電力変換装置を得ることが出来る。

実施の形態２．
図８は、この発明の実施の形態２における電力変換装置の全体構成を示す図である。図８に示すように、この電力変換装置は、単相フルブリッジ構成の一次側および二次側の２台の変換器１ａ、２ａおよび１台の単相変圧器ＴＲを有する主回路と制御装置１０とを備える。ここでは、図１で説明した各半導体スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４、Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４および還流ダイオードＤ１１、Ｄ１２、Ｄ１３、Ｄ１４、Ｄ２１、Ｄ２２、Ｄ２３、Ｄ２４と並列に、スナバキャパシタＣｓ１１、Ｃｓ１２、Ｃｓ１３、Ｃｓ１４、Ｃｓ２１、Ｃｓ２２、Ｃｓ２３、Ｃｓ２４を接続する。
スナバキャパシタを接続することでターンオフ時の電圧変化を緩やかにすることができ、ターンオフ損失やノイズを低減する効果がある。

なお、スナバキャパシタを接続したことを除いては、先の実施の形態１での図１と同等の回路構成であるので、ここでの詳細な説明は省略する。スナバキャパシタを接続しても、図２等で説明したと同様に半導体スイッチング素子をオン／オフすることで、送電電力Ｐを制御することができる。

図９は、一次側（ここでは送電側になる）の変換器１ａのスイッチング動作を示すタイミングチャートで、具体的には、一次側の変換器１ａのスイッチング状態が変化する場合に注目して、半導体スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４のスイッチング状態、出力電圧ｖ１、半導体スイッチング素子Ｑ１２、Ｑ１３の両端の電圧Ｖｃｅ１２、Ｖｃｅ１３、半導体スイッチング素子Ｑ１２、Ｑ１３および還流ダイオードＤ１２、Ｄ１３の電流ｉｃ１２、ｉｃ１３（正の場合は半導体スイッチング素子に流れる電流、負の場合は還流ダイオードに流れる電流）、半導体スイッチング素子Ｑ１１、Ｑ１４の両端の電圧Ｖｃｅ１１、Ｖｃｅ１４、半導体スイッチング素子Ｑ１１、Ｑ１４および還流ダイオードＤ１１、Ｄ１４の電流ｉｃ１１、ｉｃ１４（正の場合は半導体スイッチング素子に流れる電流、負の場合は還流ダイオードに流れる電流）、一次側の変換器１ａの出力電流ｉ１を示している。

そして、図９の現象は、電流の流れる状態を示す図１０および図１１とともにＭＯＤＥ０からＭＯＤＥ４に分けて説明することができる。なお、図１０、図１１では、漏れインダクタンスは合算してＬｓで示し、二次側の変換器２ａの出力電圧についてはＶｄｃ２で模擬している。

図９および図１０、図１１において、初期状態のＭＯＤＥ０では、半導体スイッチング素子Ｑ１１、Ｑ１４がオフで、半導体スイッチング素子Ｑ１２、Ｑ１３がオンの状態である。

この状態に続くＭＯＤＥ１Ａでは、半導体スイッチング素子Ｑ１１、Ｑ１４がオフを維持したまま、半導体スイッチング素子Ｑ１２、Ｑ１３がオンからオフに変化する。但し、半導体スイッチング素子Ｑ１２、Ｑ１３の電流はすぐに遮断できるが、スナバキャパシタＣｓ１２、Ｃｓ１３の影響により、その両端の電圧Ｖｃｅ１２、Ｖｃｅ１３は緩やかに上昇する。
ターンオフ損失はこの変化時の電圧と電流の積で導出されるので、スナバキャパシタを接続していない場合と比較して、電圧が低い状態で電流が遮断されることによりターンオフ損失を低減することができる。

続くＭＯＤＥ１Ｂでは、スナバキャパシタＣｓ１２、Ｃｓ１３が充電され続け、それと同時にスナバキャパシタＣｓ１１、Ｃｓ１４が放電され続ける。ＭＯＤＥ１Ｂの最終値として、電圧Ｖｃｅ１２、Ｖｃｅ１３はＶｄｃ１に達し、電圧Ｖｃｅ１１、Ｖｃｅ１４は略ゼロになる。
なお、スナバキャパシタＣｓ１１、Ｃｓ１２、Ｃｓ１３、Ｃｓ１４は、後述するＭＯＤＥ３からＭＯＤＥ４での切り替わり時点、すなわち出力電流ｉ１が負から正に切り替わる時点よりも前の時点で、スナバキャパシタＣｓ１２、Ｃｓ１３の充電、およびスナバキャパシタＣｓ１１、Ｃｓ１４の放電が完了するような静電容量を有するものとする。

続くＭＯＤＥ２では、ＭＯＤＥ１Ｂのスイッチング状態を維持する。出力電流ｉ１は極性が負でその大きさは、徐々に減少する。

続くＭＯＤＥ３では、半導体スイッチング素子Ｑ１１、Ｑ１４がオフからオンに変化する。半導体スイッチング素子Ｑ１２、Ｑ１３はオフを維持する。この時、出力電流ｉ１の極性は負であるので、すでに還流ダイオードＤ１１、Ｄ１４には電流が流れている。即ち、この状態で、半導体スイッチング素子Ｑ１１、Ｑ１４がオフからオンに変化しても、その両端電圧Ｖｃｅ１１、Ｖｃｅ１４に変化は無いので、ターンオン損失は生じない。即ち、ゼロ電圧スイッチングが実現し、スイッチング損失を低減することができる。

ここで、ゼロ電圧スイッチングが実現するのは、実施の形態１の式（３）で説明した、即ち、デッドタイムＴｄ１を電流極性反転時間Ｔｃｍｔｔ以下に設定していることが前提である。

続くＭＯＤＥ４では、出力電流ｉ１が負から正に変化する。この時、還流ダイオードＤ１１、Ｄ１４に流れていた電流が、半導体スイッチング素子Ｑ１１、Ｑ１４に流れるようになる。

上記の説明において、実施の形態１との大きな違いは、ＭＯＤＥ１Ａ、ＭＯＤＥ１Ｂである。即ち、スナバキャパシタＣｓ１１、Ｃｓ１２、Ｃｓ１３、Ｃｓ１４を接続した場合、ターンオフした半導体スイッチング素子Ｑ１２、Ｑ１３と並列に接続されたスナバキャパシタＣｓ１２、Ｃｓ１３が時間Ｔｃ１を要して充電され、逆側（これからターンオンしようとしている側）の半導体スイッチング素子Ｑ１１、Ｑ１４と並列に接続されたスナバキャパシタＣｓ１１、Ｃｓ１４は時間Ｔｃ１を要して放電される。

この実施の形態２の特徴である、半導体スイッチング素子のオン動作で当該半導体スイッチング素子に接続されたスナバキャパシタが短絡される現象を防止するよう、デッドタイムＴｄ１の長さを以下のように設定している。即ち、図９の説明では、スナバキャパシタの充放電時間Ｔｃ１に対して、デッドタイムＴｄ１の方が長いものとして説明した。

比較例として、スナバキャパシタの充放電時間Ｔｃ１に対して、デッドタイムＴｄ１の方が短い場合について、図１２を用いて以下に説明する。スナバキャパシタの充放電時間Ｔｃ１に対して、デッドタイムＴｄ１の方が短い場合、従って、半導体スイッチング素子Ｑ１１、Ｑ１４がこの充放電時間Ｔｃ１の経過を待たずしてオフからオンに変化すると、先に説明したＭＯＤＥ１Ｂの途中から、図１２の中段図に示すように、スナバキャパシタＣｓ１１、Ｃｓ１４がまだ完全に放電していない状態でターンオンしてそのキャパシタを短絡することになる。

この比較例では、スナバキャパシタＣｓ１１、Ｃｓ１４に蓄積されたエネルギーは半導体スイッチング素子で消費されるので、損失が増加する。即ち、完全なゼロ電圧スイッチングが実現しない。

そこで、この実施の形態２では、以下の（４）式に示すように、送電側の変換器１ａのデッドタイムＴｄ１をスナバキャパシタの充放電時間Ｔｃ１以上となるよう設定することに特徴がある。

なお、（４）式に基づき送電側の変換器１ａのデッドタイムＴｄ１を設定する場合、スナバキャパシタの充放電時間Ｔｃ１は送電電力Ｐによって変化するので、この送電電力Ｐをどのレベルで設定するかについては一定の自由度が考えられる。
先の実施の形態１の式（３）のところで説明したと同様、デッドタイムＴｄ１を、送電電力Ｐが電力変換装置の定格電力である条件で設定すると、例えば、必要となる冷却器の容量を低減できその小型化が実現する。

さらに、前述した通り、スナバキャパシタＣｓ１１、Ｃｓ１２、Ｃｓ１３、Ｃｓ１４の静電容量を、出力電流ｉ１が負から正に切り替わる時点よりも前の時点で、スナバキャパシタＣｓ１２、Ｃｓ１３の充電、およびスナバキャパシタＣｓ１１、Ｃｓ１４の放電が完了するように設定するため、スナバキャパシタは、放電後に、ゼロ電圧スイッチングを実施する前に再充電される現象を防止することができる。
また、例えば、洋上風力発電等でこの電力変換装置を用いる場合は、平均的には定格値の４０％程度の出力が期待できるので、電力変換装置の定格電力の４０％の条件でデッドタイムＴｄ１やスナバキャパシタＣｓ１１、Ｃｓ１２、Ｃｓ１３、Ｃｓ１４の静電容量を決定すれば送電効率の向上につながる。

同様に、二次側（ここでは受電側になる）の変換器２ａのデッドタイムＴｄ２についても説明する。図１３は、受電側（二次側）の変換器２ａのスイッチング動作を示すタイミングチャートで、具体的には、二次側の変換器２ａのスイッチング状態が変化する場合に注目して、半導体スイッチング素子Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４のスイッチング状態、出力電圧ｖ２、半導体スイッチング素子Ｑ２２、Ｑ２３の両端の電圧Ｖｃｅ２２、Ｖｃｅ２３、半導体スイッチング素子Ｑ２２、Ｑ２３および還流ダイオードＤ２２、Ｄ２３の電流ｉｃ２２、ｉｃ２３（正の場合は半導体スイッチング素子に流れる電流、負の場合は還流ダイオードに流れる電流）、半導体スイッチング素子Ｑ２１、Ｑ２４の両端の電圧Ｖｃｅ２１、Ｖｃｅ２４、半導体スイッチング素子Ｑ２１、Ｑ２４および還流ダイオードＤ２１、Ｄ２４の電流ｉｃ２１、ｉｃ２４（正の場合は半導体スイッチング素子に流れる電流、負の場合は還流ダイオードに流れる電流）、二次側の変換器２ａの出力電流ｉ２を示している。

そして、図１３の現象は、電流の流れる状態を示す図１４とともにＭＯＤＥ０からＭＯＤＥ３に分けて説明することができる。なお、図１４では、漏れインダクタンスは合算してＬｓで示し、一次側の変換器１ａの出力電圧についてはＶｄｃ１で模擬している。

図１３および図１４において、初期状態のＭＯＤＥ０では、半導体スイッチング素子Ｑ２１、Ｑ２４がオフで、半導体スイッチング素子Ｑ２２、Ｑ２３がオンの状態である。

この状態に続くＭＯＤＥ１Ａでは、半導体スイッチング素子Ｑ２１、Ｑ２４がオフを維持したまま、半導体スイッチング素子Ｑ２２、Ｑ２３がオンからオフに変化する。但し、半導体スイッチング素子Ｑ２２、Ｑ２３の電流はすぐに遮断できるが、スナバキャパシタＣｓ２２、Ｃｓ２３の影響により、その両端の電圧Ｖｃｅ２２、Ｖｃｅ２３は緩やかに上昇する。
ターンオフ損失はこの変化時の電圧と電流の積で導出されるので、スナバキャパシタを接続していない場合と比較して、電圧が低い状態で電流が遮断されることによりターンオフ損失を低減することができる。

続くＭＯＤＥ１Ｂでは、スナバキャパシタＣｓ２２、Ｃｓ２３が充電され続け、それと同時にスナバキャパシタＣｓ２１、Ｃｓ２４が放電され続ける。ＭＯＤＥ１Ｂの最終値として、電圧Ｖｃｅ２２、Ｖｃｅ２３はＶｄｃ２に達し、電圧Ｖｃｅ２１、Ｖｃｅ２４は略ゼロになる。

続くＭＯＤＥ２では、ＭＯＤＥ１Ｂのスイッチング状態を維持する。図１３の受電側の変換器２ａでは、出力電流ｉ２は変化しない。

続くＭＯＤＥ３では、半導体スイッチング素子Ｑ２１、Ｑ２４がオフからオンに変化する。半導体スイッチング素子Ｑ２２、Ｑ２３はオフを維持する。この時、出力電流ｉ２の極性は負であるので、すでに還流ダイオードＤ２１、Ｄ２４には電流が流れている。即ち、この状態で、半導体スイッチング素子Ｑ２１、Ｑ２４がオフからオンに変化しても、その両端電圧Ｖｃｅ２１、Ｖｃｅ２４に変化は無いので、ターンオン損失は生じない。即ち、ゼロ電圧スイッチングが実現し、スイッチング損失を低減することができる。

先の送電側の変換器１ａで説明したとおり、上記の説明において、実施の形態１との大きな違いは、ＭＯＤＥ１Ａ、ＭＯＤＥ１Ｂである。即ち、スナバキャパシタＣｓ２１、Ｃｓ２２、Ｃｓ２３、Ｃｓ２４を接続した場合、ターンオフした半導体スイッチング素子Ｑ２２、Ｑ２３と並列に接続されたスナバキャパシタＣｓ２２、Ｃｓ２３が時間Ｔｃ２を要して充電され、逆側（これからターンオンしようとしている側）の半導体スイッチング素子Ｑ２１、Ｑ２４と並列に接続されたスナバキャパシタＣｓ２１、Ｃｓ２４は時間Ｔｃ２を要して放電される。

この実施の形態２では、半導体スイッチング素子のオン動作で当該半導体スイッチング素子に接続されたスナバキャパシタが短絡される現象を防止するよう、デッドタイムＴｄ２の長さを以下のように設定している。即ち、図１３の説明では、スナバキャパシタの充放電時間Ｔｃ２に対して、デッドタイムＴｄ２の方が長いものとして説明した。

比較例として、スナバキャパシタの充放電時間Ｔｃ２に対して、デッドタイムＴｄ２の方が短い場合について、図１５を用いて以下に説明する。スナバキャパシタの充放電時間Ｔｃ２に対して、デッドタイムＴｄ２の方が短い場合、従って、半導体スイッチング素子Ｑ２１、Ｑ２４がこの充放電時間Ｔｃ２の経過を待たずしてオフからオンに変化すると、ＭＯＤＥ１Ｂの途中から、図１５の中段図に示すように、スナバキャパシタＣｓ２１、Ｃｓ２４がまだ完全に放電していない状態でターンオンしてそのキャパシタを短絡することになる。

この場合、スナバキャパシタＣｓ２１、Ｃｓ２４に蓄積されたエネルギーは半導体スイッチング素子で消費されるので、損失が増加する。即ち、完全なゼロ電圧スイッチングが実現しない。

そこで、この実施の形態２では、以下の（５）式に示すように、受電側の変換器２ａのデッドタイムＴｄ２をスナバキャパシタの充放電時間Ｔｃ２以上となるよう設定することに特徴がある。

なお、（５）式に基づき送電側の変換器１ａのデッドタイムＴｄ２を設定する場合、先の（４）式のところで説明したと同様、スナバキャパシタの充放電時間Ｔｃ２は送電電力Ｐによって変化するので、例えば、デッドタイムＴｄ２を、送電電力Ｐが電力変換装置の定格電力である条件で設定すると、例えば、必要となる冷却器の容量が低減できその小型化が実現する。
また、例えば、洋上風力発電等でこの電力変換装置を用いる場合は、平均的には定格値の４０％程度の出力が期待できるので、電力変換装置の定格電力の４０％の条件でデッドタイムＴｄ２を決定すれば送電効率の向上につながる。

以上のように、この発明の実施の形態２による電力変換装置においては、一次側（送電側）および二次側（受電側）の変換器１ａ、２ａのデッドタイムＴｄ１およびＴｄ２を、それぞれのスナバキャパシタの充放電時間Ｔｃ１およびＴｃ２以上に設定するようにしたので、半導体スイッチング素子のオン動作で当該半導体スイッチング素子に接続されたスナバキャパシタが短絡される現象を確実に防止することができる。

実施の形態３．
図１６は、この発明の実施の形態３における電力変換装置の全体構成を示す図である。この実施の形態３では、図１６に示すように、変換器１ｂ、２ｂとして三相ブリッジの回路構成を適用する。図１および図８では、半導体スイッチング素子を直列接続したスイッチングレグを２個使用し、変換器１（１ａ）、２（２ａ）を単相フルブリッジ回路で構成していたが、この実施の形態３では、スイッチングレグを３個使用し、変換器１ｂ、２ｂを三相ブリッジ回路で構成する。

即ち、図１の構成に、半導体スイッチング素子Ｑ１５、Ｑ１６、Ｑ２５、Ｑ２６と、それに付随する還流ダイオードＤ、必要に応じてスナバキャパシタＣｓを追加する。三相ブリッジ回路の使用に対応して、三相の変圧器ＴＲを用いる。なお、三相の変圧器ＴＲは必ずしも三相でなくてもよく、単相変圧器を３台用いてもよい。実施の形態１と同様に漏れインダクタンスをＬｓで示しているが、追加のインダクタンスを用いてもよい。なお、絶縁が不要であれば、Ｌｓ相当のインダクタンスのみを接続してもよい。

三相ブリッジ回路を用いるとキャパシタＣｄｃ１、Ｃｄｃ２に流れるリプル電流を減少させることができるので、キャパシタ容量を低減することができ、電力変換装置の小型化が可能になる。
更に、三相ブリッジ回路において、この発明の特徴を考慮したデッドタイムを備えることで、さらなる損失低減が可能となり、電力変換装置のさらなる小型化につながる。

三相ブリッジ回路の基本動作については、特許文献１や非特許文献１等に記載されているので、ここでの詳細な説明は省略する。送電電力Ｐについては、単相フルブリッジ回路と同様に、一次側と二次側のスイッチングの位相差δ［ｒａｄ］で制御し、以下の（６）式で表される（例えば、非特許文献１のｐ．６８に記載の（３０）式参照）。

三相ブリッジ回路を用いた場合においても、ゼロ電圧スイッチングに伴う実施の形態１、２で説明した同様の課題があるので、この発明が有効となる。即ち、実施の形態１と同様に、送電側の変換器１ｂのデッドタイムＴｄ１を電流極性反転時間Ｔｃｍｔｔ以下に設定する。

三相ブリッジ回路の場合、電流極性反転時間Ｔｃｍｔｔは、先の（６）式に、出力電流がゼロ、従って、電力Ｐがゼロとなるという条件をあてはめることで、以下に示す（７）式の形で求められる。

以上のことから、三相ブリッジ回路を用いたこの発明の電力変換装置においては、以下の（８）式を満たすように、送電側の変換器１ｂのデッドタイムＴｄ１を設定すればよい。

この場合、先の実施の形態１の式（３）のところで説明したと同様、デッドタイムＴｄ１を、送電電力Ｐが電力変換装置の定格電力である条件で設定すると、例えば、必要となる冷却器の容量が低減できその小型化が実現する。
また、例えば、洋上風力発電等でこの電力変換装置を用いる場合は、平均的には定格値の４０％程度の出力が期待できるので、電力変換装置の定格電力の４０％の条件でデッドタイムＴｄ１を決定すれば送電効率の向上につながる。

また、受電側の変換器２ｂのデッドタイムＴｄ２には、ゼロ電圧スイッチングに伴う制約が無いため、長く設定することができる。即ち、送電側の変換器１ｂのデッドタイムＴｄ１よりも受電側の変換器２ｂのデッドタイムＴｄ２を長く設定するようにすれば、不要にデッドタイムを短くすることが無くなるので、装置の信頼性が向上する。

更に、高耐圧の半導体スイッチング素子ほど、ゲート電圧の変化が緩やかになるため、デッドタイムを長く確保する必要がある。従って、電力変換装置としての電力を送る向きが変わらない場合や送電受電の平均動作時間の長短で送電側または受電側の変換器１ｂ、２ｂとする場合においては、一次側の半導体素子の定格電圧よりも、二次側の半導体素子の定格電圧を高く設定して、低い電圧から高い電圧への昇圧動作が可能な構成とする。
これにより、送電側の変換器１ｂのデッドタイムを短く、受電側の変換器２ｂのデッドタイムを長く設定することで、半導体素子の信頼性を損なうことなく、ゼロ電圧スイッチングを実現して低損失の電力変換装置を得ることが出来る。

このような使用方法として、例えば、再生エネルギーなどの低電圧のエネルギー発生源から、高電圧の電力系統もしくは負荷に向けて昇圧を行うＤＣ／ＤＣ変換の用途に最適である。

また、各半導体スイッチング素子と並列にスナバキャパシタを接続する場合は、先の実施の形態２で説明したと同様、各相出力電流が負から正に切り替わる時点よりも前の時点で、スナバキャパシタＣｓの充放電が完了するように、スナバキャパシタの静電容量を設定する。
また、各変換器１ｂ、２ｂのデッドタイムＴｄ１、Ｔｄ２を、各変換器１ｂ、２ｂのスナバキャパシタの充放電時間Ｔｃ１、Ｔｃ２以上に設定することで、半導体スイッチング素子のオン動作で当該半導体スイッチング素子に接続されたスナバキャパシタが短絡される現象を確実に防止することができる。

また、その場合、スナバキャパシタの充放電時間Ｔｃ１、Ｔｃ２は送電電力Ｐによって変化するので、例えば、デッドタイムＴｄ１、Ｔｄ２を、送電電力Ｐが電力変換装置の定格電力である条件で設定すると、例えば、必要となる冷却器の容量が低減できその小型化が実現する。
また、例えば、洋上風力発電等でこの電力変換装置を用いる場合は、平均的には定格値の４０％程度の出力が期待できるので、電力変換装置の定格電力の４０％の条件でデッドタイムＴｄ２を決定すれば送電効率の向上につながる。

実施の形態４．
図１７は、この発明の実施の形態４における電力変換装置の主回路構成を示す図である。この実施の形態４では、実施の形態１〜３のいずれかの電力変換装置の主回路を単位セル３として、その単位セル３を複数台、例えば５０台備え、一次側、二次側の直流電圧が印加されるキャパシタＣｄｃ１、Ｃｄｃ２を並列もしくは直列に接続している。
図１７で示す例では、実施の形態３による主回路を単位セル３に用い、複数の単位セル３の一次側キャパシタＣｄｃ１を並列接続して、二次側キャパシタＣｄｃ２を直列接続した構成としている。この場合、三相ブリッジによる変換器１ｂ、２ｂを用いた例を示しているが、実施の形態１や実施の形態２のように単相ブリッジによる変換器を用いてもよい。

なお、全体の電力変換装置における一次側および二次側で扱う電流および電圧に応じて、キャパシタＣｄｃ１、Ｃｄｃ２の接続構成を一次側と二次側とで入れ替えたり、一次側または二次側において、直列接続および並列接続を組み合わせた接続構成を選択することも可能である。

この実施の形態では、複数台の単位セル３を直並列に接続して主回路を構成し、各単位セル３は、実施の形態１〜３に示した構成を用いるため、各単位セル３あたりで、実施の形態１〜３と同等の効果を得ることができる。
これに加えて、一次側あるいは二次側において、単位セル３のキャパシタＣｄｃを直列接続した側においては、実施の形態１〜３で示した構成よりも高い直流電圧を取り扱うことができる。また、単位セル３のキャパシタＣｄｃを並列接続した側においては、実施の形態１〜３で示した構成よりも大きな直流電流を取り扱うことができる。すなわち、電力変換装置の大電力化が可能となる。
さらには、複数台の単位セル３を同等の構成することにより、電力変換装置の動作試験が簡略化でき、また製造が容易になる。

なお、先の各実施の形態において、半導体スイッチング素子や還流ダイオードの材料に、通常珪素を使用するが、炭化珪素や、窒化ガリウム系材料またはダイヤモンドなどのバンドギャップが珪素のそれより大きいワイドバンドギャップ材料を使用すると、半導体素子の高耐圧化が可能なため、より高い電圧の変換が可能になる。更には、スイッチングの高速化が可能なため、変圧器ＴＲの小型化が可能である。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (15)

1. 一次側のキャパシタの両極間に接続され、それぞれスナバキャパシタを並列接続した正極側と負極側の半導体素子を互いに直列に接続してなる一次側のスイッチングレグを複数個備え、前記各一次側のスイッチングレグの中間接続点から引き出された一次側の交流端子と前記一次側のキャパシタとの間で電力変換を行う一次側の変換器と、
   二次側のキャパシタの両極間に接続され正極側と負極側の半導体素子を互いに直列に接続してなる二次側のスイッチングレグを複数個備え、前記各二次側のスイッチングレグの中間接続点から引き出された二次側の交流端子と前記二次側のキャパシタとの間で電力変換を行う二次側の変換器と、
   前記一次側の交流端子と前記二次側の交流端子との間に接続されたインダクタンス要素と、
   前記半導体素子を構成する半導体スイッチング素子をオンオフ制御することにより前記一次側のキャパシタと前記二次側のキャパシタとの間で直流電力の送受電を行う制御装置とを備えた電力変換装置において、
   前記スナバキャパシタは、前記一次側の変換器が送電動作する際に、前記半導体素子のオンオフ状態の変化に伴う該スナバキャパシタの充放電が完了した後に、前記交流端子を流れる電流の極性が変化するように、静電容量が設定され、
   前記制御装置は、同一の前記スイッチングレグ内の前記正極側および前記負極側の前記半導体スイッチング素子の同時オン動作による短絡を防止するための短絡防止期間Ｔｄを、前記半導体スイッチング素子を電圧ゼロでオン動作させるゼロ電圧スイッチングを実現するように設定して前記オンオフ制御を行い、
   前記一次側の変換器の前記短絡防止期間Ｔｄは、前記半導体スイッチング素子のオン動作で当該半導体スイッチング素子に接続された前記スナバキャパシタが短絡される現象を防止するように設定され、
   前記一次側または前記二次側のいずれかの変換器における前記短絡防止期間Ｔｄは、該変換器が送電動作する際に前記短絡防止期間Ｔｄの開始時点から前記インダクタンス要素に流れる交流電流の極性が反転する迄の時間である電流極性反転時間Ｔｃｍｔｔとの関係が、Ｔｄ≦Ｔｃｍｔｔを満足するように設定される、
   電力変換装置。
2. 前記一次側または前記二次側のいずれか前記送電の平均動作時間が前記受電の平均動作時間より長い変換器を送電側の変換器と称し、該送電側の変換器における前記短絡防止期間Ｔｄが、Ｔｄ≦Ｔｃｍｔｔを満足する、
   請求項１に記載の電力変換装置。
3. 前記インダクタンス要素は、前記一次側の変換器の前記交流端子に接続された一次側の巻線と前記二次側の変換器の前記交流端子に接続された二次側の巻線とを備え、前記一次側の変換器と前記二次側の変換器とを電気的に絶縁する変圧器である、
   請求項１または請求項２に記載の電力変換装置。
4. 前記インダクタンス要素は、前記一次側の変換器の前記交流端子と前記二次側の変換器の前記交流端子との間に接続されたインダクタンスである、
   請求項１または請求項２に記載の電力変換装置。
5. 前記一次側または前記二次側のいずれか前記送電の平均動作時間が前記受電の平均動作時間より短い変換器を受電側の変換器と称し、
   前記インダクタンス要素は、前記送電側の変換器の前記交流端子に接続された一次側の巻線と前記受電側の変換器の前記交流端子に接続された二次側の巻線とを備え、前記送電側の変換器と前記受電側の変換器とを電気的に絶縁する変圧器であって、
   前記制御装置は、前記受電側の変換器の前記短絡防止期間Ｔｄを前記送電側の変換器の前記短絡防止期間Ｔｄより長く設定する、
   請求項２に記載の電力変換装置。
6. 前記受電側の変換器に接続された前記巻線の巻数を前記送電側の変換器に接続された前記巻線の巻数より大きくした、
   請求項５に記載の電力変換装置。
7. 前記電流極性反転時間Ｔｃｍｔｔは、前記送受電する電力が前記電力変換装置の定格電力である条件で求めた値に設定される、
   請求項１から請求項６のいずれか１項に記載の電力変換装置。
8. 前記電流極性反転時間Ｔｃｍｔｔは、前記送受電する電力が前記電力変換装置の定格電力の４０％である条件で求めた値に設定される、
   請求項１から請求項６のいずれか１項に記載の電力変換装置。
9. 前記一次側の変換器の前記短絡防止期間Ｔｄは、前記スナバキャパシタの充放電時間Ｔｃとの関係が、Ｔｄ≧Ｔｃを満足するように設定される、
   請求項１から請求項８のいずれか１項に記載の電力変換装置。
10. 前記スナバキャパシタの充放電時間Ｔｃは、前記送受電する電力が前記電力変換装置の定格電力である条件で求めた値に設定される、
    請求項９に記載の電力変換装置。
11. 前記スナバキャパシタの充放電時間Ｔｃは、前記送受電する電力が前記電力変換装置の定格電力の４０％である条件で求めた値に設定される、
    請求項９に記載の電力変換装置。
12. 前記各変換器は、前記スイッチングレグを２個備え、直流電圧と単相交流電圧との間で電力変換を行う単相フルブリッジの構成とした、
    請求項１から請求項１１のいずれか１項に記載の電力変換装置。
13. 前記各変換器は、前記スイッチングレグを３個備え、直流電圧と三相交流電圧との間で電力変換を行う三相ブリッジの構成とした、
    請求項１から請求項１１のいずれか１項に記載の電力変換装置。
14. 複数台の単位セルを備え、該各単位セルが、それぞれ前記一次側の変換器、前記二次側の変換器および前記インダクタンス要素を有し、
    前記各単位セルの一次側あるいは二次側の前記キャパシタが直列に接続された、
    請求項１から請求項１３のいずれか１項に記載の電力変換装置。
15. 複数台の単位セルを備え、該各単位セルが、それぞれ前記一次側の変換器、前記二次側の変換器および前記インダクタンス要素を有し、
    前記各単位セルの一次側あるいは二次側の前記キャパシタが並列に接続された、
    請求項１から請求項１３のいずれか１項に記載の電力変換装置。

Images