JPWO2012105112A1

JPWO2012105112A1 - Ｄｃ／ｄｃコンバータ

Info

Publication number: JPWO2012105112A1
Application number: JP2012555693A
Authority: JP
Inventors: 村上　哲; 哲村上; 山田　正樹; 正樹山田; 亮太近藤; 隆志金山; 和俊粟根
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-02-04
Filing date: 2011-11-24
Publication date: 2014-07-03
Also published as: DE112011104839T5; US20130301304A1; US9065341B2; CN103339844A; WO2012105112A1

Abstract

トランス（３）によって一次側と二次側とが絶縁されたＤＣ／ＤＣコンバータにおいて、トランス（３）の二次巻線両端にそれぞれアノードが接続されカソードが互いに接続された２つのダイオード（９ａ，９ｂ）と、抵抗（１１）とコンデンサ（１０）とを直列接続した直列回路とを有し、ダイオードの（９ａ，９ｂ）のカソードを、抵抗（１１）とコンデンサ（１０）との接続点に接続して構成されるスナバ回路（８）を備える。そして、トランス（３）の二次側に発生するサージ電圧をコンデンサ（１０）の電圧でクランプし、コンデンサ（１０）に蓄電されたサージエネルギを抵抗（１１）を介して負荷７に回生することにより、トランス（３）の二次側に発生するサージ電圧を容易な構成で抑制すると共に、サージエネルギを確実に有効利用する。

Description

この発明は、トランスによって一次側と二次側とが絶縁されたＤＣ／ＤＣコンバータに関し、特にスイッチング時に発生するサージ電圧の抑制に関するものである。

従来の電力変換装置は、インバータと、高周波トランスと、双方向スイッチとを備え、高周波トランスにより昇圧された正負の矩形波状パルス列を、双方向スイッチで整流し、同一極性の矩形波状パルス列に変換する。高周波トランスの出力側両端に、電力スイッチ素子ＡＳ１とコンデンサＣ１の直列回路と、該直列回路と逆向きの電力スイッチ素子ＡＳ２とコンデンサＣ２の直列回路と、を２つ以上接続し、電力スイッチ素子ＡＳ１、ＡＳ２が高周波トランスの出力電圧の極性に同期して動作し、トランスの出力電圧に発生するサージ電圧を、コンデンサＣ１、Ｃ２の電圧にクランプする（例えば、特許文献１参照）。

特開２００７-２１５３２４号公報

従来の電力変換装置では、スイッチング素子をトランスの出力電圧の極性に同期して動作させサージ電流をコンデンサに蓄電させていた。このため、サージ電圧の抑制にスイッチング制御が必要で回路構成を容易にするには限界があった。また、コンデンサからの放電電流はトランス側に流れるため、蓄電されたサージエネルギの利用も限られるものであった。

この発明は、上記のような問題点を解消するために成されたものであって、トランスの二次側に発生するサージ電圧を容易な構成で抑制すると共に、サージエネルギを確実に有効利用できるＤＣ／ＤＣコンバータを提供することを目的とする。

この発明に係る第１のＤＣ／ＤＣコンバータは、複数の半導体スイッチング素子を有して直流電力を交流電力に変換するインバータと、該インバータの交流出力に一次側が接続されたトランスと、複数の半導体素子を有し該トランスの二次側に接続された整流回路とを備えて、入力された直流電力をＤＣ／ＤＣ変換して負荷に出力する。そして、一端が上記負荷の正極に接続された抵抗と一端が上記負荷の負極に接続されたコンデンサとを直列接続した直列回路、および上記トランスの二次巻線両端にそれぞれアノードが接続され、カソードが上記抵抗と上記コンデンサとの接続点に接続された２つのダイオードを有するスナバ回路を備え、上記スナバ回路は、上記トランスの二次側に発生するサージ電圧を抑制すると共に、上記コンデンサの電力を上記抵抗を介して上記負荷に回生するものである。

またこの発明に係る第２のＤＣ／ＤＣコンバータは、複数の半導体スイッチング素子を有して直流電力を交流電力に変換するインバータと、該インバータの交流出力に一次側が接続されたトランスと、複数の半導体素子を有し該トランスの二次側に接続された整流回路とを備えて、入力された直流電力をＤＣ／ＤＣ変換して負荷に出力する。このＤＣ／ＤＣコンバータは、上記トランスの二次巻線両端にそれぞれアノードが接続され、カソードが互いに接続された２つのダイオードと、該２つのダイオードの互いの接続点と上記負荷の負極との間に接続されたコンデンサと、ダイオードが逆並列接続された半導体スイッチング素子、ダイオードおよびリアクトルから成り上記コンデンサと上記負荷との間に接続された降圧チョッパ回路と、を有するスナバ回路を備える。そして、上記スナバ回路は、上記トランスの二次側に発生するサージ電圧を抑制すると共に、上記コンデンサの電力を上記降圧チョッパ回路を介して上記負荷に回生するものである。

上記第１のＤＣ／ＤＣコンバータによると、トランスの二次側に発生するサージ電圧は、スナバ回路のダイオードによりコンデンサの電圧にクランプされ、該コンデンサに蓄電される。このため、スイッチング制御を要することなく容易な回路構成でサージ電圧を抑制し、整流回路の各素子を過電圧から保護することができる。また、コンデンサに蓄えられたサージエネルギは抵抗を介して出力側に回生されるため確実に有効利用できる。

上記第１のＤＣ／ＤＣコンバータによると、トランスの二次側に発生するサージ電圧は、スナバ回路のダイオードによりコンデンサの電圧にクランプされ、該コンデンサに蓄電される。このため、スイッチング制御を要することなく容易な回路構成でサージ電圧を抑制し、整流回路の各素子を過電圧から保護することができる。また、コンデンサに蓄えられたサージエネルギは降圧チョッパ回路を介して出力側に回生されるため確実に有効利用できる。

この発明の実施の形態１によるＤＣ／ＤＣコンバータの構成図である。この発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明する各部の波形図である。この発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明する電流経路図である。この発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明する電流経路図である。この発明の実施の形態２によるＤＣ／ＤＣコンバータの構成図である。この発明の実施の形態３によるＤＣ／ＤＣコンバータの構成図である。この発明の実施の形態４によるＤＣ／ＤＣコンバータの構成図である。この発明の実施の形態４による降圧チョッパ回路の制御を示す制御ブロック図である。この発明の実施の形態５によるＤＣ／ＤＣコンバータの構成図である。

実施の形態１．
以下、この発明の実施の形態１について説明する。
図１は、この発明の実施の形態１によるＤＣ／ＤＣコンバータの回路構成を示した図である。図１に示すように、ＤＣ／ＤＣコンバータは、直流電源１の電圧Ｖｉｎをトランス３で絶縁された二次側直流電圧に変換し、例えばバッテリ等の負荷７に直流電圧Ｖｏｕｔを出力する。
ＤＣ／ＤＣコンバータは、絶縁されたトランス３と、トランス３の一次巻線３ａに接続され、ソース・ドレイン間にダイオードが内蔵されたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）から成る半導体スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄをフルブリッジ構成して、直流電源１の直流電圧Ｖｉｎを交流電圧に変換するインバータとしての単相インバータ２と、トランス３の二次巻線３ｂに接続され、整流素子（半導体素子）としてのダイオード４ａ〜４ｄをフルブリッジ構成した整流回路４とを備える。また、整流回路４の出力には出力平滑用のリアクトル５と平滑コンデンサ６が接続され、負荷７へ直流電圧Ｖｏｕｔが出力される。

また、ＤＣ／ＤＣコンバータは、トランス３の二次側に発生するサージ電圧を抑制するためのスナバ回路８を備え、スナバ回路８は、トランス二次巻線３ｂの両端にそれぞれアノードが接続されるダイオード９ａ、９ｂと、コンデンサ１０と抵抗１１を直列接続した直列回路とを備える。２つのダイオード９ａ、９ｂのカソードは互いに接続され、その接続点は、コンデンサ１０と抵抗１１との接続点に接続される。抵抗１１の他端は平滑コンデンサ６または負荷７の正極に接続され、コンデンサ１０、平滑コンデンサ６および負荷７の負極は互いに接続され、整流回路４のダイオード４ｂ、４ｄのアノードに接続される。

更に、主回路の外部には制御回路２０が配置され、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔはそれぞれモニタされて制御回路２０へ入力される。制御回路２０は、出力電圧Ｖｏｕｔが目標電圧になるように、単相インバータ２内の半導体スイッチング素子Ｓａ〜Ｓｄへのゲート信号２０ａを出力し、半導体スイッチング素子Ｓａ〜ＳｄのオンＤｕｔｙ（オン期間）を制御する。
なお、単相インバータ２の半導体スイッチング素子Ｓａ〜Ｓｄは、ＭＯＳＦＥＴに限らず、ダイオードが逆並列接続されたＩＧＢＴ（Insulated Gate Bipolar Transistor）等の自己消弧型半導体スイッチング素子でもよい。

このように構成されるＤＣ／ＤＣコンバータの動作について以下に説明する。
図２は、ゲート信号２０ａとなる、半導体スイッチング素子Ｓａ、Ｓｄへのゲート信号および半導体スイッチング素子Ｓｂ、Ｓｃへのゲート信号と、トランス二次側に発生する電圧とを示す波形図である。なお、ゲート信号がＨｉｇｈのとき、各半導体スイッチング素子Ｓａ〜Ｓｄはオンする。
単相インバータ２は、半導体スイッチング素子Ｓａ、Ｓｄの同時オンと、半導体スイッチング素子Ｓｂ、Ｓｃの同時オンとを交互に同じオンＤｕｔｙ（オン期間）ｔｘで行い、この期間に、トランス３が一次側から二次側へ電力伝送しトランス二次側に電圧が発生する。半導体スイッチング素子Ｓａ、Ｓｄが同時オンすると、図３に示す経路で電流が流れ、半導体スイッチング素子Ｓｂ、Ｓｃが同時オンすると、図４に示す経路で電流が流れて、トランス二次側へ電力伝送される。

半導体スイッチング素子Ｓａ、Ｓｄの同時オンと、半導体スイッチング素子Ｓｂ、Ｓｃの同時オンとの間には、アーム短絡を防止するためにデッドタイムｔｄを要するため、１周期をＴとすると、オンＤｕｔｙ（ｔｘ）は、
ｔｘ≦Ｔ／２―ｔｄ
となる。
また出力電圧Ｖｏｕｔは、トランス３の巻線比ｎとすると、入力電圧Ｖｉｎ、オンＤｕｔｙ（ｔｘ）、周期Ｔを用いて次の式にて示される。
Ｖｏｕｔ＝Ｖｉｎ・ｎ・（２ｔｘ／Ｔ）

即ち、出力電圧Ｖｏｕｔを増加させる場合はオンＤｕｔｙ（ｔｘ）を（Ｔ／２―ｔｄ）以下の範囲で大きくし、出力電圧Ｖｏｕｔを低下させる場合はオンＤｕｔｙ（ｔｘ）を小さくすることで制御できる。

上記のように、半導体スイッチング素子Ｓａ、Ｓｄの同時オンと、半導体スイッチング素子Ｓｂ、Ｓｃの同時オンとを交互に繰り返すと、図３、図４に示すように電流は正負の向きが反転して流れる。スナバ回路８は、トランス３の二次側に設けられて、トランス３の漏洩インダクタンスや回路のインダクタンス成分により転流時にトランス３に発生するサージ電圧を抑制し、図２に示すように、トランス二次側には良好な波形の電圧が発生する。なお、スナバ回路８のようなサージ抑制回路のない場合の電圧波形を比較例として併せて図示した。図に示すようにサージ抑制回路のない場合は、サージ電圧はトランス３の二次巻線に電圧が発生する立ち上がり時、即ちトランス３がオンする際に発生している。

スナバ回路８の動作の詳細について以下に説明する。
ＤＣ／ＤＣコンバータが起動すると、コンデンサ１０は、リアクトル５と平滑コンデンサ６により平滑された電圧Ｖｏｕｔで抵抗１１を介して初期充電される。また、コンデンサ１０の電圧がトランス３の二次側電圧よりも低いと、トランス二次巻線３ｂからダイオード９ａ、９ｂを介してコンデンサ１０に電流が流入して充電される。
トランス３の二次側電圧にサージ電圧が発生し、その電圧がコンデンサ１０の電圧を超えると、トランス二次巻線３ｂからダイオード９ａ、９ｂを介してコンデンサ１０にサージ電流が流入し、トランス３の二次側電圧はコンデンサ１０の電圧にクランプされると共に、サージ電流はコンデンサ１０に充電される。なお、実際にはトランス３の二次側電圧は、コンデンサ１０の電圧にダイオード９ａ、９ｂの順方向電圧を加えた電圧となる。

コンデンサ１０は、ＤＣ／ＤＣコンバータが起動すると、出力電圧Ｖｏｕｔ側から抵抗１１を介して初期充電されているため、トランス３がオンする際に過大なサージ電流が流れることはない。
また、サージ電流の充電によりコンデンサ１０の電圧が上昇すると、コンデンサ１０の電力は抵抗１１を介して平滑コンデンサ６（または負荷７）に回生される。

以上のように、この実施の形態では、トランス３の二次側に、ダイオード９ａ、９ｂと、コンデンサ１０と、抵抗１１とから成るスナバ回路８を備えて、サージ電圧が発生すると、トランス二次巻線３ｂからダイオード９ａ、９ｂを介してコンデンサ１０にサージ電流が流入するようにした。このため、トランス３の二次側に発生するサージ電圧はコンデンサ１０の電圧でクランプされて抑制され、整流回路４のダイオード４ａ〜４ｄに過電圧が印加されるのが防止でき整流回路４が保護できる。また、従来のようにスイッチング素子を用いずダイオード９ａ、９ｂを用いているため、スイッチング制御を要することなく容易な回路構成でサージ電圧を抑制し、整流回路４の各素子を保護できる。またダイオード９ａ、９ｂには過大なサージ電流が流れることはなく、小容量な素子を用いることができる。
さらに、コンデンサ１０に蓄電された電力は抵抗１１を介して平滑コンデンサ６（または負荷７）に回生できるため、サージ電圧により発生したサージエネルギを確実に負荷側に回生して有効利用でき、ＤＣ／ＤＣコンバータの電力変換効率を向上させる。また、コンデンサ１０の電圧上昇を防ぐことでサージ電圧の抑制効果を高い状態で持続できる。

実施の形態２．
次に、この発明の実施の形態２について説明する。
図５は、この発明の実施の形態２によるＤＣ／ＤＣコンバータの回路構成を示した図である。この実施の形態では、図５に示すように、スナバ回路８１が、トランス二次巻線３ｂの両端にそれぞれアノードが接続されるダイオード９ａ、９ｂと、コンデンサ１０ａ、１０ｂと抵抗１１ａ、１１ｂを直列接続した２つの直列回路とを備える。２つの直列回路は並列に配置されて、コンデンサ１０ａ、１０ｂと抵抗１１ａ、１１ｂとの接続点に、各ダイオード９ａ、９ｂのカソードが個別に接続される。また、抵抗１１ａ、１１ｂの他端は平滑コンデンサ６または負荷７の正極に接続され、コンデンサ１０ａ、１０ｂ、平滑コンデンサ６および負荷７の負極は互いに接続され、整流回路４のダイオード４ｂ、４ｄのアノードに接続される。スナバ回路８１以外の構成は、上記実施の形態１と同様である。

この実施の形態においても、上記実施の形態１と同様に、スナバ回路８１は、トランス３の二次側に設けられて、トランス３の漏洩インダクタンスや回路のインダクタンス成分により転流時にトランス３に発生するサージ電圧を抑制する。この場合、トランス二次巻線３ｂからダイオード９ａを流れるサージ電流はコンデンサ１０ａに流入してサージ電圧がコンデンサ１０ａの電圧にクランプされ、またダイオード９ｂを流れるサージ電流はコンデンサ１０ｂに流入してサージ電圧がコンデンサ１０ｂの電圧にクランプされる。これにより上記実施の形態１と同様に、スイッチング制御を要することなく容易な回路構成でサージ電圧を抑制でき、整流回路４の各ダイオード４ａ〜４ｄを保護できる。また、各コンデンサ１０ａ、１０ｂに蓄電されたサージエネルギは、抵抗１１ａ、１１ｂを介して確実に負荷側に回生して有効利用できる。

この実施の形態では、トランス３の二次側に発生するサージエネルギを半周期分ずつ２つのコンデンサ１０ａ、１０ｂで分担して蓄電するため、各コンデンサ１０ａ、１０ｂの電圧上昇が抑えられて、サージ抑制能力を向上させることができ、また抵抗１１ａ、１１ｂでの損失を抑えて出力側に電力回生できる。

実施の形態３．
次に、この発明の実施の形態３について説明する。
図６は、この発明の実施の形態３によるＤＣ／ＤＣコンバータの回路構成を示した図である。図６に示すように、スナバ回路８２は、２つのダイオード９ａ、９ｂのカソード同士の接続点を、半導体スイッチング素子であるＭＯＳＦＥＴ１２ａを介して、コンデンサ１０と抵抗１１との接続点に接続する。ＭＯＳＦＥＴ１２ａは、ダイオード１２ｂ（この場合、寄生ダイオード）が逆並列接続され、ドレインがダイオード９ａ、９ｂ側に接続され、ダイオード９ａ、９ｂの順方向電流を遮断する電流遮断手段として機能する。ＭＯＳＦＥＴ１２ａの代わりにＩＧＢＴ等の自己消弧型半導体スイッチング素子を用いても良い。
また、トランス二次側に発生する電圧Ｖａを検出して制御回路２０へ入力し、制御回路２０は、検出された電圧Ｖａに基づいてゲート信号２０ｂを出力しＭＯＳＦＥＴ１２ａを制御する。
その他の構成は、上記実施の形態１と同様である。

この実施の形態では、トランス二次側に発生する電圧Ｖａが所定電圧より低く、サージ電圧が発生してもダイオード４ａ〜４ｄの耐圧に影響がない場合は、ＭＯＳＦＥＴ１２ａをオフしてダイオード９ａ、９ｂを流れる電流を遮断する。サージ電圧が大きい場合はＭＯＳＦＥＴ１２ａをオンしてトランス二次巻線３ｂからダイオード９ａ、９ｂを介してコンデンサ１０にサージ電流が流入し、トランス３の二次側電圧はコンデンサ１０の電圧にクランプされると共に、サージ電流はコンデンサ１０に充電される。これにより、上記実施の形態１と同様の効果が得られると共に、スナバ回路８２を不要に動作させずコンデンサ１０や抵抗１１で生じる損失を低減できる。

なお、トランス二次側に発生する電圧Ｖａを検出してＭＯＳＦＥＴ１２ａを制御するものを示したが、二次巻線３ｂを流れる電流が小さい場合や、直流電源１からの入力電圧Ｖｉｎが低い場合も、サージ電圧が発生してもダイオード４ａ〜４ｄの耐圧に影響がないため、二次巻線３ｂを流れる電流や、入力電圧Ｖｉｎを検出してＭＯＳＦＥＴ１２ａをオフしても良い。なお、入力電圧Ｖｉｎは、単相インバータ２を制御するために検出されたものを用いることができる。

さらに、上記実施の形態では、ＭＯＳＦＥＴ１２ａを２つのダイオード９ａ、９ｂのカソード同士の接続点に接続してダイオード９ａ、９ｂを流れる電流を遮断したが、電流遮断手段はこれ以外の構成であっても良く、ダイオードのアノード側で電流を遮断するものでも良い。

さらにまた、この実施の形態は、上記実施の形態２にも適用でき、その場合、ダイオード１２ｂが逆並列接続されたＭＯＳＦＥＴ１２ａを２個備え、それぞれダイオード９ａ、９ｂと、コンデンサ１０ａ、１０ｂおよび抵抗１１ａ、１１ｂとの間に接続する。

実施の形態４．
次に、この発明の実施の形態４について説明する。
図７は、この発明の実施の形態４によるＤＣ／ＤＣコンバータの回路構成を示した図である。図７に示すように、スナバ回路８３は、上記実施の形態１における抵抗１１の代わりに、ダイオード１３ｂが逆並列接続された半導体スイッチング素子であるＭＯＳＦＥＴ１３ａ、ダイオード１４およびリアクトル１５から成る降圧チョッパ回路１６を備える。ＭＯＳＦＥＴ１３ａのドレインとコンデンサ１０とが接続され、２つのダイオード９ａ、９ｂのカソード同士の接続点に接続される。またリアクトル１５の他端は平滑コンデンサ６または負荷７の正極に接続され、コンデンサ１０、ダイオード１４のアノード、平滑コンデンサ６および負荷７の負極は互いに接続され、整流回路４のダイオード４ｂ、４ｄのアノードに接続される。

また、コンデンサ１０の電圧Ｖｃおよびリアクトル１５を流れる電流値ｉ２を検出して制御回路２０へ入力し、制御回路２０は、検出された電圧Ｖｃ、電流値ｉ２に基づいてゲート信号２０ｃを出力し降圧チョッパ回路１６のＭＯＳＦＥＴ１３ａを制御する。ＭＯＳＦＥＴ１２ａの代わりにＩＧＢＴ等の自己消弧型半導体スイッチング素子を用いても良い。
その他の構成は、上記実施の形態１と同様である。

この実施の形態では、上記実施の形態１と同様に、トランス３の二次側電圧にサージ電圧が発生し、その電圧がコンデンサ１０の電圧を超えると、トランス二次巻線３ｂからダイオード９ａ、９ｂを介してコンデンサ１０にサージ電流が流入し、トランス３の二次側電圧はコンデンサ１０の電圧にクランプされると共に、サージ電流はコンデンサ１０に充電される。

そして、コンデンサ１０の電圧Ｖｃは、降圧チョッパ回路１６により目標電圧Ｖｃ^＊に制御される。降圧チョッパ回路１６の制御について、図８に基づいて以下に説明する。
予め設定された目標電圧Ｖｃ^＊と検出されたコンデンサ１０の電圧Ｖｃとの差分をフィードバック量３１としてＰＩ演算して電流指令値ｉ２^＊を求める。この電流指令値ｉ２^＊と検出されたリアクトル１５の電流値ｉ２との偏差３２をＰＩ演算した信号３３を、判定器３４にて判定し、ＰＷＭ制御器３５にてＭＯＳＦＥＴ１３ａへのゲート信号２０ｃを生成して出力する。
判定器３４は、コンデンサ１０の電圧Ｖｃが出力電圧Ｖｏｕｔより低い場合は、ＭＯＳＦＥＴ１３ａをオフさせ、コンデンサ１０の電圧Ｖｃが出力電圧Ｖｏｕｔ以上の場合にＭＯＳＦＥＴ１３ａをＰＷＭ制御して降圧動作するように判定する。

この実施の形態では、上記実施の形態１と同様に、トランス３の二次側に発生するサージ電圧はコンデンサ１０の電圧でクランプされて抑制され、整流回路４のダイオード４ａ〜４ｄに過電圧が印加されるのが防止でき整流回路４が保護できる。また、従来のようにスイッチング素子を用いずダイオード９ａ、９ｂを用いているため、スイッチング制御を要することなく容易な回路構成でサージ電圧を抑制し、整流回路４の各素子を保護できる。またダイオード９ａ、９ｂには過大なサージ電流が流れることはなく、小容量な素子を用いることができる。
さらに、コンデンサ１０の電力は降圧チョッパ回路１６を介して平滑コンデンサ６（または負荷７）に回生できるため、サージ電圧により発生したサージエネルギを確実に負荷側に回生して有効利用できる。この場合、抵抗１１を用いた場合よりも損失が低減してサージエネルギの有効利用が促進でき、ＤＣ／ＤＣコンバータの電力変換効率の向上が図れる。また、コンデンサ１０の電圧Ｖｃを降圧チョッパ回路１６により制御するため、コンデンサ１０の電圧上昇がより抑制でき、サージ電圧の抑制効果を高めることができる。

実施の形態５．
次に、この発明の実施の形態５について説明する。
図９は、この発明の実施の形態５によるＤＣ／ＤＣコンバータの回路構成を示した図である。図９に示すように、直流電源１の直流電圧Ｖｉｎを交流電圧に変換するインバータとして、ゼロ電圧スイッチング回路である単相インバータ２ａを用いる。
この単相インバータ２ａは、各半導体スイッチング素子Ｓａ〜Ｓｄのスイッチング時の素子の両端電圧がほぼ零電圧にできるゼロ電圧スイッチング回路であり、各半導体スイッチング素子Ｓａ〜Ｓｄにはそれぞれ並列にコンデンサ１８ａ〜１８ｄが接続される。また、半導体スイッチング素子Ｓａ〜Ｓｄとトランス３との間の交流出力線には共振リアクトル１９が接続される。
また、制御回路２０は、単相インバータ２ａ内の半導体スイッチング素子Ｓａ〜Ｓｄへのゲート信号２０ａを、各半導体スイッチング素子Ｓａ〜Ｓｄがゼロ電圧スイッチングとなるように生成して出力する。その他の構成は、上記実施の形態１と同様である。

上述したように、トランス３の漏洩インダクタンスや回路のインダクタンス成分により転流時にトランス３にサージ電圧が発生するものであり、単相インバータ２ａでは、トランス一次側にコンデンサ１８ａ〜１８ｄおよび共振リアクトル１９を備え、サージ電圧が大きくなる。この場合、上記実施の形態１で示したスナバ回路８を備えたため、スイッチング制御を要することなく容易な回路構成でサージ電圧を抑制し、整流回路４の各素子を保護できると共に、サージエネルギを確実に負荷側に回生して有効利用できる。このように、スイッチング損失を殆ど０にしたゼロ電圧スイッチング回路に、スナバ回路８を用いることにより、より電力変換効率を高め、信頼性も向上できる。
なお、この場合、上記実施の形態１のスナバ回路８を用いたものを示したが、上記実施の形態２〜４のスナバ回路８１〜８３も同様に適用でき、同様の効果が得られる。

なお、この発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims

複数の半導体スイッチング素子を有して直流電力を交流電力に変換するインバータと、該インバータの交流出力に一次側が接続されたトランスと、複数の半導体素子を有し該トランスの二次側に接続された整流回路とを備えて、入力された直流電力をＤＣ／ＤＣ変換して負荷に出力するＤＣ／ＤＣコンバータにおいて、
一端が上記負荷の正極に接続された抵抗と一端が上記負荷の負極に接続されたコンデンサとを直列接続した直列回路、および上記トランスの二次巻線両端にそれぞれアノードが接続され、カソードが上記抵抗と上記コンデンサとの接続点に接続された２つのダイオードを有するスナバ回路を備え、
上記スナバ回路は、上記トランスの二次側に発生するサージ電圧を抑制すると共に、上記コンデンサの電力を上記抵抗を介して上記負荷に回生するＤＣ／ＤＣコンバータ。
上記２つのダイオードのカソードが互いに接続されて、その接続点が上記抵抗と上記コンデンサとの接続点に接続された請求項１に記載のＤＣ／ＤＣコンバータ。
２つの上記直列回路を並列に備えて、該各直列回路が上記各ダイオードのカソードに個別に接続された請求項１に記載のＤＣ／ＤＣコンバータ。
上記インバータの入力電圧、上記トランスの電圧または電流のいずれか１つの値を検出する手段と、上記スナバ回路の上記各ダイオードの順方向電流を遮断する電流遮断手段とを備え、上記検出された値に基づいて上記各ダイオードの順方向電流を遮断する請求項１から請求項３のいずれか１項に記載のＤＣ／ＤＣコンバータ。
ダイオードが逆並列接続された半導体スイッチング素子を、上記各ダイオードのカソードと上記直列回路の上記接続点との間に接続して上記電流遮断手段を構成する請求項４に記載のＤＣ／ＤＣコンバータ。
上記インバータは、上記各半導体スイッチング素子にそれぞれ並列接続されたコンデンサと、交流出力線に接続されたリアクトルとを備え、上記各半導体スイッチング素子は零電圧スイッチングにて動作する請求項１から請求項５のいずれか１項に記載のＤＣ／ＤＣコンバータ。
複数の半導体スイッチング素子を有して直流電力を交流電力に変換するインバータと、該インバータの交流出力に一次側が接続されたトランスと、複数の半導体素子を有し該トランスの二次側に接続された整流回路とを備えて、入力された直流電力をＤＣ／ＤＣ変換して負荷に出力するＤＣ／ＤＣコンバータにおいて、
上記トランスの二次巻線両端にそれぞれアノードが接続され、カソードが互いに接続された２つのダイオードと、
該２つのダイオードの互いの接続点と上記負荷の負極との間に接続されたコンデンサと、
ダイオードが逆並列接続された半導体スイッチング素子、ダイオードおよびリアクトルから成り上記コンデンサと上記負荷との間に接続された降圧チョッパ回路と、
を有するスナバ回路を備え、
上記スナバ回路は、上記トランスの二次側に発生するサージ電圧を抑制すると共に、上記コンデンサの電力を上記降圧チョッパ回路を介して上記負荷に回生するＤＣ／ＤＣコンバータ。
上記コンデンサの電圧を検出する手段を有し、該コンデンサの電圧が所定の電圧になるように上記降圧チョッパ回路が動作する請求項７に記載のＤＣ／ＤＣコンバータ。
上記インバータは、上記各半導体スイッチング素子にそれぞれ並列接続されたコンデンサと、交流出力線に接続されたリアクトルとを備え、上記各半導体スイッチング素子は零電圧スイッチングにて動作する請求項７または請求項８に記載のＤＣ／ＤＣコンバータ。