JP6948938B2

JP6948938B2 - 直流変換器

Info

Publication number: JP6948938B2
Application number: JP2017245651A
Authority: JP
Inventors: 勇喜植松; 嗣大宅野; 拓志地道; 勇治大野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2017-12-22
Filing date: 2017-12-22
Publication date: 2021-10-13
Anticipated expiration: 2037-12-22
Also published as: JP2019115130A

Description

この発明は、半導体スイッチを用い、直流電力を直流電力に変換する直流変換器に関するものである。

直流電力を直流電力に変換する電力変換装置は従来から種々提案されている。半導体スイッチを用いて単相フルブリッジ変換器を構成し、その単相フルブリッジ変換器は直流電力を交流電力に変換する、あるいは交流電力を直流電力に変換する変換器である。その単相フルブリッジ変換器を２台使用し、各々の交流端子を変圧器を介して接続することで、１次側と２次側を絶縁したＤＣ／ＤＣ変換が可能な電力変換装置を実現している。
また、単相フルブリッジの代わりに三相ブリッジの変換器を２台使用し、各々の交流端子を三相変圧器を介して接続するＤＣ／ＤＣ変換回路もある（例えば、特許文献１、非特許文献１参照）。

米国特許５０２７２６４号公報

Ｒ．Ｗ. Ａ. Ａ. ＤｅＤｏｎｃｋｅｒ，Ｄ．Ｍ. Ｄｉｖａｎ，ａｎｄＭ．Ｈ. Ｋｈｅｒａｌｕｗａｌａ，"ＡＴｈｒｅｅ−ＰｈａｓｅＳｏｆｔ−ＳｗｉｔｃｈｅｄＨｉｇｈ−Ｐｏｗｅｒ−Ｄｅｎｓｉｔｙｄｃ／ｄｃＣｏｎｖｅｒｔｅｒｆｏｒＨｉｇｈ−ＰｏｗｅｒＡｐｐｌｉｃａｔｉｏｎｓ，" ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＩｎｄｕｓｔｒｙＡｐｐｌｉｃａｔｉｏｎｓ，ｖｏｌ．２７，ｎｏ．１，Ｊａｎｕａｒｙ／Ｆｅｂｒｕａｒｙ，１９９１．

このような直流変換器において、変換器に接続される電源や負荷の電圧変動範囲が大きい場合、回路設計に用いた最適な運転条件からこれらの電圧が離れてしまうと、フルブリッジ回路を接続しているトランス部分に流れる電流が増加するという問題が生じる。その結果、半導体スイッチに流れる電流値も増加し、半導体スイッチに用いる半導体素子として電流定格の大きなものを選定する必要が生じ、半導体スイッチのサイズが大型化することや、半導体スイッチの損失が増加するため、冷却機構が大型化することや、トランスの電流定格を増加させるためにトランスが大型化するなどの問題があった。

この発明は、上記のような問題点を解決するためになされたものであり、直流変換器に接続される電源や負荷の電圧変動範囲が広い場合でも電流増加を抑制することを目的にしている。

この発明に係る直流変換器は、１次側コンデンサと、２つ以上の半導体スイッチの直列接続で構成される複数個のスイッチングレグが、前記１次側コンデンサに並列に接続された構成の１次側スイッチング回路と、２次側コンデンサと、２つ以上の半導体スイッチの直列接続で構成される複数個のスイッチングレグが、前記２次側コンデンサに並列に接続された構成の２次側スイッチング回路と、前記１次側スイッチング回路の前記スイッチングレグの半導体スイッチの接続点と、前記２次側スイッチング回路の前記スイッチングレグの半導体スイッチの接続点を接続する少なくとも１つのインダクタンス要素からなる交流回路要素とを備えた直流変換器であって、前記１次側スイッチング回路および、前記２次側スイッチング回路の少なくともいずれか一方の回路状態を測定する回路状態測定手段と、予め回路状態範囲が記憶された記憶部および、変換器制御を行う制御部とを有し、前記回路状態は、前記交流回路要素における電流であり、前記回路状態を測定する前記回路状態測定手段としては、前記交流回路要素における電流を測定する交流リンク電流測定器であり、あるいは、前記回路状態は、前記１次側コンデンサの電圧と前記２次側コンデンサの電圧との差であり、前記回路状態を測定する前記回路状態測定手段としては、前記１次側コンデンサと前記２次側コンデンサとにおける電圧を測定するコンデンサ電圧測定器であり、前記回路状態が、前記記憶部に記憶された前記回路状態範囲を逸脱した場合は、前記制御部が前記半導体スイッチに与えるゲート信号の変調方式を変更することを特徴としたものである。

この発明によれば、回路状態測定手段で測定された回路状態の測定値が、記憶部に記憶された回路状態の許容範囲内にあるか否かで、半導体スイッチに与えるゲート信号の変調方式を切り替えることにより、交流リンク電流を的確に抑制することができる、という効果を奏するものである。

本発明の実施の形態１による直流変換器の概略構成を示す回路図である。本発明の実施の形態１によるインダクタンス要素の回路図である。本発明の実施の形態１によるインダクタンス要素の回路図である。本発明の実施の形態１による直流変換器の電流電圧波形を示す線図である。本発明の実施の形態１による直流変換器の電流電圧波形を示す線図である。本発明の実施の形態１による直流変換器の電流電圧波形を示す線図である。本発明の実施の形態１による直流変換器の回路図である。本発明の実施の形態２による直流変換器の回路図である。本発明の実施の形態４による半導体スイッチの回路図である。

実施の形態１．
図１は、本発明の実施の形態１による直流変換器の概略構成を示す回路図である。半導体スイッチ１１１および半導体スイッチ１１２の直列接続でスイッチングレグ１１が構成されている。同様に、半導体スイッチ１２１および半導体スイッチ１２２の直列接続でスイッチングレグ１２が構成されている。１次側コンデンサ１５、スイッチングレグ１１、およびスイッチングレグ１２がそれぞれ並列に接続され、１次側スイッチング回路１を構成する。

２次側も同様に、半導体スイッチ２１１および半導体スイッチ２１２の直列接続でスイッチングレグ２１が構成されている。同様に、半導体スイッチ２２１および半導体スイッチ２２２の直列接続でスイッチングレグ２２が構成されている。２次側コンデンサ２５、スイッチングレグ２１、およびスイッチングレグ２２がそれぞれ並列に接続され、２次側スイッチング回路２を構成する。図１ではＩＧＢＴの記号によって半導体スイッチを表現しているが、半導体素子としてＩＧＢＴに限定しているわけではない。半導体スイッチは、バイポーラトランジスタ、ＭＯＳＦＥＴ、ＪＦＥＴなど他の種類の素子であってもよい。
さらに、１次側スイッチング回路１内および２次側スイッチング回路２内には、回路状態測定手段３が取り付けられる。なお、回路状態測定手段３は、１次側スイッチング回路１、２次側スイッチング回路２のどちらか一方にのみ取り付けられていてもよい。ここで、回路状態とは、回路内の各部の電圧、電流、電力の大きさ、位相を指す。

１次側のスイッチングレグ１１と２次側のスイッチングレグ２１、および１次側のスイッチングレグ１２と２次側のスイッチングレグ２２は、インダクタンス要素５を介して半導体スイッチの接続点どうしがそれぞれ接続され、結果的に１次側スイッチング回路１と２次側スイッチング回路２がインダクタンス要素５によって接続された構成となる。ここで、インダクタンス要素５は、トランスもしくは、リアクトルとトランスを組み合わせたものである。

図２にインダクタンス要素５がトランス５ａの場合、図３にインダクタンス要素５がリアクトル５ｂとトランス５ｃを組み合わせたものの場合の回路例を示す。図３では、トランス５ｃの全ての端子にリアクトル５ｂが接続されているが、必ずしも全ての端子にリアクトルを接続する必要はない。必要な大きさのリアクトル５ｂを１か所にまとめてトランス５ｃと接続しても、複数個所に分割しても集中定数回路と見た場合、インダクタンス要素の部分は同じ回路定数となるので、以下に説明する本発明における回路動作は同様である。この、１次側スイッチング回路１と２次側スイッチング回路２を接続する部分における交流回路要素を以下、交流リンクＡＣＬと呼ぶ。以上に述べた回路構成は、いわゆるＤＡＢ（ＤｕａｌＡｃｔｉｖｅＢｒｉｄｇｅ）と呼ばれるトポロジーである。

また、本回路は、１次側スイッチング回路１および２次側スイッチング回路２の半導体スイッチへ与えるゲート信号を演算、生成し、直流変換器の動作を制御する制御部６を備える。
本発明では、さらに、予め数値を記憶させることができる記憶部７を備えている。記憶部７は制御部６と情報の授受ができるように接続されている。図１では、記憶部７は制御部６の外部に設けられているように描かれているが、制御部６と記憶部７の接続関係を説明するためのものであり、実際には、記憶部７は、ＲＯＭやＲＡＭのように基板上に実装される形で、制御部６に内蔵されていても構わないし、フラッシュメモリや、ＳＤカードのような記憶媒体の形で制御部６に外部から接続されていても構わない。

ＤＡＢ形式の回路の制御手法は、一般的に、固定パルスを用いた位相シフト方式が用いられる。つまり、１次側スイッチング回路１の半導体スイッチと、２次側スイッチング回路２の半導体スイッチに、同一周波数、固定パルス幅のパルスを入力する。パルス幅はデューティ比５０％となるように選ばれることが多いが、１周期毎にみた場合、デッドタイムなどの影響で必ずしもデューティ比が５０％丁度になるとは限らない。同一スイッチング回路内のレグどうしは、単相ブリッジの場合はπの位相差を与える。１次側スイッチング回路１へ与えるゲート信号と２次側スイッチング回路２へ与えるゲート信号に位相差を付加することで、１次側スイッチング回路１と２次側スイッチング回路２の間で変換される電力の大きさおよび、潮流の方向が制御できる。

以下の説明は、インダクタンス要素５が、巻数比１：１のトランスを含む場合に基づく。しかしながら、インダクタンス要素５に巻数比１：１以外のトランスが含まれる場合は、１次側もしくは２次側へ変換した等価回路で考えればよく、１次側スイッチング回路出力電圧Ｖ₁ 、２次側スイッチング回路出力電圧Ｖ₂ 、交流リンク電流ｉ_ac を変換後の電圧、電流と読み替えれば成立する。
位相差φ、１次側スイッチング回路１の出力電圧Ｖ₁ 、２次側スイッチング回路２の出力電圧Ｖ₂ 、１次側スイッチング回路１および２次側スイッチング回路２のスイッチング角周波数ω、インダクタンス要素５のインダクタンスＬとしたとき、式（１）に示す関係式が成立する。

図４は、１次側スイッチング回路１の出力電圧Ｖ₁ が２次側スイッチング回路２の出力電圧Ｖ₂ 以上の条件において、位相差φが与えられた単相ブリッジの場合のゲート信号波形および、１次側スイッチング回路１の出力電圧Ｖ₁ 、２次側スイッチング回路２の出力電圧Ｖ₂ 、交流リンクの電流ｉ_ac の概略波形である。ゲート信号波形の縦軸に記された数字は、それぞれゲート信号が入力される半導体スイッチの番号を示す。また、Ｖ_in1は１次側コンデンサ１５の電圧、Ｖ_in2 は２次側コンデンサ２５の電圧を示している。
交流リンク電流ｉ_acは、式（２）で表される。式中のθは位相を示す。

なお、交流リンク電流ｉ_ac の電流波形は半周期ごとに対称なので、半周期分のみを式で表している。式（２）からわかるように、インダクタンス要素５のインダクタンスの大きさによって、交流リンク電流ｉ_ac の大きさが変化する。位相差φが同じ場合、インダクタンスが大きい方が交流リンク電流ｉ_ac が小さくなることがわかる。しかしながら、インダクタンスを大きくしすぎると、回路動作が不能になる領域に入ってしまう場合があり、回路の動作条件ごとに、最適となるインダクタンス値が存在する。したがって、ある動作条件で最適インダクタンス値を設定しても、動作条件が変化すると、最適条件を外れてしまい、電流が増加してしまうことや、回路動作できなくなる可能性がある。

例えば、図４に示す動作の場合、電流が最大となる点は、θ＝πである。このときの電流値は、式（３）となる。

式（３）からわかるように、ある固定のインダクタンス値に対して、１次側スイッチング回路１の出力電圧、２次側スイッチング回路２の出力電圧が変動した場合、１次側スイッチング回路１の出力電圧が２次側スイッチング回路２の出力電圧と等しいときに、電流が最小になる。

また、図５は、１次側スイッチング回路１の出力電圧が２次側スイッチング回路２の出力電圧以下の条件において、位相差φが与えられた単相ブリッジ回路のゲート信号波形および、１次側スイッチング回路１の出力電圧Ｖ₁ 、２次側スイッチング回路２の出力電圧Ｖ₂、交流リンク電流ｉ_acの概略波形である。この場合、電流が最大となる点は、θ＝φである。このときの電流値は、式（４）となる。

式（４）からわかるように、ある固定のインダクタンス値に対して、１次側スイッチング回路１の出力電圧、２次側スイッチング回路２の出力電圧が変動した場合、１次側スイッチング回路１の出力電圧が２次側スイッチング回路２の出力電圧と等しいときに電流が最小になる。

つまり、１次側スイッチング回路１の出力電圧Ｖ₁と、２次側スイッチング回路２の出力電圧Ｖ₂ がお互い離れる方向に電圧変動した場合、交流リンク電流ｉ_ac が増大する。直流変換器の実応用上、１次側スイッチング回路１や、２次側スイッチング回路２に接続される負荷や電源の電圧が変動することは容易に考え得るため、電圧変動の最悪条件を考慮して回路設計する必要がある。そのため、交流リンク電流ｉ_ac が増加する動作条件において設計することになってしまい、交流リンクに存在するインダクタンス要素や、交流リンクに流れる電流をオン・オフする半導体スイッチに流れる電流も増加することになり、それぞれ、大きな電流定格の素子を使わざるを得なくなる。

一方、ＤＡＢ形式の回路の制御方式が、固定パルスの位相シフト方式ではない場合、スイッチング回路の出力電圧波形や、交流リンクの電流波形が変化するため、スイッチング回路の出力電圧が変動した場合の電流増加を低減できる可能性がある。そこで、交流リンクの電流ピーク値を低減するために、固定していたパルス幅を可変し、位相シフト制御に用いるパルスをＰＷＭ（パルス幅変調）方式にすることを考える。本発明において、以下、ＰＷＭ方式は、位相シフト制御のパルス幅を変調することを指す。

図６は、パルス幅をτと表した場合の、ＰＷＭ方式のゲート信号波形、１次側スイッチング回路１の出力電圧Ｖ₁ 、２次側スイッチング回路２の出力電圧Ｖ₂ 、交流リンクの電流波形i_ac である。なお、図６は、φ＜τ＜πかつ、Ｖ₁ ＞Ｖ₂ の場合の例である。この場合、電流値は位相がτのときに最大値をとり、このときの最大電流は式（５）で表される。

式（５）のように、最大電流値はτとφの関数になる。式（３）と比較すると、右辺第一項のπがτに変化しているので、同じ位相差φの場合、τ＜πになるように調整することで、ピーク電流を削減することができる。なお、図６および式（５）は交流リンク電流の周期に対して、半導体スイッチのスイッチングパルス数が１の場合を示しているが、スイッチングパルスが２以上の多パルスであってもよい。

交流リンク電流ｉ_ac の許容変動範囲は、スイッチング素子およびインダクタンス要素等の電流定格や許容損失などにより予め決められるので、記憶部７に予め交流リンク電流ｉ_ac の許容範囲を記憶させておく。
図７に示すように、交流リンクＡＣＬに、電流センサやＣＴ、シャント抵抗などの交流リンク電流測定器３１を設け、制御部６は実測した交流リンク電流ｉ_ac が記憶部７に記憶された許容範囲内にあるかを照らし合わせ、範囲内にあれば、固定パルスの位相シフト方式とし、範囲外にあればＰＷＭ方式によりパルス幅を変化させれば良い。
交流リンクＡＣＬの過電流保護のために、交流リンク電流ｉ_ac を測定することがあるので、そのような場合は新たにセンサを追加することなく交流リンク電流ｉ_ac の測定値が得られる。

以上のように、記憶部７に予め回路状態の許容変動範囲を記憶し、この許容範囲を逸脱した際に、半導体スイッチに与えるゲート信号の変調方式を切り替えることで交流リンク電流ｉ_ac を抑制することができる。

（１）本発明に係る実施の形態１における直流変換器は、図１から図６に示されている通り、次の構成が適用されている。
１次側コンデンサ１５と、２つ以上の半導体スイッチ１１１，１１２，１２１，１２２の直列接続で構成される複数個のスイッチングレグ１１，１２が、前記１次側コンデンサ１５に並列に接続された構成の１次側スイッチング回路１と、２次側コンデンサ２５と、２つ以上の半導体スイッチ２１１，２１２，２２１，２２２の直列接続で構成される複数個のスイッチングレグ２１，２２が、前記２次側コンデンサ２５に並列に接続された構成の２次側スイッチング回路２と、前記１次側スイッチング回路１の前記スイッチングレグ１１，１２の半導体スイッチの接続点と、前記２次側スイッチング回路２の前記スイッチングレグ２１，２２の半導体スイッチの接続点を接続する、トランス５ａで構成され、もしくは、リアクトル５ｂとトランス５ｃを組み合わせて構成される、少なくとも１つのインダクタンス要素５からなる交流回路要素としての交流リンクＡＣＬとを備えた直流変換器であって、
前記１次側スイッチング回路１および前記２次側スイッチング回路２の少なくともいずれか一方の回路状態を測定する回路状態測定手段３と、予め回路状態範囲が記憶された記憶部７および変換器制御を行う制御部６とを有し、
前記回路状態測定手段３で測定された回路状態が、前記記憶部７に記憶された前記回路状態範囲を逸脱した場合は、前記制御部６が前記半導体スイッチ１１１〜１２２，２１１〜２２２に与えるゲート信号の変調方式を変更する。
前記回路状態が前記回路状態範囲内にあれば、固定パルスの位相シフト方式とし、範囲を逸脱した場合は、ＰＷＭ方式によりパルス幅を変更する制御を行うものである。

この構成により、前記回路状態測定手段３で測定された回路状態の測定値が、記憶部７に記憶された回路状態の許容範囲内にあるか否かで、半導体スイッチに与えるゲート信号の変調方式を切り替えることで、前記交流回路要素としての交流リンクＡＣＬにおける交流リンク電流ｉ_ac を抑制することができる、という効果を奏する。

（２）本発明に係る実施の形態１における直流変換器は、前記(１)項の構成において、図７に示されている通り、次の構成が適用されている。
前記回路状態測定手段３は、前記交流回路要素としての交流リンクＡＣＬにおける交流リンク電流ｉ_ac からなる交流回路電流を測定する交流リンク電流測定器３１であり、前記回路状態は前記交流リンクＡＣＬにおける電流ｉ_acである。
この構成により、交流リンク電流ｉ_ac からなる交流回路電流を実測して、変調方式を切り換える判別制御を的確に行うことができる。
（３）本発明に係る実施の形態１における直流変換器は、前記(１)項または前記(２)項の構成において、図１から図７までに示されている通り、次の構成が適用されている。
前記回路状態測定手段３で測定された回路状態が、前記記憶部７に記憶された前記回路状態範囲内の場合には、前記制御部６は１次側半導体スイッチ１１１，１１２，１２１，１２２のゲート信号へのパルスと、２次側半導体スイッチ２１１，２１２，２２１，２２２のゲート信号へのパルスの間に位相差を付加した固定パルス幅のゲート信号を与える第１の変調方式としての位相シフト方式とし、前記回路状態範囲を逸脱した場合は、前記１次側半導体スイッチ１１１，１１２，１２１，１２２のゲート信号へのパルスと、前記２次側半導体スイッチ２１１，２１２，２２１，２２２のゲート信号へのパルスの間に位相差を付加したパルス幅を変化させたゲート信号を与える第２の変調方式としてのＰＷＭ方式とすることを特徴とする。
この構成により、前記交流回路要素としての交流リンクＡＣＬにおける交流リンク電流ｉ_ac からなる交流回路電流を抑制するための制御を的確に行うことができる。
（４）本発明に係る実施の形態１における直流変換器は、前記(３)項の構成において、次の構成が適用されている。
前記位相シフト方式および前記ＰＷＭ方式におけるゲート信号の少なくともいずれか一方のパルス数が前記交流回路要素としての交流リンクＡＣＬにおける交流リンク電流ｉ_ac の電流周期に対して２以上であることを特徴とする。
この構成により、交流回路要素としての交流リンクＡＣＬにおける交流リンク電流ｉ_ac からなる交流回路電流を抑制するための制御をより的確に行うことができる。

実施の形態２．
また、回路状態測定手段として、電圧センサなどの、コンデンサ電圧測定器３２を用いることも可能である。図８は、回路測定手段として、コンデンサ電圧測定器３２を用いた場合の直流変換器の概略構成を示す回路図である。式（３）、式（４）、式（５）を見ると、交流リンク電流の最大値は、位相差φや、パルス幅τとともに、１次側スイッチング回路１の出力電圧Ｖ₁ および、２次側スイッチング回路２の出力電圧Ｖ₂ の関数であることがわかる。また、上記の式より、１次側スイッチング回路１の出力電圧Ｖ₁ と２次側スイッチング回路２の出力電圧Ｖ₂ の差が小さいほど、交流リンク電流ｉac のピークが減少することがわかる。

図４、図５、図６に示すように、ＤＡＢ形式の回路では、スイッチング回路の出力電圧は、スイッチング回路のコンデンサ電圧を半導体スイッチによって交互に極性を反転させた方形波状の電圧となる。このコンデンサ電圧は、直流変換器の外部に接続される電源電圧や負荷電圧と同様に変動するため、１次側スイッチング回路１の出力電圧Ｖ₁ および２次側スイッチング回路２の出力電圧Ｖ₂ も同様に変動する。
位相差φやパルス幅τは、制御部６にて演算により生成される値なので、それ以外の、１次側スイッチング回路１の出力電圧Ｖ₁および２次側スイッチング回路２の出力電圧Ｖ₂ が検出できれば、電流ピーク値が予測できる。

そのため、通常は、固定パルスの位相シフト方式で制御を行い、１次側および２次側スイッチング回路１，２の出力電圧の実測値を用いる。一方、式（３）や式（４）で予測されたピーク値が、交流リンク電流ｉac の許容値を超過しそうであれば、変調方式をＰＷＭに切り替えて、電流ピーク値を抑制することができる。
しかしながら、逐一この演算を行うと、制御部６の計算リソースを消費してしまうこととなる。回路の動作範囲は予め定められているため、予め電流ピーク値が交流リンク電流ｉac の許容値を満たす、１次側スイッチング回路１の出力電圧変動範囲と２次側スイッチング回路２の出力電圧変動範囲がわかる。したがって、これらの電圧変動範囲を記憶しておいて、制御部６は実測したスイッチング回路１，２の出力電圧がこの範囲内にあるか否かを照らし合わせ、範囲内にあれば、固定パルスの位相シフト方式を、範囲外にあればＰＷＭ方式をとるようにする。

また、式（３）、式（４）、式（５）から、右辺第一項の１次側スイッチング回路１の出力電圧Ｖ₁ と２次側スイッチング回路２の出力電圧Ｖ₂ の差が広がると、交流リンク電流ｉac のピーク値が増加することがわかる。したがって、変調方式の切り替えを、１次側スイッチング回路１の出力電圧と２次側スイッチング回路２の出力電圧の差を基準に行ってもよい。すなわち、記憶部７には、１次側スイッチング回路１の出力電圧Ｖ₁ と２次側スイッチング回路２の出力電圧Ｖ₂ の差の許容範囲を記憶しておき、コンデンサ電圧測定器３２によって測定された１次側コンデンサ電圧Ｖ₁ と２次側コンデンサ電圧Ｖ₂ の差を照らし合わせ、許容範囲内にあれば、固定パルスの位相シフト方式を、範囲外にあれば、ＰＷＭ方式をとるようにしても良い。

変調方式の切り替えに当たり、τの選び方の例を示す。式（３）と式（５）を比較すると、前述のとおり、右辺第一項のπがτに置き換わった式になっている。いま、Ｖ₁ の定格電圧をＶ_1ｒａｔ、Ｖ₂ の定格電圧をＶ_2ｒａｔと表し、Ｖ_1ｒａｔ＝Ｖ_2ｒａｔ＝Ｖ_ｒａｔとする。これは、定格運転時に電流ピーク値が最小になる条件であり、一般的な設計である。また、Ｖ₁ とＶ₂ の変動範囲をいずれも定格電圧±ｒ％とする。交流リンク電流ｉac の最大ピーク値は、固定パルスの場合は、式（３）より以下の式（６）で与えられる。

一方、ＰＷＭ方式の場合、交流リンク電流ｉac の最大ピーク値は式（５）より、以下の式（７）で与えられる。

ここで、式（６）のｉ_ac（π）が交流リンク電流ｉac の許容最大値ｉ_acMAXをｓ％超過していたとする。式（６）と式（７）は右辺第二項が同一であるので、式（７）の右辺第一項で超過分を削減しなければならない。したがって、式（６）と式（７）の差分がｉ_acMAX*ｓ/100 を下回るようなτを得ればよい。すなわち、τを以下の式（８）に従う値にすれば良い。

前述したように、１次側スイッチング回路１の出力電圧Ｖ₁および２次側スイッチング回路２の出力電圧Ｖ₂は、コンデンサ電圧に等しいため、コンデンサ電圧を測定すればよい。コンデンサ電圧は、通常変換器の制御のために測定しているため、新たにセンサを追加せずに測定することが可能である。
このように、１次側コンデンサ１５のコンデンサ電圧および２次側コンデンサ２５のコンデンサ電圧を測定し、これらの測定電圧もしくは測定電圧の差が記憶部７に記憶された許容変動範囲を逸脱した際に、半導体スイッチに与えるゲート信号の変調方式を切り替えることで、交流リンク電流を抑制することができる。

（１）本発明に係る実施の形態２における直流変換器は、前記実施の形態１における構成において、図８に示されている通り、次の構成が適用されている。
前記回路状態測定手段３は前記１次側コンデンサ１５と前記２次側コンデンサ２５とにおける電圧を測定するコンデンサ電圧測定器３２であり、前記回路状態は前記１次側コンデンサ１５と前記２次側コンデンサ２５とにおけるコンデンサ電圧であることを特徴とする。
この構成により、１次側コンデンサ１５におけるコンデンサ電圧と２次側コンデンサ２５におけるコンデンサ電圧によって、前記交流回路要素としての交流リンクＡＣＬの電流ｉac を推定し、変調方式を切り替える判別制御を的確に行うことができる。

（２）本発明に係る実施の形態２における直流変換器は、前記（１）項の構成において、図８に示されている通り、次の構成が適用されている。
前記回路状態測定手段３は前記１次側コンデンサ１５と前記２次側コンデンサ２５とにおける電圧を測定するコンデンサ電圧測定器であり、前記回路状態は前記１次側コンデンサ１５のコンデンサ電圧と前記２次側コンデンサ２５のコンデンサ電圧との差であることを特徴とする。
この構成により、１次側コンデンサ１５におけるコンデンサ電圧と２次側コンデンサ２５におけるコンデンサ電圧との差によって、前記交流回路要素としての交流リンクＡＣＬの電流ｉ_ac を推定し、変調方式を切り替える判別制御を的確に行うことができる。

実施の形態３．
また、交流リンク電流ｉ_ac を抑制するために、実施の形態１、実施の形態２で説明した半導体スイッチに与えるゲート信号の変調方式を切り替える以外に、回路状態測定手段３で測定された回路状態が許容範囲を逸脱した際に、電流制御を行ってもよい。例えば、回路状態が記憶部７に記憶された許容範囲を逸脱した場合、交流リンク電流ｉ_ac の許容範囲を上限とする、交流リンク電流指令値を生成して、この指令値に交流リンク電流値を追従させる電流制御ループを、回路状態が許容範囲内である場合に行っている制御に付加することで、交流リンク電流の抑制が行える。

本発明に係る実施の形態３における直流変換器は、前記実施の形態１または実施の形態２における構成において、次の構成が適用されている。
半導体スイッチに与えるゲート信号の変調方式を切り替える制御を補足するため、前記回路状態測定手段３で測定された前記回路状態が前記記憶部７に記憶された許容範囲を逸脱し前記変調方式を変更した際に、前記交流回路要素としての交流リンクＡＣＬにおける電流値の制御を行う制御部６を備えたことを特徴とする。
前記回路状態測定手段３で測定された回路状態が前記記憶部７に記憶された許容範囲を逸脱した場合、前記交流回路要素としての交流リンクＡＣＬにおける交流リンク電流ｉ_ac からなる交流回路電流の許容範囲を上限とする交流リンク電流指令値からなる交流回路電流指令値を生成して、この指令値に交流リンク電流値ｉ_ac からなる交流回路電流値を追従させる電流制御ループを、前記回路状態が許容範囲内にある場合に行っている制御に付加するようにした制御部６を備えたものである。
この構成により、前記交流回路要素としての交流リンクＡＣＬにおける交流リンク電流ｉ_ac からなる交流回路電流を抑制するための制御を更に的確に行うことができる。

実施の形態４．
また、１次側スイッチング回路１および２次側スイッチング回路２の、半導体スイッチ１１１〜１２２，２１１〜２２２をそれぞれ、複数個の半導体素子の並列接続で構成しても良い。図９は、半導体素子２並列で半導体スイッチを構成した例を示す回路図である。この構成にした場合、半導体スイッチ１１１〜１２２，２１１〜２２２でオン・オフできる電流容量が増加するため、直流変換器の定格電流を増加させることができる。また、同一の入力電圧および出力電圧に対して、直流変換器の定格電力を増加させることができる。

本発明に係る実施の形態４における直流変換器は、前記実施の形態１から実施の形態３の何れかにおける構成において、図９に示す通り、次の構成が適用されている。
前記半導体スイッチ１１１〜１２２，２１１〜２２２における各半導体スイッチは、２つ以上の半導体素子の並列接続でそれぞれ構成されることを特徴とする。
この構成により、半導体スイッチとして半導体素子の並列接続を適用することで直流変換器の定格電流値を上げ、定格電力を増加することができる。

なお、本発明は、その発明の範囲内において、実施の形態を自由に組合せたり、各実施の形態を適宜、変形、省略することが可能である。

１１次側スイッチング回路、２２次側スイッチング回路、３回路状態測定手段、５インダクタンス要素、６制御部、７記憶部、１１、１２スイッチングレグ、
１５１次側コンデンサ、２１、２２スイッチングレグ、２５２次側コンデンサ、
３１交流リンク電流測定器、３２コンデンサ電圧測定器、１１１、１１２、１２１、１２２、２１１、２１２、２２１、２２２半導体スイッチ。

Claims

１次側コンデンサと、２つ以上の半導体スイッチの直列接続で構成される複数個のスイッチングレグが、前記１次側コンデンサに並列に接続された構成の１次側スイッチング回路と、２次側コンデンサと、２つ以上の半導体スイッチの直列接続で構成される複数個のスイッチングレグが、前記２次側コンデンサに並列に接続された構成の２次側スイッチング回路と、前記１次側スイッチング回路の前記スイッチングレグの半導体スイッチの接続点と、前記２次側スイッチング回路の前記スイッチングレグの半導体スイッチの接続点を接続する少なくとも１つのインダクタンス要素からなる交流回路要素とを備えた直流変換器であって、
前記１次側スイッチング回路および前記２次側スイッチング回路の少なくともいずれか一方の回路状態を測定する回路状態測定手段と、予め回路状態範囲が記憶された記憶部および変換器制御を行う制御部とを有し、
前記回路状態は、前記交流回路要素における電流であり、前記回路状態を測定する前記回路状態測定手段としては、前記交流回路要素における電流を測定する交流リンク電流測定器であり、
あるいは、
前記回路状態は、前記１次側コンデンサの電圧と前記２次側コンデンサの電圧との差であり、前記回路状態を測定する前記回路状態測定手段としては、前記１次側コンデンサと前記２次側コンデンサとにおける電圧を測定するコンデンサ電圧測定器であり、
前記回路状態が、前記記憶部に記憶された前記回路状態範囲を逸脱した場合は、前記制御部が前記半導体スイッチに与えるゲート信号の変調方式を変更することを特徴とする直流変換器。
１次側コンデンサと、２つ以上の半導体スイッチの直列接続で構成される複数個のスイッチングレグが、前記１次側コンデンサに並列に接続された構成の１次側スイッチング回路と、２次側コンデンサと、２つ以上の半導体スイッチの直列接続で構成される複数個のスイッチングレグが、前記２次側コンデンサに並列に接続された構成の２次側スイッチング回路と、前記１次側スイッチング回路の前記スイッチングレグの半導体スイッチの接続点と、前記２次側スイッチング回路の前記スイッチングレグの半導体スイッチの接続点を接続する少なくとも１つのインダクタンス要素からなる交流回路要素とを備えた直流変換器であって、
前記１次側スイッチング回路および前記２次側スイッチング回路の少なくともいずれか一方の回路状態を測定する回路状態測定手段と、予め回路状態範囲が記憶された記憶部および変換器制御を行う制御部とを有し、
前記回路状態が、前記記憶部に記憶された前記回路状態範囲内の場合には、前記制御部は１次側半導体スイッチのゲート信号へのパルスと、２次側半導体スイッチのゲート信号へのパルスの間に位相差を付加した固定パルス幅のゲート信号を与える第１の変調方式とし、前記回路状態範囲を逸脱した場合は、前記１次側半導体スイッチのゲート信号へのパルスと、前記２次側半導体スイッチのゲート信号へのパルスの間に位相差を付加したパルス幅を変化させたゲート信号を与える第２の変調方式とすることを特徴とする直流変換器。
前記第１の変調方式と前記第２の変調方式とにおける前記ゲート信号の少なくともいずれか一方のパルス数が前記交流回路要素における交流回路電流の電流周期に対して２以上であることを特徴とする請求項２に記載の直流変換器。
１次側コンデンサと、２つ以上の半導体スイッチの直列接続で構成される複数個のスイッチングレグが、前記１次側コンデンサに並列に接続された構成の１次側スイッチング回路と、２次側コンデンサと、２つ以上の半導体スイッチの直列接続で構成される複数個のスイッチングレグが、前記２次側コンデンサに並列に接続された構成の２次側スイッチング回路と、前記１次側スイッチング回路の前記スイッチングレグの半導体スイッチの接続点と、前記２次側スイッチング回路の前記スイッチングレグの半導体スイッチの接続点を接続する少なくとも１つのインダクタンス要素からなる交流回路要素とを備えた直流変換器であって、
前記１次側スイッチング回路および前記２次側スイッチング回路の少なくともいずれか一方の回路状態を測定する回路状態測定手段と、予め回路状態範囲が記憶された記憶部および変換器制御を行う制御部とを有し、
前記回路状態が前記記憶部に記憶された許容範囲を逸脱した場合は、前記制御部は前記半導体スイッチに与えるゲート信号の変調方式を変更するとともに、前記交流回路要素における電流値の制御を行うことを特徴とする直流変換器。
１次側コンデンサと、２つ以上の半導体スイッチの直列接続で構成される複数個のスイッチングレグが、前記１次側コンデンサに並列に接続された構成の１次側スイッチング回路と、２次側コンデンサと、２つ以上の半導体スイッチの直列接続で構成される複数個のスイッチングレグが、前記２次側コンデンサに並列に接続された構成の２次側スイッチング回路と、前記１次側スイッチング回路の前記スイッチングレグの半導体スイッチの接続点と、前記２次側スイッチング回路の前記スイッチングレグの半導体スイッチの接続点を接続する少なくとも１つのインダクタンス要素からなる交流回路要素とを備えた直流変換器であって、
前記１次側スイッチング回路および前記２次側スイッチング回路の少なくともいずれか一方の回路状態を測定する回路状態測定手段と、予め回路状態範囲が記憶された記憶部および変換器制御を行う制御部とを有し、
前記回路状態が前記記憶部に記憶された許容範囲を逸脱した場合は、前記制御部は前記半導体スイッチに与えるゲート信号の変調方式を変更するとともに、前記交流回路要素における交流回路電流の許容範囲を上限とする交流回路電流指令値を生成して、前記交流回路電流指令値に交流回路電流値を追従させる電流制御ループを、前記回路状態が許容範囲内にある場合に行っている制御に付加するようにしたことを特徴とする直流変換器。
前記半導体スイッチは、２つ以上の半導体素子の並列接続で構成されることを特徴とする請求項１から請求項５のいずれか１項に記載の直流変換器。