JP6416436B2 - 電力変換装置 - Google Patents

Description

この発明は、直流電力を異なる電圧の直流電力に変換する電力変換装置に関し、特に、高圧直流送電に用いられる電力変換装置に関するものである。

近年の洋上風力発電では、風車の大型化により発電量が増加しかつ、洋上に設置される風車と変電設備との間が長距離化している。複数の発電機にて発電された電力は集電されて変電設備へ送電されるが、発電機の発電量増加と送電の長距離化とに対応するために、集電電圧を高圧化した直流にて高効率に送電する高圧直流送電が検討されている。
高圧直流送電に用いる従来の電力変換装置である直流昇圧変換器は、１つの態様において、直流電力となる入力直流電力を受け付ける入力端子を有する。また、直流昇圧変換器は、絶縁型ＤＣ−ＤＣコンバータを複数有し、複数ある絶縁型ＤＣ−ＤＣコンバータの第１の端子各々が並列に入力端子と接続されるコンバータ部を有する。また、直流昇圧変換器は、複数ある絶縁型ＤＣ−ＤＣコンバータの第２の端子各々と直列に接続され、コンバータ部により電圧が昇圧された直流電力である出力直流電力を出力する出力端子を有する。また、直流昇圧変換器は、入力直流電力の電圧が所定の電圧となるようにコンバータ部を制御するコンバータ部制御装置として、コンバータ部の複数ある絶縁型ＤＣ−ＤＣコンバータ各々に設けられる第１のコンバータ部制御装置と、第２のコンバータ部制御装置とを有する（例えば、特許文献１参照）。
また、高圧直流送電に用いる従来の別例による電力変換装置では、複数のＤＣ／ＤＣコンバータを、入力側と出力側との双方において直列に接続して構成している（例えば、特許文献２参照）。

特開２０１５−６０６６号公報 国際公開ＷＯ２０１３／０１３８５８号公報

上記特許文献１記載の直流昇圧変換器は、複数の絶縁型ＤＣ／ＤＣコンバータの入力を並列に接続し、出力を直列に接続した構成である。このため、直流昇圧変換器の入力電圧が、個々の絶縁型ＤＣ／ＤＣコンバータ内の半導体スイッチング素子の耐圧以下の用途に限定される。即ち、上記直流昇圧変換器は、複数の発電装置からの発電電力を集電したような高圧直流電力を入力電力として扱う事が困難であった。
また、上記特許文献２記載の電力変換装置では、高圧の入力電力にも対応可能であるが、安定した入力電圧であることが必要である。このため、電圧変動を有する直流電力源から電力を入力すると、信頼性良く出力制御することが困難であった。

この発明は、上記のような問題点を解消するために成されたものであって、素子耐圧を増大させることなく、電圧変動を有する電力源からの高圧直流電力を入力可能として、信頼性良く出力制御できる電力変換装置を提供することを目的とする。

この発明に係る電力変換装置は、
それぞれ正負両端子からなる第１直流端子と第２直流端子との間に、２以上であるＭ台のＤＣ／ＤＣコンバータを備えて、上記第１直流端子と上記第２直流端子との間で電力伝送を行う電力変換器と、上記電力変換器を制御する制御装置とを備える。上記電力変換器は、２つの上記ＤＣ／ＤＣコンバータの間にそれぞれ接続されて該２つのＤＣ／ＤＣコンバータの電力をバランスさせる１以上のバランス回路をさらに備える。上記Ｍ台のＤＣ／ＤＣコンバータは、入出力の一方を第１側、他方を第２側とし、該各ＤＣ／ＤＣコンバータの第１側端子が、上記第１直流端子の正負両端子間で電流が共通に流れるように接続され、該各ＤＣ／ＤＣコンバータの第２側端子が、上記第２直流端子の正負両端子間で電流が共通に流れるように接続される。上記各バランス回路は、上記２つのＤＣ／ＤＣコンバータの該２組の第１側端子の間に接続されて、該２組の第１側端子の間で電力授受を行う。

この発明に係る電力変換装置によると、素子耐圧を増大させることなく高圧直流電力を入力でき、電圧変動を有する電力源からの入力であっても信頼性良く出力制御できる電力変換が実現できる。

この発明の実施の形態１による電力変換装置を適用した送電システムの概略構成を示す図である。 この発明の実施の形態１による電力変換装置の構成を示す図である。 この発明の実施の形態１によるＤＣ／ＤＣコンバータを示す回路図である。 この発明の実施の形態１による電力変換装置の制御装置の全体構成を示すブロック図である。 この発明の実施の形態１によるＤＣ／ＤＣコンバータを制御する第２制御部を説明する制御ブロック図である。 この発明の実施の形態１による補助コンバータを制御する第３制御部を説明する制御ブロック図である。 この発明の実施の形態２による電力変換装置の構成を示す図である。 この発明の実施の形態２による電力変換装置の制御装置の全体構成を示すブロック図である。 この発明の実施の形態３によるＤＣ／ＤＣコンバータの構成を示す図である。 この発明の実施の形態３によるコンバータセルを示す回路図である。 この発明の実施の形態３によるＤＣ／ＤＣコンバータを制御する第２制御部の全体構成を示すブロック図である。 この発明の実施の形態３による電力変換装置の制御装置の全体構成を示すブロック図である。 この発明の実施の形態３による電力変換器を制御する第１制御部を説明する制御ブロック図である。 この発明の実施の形態３による第２制御部において、ＤＣ／ＤＣコンバータ全体の制御を説明する制御ブロック図である。 この発明の実施の形態３による第２制御部において、コンバータセルを制御するセル制御部を説明する制御ブロック図である。 この発明の実施の形態３による補助コンバータを制御する第３制御部を説明する制御ブロック図である。 この発明の実施の形態４によるコンバータセルを示す回路図である。

実施の形態１．
以下、この発明の実施の形態１について説明する。
図１は、この発明の実施の形態１による電力変換装置１００を備える送電システム１の一例を示す概略構成図である。図１に示すように、送電システム１は、洋上に設けられた風力発電システム２００および電力変換装置１００と、陸上に設けられた変電所３００と、直流送電線としての直流送電ケーブル４００とで構成されている。
風力発電システム２００は、複数の発電装置としての発電機２１０ａ、２１０ｂと、各々の発電電力が入力され交流電力から直流電力に変換するパワーコンディショナ２２０ａ、２２０ｂと、パワーコンディショナ２２０ａ、２２０ｂが出力する直流電力を昇圧する昇圧用ＤＣ／ＤＣ変換器２３０ａ、２３０ｂとを備える。また、風力発電システム２００では、各昇圧用ＤＣ／ＤＣ変換器２３０ａ、２３０ｂが出力する直流電力は１つに集電されて出力される。

風力発電システム２００から出力される直流電力は、電力変換装置１００に入力される。また、電力変換装置１００から出力される直流電力は直流送電ケーブル４００を介して変電所３００に送電される。変電所３００は、電力変換装置１００から出力される直流電力を入力して交流電力に変換するＤＣ／ＡＣ変換器３１０と、ＤＣ／ＡＣ変換器３１０からの交流電力を昇圧する変圧器３２０とを備える。
なお、図１に示す例では、電力源が風力発電である場合を示したが、これに限定されるものではなく、発電量が変動する他の電力源、例えば、太陽光発電装置等の自然エネルギを利用した電源でも良い。

また、この場合、風力発電システム２００は、それぞれ２つの発電機２１０ａ、２１０ｂ、パワーコンディショナ２２０ａ、２２０ｂおよび昇圧用ＤＣ／ＤＣ変換器２３０ａ、２３０ｂを備えるものとしたが、これに限定されるものではなく、それぞれ任意の数であって良い。さらに、風力発電システム２００および電力変換装置１００を洋上に設け、変電所３００を陸上に設けたが、これに限るものではない。
さらにまた、電力変換装置１００を送電システム１に適用する場合を示したが、直流送電以外に、直流配電等に用いても良い。

図２は、電力変換装置１００の構成を示す図である。
図２に示すように、電力変換装置１００は、それぞれ正負両端子である第１直流端子１００Ａと第２直流端子１００Ｂとを備え、第１直流端子１００Ａと第２直流端子１００Ｂとの間に複数台（Ｍ台）のＤＣ／ＤＣコンバータ１０（１０ａ〜１０ｈ）と、バランス回路としての補助コンバータ２０（２０ａ〜２０ｇ）とを備える。補助コンバータ２０は、２つのＤＣ／ＤＣコンバータ１０の間にそれぞれ接続される。
この場合、バランス回路として、隣接する２つのＤＣ／ＤＣコンバータ１０の間にそれぞれ接続された補助コンバータ２０を示すが、これに限らず、２つのＤＣ／ＤＣコンバータ１０の間にそれぞれ接続されて、２つのＤＣ／ＤＣコンバータ１０の電力をバランスさせるものであれば良い。

また、電力変換装置１００は、主回路（電力変換器）の各ＤＣ／ＤＣコンバータ１０および補助コンバータ２０を出力制御する制御装置を備える。この制御装置は、主回路全体の制御のための第１制御部１１０と、各ＤＣ／ＤＣコンバータ１０を制御するための第２制御部１２０（１２０ａ〜１２０ｈ）と、各補助コンバータ２０を制御するための第３制御部１３０（１３０ａ〜１３０ｇ）とを備える。

電力変換装置１００の入力電圧Ｖｉｎは、電力変換装置１００が目標電圧Ｖｉｎ＊である、例えば２５ｋＶに制御している。電力変換装置１００の出力電圧Ｖｏｕｔは変電所３００のＤＣ／ＡＣ変換器３１０が所定電圧である、例えば３５０ｋＶに制御している。
この実施の形態１では、第１直流端子１００Ａには、風力発電システム２００からの直流電力が入力される。即ち、第１直流端子１００Ａが電力変換装置１００の主回路（電力変換器）の入力端子となり、入力電圧Ｖｉｎは第１直流端子１００Ａの電圧である。また、第２直流端子１００Ｂが電力変換装置１００の主回路の出力端子となり、出力電圧Ｖｏｕｔは第２直流端子１００Ｂの電圧である。電力変換装置１００からの出力電力は直流送電ケーブル４００（図示省略）を介して変電所３００に出力される。

各ＤＣ／ＤＣコンバータ１０は、第１側としての１次側の直流端子５Ａ（以下、第１側端子５Ａ）と、第２側としての２次側の直流端子５Ｂ（以下、第２側端子５Ｂ）と、１次側のＤＣ／ＡＣ変換器２と、２次側のＤＣ／ＡＣ変換器３と、変圧器としての単相変圧器４とを備える。なお、絶縁が不要の場合は、単相変圧器４の代わりにインダクタンスＬＳのみを接続しても良い。
また、第２制御部１２０は、各ＤＣ／ＤＣコンバータ１０毎に設けられる。
図３に、ＤＣ／ＤＣコンバータ１０ａの回路図の例を示す。なお、ＤＣ／ＤＣコンバータ１０としては、種々の種類が存在し、例えば、定格電圧、変換容量、動作周波数などによって適切なものが選択される。また、他のＤＣ／ＤＣコンバータ１０ｂ〜１０ｈもＤＣ／ＤＣコンバータ１０ａと同様である。

図３に示すように、１次側のＤＣ／ＡＣ変換器２は、第１側端子５Ａの両極間に接続された直流キャパシタ６と、それぞれ正極側と負極側の半導体素子としての半導体スイッチング素子Ｑ１１〜Ｑ１４を直列接続してなる２つのスイッチングレグから成る第１フルブリッジ回路とから成る。２次側のＤＣ／ＡＣ変換器３は、第２側端子５Ｂの両極間に接続された直流キャパシタ７と、それぞれ正極側と負極側の半導体素子としての半導体スイッチング素子Ｑ２１〜Ｑ２４を直列接続してなる２つのスイッチングレグから成る第２フルブリッジ回路とから成る。ＤＣ／ＡＣ変換器２の各スイッチングレグの中間接続点と、ＤＣ／ＡＣ変換器３の各スイッチングレグの中間接続点との間に、単相変圧器４が接続されている。

半導体スイッチング素子Ｑ１１〜Ｑ２４には、例えば、ダイオードが逆並列に接続されたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の自己消孤機能を有した半導体スイッチング素子を用いる。各半導体スイッチング素子Ｑ１１〜Ｑ２４は、電流容量に応じて複数の半導体スイッチング素子を並列に組み合わせて使用してもよい。
この場合、各半導体スイッチング素子Ｑ１１〜Ｑ２４にスナバキャパシタＣＳが並列に接続される。スナバキャパシタＣＳと交流出力線のインダクタンスＬＳとの作用により、各半導体スイッチング素子Ｑ１１〜Ｑ２４のソフトスイッチングであるゼロ電圧スイッチングが可能となる。

第２制御部１２０ａは、ＤＣ／ＤＣコンバータ１０ａ内の各半導体スイッチング素子Ｑ１１〜Ｑ２４へのゲート信号Ｇ１０ａを生成して各半導体スイッチング素子Ｑ１１〜Ｑ２４のスイッチングを制御する。
この場合、各半導体スイッチング素子Ｑ１１〜Ｑ２４がソフトスイッチングすることで、スイッチング損失が低減可能となり、動作周波数を高め、単相変圧器４の小型化が可能となる。なお、ソフトスイッチングとは、共振現象の利用により、スイッチング過渡期間に半導体スイッチング素子に加わる電圧または電流を軽減し、スイッチング損失や電磁ノイズの低減を行う技術である。また、インダクタンスＬＳは単相変圧器４の漏れインダクタンスを利用してもよい。

このＤＣ／ＤＣコンバータ１０ａは、第１側端子５Ａに印加される直流電圧Ｖ１ａを、ＤＣ／ＡＣ変換器２、単相変圧器４およびＤＣ／ＡＣ変換器３を介して、第２側端子５Ｂに印加される直流電圧Ｖ２ａに変換する回路であり、双方向の電力変換が自由に制御可能である。単相変圧器４の巻数比は、１次側の直流電圧Ｖ１ａと２次側の直流電圧Ｖ２ａとの比率に合わせるのが望ましい。なお、ＤＣ／ＤＣコンバータ１０ａは、通常動作として入力電圧Ｖｉｎ側の１次側電圧Ｖ１ａを昇圧して、出力電圧Ｖｏｕｔ側に２次側電圧Ｖ２ａを出力する。
また、直流キャパシタ６、７には電解コンデンサやフィルムコンデンサ等を用いる。直流キャパシタ６、７には高周波の電流が流れるが、フィルムコンデンサを用いる場合は、高周波の電流による劣化を抑制でき長寿命化が図れる。

図２に示すように、Ｍ台のＤＣ／ＤＣコンバータ１０ａ〜１０ｈの第１側端子５Ａは、電力変換装置１００の第１直流端子１００Ａの正負両端子間で、共通の電流が流れるように接続され、ＤＣ／ＤＣコンバータ１０ａ〜１０ｈの第２側端子５Ｂは、電力変換装置１００の第２直流端子１００Ｂの正負両端子間で、共通の電流が流れるように接続される。
つまり、電力変換装置１００の第１直流端子１００Ａの正負両端子に電流Ｉｉｎが流れている場合、各ＤＣ／ＤＣコンバータ１０ａ〜１０ｈの第１側端子５Ａに流れる電流はＩｉｎとなる。また、電力変換装置１００の第２直流端子１００Ｂの正負両端子に電流Ｉｏｕｔが流れている場合、各ＤＣ／ＤＣコンバータ１０ａ〜１０ｈの第２側端子５Ｂに流れる電流はＩｏｕｔとなる。

即ち、ＤＣ／ＤＣコンバータ１０ａの第１側端子５Ａの正側端子は第１直流端子１００Ａの正側端子に接続され、ＤＣ／ＤＣコンバータ１０ａの第１側端子５Ａの負側端子は、ＤＣ／ＤＣコンバータ１０ｂの第１側端子５Ａの正側端子に接続される。同様に、ＤＣ／ＤＣコンバータ１０ｂ〜１０ｇの第１側端子５Ａの負側端子は、ＤＣ／ＤＣコンバータ１０ｃ〜１０ｈの第１側端子５Ａの正側端子に接続される。そして、ＤＣ／ＤＣコンバータ１０ｈの第１側端子５Ａの負側端子は第１直流端子１００Ａの負側端子に接続される。
また、ＤＣ／ＤＣコンバータ１０ａの第２側端子５Ｂの正側端子は第２直流端子１００Ｂの正側端子に接続され、ＤＣ／ＤＣコンバータ１０ａの第２側端子５Ｂの負側端子は、ＤＣ／ＤＣコンバータ１０ｂの第２側端子５Ｂの正側端子に接続される。同様に、ＤＣ／ＤＣコンバータ１０ｂ〜１０ｇの第２側端子５Ｂの負側端子は、ＤＣ／ＤＣコンバータ１０ｃ〜１０ｈの第２側端子５Ｂの正側端子に接続される。そして、ＤＣ／ＤＣコンバータ１０ｈの第２側端子５Ｂの負側端子は第２直流端子１００Ｂの負側端子に接続される。

そして、各補助コンバータ２０は、異なる電圧の直流電力間の変換を行うもので、この場合、隣接する２つのＤＣ／ＤＣコンバータ１０の該２組の第１側端子５Ａの間に接続されて、該２組の第１側端子５Ａの間で電力授受を行う。例えば、補助コンバータ２０ａは、ＤＣ／ＤＣコンバータ１０ａの第１側端子５ＡとＤＣ／ＤＣコンバータ１０ｂの第１側端子５Ａとの間に接続される。
なお、上述したように、補助コンバータ２０は、隣接するＤＣ／ＤＣコンバータ１０間に限らず、２つのＤＣ／ＤＣコンバータ１０の第１側端子５Ａの間に接続すれば良い。Ｍ台のＤＣ／ＤＣコンバータ１０ｃ〜１０ｈは、Ｍ−１台の補助コンバータ２０を各ＤＣ／ＤＣコンバータ１０間に接続する事により、Ｍ−１台の補助コンバータ２０を介してバランスさせることができる。

各補助コンバータ２０は、高電位側のＤＣ／ＤＣコンバータ１０の第１側端子５Ａに接続されるＰ端子２５Ａと、低電位側のＤＣ／ＤＣコンバータ１０の第１側端子５Ａに接続されるＮ端子２５Ｂとを有する。各補助コンバータ２０の回路構成は、ＤＣ／ＤＣコンバータ１０ａと同様であり、図３と同様のＤＣ／ＡＣ変換器２、３と、単相変圧器４とを備える。
また、第３制御部１３０は、各補助コンバータ２０毎に設けられる。例えば、補助コンバータ２０ａを制御する第３制御部１３０ａは、補助コンバータ２０ａ内の各半導体スイッチング素子Ｑ１１〜Ｑ２４へのゲート信号Ｇ２０ａを生成して各半導体スイッチング素子Ｑ１１〜Ｑ２４のスイッチングを制御する。

なお、図２に示すように、電力変換装置１００の第１直流端子１００Ａ、第２直流端子１００Ｂ、ＤＣ／ＤＣコンバータ１０の第１側端子５Ａ、第２側端子５Ｂ、補助コンバータ２０のＰ端子２５Ａ、Ｎ端子２５Ｂは、全て正負の２つの端子を有する。ここでは、特に説明の無い限り、正負の端子間電圧を、その端子の電圧と称す。例えば、Ｐ端子２５Ａの電圧とは、Ｐ端子２５Ａの正負端子間の電圧を指す。

上述したように、Ｍ台のＤＣ／ＤＣコンバータ１０ａ〜１０ｈの第１側端子５Ａは、電力変換装置１００の第１直流端子１００Ａの正負両端子間で、共通の電流が流れるように接続され、ＤＣ／ＤＣコンバータ１０ａ〜１０ｈの第２側端子５Ｂは、電力変換装置１００の第２直流端子１００Ｂの正負両端子間で、共通の電流が流れるように接続される。
このため、第１直流端子１００Ａの電圧である入力電圧Ｖｉｎは、各ＤＣ／ＤＣコンバータ１０（１０ａ〜１０ｈ）の第１側端子５Ａの電圧Ｖ１（Ｖ１ａ〜Ｖ１ｈ）の和となる。また、第２直流端子１００Ｂの電圧である出力電圧Ｖｏｕｔは、各ＤＣ／ＤＣコンバータ１０（１０ａ〜１０ｈ）の第２側端子５Ｂの電圧Ｖ２（Ｖ２ａ〜Ｖ２ｈ）の和となる。これにより、電力変換装置１００の入出力電圧は式（１）、式（２）で表すことができる。
Ｖｉｎ＝Ｖ１ａ＋Ｖ１ｂ＋・・・＋Ｖ１ｈ ・・・（１）
Ｖｏｕｔ＝Ｖ２ａ＋Ｖ２ｂ＋・・・＋Ｖ２ｈ ・・・（２）

このように構成される電力変換装置１００の制御について、図４〜図６に基づいて以下に説明する。
図４は、電力変換装置１００の制御装置の全体構成、即ち、主回路全体の制御のための第１制御部１１０と、各ＤＣ／ＤＣコンバータ１０を制御するための第２制御部１２０（１２０ａ〜１２０ｈ）と、各補助コンバータ２０を制御するための第３制御部１３０（１３０ａ〜１３０ｇ）との全体構成を示すブロック図である。
図４に示すように、各第２制御部１２０（１２０ａ〜１２０ｈ）は、入出力電圧Ｖ１（Ｖ１ａ〜Ｖ１ｈ）、Ｖ２（Ｖ２ａ〜Ｖ２ｈ）を検出する手段を有しており、検出された入出力電圧Ｖ１、Ｖ２は、第１制御部１１０に送信される。そして、第１制御部１１０は、各第３制御部１３０（１３０ａ〜１３０ｇ）に、各補助コンバータ２０のＰ端子２５Ａの電圧Ｖ１とＮ端子２５Ｂの電圧Ｖ１とを送信する。

第１制御部１１０は、Ｖｉｎ算出部１１１と、Ｖｏｕｔ算出部１１２と、Ｖｉｎ制御部１１３と、平均値算出部１１４とを有する。Ｖｉｎ算出部１１１では、上記式（１）を用いて入力電圧Ｖｉｎを算出し、Ｖｏｕｔ算出部１１２では、上記式（２）を用いて出力電圧Ｖｏｕｔを算出する。Ｖｉｎ制御部１１３には、与えられた目標電圧Ｖｉｎ＊と入力電圧Ｖｉｎとが入力され、入力電圧Ｖｉｎを目標電圧Ｖｉｎ＊に制御するように、即ち入力電圧Ｖｉｎが目標電圧Ｖｉｎ＊に近づくように第１指令としての電力指令Ｐ＊を生成する。平均値算出部１１４には、出力電圧Ｖｏｕｔと電力指令Ｐ＊とが入力され、ＤＣ／ＤＣコンバータ１０ａ〜１０ｈの台数Ｍで除算する。これにより、各ＤＣ／ＤＣコンバータ１０の第２側端子５Ｂの電圧Ｖ２に対する指令電圧Ｖ２＊（＝（Ｖｏｕｔ／Ｍ））と、各ＤＣ／ＤＣコンバータ１０の制御に用いる電力指令値Ｐ１０＊（＝（Ｐ＊／Ｍ））とを生成する。そして、第１制御部１１０は、各ＤＣ／ＤＣコンバータ１０の第２制御部１２０に、指令電圧Ｖ２＊と電力指令値Ｐ１０＊とをそれぞれ送信する。

各第２制御部１２０（１２０ａ〜１２０ｈ）は、入出力電圧Ｖ１（Ｖ１ａ〜Ｖ１ｈ）、Ｖ２（Ｖ２ａ〜Ｖ２ｈ）を検出して第１制御部１１０に送信すると共に、指令電圧Ｖ２＊と電力指令値Ｐ１０＊とに基づいて、各ＤＣ／ＤＣコンバータ１０を制御するゲート信号Ｇ１０（Ｇ１０ａ〜Ｇ１０ｈ）を生成する。
図５に、ＤＣ／ＤＣコンバータ１０ａを制御する第２制御部１２０ａを説明する制御ブロック図の例を示す。なお、第２制御部１２０ｂ〜１２０ｈについても第２制御部１２０ａと同様である。

図５に示すように、第２制御部１２０ａでは、指令電圧Ｖ２＊と電圧Ｖ２ａとの偏差ΔＶ２ａが減算器１２１ａにて演算される。制御器１２１ｂは、偏差ΔＶ２ａが０に近づくように、例えば比例制御により第１制御指令値１２１ｃを演算する。この第１制御指令値１２１ｃに、第１制御部１１０からの電力指令値Ｐ１０＊が加算されて、ＤＣ／ＤＣコンバータ１０ａを出力制御する制御指令Ｐ１０ａ＊が生成される。
位相差生成器１２２は、制御指令Ｐ１０ａ＊に基づいて、ＤＣ／ＤＣコンバータ１０ａ内のＤＣ／ＡＣ変換器２とＤＣ／ＡＣ変換器３とのスイッチング位相の差θ１０ａを出力する。なお、１次側のＤＣ／ＡＣ変換器２内の半導体スイッチング素子Ｑ１１〜Ｑ１４のスイッチング位相に対して、２次側のＤＣ／ＡＣ変換器３内の半導体スイッチング素子Ｑ２１〜Ｑ２４のスイッチング位相を所定の位相差θ［ｒａｄ］だけ遅らせることで、出力電力が制御される。
ＰＷＭ信号生成器１２３は、位相差θ１０ａに基づいて、ＤＣ／ＤＣコンバータ１０ａ内の各半導体スイッチング素子Ｑ１１〜Ｑ２４をスイッチング制御するＰＷＭ信号であるゲート信号Ｇ１０ａを生成して出力する。

図４に示すように、各第３制御部１３０（１３０ａ〜１３０ｇ）は、各補助コンバータ２０のＰ端子２５Ａの電圧Ｖ１とＮ端子２５Ｂの電圧Ｖ１とに基づいて、各補助コンバータ２０を制御するゲート信号Ｇ２０（Ｇ２０ａ〜Ｇ２０ｇ）を生成する。例えば、第３制御部１３０ａは、補助コンバータ２０ａのＰ端子２５Ａの電圧Ｖ１ａとＮ端子２５Ｂの電圧Ｖ１ｂとに基づいて、補助コンバータ２０ａを制御するゲート信号Ｇ２０ａを生成する。
図６に、補助コンバータ２０ａを制御する第３制御部１３０ａを説明する制御ブロック図の例を示す。なお、第３制御部１３０ｂ〜１３０ｇについても第３制御部１３０ａと同様である。

図６に示すように、第３制御部１３０ａでは、Ｐ端子２５Ａの電圧Ｖ１ａとＮ端子２５Ｂの電圧Ｖ１ｂとの電圧差ΔＶ１ａｂが減算器１３１ａにて演算される。Ｖ１制御器１３１ｂは、電圧差ΔＶ１ａｂの１／２倍を補償して電圧差ΔＶ１ａｂが０に近づくように、例えば比例積分制御により、補助コンバータ２０ａを出力制御する電力指令（制御指令）１３１ｃを生成する。
ここで、Ｐ端子２５ＡからＮ端子２５Ｂへの電力伝送方向を正とする。
Ｖ１ａ＞Ｖ１ｂであるとき、Ｐ端子２５Ａの電圧Ｖ１ａを（Ｖ１ａ−（ΔＶ１ａｂ／２））に近づけるように、正の電力指令１３１ｃを生成する。このときＰ端子２５ＡからＮ端子２５Ｂへ直流電力が送電され、Ｐ端子２５Ａの電圧Ｖ１ａが徐々に低下し、Ｎ端子２５Ｂの電圧Ｖ１ｂが徐々に上昇して、電圧Ｖ１ａと電圧Ｖ１ｂとの電圧差ΔＶ１ａｂが減少する。

また、Ｖ１ａ＜Ｖ１ｂであるとき、Ｎ端子２５Ｂの電圧Ｖ１ｂを（Ｖ１ｂ−（ΔＶ１ａｂ／２））に近づけるように、負の電力指令１３１ｃを生成する。このときＮ端子２５ＢからＰ端子２５Ａへ直流電力が送電され、Ｎ端子２５Ｂの電圧Ｖ１ｂが徐々に低下し、Ｐ端子２５Ａの電圧Ｖ１ａが徐々に上昇して、電圧Ｖ１ａと電圧Ｖ１ｂとの電圧差ΔＶ１ａｂが減少する。
位相差生成器１３２は、電力指令１３１ｃに基づいて、補助コンバータ２０ａ内のＤＣ／ＡＣ変換器２とＤＣ／ＡＣ変換器３とのスイッチング位相の差θ２０ａを出力する。ＰＷＭ信号生成器１３３は、位相差θ２０ａに基づいて、補助コンバータ２０ａ内の各半導体スイッチング素子Ｑ１１〜Ｑ２４をスイッチング制御するＰＷＭ信号であるゲート信号Ｇ２０ａを生成して出力する。

このように各補助コンバータ２０は、各々Ｐ端子２５Ａの電圧Ｖ１とＮ端子２５Ｂの電圧Ｖ１とを比較して、高電圧側から低電圧側に向かって電力授受して２つの直流電圧が同等となるように出力制御される。この場合、第３制御部１３０ａは、高電圧側の端子の電圧が、差電圧の１／２だけ電圧低下するように指令電圧を生成して各補助コンバータ２０を制御する。
各補助コンバータ２０のＰ端子２５Ａ、Ｎ端子２５Ｂは、２つのＤＣ／ＤＣコンバータ１０の第１側端子５Ａに接続され、これらの第１側端子５Ａの２つの電圧は、補助コンバータ２０により同等になるように制御される。これにより、Ｍ台の各ＤＣ／ＤＣコンバータ１０の第１側端子５Ａの各電圧Ｖ１（Ｖ１ａ〜Ｖ１ｈ）は、等しく制御される。

以上のように、第１制御部１１０、各第２制御部１２０および各第３制御部１３０により、Ｍ台のＤＣ／ＤＣコンバータ１０とＭ−１台の補助コンバータ２０が制御される。
ＤＣ／ＤＣコンバータ１０では、第２制御部１２０が、電圧Ｖ２の指令電圧Ｖ２＊と電力指令値Ｐ１０＊とに基づいて、ＤＣ／ＤＣコンバータ１０を出力制御する。電力指令値Ｐ１０＊は、電力変換装置１００全体の入力電圧Ｖｉｎを目標電圧Ｖｉｎ＊に制御する電力指令Ｐ＊をＤＣ／ＤＣコンバータ１０の台数Ｍで除して算出したものである。このため、各ＤＣ／ＤＣコンバータ１０は、各電圧Ｖ２を指令電圧Ｖ２＊に制御すると共に、電力変換装置１００全体の入力電圧Ｖｉｎを目標電圧Ｖｉｎ＊に制御するように動作する。

各第２制御部１２０は、各電圧Ｖ２を指令電圧Ｖ２＊に制御し、電圧Ｖ２が決定すれば送電される電力に応じて電圧Ｖ１が自動的に決定されるように、ＤＣ／ＤＣコンバータ１０を動作させている。
各ＤＣ／ＤＣコンバータ１０は同等の構成であり、その動作により決定される電圧Ｖ１は、理想的には、入力電圧Ｖｉｎの目標電圧Ｖｉｎ＊をＤＣ／ＤＣコンバータ１０の台数Ｍで除した値（Ｖｉｎ＊／Ｍ）になる。しかしながら、実際には構成する部品のばらつきや検出器の検出誤差等の要因によって誤差が発生するため、各電圧Ｖ１の総和である入力電圧Ｖｉｎは目標電圧Ｖｉｎ＊に制御できるが、各電圧Ｖ１にはばらつきが発生する。
そして、各補助コンバータ２０の動作により、各電圧Ｖ１のばらつきは解消され、各電圧Ｖ１は同等に制御される。

なお、電力変換装置１００の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの目標電圧は、送電システム１として設定されているため、一定に制御されている。このため、電力変換装置１００の昇圧率（Ｖｏｕｔ／Ｖｉｎ）も一定値となり、各ＤＣ／ＤＣコンバータ１０の入出力電圧Ｖ１、Ｖ２も概ね一定値となる。

この実施の形態では、パワーコンディショナ２２０ａ、２２０ｂを介した複数の発電機２１０ａ、２０１ｂからの発電電力は、各昇圧用ＤＣ／ＤＣ変換器２３０ａ、２３０ｂにて昇圧された後に１つに集電されて電力変換装置１００に入力される。電力変換装置１００では入力された直流電力をさらに昇圧して変電所３００に送電する。
電力変換装置１００は、複数台のＤＣ／ＤＣコンバータ１０を有して、各入力端子（第１側端子５Ａ）が、電力変換装置１００の入力端子（第１直流端子１００Ａ）の正負両端子間で共通の電流が流れるように接続され、各出力端子（第２側端子５Ｂ）が、電力変換装置１００の出力端子（第２直流端子１００Ｂ）の正負両端子間で共通の電流が流れるように接続されるように接続したため、ＤＣ／ＤＣコンバータ１０の１台当りの電圧責務を低減することができる。このため、入力電圧Ｖｉｎが、電力変換装置１００内の半導体スイッチング素子等の素子の耐圧以上の高電圧となる用途に適用可能となる。各ＤＣ／ＤＣコンバータ１０は、通常、入力電圧をさらに昇圧して出力し、さらに高電圧の直流電力を出力することが可能になる。
また、発電電力を集電した集電電力を高電圧化できるため、高効率にかつ長距離の集電が可能となる。そして、電力変換装置１００では入力された高電圧の直流電力をさらに昇圧して送電することにより、送電システム１は、高効率にかつ長距離の送電が可能となる。

また、洋上の風力発電システム２００では発電量の変動が大きいため、電力変換装置１００の入力電圧Ｖｉｎは、電力変換装置１００により一定に制御する必要がある。
この実施の形態では、２つのＤＣ／ＤＣコンバータ１０の間で入力側に、それぞれ補助コンバータ２０を備える。
各ＤＣ／ＤＣコンバータ１０は、出力電圧Ｖｏｕｔ側の各電圧Ｖ２を指令電圧Ｖ２＊に制御し、入力電圧Ｖｉｎは目標電圧Ｖｉｎ＊に制御し、入力電圧Ｖｉｎ側の各電圧Ｖ１は自動的に決定されるように動作する。このように、各ＤＣ／ＤＣコンバータ１０の動作により、各電圧Ｖ２は同等に制御され、入力電圧Ｖｉｎは目標電圧Ｖｉｎ＊に制御される。そして、各補助コンバータ２０の動作により入力電圧Ｖｉｎ内の各電圧Ｖ１のばらつきは解消され、各電圧Ｖ１が同等に制御される。

これにより、電力変換装置１００は、電圧変動を有する電力源からの高圧直流電力を入力可能として信頼性良く出力制御できると共に、各ＤＣ／ＤＣコンバータ１０は、入力電圧Ｖ１、出力電圧Ｖ２および電力負担をそれぞれ等しくすることができる。このため、部品のばらつきや検出器の検出誤差等の誤差を考慮したマージンを低減でき、電力変換装置１００の小型化、低コスト化が図れる。

また、補助コンバータ２０は、２つのＤＣ／ＤＣコンバータ１０の入力電圧の差電圧の１／２に相当する電力を送電するのみで良いため、ＤＣ／ＤＣコンバータ１０よりも電力容量を小さくできる。即ち、補助コンバータ２０内の半導体スイッチング素子Ｑの素子容量を小さくできる。なお、補助コンバータ２０が授受する電力は、ＤＣ／ＤＣコンバータ１０間で移動するのみであり、電力変換装置１００の送電電力には影響しない。
さらに、各ＤＣ／ＤＣコンバータ１０は、入出力の一方の電圧Ｖ２のみを指令電圧Ｖ２＊に制御し、各補助コンバータ２０は、入出力の一方である高電圧側の電圧のみを指令電圧に制御するため、ＤＣ／ＤＣコンバータ１０、補助コンバータ２０は、それぞれ簡易な構成にでき、小型化、低コスト化がさらに図れる。

さらにまた、この実施の形態では、補助コンバータ２０を電力変換装置１００の入力電圧側に設けるため、後述する出力電圧側に設ける場合に比べて低い電圧を扱う。このため、補助コンバータ２０内の各半導体スイッチング素子Ｑ等の素子の容量を低くでき、小型化、低コスト化が図れる。

なお、上記実施の形態では、各ＤＣ／ＤＣコンバータ１０の入出力電圧Ｖ１、Ｖ２を検出する手段は、各第２制御部１２０が備えるものとしたが、第１制御部１１０が備えても良く、また双方の制御部が備えても良い。
また、電力変換装置１００の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとは、第１制御部１１０にて算出されるものを示したが、第１制御部１１０が、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとを検出する手段を備えても良い。

また、上記実施の形態では、制御装置が第１制御部１１０、第２制御部１２０および第３制御部１３０を備えて、各ＤＣ／ＤＣコンバータ１０および補助コンバータ２０を出力制御するものを示したが、これに限るものでは無い。２つのＤＣ／ＤＣコンバータ１０間に接続されるバランス回路が、スイッチング制御される補助コンバータ２０ではない場合、制御装置は、上述した第３制御部１３０を備えずに構成され、各ＤＣ／ＤＣコンバータ１０のみを制御対象とする。

実施の形態２．
次に、この発明の実施の形態２について説明する。
上記実施の形態１では、各補助コンバータ２０を電力変換装置１００の入力電圧側に設けたが、この実施の形態では出力電圧側に設けるものを示す。図１で説明した送電システム１の構成は、上記実施の形態１と同様である。
図７は、この実施の形態２による電力変換装置１０１の構成を示す図である。
図７に示すように、電力変換装置１０１は、それぞれ正負両端子である第１直流端子１０１Ｂと第２直流端子１０１Ａとを備える。この実施の形態２では、第２直流端子１０１Ａに、風力発電システム２００からの直流電力が入力される。即ち、第２直流端子１０１Ａが電力変換装置１０１の主回路（電力変換器）の入力端子となり、入力電圧Ｖｉｎは第２直流端子１０１Ａの電圧である。また、第１直流端子１０１Ｂが電力変換装置１０１の主回路の出力端子となり、出力電圧Ｖｏｕｔは第１直流端子１０１Ｂの電圧である。

電力変換装置１０１は、入力端子（第２直流端子１０１Ａ）と出力端子（第１直流端子１０１Ｂ）との間に複数台（Ｍ台）のＤＣ／ＤＣコンバータ１０（１０ａ〜１０ｈ）とＭ−１台の補助コンバータ２０（２０ａ〜２０ｇ）とを備える。
また、電力変換装置１０１は、主回路の各ＤＣ／ＤＣコンバータ１０および補助コンバータ２０を出力制御する制御装置を備える。この制御装置は、主回路全体の制御のための第１制御部１１０ａと、各ＤＣ／ＤＣコンバータ１０を制御するための第２制御部１２０（１２０ａ〜１２０ｈ）と、各補助コンバータ２０を制御するための第３制御部１３０（１３０ａ〜１３０ｇ）とを備える。

各ＤＣ／ＤＣコンバータ１０は、第１側としての２次側の直流端子５Ａ（第１側端子５Ａ）と、第２側としての１次側の直流端子５Ｂ（第２側端子５Ｂ）と、第１側のＤＣ／ＡＣ変換器２と、第２側のＤＣ／ＡＣ変換器３と、単相変圧器４とを備える。各ＤＣ／ＤＣコンバータ１０の回路構成は、図３で示した上記実施の形態１と同様であるが、この実施の形態２では、第１側端子５Ａと第２側端子５Ｂとの入出力関係が逆転している。なお、各ＤＣ／ＤＣコンバータ１０の回路自体は左右対称で双方向に動作するため、入出力側の名称である第１側と第２側とを逆にしたのみである。
また、第２制御部１２０は、各ＤＣ／ＤＣコンバータ１０毎に設けられる。

Ｍ台のＤＣ／ＤＣコンバータ１０ａ〜１０ｈの第１側端子５Ａは、電力変換装置１０１の第１直流端子１０１Ｂの正負両端子間で共通の電流が流れるように接続され、ＤＣ／ＤＣコンバータ１０ａ〜１０ｈの第２側端子５Ｂは、電力変換装置１０１の第２直流端子１０１Ａの正負両端子間で共通の電流が流れるように接続される。
そして、各補助コンバータ２０は、異なる電圧の直流電力間の変換を行うもので、２つのＤＣ／ＤＣコンバータ１０の該２組の第１側端子５Ａの間に接続されて、該２組の第１側端子５Ａの間で電力授受を行う。

各補助コンバータ２０は、高電位側のＤＣ／ＤＣコンバータ１０の第１側端子５Ａに接続されるＰ端子２５Ａと、低電位側のＤＣ／ＤＣコンバータ１０の第１側端子５Ａに接続されるＮ端子２５Ｂとを有する。各補助コンバータ２０の回路構成は、ＤＣ／ＤＣコンバータ１０ａと同様であり、図３と同様のＤＣ／ＡＣ変換器２、３と、単相変圧器４とを備える。
また、第３制御部１３０は、各補助コンバータ２０毎に設けられる。

上述したように、Ｍ台のＤＣ／ＤＣコンバータ１０ａ〜１０ｈの第１側端子５Ａは、電力変換装置１０１の第１直流端子１０１Ｂの正負両端子間で共通の電流が流れるように接続され、第２側端子５Ｂは、電力変換装置１０１の第２直流端子１０１Ａの正負両端子間で共通の電流が流れるように接続される。
このため、第２直流端子１０１Ａの電圧である入力電圧Ｖｉｎは、各ＤＣ／ＤＣコンバータ１０（１０ａ〜１０ｈ）の第２側端子５Ｂの電圧Ｖ２（Ｖ２ａ〜Ｖ２ｈ）の和となる。また、第１直流端子１０１Ｂの電圧である出力電圧Ｖｏｕｔは、各ＤＣ／ＤＣコンバータ１０（１０ａ〜１０ｈ）の第１側端子５Ａの電圧Ｖ１（Ｖ１ａ〜Ｖ１ｈ）の和となる。これにより、電力変換装置１０１の入出力電圧は式（３）、式（４）で表すことができる。
Ｖｉｎ＝Ｖ２ａ＋Ｖ２ｂ＋・・・＋Ｖ２ｈ ・・・（３）
Ｖｏｕｔ＝Ｖ１ａ＋Ｖ１ｂ＋・・・＋Ｖ１ｈ ・・・（４）

このように構成される電力変換装置１０１の制御について、図８に基づいて以下に説明する。
図８は、電力変換装置１０１の制御装置の全体構成、即ち、主回路全体の制御のための第１制御部１１０ａと、各ＤＣ／ＤＣコンバータ１０を制御するための第２制御部１２０（１２０ａ〜１２０ｈ）と、各補助コンバータ２０を制御するための第３制御部１３０（１３０ａ〜１３０ｇ）との全体構成を示すブロック図である。
図８に示すように、各第２制御部１２０（１２０ａ〜１２０ｈ）は、入出力電圧Ｖ２（Ｖ２ａ〜Ｖ２ｈ）、Ｖ１（Ｖ１ａ〜Ｖ１ｈ）を検出する手段を有しており、検出された入出力電圧Ｖ２、Ｖ１は、第１制御部１１０ａに送信される。そして、第１制御部１１０ａは、各第３制御部１３０（１３０ａ〜１３０ｇ）に、各補助コンバータ２０のＰ端子２５Ａの電圧Ｖ１とＮ端子２５Ｂの電圧Ｖ１とを送信する。

第１制御部１１０ａは、Ｖｉｎ算出部１１１ａと、Ｖ１分配部１１２ａと、Ｖｉｎ制御部１１３と、平均値算出部１１４とを有する。Ｖ１分配部１１２ａは、各補助コンバータ２０のＰ端子２５ＡおよびＮ端子２５Ｂの電圧Ｖ１を各第３制御部１３０に送信する。Ｖｉｎ算出部１１１ａでは、上記式（３）を用いて入力電圧Ｖｉｎを算出する。Ｖｉｎ制御部１１３には、与えられた目標電圧Ｖｉｎ＊と入力電圧Ｖｉｎとが入力され、入力電圧Ｖｉｎを目標電圧Ｖｉｎ＊に制御するように、即ち入力電圧Ｖｉｎが目標電圧Ｖｉｎ＊に近づくように第１指令としての電力指令Ｐ＊を生成する。平均値算出部１１４には、入力電圧Ｖｉｎと電力指令Ｐ＊とが入力され、ＤＣ／ＤＣコンバータ１０ａ〜１０ｈの台数Ｍで除算する。これにより、各ＤＣ／ＤＣコンバータ１０の第２側端子５Ｂの電圧Ｖ２に対する指令電圧Ｖ２＊（＝（Ｖｏｕｔ／Ｍ））と、各ＤＣ／ＤＣコンバータ１０の制御に用いる電力指令値Ｐ１０＊（＝（Ｐ＊／Ｍ））とを生成する。そして、第１制御部１１０ａは、各ＤＣ／ＤＣコンバータ１０の第２制御部１２０に、指令電圧Ｖ２＊と電力指令値Ｐ１０＊とをそれぞれ送信する。

各第２制御部１２０（１２０ａ〜１２０ｈ）は、入出力電圧Ｖ２（Ｖ２ａ〜Ｖ２ｈ）、Ｖ１（Ｖ１ａ〜Ｖ１ｈ）を検出して第１制御部１１０ａに送信すると共に、指令電圧Ｖ２＊と電力指令値Ｐ１０＊とに基づいて、各ＤＣ／ＤＣコンバータ１０を制御するゲート信号Ｇ１０（Ｇ１０ａ〜Ｇ１０ｈ）を生成する。
例えば、ＤＣ／ＤＣコンバータ１０ａを制御する第２制御部１２０ａについて、以下に説明する。図５にて示した上記実施の形態１と同様に、第２制御部１２０ａでは、指令電圧Ｖ２＊と電圧Ｖ２ａとの偏差ΔＶ２ａが減算器１２１ａにて演算される。制御器１２１ｂは、偏差ΔＶ２ａが０に近づくように、例えば比例制御により第１制御指令値１２１ｃを演算する。この第１制御指令値１２１ｃに、第１制御部１１０ａからの電力指令値Ｐ１０＊が加算されて、ＤＣ／ＤＣコンバータ１０ａを出力制御する制御指令Ｐ１０ａ＊が生成される。
位相差生成器１２２は、制御指令Ｐ１０ａ＊に基づいて、ＤＣ／ＤＣコンバータ１０ａ内のＤＣ／ＡＣ変換器２とＤＣ／ＡＣ変換器３とのスイッチング位相の差θ１０ａを出力する。そして、ＰＷＭ信号生成器１２３は、位相差θ１０ａに基づいて、ＤＣ／ＤＣコンバータ１０ａ内の各半導体スイッチング素子Ｑ１１〜Ｑ２４をスイッチング制御するＰＷＭ信号であるゲート信号Ｇ１０ａを生成して出力する。

各第３制御部１３０（１３０ａ〜１３０ｇ）は、各補助コンバータ２０のＰ端子２５Ａの電圧Ｖ１とＮ端子２５Ｂの電圧Ｖ１とに基づいて、各補助コンバータ２０を制御するゲート信号Ｇ２０（Ｇ２０ａ〜Ｇ２０ｇ）を生成する。例えば、第３制御部１３０ａは、補助コンバータ２０ａのＰ端子２５Ａの電圧Ｖ１ａとＮ端子２５Ｂの電圧Ｖ１ｂとに基づいて、補助コンバータ２０ａを制御するゲート信号Ｇ２０ａを生成する。
第３制御部１３０は上記実施の形態１と同様であり、各補助コンバータ２０は、各々Ｐ端子２５Ａの電圧Ｖ１とＮ端子２５Ｂの電圧Ｖ１とを比較して、高電圧側から低電圧側に向かって電力授受して２つの直流電圧が同等となるように出力制御される。

上記実施の形態１では、ＤＣ／ＤＣコンバータ１０が制御する電圧Ｖ２は出力電圧であったのに対し、この実施の形態２では、電圧Ｖ２は入力電圧であるが、上記実施の形態１と同様に、各電圧Ｖ２と電力変換装置１０１の入力電圧Ｖｉｎとを制御できる。
即ち、ＤＣ／ＤＣコンバータ１０では、第２制御部１２０が、電圧Ｖ２の指令電圧Ｖ２＊と電力指令値Ｐ１０＊とに基づいて、ＤＣ／ＤＣコンバータ１０を出力制御する。電力指令値Ｐ１０＊は、電力変換装置１０１全体の入力電圧Ｖｉｎを目標電圧Ｖｉｎ＊に制御する電力指令Ｐ＊をＤＣ／ＤＣコンバータ１０の台数Ｍで除して算出したものである。このため、各ＤＣ／ＤＣコンバータ１０は、各電圧Ｖ２を指令電圧Ｖ２＊に制御すると共に、電力変換装置１０１全体の入力電圧Ｖｉｎを目標電圧Ｖｉｎ＊に制御するように動作する。

各第２制御部１２０は、各電圧Ｖ２を指令電圧Ｖ２＊に制御し、電圧Ｖ２が決定すれば送電される電力に応じて電圧Ｖ１が自動的に決定されるように、ＤＣ／ＤＣコンバータ１０を動作させている。
各ＤＣ／ＤＣコンバータ１０は同等の構成であり、その動作により決定される電圧Ｖ１は、理想的には、出力電圧ＶｏｕｔをＤＣ／ＤＣコンバータ１０の台数Ｍで除した値（Ｖｏｕｔ／Ｍ）になる。しかしながら、実際には構成する部品のばらつきや検出器の検出誤差等の要因によって誤差が発生するため、各電圧Ｖ１にはばらつきが発生する。
そして、各補助コンバータ２０の動作により、各電圧Ｖ１のばらつきは解消され、各電圧Ｖ１は同等に制御される。

この実施の形態２においても、電力変換装置１０１は、複数台のＤＣ／ＤＣコンバータ１０を接続して構成したため、ＤＣ／ＤＣコンバータ１０の１台当りの電圧責務を低減することができ、入力電圧Ｖｉｎを高電圧化できる。
また、２つのＤＣ／ＤＣコンバータ１０の間で出力側に、それぞれ補助コンバータ２０を備えて、各ＤＣ／ＤＣコンバータ１０の入出力電圧の双方を制御可能にした。このため、上記実施の形態１と同様に、電力変換装置１０１は、電圧変動を有する電力源からの高圧直流電力を入力可能として信頼性良く出力制御できると共に、各ＤＣ／ＤＣコンバータ１０は、入力電圧Ｖ１、出力電圧Ｖ２および電力負担をそれぞれ等しくすることができる。このため、部品のばらつきや検出器の検出誤差等の誤差を考慮したマージンを低減でき、電力変換装置１０１の小型化、低コスト化が図れる。

また、補助コンバータ２０は、２つのＤＣ／ＤＣコンバータ１０の入力電圧の差電圧の１／２に相当する電力を送電するのみで良いため、ＤＣ／ＤＣコンバータ１０よりも電力容量を小さくできる。
さらに、各ＤＣ／ＤＣコンバータ１０は、入出力の一方の電圧Ｖ２のみを指令電圧Ｖ２＊に制御し、各補助コンバータ２０は、入出力の一方である高電圧側の電圧のみを指令電圧に制御するため、ＤＣ／ＤＣコンバータ１０、補助コンバータ２０は、それぞれ簡易な構成にでき、小型化、低コスト化がさらに図れる。

実施の形態３．
次に、この発明の実施の形態３について説明する。
この実施の形態３では、上記実施の形態１で示した各ＤＣ／ＤＣコンバータ１０が、複数（Ｎ台）のコンバータセル３０（３０ａ〜３０ｘ）を接続して構成されたものを示す。この場合も、電力変換装置１００の制御装置は、主回路全体の制御のための第１制御部１１０と、各ＤＣ／ＤＣコンバータ１０を制御するための第２制御部１２０（１２０ａ〜１２０ｈ）と、各補助コンバータ２０を制御するための第３制御部１３０（１３０ａ〜１３０ｇ）とを備える。そして、各第２制御部１２０は、ＤＣ／ＤＣコンバータ１０のための制御部と各コンバータセル３０を制御するためのセル制御部１４０とを備える。
なお、ＤＣ／ＤＣコンバータ１０と第２制御部１２０以外の構成は上記実施の形態１と同様である。

図９は、この実施の形態３によるＤＣ／ＤＣコンバータ１０ａの回路図の例を示す。なお、他のＤＣ／ＤＣコンバータ１０ｂ〜１０ｈもＤＣ／ＤＣコンバータ１０ａと同様である。
図９に示すように、ＤＣ／ＤＣコンバータ１０ａは、第１側端子５Ａと第２側端子５Ｂとの間に複数のコンバータセル３０（３０ａ〜３０ｘ）を備える。
図１０は、コンバータセル３０ａの回路図の例を示し、図１１は、ＤＣ／ＤＣコンバータ１０ａを制御する第２制御部１２０ａを示す。
ＤＣ／ＤＣコンバータ１０ａを制御する第２制御部１２０ａは、この場合、ＤＣ／ＤＣコンバータ１０ａの回路全体の制御のための制御部１２０ａａと、各コンバータセル３０（３０ａ〜３０ｘ）を制御するためのセル制御部１４０（１４０ａ〜１４０ｘ）とで構成される。

各コンバータセル３０は、Ａ端子としての１次側の直流端子１５Ａと、Ｂ端子としての２次側の直流端子１５Ｂとの間に、１次側のＤＣ／ＡＣ変換器１２と、２次側のＤＣ／ＡＣ変換器１３と、単相変圧器１４とを備える。また、セル制御部１４０は、各コンバータセル３０毎に設けられる。
ＤＣ／ＤＣコンバータ１０ａ内の複数台のコンバータセル３０（３０ａ〜３０ｘ）は、１次側の各直流端子１５ＡがＤＣ／ＤＣコンバータ１０ａの第１側端子５Ａに並列接続され、２次側の各直流端子１５Ｂが、ＤＣ／ＤＣコンバータ１０ａの第２側端子５Ｂの両極間で共通の電流が流れるように接続される。即ち、ＤＣ／ＤＣコンバータ１０ａを構成する複数台のコンバータセル３０は、入力側が並列接続され、出力側が共通の電流が流れるように接続される。

コンバータセル３０ａは、図１０に示すように構成される。なお、コンバータセル３０としては、種々の種類が存在し、例えば、定格電圧、変換容量、動作周波数などによって適切なものが選択される。また、他のコンバータセル３０ｂ〜３０ｘもコンバータセル３０ａと同様である。なお、この場合、コンバータセル３０ａの構成は、図３で示した上記実施の形態１によるＤＣ／ＤＣコンバータ１０ａと同様の回路構成である。
図１０に示すように、１次側のＤＣ／ＡＣ変換器１２は、直流端子１５Ａの両極間に接続された直流キャパシタ６ａと、それぞれ正極側と負極側の半導体素子としての半導体スイッチング素子Ｑ１１ａ〜Ｑ１４ａを直列接続してなる２つのスイッチングレグから成る第１フルブリッジ回路とから成る。２次側のＤＣ／ＡＣ変換器１３は、直流端子１５Ｂの両極間に接続された直流キャパシタ７ａと、それぞれ正極側と負極側の半導体素子としての半導体スイッチング素子Ｑ２１ａ〜Ｑ２４ａを直列接続してなる２つのスイッチングレグから成る第２フルブリッジ回路とから成る。ＤＣ／ＡＣ変換器１２の各スイッチングレグの中間接続点と、ＤＣ／ＡＣ変換器１３の各スイッチングレグの中間接続点との間に、変圧器としての単相変圧器１４が接続されている。なお、絶縁が不要の場合は、単相変圧器１４の代わりにインダクタンスＬＳのみを接続しても良い。

半導体スイッチング素子Ｑ１１ａ〜Ｑ２４ａには、例えば、ダイオードが逆並列に接続されたＩＧＢＴ等の自己消孤機能を有した半導体スイッチング素子を用いる。各半導体スイッチング素子Ｑ１１ａ〜Ｑ２４ａは、電流容量に応じて複数の半導体スイッチング素子を並列に組み合わせて使用してもよい。
この場合、各半導体スイッチング素子Ｑ１１ａ〜Ｑ２４ａにスナバキャパシタＣＳが並列に接続される。スナバキャパシタＣＳと交流出力線のインダクタンスＬＳとの作用により、各半導体スイッチング素子Ｑ１１ａ〜Ｑ２４ａのソフトスイッチングであるゼロ電圧スイッチングが可能となる。

セル制御部１４０ａは、コンバータセル３０ａ内の各半導体スイッチング素子Ｑ１１ａ〜Ｑ２４ａへのゲート信号Ｇ３０ａを生成して各半導体スイッチング素子Ｑ１１ａ〜Ｑ２４ａのスイッチングを制御する。
この場合、各半導体スイッチング素子Ｑ１１ａ〜Ｑ２４ａがソフトスイッチングすることで、スイッチング損失が低減可能となり、動作周波数を高め、単相変圧器１４の小型化が可能となる。

コンバータセル３０ａは、直流端子１５ＡがＤＣ／ＤＣコンバータ１０ａの第１側端子５Ａに並列に接続されているため、第１側端子５Ａに印加される直流電圧Ｖ１ａが直流端子１５Ａに印加される。そして、直流電圧Ｖ１ａを、ＤＣ／ＡＣ変換器１２、単相変圧器１４およびＤＣ／ＡＣ変換器１３を介して、直流端子１５Ｂに印加される直流電圧Ｖ２１ａに変換する回路であり、双方向の電力変換が自由に制御可能である。単相変圧器１４の巻数比は、１次側の直流電圧Ｖ１ａと２次側の直流電圧Ｖ２１ａとの比率に合わせるのが望ましい。
なお、複数台のコンバータセル３０から成るＤＣ／ＤＣコンバータ１０ａは、通常動作として１次側電圧Ｖ１ａを昇圧して２次側電圧Ｖ２１ａを出力するが、各コンバータセル３０は昇圧動作に限るものではない。
また、直流キャパシタ６ａ、７ａには電解コンデンサやフィルムコンデンサ等を用いる。直流キャパシタ６ａ、７ａには高周波の電流が流れるが、フィルムコンデンサを用いる場合は、高周波の電流による劣化を抑制でき長寿命化が図れる。

上述したように、ＤＣ／ＤＣコンバータ１０ａ内のＮ台のコンバータセル３０ａ〜３０ｘの直流端子１５Ｂは、ＤＣ／ＤＣコンバータ１０ａの第２側端子５Ｂの正負両端子間で共通の電流が流れるように接続される。
このため、ＤＣ／ＤＣコンバータ１０ａの第２側端子５Ｂの電圧Ｖ２ａは、各コンバータセル３０（３０ａ〜３０ｘ）の出力側の直流端子１５Ｂの電圧Ｖ２１（Ｖ２１ａ〜Ｖ２１ｘ）の和となる。これにより、ＤＣ／ＤＣコンバータ１０ａの出力電圧である第２側端子５Ｂの電圧Ｖ２ａは、式（５）で表すことができる。
Ｖ２ａ＝Ｖ２１ａ＋Ｖ２１ｂ＋・・・＋Ｖ２１ｘ ・・・（５）

このように構成されるＤＣ／ＤＣコンバータ１０ａの制御について、以下に説明する。
図１１に示すように、制御部１２０ａａは、ＤＣ／ＤＣコンバータ１０ａの入出力電圧Ｖ１ａ、Ｖ２ａを検出して、図示しない第１制御部１１０に送信する。なお、電圧Ｖ２ａの検出は、後述するように算出によるものである。また、各セル制御部１４０は、各コンバータセル３０の出力電圧となる直流端子１５Ｂの電圧Ｖ２１（Ｖ２１ａ〜Ｖ２１ｘ）を検出する手段を有し、検出した電圧Ｖ２１を制御部１２０ａａに送信する。

また、上記実施の形態１と同様に、指令電圧Ｖ２＊（＝（Ｖｏｕｔ／Ｍ））と、電力指令値Ｐ１０＊（＝（Ｐ＊／Ｍ））とが第１制御部１１０にて生成され、各ＤＣ／ＤＣコンバータ１０の第２制御部１２０に送信される。第２制御部１２０ａでは、受信した指令電圧Ｖ２＊と電力指令値Ｐ１０＊とを制御部１２０ａａに入力する。

制御部１２０ａａは、Ｖ２制御部１２１と、Ｖ２算出部１２５と、平均値算出部１２６とを有する。Ｖ２算出部１２５では、各セル制御部１４０から受信した電圧Ｖ２１に基づいて、上記式（５）を用いて電圧Ｖ２ａを算出する。Ｖ２制御部１２１には、第１制御部１１０からの指令電圧Ｖ２＊と電圧Ｖ２ａとが入力され、電圧Ｖ２ａが指令電圧Ｖ２＊に近づくように第１制御指令値１２１ｃを演算する。この第１制御指令値１２１ｃに、第１制御部１１０からの電力指令値Ｐ１０＊が加算されて、ＤＣ／ＤＣコンバータ１０ａを出力制御する制御指令Ｐ１０ａ＊が生成される。
平均値算出部１２６には、電圧Ｖ２ａと制御指令Ｐ１０ａ＊とが入力され、コンバータセル３０ａ〜３０ｘの台数Ｎで除算する。これにより、各コンバータセル３０の直流端子１５Ｂの電圧Ｖ２１に対するＢ電圧である指令電圧Ｖ２１＊（＝（Ｖ２ａ／Ｎ））と、各コンバータセル３０の制御に用いる第２制御指令値としての電力指令値Ｐ３０＊（＝（Ｐ１０ａ＊／Ｎ））とを生成する。そして、制御部１２０ａａは、各コンバータセル３０のセル制御部１４０に、指令電圧Ｖ２１＊と電力指令値Ｐ３０＊とをそれぞれ送信する。

各セル制御部１４０（１４０ａ〜１４０ｘ）は、指令電圧Ｖ２１＊と電力指令値Ｐ３０＊とに基づいて、各コンバータセル３０を制御するゲート信号Ｇ３０（Ｇ３０ａ〜Ｇ３０ｘ）を生成する。

次に、この実施の形態３による電力変換装置１００全体の制御について、図１２〜図１６に基づいて以下に説明する。
図１２は、電力変換装置１００の制御装置の全体構成、即ち、主回路全体の制御のための第１制御部１１０と、各ＤＣ／ＤＣコンバータ１０を制御するための第２制御部１２０（１２０ａ〜１２０ｈ）と、各補助コンバータ２０を制御するための第３制御部１３０（１３０ａ〜１３０ｇ）との全体構成を示すブロック図である。各第２制御部１２０は、各ＤＣ／ＤＣコンバータ１０の回路全体を制御する制御部１２０ａａと、各ＤＣ／ＤＣコンバータ１０内のＮ台のコンバータセル３０を制御するためのセル制御部１４０（１４０ａ〜１４０ｘ）とを備える。

図１３は、第１制御部１１０を示す制御ブロック図である。図１４は、ＤＣ／ＤＣコンバータ１０ａを制御するための制御部１２０ａａを示す制御ブロック図であり、図１５は、ＤＣ／ＤＣコンバータ１０ａ内のコンバータセル３０ａを制御するためのセル制御部１４０ａを示す制御ブロック図である。また、図１６は、補助コンバータ２０ａを制御するための第３制御部１３０ａを示す制御ブロック図である。
なお、図１４は、図１１内の制御部１２０ａａを詳細に示すものである。

図１２、図１３に示すように、第１制御部１１０では、各ＤＣ／ＤＣコンバータ１０の制御部１２０ａａから、各ＤＣ／ＤＣコンバータ１０の電圧Ｖ１（Ｖ１ａ〜Ｖ１ｈ）と電圧Ｖ２（Ｖ２ａ〜Ｖ２ｈ）とを受信する。そして、電圧Ｖ１（Ｖ１ａ〜Ｖ１ｈ）を各第３制御部１３０に送信する。
Ｖｉｎ算出部１１１では、上記式（１）を用いて入力電圧Ｖｉｎを算出し、Ｖｏｕｔ算出部１１２では、上記式（２）を用いて出力電圧Ｖｏｕｔを算出する。Ｖｉｎ制御部１１３では、与えられた目標電圧Ｖｉｎ＊と入力電圧Ｖｉｎとの偏差ΔＶｉｎが、減算器１１３ａにて演算される。制御器１１３ｂは、偏差ΔＶｉｎが０に近づくように、比例積分制御により第１指令としての電力指令Ｐ＊を生成する。

平均値算出部１１４には、出力電圧Ｖｏｕｔと電力指令Ｐ＊とが入力され、ＤＣ／ＤＣコンバータ１０ａ〜１０ｈの台数Ｍで除算する。これにより、各ＤＣ／ＤＣコンバータ１０の第２側端子５Ｂの電圧Ｖ２に対する指令電圧Ｖ２＊（＝（Ｖｏｕｔ／Ｍ））と、各ＤＣ／ＤＣコンバータ１０の制御に用いる電力指令値Ｐ１０＊（＝（Ｐ＊／Ｍ））とを生成する。生成された指令電圧Ｖ２＊と電力指令値Ｐ１０＊とは、信号分配器１１５により、各第２制御部１２０（１２０ａ〜１２０ｈ）内の制御部１２０ａａ〜１２０ｈａに送信される。

次に、ＤＣ／ＤＣコンバータ１０ａを制御する第２制御部１２０ａ内の制御部１２０ａａについて説明する。なお、他の第２制御部１２０ｂ〜１２０ｈ内の制御部１２０ｂａ〜１２０ｈａについても同様である。
図１２、図１４に示すように、制御部１２０ａａでは、第１制御部１１０からの指令電圧Ｖ２＊と電圧Ｖ２ａとが入力され、各セル制御部１４０（１４０ａ〜１４０ｘ）から、各コンバータセル３０の電圧Ｖ２１（Ｖ２１ａ〜Ｖ２１ｘ）を受信する。また、ＤＣ／ＤＣコンバータ１０ａの入出力電圧Ｖ１ａ、Ｖ２ａを、第１制御部１１０に送信する。

上述したように、Ｖ２算出部１２５では、各セル制御部１４０から受信した電圧Ｖ２１に基づいて、上記式（５）を用いて電圧Ｖ２ａを算出する。
Ｖ２制御部１２１では、第１制御部１１０からの指令電圧Ｖ２＊と電圧Ｖ２ａとの偏差ΔＶ２ａが、減算器１２１ａにて演算される。制御器１２１ｂは、偏差ΔＶ２ａが０に近づくように、比例制御により第１制御指令値１２１ｃを生成する。この第１制御指令値１２１ｃに、第１制御部１１０からの電力指令値Ｐ１０＊が加算されて、ＤＣ／ＤＣコンバータ１０ａを出力制御する制御指令Ｐ１０ａ＊が生成される。
平均値算出部１２６には、電圧Ｖ２ａと制御指令Ｐ１０ａ＊とが入力され、コンバータセル３０ａ〜３０ｘの台数Ｎで除算する。これにより、各コンバータセル３０の直流端子１５Ｂの電圧Ｖ２１に対する指令電圧Ｖ２１＊（＝（Ｖ２ａ／Ｎ））と、各コンバータセル３０の制御に用いる電力指令値Ｐ３０＊（＝（Ｐ１０ａ＊／Ｎ））とを生成する。生成された指令電圧Ｖ２１＊と電力指令値Ｐ３０＊とは、信号分配器１２７により、各セル制御部１４０（１４０ａ〜１４０ｘ）に送信される。

次に、ＤＣ／ＤＣコンバータ１０ａ内のコンバータセル３０ａを制御するセル制御部１４０ａについて説明する。なお、他のセル制御部１４０ｂ〜１４０ｘについても同様である。
図１２、図１５に示すように、セル制御部１４０ａは、制御部１２０ａａからの指令電圧Ｖ２１＊と電力指令値Ｐ３０＊とが入力される。また、コンバータセル３０ａの出力電圧となる直流端子１５Ｂの電圧Ｖ２１ａを検出し、検出した電圧Ｖ２１ａを制御部１２０ａａに送信する。

セル制御部１４０ａでは、制御部１２０ａａからの指令電圧Ｖ２１＊と電圧Ｖ２１ａとの偏差ΔＶ２１ａが減算器１４１ａにて演算される。制御器１４１ｂは、偏差ΔＶ２１ａが０に近づくように、比例制御により第３制御指令値１４１ｃを演算する。この第３制御指令値１４１ｃに、制御部１２０ａａからの電力指令値Ｐ３０＊（第２制御指令値）が加算されて、コンバータセル３０ａを出力制御する制御指令Ｐ３０ａ＊が生成される。
位相差生成器１４２は、制御指令Ｐ３０ａ＊に基づいて、コンバータセル３０ａ内のＤＣ／ＡＣ変換器１２とＤＣ／ＡＣ変換器１３とのスイッチング位相の差θ３０ａを出力する。ＰＷＭ信号生成器１４３は、位相差θ３０ａに基づいて、コンバータセル３０ａ内の各半導体スイッチング素子Ｑ１１ａ〜Ｑ２４ａをスイッチング制御するＰＷＭ信号であるゲート信号Ｇ３０ａを生成して出力する。

セル制御部１４０ａでは、コンバータセル３０ａを出力制御する制御指令Ｐ３０ａ＊を第３制御指令値１４１ｃと電力指令値Ｐ３０＊とを加算して生成しており、電力指令値Ｐ３０＊は、第１制御指令値１２１ｃと電力指令値Ｐ１０＊とを加算して生成されたものである。即ち、コンバータセル３０ａを出力制御する制御指令Ｐ３０ａ＊は、電力変換装置１００の入力電圧Ｖｉｎの変動を補償し、ＤＣ／ＤＣコンバータ１０ａの出力電圧Ｖ２ａの変動を補償し、さらにコンバータセル３０ａの出力電圧Ｖ２１ａの変動を補償するための電力指令である。

次に、補助コンバータ２０ａを制御する第３制御部１３０ａについて説明する。なお、他の第３制御部１３０ｂ〜１３０ｇについても同様である。
図１２、図１６に示すように、第３制御部１３０ａは、補助コンバータ２０ａのＰ端子２５Ａの電圧Ｖ１ａとＮ端子２５Ｂの電圧Ｖ１ｂとを、第１制御部１１０から受信する。
第３制御部１３０ａは、上記実施の形態１と同様に動作する。即ち、第３制御部１３０ａでは、Ｐ端子２５Ａの電圧Ｖ１ａとＮ端子２５Ｂの電圧Ｖ１ｂとの電圧差ΔＶ１ａｂが減算器１３１ａにて演算される。Ｖ１制御器１３１ｂは、電圧差ΔＶ１ａｂの１／２倍を補償して電圧差ΔＶ１ａｂが０に近づくように、比例積分制御により、補助コンバータ２０ａを出力制御する電力指令（制御指令）１３１ｃを生成する。この場合も、Ｐ端子２５Ａの電圧Ｖ１ａとＮ端子２５Ｂの電圧Ｖ１ｂとを比較し、高電圧側の端子の電圧が、電圧差ΔＶ１ａｂの１／２だけ電圧低下するように指令電圧を生成し、高電圧側から低電圧側に向かって電力授受され、２つの直流電圧が同等となるように制御される。

位相差生成器１３２は、電力指令１３１ｃに基づいて、補助コンバータ２０ａ内のＤＣ／ＡＣ変換器２とＤＣ／ＡＣ変換器３とのスイッチング位相の差θ２０ａを出力する。ＰＷＭ信号生成器１３３は、位相差θ２０ａに基づいて、補助コンバータ２０ａ内の各半導体スイッチング素子Ｑ１１〜Ｑ２４をスイッチング制御するＰＷＭ信号であるゲート信号Ｇ２０ａを生成して出力する。

上述したように、各コンバータセル３０および各補助コンバータ２０の送電電力は、１次側のＤＣ／ＡＣ変換器１２、２のスイッチング位相と、２次側のＤＣ／ＡＣ変換器１３、３のスイッチング位相との位相差θ［ｒａｄ］を算出して制御できる。
即ち、絶縁型でＤＣ／ＤＣ変換を行うコンバータセル３０では、出力電力を制御する位相差θを生成し、１次側回路と２次側回路との間で、位相差θ［ｒａｄ］だけ位相をずらしてスイッチングを実施することで送電電力Ｐを制御することができる。

この場合、図１０に示すコンバータセル３０ａを例にして説明する。１次側の直流端子１５Ａから２次側の直流端子１５Ｂへ送電される電力Ｐは以下の式（６）で表せる。
Ｐ＝（Ｖ１ａ・Ｖ２１ａ／ωＬＳ）・（θ−θ^２／π）
・・・（６）
ここで、ωはスイッチング周波数ｆｓｗに２πを乗じた値である。

さらに、コンバータセル３０ａの入力電圧Ｖ１ａと出力電圧Ｖ２１ａとが等しく、
Ｖ１ａ＝Ｖ２１ａ＝Ｖｄｃ
とすると、上記式（６）は以下の式（７）に変換できる。
Ｐ＝（Ｖｄｃ^２／ωＬＳ）・（θ−θ^２／π） ・・・（７）

上記式（７）より、送電電力を制御するための位相差θは、以下の式（８）で求めることができる。
θ＝π／２−√（π^２／４−（πＰ／Ｖｄｃ^２）・ωＬＳ）
・・・（８）

ここで、コンバータセル３０ａにおいて、２次側の直流キャパシタ７ａに印加される直流電圧Ｖ２１ａが、指令電圧Ｖ２１＊からΔＶ２１ａだけ変動した際に、直流キャパシタ７ａに蓄えられる静電エネルギＷは、以下の式（９）で求められる。
Ｗ＝（１／２）Ｃｄｃ（Ｖ２１＊±ΔＶ２１ａ）^２
＝（１／２）Ｃｄｃ（Ｖ２１＊^２＋ΔＶ２１ａ^２）
±Ｃｄｃ・Ｖ２１＊・ΔＶ２１ａ
・・・（９）
ここで、Ｃｄｃは、直流キャパシタ７ａの静電容量である。

通常、直流電圧の変動ΔＶ２１ａは指令電圧Ｖ２１＊と比べて僅かであるので、上記式（９）式は以下の式（１０）に変形できる。
Ｗ≒（１／２）Ｃｄｃ・Ｖ２１＊^２±Ｃｄｃ・Ｖ２１＊・ΔＶ２１
・・・（１０）

即ち、２次側の直流キャパシタ７ａに印加される直流電圧Ｖ２１ａの電圧変動ΔＶ２１ａにより発生する静電エネルギＷの変動量Δｗは、上記式（１０）の右辺第２項で表される。
従って、コンバータセル３０ａの出力電圧Ｖ２１ａの制御を行うには、静電エネルギＷの変動量Δｗを補償する電力Ｐａだけ、コンバータセル３０ａの送電電力から増減させればよい。変動量Δｗを補償する電力Ｐａは、以下の式（１１）で求められる。
Ｐａ＝（ｄ／ｄｔ）・Δｗ
＝Ｃｄｃ・Ｖ２１＊・（ｄ／ｄｔ）・ΔＶ２１ａ
・・・（１１）

上記式（１１）で求められる電力Ｐａは、２次側の直流キャパシタ７ａに印加される直流電圧Ｖ２１ａに発生するわずかな電圧変動ΔＶ２１ａを補償する電力であるため、コンバータセル３０ａの送電電力と比べて小さい。この場合、対応する位相差θａも小さくなるため、上記式（７）は以下の式（１２）のように近似できる。
Ｐａ≒（Ｖｄｃ^２／ωＬＳ）・θａ ・・・（１２）

上記式（１２）を変形すると、以下の式（１３）を求めることができる。
θａ≒（ωＬＳ／Ｖｄｃ^２）・Ｐａ ・・・（１３）
送電電力Ｐａを制御するための位相差θａを求める際、式（１３）を用いる事で、上記式（８）に比べて簡易に位相差を得ることができる。

この実施の形態では、各コンバータセル３０の制御、および各補助コンバータ２０の制御において、電力指令（制御指令）から位相差を演算する際に、上記式（１３）を用いて演算する。即ち、セル制御部１４０内の位相差生成器１４２、および第３制御部１３０内の位相差生成器１３２が、それぞれ位相差を演算する際に、上記式（１３）の右辺を演算した値を用いる。これにより、演算が容易になり各制御部１３０、１４０の構成も簡略化できる。

以上のように、この実施の形態３では、電力変換装置１００が複数のＤＣ／ＤＣコンバータ１０を接続して備え、２つのＤＣ／ＤＣコンバータ１０の間で入力側に、それぞれ補助コンバータ２０を備える。さらに、各ＤＣ／ＤＣコンバータ１０が複数台のコンバータセル３０で構成され、各ＤＣ／ＤＣコンバータ１０内の複数台のコンバータセル３０は、入力側が並列接続され、出力側が共通の電流が流れるように接続される。このため、上記実施の形態１と同様の効果が得られると共に、以下の効果が得られる。

複数台のコンバータセル３０の入力側を並列接続し、出力側を共通の電流が流れるように接続することにより、各ＤＣ／ＤＣコンバータ１０は大きな昇圧比を得ることができる。また、セル制御部１４０により、コンバータセル３０の各出力電圧は同等に制御され、電力負担をそれぞれ等しくすることができる。このため、部品のばらつきや検出器の検出誤差等の誤差を考慮したマージンを低減でき、コンバータセル３０の小型化、低コスト化が図れる。
また、補助コンバータ２０は、２つのＤＣ／ＤＣコンバータ１０の入力電圧の差電圧の１／２に相当する電力を送電するのみで良い。ＤＣ／ＤＣコンバータ１０の入力電圧は、該ＤＣ／ＤＣコンバータ１０内のコンバータセル３０の入力電圧と同じであるため、補助コンバータ２０は、コンバータセル３０よりも電力容量を小さくできる。

また、上記実施の形態では、第１制御部１１０は、入力電圧Ｖｉｎを制御する電力指令Ｐ＊の演算に比例積分制御を用い、第３制御部１３０は、各補助コンバータ２０の出力制御のための演算に比例積分制御を用いた。比例積分制御を用いる事で、電圧制御の制度をより高くすることができる。
ここで、電力変換装置１００の入力電圧Ｖｉｎは、送電システム１の電圧であるため、高精度に制御する必要がある。この場合、Ｖｉｎ制御部１１３は、比例積分制御器（制御器１１３ｂ）で構成したため、高精度に制御できる。

また、第２制御部１２０では、各ＤＣ／ＤＣコンバータ１０の出力制御のための第１制御指令値１２１ｃと、コンバータセル３０の出力制御のための第３制御指令値１４１ｃとの各演算に比例制御を用いた。
ＤＣ／ＤＣコンバータ１０の出力電圧Ｖ２は、平均値を指令電圧Ｖ２＊として制御される。比例制御を用いて演算した第１制御指令値１２１ｃは、平均値に対する変動分のみを補償する。同様に、比例制御を用いて演算した第３制御指令値１４１ｃは、コンバータセル３０の出力電圧の平均値に対する変動分のみを補償する。
全コンバータセル３０の出力電力を加算すると、平均値に対する変動分のみを補償する為の電力は打ち消し合い、最終的に電力変換装置１００の入力電圧Ｖｉｎを制御するための電力が残って出力される。このように、電力変換装置１００の入力電圧Ｖｉｎの制御と、各ＤＣ／ＤＣコンバータ１０および各コンバータセル３０の出力電圧制御は干渉せずに行うことが可能となる。

なお、上記実施の形態３では、ＤＣ／ＤＣコンバータ１０ａ内の各コンバータセル３０の出力電圧は、第２制御部１２０ａの各セル制御部１４０が検出するものとしたが、制御部１２０ａａで検出しても良く、また第１制御部１１０が検出しても良い。

また、この実施の形態３は、複数台のコンバータセル３０で構成される各ＤＣ／ＤＣコンバータ１０を実施の形態１に適用したが、上記実施の形態２に適用しても良い。即ち、２つのＤＣ／ＤＣコンバータ１０の間で出力側に、それぞれ補助コンバータ２０を備えるものでも良く、同様の効果が得られる。

実施の形態４．
上記各実施の形態１〜３で用いたＤＣ／ＤＣコンバータ１０、補助コンバータ２０、コンバータセル３０は、２つのスイッチングレグから成るフルブリッジ回路を変圧器の両側にそれぞれ備えた構成であったが、三相ブリッジ回路を備えた構成でも良い。
この実施の形態４による電力変換装置では、上記実施の形態３で示したコンバータセルを、３つのスイッチングレグから成る三相ブリッジ回路を変圧器の両側にそれぞれ備えた構成にした。その他の構成は上記実施の形態３と同様である。

この場合も、ＤＣ／ＤＣコンバータ１０は、第１側端子５Ａと第２側端子５Ｂとの間に複数のコンバータセル４０を備える。また、電力変換装置１００の制御装置は、主回路全体の制御のための第１制御部１１０と、各ＤＣ／ＤＣコンバータ１０を制御するための第２制御部１２０と、各補助コンバータ２０を制御するための第３制御部１３０とを備える。そして、各第２制御部１２０は、ＤＣ／ＤＣコンバータ１０のための制御部と各コンバータセル４０を制御するためのセル制御部１４０とを備える。
図１７は、この実施の形態４によるコンバータセル４０の回路図である。
各コンバータセル４０は、Ａ端子としての１次側の直流端子１５Ａと、Ｂ端子としての２次側の直流端子１５Ｂとの間に、１次側のＤＣ／ＡＣ変換器２２と、２次側のＤＣ／ＡＣ変換器２３と、変圧器としての三相変圧器２４とを備える。また、セル制御部１４０は、各コンバータセル４０毎に設けられる。

ＤＣ／ＤＣコンバータ１０内の複数台のコンバータセル４０は、１次側の各直流端子１５ＡがＤＣ／ＤＣコンバータ１０の第１側端子５Ａに並列接続され、２次側の各直流端子１５Ｂが、ＤＣ／ＤＣコンバータ１０の第２側端子５Ｂの両極間で共通の電流が流れるように接続される。即ち、ＤＣ／ＤＣコンバータ１０を構成する複数台のコンバータセル４０は、入力側が並列接続され、出力側が共通の電流が流れるように接続される。

図１７に示すように、１次側のＤＣ／ＡＣ変換器２２は、直流端子１５Ａの両極間に接続された直流キャパシタ６ａと、それぞれ正極側と負極側の半導体素子としての半導体スイッチング素子Ｑ１１ａ〜Ｑ１６ａを直列接続してなる３つのスイッチングレグから成る第１三相ブリッジ回路とから成る。２次側のＤＣ／ＡＣ変換器２３は、直流端子１５Ｂの両極間に接続された直流キャパシタ７ａと、それぞれ正極側と負極側の半導体素子としての半導体スイッチング素子Ｑ２１ａ〜Ｑ２６ａを直列接続してなる３つのスイッチングレグから成る第２三相ブリッジ回路とから成る。ＤＣ／ＡＣ変換器２２の各スイッチングレグの中間接続点と、ＤＣ／ＡＣ変換器２３の各スイッチングレグの中間接続点との間に、三相変圧器２４が接続されている。

半導体スイッチング素子Ｑ１１ａ〜Ｑ２６ａには、例えば、ダイオードが逆並列に接続されたＩＧＢＴ等の自己消孤機能を有した半導体スイッチング素子を用いる。各半導体スイッチング素子Ｑ１１ａ〜Ｑ２６ａは、電流容量に応じて複数の半導体スイッチング素子を並列に組み合わせて使用してもよい。
この場合、各半導体スイッチング素子Ｑ１１ａ〜Ｑ２６ａにスナバキャパシタＣＳが並列に接続される。スナバキャパシタＣＳと交流出力線のインダクタンスＬＳとの作用により、各半導体スイッチング素子Ｑ１１ａ〜Ｑ２６ａのソフトスイッチングであるゼロ電圧スイッチングが可能となる。

セル制御部１４０は、コンバータセル４０内の各半導体スイッチング素子Ｑ１１ａ〜Ｑ２６ａへのゲート信号Ｇ４０を生成して各半導体スイッチング素子Ｑ１１ａ〜Ｑ２６ａのスイッチングを制御する。
この場合、各半導体スイッチング素子Ｑ１１ａ〜Ｑ２６ａがソフトスイッチングすることで、スイッチング損失が低減可能となり、動作周波数を高め、三相変圧器２４の小型化が可能となる。
なお、三相変圧器２４は、三相の１台の変圧器に限らず、単相変圧器を３台用いてもよい。上記実施の形態３と同様に、三相変圧器２４の漏れインダクタンスＬＳを図示しているが、必ずしも三相変圧器２４の漏れインダクタンスである必要はなく、追加のインダクタンスを使用してもよい。なお、絶縁が不要の場合は、三相変圧器２４の代わりにインダクタンスＬＳのみを接続しても良い。

コンバータセル４０は、三相ブリッジ回路を用いる為、直流キャパシタ６ａ、７ａに流れるリプル電流を減少させることができ、直流キャパシタ６ａ、７ａの容量を低減することができる。このため、電力変換装置１００の小型化が可能になる。

この実施の形態においても、コンバータセル４０は、直流端子１５ＡがＤＣ／ＤＣコンバータ１０の第１側端子５Ａに並列に接続されているため、第１側端子５Ａに印加される直流電圧Ｖ１ａが直流端子１５Ａに印加される。そして、直流電圧Ｖ１ａを、ＤＣ／ＡＣ変換器２２、三相変圧器２４およびＤＣ／ＡＣ変換器２３を介して、直流端子１５Ｂに印加される直流電圧Ｖ２１ａに変換する回路であり、双方向の電力変換が自由に制御可能である。三相変圧器２４の巻数比は、１次側の直流電圧Ｖ１ａと２次側の直流電圧Ｖ２１ａとの比率に合わせるのが望ましい。
なお、複数台のコンバータセル４０から成るＤＣ／ＤＣコンバータ１０は、通常動作として１次側電圧Ｖ１ａを昇圧して２次側電圧Ｖ２ａを出力するが、各コンバータセル４０は昇圧動作に限るものではない。

上記実施の形態３と同様に、各コンバータセル４０の送電電力は、１次側のＤＣ／ＡＣ変換器２２のスイッチング位相と、２次側のＤＣ／ＡＣ変換器２３のスイッチング位相との位相差θ［ｒａｄ］を算出して制御できる。
即ち、絶縁型でＤＣ／ＤＣ変換を行うコンバータセル４０では、出力電力を制御する位相差θを生成し、１次側回路と２次側回路との間で、位相差θ［ｒａｄ］だけ位相をずらしてスイッチングを実施することで送電電力Ｐを制御することができる。

この場合、図１７に示すコンバータセル４０を例にして説明する。１次側の直流端子１５Ａから２次側の直流端子１５Ｂへ送電される電力Ｐは以下の式（１４）で表せる。
Ｐ＝（Ｖ１ａ・Ｖ２１ａ／ωＬＳ）
・［（２／３）・θ−θ^２／（２π）］
・・・（１４）
ここで、ωはスイッチング周波数ｆｓｗに２πを乗じた値である。

さらに、コンバータセル４０の入力電圧Ｖ１ａと出力電圧Ｖ２１ａとが等しく、
Ｖ１ａ＝Ｖ２１ａ＝Ｖｄｃ
とすると、上記式（１４）は以下の式（１５）に変換できる。
Ｐ＝（Ｖｄｃ^２／ωＬＳ）・［（２／３）・θ−θ^２／（２π）］
・・・（１５）

上記式（１５）より、送電電力を制御するための位相差θは、以下の式（１６）で求めることができる。
θ＝２π／３−√（４π^２／９−（２πＰ／Ｖｄｃ^２）・ωＬＳ）
・・・（１６）

上記実施の形態３と同様に、通常、直流電圧の変動ΔＶ２１ａは指令電圧Ｖ２１＊と比べて僅かである。コンバータセル４０の出力電圧Ｖ２１ａの制御を行うには、２次側の直流キャパシタ７ａに発生する僅かな電圧変動ΔＶ２１ａを補償する電力であるため、コンバータセル４０の送電電力と比べて小さい。この僅かな電圧変動ΔＶ２１ａを補償する電力Ｐａに対応する位相差も小さくなるため、上記実施の形態３と同様に、上記式（１５）は以下の式（１７）のように近似できる。
Ｐａ≒（２／３）・（Ｖｄｃ^２／ωＬＳ）・θａ ・・・（１７）

上記式（１７）を変形すると、以下の式（１８）を求めることができる。
θａ≒（３／２）・（ωＬＳ／Ｖｄｃ^２）・Ｐａ ・・・（１８）
送電電力Ｐａを制御するための位相差θａは、式（１８）を用いて求めることができ、上記式（１６）に比べて簡易に位相差を得ることができる。

この実施の形態では、各コンバータセル４０の制御において、電力指令（制御指令）から位相差を演算する際に、上記式（１８）を用いて演算する。即ち、セル制御部１４０内の位相差生成器１４２がそれぞれ位相差を演算する際に、上記式（１８）の右辺を演算した値を用いる。これにより、セル制御部１４０の構成も簡略化できる。

以上のように、この実施の形態４では、電力変換装置１００が複数のＤＣ／ＤＣコンバータ１０を接続して備え、ＤＣ／ＤＣコンバータ１０の間で入力側に、それぞれ補助コンバータ２０を備える。さらに、各ＤＣ／ＤＣコンバータ１０が複数台のコンバータセル４０で構成され、各ＤＣ／ＤＣコンバータ１０内の複数台のコンバータセル４０は、入力側が並列接続され、出力側が共通の電流が流れるように接続される。このため、上記実施の形態３と同様の効果が得られる。
また、コンバータセル４０は、三相ブリッジ回路を用いる為、直流キャパシタ６ａ、７ａに流れるリプル電流を減少させることができ、電力変換装置１００の小型化が可能になる。

なお、この実施の形態では、複数台のコンバータセル４０で構成される各ＤＣ／ＤＣコンバータ１０を実施の形態１に適用したが、上記実施の形態２に適用しても良い。即ち、２つのＤＣ／ＤＣコンバータ１０の間で出力側に、それぞれ補助コンバータ２０を備えるものでも良く、同様の効果が得られる。

また、補助コンバータ２０も、図１７に示すような、三相ブリッジ回路を三相変圧器２４の両側にそれぞれ備えて構成されるものでも良い。この場合、位相差生成器１３２がそれぞれ位相差を演算する際に、上記式（１８）の右辺を演算した値を用いる。これにより、第３制御部１３０の構成も簡略化できる。

さらにまた、図１７に示す同様の回路構成を、上記実施の形態１、２における各ＤＣ／ＤＣコンバータ１０に適用しても良く、同様の効果が得られる。

また、上記各実施の形態で用いたＤＣ／ＤＣコンバータ１０、補助コンバータ２０、コンバータセル３０、４０内の半導体スイッチング素子Ｑには、通常、珪素を使用するが、バンドギャップが珪素より大きいワイドバンドギャップ半導体である炭化珪素や窒化ガリウムまたはダイヤモンド等を使用した半導体スイッチング素子を利用しても良い。これにより、より高い電圧で利用することが可能となり、さらにスイッチングの高速化が可能であるため変圧器４、１４、２４の小型化が可能となる。

なお、この発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (19)

1. それぞれ正負両端子からなる第１直流端子と第２直流端子との間に、２以上であるＭ台のＤＣ／ＤＣコンバータを備えて、上記第１直流端子と上記第２直流端子との間で電力伝送を行う電力変換器と、上記電力変換器を制御する制御装置とを備えた電力変換装置において、
   上記電力変換器は、２つの上記ＤＣ／ＤＣコンバータの間にそれぞれ接続されて該２つのＤＣ／ＤＣコンバータの電力をバランスさせる１以上のバランス回路をさらに備え、
   上記Ｍ台のＤＣ／ＤＣコンバータは、入出力の一方を第１側、他方を第２側とし、該各ＤＣ／ＤＣコンバータの第１側端子が、上記第１直流端子の正負両端子間で電流が共通に流れるように接続され、該各ＤＣ／ＤＣコンバータの第２側端子が、上記第２直流端子の正負両端子間で電流が共通に流れるように接続され、
   上記各バランス回路は、上記２つのＤＣ／ＤＣコンバータの該２組の第１側端子の間に接続されて、該２組の第１側端子の間で電力授受を行う、
   電力変換装置。
2. 上記電力変換器は、上記バランス回路をＭ−１台備え、該バランス回路は、ＤＣ／ＤＣ変換を行う補助コンバータである、
   請求項１に記載の電力変換装置。
3. 上記制御装置は、上記第１、第２直流端子の内、入力端子の電圧が目標電圧に近づくように第１指令を生成すると共に、上記各ＤＣ／ＤＣコンバータの上記第２側端子の指令電圧を、上記第２直流端子の電圧から算出する第１制御部と、上記第１指令と上記指令電圧とに基づいて、上記各ＤＣ／ＤＣコンバータの上記第２側端子の電圧が上記指令電圧に近づくように上記各ＤＣ／ＤＣコンバータを出力制御する第２制御部と、上記各バランス回路の入出力電圧を制御する第３制御部とを備え、上記各ＤＣ／ＤＣコンバータおよび上記各バランス回路を出力制御する、
   請求項１または請求項２に記載の電力変換装置。
4. 上記第３制御部は、上記２つのＤＣ／ＤＣコンバータの上記２組の第１側端子の直流電圧を同等にするように、上記各バランス回路を出力制御する、
   請求項３に記載の電力変換装置。
5. 上記第３制御部は、上記各バランス回路の入出力電圧となる上記２組の第１側端子の直流電圧の高電圧側から低電圧側へ電力授受されるように、上記各バランス回路を出力制御する、
   請求項４に記載の電力変換装置。
6. 上記各ＤＣ／ＤＣコンバータの上記第２側端子の上記指令電圧は、上記第２直流端子の電圧を上記ＤＣ／ＤＣコンバータの台数Ｍで除算して求める、
   請求項３から請求項５のいずれか１項に記載の電力変換装置。
7. 上記第２制御部は、上記各ＤＣ／ＤＣコンバータの上記第２側端子の電圧が上記指令電圧に近づくように第１制御指令値を演算し、上記第１制御部にて生成された上記第１指令を上記ＤＣ／ＤＣコンバータの個数Ｍで除算して求めた値を上記第１制御指令値に加算することにより、上記各ＤＣ／ＤＣコンバータを出力制御する制御指令を演算する、
   請求項６に記載の電力変換装置。
8. 上記電力変換器は、上記第１直流端子に入力される直流電圧を昇圧して上記第２直流端子に出力するもので、上記各ＤＣ／ＤＣコンバータは、上記第１側を入力側、上記第２側を出力側として動作し、上記各バランス回路は、上記ＤＣ／ＤＣコンバータの入力側に配設される、
   請求項１から請求項７のいずれか１項に記載の電力変換装置。
9. 上記電力変換器は、上記第２直流端子に入力される直流電圧を昇圧して上記第１直流端子に出力するもので、上記各ＤＣ／ＤＣコンバータは、上記第２側を入力側、上記第１側を出力側として動作し、上記各バランス回路は、上記ＤＣ／ＤＣコンバータの出力側に配設される、
   請求項１から請求項７のいずれか１項に記載の電力変換装置。
10. 上記各ＤＣ／ＤＣコンバータは、
    上記第１側端子の両極間に接続され、それぞれ正極側と負極側の半導体素子を直列接続してなる２つのスイッチングレグから成る第１フルブリッジ回路と、
    上記第２側端子の両極間に接続され、それぞれ正極側と負極側の半導体素子を直列接続してなる２つのスイッチングレグから成る第２フルブリッジ回路と、
    上記第１フルブリッジ回路の上記各スイッチングレグの中間接続点と上記第２フルブリッジ回路の上記各スイッチングレグの中間接続点との間に接続された変圧器とを備え、
    上記第１、第２フルブリッジ回路内の上記半導体素子は、スナバキャパシタが並列接続される半導体スイッチング素子である、
    請求項１から請求項９のいずれか１項に記載の電力変換装置。
11. 上記各ＤＣ／ＤＣコンバータは複数台のコンバータセルを備え、該各コンバータセルが、それぞれ上記第１フルブリッジ回路と上記第２フルブリッジ回路と上記変圧器とを備え、
    上記各ＤＣ／ＤＣコンバータ内の上記複数台のコンバータセルは、上記各第１フルブリッジ回路の直流端子が上記ＤＣ／ＤＣコンバータの上記第１側端子に並列接続され、上記各第２フルブリッジ回路の直流端子が、当該ＤＣ／ＤＣコンバータの上記第２側端子の両極間で電流が共通に流れるように接続される、
    請求項１０に記載の電力変換装置。
12. 上記各ＤＣ／ＤＣコンバータは、
    上記第１側端子の両極間に接続され、それぞれ正極側と負極側の半導体素子を直列接続してなる３つのスイッチングレグから成る第１三相ブリッジ回路と、
    上記第２側端子の両極間に接続され、それぞれ正極側と負極側の半導体素子を直列接続してなる３つのスイッチングレグから成る第２三相ブリッジ回路と、
    上記第１三相ブリッジ回路の上記各スイッチングレグの中間接続点と上記第２三相ブリッジ回路の上記各スイッチングレグの中間接続点との間に接続された変圧器と、
    を備え、上記第１、第２三相ブリッジ回路内の上記半導体素子は、スナバキャパシタが並列接続される半導体スイッチング素子である、
    請求項１から請求項９のいずれか１項に記載の電力変換装置。
13. 上記各ＤＣ／ＤＣコンバータは複数台のコンバータセルを備え、該各コンバータセルが、それぞれ上記第１三相ブリッジ回路と上記第２三相ブリッジ回路と上記変圧器とを備え、
    上記各ＤＣ／ＤＣコンバータ内の上記複数台のコンバータセルは、上記各第１三相ブリッジ回路の直流端子が上記ＤＣ／ＤＣコンバータの上記第１側端子に並列接続され、上記各第２三相ブリッジ回路の直流端子が、当該ＤＣ／ＤＣコンバータの上記第２側端子の両極間で電流が共通に流れるように接続される、
    請求項１２に記載の電力変換装置。
14. 上記各バランス回路は、
    上記２組の第１側端子の内、１方の両極間に接続され、それぞれ正極側と負極側の半導体素子を直列接続してなる２つのスイッチングレグから成る第３フルブリッジ回路と、
    上記２組の第１側端子の内、他方の両極間に接続され、それぞれ正極側と負極側の半導体素子を直列接続してなる２つのスイッチングレグから成る第４フルブリッジ回路と、
    上記第３フルブリッジ回路の上記各スイッチングレグの中間接続点と上記第４フルブリッジ回路の上記各スイッチングレグの中間接続点との間に接続された変圧器とを備え、
    上記第３、第４フルブリッジ回路内の上記半導体素子は、スナバキャパシタが並列接続される半導体スイッチング素子である、
    請求項１から請求項１３のいずれか１項に記載の電力変換装置。
15. 上記各バランス回路は、
    上記２組の第１側端子の内、１方の両極間に接続され、それぞれ正極側と負極側の半導体素子を直列接続してなる３つのスイッチングレグから成る第３三相ブリッジ回路と、
    上記２組の第１側端子の内、他方の両極間に接続され、それぞれ正極側と負極側の半導体素子を直列接続してなる３つのスイッチングレグから成る第４三相ブリッジ回路と、
    上記第３三相ブリッジ回路の上記各スイッチングレグの中間接続点と上記第４三相ブリッジ回路の上記各スイッチングレグの中間接続点との間に接続された変圧器とを備え、
    上記第３、第４三相ブリッジ回路内の上記半導体素子は、スナバキャパシタが並列接続される半導体スイッチング素子である、
    請求項１から請求項１３のいずれか１項に記載の電力変換装置。
16. 上記各ＤＣ／ＤＣコンバータは、それぞれＤＣ／ＤＣ変換を行うＮ台のコンバータセルを、一方側の直流端子であるＡ端子を該ＤＣ／ＤＣコンバータの上記第１側端子に並列接続し、他方側の直流端子であるＢ端子を該ＤＣ／ＤＣコンバータの上記第２側端子の両極間で電流が共通に流れるように接続して備え、
    上記第２制御部は、上記各コンバータセルの上記Ｂ端子の電圧が指令電圧であるＢ電圧に近づくように上記各コンバータセルを出力制御するセル制御部を備え、上記各ＤＣ／ＤＣコンバータの上記第２側端子の電圧、および上記各ＤＣ／ＤＣコンバータの上記制御指令をそれぞれ上記各コンバータセルの台数Ｎで除算して上記Ｂ電圧および第２制御指令値を演算し、
    上記セル制御部は、上記各コンバータセルの上記Ｂ端子の電圧が上記Ｂ電圧に近づくように第３制御指令値を演算し、該第３制御指令値に上記第２制御指令値を加算することにより、上記各コンバータセルを出力制御する制御指令を演算する、
    請求項７に記載の電力変換装置。
17. 上記第１制御部は、上記入力端子の電圧を制御する上記第１指令の演算に比例積分制御を用い、上記第２制御部は、上記各ＤＣ／ＤＣコンバータの出力制御のための上記第１制御指令値および上記第３制御指令値の演算に比例制御を用い、上記第３制御部は、上記各バランス回路の出力制御のための演算に比例積分制御を用いる、
    請求項１６に記載の電力変換装置。
18. 上記半導体スイッチング素子は、珪素よりバンドギャップが広いワイドバンドギャップ半導体による、
    請求項１０から請求項１５のいずれか１項に記載の電力変換装置。
19. 複数の発電装置からの発電電力を集電した直流電力が入力され、該直流電力を昇圧して直流送電線に出力する、
    請求項１から請求項１８のいずれか１項に記載の電力変換装置。

Images