WO2016152366A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2016152366A1
WO2016152366A1 PCT/JP2016/055501 JP2016055501W WO2016152366A1 WO 2016152366 A1 WO2016152366 A1 WO 2016152366A1 JP 2016055501 W JP2016055501 W JP 2016055501W WO 2016152366 A1 WO2016152366 A1 WO 2016152366A1
Authority
WO
WIPO (PCT)
Prior art keywords
power
converter
primary
semiconductor switching
voltage
Prior art date
Application number
PCT/JP2016/055501
Other languages
English (en)
French (fr)
Inventor
拓志 地道
奥田　達也
森　修
卓治 石橋
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2017507622A priority Critical patent/JP6203450B2/ja
Priority to US15/556,187 priority patent/US10044282B2/en
Priority to EP22175788.3A priority patent/EP4096085A1/en
Priority to EP16768269.9A priority patent/EP3276809A4/en
Publication of WO2016152366A1 publication Critical patent/WO2016152366A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33584—Bidirectional converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33515—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/083—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the ignition at the zero crossing of the voltage or the current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/346—Passive non-dissipative snubbers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a power conversion device that performs power conversion between DC power and DC power using a semiconductor switching element, and more particularly to a technique for reducing power loss generated in the semiconductor switching element.
  • a power converter for converting DC power to DC power has been proposed.
  • a single-phase full-bridge converter is configured using a semiconductor switching element.
  • the single-phase full-bridge converter is a converter that converts DC power into AC power, or converts AC power into DC power.
  • the power converter which can perform DC / DC conversion which insulated the primary side and the secondary side by using the two single phase full bridge converters, and connecting each alternating current terminal via a transformer. Realized.
  • Non-Patent Document 1 There is also a DC / DC conversion circuit that uses two three-phase bridge converters instead of a single-phase full bridge, and connects each AC terminal via a three-phase transformer (for example, Patent Document 1, Non-Patent Document 1). Patent Document 1). Furthermore, by using a snubber capacitor for each semiconductor switching element, and realizing soft switching, that is, zero voltage switching that turns on the semiconductor switching element at zero voltage, a power conversion device that performs DC / DC conversion with low loss Has also been introduced (see, for example, Non-Patent Document 2).
  • An object of the present invention is to obtain a power conversion device that can surely realize zero voltage switching and convert DC power to DC power with low loss.
  • the power conversion device includes a plurality of primary-side switching legs connected between both poles of a primary-side capacitor, each of which includes a positive-electrode side and a negative-side semiconductor element connected in parallel to each other in series.
  • a primary-side converter that performs power conversion between the primary-side AC terminal drawn from the intermediate connection point of each primary-side switching leg and the primary-side capacitor, and a secondary-side capacitor
  • a plurality of secondary-side switching legs connected between the two poles and connected in series with the positive-electrode and negative-electrode semiconductor elements, and a secondary led out from an intermediate connection point of each of the secondary-side switching legs
  • a secondary converter that performs power conversion between the AC terminal on the side and the secondary capacitor, and an inductor connected between the AC terminal on the primary side and the AC terminal on the secondary side Comprising a Nsu element, and a control unit for transmitting and receiving electric DC power between the capacitor of the secondary side to the primary side of the capacitor by turning on and off the semiconductor switching elements constitu
  • the polarity of the current flowing through the AC terminal changes after the charging / discharging of the snubber capacitor accompanying the change in the on / off state of the semiconductor element is completed. In this way, the capacitance is set.
  • the control device turns on the semiconductor switching element with a voltage of zero during a short-circuit prevention period Td for preventing a short circuit due to simultaneous ON operation of the semiconductor switching elements on the positive electrode side and the negative electrode side in the same switching leg.
  • the on / off control is performed by setting so as to realize the zero voltage switching to be operated.
  • the short-circuit prevention period Td of the primary-side converter is set so as to prevent a phenomenon in which the snubber capacitor connected to the semiconductor switching element is short-circuited by the ON operation of the semiconductor switching element.
  • the short-circuit prevention period Td in the converter on either the primary side or the secondary side has a polarity of an alternating current flowing in the inductance element from the start point of the short-circuit prevention period Td when the converter performs a power transmission operation.
  • the relationship with the current polarity reversal time Tcmtt which is the time until reversal, is set so as to satisfy Td ⁇ Tcmtt.
  • the power conversion device is creatively focused on determining whether the short-circuit prevention period can be achieved by determining whether the zero-voltage switching can be realized, and as described above, by appropriately setting the short-circuit prevention period, In addition, zero voltage switching can be realized and DC power can be converted to DC power with low loss.
  • Embodiment 1 of this invention It is a figure which shows the whole structure of the power converter device in Embodiment 1 of this invention.
  • 2 is a timing chart showing a switching operation of each semiconductor switching element in the power conversion device of FIG. 1.
  • Embodiment 1 of this invention it is a timing chart which shows the change of the voltage current of each part paying attention to the switching operation of the converter of the power transmission side especially.
  • Embodiment 1 of this invention it is a timing chart which shows the change of the voltage current of each part paying attention to the switching operation of the converter of a receiving side especially. It is a circuit diagram which shows the state through which an electric current flows in each MODE of FIG. It is a figure which shows the whole structure of the power converter device in Embodiment 2 of this invention. In Embodiment 2 of this invention, it is a timing chart which shows the change of the voltage current of each part paying attention to the switching operation of the converter of the power transmission side especially.
  • FIG. 10 is a circuit diagram showing a state of current flow in each MODE of FIG. 9.
  • FIG. 10 is a circuit diagram showing a state of current flow in each MODE of FIG. 9.
  • Embodiment 2 of this invention It is a circuit diagram which shows the state through which a current flows in the comparative example of Embodiment 2 of this invention on the conditions by which a snubber capacitor is short-circuited by the ON operation of a semiconductor switching element.
  • it is a timing chart which shows the change of the voltage current of each part paying attention to the switching operation of the converter of a receiving side especially.
  • It is a circuit diagram which shows the state through which an electric current flows in each MODE of FIG.
  • It is a circuit diagram which shows the state through which a current flows in the comparative example of Embodiment 2 of this invention on the conditions by which a snubber capacitor is short-circuited by the ON operation of a semiconductor switching element.
  • It is a figure which shows the whole structure of the power converter device in Embodiment 3 of this invention.
  • It is a figure which shows the main circuit structure of the power converter device in Embodiment 4 of this invention.
  • FIG. 1 is a diagram showing an overall configuration of a power conversion device according to Embodiment 1 of the present invention.
  • This power conversion device includes a main circuit having two converters 1, 2 on the primary side and a secondary side of a single-phase full-bridge configuration, and one single-phase transformer TR, and a control device 10, and includes a primary side
  • the DC power of the primary side capacitor Cdc1 to which the DC voltage Vdc1 is applied is converted to the DC power of the secondary side capacitor Cdc2 to which the secondary side DC voltage Vdc2 is applied via the transformer TR.
  • FIG. 1 is merely an example, and any DC converter that converts DC power to DC power using a bridge composed of semiconductor switching elements Q is within the scope of application of the present invention.
  • the capacitor Cdc1 side is the primary side and the capacitor Cdc2 side is the secondary side across the transformer TR.
  • the circuit of FIG. 1 can perform power conversion to freely transmit and receive power between the primary side and the secondary side, and the direction of the power can be freely controlled.
  • a pair of a semiconductor switching element Q11 on the positive electrode side and a semiconductor switching element Q12 on the negative electrode side, and free-wheeling diodes D11 and D12 connected in antiparallel thereto, are connected in series with each other to switch the switching leg S11.
  • Both ends of the switching leg S11 are connected to the capacitor Cdc1.
  • the intermediate connection point of the switching leg S11 is connected to one of the AC terminals of the primary winding W1 of the transformer TR.
  • the semiconductor switching element Q (Q11-Q14, Q21-Q24) and the freewheeling diode D (D11-D14, D21-D24) constitute the semiconductor element according to claim 1 of the present application.
  • An inductance Ls in FIG. 1 as an inductance element indicates a leakage inductance of the transformer TR, and Ls / 2 is equivalently arranged on the primary side and the secondary side.
  • the inductance Ls does not necessarily need to use only the leakage inductance of the transformer TR, and an additional inductance may be connected.
  • the second switching leg S12 is formed by using the semiconductor switching elements Q13 and Q14 and the freewheeling diodes D13 and D14, and both ends thereof are connected to the capacitor Cdc1, and the intermediate connection point is a winding on the primary side of the transformer TR. Connect to the other of the AC terminals of W1.
  • the converter 1 on the primary side in FIG. 1 uses two switching legs S11 and S12, it is generally called a single-phase full bridge circuit, an H bridge circuit, or the like.
  • the semiconductor switching elements Q21, Q22, Q23, Q24 and a pair of free-wheeling diodes D21, D22, D23, D24 connected in reverse parallel thereto are used as in the primary side.
  • a single-phase full bridge circuit is formed by two switching legs S21 and S22.
  • the capacitor Cdc2 is connected to the DC side of the converter 2, and the AC terminal of the secondary winding W2 of the transformer TR is connected to the AC side.
  • the circuit of FIG. 1 is a circuit that, after converting a DC voltage to an AC voltage, ensures insulation through a transformer TR and converts the AC voltage to a DC voltage. If insulation is not required, only an inductance equivalent to Ls may be connected as an inductance element.
  • an electrolytic capacitor or a film capacitor can be used for the capacitors Cdc1 and Cdc2.
  • a high-frequency current flows in the capacitors Cdc1 and Cdc2
  • the life can be extended by using a film capacitor.
  • Semiconductor switching elements Q11, Q12, Q13, Q14 and Q21, Q22, Q23, Q24 include IGBT (Insulated-Gate Bipolar Transistor), GCT (Gate Commutated Turn-off thyristor), MOSFET (Metal-Oxide-Semiconductor Field-Effect Use semiconductor switching elements such as transistors.
  • the semiconductor switching element may connect a plurality of semiconductor switching elements in parallel according to the current capacity.
  • the turns ratio of transformer TR (the ratio of the number of turns of primary side winding W1 to the number of turns of secondary side winding W2) is adjusted to the ratio between primary side DC voltage Vdc1 and secondary side DC voltage Vdc2. Is preferred. For example, when the DC voltage on the primary side is 1 kV and the DC voltage on the secondary side is 3 kV, the turns ratio of the transformer TR is 1: 3. In the following description, it is assumed that the secondary side DC voltage Vdc2 is converted into the primary side equivalent using the turns ratio of the transformer TR.
  • the control device 10 sends and receives drive signals to the semiconductor switching elements Q11, Q12, Q13, Q14 and Q21, Q22, Q23, Q24 to control their on / off, thereby transmitting and receiving between the primary side and the secondary side.
  • the electric power P to be controlled can be controlled.
  • FIG. 2 is a timing chart showing the operation of each unit based on the control of the control device 10, and the semiconductor switching elements Q11, Q12, Q13, Q14 and Q21, Q22, Q23, Q24 are turned on / off and the primary side and The output voltages v1 and v2 of the converters 1 and 2 on the secondary side and the output current i1 on the primary side are shown.
  • the semiconductor switching elements Q11 and Q14 operate in the same switching state, and the semiconductor switching elements Q12 and Q13 operate in the same switching state.
  • the semiconductor switching elements Q11 and Q14 and the semiconductor switching elements Q12 and Q13 are not turned on at the same time.
  • the semiconductor switching elements Q11 and Q14 are turned on and off by 180 degrees for one cycle (360 degrees).
  • the semiconductor switching elements Q12 and Q13 perform operations opposite to each other.
  • Td1 is also inserted.
  • the dead time means a period in which both semiconductor switching elements Q11 and Q12 are off (both Q13 and Q14 are off).
  • the semiconductor switching elements Q21 and Q24 operate in the same switching state, and the semiconductor switching elements Q22 and Q23 are in the same switching state. Operate. Then, a dead time Td2 in which both the semiconductor switching elements Q21 and Q22 are turned off (both Q23 and Q24 are turned off) is inserted.
  • ⁇ is a value obtained by multiplying the switching frequency fs by 2 ⁇ .
  • FIG. 3 is a timing chart showing the switching operation of the primary-side converter 1 (which will be a power-transmission-side converter as will be described later). Specifically, the switching state of the primary-side converter 1 is shown in FIG.
  • Currents ic12 and ic13 of D12 and D13 current flowing through the semiconductor switching element when positive, current flowing through the return diode when negative
  • voltages Vce11 and Vce14 across the semiconductor switching elements Q11 and Q14, semiconductor switching element Q11, Q14 and freewheeling diode D11 D14 current IC 11, IC 14 shows the output current i1 of the transformer 1 on the primary side.
  • FIG. 2 shows a state in which power is transmitted from the primary side to the secondary side. Therefore, FIG. 3 focuses on the switching operation of the converter 1 on the power transmission side. The phenomenon shown in FIG. 3 can be described separately from MODE 0 to MODE 4 together with FIG. 4 showing the current flowing state.
  • the leakage inductance is summed and indicated by Ls, and the output voltage of the converter 2 on the secondary side is simulated by Vdc2.
  • the semiconductor switching elements Q12 and Q13 change from on to off while the semiconductor switching elements Q11 and Q14 remain off. Accordingly, the voltages Vce12 and Vce13 across the semiconductor switching elements Q12 and Q13 rise from zero to Vdc1, and the voltages Vce11 and Vce14 across the semiconductor switching elements Q11 and Q14 fall from Vdc1 to zero. Further, the currents ic12 and ic13 drop from the flow state to zero, and the currents ic11 and ic14 increase from zero to a current equivalent to the output current i1. At this time, since current flows from the semiconductor switching elements Q12 and Q13 to the free-wheeling diodes D11 and D14, turn-off loss occurs in the semiconductor switching elements Q12 and Q13.
  • This MODE 1 is difficult to illustrate because the current flow changes greatly in a very short time, and the commutation phenomenon here cannot be changed even in the first embodiment.
  • the illustration is omitted.
  • the output current i1 has a negative polarity and gradually decreases in magnitude.
  • the semiconductor switching elements Q11 and Q14 change from off to on.
  • the semiconductor switching elements Q12 and Q13 remain off.
  • the current has already flowed through the freewheeling diodes D11 and D14. That is, even if the semiconductor switching elements Q11 and Q14 change from OFF to ON in this state, the voltage Vce11 and Vce14 at both ends thereof do not change, so that no turn-on loss occurs. This phenomenon is called zero voltage switching (ZVS), and switching loss can be reduced.
  • ZVS zero voltage switching
  • the output current i1 changes from negative to positive.
  • the current flowing through the freewheeling diodes D11 and D14 flows into the semiconductor switching elements Q11 and Q14.
  • the length of the dead time Td1 of the converter 1 on the power transmission side is set as follows so as to realize zero voltage switching which is one of the features of the first embodiment. That is, in the description of FIG. 3, the current polarity reversal time Tcmtt, which is the time from the start of the dead time Td1 to the reversal of the polarity of the output current i1 (AC current flowing through the inductance Ls), relative to the dead time Td1.
  • the current polarity reversal time Tcmtt which is the time from the start of the dead time Td1 to the reversal of the polarity of the output current i1 (AC current flowing through the inductance Ls), relative to the dead time Td1.
  • the first embodiment is characterized in that the dead time Td1 of the converter 1 on the power transmission side is set to be equal to or shorter than the current polarity reversal time Tcmtt until the polarity of the output current i1 is reversed.
  • the current polarity reversal time Tcmtt can be obtained in the form of the following equation (2) by applying the condition that the output current is zero and therefore the power P is zero to the above equation (1).
  • the dead time Td1 of the converter 1 on the power transmission side is set so as to satisfy the following expression (3).
  • a certain degree of freedom can be considered as to which level the transmission power P is set.
  • the dead time Td1 is set under the condition that the transmission power P is the rated power of the power converter
  • the facility capacity is determined under the operating condition where the power handled is the largest.
  • the loss under the condition can be reduced.
  • the required capacity of the cooler can be reduced and the miniaturization thereof can be realized.
  • FIG. 6 is a timing chart showing the switching operation of the converter 2 on the power receiving side (secondary side). Specifically, the semiconductor switching is focused on when the switching state of the converter 2 on the secondary side changes.
  • the current flowing through the semiconductor switching element, in the case of negative current flowing to the return diode shows an output current i2 of the converter 2 on the secondary side.
  • FIG. 6 The phenomenon shown in FIG. 6 can be described separately from MODE 0 to MODE 3 together with FIG. 7 showing the current flowing state.
  • the leakage inductance is added together and indicated by Ls, and the output voltage of the converter 1 on the primary side is simulated by Vdc1.
  • the semiconductor switching elements Q22 and Q23 change from on to off while the semiconductor switching elements Q21 and Q24 remain off. Accordingly, the voltages Vce22 and Vce23 across the semiconductor switching elements Q22 and Q23 rise from zero to Vdc2, and the voltages Vce21 and Vce24 across the semiconductor switching elements Q21 and Q24 fall from Vdc2 to zero. In addition, the currents ic22 and ic23 drop from the flow state to zero, and the currents ic21 and ic24 increase from zero to a current equivalent to the output current i2. At this time, current flows from the semiconductor switching elements Q22 and Q23 to the free-wheeling diodes D21 and D24, so that turn-off loss occurs in the semiconductor switching elements Q22 and Q23.
  • the semiconductor switching elements Q21 and Q24 change from off to on.
  • the semiconductor switching elements Q22 and Q23 remain off.
  • the polarity of the output current i2 is negative, the current is already flowing through the free wheeling diodes D21 and D24. That is, even if the semiconductor switching elements Q21 and Q24 change from off to on in this state, the voltage Vce21 and Vce24 at both ends thereof do not change, so that no turn-on loss occurs. That is, switching loss can be reduced by zero voltage switching (ZVS).
  • ZVS zero voltage switching
  • the dead time Td1 needs to be set short so as to satisfy the above equation (3).
  • the time Td2 can be set longer because there is no restriction associated with zero voltage switching.
  • the dead time when the dead time is set to be short, the reliability tends to be lowered.
  • the converter 2 on the power receiving side is shorter than the dead time Td1 of the converter 1 on the power transmitting side to be set short. If the dead time Td2 is set to be long, the dead time is not unnecessarily shortened, and the reliability of the apparatus is improved.
  • the dead time Td1 and Td2 described above are set with the primary side as the power transmission side and the secondary side as the power reception side.
  • the direction in which power is sent may be reversed depending on the time zone, power generation amount, load amount, and the like.
  • one of the primary-side or secondary-side converters 1 and 2 during power transmission operation is the power-transmission-side converter 1 (2), and the other at that time is the power-receiving-side converter 2.
  • a control method for setting a dead time suitable for each can be considered. In this system, it is necessary to change the setting of the dead time of both converters 1 and 2 every time the direction in which the power is sent changes, and the control is complicated accordingly, but regardless of the direction in which the power is sent. Both converters 1 and 2 realize zero voltage switching and have the advantage of obtaining low-loss and high-efficiency operating characteristics.
  • the converter 1 (2) in which the average operation time of power transmission on the primary side or the secondary side in a certain period, for example, one day is longer than the average operation time of power reception is changed from the converter 1 ( 2)
  • a control method for setting a dead time suitable for each can be considered. In the case of this method, even if it is a comparatively short period below the average, zero voltage switching may not be realized in a period in which the direction of power assumed to set the power transmission side power receiving side and the direction is reversed. There is a disadvantage. However, as in the case where the direction of the power is unchanged, there is an advantage that the control related to the setting of the dead time of both the converters 1 and 2 becomes simple.
  • the primary side is made by making the number of turns of the secondary side winding W2 of the transformer TR of FIG. 1 larger than the number of turns of the primary side winding W1.
  • the rated voltage of the semiconductor element on the secondary side is set higher than the rated voltage of the semiconductor element (switching element or diode), and a boost operation from a low voltage to a high voltage is possible.
  • a method of use for example, it is most suitable for use in DC / DC conversion in which voltage is boosted from a low-voltage energy generation source such as regenerative energy toward a high-voltage power system or load.
  • the semiconductor switching element is also used in the converter 2 on the power receiving side.
  • the converter 2 on the power receiving side may include only a diode without using the semiconductor switching element.
  • the semiconductor switching element can be simplified, and the power converter can be miniaturized.
  • the semiconductor element described in claim 1 of the present application the semiconductor element of the converter 1 on the primary side / power transmission side is composed of a semiconductor switching element and a free wheel diode, and the secondary side / power reception side
  • the semiconductor element of the converter 2 includes only a diode without including a semiconductor switching element.
  • the dead time Td1 of the converter 1 on the power transmission side is set to be equal to or shorter than the current polarity reversal time Tcmtt, so that zero voltage switching is reliably realized.
  • Tcmtt the current polarity reversal time
  • the rated voltage of the semiconductor element of the converter 2 on the power receiving side is set higher than the rated voltage of the semiconductor element of the converter 1 on the power transmission side so that a boost operation from a low voltage to a high voltage is possible.
  • the dead time of the converter 1 on the power transmission side is set to be short and setting the dead time of the converter 2 on the power receiving side to be long, zero voltage switching can be realized without impairing the reliability of the semiconductor element.
  • a power converter can be obtained.
  • FIG. FIG. 8 is a diagram showing an overall configuration of the power conversion device according to Embodiment 2 of the present invention.
  • the power converter includes a main circuit and a control device having two converters 1a and 2a on the primary side and secondary side of a single-phase full-bridge configuration and one single-phase transformer TR. 10.
  • Capacitors Cs11, Cs12, Cs13, Cs14, Cs21, Cs22, Cs23, and Cs24 are connected. By connecting the snubber capacitor, the voltage change at the time of turn-off can be moderated, and there is an effect of reducing turn-off loss and noise.
  • the circuit configuration is the same as that of FIG. 1 in the first embodiment except that a snubber capacitor is connected, detailed description thereof is omitted here. Even if the snubber capacitor is connected, the transmission power P can be controlled by turning on / off the semiconductor switching element in the same manner as described with reference to FIG.
  • FIG. 9 is a timing chart showing the switching operation of the converter 1a on the primary side (here, the power transmission side). Specifically, paying attention to the case where the switching state of the converter 1a on the primary side changes, Switching state of semiconductor switching elements Q11, Q12, Q13, Q14, output voltage v1, voltages Vce12, Vce13 across semiconductor switching elements Q12, Q13, currents ic12, ic13 of semiconductor switching elements Q12, Q13 and free-wheeling diodes D12, D13 ( The current flowing in the semiconductor switching element when positive, the current flowing through the freewheeling diode when negative), the voltages Vce11 and Vce14 across the semiconductor switching elements Q11 and Q14, the currents of the semiconductor switching elements Q11 and Q14 and the freewheeling diodes D11 and D14 ic1 , IC 14 (positive current flowing through the semiconductor switching element if the current in the case of negative flowing to the return diode) shows the output current i1 of the transformer 1a on the primary side.
  • FIG. 9 The phenomenon shown in FIG. 9 can be described separately from MODE 0 to MODE 4 together with FIGS. 10 and 11 showing the state of current flow.
  • the leakage inductance is summed and indicated by Ls, and the output voltage of the secondary converter 2a is simulated by Vdc2.
  • the semiconductor switching elements Q12 and Q13 change from on to off while the semiconductor switching elements Q11 and Q14 remain off.
  • the currents of the semiconductor switching elements Q12 and Q13 can be cut off immediately, the voltages Vce12 and Vce13 at both ends thereof gradually increase due to the influence of the snubber capacitors Cs12 and Cs13. Since the turn-off loss is derived from the product of the voltage and current at the time of this change, the turn-off loss can be reduced by cutting off the current when the voltage is low, compared to when no snubber capacitor is connected. it can.
  • the snubber capacitors Cs12 and Cs13 continue to be charged, and at the same time, the snubber capacitors Cs11 and Cs14 continue to be discharged.
  • the voltages Vce12 and Vce13 reach Vdc1, and the voltages Vce11 and Vce14 become substantially zero.
  • the snubber capacitors Cs11, Cs12, Cs13, and Cs14 are charged at the snubber capacitors Cs12 and Cs13 at the time of switching from MODE3 to MODE4, which will be described later, that is, before the time when the output current i1 switches from negative to positive.
  • the snubber capacitors Cs11 and Cs14 have such a capacitance that the discharge is completed.
  • the output current i1 has a negative polarity and gradually decreases in magnitude.
  • the semiconductor switching elements Q11 and Q14 change from off to on.
  • the semiconductor switching elements Q12 and Q13 remain off.
  • the current has already flowed through the freewheeling diodes D11 and D14. That is, even if the semiconductor switching elements Q11 and Q14 change from OFF to ON in this state, the voltage Vce11 and Vce14 at both ends thereof do not change, so that no turn-on loss occurs. That is, zero voltage switching is realized, and switching loss can be reduced.
  • the zero voltage switching is realized on the premise that the dead time Td1 is set to be equal to or shorter than the current polarity reversal time Tcmtt described in the expression (3) of the first embodiment.
  • the output current i1 changes from negative to positive.
  • the current flowing through the freewheeling diodes D11 and D14 flows into the semiconductor switching elements Q11 and Q14.
  • the major differences from the first embodiment are MODE1A and MODE1B. That is, when the snubber capacitors Cs11, Cs12, Cs13, and Cs14 are connected, the snubber capacitors Cs12 and Cs13 connected in parallel with the semiconductor switching elements Q12 and Q13 that are turned off are charged for the time Tc1, and the reverse side (from now on) The snubber capacitors Cs11 and Cs14 connected in parallel with the semiconductor switching elements Q11 and Q14 on the side that is going to be discharged are timed Tc1.
  • the length of the dead time Td1 is set as follows so as to prevent the phenomenon that the snubber capacitor connected to the semiconductor switching element is short-circuited by the ON operation of the semiconductor switching element, which is a feature of the second embodiment. ing. That is, in the description of FIG. 9, it has been described that the dead time Td1 is longer than the charging / discharging time Tc1 of the snubber capacitor.
  • the dead time Td1 is shorter than the charging / discharging time Tc1 of the snubber capacitor. Therefore, when the semiconductor switching elements Q11 and Q14 change from off to on without waiting for the charging / discharging time Tc1 to elapse, From the middle of the described MODE 1B, as shown in the middle diagram of FIG. 12, the snubber capacitors Cs11 and Cs14 are turned on in a state where they are not completely discharged, and the capacitors are short-circuited.
  • the second embodiment is characterized in that the dead time Td1 of the converter 1a on the power transmission side is set to be equal to or longer than the charging / discharging time Tc1 of the snubber capacitor as shown in the following equation (4).
  • the dead time Td1 of the converter 1a on the power transmission side is set based on the equation (4), since the charging / discharging time Tc1 of the snubber capacitor varies depending on the transmission power P, at which level the transmission power P is set. A certain degree of freedom can be considered for.
  • the dead time Td1 is set under the condition that the transmission power P is the rated power of the power converter, for example, the required capacity of the cooler is set. It can be reduced and the size can be reduced.
  • the capacitances of the snubber capacitors Cs11, Cs12, Cs13, and Cs14 are charged before the time when the output current i1 switches from negative to positive, and the snubber capacitors Cs12 and Cs13 are charged. Since the discharge of Cs14 is set to be completed, the snubber capacitor can be prevented from being recharged after discharging and before performing zero voltage switching. For example, when this power converter is used for offshore wind power generation or the like, an average output of about 40% of the rated value can be expected, so the dead time Td1 under the condition of 40% of the rated power of the power converter. If the capacitances of the snubber capacitors Cs11, Cs12, Cs13, and Cs14 are determined, power transmission efficiency is improved.
  • FIG. 13 is a timing chart showing the switching operation of the converter 2a on the power receiving side (secondary side). Specifically, the semiconductor switching is focused on when the switching state of the converter 2a on the secondary side changes.
  • FIG. 13 The phenomenon shown in FIG. 13 can be described separately from MODE 0 to MODE 3 together with FIG. 14 showing the current flowing state.
  • the leakage inductance is added together and indicated by Ls, and the output voltage of the primary-side converter 1a is simulated by Vdc1.
  • the semiconductor switching elements Q22 and Q23 change from on to off while the semiconductor switching elements Q21 and Q24 remain off.
  • the currents of the semiconductor switching elements Q22 and Q23 can be cut off immediately, the voltages Vce22 and Vce23 at both ends thereof gradually increase due to the influence of the snubber capacitors Cs22 and Cs23. Since the turn-off loss is derived from the product of the voltage and current at the time of this change, the turn-off loss can be reduced by cutting off the current when the voltage is low, compared to when no snubber capacitor is connected. it can.
  • the snubber capacitors Cs22 and Cs23 continue to be charged, and at the same time, the snubber capacitors Cs21 and Cs24 continue to be discharged.
  • the voltages Vce22 and Vce23 reach Vdc2, and the voltages Vce21 and Vce24 become substantially zero.
  • the semiconductor switching elements Q21 and Q24 change from off to on.
  • the semiconductor switching elements Q22 and Q23 remain off.
  • the polarity of the output current i2 is negative, the current is already flowing through the free wheeling diodes D21 and D24. That is, even if the semiconductor switching elements Q21 and Q24 change from off to on in this state, the voltage Vce21 and Vce24 at both ends thereof do not change, so that no turn-on loss occurs. That is, zero voltage switching is realized, and switching loss can be reduced.
  • the major differences from the first embodiment are MODE1A and MODE1B. That is, when the snubber capacitors Cs21, Cs22, Cs23, and Cs24 are connected, the snubber capacitors Cs22 and Cs23 connected in parallel with the semiconductor switching elements Q22 and Q23 that are turned off are charged for the time Tc2, and the reverse side (from now on) The snubber capacitors Cs21 and Cs24 connected in parallel with the semiconductor switching elements Q21 and Q24 on the side that is going to be discharged are timed Tc2.
  • the length of the dead time Td2 is set as follows so as to prevent a phenomenon in which the snubber capacitor connected to the semiconductor switching element is short-circuited by the ON operation of the semiconductor switching element. That is, in the description of FIG. 13, it has been described that the dead time Td2 is longer than the charging / discharging time Tc2 of the snubber capacitor.
  • the dead time Td2 is shorter than the charging / discharging time Tc2 of the snubber capacitor. Therefore, when the semiconductor switching elements Q21 and Q24 change from OFF to ON without waiting for the charging / discharging time Tc2 to elapse, the MODE1B In the middle, as shown in the middle diagram of FIG. 15, the snubber capacitors Cs21 and Cs24 are turned on in a state where they are not completely discharged, and the capacitors are short-circuited.
  • the second embodiment is characterized in that the dead time Td2 of the power receiving side converter 2a is set to be equal to or longer than the charging / discharging time Tc2 of the snubber capacitor, as shown in the following equation (5).
  • the charging / discharging time Tc2 of the snubber capacitor varies depending on the transmission power P as described in the equation (4). Therefore, for example, when the dead time Td2 is set under the condition that the transmission power P is the rated power of the power converter, for example, the required capacity of the cooler can be reduced and the size reduction can be realized. For example, when this power converter is used for offshore wind power generation or the like, an average output of about 40% of the rated value can be expected, so the dead time Td2 under the condition of 40% of the rated power of the power converter. This will lead to an improvement in transmission efficiency.
  • the dead times Td1 and Td2 of the converters 1a and 2a on the primary side (power transmission side) and the secondary side (power reception side) are used as the respective snubbers. Since the capacitor charging / discharging times Tc1 and Tc2 are set to be longer than each other, the phenomenon that the snubber capacitor connected to the semiconductor switching element is short-circuited by the ON operation of the semiconductor switching element can be reliably prevented.
  • FIG. 16 is a diagram showing an overall configuration of a power conversion device according to Embodiment 3 of the present invention.
  • a circuit configuration of a three-phase bridge is applied as the converters 1b and 2b.
  • FIG. 1 and FIG. 8 two switching legs in which semiconductor switching elements are connected in series are used, and the converters 1 (1a) and 2 (2a) are configured by a single-phase full bridge circuit. 3, three switching legs are used, and the converters 1b and 2b are configured by a three-phase bridge circuit.
  • a three-phase transformer TR is used.
  • the three-phase transformer TR is not necessarily three-phase, and three single-phase transformers may be used.
  • the leakage inductance is indicated by Ls as in the first embodiment, an additional inductance may be used. If insulation is unnecessary, only an inductance equivalent to Ls may be connected.
  • the ripple current flowing through the capacitors Cdc1 and Cdc2 can be reduced, so that the capacitor capacity can be reduced and the power converter can be downsized. Furthermore, in the three-phase bridge circuit, by providing a dead time in consideration of the features of the present invention, it is possible to further reduce the loss, leading to further miniaturization of the power converter.
  • the transmission power P is controlled by the switching phase difference ⁇ [rad] between the primary side and the secondary side as in the single-phase full-bridge circuit, and is expressed by the following equation (6) (for example, non-patent document) 1 (see the formula (30) described on page 68).
  • the present invention is effective because there is the same problem as described in the first and second embodiments accompanying zero voltage switching. That is, as in the first embodiment, the dead time Td1 of the converter 1b on the power transmission side is set to be equal to or shorter than the current polarity inversion time Tcmtt.
  • the current polarity reversal time Tcmtt is obtained by applying the condition that the output current is zero and therefore the power P is zero to the equation (6). Required in form.
  • the dead time Td1 of the converter 1b on the power transmission side may be set so as to satisfy the following expression (8).
  • the dead time Td1 is set under the condition that the transmission power P is the rated power of the power conversion device, as described in the equation (3) of the first embodiment, for example, a necessary cooler Can be reduced in size.
  • this power converter is used for offshore wind power generation or the like, an average output of about 40% of the rated value can be expected, so the dead time Td1 under the condition of 40% of the rated power of the power converter. This will lead to an improvement in transmission efficiency.
  • the dead time Td2 of the power receiving side converter 2b can be set longer because there is no restriction associated with zero voltage switching. That is, if the dead time Td2 of the power receiving side converter 2b is set longer than the dead time Td1 of the power transmitting side converter 1b, the dead time is not unnecessarily shortened. improves.
  • the gate voltage changes more gradually as the semiconductor switching element has a higher breakdown voltage, it is necessary to ensure a longer dead time. Therefore, in the case where the direction of sending power as a power converter does not change or when the power transmission / reception average operating time is long and the converters 1b, 2b on the power transmission side or the power reception side are used, the rated voltage of the primary semiconductor element In addition, the rated voltage of the secondary-side semiconductor element is set higher so that a boosting operation from a lower voltage to a higher voltage is possible. Thereby, by setting the dead time of the converter 1b on the power transmission side to be short and setting the dead time of the converter 2b on the power receiving side to be long, zero voltage switching can be realized without impairing the reliability of the semiconductor element and low loss. Can be obtained.
  • a method of use for example, it is most suitable for use in DC / DC conversion in which voltage is boosted from a low-voltage energy generation source such as regenerative energy toward a high-voltage power system or load.
  • the snubber capacitor C when a snubber capacitor is connected in parallel with each semiconductor switching element, the snubber capacitor Cs at a time before the time when each phase output current is switched from negative to positive, as described in the second embodiment.
  • the capacitance of the snubber capacitor is set so that the charging / discharging is completed.
  • the semiconductor switching elements can be turned on. It is possible to reliably prevent a phenomenon in which the snubber capacitor connected to is short-circuited.
  • the charging / discharging times Tc1 and Tc2 of the snubber capacitor change depending on the transmission power P, for example, if the dead times Td1 and Td2 are set under the condition that the transmission power P is the rated power of the power converter, Therefore, the required capacity of the cooler can be reduced and the miniaturization can be realized.
  • this power converter is used for offshore wind power generation or the like, an average output of about 40% of the rated value can be expected, so the dead time Td2 under the condition of 40% of the rated power of the power converter. This will lead to an improvement in transmission efficiency.
  • FIG. 17 is a diagram showing a main circuit configuration of the power conversion device according to Embodiment 4 of the present invention.
  • the main circuit of the power conversion device according to any one of the first to third embodiments is set as a unit cell 3, and a plurality of unit cells 3, for example, 50 units are provided. Capacitors Cdc1 and Cdc2 to which a voltage is applied are connected in parallel or in series.
  • the main circuit according to the third embodiment is used for the unit cell 3, the primary side capacitors Cdc1 of the plurality of unit cells 3 are connected in parallel, and the secondary side capacitors Cdc2 are connected in series.
  • an example using the converters 1b and 2b using a three-phase bridge is shown, but a converter using a single-phase bridge may be used as in the first and second embodiments.
  • connection configuration of the capacitors Cdc1 and Cdc2 is switched between the primary side and the secondary side, or on the primary side or the secondary side, It is also possible to select a connection configuration that combines series connection and parallel connection.
  • a plurality of unit cells 3 are connected in series and parallel to form a main circuit. Since each unit cell 3 uses the configuration shown in the first to third embodiments, each unit cell 3 Thus, the same effect as in the first to third embodiments can be obtained.
  • the DC voltage higher than the configuration shown in the first to third embodiments can be handled on the side where the capacitor Cdc of the unit cell 3 is connected in series. Further, on the side where the capacitor Cdc of the unit cell 3 is connected in parallel, it is possible to handle a larger direct current than the configuration shown in the first to third embodiments. That is, it is possible to increase the power consumption of the power conversion device. Furthermore, by configuring the plurality of unit cells 3 to be equivalent, the operation test of the power conversion device can be simplified and the manufacture becomes easy.
  • silicon is usually used as the material for the semiconductor switching element and the free-wheeling diode, but the wide band gap of silicon carbide, gallium nitride-based material or diamond is larger than that of silicon.
  • a material is used, a higher breakdown voltage of the semiconductor element can be obtained, so that higher voltage conversion is possible.
  • the transformer TR can be reduced in size.

Abstract

　電力変換装置は、単相フルブリッジ構成の一次側および二次側の２台の変換器（１、２）および１台の単相変圧器ＴＲを用いて、一次側の直流電圧が印加される一次側のキャパシタの直流電力を、変圧器（１、２）を介して二次側の直流電圧が印加される二次側のキャパシタの直流電力に変換する。制御装置（１０）は、送電側となる変換器１のデッドタイムＴｄ１を、電流極性反転時間Ｔｃｍｔｔ以下に設定し、確実にゼロ電圧スイッチングを実現する。

Description

電力変換装置
　この発明は、半導体スイッチング素子を用いて直流電力と直流電力との間で電力変換を行う電力変換装置に係り、特に、その半導体スイッチング素子で発生する電力損失を低減する技術に関する。
　直流電力を直流電力に変換する電力変換装置は従来から提案されている。その場合、半導体スイッチング素子を用いて単相フルブリッジ変換器を構成する。その単相フルブリッジ変換器は、直流電力を交流電力に変換する、あるいは交流電力を直流電力に変換する変換器である。そして、その単相フルブリッジ変換器を２台使用し、各々の交流端子を変圧器を介して接続することで、一次側と二次側を絶縁したＤＣ／ＤＣ変換が可能な電力変換装置を実現している。
　また、単相フルブリッジの代わりに三相ブリッジの変換器を２台使用し、各々の交流端子を三相変圧器を介して接続するＤＣ／ＤＣ変換回路もある（例えば、特許文献１、非特許文献１参照）。
　さらに、各々の半導体スイッチング素子にスナバキャパシタを用いて、ソフトスイッチング、即ち、半導体スイッチング素子を電圧ゼロでオン動作させるゼロ電圧スイッチングを実現することで、低損失でＤＣ／ＤＣ変換を行う電力変換装置も紹介されている（例えば、非特許文献２参照）。
ＵＳＰ５０２７２６４公報
"A　Three-phase　Soft－Switched　High－Power－Density　dc／dc　Converter　for　High－Power　Applications，"　IEEE　Transactions　on　Industry　Applications，vol．27，no．1，January／February，1991． "Performance　Characterization　of　a　High－Power　Dual　Active　Bridge　dc－to－dc　Converter，"IEEE　Transactions　on　Industry　Applications，vol．28，no．6，November／December，1992．
　先の各先行技術文献には、単相フルブリッジや三相ブリッジで構成し、直流電力を直流電力に変換する電力変換装置が紹介され、更に、いわゆるゼロ電圧スイッチングを実現することが出来ることが開示されている。
　しかしながら、同じ回路構成であっても、条件によっては、このゼロ電圧スイッチングが実現できない場合があり、確実に低損失でＤＣ／ＤＣ変換を実現するという点で十分ではないという課題があった。
　この発明は、確実にゼロ電圧スイッチングを実現して低損失で直流電力を直流電力に変換することが出来る電力変換装置を得ることを目的とする。
　この発明に係る電力変換装置は、一次側のキャパシタの両極間に接続され、それぞれスナバキャパシタを並列接続した正極側と負極側の半導体素子を互いに直列に接続してなる一次側のスイッチングレグを複数個備え、前記各一次側のスイッチングレグの中間接続点から引き出された一次側の交流端子と前記一次側のキャパシタとの間で電力変換を行う一次側の変換器と、二次側のキャパシタの両極間に接続され正極側と負極側の半導体素子を互いに直列に接続してなる二次側のスイッチングレグを複数個備え、前記各二次側のスイッチングレグの中間接続点から引き出された二次側の交流端子と前記二次側のキャパシタとの間で電力変換を行う二次側の変換器と、前記一次側の交流端子と前記二次側の交流端子との間に接続されたインダクタンス要素と、前記半導体素子を構成する半導体スイッチング素子をオンオフ制御することにより前記一次側のキャパシタと前記二次側のキャパシタとの間で直流電力の送受電を行う制御装置とを備える。前記スナバキャパシタは、前記一次側の変換器が送電動作する際に、前記半導体素子のオンオフ状態の変化に伴う該スナバキャパシタの充放電が完了した後に、前記交流端子を流れる電流の極性が変化するように、静電容量が設定される。
　前記制御装置は、同一の前記スイッチングレグ内の前記正極側および前記負極側の前記半導体スイッチング素子の同時オン動作による短絡を防止するための短絡防止期間Ｔｄを、前記半導体スイッチング素子を電圧ゼロでオン動作させるゼロ電圧スイッチングを実現するように設定して前記オンオフ制御を行う。前記一次側の変換器の前記短絡防止期間Ｔｄは、前記半導体スイッチング素子のオン動作で当該半導体スイッチング素子に接続された前記スナバキャパシタが短絡される現象を防止するように設定される。前記一次側または前記二次側のいずれかの変換器における前記短絡防止期間Ｔｄは、該変換器が送電動作する際に前記短絡防止期間Ｔｄの開始時点から前記インダクタンス要素に流れる交流電流の極性が反転する迄の時間である電流極性反転時間Ｔｃｍｔｔとの関係が、Ｔｄ≦Ｔｃｍｔｔを満足するように設定される。
　この発明に係る電力変換装置は、短絡防止期間の長短がゼロ電圧スイッチングの実現可否を決定することに創造的に着目し、以上のように、当該短絡防止期間を適切に設定することで、確実にゼロ電圧スイッチングを実現して低損失で直流電力を直流電力に変換することが出来る。
この発明の実施の形態１における電力変換装置の全体構成を示す図である。 図１の電力変換装置における、各半導体スイッチング素子のスイッチング動作を示すタイミングチャートである。 この発明の実施の形態１において、特に送電側の変換器のスイッチング動作に着目して、各部の電圧電流の変化を示すタイミングチャートである。 図３の各ＭＯＤＥにおける、電流の流れる状態を示す回路図である。 この発明の実施の形態１の比較例における、ゼロ電圧スイッチングが実現しない条件下での、電流の流れる状態を示す回路図である。 この発明の実施の形態１において、特に受電側の変換器のスイッチング動作に着目して、各部の電圧電流の変化を示すタイミングチャートである。 図６の各ＭＯＤＥにおける、電流の流れる状態を示す回路図である。 この発明の実施の形態２における電力変換装置の全体構成を示す図である。 この発明の実施の形態２において、特に送電側の変換器のスイッチング動作に着目して、各部の電圧電流の変化を示すタイミングチャートである。 図９の各ＭＯＤＥにおける、電流の流れる状態を示す回路図である。 図９の各ＭＯＤＥにおける、電流の流れる状態を示す回路図である。 この発明の実施の形態２の比較例における、半導体スイッチング素子のオン動作でスナバキャパシタが短絡される条件下での、電流の流れる状態を示す回路図である。 この発明の実施の形態２において、特に受電側の変換器のスイッチング動作に着目して、各部の電圧電流の変化を示すタイミングチャートである。 図１３の各ＭＯＤＥにおける、電流の流れる状態を示す回路図である。 この発明の実施の形態２の比較例における、半導体スイッチング素子のオン動作でスナバキャパシタが短絡される条件下での、電流の流れる状態を示す回路図である。 この発明の実施の形態３における電力変換装置の全体構成を示す図である。 この発明の実施の形態４における電力変換装置の主回路構成を示す図である。
実施の形態１．
　図１は、この発明の実施の形態１における電力変換装置の全体構成を示す図である。この電力変換装置は、単相フルブリッジ構成の一次側および二次側の２台の変換器１、２および１台の単相変圧器ＴＲを有する主回路と制御装置１０とを備え、一次側の直流電圧Ｖｄｃ１が印加される一次側のキャパシタＣｄｃ１の直流電力を、変圧器ＴＲを介して二次側の直流電圧Ｖｄｃ２が印加される二次側のキャパシタＣｄｃ２の直流電力に変換するものである。図１はあくまでも一例であって、半導体スイッチング素子Ｑからなるブリッジを用いて直流電力を直流電力に変換するものであれば、本願発明の適用範囲のものとなる。
　説明上、変圧器ＴＲを挟んで、キャパシタＣｄｃ１側を一次側、キャパシタＣｄｃ２側を二次側とする。なお、図１の回路は、一次側と二次側との間で自由に送受電する電力変換が可能であり、その電力の方向については自由に制御可能である。
　一次側の変換器１において、正極側の半導体スイッチング素子Ｑ１１および負極側の半導体スイッチング素子Ｑ１２と、それに逆並列に接続された還流ダイオードＤ１１、Ｄ１２のペアを、互いに直列に接続してスイッチングレグＳ１１を形成する。スイッチングレグＳ１１の両端はキャパシタＣｄｃ１に接続される。スイッチングレグＳ１１の中間接続点は、変圧器ＴＲの一次側の巻線Ｗ１の交流端子の一方に接続される。
　なお、ここでは、半導体スイッチング素子Ｑ（Ｑ１１－Ｑ１４，Ｑ２１－Ｑ２４）と還流ダイオードＤ（Ｄ１１－Ｄ１４，Ｄ２１－Ｄ２４）とにより、本願請求項１に記載の半導体素子を構成する。
　インダクタンス要素としての、図１のインダクタンスＬｓは、変圧器ＴＲの漏れインダクタンスを示しており、一次側、二次側にＬｓ／２を等価的に配置している。なお、インダクタンスＬｓは必ずしも変圧器ＴＲの漏れインダクタンスのみを使用する必要はなく、追加のインダクタンスを接続してもよい。
　同様に、半導体スイッチング素子Ｑ１３、Ｑ１４と還流ダイオードＤ１３、Ｄ１４を用いて、２つ目のスイッチングレグＳ１２を形成し、その両端をキャパシタＣｄｃ１に、中間接続点を変圧器ＴＲの一次側の巻線Ｗ１の交流端子の他方に接続する。
　図１の一次側の変換器１は２つのスイッチングレグＳ１１、Ｓ１２を用いるので、一般的に単相フルブリッジ回路、Ｈブリッジ回路などと呼ばれる。
　一方、二次側の変換器２においては、半導体スイッチング素子Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４と、それに逆並列に接続された還流ダイオードＤ２１、Ｄ２２、Ｄ２３、Ｄ２４のペアを用いて、一次側と同様に、２つのスイッチングレグＳ２１、Ｓ２２による単相フルブリッジ回路を形成する。変換器２の直流側にはキャパシタＣｄｃ２を接続し、交流側は変圧器ＴＲの二次側の巻線Ｗ２の交流端子を接続する。
　図１の回路は、直流電圧を交流電圧に変換した後、変圧器ＴＲを介して絶縁を確保し、その交流電圧を直流電圧に変換する回路である。なお、絶縁が不要であれば、インダクタンス要素として、Ｌｓ相当のインダクタンスのみを接続してもよい。
　図１において、キャパシタＣｄｃ１やＣｄｃ２には、電解コンデンサやフィルムコンデンサなどを用いることができるが、キャパシタＣｄｃ１やＣｄｃ２には高周波の電流が流れるので、フィルムコンデンサを用いた方が良い。フィルムコンデンサを用いることで寿命を長くすることができる。
　半導体スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４およびＱ２１、Ｑ２２、Ｑ２３、Ｑ２４には、ＩＧＢＴ（Insulated－Gate　Bipolar　Transistor）やＧＣＴ（Gate　Commutated　Turn－off　thyristor）、ＭＯＳＦＥＴ（Metal－Oxide－Semiconductor　Field－Effect　Transistor）などの半導体スイッチング素子を使用する。なお、前記半導体スイッチング素子は、電流容量に応じて、複数の半導体スイッチング素子を並列に接続してもよい。
　変圧器ＴＲの巻数比（一次側の巻線Ｗ１の巻数と二次側の巻線Ｗ２の巻数との比）は、一次側の直流電圧Ｖｄｃ１と二次側の直流電圧Ｖｄｃ２との比率に合わせるのが好ましい。例えば、一次側の直流電圧が１ｋＶで、二次側の直流電圧が３ｋＶの場合、変圧器ＴＲの巻数比は１：３とする。なお、以後の説明では、二次側の直流電圧Ｖｄｃ２は、変圧器ＴＲの巻数比を用いて一次側相当に換算したものとする。
　制御装置１０は、半導体スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４およびＱ２１、Ｑ２２、Ｑ２３、Ｑ２４に駆動信号を送りそれらのオン／オフを制御することで、一次側と二次側との間で送受する電力Ｐを制御することができる。
　図２は、制御装置１０の制御に基づく各部の動作を示すタイミングチャートで、各半導体スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４およびＱ２１、Ｑ２２、Ｑ２３、Ｑ２４のオン／オフの状態と一次側および二次側の変換器１、２の出力電圧ｖ１、ｖ２、更に、一次側の出力電流ｉ１について示している。
　一次側の変換器１において、半導体スイッチング素子Ｑ１１およびＱ１４は互いに同一のスイッチング状態で動作し、半導体スイッチング素子Ｑ１２およびＱ１３は互いに同一のスイッチング状態で動作する。
　半導体スイッチング素子Ｑ１１、Ｑ１４と半導体スイッチング素子Ｑ１２、Ｑ１３が同時にオンとなることはなく、１周期（３６０度）に対して理想的には１８０度ずつオンとオフを行い、半導体スイッチング素子Ｑ１１、Ｑ１４と半導体スイッチング素子Ｑ１２、Ｑ１３とは、互いに逆の動作を行う。
　但し、半導体スイッチング素子がオフからオンに変化する場合、半導体スイッチング素子の特性のバラツキや制御特性のバラツキ等による直流側のキャパシタの短絡を防止するために、短絡防止期間（本願では、以下、デッドタイムとも称する）Ｔｄ１を挿入する。デッドタイムとは、半導体スイッチング素子Ｑ１１、Ｑ１２の両方がオフ（Ｑ１３、Ｑ１４の両方がオフ）となる期間を意味する。
　一方、二次側の変換器２においても、一次側の変換器１と同様、半導体スイッチング素子Ｑ２１およびＱ２４は互いに同一のスイッチング状態で動作し、半導体スイッチング素子Ｑ２２およびＱ２３は互いに同一のスイッチング状態で動作する。
　そして、半導体スイッチング素子Ｑ２１、Ｑ２２の両方がオフ（Ｑ２３、Ｑ２４の両方がオフ）となるデッドタイムＴｄ２を挿入する。
　一次側の変換器１と、二次側の変換器２との間で、位相差δ［ｒａｄ］だけ位相をずらしてスイッチングが実施される。この位相差δの期間で、一次側の変換器１の出力電流ｉ１は変化し、図２のような電流波形になる。即ち、この位相差δによって出力電流ｉ１を制御することで、電力Ｐを制御することができる。
　ここで、一次側から二次側に送電される電力Ｐは、以下の（１）式で表される（例えば、非特許文献１のｐ．６７に記載の（１２）式参照）。
Figure JPOXMLDOC01-appb-M000001
　但し、ωは、スイッチング周波数ｆｓに２πを乗じた値である。
　次に、この実施の形態１の特徴であるゼロ電圧スイッチング（ＺＶＳ）について説明する。
　図３は、一次側の変換器１（後述するように、ここでは、送電側の変換器になる）のスイッチング動作を示すタイミングチャートで、具体的には、一次側の変換器１のスイッチング状態が変化する場合に注目して、半導体スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４のスイッチング状態、出力電圧ｖ１、半導体スイッチング素子Ｑ１２、Ｑ１３の両端の電圧Ｖｃｅ１２、Ｖｃｅ１３、半導体スイッチング素子Ｑ１２、Ｑ１３および還流ダイオードＤ１２、Ｄ１３の電流ｉｃ１２、ｉｃ１３（正の場合は半導体スイッチング素子に流れる電流、負の場合は還流ダイオードに流れる電流）、半導体スイッチング素子Ｑ１１、Ｑ１４の両端の電圧Ｖｃｅ１１、Ｖｃｅ１４、半導体スイッチング素子Ｑ１１、Ｑ１４および還流ダイオードＤ１１、Ｄ１４の電流ｉｃ１１、ｉｃ１４（正の場合は半導体スイッチング素子に流れる電流、負の場合は還流ダイオードに流れる電流）、一次側の変換器１の出力電流ｉ１を示している。
　図２は、一次側から二次側に向かって電力を送電している状態を示している。従って、図３は、送電側の変換器１のスイッチング動作に着目して説明している。
　そして、図３の現象は、電流の流れる状態を示す図４とともにＭＯＤＥ０からＭＯＤＥ４に分けて説明することができる。なお、図４では、漏れインダクタンスは合算してＬｓで示し、二次側の変換器２の出力電圧についてはＶｄｃ２で模擬している。
　図３および図４において、初期状態のＭＯＤＥ０では、半導体スイッチング素子Ｑ１１、Ｑ１４がオフで、半導体スイッチング素子Ｑ１２、Ｑ１３がオンの状態である。
　この状態に続くＭＯＤＥ１では、半導体スイッチング素子Ｑ１１、Ｑ１４がオフを維持したまま、半導体スイッチング素子Ｑ１２、Ｑ１３がオンからオフに変化する。それに伴い、半導体スイッチング素子Ｑ１２、Ｑ１３の両端の電圧Ｖｃｅ１２、Ｖｃｅ１３はゼロからＶｄｃ１に上昇し、半導体スイッチング素子Ｑ１１、Ｑ１４の両端の電圧Ｖｃｅ１１、Ｖｃｅ１４はＶｄｃ１からゼロに下降する。また、電流ｉｃ１２、ｉｃ１３は通流状態からゼロに降下し、電流ｉｃ１１，ｉｃ１４はゼロから出力電流ｉ１と同等の電流まで増加する。この時、電流は、半導体スイッチング素子Ｑ１２、Ｑ１３から、還流ダイオードＤ１１、Ｄ１４に転流するので、半導体スイッチング素子Ｑ１２、Ｑ１３ではターンオフ損失が生じる。
　なお、このＭＯＤＥ１は、電流の流れが極く短時間に大きく変化するので図示が困難であり、かつ、この実施の形態１においてもここでの転流現象は変えられないので、図４では、図示を省略している。
　続くＭＯＤＥ２では、ＭＯＤＥ１のスイッチング状態を維持する。出力電流ｉ１は極性が負でその大きさは、徐々に減少する。
　続くＭＯＤＥ３では、半導体スイッチング素子Ｑ１１、Ｑ１４がオフからオンに変化する。半導体スイッチング素子Ｑ１２、Ｑ１３はオフを維持する。この時、出力電流ｉ１の極性は負であるので、すでに還流ダイオードＤ１１、Ｄ１４には電流が流れている。即ち、この状態で、半導体スイッチング素子Ｑ１１、Ｑ１４がオフからオンに変化しても、その両端電圧Ｖｃｅ１１、Ｖｃｅ１４に変化は無いので、ターンオン損失は生じない。この現象をゼロ電圧スイッチング（ＺＶＳ）と呼び、スイッチング損失を低減することができる。
　続くＭＯＤＥ４では、出力電流ｉ１が負から正に変化する。この時、還流ダイオードＤ１１、Ｄ１４に流れていた電流が、半導体スイッチング素子Ｑ１１、Ｑ１４に流れるようになる。
　この実施の形態１の特徴の１つである、ゼロ電圧スイッチングを実現するよう、送電側の変換器１のデッドタイムＴｄ１の長さを以下のように設定している。即ち、図３の説明では、デッドタイムＴｄ１に対して、デッドタイムＴｄ１の開始時点から出力電流ｉ１（インダクタンスＬｓに流れる交流電流）の極性が反転する迄の時間である電流極性反転時間Ｔｃｍｔｔの方が長いものとして説明をした。
　比較例として、出力電流ｉ１の極性が反転する時間Ｔｃｍｔｔの方がデッドタイムＴｄ１よりも短い場合について、図５を用いて以下に説明する。出力電流ｉ１の極性が反転する時間Ｔｃｍｔｔの方がデッドタイムＴｄ１よりも短い場合、即ち、先のＭＯＤＥ２の期間が開始された状態の、全ての半導体スイッチング素子がオフしている状態で、出力電流ｉ１の極性が反転すると、電流は、図４のＭＯＤＥ２で示した還流ダイオードＤ１１、Ｄ１４にではなく、図５の上段図に示すように、還流ダイオードＤ１２、Ｄ１３に流れることになる。
　その後、デッドタイムＴｄ１が終了し、半導体スイッチング素子Ｑ１１、Ｑ１４がオフからオンに変化すると、図５の下段図に示すように、還流ダイオードＤ１２、Ｄ１３に流れていた電流が、半導体スイッチング素子Ｑ１１、Ｑ１４に転流するため、還流ダイオードＤ１２、Ｄ１３にはリカバリ損失が生じ、半導体スイッチング素子Ｑ１１、Ｑ１４にはターンオン損失が生じてしまう。即ち、ゼロ電圧スイッチングが実現されないことになり、損失の増加を招く。
　そこで、この実施の形態１では、送電側の変換器１のデッドタイムＴｄ１を出力電流ｉ１の極性が反転する迄の電流極性反転時間Ｔｃｍｔｔ以下となるよう設定することに特徴がある。
　なお、電流極性反転時間Ｔｃｍｔｔは、先の（１）式に、出力電流がゼロ、従って、電力Ｐがゼロとなるという条件をあてはめることで、以下に示す（２）式の形で求められる。
Figure JPOXMLDOC01-appb-M000002
　以上のことから、この実施の形態１の電力変換装置においては、以下の（３）式を満たすように、送電側の変換器１のデッドタイムＴｄ１を設定するものである。
Figure JPOXMLDOC01-appb-M000003
　なお、（３）式に基づき送電側の変換器１のデッドタイムＴｄ１を設定する場合、送電電力Ｐをどのレベルで設定するかについては一定の自由度が考えられる。
　例えば、デッドタイムＴｄ１を、送電電力Ｐが電力変換装置の定格電力である条件で設定すると、設備能力は取り扱う電力が最も大きい運転条件で決定されるため、その条件での損失を低減できる結果、例えば、必要となる冷却器の容量が低減できその小型化が実現する。
　一方、実際に動作を行う送電電力Ｐの平均値で設定すると、長年の運転状態にわたって損失を低減できるので、送電効率の向上につながる。例えば、洋上風力発電等でこの電力変換装置を用いる場合は、平均的には定格値の４０％程度の出力が期待できるので、その場合は、電力変換装置の定格電力の４０％の条件でデッドタイムＴｄ１を決定すればよい。
　次に、受電側の変換器２（ここでは、二次側の単相フルブリッジ回路が相当する）に着目した場合の動作について説明する。
　図６は、受電側（二次側）の変換器２のスイッチング動作を示すタイミングチャートで、具体的には、二次側の変換器２のスイッチング状態が変化する場合に注目して、半導体スイッチング素子Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４のスイッチング状態、出力電圧ｖ２、半導体スイッチング素子Ｑ２２、Ｑ２３の両端の電圧Ｖｃｅ２２、Ｖｃｅ２３、半導体スイッチング素子Ｑ２２、Ｑ２３および還流ダイオードＤ２２、Ｄ２３の電流ｉｃ２２、ｉｃ２３（正の場合は半導体スイッチング素子に流れる電流、負の場合は還流ダイオードに流れる電流）、半導体スイッチング素子Ｑ２１、Ｑ２４の両端の電圧Ｖｃｅ２１、Ｖｃｅ２４、半導体スイッチング素子Ｑ２１、Ｑ２４および還流ダイオードＤ２１、Ｄ２４の電流ｉｃ２１、ｉｃ２４（正の場合は半導体スイッチング素子に流れる電流、負の場合は還流ダイオードに流れる電流）、二次側の変換器２の出力電流ｉ２を示している。
　図６の現象は、電流の流れる状態を示す図７とともにＭＯＤＥ０からＭＯＤＥ３に分けて説明することができる。なお、図７では、漏れインダクタンスは合算してＬｓで示し、一次側の変換器１の出力電圧についてはＶｄｃ１で模擬している。
　図６および図７において、初期状態のＭＯＤＥ０では、半導体スイッチング素子Ｑ２１、Ｑ２４がオフで、半導体スイッチング素子Ｑ２２、Ｑ２３がオンの状態である。
　この状態に続くＭＯＤＥ１では、半導体スイッチング素子Ｑ２１、Ｑ２４がオフを維持したまま、半導体スイッチング素子Ｑ２２、Ｑ２３がオンからオフに変化する。それに伴い、半導体スイッチング素子Ｑ２２、Ｑ２３の両端の電圧Ｖｃｅ２２、Ｖｃｅ２３はゼロからＶｄｃ２に上昇し、半導体スイッチング素子Ｑ２１、Ｑ２４の両端の電圧Ｖｃｅ２１、Ｖｃｅ２４はＶｄｃ２からゼロに下降する。また、電流ｉｃ２２、ｉｃ２３は通流状態からゼロに降下し、電流ｉｃ２１，ｉｃ２４はゼロから出力電流ｉ２と同等の電流まで増加する。この時、電流は、半導体スイッチング素子Ｑ２２、Ｑ２３から、還流ダイオードＤ２１、Ｄ２４に転流するので、半導体スイッチング素子Ｑ２２、Ｑ２３ではターンオフ損失が生じる。
　なお、このＭＯＤＥ１は、先の送電側の変換器１の図４で説明したものと同じ理由で、図７では、図示を省略している。
　続くＭＯＤＥ２では、ＭＯＤＥ１のスイッチング状態を維持する。この時、送電側の変換器１のＭＯＤＥ２では、出力電流ｉ１が変化していたのに対し、図６の受電側の変換器２では、出力電流ｉ２が変化しない。
　続くＭＯＤＥ３では、半導体スイッチング素子Ｑ２１、Ｑ２４がオフからオンに変化する。半導体スイッチング素子Ｑ２２、Ｑ２３はオフを維持する。この時、出力電流ｉ２の極性は負であるので、すでに還流ダイオードＤ２１、Ｄ２４には電流が流れている。即ち、この状態で、半導体スイッチング素子Ｑ２１、Ｑ２４がオフからオンに変化しても、その両端電圧Ｖｃｅ２１、Ｖｃｅ２４に変化は無いので、ターンオン損失は生じない。即ち、ゼロ電圧スイッチング（ＺＶＳ）により、スイッチング損失を低減することができる。
　以上の通り、受電側の変換器２では、ＭＯＤＥ３に続くＭＯＤＥ４が存在しない。即ち、スイッチング状態の変化直後に、出力電流ｉ２の極性反転が生じないことが特徴である。従って、送電側の変換器１では、ゼロ電圧スイッチングを実現するため、先の（３）式を満足するよう、そのデッドタイムＴｄ１は短く設定する必要があるが、受電側の変換器２のデッドタイムＴｄ２には、ゼロ電圧スイッチングに伴う制約が無いため、長く設定することもできる。
　従って、半導体スイッチング素子では、一般的に、デッドタイムを短く設定すると信頼性が低下する傾向があるが、例えば、短く設定する送電側の変換器１のデッドタイムＴｄ１よりも受電側の変換器２のデッドタイムＴｄ２を長く設定するようにすれば、不要にデッドタイムを短くすることが無くなるので、装置の信頼性が向上する。
　ところで、電力変換装置が常に一次側から二次側に電力を送るものである場合は、一次側を送電側、二次側を受電側として、以上で説明した各デッドタイムＴｄ１、Ｔｄ２を設定すればよいが、時間帯や発電量、負荷量等の関係で電力を送る方向が逆転する場合がある。
　このような場合、例えば、一次側または二次側の変換器１、２のいずれか送電動作中にある方を送電側の変換器１（２）、そのときの他方を受電側の変換器２（１）として、それぞれに適したデッドタイムを設定する制御方式が考えられる。この方式の場合、電力を送る向きが変化するたびに、両変換器１、２のデッドタイムの設定を変える必要があり、その分制御が複雑になるが、電力を送る向きの如何に拘わらず、両変換器１、２でゼロ電圧スイッチングが実現し、低損失高効率の運転特性が得られる利点がある。
　これに対し、一定の期間、例えば、一日における、一次側または二次側のいずれか送電の平均動作時間が受電の平均動作時間より長い変換器１（２）を送電側の変換器１（２）、他方を受電側の変換器２（１）として、それぞれに適したデッドタイムを設定する制御方式が考えられる。この方式の場合、平均以下の比較的短期間ではあっても、送電側受電側を設定する前提となった電力の向きとその向きが逆となる期間ではゼロ電圧スイッチングが実現しないことが起こり得るという不利は存在する。しかし、電力の向きが不変の場合と同様、両変換器１、２のデッドタイムの設定に係る制御が簡便となる利点がある。
　また、高耐圧の半導体スイッチング素子ほど、ゲート電圧の変化が緩やかになるため、デッドタイムを長く確保する必要がある。従って、以上で説明したケースの内、電力変換装置としての電力を送る向きが変わらない場合や送電受電の平均動作時間の長短で送電側または受電側の変換器１、２とする場合においては、以下の構成を採用することが出来る。
　即ち、送電側とする、ここではこれを一次側とすると、図１の変圧器ＴＲの二次側の巻線Ｗ２の巻数を一次側の巻線Ｗ１の巻数より大きくすることにより、一次側の半導体素子（スイッチング素子やダイオード）の定格電圧よりも、二次側の半導体素子の定格電圧を高く設定して、低い電圧から高い電圧への昇圧動作が可能な構成とする。
　これにより、送電側の変換器１のデッドタイムを短く、受電側の変換器２のデッドタイムを長く設定することで、半導体素子の信頼性を損なうことなく、ゼロ電圧スイッチングを実現して低損失の電力変換装置を得ることが出来る。
　このような使用方法として、例えば、再生エネルギーなどの低電圧のエネルギー発生源から、高電圧の電力系統もしくは負荷に向けて昇圧を行うＤＣ／ＤＣ変換の用途に最適である。
　なお、以上では、受電側の変換器２においても半導体スイッチング素子を用いるものとして説明したが、受電側の変換器２は、半導体スイッチング素子を用いずにダイオードのみとしてもよい。その場合、半導体スイッチング素子の簡略化が図れ、電力変換装置を小型化することができる。
　なお、この場合の、本願請求項１に記載する半導体素子に関しては、一次側・送電側の変換器１の半導体素子は、半導体スイッチング素子と還流ダイオードとで構成し、二次側・受電側の変換器２の半導体素子は、半導体スイッチング素子を含まずダイオードのみで構成するものである。
　以上のように、この発明の実施の形態１による電力変換装置においては、送電側となる変換器１のデッドタイムＴｄ１を、電流極性反転時間Ｔｃｍｔｔ以下に設定したので、ゼロ電圧スイッチングが確実に実現し、低損失の電力変換装置を得ることができる。
　また、送電側の変換器１の半導体素子の定格電圧よりも、受電側の変換器２の半導体素子の定格電圧を高く設定して、低い電圧から高い電圧への昇圧動作が可能な構成とするとともに、送電側の変換器１のデッドタイムを短く、受電側の変換器２のデッドタイムを長く設定することで、半導体素子の信頼性を損なうことなく、ゼロ電圧スイッチングを実現して低損失の電力変換装置を得ることが出来る。
実施の形態２．
　図８は、この発明の実施の形態２における電力変換装置の全体構成を示す図である。図８に示すように、この電力変換装置は、単相フルブリッジ構成の一次側および二次側の２台の変換器１ａ、２ａおよび１台の単相変圧器ＴＲを有する主回路と制御装置１０とを備える。ここでは、図１で説明した各半導体スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４、Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４および還流ダイオードＤ１１、Ｄ１２、Ｄ１３、Ｄ１４、Ｄ２１、Ｄ２２、Ｄ２３、Ｄ２４と並列に、スナバキャパシタＣｓ１１、Ｃｓ１２、Ｃｓ１３、Ｃｓ１４、Ｃｓ２１、Ｃｓ２２、Ｃｓ２３、Ｃｓ２４を接続する。
　スナバキャパシタを接続することでターンオフ時の電圧変化を緩やかにすることができ、ターンオフ損失やノイズを低減する効果がある。
　なお、スナバキャパシタを接続したことを除いては、先の実施の形態１での図１と同等の回路構成であるので、ここでの詳細な説明は省略する。スナバキャパシタを接続しても、図２等で説明したと同様に半導体スイッチング素子をオン／オフすることで、送電電力Ｐを制御することができる。
　図９は、一次側（ここでは送電側になる）の変換器１ａのスイッチング動作を示すタイミングチャートで、具体的には、一次側の変換器１ａのスイッチング状態が変化する場合に注目して、半導体スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４のスイッチング状態、出力電圧ｖ１、半導体スイッチング素子Ｑ１２、Ｑ１３の両端の電圧Ｖｃｅ１２、Ｖｃｅ１３、半導体スイッチング素子Ｑ１２、Ｑ１３および還流ダイオードＤ１２、Ｄ１３の電流ｉｃ１２、ｉｃ１３（正の場合は半導体スイッチング素子に流れる電流、負の場合は還流ダイオードに流れる電流）、半導体スイッチング素子Ｑ１１、Ｑ１４の両端の電圧Ｖｃｅ１１、Ｖｃｅ１４、半導体スイッチング素子Ｑ１１、Ｑ１４および還流ダイオードＤ１１、Ｄ１４の電流ｉｃ１１、ｉｃ１４（正の場合は半導体スイッチング素子に流れる電流、負の場合は還流ダイオードに流れる電流）、一次側の変換器１ａの出力電流ｉ１を示している。
　そして、図９の現象は、電流の流れる状態を示す図１０および図１１とともにＭＯＤＥ０からＭＯＤＥ４に分けて説明することができる。なお、図１０、図１１では、漏れインダクタンスは合算してＬｓで示し、二次側の変換器２ａの出力電圧についてはＶｄｃ２で模擬している。
　図９および図１０、図１１において、初期状態のＭＯＤＥ０では、半導体スイッチング素子Ｑ１１、Ｑ１４がオフで、半導体スイッチング素子Ｑ１２、Ｑ１３がオンの状態である。
　この状態に続くＭＯＤＥ１Ａでは、半導体スイッチング素子Ｑ１１、Ｑ１４がオフを維持したまま、半導体スイッチング素子Ｑ１２、Ｑ１３がオンからオフに変化する。但し、半導体スイッチング素子Ｑ１２、Ｑ１３の電流はすぐに遮断できるが、スナバキャパシタＣｓ１２、Ｃｓ１３の影響により、その両端の電圧Ｖｃｅ１２、Ｖｃｅ１３は緩やかに上昇する。
　ターンオフ損失はこの変化時の電圧と電流の積で導出されるので、スナバキャパシタを接続していない場合と比較して、電圧が低い状態で電流が遮断されることによりターンオフ損失を低減することができる。
　続くＭＯＤＥ１Ｂでは、スナバキャパシタＣｓ１２、Ｃｓ１３が充電され続け、それと同時にスナバキャパシタＣｓ１１、Ｃｓ１４が放電され続ける。ＭＯＤＥ１Ｂの最終値として、電圧Ｖｃｅ１２、Ｖｃｅ１３はＶｄｃ１に達し、電圧Ｖｃｅ１１、Ｖｃｅ１４は略ゼロになる。
　なお、スナバキャパシタＣｓ１１、Ｃｓ１２、Ｃｓ１３、Ｃｓ１４は、後述するＭＯＤＥ３からＭＯＤＥ４での切り替わり時点、すなわち出力電流ｉ１が負から正に切り替わる時点よりも前の時点で、スナバキャパシタＣｓ１２、Ｃｓ１３の充電、およびスナバキャパシタＣｓ１１、Ｃｓ１４の放電が完了するような静電容量を有するものとする。
　続くＭＯＤＥ２では、ＭＯＤＥ１Ｂのスイッチング状態を維持する。出力電流ｉ１は極性が負でその大きさは、徐々に減少する。
　続くＭＯＤＥ３では、半導体スイッチング素子Ｑ１１、Ｑ１４がオフからオンに変化する。半導体スイッチング素子Ｑ１２、Ｑ１３はオフを維持する。この時、出力電流ｉ１の極性は負であるので、すでに還流ダイオードＤ１１、Ｄ１４には電流が流れている。即ち、この状態で、半導体スイッチング素子Ｑ１１、Ｑ１４がオフからオンに変化しても、その両端電圧Ｖｃｅ１１、Ｖｃｅ１４に変化は無いので、ターンオン損失は生じない。即ち、ゼロ電圧スイッチングが実現し、スイッチング損失を低減することができる。
　ここで、ゼロ電圧スイッチングが実現するのは、実施の形態１の式（３）で説明した、即ち、デッドタイムＴｄ１を電流極性反転時間Ｔｃｍｔｔ以下に設定していることが前提である。
　続くＭＯＤＥ４では、出力電流ｉ１が負から正に変化する。この時、還流ダイオードＤ１１、Ｄ１４に流れていた電流が、半導体スイッチング素子Ｑ１１、Ｑ１４に流れるようになる。
　上記の説明において、実施の形態１との大きな違いは、ＭＯＤＥ１Ａ、ＭＯＤＥ１Ｂである。即ち、スナバキャパシタＣｓ１１、Ｃｓ１２、Ｃｓ１３、Ｃｓ１４を接続した場合、ターンオフした半導体スイッチング素子Ｑ１２、Ｑ１３と並列に接続されたスナバキャパシタＣｓ１２、Ｃｓ１３が時間Ｔｃ１を要して充電され、逆側（これからターンオンしようとしている側）の半導体スイッチング素子Ｑ１１、Ｑ１４と並列に接続されたスナバキャパシタＣｓ１１、Ｃｓ１４は時間Ｔｃ１を要して放電される。
　この実施の形態２の特徴である、半導体スイッチング素子のオン動作で当該半導体スイッチング素子に接続されたスナバキャパシタが短絡される現象を防止するよう、デッドタイムＴｄ１の長さを以下のように設定している。即ち、図９の説明では、スナバキャパシタの充放電時間Ｔｃ１に対して、デッドタイムＴｄ１の方が長いものとして説明した。
　比較例として、スナバキャパシタの充放電時間Ｔｃ１に対して、デッドタイムＴｄ１の方が短い場合について、図１２を用いて以下に説明する。スナバキャパシタの充放電時間Ｔｃ１に対して、デッドタイムＴｄ１の方が短い場合、従って、半導体スイッチング素子Ｑ１１、Ｑ１４がこの充放電時間Ｔｃ１の経過を待たずしてオフからオンに変化すると、先に説明したＭＯＤＥ１Ｂの途中から、図１２の中段図に示すように、スナバキャパシタＣｓ１１、Ｃｓ１４がまだ完全に放電していない状態でターンオンしてそのキャパシタを短絡することになる。
　この比較例では、スナバキャパシタＣｓ１１、Ｃｓ１４に蓄積されたエネルギーは半導体スイッチング素子で消費されるので、損失が増加する。即ち、完全なゼロ電圧スイッチングが実現しない。
　そこで、この実施の形態２では、以下の（４）式に示すように、送電側の変換器１ａのデッドタイムＴｄ１をスナバキャパシタの充放電時間Ｔｃ１以上となるよう設定することに特徴がある。
Figure JPOXMLDOC01-appb-M000004
　なお、（４）式に基づき送電側の変換器１ａのデッドタイムＴｄ１を設定する場合、スナバキャパシタの充放電時間Ｔｃ１は送電電力Ｐによって変化するので、この送電電力Ｐをどのレベルで設定するかについては一定の自由度が考えられる。
　先の実施の形態１の式（３）のところで説明したと同様、デッドタイムＴｄ１を、送電電力Ｐが電力変換装置の定格電力である条件で設定すると、例えば、必要となる冷却器の容量を低減できその小型化が実現する。
　さらに、前述した通り、スナバキャパシタＣｓ１１、Ｃｓ１２、Ｃｓ１３、Ｃｓ１４の静電容量を、出力電流ｉ１が負から正に切り替わる時点よりも前の時点で、スナバキャパシタＣｓ１２、Ｃｓ１３の充電、およびスナバキャパシタＣｓ１１、Ｃｓ１４の放電が完了するように設定するため、スナバキャパシタは、放電後に、ゼロ電圧スイッチングを実施する前に再充電される現象を防止することができる。
　また、例えば、洋上風力発電等でこの電力変換装置を用いる場合は、平均的には定格値の４０％程度の出力が期待できるので、電力変換装置の定格電力の４０％の条件でデッドタイムＴｄ１やスナバキャパシタＣｓ１１、Ｃｓ１２、Ｃｓ１３、Ｃｓ１４の静電容量を決定すれば送電効率の向上につながる。
　同様に、二次側（ここでは受電側になる）の変換器２ａのデッドタイムＴｄ２についても説明する。図１３は、受電側（二次側）の変換器２ａのスイッチング動作を示すタイミングチャートで、具体的には、二次側の変換器２ａのスイッチング状態が変化する場合に注目して、半導体スイッチング素子Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４のスイッチング状態、出力電圧ｖ２、半導体スイッチング素子Ｑ２２、Ｑ２３の両端の電圧Ｖｃｅ２２、Ｖｃｅ２３、半導体スイッチング素子Ｑ２２、Ｑ２３および還流ダイオードＤ２２、Ｄ２３の電流ｉｃ２２、ｉｃ２３（正の場合は半導体スイッチング素子に流れる電流、負の場合は還流ダイオードに流れる電流）、半導体スイッチング素子Ｑ２１、Ｑ２４の両端の電圧Ｖｃｅ２１、Ｖｃｅ２４、半導体スイッチング素子Ｑ２１、Ｑ２４および還流ダイオードＤ２１、Ｄ２４の電流ｉｃ２１、ｉｃ２４（正の場合は半導体スイッチング素子に流れる電流、負の場合は還流ダイオードに流れる電流）、二次側の変換器２ａの出力電流ｉ２を示している。
　そして、図１３の現象は、電流の流れる状態を示す図１４とともにＭＯＤＥ０からＭＯＤＥ３に分けて説明することができる。なお、図１４では、漏れインダクタンスは合算してＬｓで示し、一次側の変換器１ａの出力電圧についてはＶｄｃ１で模擬している。
　図１３および図１４において、初期状態のＭＯＤＥ０では、半導体スイッチング素子Ｑ２１、Ｑ２４がオフで、半導体スイッチング素子Ｑ２２、Ｑ２３がオンの状態である。
　この状態に続くＭＯＤＥ１Ａでは、半導体スイッチング素子Ｑ２１、Ｑ２４がオフを維持したまま、半導体スイッチング素子Ｑ２２、Ｑ２３がオンからオフに変化する。但し、半導体スイッチング素子Ｑ２２、Ｑ２３の電流はすぐに遮断できるが、スナバキャパシタＣｓ２２、Ｃｓ２３の影響により、その両端の電圧Ｖｃｅ２２、Ｖｃｅ２３は緩やかに上昇する。
　ターンオフ損失はこの変化時の電圧と電流の積で導出されるので、スナバキャパシタを接続していない場合と比較して、電圧が低い状態で電流が遮断されることによりターンオフ損失を低減することができる。
　続くＭＯＤＥ１Ｂでは、スナバキャパシタＣｓ２２、Ｃｓ２３が充電され続け、それと同時にスナバキャパシタＣｓ２１、Ｃｓ２４が放電され続ける。ＭＯＤＥ１Ｂの最終値として、電圧Ｖｃｅ２２、Ｖｃｅ２３はＶｄｃ２に達し、電圧Ｖｃｅ２１、Ｖｃｅ２４は略ゼロになる。
　続くＭＯＤＥ２では、ＭＯＤＥ１Ｂのスイッチング状態を維持する。図１３の受電側の変換器２ａでは、出力電流ｉ２は変化しない。
　続くＭＯＤＥ３では、半導体スイッチング素子Ｑ２１、Ｑ２４がオフからオンに変化する。半導体スイッチング素子Ｑ２２、Ｑ２３はオフを維持する。この時、出力電流ｉ２の極性は負であるので、すでに還流ダイオードＤ２１、Ｄ２４には電流が流れている。即ち、この状態で、半導体スイッチング素子Ｑ２１、Ｑ２４がオフからオンに変化しても、その両端電圧Ｖｃｅ２１、Ｖｃｅ２４に変化は無いので、ターンオン損失は生じない。即ち、ゼロ電圧スイッチングが実現し、スイッチング損失を低減することができる。
　先の送電側の変換器１ａで説明したとおり、上記の説明において、実施の形態１との大きな違いは、ＭＯＤＥ１Ａ、ＭＯＤＥ１Ｂである。即ち、スナバキャパシタＣｓ２１、Ｃｓ２２、Ｃｓ２３、Ｃｓ２４を接続した場合、ターンオフした半導体スイッチング素子Ｑ２２、Ｑ２３と並列に接続されたスナバキャパシタＣｓ２２、Ｃｓ２３が時間Ｔｃ２を要して充電され、逆側（これからターンオンしようとしている側）の半導体スイッチング素子Ｑ２１、Ｑ２４と並列に接続されたスナバキャパシタＣｓ２１、Ｃｓ２４は時間Ｔｃ２を要して放電される。
　この実施の形態２では、半導体スイッチング素子のオン動作で当該半導体スイッチング素子に接続されたスナバキャパシタが短絡される現象を防止するよう、デッドタイムＴｄ２の長さを以下のように設定している。即ち、図１３の説明では、スナバキャパシタの充放電時間Ｔｃ２に対して、デッドタイムＴｄ２の方が長いものとして説明した。
　比較例として、スナバキャパシタの充放電時間Ｔｃ２に対して、デッドタイムＴｄ２の方が短い場合について、図１５を用いて以下に説明する。スナバキャパシタの充放電時間Ｔｃ２に対して、デッドタイムＴｄ２の方が短い場合、従って、半導体スイッチング素子Ｑ２１、Ｑ２４がこの充放電時間Ｔｃ２の経過を待たずしてオフからオンに変化すると、ＭＯＤＥ１Ｂの途中から、図１５の中段図に示すように、スナバキャパシタＣｓ２１、Ｃｓ２４がまだ完全に放電していない状態でターンオンしてそのキャパシタを短絡することになる。
　この場合、スナバキャパシタＣｓ２１、Ｃｓ２４に蓄積されたエネルギーは半導体スイッチング素子で消費されるので、損失が増加する。即ち、完全なゼロ電圧スイッチングが実現しない。
　そこで、この実施の形態２では、以下の（５）式に示すように、受電側の変換器２ａのデッドタイムＴｄ２をスナバキャパシタの充放電時間Ｔｃ２以上となるよう設定することに特徴がある。
Figure JPOXMLDOC01-appb-M000005
　なお、（５）式に基づき送電側の変換器１ａのデッドタイムＴｄ２を設定する場合、先の（４）式のところで説明したと同様、スナバキャパシタの充放電時間Ｔｃ２は送電電力Ｐによって変化するので、例えば、デッドタイムＴｄ２を、送電電力Ｐが電力変換装置の定格電力である条件で設定すると、例えば、必要となる冷却器の容量が低減できその小型化が実現する。
　また、例えば、洋上風力発電等でこの電力変換装置を用いる場合は、平均的には定格値の４０％程度の出力が期待できるので、電力変換装置の定格電力の４０％の条件でデッドタイムＴｄ２を決定すれば送電効率の向上につながる。
　以上のように、この発明の実施の形態２による電力変換装置においては、一次側（送電側）および二次側（受電側）の変換器１ａ、２ａのデッドタイムＴｄ１およびＴｄ２を、それぞれのスナバキャパシタの充放電時間Ｔｃ１およびＴｃ２以上に設定するようにしたので、半導体スイッチング素子のオン動作で当該半導体スイッチング素子に接続されたスナバキャパシタが短絡される現象を確実に防止することができる。
実施の形態３．
　図１６は、この発明の実施の形態３における電力変換装置の全体構成を示す図である。この実施の形態３では、図１６に示すように、変換器１ｂ、２ｂとして三相ブリッジの回路構成を適用する。図１および図８では、半導体スイッチング素子を直列接続したスイッチングレグを２個使用し、変換器１（１ａ）、２（２ａ）を単相フルブリッジ回路で構成していたが、この実施の形態３では、スイッチングレグを３個使用し、変換器１ｂ、２ｂを三相ブリッジ回路で構成する。
　即ち、図１の構成に、半導体スイッチング素子Ｑ１５、Ｑ１６、Ｑ２５、Ｑ２６と、それに付随する還流ダイオードＤ、必要に応じてスナバキャパシタＣｓを追加する。三相ブリッジ回路の使用に対応して、三相の変圧器ＴＲを用いる。なお、三相の変圧器ＴＲは必ずしも三相でなくてもよく、単相変圧器を３台用いてもよい。実施の形態１と同様に漏れインダクタンスをＬｓで示しているが、追加のインダクタンスを用いてもよい。なお、絶縁が不要であれば、Ｌｓ相当のインダクタンスのみを接続してもよい。
　三相ブリッジ回路を用いるとキャパシタＣｄｃ１、Ｃｄｃ２に流れるリプル電流を減少させることができるので、キャパシタ容量を低減することができ、電力変換装置の小型化が可能になる。
　更に、三相ブリッジ回路において、この発明の特徴を考慮したデッドタイムを備えることで、さらなる損失低減が可能となり、電力変換装置のさらなる小型化につながる。
　三相ブリッジ回路の基本動作については、特許文献１や非特許文献１等に記載されているので、ここでの詳細な説明は省略する。送電電力Ｐについては、単相フルブリッジ回路と同様に、一次側と二次側のスイッチングの位相差δ［ｒａｄ］で制御し、以下の（６）式で表される（例えば、非特許文献１のｐ．６８に記載の（３０）式参照）。
Figure JPOXMLDOC01-appb-M000006
　三相ブリッジ回路を用いた場合においても、ゼロ電圧スイッチングに伴う実施の形態１、２で説明した同様の課題があるので、この発明が有効となる。即ち、実施の形態１と同様に、送電側の変換器１ｂのデッドタイムＴｄ１を電流極性反転時間Ｔｃｍｔｔ以下に設定する。
　三相ブリッジ回路の場合、電流極性反転時間Ｔｃｍｔｔは、先の（６）式に、出力電流がゼロ、従って、電力Ｐがゼロとなるという条件をあてはめることで、以下に示す（７）式の形で求められる。
Figure JPOXMLDOC01-appb-M000007
　以上のことから、三相ブリッジ回路を用いたこの発明の電力変換装置においては、以下の（８）式を満たすように、送電側の変換器１ｂのデッドタイムＴｄ１を設定すればよい。
Figure JPOXMLDOC01-appb-M000008
　この場合、先の実施の形態１の式（３）のところで説明したと同様、デッドタイムＴｄ１を、送電電力Ｐが電力変換装置の定格電力である条件で設定すると、例えば、必要となる冷却器の容量が低減できその小型化が実現する。
　また、例えば、洋上風力発電等でこの電力変換装置を用いる場合は、平均的には定格値の４０％程度の出力が期待できるので、電力変換装置の定格電力の４０％の条件でデッドタイムＴｄ１を決定すれば送電効率の向上につながる。
　また、受電側の変換器２ｂのデッドタイムＴｄ２には、ゼロ電圧スイッチングに伴う制約が無いため、長く設定することができる。即ち、送電側の変換器１ｂのデッドタイムＴｄ１よりも受電側の変換器２ｂのデッドタイムＴｄ２を長く設定するようにすれば、不要にデッドタイムを短くすることが無くなるので、装置の信頼性が向上する。
　更に、高耐圧の半導体スイッチング素子ほど、ゲート電圧の変化が緩やかになるため、デッドタイムを長く確保する必要がある。従って、電力変換装置としての電力を送る向きが変わらない場合や送電受電の平均動作時間の長短で送電側または受電側の変換器１ｂ、２ｂとする場合においては、一次側の半導体素子の定格電圧よりも、二次側の半導体素子の定格電圧を高く設定して、低い電圧から高い電圧への昇圧動作が可能な構成とする。
　これにより、送電側の変換器１ｂのデッドタイムを短く、受電側の変換器２ｂのデッドタイムを長く設定することで、半導体素子の信頼性を損なうことなく、ゼロ電圧スイッチングを実現して低損失の電力変換装置を得ることが出来る。
　このような使用方法として、例えば、再生エネルギーなどの低電圧のエネルギー発生源から、高電圧の電力系統もしくは負荷に向けて昇圧を行うＤＣ／ＤＣ変換の用途に最適である。
　また、各半導体スイッチング素子と並列にスナバキャパシタを接続する場合は、先の実施の形態２で説明したと同様、各相出力電流が負から正に切り替わる時点よりも前の時点で、スナバキャパシタＣｓの充放電が完了するように、スナバキャパシタの静電容量を設定する。
　また、各変換器１ｂ、２ｂのデッドタイムＴｄ１、Ｔｄ２を、各変換器１ｂ、２ｂのスナバキャパシタの充放電時間Ｔｃ１、Ｔｃ２以上に設定することで、半導体スイッチング素子のオン動作で当該半導体スイッチング素子に接続されたスナバキャパシタが短絡される現象を確実に防止することができる。
　また、その場合、スナバキャパシタの充放電時間Ｔｃ１、Ｔｃ２は送電電力Ｐによって変化するので、例えば、デッドタイムＴｄ１、Ｔｄ２を、送電電力Ｐが電力変換装置の定格電力である条件で設定すると、例えば、必要となる冷却器の容量が低減できその小型化が実現する。
　また、例えば、洋上風力発電等でこの電力変換装置を用いる場合は、平均的には定格値の４０％程度の出力が期待できるので、電力変換装置の定格電力の４０％の条件でデッドタイムＴｄ２を決定すれば送電効率の向上につながる。
実施の形態４．
　図１７は、この発明の実施の形態４における電力変換装置の主回路構成を示す図である。この実施の形態４では、実施の形態１～３のいずれかの電力変換装置の主回路を単位セル３として、その単位セル３を複数台、例えば５０台備え、一次側、二次側の直流電圧が印加されるキャパシタＣｄｃ１、Ｃｄｃ２を並列もしくは直列に接続している。
　図１７で示す例では、実施の形態３による主回路を単位セル３に用い、複数の単位セル３の一次側キャパシタＣｄｃ１を並列接続して、二次側キャパシタＣｄｃ２を直列接続した構成としている。この場合、三相ブリッジによる変換器１ｂ、２ｂを用いた例を示しているが、実施の形態１や実施の形態２のように単相ブリッジによる変換器を用いてもよい。
　なお、全体の電力変換装置における一次側および二次側で扱う電流および電圧に応じて、キャパシタＣｄｃ１、Ｃｄｃ２の接続構成を一次側と二次側とで入れ替えたり、一次側または二次側において、直列接続および並列接続を組み合わせた接続構成を選択することも可能である。
　この実施の形態では、複数台の単位セル３を直並列に接続して主回路を構成し、各単位セル３は、実施の形態１～３に示した構成を用いるため、各単位セル３あたりで、実施の形態１～３と同等の効果を得ることができる。
　これに加えて、一次側あるいは二次側において、単位セル３のキャパシタＣｄｃを直列接続した側においては、実施の形態１～３で示した構成よりも高い直流電圧を取り扱うことができる。また、単位セル３のキャパシタＣｄｃを並列接続した側においては、実施の形態１～３で示した構成よりも大きな直流電流を取り扱うことができる。すなわち、電力変換装置の大電力化が可能となる。
　さらには、複数台の単位セル３を同等の構成することにより、電力変換装置の動作試験が簡略化でき、また製造が容易になる。
　なお、先の各実施の形態において、半導体スイッチング素子や還流ダイオードの材料に、通常珪素を使用するが、炭化珪素や、窒化ガリウム系材料またはダイヤモンドなどのバンドギャップが珪素のそれより大きいワイドバンドギャップ材料を使用すると、半導体素子の高耐圧化が可能なため、より高い電圧の変換が可能になる。更には、スイッチングの高速化が可能なため、変圧器ＴＲの小型化が可能である。
　なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (15)

  1. 一次側のキャパシタの両極間に接続され、それぞれスナバキャパシタを並列接続した正極側と負極側の半導体素子を互いに直列に接続してなる一次側のスイッチングレグを複数個備え、前記各一次側のスイッチングレグの中間接続点から引き出された一次側の交流端子と前記一次側のキャパシタとの間で電力変換を行う一次側の変換器と、
    　二次側のキャパシタの両極間に接続され正極側と負極側の半導体素子を互いに直列に接続してなる二次側のスイッチングレグを複数個備え、前記各二次側のスイッチングレグの中間接続点から引き出された二次側の交流端子と前記二次側のキャパシタとの間で電力変換を行う二次側の変換器と、
    　前記一次側の交流端子と前記二次側の交流端子との間に接続されたインダクタンス要素と、
    　前記半導体素子を構成する半導体スイッチング素子をオンオフ制御することにより前記一次側のキャパシタと前記二次側のキャパシタとの間で直流電力の送受電を行う制御装置とを備えた電力変換装置において、
    　前記スナバキャパシタは、前記一次側の変換器が送電動作する際に、前記半導体素子のオンオフ状態の変化に伴う該スナバキャパシタの充放電が完了した後に、前記交流端子を流れる電流の極性が変化するように、静電容量が設定され、
    　前記制御装置は、同一の前記スイッチングレグ内の前記正極側および前記負極側の前記半導体スイッチング素子の同時オン動作による短絡を防止するための短絡防止期間Ｔｄを、前記半導体スイッチング素子を電圧ゼロでオン動作させるゼロ電圧スイッチングを実現するように設定して前記オンオフ制御を行い、
    　前記一次側の変換器の前記短絡防止期間Ｔｄは、前記半導体スイッチング素子のオン動作で当該半導体スイッチング素子に接続された前記スナバキャパシタが短絡される現象を防止するように設定され、
    　前記一次側または前記二次側のいずれかの変換器における前記短絡防止期間Ｔｄは、該変換器が送電動作する際に前記短絡防止期間Ｔｄの開始時点から前記インダクタンス要素に流れる交流電流の極性が反転する迄の時間である電流極性反転時間Ｔｃｍｔｔとの関係が、Ｔｄ≦Ｔｃｍｔｔを満足するように設定される、
    電力変換装置。
  2. 前記一次側または前記二次側のいずれか前記送電の平均動作時間が前記受電の平均動作時間より長い変換器を送電側の変換器と称し、該送電側の変換器における前記短絡防止期間Ｔｄが、Ｔｄ≦Ｔｃｍｔｔを満足する、
    請求項１に記載の電力変換装置。
  3. 前記インダクタンス要素は、前記一次側の変換器の前記交流端子に接続された一次側の巻線と前記二次側の変換器の前記交流端子に接続された二次側の巻線とを備え、前記一次側の変換器と前記二次側の変換器とを電気的に絶縁する変圧器である、
    請求項１または請求項２に記載の電力変換装置。
  4. 前記インダクタンス要素は、前記一次側の変換器の前記交流端子と前記二次側の変換器の前記交流端子との間に接続されたインダクタンスである、
    請求項１または請求項２に記載の電力変換装置。
  5. 前記一次側または前記二次側のいずれか前記送電の平均動作時間が前記受電の平均動作時間より短い変換器を受電側の変換器と称し、
    　前記インダクタンス要素は、前記送電側の変換器の前記交流端子に接続された一次側の巻線と前記受電側の変換器の前記交流端子に接続された二次側の巻線とを備え、前記送電側の変換器と前記受電側の変換器とを電気的に絶縁する変圧器であって、
    　前記制御装置は、前記受電側の変換器の前記短絡防止期間Ｔｄを前記送電側の変換器の前記短絡防止期間Ｔｄより長く設定する、
    請求項２に記載の電力変換装置。
  6. 前記受電側の変換器に接続された前記巻線の巻数を前記送電側の変換器に接続された前記巻線の巻数より大きくした、
    請求項５に記載の電力変換装置。
  7. 前記電流極性反転時間Ｔｃｍｔｔは、前記送受電する電力が前記電力変換装置の定格電力である条件で求めた値に設定される、
    請求項１から請求項６のいずれか１項に記載の電力変換装置。
  8. 前記電流極性反転時間Ｔｃｍｔｔは、前記送受電する電力が前記電力変換装置の定格電力の４０％である条件で求めた値に設定される、
    請求項１から請求項６のいずれか１項に記載の電力変換装置。
  9. 前記一次側の変換器の前記短絡防止期間Ｔｄは、前記スナバキャパシタの充放電時間Ｔｃとの関係が、Ｔｄ≧Ｔｃを満足するように設定される、
    請求項１から請求項８のいずれか１項に記載の電力変換装置。
  10. 前記スナバキャパシタの充放電時間Ｔｃは、前記送受電する電力が前記電力変換装置の定格電力である条件で求めた値に設定される、
    請求項９に記載の電力変換装置。
  11. 前記スナバキャパシタの充放電時間Ｔｃは、前記送受電する電力が前記電力変換装置の定格電力の４０％である条件で求めた値に設定される、
    請求項９に記載の電力変換装置。
  12. 前記各変換器は、前記スイッチングレグを２個備え、直流電圧と単相交流電圧との間で電力変換を行う単相フルブリッジの構成とした、
    請求項１から請求項１１のいずれか１項に記載の電力変換装置。
  13. 前記各変換器は、前記スイッチングレグを３個備え、直流電圧と三相交流電圧との間で電力変換を行う三相ブリッジの構成とした、
    請求項１から請求項１１のいずれか１項に記載の電力変換装置。
  14. 複数台の単位セルを備え、該各単位セルが、それぞれ前記一次側の変換器、前記二次側の変換器および前記インダクタンス要素を有し、
    前記各単位セルの一次側あるいは二次側の前記キャパシタが直列に接続された、
    請求項１から請求項１３のいずれか１項に記載の電力変換装置。
  15. 複数台の単位セルを備え、該各単位セルが、それぞれ前記一次側の変換器、前記二次側の変換器および前記インダクタンス要素を有し、
    前記各単位セルの一次側あるいは二次側の前記キャパシタが並列に接続された、
    請求項１から請求項１３のいずれか１項に記載の電力変換装置。
PCT/JP2016/055501 2015-03-24 2016-02-24 電力変換装置 WO2016152366A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017507622A JP6203450B2 (ja) 2015-03-24 2016-02-24 電力変換装置
US15/556,187 US10044282B2 (en) 2015-03-24 2016-02-24 Power conversion device
EP22175788.3A EP4096085A1 (en) 2015-03-24 2016-02-24 Power conversion device
EP16768269.9A EP3276809A4 (en) 2015-03-24 2016-02-24 Power conversion device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015060607 2015-03-24
JP2015-060607 2015-03-24

Publications (1)

Publication Number Publication Date
WO2016152366A1 true WO2016152366A1 (ja) 2016-09-29

Family

ID=56977199

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/055501 WO2016152366A1 (ja) 2015-03-24 2016-02-24 電力変換装置

Country Status (4)

Country Link
US (1) US10044282B2 (ja)
EP (2) EP3276809A4 (ja)
JP (1) JP6203450B2 (ja)
WO (1) WO2016152366A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6293242B1 (ja) * 2016-11-17 2018-03-14 三菱電機株式会社 電力変換装置
WO2018135227A1 (ja) * 2017-01-23 2018-07-26 日立オートモティブシステムズ株式会社 Ｄｃｄｃコンバータ回路のデッドタイム設定方法
WO2019069489A1 (ja) * 2017-10-03 2019-04-11 三菱電機株式会社 電力変換回路
JP2019115130A (ja) * 2017-12-22 2019-07-11 三菱電機株式会社 直流変換器
EP3499700A4 (en) * 2016-08-10 2019-07-31 Mitsubishi Electric Corporation POWER CONVERSION DEVICE
JP2021078274A (ja) * 2019-11-12 2021-05-20 株式会社明電舎 絶縁型ｄｃ／ｄｃ変換器
WO2022102025A1 (ja) 2020-11-11 2022-05-19 三菱電機株式会社 蓄電装置および電力系統安定化システム
JP7432894B2 (ja) 2020-09-16 2024-02-19 パナソニックＩｐマネジメント株式会社 電力変換装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017156692A1 (en) * 2016-03-15 2017-09-21 Abb Schweiz Ag Bidirectional dc-dc converter and control method therefor
JP6707003B2 (ja) * 2016-09-14 2020-06-10 ローム株式会社 スイッチ駆動回路及びこれを用いたスイッチング電源装置
JP6771156B2 (ja) * 2017-03-29 2020-10-21 パナソニックＩｐマネジメント株式会社 電力変換装置
EP3651331A4 (en) * 2017-07-04 2021-04-07 Mitsubishi Electric Corporation POWER CONVERSION DEVICE
JP6883489B2 (ja) * 2017-08-22 2021-06-09 ダイヤモンド電機株式会社 コンバータ
JP7133436B2 (ja) * 2018-10-26 2022-09-08 富士フイルムヘルスケア株式会社 高電圧装置およびｘ線画像診断装置
JP7099356B2 (ja) * 2019-02-19 2022-07-12 オムロン株式会社 電力変換装置
WO2020225854A1 (ja) 2019-05-07 2020-11-12 三菱電機株式会社 電力変換装置
JP7190664B2 (ja) * 2019-09-18 2022-12-16 パナソニックＩｐマネジメント株式会社 電力変換装置
JP6747569B1 (ja) * 2019-11-21 2020-08-26 富士電機株式会社 電力変換装置、制御方法、および制御プログラム
US11594976B2 (en) * 2020-06-05 2023-02-28 Delta Electronics, Inc. Power converter and control method thereof
CN112202342B (zh) * 2020-11-03 2021-06-25 深圳威迈斯新能源股份有限公司 双向谐振变换器磁平衡电路及其控制方法
US11349401B1 (en) * 2021-01-25 2022-05-31 Semiconductor Components Industries, Llc Method and system of a power converter with secondary side active clamp

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002238257A (ja) * 2001-02-06 2002-08-23 Toshiba Corp 共振型ｄｃ−ｄｃコンバータの制御方法
WO2014024560A1 (ja) * 2012-08-08 2014-02-13 三菱電機株式会社 電力変換装置
JP2015012750A (ja) * 2013-07-01 2015-01-19 東洋電機製造株式会社 電力変換装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027264A (en) 1989-09-29 1991-06-25 Wisconsin Alumni Research Foundation Power conversion apparatus for DC/DC conversion using dual active bridges
WO2011077767A1 (ja) * 2009-12-24 2011-06-30 三菱電機株式会社 電力変換装置、および電力変換装置の駆動方法
JPWO2012105112A1 (ja) * 2011-02-04 2014-07-03 三菱電機株式会社 Ｄｃ／ｄｃコンバータ
JP5472183B2 (ja) * 2011-03-31 2014-04-16 株式会社デンソー スイッチング電源装置
US9455641B2 (en) * 2012-02-14 2016-09-27 Mitsubishi Electric Corporation DC/DC converter
US9490704B2 (en) * 2014-02-12 2016-11-08 Delta Electronics, Inc. System and methods for controlling secondary side switches in resonant power converters
WO2015187747A2 (en) * 2014-06-02 2015-12-10 Utah State University Multi-mode control for a dc-to-dc converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002238257A (ja) * 2001-02-06 2002-08-23 Toshiba Corp 共振型ｄｃ−ｄｃコンバータの制御方法
WO2014024560A1 (ja) * 2012-08-08 2014-02-13 三菱電機株式会社 電力変換装置
JP2015012750A (ja) * 2013-07-01 2015-01-19 東洋電機製造株式会社 電力変換装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3276809A4 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3499700A4 (en) * 2016-08-10 2019-07-31 Mitsubishi Electric Corporation POWER CONVERSION DEVICE
US10432101B2 (en) 2016-08-10 2019-10-01 Mitsubishi Electric Corporation Power conversion apparatus
JP2018082572A (ja) * 2016-11-17 2018-05-24 三菱電機株式会社 電力変換装置
JP6293242B1 (ja) * 2016-11-17 2018-03-14 三菱電機株式会社 電力変換装置
WO2018135227A1 (ja) * 2017-01-23 2018-07-26 日立オートモティブシステムズ株式会社 Ｄｃｄｃコンバータ回路のデッドタイム設定方法
JPWO2018135227A1 (ja) * 2017-01-23 2019-11-07 日立オートモティブシステムズ株式会社 Ｄｃｄｃコンバータ回路のデッドタイム設定方法
WO2019069489A1 (ja) * 2017-10-03 2019-04-11 三菱電機株式会社 電力変換回路
JP2019068664A (ja) * 2017-10-03 2019-04-25 三菱電機株式会社 電力変換回路
US11336188B2 (en) 2017-10-03 2022-05-17 Mitsubishi Electric Corporation Power conversion circuit
JP2019115130A (ja) * 2017-12-22 2019-07-11 三菱電機株式会社 直流変換器
JP2021078274A (ja) * 2019-11-12 2021-05-20 株式会社明電舎 絶縁型ｄｃ／ｄｃ変換器
JP7298448B2 (ja) 2019-11-12 2023-06-27 株式会社明電舎 絶縁型ｄｃ／ｄｃ変換器
JP7432894B2 (ja) 2020-09-16 2024-02-19 パナソニックＩｐマネジメント株式会社 電力変換装置
WO2022102025A1 (ja) 2020-11-11 2022-05-19 三菱電機株式会社 蓄電装置および電力系統安定化システム

Also Published As

Publication number Publication date
EP3276809A1 (en) 2018-01-31
JPWO2016152366A1 (ja) 2017-06-15
EP3276809A4 (en) 2018-12-05
US10044282B2 (en) 2018-08-07
US20180054136A1 (en) 2018-02-22
EP4096085A1 (en) 2022-11-30
JP6203450B2 (ja) 2017-09-27

Similar Documents

Publication Publication Date Title
JP6203450B2 (ja) 電力変換装置
US9705411B2 (en) Soft-switched bidirectional buck-boost converters
US8830711B2 (en) Hybrid switch for resonant power converters
US20180337610A1 (en) PWM Controlled Resonant Converter
US11088625B1 (en) Three-phase CLLC bidirectional DC-DC converter and a method for controlling the same
US9559602B2 (en) Magnetizing current based control of resonant converters
CN109874385B (zh) 电力转换系统
US20180269795A1 (en) Bidirectional resonant conversion circuit and converter
CN102611310A (zh) 磁集成自驱动倍流整流半桥三电平直流变换器
JP6343187B2 (ja) Ｄｃ／ｄｃコンバータの制御装置及びその制御方法
WO2018110440A1 (ja) スナバ回路及びそれを用いた電力変換システム
US10432101B2 (en) Power conversion apparatus
JP6201586B2 (ja) Ｄｃ／ｄｃコンバータ
CN102594152B (zh) 一种串联型半桥dc-dc变换器
US20150303788A1 (en) Soft-switching low input/output current-ripple power inversion and rectification circuits
CN103780086A (zh) 基于耦合电感倍压结构的双输出母线型高增益变换器
CN107112904B (zh) Dc/dc转换器
JP2002238257A (ja) 共振型ｄｃ−ｄｃコンバータの制御方法
US10848071B2 (en) Highly reliable and compact universal power converter
WO2018123552A1 (ja) スナバ回路、及びそれを用いた電力変換システム
KR100911541B1 (ko) 연료전지 차량용 양방향 3상 ｐｗｍ ｄｃ-ｄｃ 컨버터
JP6803993B2 (ja) 直流電圧変換器、および直流電圧変換器の作動方法
TW202011679A (zh) 三相多階式串聯－串聯諧振式轉換器
CN114696625A (zh) 一种适用于单移相控制的双有源桥电感范围确定方法
CN104935174B (zh) 一种含有可调电感网络的全桥dc/dc变换器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16768269

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017507622

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15556187

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2016768269

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE