JP6861923B1 - 蓄電装置および電力系統安定化システム - Google Patents

Abstract

一実施形態の蓄電装置（１３）は、互いに接続された複数の蓄電素子（３０）を含む蓄電バンク（ＥＳＢ）と、１つまたは複数の第１セル（ＢＳＭ）とを備える。蓄電バンク（ＥＳＢ）および１つまたは複数の第１セル（ＢＳＭ）は、互いに直列に接続される。各第１セル（ＢＳＭ）は、入出力ノード対（２４ｐ，２４ｎ）と、少なくとも２つの半導体スイッチング素子（２１ｐ，２１ｎ）を含むブリッジ回路（２５）と、ブリッジ回路（２５）を介して入出力ノード対（２４ｐ，２４ｎ）に接続される蓄電素子（２２）とを含む。各第１セル（ＢＳＭ）の蓄電素子（２２）の蓄電容量は、蓄電バンク（ＥＳＢ）の蓄電容量よりも小さい。

Description

本開示は、蓄電装置および電力系統安定化システムに関する。

スーパーキャパシタと称する大容量キャパシタを備えた周波数安定化装置（ＦＳ：Frequency Stabilizer）が知られている。スーパーキャパシタは、電気二重層ＥＤＬＣ（Electrical Double Layer Capacitor）またはUltra Capacitorとも称される。この種の周波数安定化装置では、直流側に設けられた大容量キャパシタの放電エネルギーが、自励式変換器によって交流電力に変換されることにより交流電力系統に放出される。逆に、電力系統の交流電力が、自励式変換器によって直流電力に変換されることにより充電エネルギーとして大容量キャパシタに吸収される。

また、ＢＥＳＳ（Battery Energy Storage System）と呼ばれるバッテリ連系設備も、上記のスーパーキャパシタを備えた設備と同様の機能を実現できる。すなわち、直流側の蓄電池の放電エネルギーが自励式変換器を介して交流電力系統に放出され、逆に交流電力系統の交流電力が自励式変換器を介して充電エネルギーとして蓄電池に吸収される。

このように、直流側のエネルギー蓄積要素を、自励式変換器を介して交流電力系統に連系することにより、蓄積された直流エネルギーを、電力系統の周波数安定化および負荷平準化のために活用でき、さらに予備力（バックアップ）として活用できる。

特許文献１（特開２００１−１９７６６０号公報）は、複数のキャパシタからなるキャパシタ蓄電装置を含む系統安定化システムの一例を開示する。この文献のキャパシタ蓄電装置では、複数のスイッチの切り替えにより、複数のキャパシタを直列に接続したり、複数のキャパシタの一部を並列に接続したりすることができる。

また、特許文献２（特開２０２０−４３６５３号公報）は、蓄電池によって構成された蓄電装置の一例を開示する。この文献の蓄電装置は、直列に接続された複数の蓄電ユニットを備える。各蓄電ユニットは、充放電端子間に蓄電器と直列に接続された充電スイッチと、充放電端子間をバイパスするバイパススイッチとを備える。

以下、本開示の一部に関連する先行技術文献を紹介する。
特許文献３（特許第５１８９１０５号公報）および非特許文献１（E.Spahic et al.，CIGRE Winnipeg 2017 Colloquium，B4-56，Sep. 2017）は、自励式の交直変換器の一例であるＭＭＣ（Modular Multilevel Convertor）の構成例を開示する。前者は各変換器セルがハーフブリッジ構成の場合あり、後者は各変換器セルがフルブリッジ構成の場合である。

特許文献４（国際公開第２０１６／１５２３６６号）および非特許文献２（石橋他、電気学会論文誌Ｄ（産業応用部門誌）、Vol.138(1)、p.58-66、2018年）は、自励式のＤＣ／ＤＣ変換器の構成例を開示する。

特許文献５（特開２００８−１７８２１５号公報）は、二次電池などによって構成される充放電手段に代えて、可変抵抗器によって構成される電力消費手段を備えた周波数調整システムを開示する。

特開2001-197660号公報 特開2020-43653号公報 特許第5189105号公報 国際公開第2016/152366号 特開2008-178215号公報

E.Spahic et al.，"Frequency Stability in Case of Interconnectors (AC and DC) and the Impact of Frequency Stabilizer"，CIGRE Winnipeg 2017 Colloquium，B4-56，Sep. 2017 石橋他、「大規模洋上風力発電の直流送配電システム向け高圧大容量DC/DC変換器の回路方式と制御法」、電気学会論文誌Ｄ（産業応用部門誌）、Vol.138(1)、p.58-66、2018年

電力系統安定化システムに用いられるエネルギー蓄積要素は、その蓄電量（ＳＯＣ：State of Charge）に応じて、入出力する直流電圧が変動するという問題がある。したがって、入出力電圧の変動を小さく抑えようとすると、エネルギー蓄積要素のＳＯＣの変動幅が制限されてしまう。

上記の特許文献１（特開２００１−１９７６６０号公報）および特許文献２（特開２０２０−４３６５３号公報）では、スイッチを切り替えることによって電圧変動幅を小さくできるが、スイッチ数が多くなるという欠点がある。

本開示は、上記の問題点を考慮してなされたものであり、ある局面における目的は、ＳＯＣ変動範囲を広くとっても、入出力電圧および電流の変動を抑制することが可能な蓄電装置を提供することである。

一実施形態の蓄電装置は、互いに接続された複数の蓄電素子を含む蓄電バンクと、１つまたは複数の第１セルとを備える。蓄電バンクおよび１つまたは複数の第１セルは、互いに直列に接続される。１つの第１セルまたは複数の第１セルの各々は、入出力ノード対と、少なくとも２つの半導体スイッチング素子を含むブリッジ回路と、ブリッジ回路を介して入出力ノード対に接続される蓄電素子とを含む。１つの第１セルの蓄電素子の蓄電容量または複数の第１セルの各々の蓄電素子の蓄電容量は、蓄電バンクの蓄電容量よりも小さい。

上記の実施形態の蓄電装置によれば、蓄電バンクと直列に接続された１つまたは複数の第１セルを設けることによって、蓄電装置のＳＯＣ変動範囲を広くとっても、入出力電圧および電流の変動を抑制できる。

電力系統安定化システムの概略構成を示すブロック図である。 図１の蓄電装置の概略構成を示す回路図である。 図１の交直変換器のハードウェアの概略構成の一例を示す図である。 図３に示す自励式の交直変換器を構成する変換器セル４３の構成例を示す回路図である。 蓄電装置の初期充電について説明するための図である。 図１の制御装置のハードウェア構成例を示すブロック図である。 キャパシタによって構成される蓄電装置の電荷量と直流電圧との関係を示す図である。 蓄電池の特性曲線を概念的に示す図である。 実施の形態１の蓄電装置の充電手順を示すフローチャートである。 実施の形態１の蓄電装置の放電手順を示すフローチャートである。 実施の形態２の蓄電装置において、電荷量と直流電圧との関係を示す図である。 実施の形態３の蓄電装置において、電荷量と直流電圧との関係を示す図である。 実施の形態３の蓄電装置の充電手順を示すフローチャートである。 実施の形態３の蓄電装置の放電手順を示すフローチャートである。 実施の形態４の蓄電装置の概略構成を示す回路図である。 実施の形態４の蓄電装置の第１の動作例を説明するための図である。 実施の形態４の蓄電装置の第２の動作例を説明するための図である。 実施の形態４の蓄電装置の第３の動作例を説明するための図である。 電力系統安定化システムを構成する交直変換器、ブースターセル、および蓄電バンクの具体的配置を説明するための回路図である。 図１９の回路図に対応する実装例を示す側面図および平面図である。

以下、各実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。

実施の形態１．
［電力系統安定化システムの概略構成］
図１は、電力系統安定化システムの概略構成を示すブロック図である。図１（Ａ）は、交流電力系統１０Ａに接続される電力系統安定化システム８Ａの構成例を示し、図１（Ｂ）は、直流電力系統１０Ｂに接続される電力系統安定化システム８Ｂの構成例を示す。

図１（Ａ）を参照して、電力系統安定化システム８Ａは、変圧器１１と、交直変換器１２Ａと、蓄電装置１３と、制御装置１４とを備える。

交直変換器１２Ａは、交流電力系統１０Ａと蓄電装置１３との間に接続され、交流を直流に変換する順変換、および直流を交流に変換する逆変換を行う。より具体的には、交直変換器１２Ａは、交流電力系統１０Ａの交流電力を直流電力に変換し、充電エネルギーとして蓄電装置１３に吸収させる。逆に、交直変換器１２Ａは、蓄電装置１３の放電エネルギーを交流電力に変換し、交流電力系統１０Ａに放出する。

交直変換器１２Ａは、２レベル／３レベルさらに多レベル方式、ＭＭＣ方式、変圧器多重方式、リアクトル並列方式、およびそれらの組み合わせのいずれであってもよい。ＭＭＣ方式の交直変換器１２Ａのより詳細な構成例は、図３および図４を参照して後述する。なお、本開示では、交直変換器１２Ａを電力変換器１２Ａとも記載する。

変圧器１１は、交流電力系統１０Ａと交直変換器１２Ａとの間に接続される。変圧器１１に代えて連系リアクトルを用いてもよい。

蓄電装置１３は、直流エネルギーの充電および放電を行う。蓄電装置１３に蓄積されたエネルギーは、電力系統の周波数安定化および負荷平準化のために活用され、さらに、予備力（バックアップ）として活用される。蓄電装置１３のより詳細な構成は、図２を参照して後述する。

制御装置１４は、電流および電圧の検出値に基づいて、交直変換器１２Ａおよび蓄電装置１３の動作を制御する。制御装置１４のハードウェア構成例は図６を参照して後述する。制御装置１４は、蓄電装置１３または交直変換器１２Ａのいずれかに含まれているとしてもよい。

次に図１（Ｂ）を参照して、電力系統安定化システム８Ｂは、ＤＣ／ＤＣ変換器１２Ｂと、蓄電装置１３と、制御装置１４とを備える。

ＤＣ／ＤＣ変換器１２Ｂは、直流電力系統１０Ｂと蓄電装置１３との間に接続され、直流電圧のレベル変換を行う。より具体的には、ＤＣ／ＤＣ変換器１２Ｂは、直流電力系統１０Ｂの直流電圧の電圧レベルを変換し、レベル変換後の直流電圧を蓄電装置１３に供給することによって蓄電装置１３を充電する。逆に、ＤＣ／ＤＣ変換器１２Ｂは、蓄電装置１３から放電された直流電圧の電圧レベルを変換し、レベル変換後の直流電圧を直流電力系統１０Ｂに出力する。

ＤＣ／ＤＣ変換器１２Ｂとして、特許文献４（国際公開第２０１６／１５２３６６号）および非特許文献２（石橋他、電気学会論文誌Ｄ（産業応用部門誌）、Vol.138(1)、p.58-66、2018年）に開示されるような、絶縁型のＤＣ−ＡＣ−ＤＣ変換器が一般的に用いられる。ＤＣ／ＤＣ変換器１２Ｂは、これに代えて、非絶縁型のチョッパ方式の変換器であってもよいし、上記の組み合わせであってもよい。なお、本開示では、ＤＣ／ＤＣ変換器１２Ｂを電力変換器１２Ｂとも記載する。

図１（Ｂ）の蓄電装置１３および制御装置１４は、図１（Ａ）の蓄電装置１３および１４と実質的に同じであるので、説明を繰り返さない。

［蓄電装置の構成例］
図２は、図１の蓄電装置の概略構成を示す回路図である。図２を参照して、蓄電装置１３は、互いに直列に接続された蓄電バンクＥＳＢと、１つ以上（ｎ個）のサブモジュールＢＳＭ１〜ＢＳＭｎとを含む。本開示では、サブモジュールＢＳＭ１〜ＢＳＭｎを、ブースターセルＢＳＭ１〜ＢＳＭｎまたは第１セルＢＳＭ１〜ＢＳＭｎとも称する。

蓄電バンクＥＳＢと１つ以上のブースターセルＢＳＭ１〜ＢＳＭｎとは、蓄電装置１３の正極端子Ｔｐと負極端子Ｔｎとの間に直列に接続される。蓄電バンクＥＳＢと複数のブースターセルＢＳＭ１〜ＢＳＭｎとの並び順はどのような順番であってもよい。以下、ブースターセルＢＳＭ１〜ＢＳＭｎについて総称する場合またはいずれか１つを示す場合、ブースターセルＢＳＭと記載する。

蓄電バンクＥＳＢは、正極ノード３２ｐと負極ノード３２ｎとの間に直列および並列に接続された複数の蓄電素子３０を含む。蓄電素子３０は、スーパーキャパシタであっても蓄電池であってもよく、電荷を蓄積可能な素子であれば特に限定されない。蓄電バンクＥＳＢは、さらに、正極ノード３２ｐと負極ノード３２ｎとの間の直流電圧Ｖｂを検出する電圧検出器３１を含む。蓄電バンクＥＳＢは、スイッチによって個々の蓄電素子３０の接続を切り替えられるように構成されていない。

各ブースターセルＢＳＭは、図２の例では、ハーフブリッジ構成と呼ばれる回路構成を有する。具体的に、ブースターセルＢＳＭは、２つのスイッチング素子２０ｐおよび２０ｎを直列接続して形成した直列体と、ダイオード２１ｐ，２１ｎと、蓄電素子２２と、電圧検出器２３と、入出力ノード２４ｐ，２４ｎとを備える。スイッチング素子２０ｐおよび２０ｎの直列体と蓄電素子２２とは並列接続される。ダイオード２１ｐ，２１ｎは、スイッチング素子２０ｐ，２０ｎとそれぞれ逆並列に接続される。電圧検出器２３は、蓄電素子２２の両端間の電圧Ｖ（Ｖ１〜Ｖｎ）を検出する。

蓄電素子２２は、スーパーキャパシタであっても蓄電池であってもよく、電荷を蓄積可能な素子であれば特に限定されない。各ブースターセルＢＳＭの蓄電素子２２の蓄電容量は、蓄電バンクＥＳＢの蓄電容量よりも小さい。ここで、蓄電容量とは、定格電圧まで充電するのに必要な電荷量（すなわち、電流×時間）をいう。

スイッチング素子２０ｐ，２０ｎとして、たとえば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＧＣＴ（Gate Commutated Turn-off）サイリスタなどの自己消弧型の半導体スイッチング素子が用いられる。以下、スイッチング素子２０ｐ，２０ｎを総称する場合またはいずれか１つを示す場合に、スイッチング素子２０と記載する。

各ブースターセルＢＳＭのスイッチング素子２０ｎの両端子は、入出力ノード２４ｐ，２４ｎとそれぞれ接続される。スイッチング素子２０ｐ，２０ｎのスイッチング動作により、蓄電素子２２が入出力ノード２４ｐ，２４ｎ間に挿入された挿入状態と、入出力ノード２４ｐ，２４ｎ間が短絡されたバイパス状態とを切り替えることができる。すなわち、スイッチング素子２０ｐがオン、かつスイッチング素子２０ｎがオフのとき、入出力ノード２４ｐ，２４ｎ間に蓄電素子２２が接続される。スイッチング素子２０ｐがオフ、かつスイッチング素子２０ｎがオンのとき、入出力ノード２４ｐ，２４ｎ間はスイッチング素子２０ｎを介して結合されたバイパス状態になる。バイパス状態では、蓄電素子２２の正極端子は、入出力ノード２４ｐから切り離される。

図２に示すように、各ブースターセルＢＳＭは、入出力ノード２４ｐまたは２４ｎを介して、隣接するブースターセルＢＳＭまたは隣接する蓄電バンクＥＳＢまたは正極端子Ｔｐまたは負極端子Ｔｎと接続される。蓄電バンクＥＳＢは、正極ノード３２ｐまたは負極ノード３２ｎを介して、隣接するブースターセルＢＳＭまたは正極端子Ｔｐまたは負極端子Ｔｎと接続される。

なお、各ブースターセルＢＳＭの構成は、図４（Ａ）に示すようなフルブリッジ構成であってもよい。したがって、各ブースターセルＢＳＭは、少なくとも２つのスイッチング素子２０によって構成されたブリッジ回路２５と、蓄電素子２２と、電圧検出器２３と、入出力ノード２４ｐ，２４ｎとを含む。蓄電素子２２は、ブリッジ回路２５を介して入出力ノード２４ｐ，２４ｎに接続される。

［交直変換器の構成例］
図３は、図１の交直変換器のハードウェアの概略構成の一例を示す図である。図３では、図１の交直変換器１２Ａがモジュラーマルチレベル変換器によって構成される例が示されている。

図３を参照して、交直変換器１２Ａは、互いに直列接続された複数の変換器セル４３を含む。なお、「変換器セル」は、「サブモジュール」または「単位変換器」とも呼ばれる。交直変換器１２Ａは、直流回路（直流配線５２Ａ，５２Ｂ）と交流電力系統１０Ａとの間で電力変換を行なう。

交直変換器１２Ａは、正極直流端子（すなわち、高電位側直流端子）Ｎｐと、負極直流端子（すなわち、低電位側直流端子）Ｎｎとの間に互いに並列に接続された複数のレグ回路４０ｕ，４０ｖ，４０ｗ（総称する場合または任意のものを示す場合、レグ回路４０と記載する）を含む。

レグ回路４０は、交流を構成する複数相の各々に設けられる。レグ回路４０は、交流電力系統１０Ａと直流配線５２Ａ，５２Ｂとの間に接続され、交流系統と直流系統との間で電力変換を行なう。図３には、Ｕ相、Ｖ相、Ｗ相にそれぞれ対応して３個のレグ回路４０ｕ，４０ｖ，４０ｗが設けられている。

レグ回路４０ｕ，４０ｖ，４０ｗにそれぞれ設けられた交流入力端子Ｎｕ，Ｎｖ，Ｎｗは、変圧器１１を介して交流電力系統１０Ａに接続される。図３では、図解を容易にするために、交流入力端子Ｎｖ，Ｎｗと変圧器１１との接続は図示していない。

各レグ回路４０に共通に接続された高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎは、直流配線５２Ａおよび直流配線５２Ｂにそれぞれ接続される。

図３の交流入力端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路４０ｕ，４０ｖ，４０ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路４０ｕ，４０ｖ，４０ｗが変圧器１１または連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトル４４，４５としてもよい。

レグ回路４０ｕは、高電位側直流端子Ｎｐから交流入力端子Ｎｕまでの上アーム４１と、低電位側直流端子Ｎｎから交流入力端子Ｎｕまでの下アーム４２とを含む。上アーム４１および下アーム４２の接続点である交流入力端子Ｎｕは、変圧器１１と接続される。レグ回路４０ｖ，４０ｗについても同様の構成を有するので、以下、レグ回路４０ｕの構成について代表的に説明する。

上アーム４１は、カスケード接続された複数の変換器セル４３と、リアクトル４４とを含む。複数の変換器セル４３およびリアクトル４４は、直列に接続されている。同様に、下アーム４２は、カスケード接続された複数の変換器セル４３と、リアクトル４５とを含む。複数の変換器セル４３およびリアクトル４５は、直列に接続されている。リアクトル４４，４５を設けることにより、交流電力系統１０Ａまたは直流配線５２Ａ，５２Ｂ等の事故時における事故電流の急激な増大を抑制することができる。

交直変換器１２Ａは、さらに、制御に使用される電気量（電流、電圧など）を計測する各検出器として、電圧変成器４９と、電流変成器４８と、直流電圧検出器５０Ａ，５０Ｂと、各レグ回路４０に設けられた電流変成器４６，４７と、直流電流検出器５１とを含む。これらの検出器によって検出された信号は、制御装置１４に入力される。

なお、図３では図解を容易にするために、各検出器から制御装置１４に入力される信号の信号線と、制御装置１４および各変換器セル４３間で入出力される信号の信号線とは、一部まとめて記載されているが、実際には検出器ごとおよび変換器セル４３ごとに設けられている。各変換器セル４３と制御装置１４との間の信号線は、送信用と受信用とが別個に設けられていてもよい。信号線は、たとえば光ファイバによって構成される。

電圧変成器４９は、交流電力系統１０ＡのＵ相の交流電圧Ｖａｃｕ、Ｖ相の交流電圧Ｖａｃｖ、および、Ｗ相の交流電圧Ｖａｃｗを検出する。電流変成器４８は、交流電力系統１０ＡのＵ相の交流電流Ｉａｃｕ、Ｖ相の交流電流Ｉａｃｖ、および、Ｗ相の交流電流Ｉａｃｗを検出する。

直流電圧検出器５０Ａは、直流配線５２Ａに接続された高電位側直流端子Ｎｐの直流電圧Ｖｄｃｐを検出する。直流電圧検出器５０Ｂは、直流配線５２Ｂに接続された低電位側直流端子Ｎｎの直流電圧Ｖｄｃｎを検出する。直流電圧Ｖｄｃｐと直流電圧Ｖｄｃｎとの差を直流電圧Ｖｄｃとする。直流電流検出器５１は、高電位側直流端子Ｎｐまたは低電位側直流端子Ｎｎを流れる直流電流Ｉｄｃを検出する。

Ｕ相用のレグ回路４０ｕに設けられた電流変成器４６および４７は、上アーム４１に流れる上アーム電流Ｉｐｕ、および、下アーム４２に流れる下アーム電流Ｉｎｕをそれぞれ検出する。Ｖ相用のレグ回路４０ｖに設けられた電流変成器４６および４７は、上アーム電流Ｉｐｖおよび下アーム電流Ｉｎｖをそれぞれ検出する。Ｗ相用のレグ回路４０ｗに設けられた電流変成器４６および４７は、上アーム電流Ｉｐｗおよび下アーム電流Ｉｎｗをそれぞれ検出する。

［変換器セルの構成例］
図４は、図３に示す自励式の交直変換器を構成する変換器セル４３の構成例を示す回路図である。

図４（Ａ）に示す変換器セル４３は、フルブリッジ構成と呼ばれる回路構成を有する。この変換器セル４３は、２つのスイッチング素子５５ｐ１および５５ｎ１を直列接続して形成された第１の直列体と、２つスイッチング素子５５ｐ２および５５ｎ２を直列接続して形成された第２の直列体と、蓄電素子５６と、電圧検出器５７と、入出力ノード５８ｐ，５８ｎとを備える。第１の直列体と、第２の直列体と、蓄電素子５６とが並列接続される。電圧検出器５７は、蓄電素子５６の両端間の電圧Ｖｃを検出する。

スイッチング素子５５ｐ１およびスイッチング素子５５ｎ１の中点は、入出力ノード５８ｐと接続される。同様に、スイッチング素子５５ｐ２およびスイッチング素子５５ｎ２の中点は、入出力ノード５８ｎと接続される。変換器セル４３は、スイッチング素子５５ｐ１，５５ｎ１，５５ｐ２，５５ｎ２のスイッチング動作により、蓄電素子５６の電圧Ｖｃ、−Ｖｃ、または零電圧を、入出力ノード５８ｐおよび５８ｎの間に出力する。

図４（Ｂ）に示す変換器セル４３は、ハーフブリッジ構成と呼ばれる回路構成を有する。この変換器セル４３は、２つのスイッチング素子５５ｐおよび５５ｎを直列接続して形成した直列体と、蓄電素子５６と、電圧検出器５７と、入出力ノード５８ｐ，５８ｎとを備える。スイッチング素子５５ｐおよび５５ｎの直列体と蓄電素子５６とは並列接続される。電圧検出器５７は、蓄電素子５６の両端間の電圧Ｖｃを検出する。

スイッチング素子５５ｎの両端子は、入出力ノード５８ｐ，５８ｎとそれぞれ接続される。変換器セル４３は、スイッチング素子５５ｐ，５５ｎのスイッチング動作により、蓄電素子５６の電圧Ｖｃまたは零電圧を、入出力ノード５８ｐおよび５８ｎの間に出力する。スイッチング素子５５ｐがオン、かつスイッチング素子５５ｎがオフとなったときに、変換器セル４３からは、蓄電素子５６の電圧Ｖｃが出力される。スイッチング素子５５ｐがオフ、かつスイッチング素子５５ｎがオンとなったときに、変換器セル４３は、零電圧を出力する。

図４（Ａ）および図４（Ｂ）において、スイッチング素子５５ｐ，５５ｎ，５５ｐ１，５５ｎ１，５５ｐ２，５５ｎ２は、たとえば、ＩＧＢＴ、ＧＣＴサイリスタなどの自己消弧型の半導体スイッチング素子にＦＷＤ（Freewheeling Diode）が逆並列に接続されて構成される。

図４（Ａ）および図４（Ｂ）において、蓄電素子５６には、フィルムコンデンサなどのキャパシタが主に用いられる。蓄電素子５６は、以降の説明では、キャパシタと呼称することもある。以下では、蓄電素子５６の電圧Ｖｃをキャパシタ電圧Ｖｃとも称する。

図３に示されるように、変換器セル４３はカスケード接続されている。図４（Ａ）および図４（Ｂ）の各々において、上アーム４１に配置された変換器セル４３では、入出力ノード５８ｐは、隣の変換器セル４３の入出力ノード５８ｎまたは高電位側直流端子Ｎｐと接続され、入出力ノード５８ｎは、隣の変換器セル４３の入出力ノード５８ｐまたは交流入力端子Ｎｕと接続される。同様に、下アーム４２に配置された変換器セル４３では、入出力ノード５８ｐは、隣の変換器セル４３の入出力ノード５８ｎまたは交流入力端子Ｎｕと接続され、入出力ノード５８ｎは、隣の変換器セル４３の入出力ノード５８ｐまたは低電位側直流端子Ｎｎと接続される。

上記で例示した構成以外の変換器セル、たとえば、クランプトダブルセルと呼ばれる回路構成などを適用した変換器セルを用いてもよく、スイッチング素子および蓄電素子も上記の例示に限定されるものではない。

［初期充電装置］
交直変換器１２Ａは、直流電圧を０Ｖと定格電圧との間で調整可能なもの（以下、タイプ１と称する）と、定格電圧近辺の限られた電圧範囲で調整可能なもの（以下、タイプ２と称する）とがある。たとえば、図４（Ａ）に示すフルブリッジ構成の変換器セル４３によって構成されたＭＭＣは、タイプ１の交直変換器１２Ａである。図４（Ｂ）に示すハーフブリッジ構成の変換器セル４３によって構成されたＭＭＣは、タイプ２の交直変換器１２Ａである。タイプ２のＭＭＣの場合、直流電圧の範囲は０．８〜１ＰＵ程度である。ここで、ＰＵは単位法を表す。

蓄電装置１３の起動時（すなわち、蓄電装置１３のＳＯＣが０％の場合）において、タイプ１の交直変換器１２Ａは、蓄電装置１３に供給する直流電圧を、定電流充電で０Ｖから定格電圧まで徐々に変化させることができる。

一方、タイプ２の交直変換器１２Ａの場合、蓄電装置１３の起動時にいきなり下限電圧（たとえば、０．８ＰＵ）を蓄電装置１３に供給すると、蓄電装置１３に大きな電流が流れるので望ましくない。そこで、別途、初期充電装置を準備する必要がある。

図５は、蓄電装置の初期充電について説明するための図である。図５（Ａ）は、初期充電装置６０をさらに含む電力系統安定化システム８Ａの構成を示し、図５（Ｂ）および（Ｃ）は、初期充電装置６０の構成例を示す。

図５（Ａ）を参照して、初期充電装置６０は、タイプ２の交直変換器１２Ａと蓄電装置１３との間を接続する直流配線５２Ａ，５２Ｂに、スイッチ６１を介して接続される。制御装置１４は、初期充電装置６０およびスイッチ６１の動作を制御する。制御装置１４は、蓄電装置１３の充電開始時にスイッチ６１をオン状態にすることにより、初期充電装置６０を用いて交直変換器１２Ａが調整可能な下限電圧まで蓄電装置１３を充電する。制御装置１４は、蓄電装置１３が下限電圧まで充電された後、スイッチ６１をオフ状態にし、交直変換器１２Ａを蓄電装置１３に接続して起動する。これにより、蓄電装置１３は交直変換器１２Ａによってさらに充電される。

図５（Ｂ）を参照して、初期充電装置６０は、サイリスタ整流器を用いて構成することができる。サイリスタ整流器は、初期充電装置６０の入出力端子６４ｐ，６４ｎ間に接続されたＵ相用のサイリスタ６５ｐｕ，６５ｎｕと、Ｖ相用のサイリスタ６５ｐｖ，６５ｎｖと、Ｗ相用のサイリスタ６５ｐｗ，６５ｎｗとを含む。直列接続されたサイリスタ６５ｐｕ，６５ｎｕの接続ノード６２ｕ、直列接続されたサイリスタ６５ｐｖ，６５ｎｖの接続ノード６２ｖ、および直列接続されたサイリスタ６５ｐｗ，６５ｎｗの接続ノード６２ｗには、変圧器６７を介して所内電源６８から交流電圧が供給される。サイリスタ６５ｐｕ，６５ｐｖ，６５ｐｗの共通のカソード側ノード６３ｐは、リアクトル６６を介して正側の入出力ノード６４ｐに接続される。サイリスタ６５ｎｕ，６５ｎｖ，６５ｎｗの共通のカソード側ノード６３ｐは、負側の入出力ノード６４ｎに接続される。

図５（Ｃ）を参照して、初期充電装置６０は、ダイオード整流器を用いて構成することができる。ダイオード整流器は、初期充電装置６０の入出力端子６４ｐ，６４ｎ間に接続されたＵ相用のダイオード７０ｐｕ，７０ｎｕと、Ｖ相用のダイオード７０ｐｖ，７０ｎｖと、Ｗ相用のダイオード７０ｐｗ，７０ｎｗとを含む。直列接続されたダイオード７０ｐｕ，７０ｎｕの接続ノード６２ｕ、直列接続されたダイオード７０ｐｖ，７０ｎｖの接続ノード６２ｖ、および直列接続されたダイオード７０ｐｗ，７０ｎｗの接続ノード６２ｗには、変圧器６７を介して所内電源６８から交流電圧が供給される。ダイオード７０ｐｕ，７０ｐｖ，７０ｐｗの共通のカソード側ノード６３ｐは、インラッシュ電流抑制用の抵抗素子７１と、リアクトル６６とを介して正側の入出力ノード６４ｐに接続される。ダイオード７０ｎｕ，７０ｎｖ，７０ｎｗの共通のカソード側ノード６３ｐは、負側の入出力ノード６４ｎに接続される。

抵抗素子７１にはバイパススイッチ７２が設けられる。制御装置１４は、充電の初期に、バイパススイッチ７２をオフ状態に制御することによりインラッシュ電流を抑制する。その後、制御装置１４は、バイパススイッチ７２をオン状態に制御する。

その他の構成として、ハーフブリッジ構成の変換器セル４３によって構成されたＭＭＣのＦＷＤをサイリスタに置き換えることによって、初期充電装置６０の代わりとすることができる。制御装置１４は、初期充電時のみサイリスタを点弧制御し、充電完了後にサイリスタを全導通に制御する。

［制御装置の構成例］
図６は、図１の制御装置のハードウェア構成例を示すブロック図である。図６には、コンピュータによって制御装置１４を構成する例が示される。

図６を参照して、制御装置１４は、１つ以上の入力変換器８０と、１つ以上のサンプルホールド（Ｓ／Ｈ）回路８１と、マルチプレクサ（ＭＵＸ）８２と、Ａ／Ｄ（Analog to Digital）変換器８３とを含む。さらに、制御装置１４は、１つ以上のＣＰＵ（Central Processing Unit）８４と、ＲＡＭ（Random Access Memory）８５と、ＲＯＭ（Read Only Memory）８６とを含む。さらに、制御装置１４は、１つ以上の入出力インターフェイス８７と、補助記憶装置８８とを含む。制御装置１４は、さらに、上記の構成要素間を相互に接続するバス８９を含む。

入力変換器８０は、入力チャンネルごとに補助変成器（図示せず）を有する。各補助変成器は、図３の各電流変成器および電圧変成器などによる検出信号を、後続する信号処理に適した電圧レベルの信号に変換する。

サンプルホールド回路８１は、入力変換器８０ごとに設けられる。サンプルホールド回路８１は、対応の入力変換器８０から受けた電気量を表す信号を規定のサンプリング周波数でサンプリングして保持する。

マルチプレクサ８２は、複数のサンプルホールド回路８１に保持された信号を順次選択する。Ａ／Ｄ変換器８３は、マルチプレクサ８２によって選択された信号をデジタル値に変換する。なお、複数のＡ／Ｄ変換器８３を設けることによって、複数の入力チャンネルの検出信号に対して並列的にＡ／Ｄ変換を実行するようにしてもよい。

入出力インターフェイス８７は、ＣＰＵ８４と外部装置との間で通信する際のインターフェイス回路である。たとえば、図２の電圧検出器２３および電圧検出器３１ならびに図４の電圧検出器５７の各検出値が、入出力インターフェイス８７を介してＣＰＵ８４に取り込まれる。

ＣＰＵ８４は、制御装置全体を制御し、プログラムに従って演算処理を実行する。たとえば、ＣＰＵ８４は、図３の各電流変成器および電圧変成器などによる検出信号に基づいて、交直変換器１２Ａの動作を制御する。さらに、ＣＰＵ８４は、図２の電圧検出器２３および電圧検出器３１ならびに図４の電圧検出器５７の各検出値に基づいて、蓄電装置１３の動作、すなわち、スイッチング素子２０ｐ，２０ｎの開閉動作を制御する。

揮発性メモリとしてのＲＡＭ８５および不揮発性メモリとしてのＲＯＭ８６は、ＣＰＵ８４の主記憶として用いられる。ＲＯＭ８６は、プログラムおよび信号処理用の設定値などを収納する。補助記憶装置８８は、ＲＯＭ８６に比べて大容量の不揮発性メモリであり、プログラムおよび電気量検出値のデータなどを格納する。プログラムは、非一時的な記憶媒体として提供されてもよいし、ネットワークを介して提供されてもよい。

なお、図６の例とは異なり、制御装置１４の少なくとも一部をＦＰＧＡ（Field Programmable Gate Array）および、ＡＳＩＣ（Application Specific Integrated Circuit）等の回路を用いて構成することも可能である。すなわち、図３に記載された各機能ブロックの機能は、図６に例示されたコンピュータをベースに構成することもできるし、その少なくとも一部をＦＰＧＡおよびＡＳＩＣなどの回路を用いて構成することができる。また、各機能ブロックの機能の少なくとも一部は、アナログ回路によって構成することも可能である。

［蓄電装置の制御手順］
次に蓄電装置１３の制御手順について説明する。以下では、蓄電装置１３がキャパシタ（電気二重層を含む）によって構成される場合について説明する。

図７は、キャパシタによって構成される蓄電装置の電荷量と直流電圧との関係を示す図である。電荷量は充電電流と時間との積に等しい。図７（Ａ）は、個々のブースターセルＢＳＭの直流電圧Ｖ１，Ｖ２の特性および蓄電バンクＥＳＢの直流電圧Ｖｂの特性を示す。ブースターセルＢＳＭの個数ｎを２とする。ブースターセルＢＳＭ１の蓄電容量は、ブースターセルＢＳＭ２の蓄電容量よりも小さいとする。図７（Ｂ）は、蓄電装置１３全体での電荷量と直流電圧Ｖｄｃとの関係を示す。

図７（Ａ）を参照して、直流電圧Ｖと電荷量Ｑとは、静電容量Ｃを用いてＶ＝Ｑ／Ｃの関係があるので、基本的に原点を通る直線の関係を示す。したがって、タイプ１の交直変換器１２Ａの場合、またはタイプ２の交直変換器１２Ａで初期充電装置６０を併用した場合には、一定電流で蓄電バンクＥＳＢおよびブースターセルＢＳＭを充電できるので、一定速度で蓄電バンクＥＳＢの直流電圧ＶｄおよびブースターセルＢＳＭの直流電圧Ｖ１，Ｖ２の直流電圧が上昇する。

図７（Ａ）において、変換器の動作範囲（電圧ｄ２から電圧ｄ１まで）は、蓄電バンクＥＳＢから充放電される充電電流および放電電流が一定の範囲に収まるように決定される。したがって、蓄電バンクＥＳＢのみでのエネルギー利用範囲は、電荷量ｑ２から電荷量ｑ１までの範囲になる。電荷量ｑ１は、ＳＯＣ＝１００％に対応する。

一方、タイプ２の交直変換器１２Ａを用いて初期充電装置６０を併用しない場合、蓄電装置１３内の抑制抵抗などによって決まる時定数に応じて直流電圧が上昇する。したがって、以下の説明は、タイプ２の交直変換器１２Ａの下限電圧まで充電できた後の場合に妥当する。

なお、蓄電装置１３が蓄電池によって構成されている場合、電荷量と直流電圧との関係は原点を通る直線にはならない。この場合には、蓄電池の特性曲線を定格電圧付近で線形化すれば、タイプ１のキャパシタの場合と同様に扱うことができる。

図８は、蓄電池の特性曲線を概念的に示す図である。図８に示すように、蓄電池の電荷量と直流電圧との関係を示す特性曲線は、原点を通らない曲線になる。したがって、蓄電池の定格電圧Ｖｒの付近で線形化した近似直線を用いることによって、以下の説明を当てはめることができる。

以下、図７（Ｂ）および図９のフローチャートを参照して、蓄電装置１３の充電手順について説明する。

図９は、実施の形態１の蓄電装置の充電手順を示すフローチャートである。初期状態において、蓄電バンクＥＳＢの充電量は０（すなわち、ＳＯＣ＝０％）であり、各ブースターセルＢＳＭの充電量も０であるとする。

図９のステップＳ１０において、制御装置１４（具体的には、ＣＰＵ８４）は、ブースターセルＢＳＭ１，ＢＳＭ２の各々のスイッチング素子２０ｐをオンにし、スイッチング素子２０ｎをオフにすることにより、交直変換器１２ＡによってブースターセルＢＳＭ１，ＢＳＭ２および蓄電バンクＥＳＢの充電を開始させる。

蓄電バンクＥＳＢと各ブースターセルＢＳＭとに同じ電流を流すことによってこれらを充電すると、蓄電容量の小さいブースターセルＢＳＭのほうが蓄電バンクＥＳＢよりも先に定格電圧に達する。ブースターセルＢＳＭが複数個ある場合には、蓄電容量の小さい順に順次定格電圧に達する。したがって、制御装置１４は、蓄電容量が最も小さい蓄電バンクＥＳＢ１の直流電圧Ｖ１が定格電圧に達したら（ステップＳ２０でＹＥＳ）、ブースターセルＢＳＭ１をバイパス状態にする（ステップＳ３０）。すなわち、制御装置１４は、ブースターセルＢＳＭ１のスイッチング素子２０ｐをオフにし、スイッチング素子２０ｎをオンにする。なお、ブースターセルＢＳＭ１の電圧Ｖ１が定格電圧に達する前に、蓄電装置１３の電圧Ｖｄｃ（＝Ｖ１＋Ｖ２＋Ｖｂ）が交直変換器１２Ａの上限電圧ｄ１に達した場合にも（ステップＳ２０でＹＥＳ）、制御装置１４は、ブースターセルＢＳＭ１をバイパス状態にする（ステップＳ３０）。

その後、ブースターセルＢＳＭ２と蓄電バンクＥＳＢの充電が継続する。制御装置１４は、次に蓄電容量が小さい蓄電バンクＥＳＢ２の直流電圧Ｖ２定格電圧に達したら（ステップＳ４０でＹＥＳ）、ブースターセルＢＳＭ２をバイパス状態する（ステップＳ５０）。もしくは、ブースターセルＢＳＭ２の直流電圧Ｖ２が定格電圧に達する前に、蓄電装置１３の電圧Ｖｄｃ（＝Ｖ２＋Ｖｂ）交直変換器１２Ａの上限電圧ｄ１に達した場合にも（ステップＳ４０でＹＥＳ）、制御装置１４は、ブースターセルＢＳＭ２をバイパス状態にする（ステップＳ５０）。

その後、蓄電バンクＥＳＢの充電が継続する。制御装置１４は、蓄電バンクＥＳＢの直流電圧Ｖｂが定格電圧（すなわち、交直変換器１２Ａの上限電圧）に達したら（ステップＳ６０でＹＥＳ）、蓄電バンクＥＳＢの充電を停止する（ステップＳ７０）。

次に、図７（Ｂ）および図１０のフローチャートを参照して蓄電装置１３の放電手順について説明する。

図１０は、実施の形態１の蓄電装置の放電手順を示すフローチャートである。初期状態において、蓄電バンクＥＳＢの充電量（ＳＯＣ）は１００％であり、各ブースターセルＢＳＭの充電量も１００％であるとする。

図１０のステップＳ１１０において、制御装置１４（具体的には、ＣＰＵ８４）は、ブースターセルＢＳＭ１，ＢＳＭ２をいずれもバイパス状態にして、交直変換器１２Ａを逆変換装置として動作させることにより蓄電バンクＥＳＢの放電を開始する。

制御装置１４は、蓄電バンクＥＳＢの直流電圧Ｖｂが交直変換器１２Ａの下限電圧ｄ２まで低下したら（ステップＳ１２０でＹＥＳ）、ブースターセルＢＳＭ２を挿入状態にする（ステップＳ１３０）。すなわち、制御装置１４は、ブースターセルＢＳＭ２のスイッチング素子２０ｎをオフにし、スイッチング素子２０ｐをオンにする。

その後、蓄電バンクＥＳＢとブースターセルＢＳＭ２の放電が継続する。制御装置１４は、ブースターセルＢＳＭ２の直流電圧Ｖ２が使用可能な最低電圧に達するか、または蓄電装置１３の電圧Ｖｄｃ（＝Ｖ２＋Ｖｂ）が交直変換器１２Ａの下限電圧ｄ２まで低下したら（ステップＳ１４０でＹＥＳ）、ブースターセルＢＳＭ１を挿入状態にする（ステップＳ１５０）。

なお、蓄電素子２２の種類により、使用可能な最低電圧は異なる。たとえば、蓄電素子２２が蓄電池の場合には、最低電圧は０．７ＰＵ程度であり、蓄電素子２２がスーパーキャパシタの場合には、最低電圧は０．３ＰＵ程度である。

その後、蓄電バンクＥＳＢとブースターセルＢＳＭ１，ＢＳＭ２の放電が継続する。制御装置１４は、ブースターセルＢＳＭ１の直流電圧Ｖ１が使用可能な最低電圧に達するか、または蓄電装置１３の電圧Ｖｄｃ（＝Ｖ１＋Ｖ２＋Ｖｂ）が交直変換器１２Ａの下限電圧ｄ２まで低下したら（ステップＳ１６０でＹＥＳ）、蓄電装置１３の放電を完了する（ステップＳ１７０）。

なお、タイプ１の交直変換器１２Ａの場合には、蓄電装置１３の直流電圧Ｖｄｃが０Ｖになるまで、さらに蓄電装置１３の放電を継続することができる。タイプ２の交直変換器１２Ａの場合には、蓄電装置１３の直流電圧Ｖｄｃが交直変換器１２Ａの調整可能な下限電圧まで、さらに蓄電装置１３の放電を継続することができる。

図７（Ａ）と図７（Ｂ）とを比較すると、実施の形態１の蓄電装置１３では、蓄電バンクＥＳＢ単独の場合に比べて、直流電圧の変動範囲を抑制した上で、蓄電装置１３のエネルギー利用範囲を拡大することできる。具体的に図７の場合には、電荷量ｑ１−ｑ２から電荷量ｑ１−ｑ４までエネルギー利用範囲が拡大されている。

［電力系統安定化システム８Ａの使用例］
以下、交流電力系統１０Ａ用の電力系統安定化システム８Ａの使用方法について補足する。

本実施形態の電力系統安定化システム８Ａが接続された対象電力系統が他地域より電力融通を受けている場合、電力融通が遮断されると周波数低下の恐れがある。この場合、電力系統安定化システム８Ａは、周波数安定化のために蓄電バンクＥＳＢおよび各ブースターセルＢＳＭをともに満充電状態で待機させる（以下、第１の待機モードと称する）。電力系統安定化システム８Ａは、電力融通が遮断されることにより周波数が低下した場合に、蓄電装置１３の放電動作を行う。

逆に本実施形態の対象電力系統から他地域に電力供給を行っている場合、電力供給の遮断後に対象電力系統の周波数が上昇の恐れがある。この場合、電力系統安定化システム８Ａは、周波数安定化のために蓄電バンクＥＳＢおよび各ブースターセルＢＳＭともに最低充電状態で待機させる（以下、第２の待機モードと称する）。電力系統安定化システム８Ａは、電力供給が遮断されたことにより周波数が上昇した場合に、蓄電装置１３の充電動作を行う。

また、対象電力系統が他地域より電力融通を受けると共に、他地域へ電力供給を行っており、周波数低下および周波数上昇の両方の可能性がある場合には、電力系統安定化システム８Ａは、周波数安定化のために蓄電バンクＥＳＢおよび各ブースターセルＢＳＭをいずれも中間の充電状態で待機させる。

［実施の形態１の効果］
以下では、まず従来技術の問題点を説明し、次に実施の形態１の蓄電装置１３ではそれらの問題点が克服されていることを説明する。

蓄電装置１３の蓄電バンクＥＳＢは、その直流電圧Ｖｂが蓄電バンクＥＳＢのエネルギー蓄積量（すなわち、ＳＯＣ）に応じて変動する点に問題がある。このため、蓄電バンクＥＳＢを交直変換器１２Ａに直結した場合には、蓄電バンクＥＳＢのＳＯＣが低下した状態（すなわち、直流電圧Ｖｂが低下した状態）でも、交直変換器１２Ａを動作可能にする必要がある。そこで、交直変換器１２Ａをフルブリッジ構成のＭＭＣにしたり、ＤＣ／ＤＣ変換器を追加したりする必要があり、電力系統安定化システムのコストが増大する。

また、蓄電バンクＥＳＢの直流電圧Ｖｂが低下した場合には、より大きな直流電流を流さないと蓄電バンクＥＳＢに入力される電力または蓄電バンクＥＳＢから出力される電力が低下する。このため、交直変換器１２Ａを構成する半導体スイッチング素子およびキャパシタの定格電流および定格電圧を増加させる必要があり、コストアップになるとともに、交直変換器１２Ａの設置スペースも増大する。

たとえば、蓄電バンクＥＳＢの直流電圧Ｖｂが充放電によって０．５〜１ＰＵの間で変化する場合、入出力電力を１ＰＵで維持する場合には、電流を１〜２ＰＵで変化させる必要がある。蓄電バンクＥＳＢの直流電圧Ｖｂの変動範囲を０．８〜１ＰＵに抑えれば、電流の変化量は１〜１．２５ＰＵに抑えられる。ただし、蓄電バンクＥＳＢのエネルギー利用率が低下するため、蓄電バンクＥＳＢを構成する蓄電素子３０の個数およびサイズを増大させる必要がある。

また、蓄電装置１３を電力系統の周波数安定化のために使用する場合には、事故発生から１０秒程度経過後にガバナ制御などの発電機の周波数安定化制御が応答する前に、蓄電装置１３から電力系統へのエネルギーの放出または電力系統から蓄電装置１３へのエネルギーの吸収が必要である。この場合、蓄電装置１３は、事故発生直後に最大量のエネルギー放出または吸収を行い、その後、エネルギー放出量または吸収量を徐々に０付近まで低下させることにより、ショックレスで発電機の周波数安定化制御に引継ぐのが望ましい。蓄電装置１３を満充電状態で待機させている場合には、上記のエネルギー放出量の変化は自然に実現できているが、逆に蓄電装置１３を最低充電状態または中間充電状態で待機させている場合には、電流定格の改善が必要となる。

本実施の形態の蓄電装置１３では、蓄電バンクＥＳＢと直列にブースターセルＢＳＭが設けられる。これにより、蓄電装置１３全体の電圧Ｖｄｃの変動幅を抑えた上で、蓄電バンクＥＳＢのエネルギー利用率を広げることができる。さらに、事故発生直後にも十分な充電電流および放電電流を確保することができる。また、蓄電装置１３の電圧Ｖｄｃの変動幅を抑えることによって、交直変換器１２Ａとして安価なハーフブリッジ構成のＭＭＣを利用することができる。

実施の形態２．
実施の形態２では、ブースターセルＢＳＭの蓄電素子２２について、その蓄電容量および静電容量を適切に選択することにより、蓄電装置１３のエネルギー利用範囲をさらに広げる方法について説明する。

図１１は、実施の形態２の蓄電装置において、電荷量と直流電圧との関係を示す図である。図１１（Ａ）は、個々のブースターセルＢＳＭの直流電圧Ｖ１，Ｖ２の特性および蓄電バンクＥＳＢの直流電圧Ｖｂの特性を示す。ブースターセルＢＳＭの個数ｎを２とする。図１１（Ｂ）は、蓄電装置１３全体での電荷量と直流電圧Ｖｄｃとの関係を示す。

実施の形態２では、ブースターセルＢＳＭ１の蓄電容量を、ブースターセルＢＳＭ２の蓄電容量よりも小さく設定する。さらに、各ブースターセルＢＳＭが満充電になったときの各ブースターセルＢＳＭの電圧値を、変換器の動作範囲（ｄ１−ｄ２）に等しく設定する。また、タイプ１の交直変換器１２Ａを用い、蓄電バンクＥＳＢに使用最低電圧が定められている場合には、蓄電バンクＥＳＢの満充電時の電圧と使用最低電圧との差に、各ブースターセルＢＳＭの満充電時の電圧値を等しくする。

なお、本開示において、電圧値が等しいとは実質的に等しいことを意味しており、完全に一致している必要はない。たとえば、実際の電圧値が理想的な目標値の±５％の範囲内にあれば、蓄電装置１３のエネルギー利用範囲を十分に広げることができる。また、実際の電圧値が理想的な目標値の±１０％の範囲内であっても、蓄電装置１３のエネルギー利用範囲をある程度広げることができる。

各ブースターセルＢＳＭの蓄電素子２２がキャパシタの場合、その静電容量を調整することにより、上記の電圧設定は可能である。図１１（Ａ）に示すように、静電容量を異ならせることにより、ブースターセルＢＳＭ１とブースターセルＢＳＭ２とで、特性直線の傾きが異なる。また、図１１（Ｂ）に示すように、各ブースターセルＢＳＭをバイパス状態にするか、または挿入状態にしたときの電圧変化量は全て等しくなる。これにより、蓄電装置１３のエネルギー利用範囲（ｑ１−ｑ６）をさらに広げることができる。

ブースターセルＢＳＭの個数ｎが３個以上の場合も同様である。具体的に、ｎ個のブースターセルＢＳＭの蓄電容量を互いに異ならせることによって、充電時には蓄電容量の小さいものから順にバイパス状態になるように制御する。さらに、各ブースターセルＢＳＭの満充電時の電圧を、蓄電装置１３の使用時の蓄電バンクＥＳＢの最低電圧と最大電圧との差に等しくする。これによって、蓄電装置１３のエネルギー利用範囲をさらに広げることができる。

実施の形態３．
実施の形態３では、ブースターセルＢＳＭのスイッチング素子２０ｐ，２０ｎをチョッパ動作させる場合について説明する。スイッチング損失は増えるが、蓄電装置１３の直電流電圧Ｖｄｃをほぼ一定に保つことができる。また、交直変換器１２ＡがＭＭＣによって構成されている場合には各アーム内にリアクトルを含むので、チョッパ動作による電流急変の可能性は少ない。以下、ブースターセルＢＳＭのスイッチング素子２０ｐ，２０ｎがチョッパ動作している状態をチョッパ状態と称する。

図１２は、実施の形態３の蓄電装置において、電荷量と直流電圧との関係を示す図である。図１２に示す電圧・電荷特性は、図７（Ｂ）に対応するものである。

図１２では、さらにブースターセルＢＳＭ１のオン比率およびブースターセルＢＳＭ２のオン比率を示す。本開示では、スイッチング素子２０ｐがオンかつスイッチング素子２０ｎがオフに制御されている時間をオン時間と称し、スイッチング素子２０ｐがオフかつスイッチング素子２０ｎがオンに制御されている時間をオフ時間と称する。この場合、オン比率とは、オン時間＋オフ時間に対するオン時間の割合である。なお、チョッパ制御は、パルス幅制御でもよいし、パルス周波数制御でもよいし、その他のパルス制御でもよい。

図１２を参照して、電荷量が０からｑ３までの蓄電装置１３の制御方法は、図７（Ｂ）の場合と同じである。すなわち、制御装置１４は、ブースターセルＢＳＭ１，ＢＳＭ２の両方とも挿入状態に制御する。

電荷量ｑ３からｑ２までの範囲では、制御装置１４は、ブースターセルＢＳＭ２を挿入状態にし、ブースターセルＢＳＭ１をチョッパ状態に制御する。これにより、蓄電装置１３の電圧Ｖｄｃを交直変換器１２Ａの上限電圧ｄ１に等しくする。蓄電装置１３に蓄積される電荷量が増加するにつれてブースターセルＢＳＭ１のオン比率は減少する。

電荷量ｑ２からｑ１の範囲では、制御装置１４は、ブースターセルＢＳＭ１をバイパス状態にし、ブースターセルＢＳＭ２をチョッパ状態に制御する。これにより、蓄電装置１３の電圧Ｖｄｃを交直変換器１２Ａの上限電圧ｄ１に等しくする。蓄電装置１３に蓄積される電荷量が増加するにつれてブースターセルＢＳＭ２のオン比率は減少する。蓄電装置１３に蓄積された電荷量がｑ１になった時点で蓄電装置１３の充電は完了する。この時点では、ブースターセルＢＳＭ１，ＢＳＭ２は共にバイパス状態である。

以下、図１２および図１３のフローチャートを参照して、実施の形態３の蓄電装置１３の充電手順について説明する。

図１３は、実施の形態３の蓄電装置の充電手順を示すフローチャートである。初期状態において、蓄電バンクＥＳＢの充電量は０（すなわち、ＳＯＣ＝０％）であり、各ブースターセルＢＳＭの充電量も０であるとする。

図１３のステップＳ２１０において、制御装置１４（具体的には、ＣＰＵ８４）は、ブースターセルＢＳＭ１，ＢＳＭ２の各々のスイッチング素子２０ｐをオンにし、スイッチング素子２０ｎをオフにすることにより、交直変換器１２ＡによってブースターセルＢＳＭ１，ＢＳＭ２および蓄電バンクＥＳＢの充電を開始させる。

制御装置１４は、蓄電装置１３の電圧Ｖｄｃ（＝Ｖ１＋Ｖ２＋Ｖｂ）が上限電圧ｄ１に達したら（ステップＳ２２０でＹＥＳ）、最も蓄電容量の小さいブースターセルＢＳＭ１をチョッパ制御に切り替えることによって、蓄電装置１３の電圧Ｖｄｃを上限電圧ｄ１に保つ（ステップＳ２３０）。この状態では、ブースターセルＢＳＭ２は挿入状態のままである。

その後、制御装置１４は、ブースターセルＢＳＭの直流電圧Ｖ２と蓄電バンクＥＳＢの直流電圧Ｖｂとの和が交直変換器１２Ａの上限電圧ｄ１に達したら（ステップＳ２４０でＹＥＳ）、ブースターセルＢＳＭ１をバイパス状態にするとともに、次に蓄電容量が小さいブースターセルＢＳＭ２をチョッパ制御に切り替える（ステップＳ２５０）。これによって、制御装置１４は、蓄電装置１３の電圧Ｖｄｃを上限電圧ｄ１に保つ。

その後、制御装置１４は、蓄電バンクＥＳＢの直流電圧Ｖｂが交直変換器１２Ａの上限電圧ｄ１に達したら（ステップＳ２６０でＹＥＳ）、ブースターセルＢＳＭ２をバイパス状態に切り替えるとともに、蓄電バンクＥＳＢの充電を停止する（ステップＳ２７０）。

以上のとおり、蓄電装置１３を充電するとき、制御装置１４は、各ブースターセルＢＳＭを、挿入状態からチョッパ状態を経由してバイパス状態に移行させる。

次に、図１２および図１４のフローチャートを参照して蓄電装置１３の放電手順について説明する。

図１４は、実施の形態３の蓄電装置の放電手順を示すフローチャートである。初期状態において、蓄電バンクＥＳＢの充電量（ＳＯＣ）は１００％であり、各ブースターセルＢＳＭの充電量も１００％であるとする。

図１４のステップＳ３１０において、制御装置１４（具体的には、ＣＰＵ８４）は、蓄電バンクＥＳＢの放電を開始する。制御装置１４は、さらに、ブースターセルＢＳＭ１をバイパス状態にし、ブースターセルＢＳＭ２をチョッパ制御することにより、蓄電装置１３の電圧Ｖｄｃを交直変換器１２Ａの上限電圧ｄ１に保つ。

制御装置１４は、ブースターセルＢＳＭ２の直流電圧Ｖ２が使用可能な最低電圧に達したら（ステップＳ３２０でＹＥＳ）、ブースターセルＢＳＭ２のチョッパ動作を終了して挿入状態に切り替える（ステップＳ３３０）。さらに、制御装置１４は、ブースターセルＢＳＭ１をチョッパ制御することにより、蓄電装置１３の電圧Ｖｄｃを交直変換器１２Ａの上限電圧ｄ１に保つ（ステップＳ３４０）。

その後、制御装置１４は、ブースターセルＢＳＭ１の直流電圧Ｖ１が使用可能な最低電圧に達したら（ステップＳ３５０でＹＥＳ）、ブースターセルＢＳＭ１のチョッパ動作を終了して挿入状態に切り替える（ステップＳ３６０）。

その後、制御装置１４は、蓄電装置１３の電圧Ｖｄｃ（＝Ｖ１＋Ｖ２＋Ｖｂ）が交直変換器１２Ａの下限電圧ｄ２まで低下したら（ステップＳ３７０でＹＥＳ）、蓄電装置１３の放電を完了する（ステップＳ３８０）。

以上のように、蓄電装置１３を放電するとき、制御装置１４は、各ブースターセルＢＳＭを、バイパス状態からチョッパ状態を経由して挿入状態に移行させる。これにより、蓄電装置１３の電圧Ｖｄｃを一定範囲内に保つことができる。

実施の形態４．
電力系統安定化システム８Ａが接続されている対象電力系統が周波数上昇の恐れがあり、蓄電装置１３を最低充電状態で待機する場合について説明する。この場合、蓄電素子２２を含むサブモジュールＢＳＭに代えて、抵抗素子とそれに並列接続された半導体バイパススイッチとを含むサブモジュールＡＳＭを用いることができる。抵抗素子を含むサブモジュールＡＳＭを複数個直列に蓄電バンクＥＳＢに接続してもよい。本開示では、抵抗素子を含むサブモジュールＡＳＭを、アブソーバセルＡＳＭまたは第２セルＡＳＭとも称する。

対象電力系統の周波数が上昇した場合には、電力系統安定化システム８Ａは、アブソーバセルＡＳＭの抵抗素子を挿入状態にして、アブソーバセルＡＳＭに余剰エネルギーを放熱させることにより、より多くのエネルギーを吸収できる。この場合、蓄電バンクＥＳＢの上限電圧よりも、抵抗素子において発生した電圧分だけ直流電圧Ｖｄｃが増加する点に注意する必要がある。交直変換器１２Ａは、この抵抗素子による電圧増加分を含む上限電圧に対して動作可能でなければならない。なお、蓄電装置１３が放電される場合には、バイパススイッチ９０はオン状態に制御される。以下、図面を参照して詳しく説明する。

図１５は、実施の形態４の蓄電装置の概略構成を示す回路図である。図１５の蓄電装置１３は、各々が抵抗素子９２を含む１つ以上（ｍ個）のアブソーバセルＡＳＭ１〜ＡＳＭｍをさらに含む点で図２の蓄電装置１３と異なる。１つ以上のアブソーバセルＡＳＭ１〜ＡＳＭｍと、蓄電バンクＥＳＢと、１つ以上のブースターセルＢＳＭ１〜ＢＳＭｎとは、蓄電装置１３の正極端子Ｔｐと負極端子Ｔｎとの間に直列に接続される。これらの並び順はどのような順番であってもよい。以下、アブソーバセルＡＳＭ１〜ＡＳＭｎについて総称する場合またはいずれか１つを示す場合、アブソーバセルＡＳＭと記載する。

各アブソーバセルＡＳＭは、半導体素子で形成されたバイパススイッチ９０と、ダイオード９１と、抵抗素子９２と、抵抗素子９２に生じる電圧Ｖａ（Ｖａ１〜Ｖａｍ）を検出する電圧検出器９３とを含む。これらの構成要素は、入出力ノード９４ｐ，９４ｎ間に並列に接続される。ダイオード９１は、バイパススイッチ９０に対して逆並列に接続される。制御装置１４は、バイパススイッチ９０の開閉を制御するとともに、電圧検出器９３の検出値を取得する。各アブソーバセルＡＳＭは、入出力ノード９４ｐを介して、隣接するアブソーバセルＡＳＭの入出力ノード９４ｎ、または隣接するブースターセルＢＳＭの入出力ノード２４ｎ、または隣接する蓄電バンクＥＳＢの負極ノード３２ｎ、または正極端子Ｔｐに接続される。各アブソーバセルＡＳＭは、入出力ノード９４ｎを介して、隣接するアブソーバセルＡＳＭの入出力ノード９４ｐ、または隣接するブースターセルＢＳＭの入出力ノード２４ｐ、または隣接する蓄電バンクＥＳＢの正極ノード３２ｐ、または負極端子Ｔｎに接続される。

図１５のその他の点は図２の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

次に、図１６〜図１８を参照して、実施の形態４の蓄電装置１３の動作について説明する。

図１６は、実施の形態４の蓄電装置の第１の動作例を説明するための図である。図１６では、蓄電装置１３の電荷量と直流電圧の関係が示されている。図１６の動作例は、図７（Ｂ）に対応するものである。

図１６を参照して、充電電流をｉとし、全アブソーバセルＡＳＭの抵抗素子９２の抵抗値をＲとする。バイパススイッチ９０をオフにすることにより入出力ノード９４ｐ，９４ｎ間に抵抗素子９２が挿入された場合（すなわち、アブソーバセルがオン状態の場合）、抵抗素子９２で生じる電圧Ｖ_Ｒ（＝ｉ×Ｒ）が、図７（Ｂ）の場合の直流電圧Ｖｄｃに上乗せされる。蓄電装置１３には、蓄電バンクＥＳＢに充電されるエネルギーに加えて、この上乗せ分の電圧Ｖ_Ｒに相当するエネルギーがさらに吸収される。

図１７は、実施の形態４の蓄電装置の第２の動作例を説明するための図である。図１７では、蓄電装置１３の電荷量と直流電圧の関係が示されている。図１６の動作例は、図１２に対応するものである。

図１７を参照して、図１２の場合と同様に、ブースターセルＢＳＭ１，ＢＳＭ２はチョッパ動作されている。バイパススイッチ９０をオフにすることにより入出力ノード９４ｐ，９４ｎ間に抵抗素子９２が挿入された場合（すなわち、アブソーバセルがオン状態の場合）、抵抗素子９２で生じる電圧Ｖ_Ｒ（＝ｉ×Ｒ）が、図１２の場合の直流電圧Ｖｄｃに上乗せされる。蓄電装置１３には、蓄電バンクＥＳＢに充電されるエネルギーに加えて、この上乗せ分の電圧Ｖ_Ｒに相当するエネルギーがさらに吸収される。

図１８は、実施の形態４の蓄電装置の第３の動作例を説明するための図である。図１８では、蓄電装置１３の電荷量と直流電圧の関係が示されている。図１８の動作例は、図７（Ｂ）に対応するものである。

図１８を参照して、制御装置１４は、各アブソーバセルＡＳＭのバイパススイッチ９０をチョッパ動作することにより、図７（Ｂ）の場合の蓄電装置１３の直流電圧Ｖｄｃに上乗せ分の電圧Ｖ_Ｒが加算された電圧が一定値になるように制御する。具体的に、制御装置１４は、ブースターセルＢＳＭの直流電圧Ｖ１，Ｖ２および蓄電バンクＥＳＢの直流電圧Ｖｂの検出値に応じて、バイパス状態にするアブソーバセルＡＳＭの割合、およびチョッパ制御するアブソーバセルＡＳＭにおける抵抗素子９２の通電率を調整する。これによって、蓄電装置１３の電圧上限ｄ１を抑えることができる。

実施の形態５．
実施の形態５では、蓄電装置１３を構成するブースターセルＢＳＭおよび蓄電バンクＥＳＢの具体的な構造および配置について説明する。

図１９は、電力系統安定化システムを構成する交直変換器、ブースターセル、および蓄電バンクの具体的配置を説明するための回路図である。

図１９を参照して、正極端子Ｔｐと負極端子Ｔｎとの間にブースターセルＢＳＭ１、ブースターセルＢＳＭ２、蓄電バンクＥＳＢ、ブースターセルＢＳＭ４、およびブースターセルＢＳＭ３がこの順番で直列に配置される。さらに、正極端子Ｔｐは交直変換器１２Ａの高電位側直流端子Ｎｐに接続され、負極端子Ｔｎは交直変換器１２Ａの低電位側直流端子Ｎｎに接続される。

なお、図１９の交直変換器１２Ａでは、Ｕ相上アーム４１ｕ、Ｖ相上アーム４１ｖ、Ｗ相上アーム４１ｗ、Ｕ相下アーム４２ｕ、Ｖ相下アーム４２ｖ、およびＷ相下アーム４２ｗのみが簡略化して図示されている。

ここで、各ブースターセルＢＳＭのブリッジ回路２５部分と交直変換器１２Ａとが共通のラック１１０に収納され、各ブースターセルＢＳＭの蓄電素子２２と蓄電バンクＥＳＢとが共通のラック１２０に収納される。

図２０は、図１９の回路図に対応する実装例を示す側面図および平面図である。図２０（Ａ）に側面図を示し、図２０（Ｂ）に平面図を示す。

図２０を参照して、ラック１１０は、複数のステージ１１５が積層された構造を有する。各ステージ１１５は、絶縁基板１１１の４隅に取り付けられた碍子を貫通する支柱１１４によって設置面１３０上に支持される。絶縁基板１１１の外周には絶縁基板１１１を内部に取り囲むように絶縁シールド１１２が取り付けられる。各ブースターセルＢＳＭのブリッジ回路２５部分および交直変換器１２Ａの各変換器セル４３は、絶縁基板１１１基板上に配置される。

同様に、ラック１２０は、複数のステージ１２５が積層された構造を有する。各ステージ１２５は、絶縁基板１２１の４隅に取り付けられた碍子を貫通する支柱１２４によって設置面１３０上に支持される。絶縁基板１２１の外周には絶縁基板１２１を内部に取り囲むように絶縁シールド１２２が取り付けられる。各ブースターセルＢＳＭの蓄電素子２２および蓄電バンクＥＳＢの蓄電素子３０は、絶縁基板１２１基板上に配置される。

上記のように、各ブースターセルＢＳＭのブリッジ回路２５部分は、交直変換器１２Ａと共通のラックにおいて変換器セル４３に近接して配置される。また、各ブースターセルＢＳＭの蓄電素子２２は、蓄電バンクＥＳＢと共通のラックにおいて蓄電素子３０に近接して配置される。このような配置にすることにより、絶縁および支持構造を簡素化できる。

上記の配置は、各ブースターセルＢＳＭのスイッチング素子２０ｐ，２０ｎの定格電圧と、蓄電素子２２の定格電圧とが異なる場合に特に効果的である。たとえば、フルブリッジ構成のブースターセルＢＳＭを用いることにより、交直変換器１２Ａの直流電圧Ｖｄｃを蓄電バンクＥＳＢの直流電圧Ｖｂよりも低くして運用する場合に効果的である。

なお、実施の形態４で説明したアブソーバセルＡＳＭ（アブソーバセル）が蓄電装置１３に設けられている場合には、アブソーバセルＡＳＭを構成するバイパススイッチ９０およびダイオード９１はラック１１０に収納され、抵抗素子９２はラック１２０に収納される。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この出願の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、上記の各実施の形態は相互に組み合わせることが可能である。

８Ａ，８Ｂ 電力系統安定化システム、１０Ａ 交流電力系統、１０Ｂ 直流電力系統、１１ 変圧器、１２Ａ 交直変換器、１２Ｂ ＤＣ／ＤＣ変換器、１３ 蓄電装置、１４ 制御装置、２０，５５ スイッチング素子、２１，７０ ダイオード、２２，３０，５６ 蓄電素子、２３，３１，５７，９３ 電圧検出器、２４ｎ，２４ｐ，５８ｎ，５８ｐ，９４ｎ，９４ｐ 入出力ノード、２５ ブリッジ回路、３２ｎ 負極ノード、３２ｐ 正極ノード、４０，４０ｕ，４０ｖ，４０ｗ レグ回路、４１ 上アーム、４２ 下アーム、４３ 変換器セル、６０ 初期充電装置、６１ スイッチ、９２ 抵抗素子、９０ バイパススイッチ、８４ ＣＰＵ、１１０，１２０ ラック、１１１，１２１ 絶縁基板、１１２，１２２ 絶縁シールド、１１４，１２４ 支柱、１１５，１２５ ステージ、ＡＳＭ サブモジュール（アブソーバセル）、ＢＳＭ サブモジュール（ブースターセル）、ＥＳＢ 蓄電バンク、Ｎｎ 低電位側直流端子、Ｎｐ 高電位側直流端子、Ｎｕ，Ｎｖ，Ｎｗ 交流入力端子、Ｔｎ 負極端子、Ｔｐ 正極端子。

Claims (12)

1. 互いに接続された複数の蓄電素子を含む蓄電バンクと、
   １つまたは複数の第１セルとを備え、
   前記蓄電バンクおよび前記１つまたは複数の第１セルは、互いに直列に接続され、
   前記１つの第１セルまたは前記複数の第１セルの各々は、
   入出力ノード対と、
   少なくとも２つの半導体スイッチング素子を含むブリッジ回路と、
   前記ブリッジ回路を介して前記入出力ノード対に接続される蓄電素子とを含み、
   前記１つの第１セルの前記蓄電素子の蓄電容量または前記複数の第１セルの各々の前記蓄電素子の蓄電容量は、前記蓄電バンクの蓄電容量よりも小さい、蓄電装置。
2. 前記蓄電装置は、前記１つまたは複数の第１セルとして、複数の第１セルを備え、
   前記複数の第１セルの各々の蓄電容量は、互いに異なる、請求項１に記載の蓄電装置。
3. 前記複数の第１セルの各々の前記蓄電素子が満充電されたときの電圧は、互いに等しい、請求項２に記載の蓄電装置。
4. 前記蓄電装置は、前記複数の第１セルの各々を制御する制御装置をさらに備え、
   前記制御装置は、前記複数の第１セルの各々を、前記蓄電素子が前記入出力ノード対に挿入された挿入状態、または、前記入出力ノード対が短絡されたバイパス状態に切り替える、請求項２または３に記載の蓄電装置。
5. 前記制御装置は、前記蓄電装置を充電する場合には、前記複数の第１セルの各々を前記挿入状態にしてから充電を開始し、前記蓄電装置の電圧に応じて、前記複数の第１セルのうちの蓄電容量が小さい第１セルから順番に前記バイパス状態に切り替える、請求項４に記載の蓄電装置。
6. 前記制御装置は、前記蓄電装置を放電する場合には、前記複数の第１セルの各々を前記バイパス状態にしてから放電を開始し、前記蓄電装置の電圧に応じて、前記複数の第１セルの各々を順番に前記挿入状態に切り替える、請求項４または５に記載の蓄電装置。
7. 前記制御装置は、前記複数の第１セルの各々を、前記バイパス状態から前記挿入状態にまたはその逆に切り替える場合に、前記蓄電装置の電圧を一定範囲内に保つように前記少なくとも２つの半導体スイッチング素子をチョッパ動作させるチョッパ状態を介在させる、請求項５または６に記載の蓄電装置。
8. 前記制御装置は、他地域から電力融通を受けている電力系統に前記蓄電装置が接続されている場合に使用される第１の待機モードと、他地域に電力供給を行っている電力系統に前記蓄電装置が接続されている場合に使用される第２の待機モードとを有し、
   前記制御装置は、前記第１の待機モードにおいて、前記蓄電バンクおよび前記複数の第１セルを満充電状態にし、
   前記制御装置は、前記第２の待機モードにおいて、前記蓄電バンクおよび前記複数の第１セルを最低充電状態にする、請求項４〜７のいずれか１項に記載の蓄電装置。
9. 前記蓄電装置は、１つまたは複数の第２セルをさらに備え、
   前記蓄電バンク、前記１つまたは複数の第１セル、および前記１つまたは複数の第２セルは、互いに直列に接続され、
   前記１つの第２セルまたは前記複数の第２セルの各々は、
   入出力ノード対と、
   前記入出力ノード対の間に接続された抵抗素子と、
   前記抵抗素子をバイパスする半導体スイッチング素子とを含む、請求項１に記載の蓄電装置。
10. 前記蓄電装置は、前記１つまたは複数の第１セルおよび前記１つまたは複数の第２セルを制御する制御装置をさらに備え、
    前記制御装置は、前記１つの第２セルの前記半導体スイッチング素子または前記複数の第２セルの各々の前記半導体スイッチング素子を、前記蓄電素子を充電する場合にはオフ状態に制御し、前記蓄電装置を放電する場合にはオン状態に制御する、請求項９に記載の蓄電装置。
11. 請求項１〜１０のいずれか１項に記載の蓄電装置と、
    電力系統と前記蓄電装置との間に接続された電力変換装置とを備える、電力系統安定化システム。
12. 前記１つの第１セルまたは前記複数の第１セルの各々に含まれる前記ブリッジ回路は、前記電力変換装置と共に第１のラックに収納され、
    前記１つの第１セルまたは前記複数の第１セルの各々に含まれる前記蓄電素子は、前記蓄電バンクと共に前記第１のラックと異なる第２のラックに収納される、請求項１１に記載の電力系統安定化システム。

Images