JP6943184B2

JP6943184B2 - モジュラー・マルチレベル・カスケード変換器

Info

Publication number: JP6943184B2
Application number: JP2018001567A
Authority: JP
Inventors: 一伸大井
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 2017-09-06
Filing date: 2018-01-10
Publication date: 2021-09-29
Anticipated expiration: 2038-01-10
Also published as: JP2019047713A

Description

本発明は、モジュラー・マルチレベル・カスケード変換器（ＭＭＣＣ）に係り、損失、特にスイッチング素子の導通損を低減する技術に関する。

特許文献１，２には、トランスレスの高圧用途向けの回路として、二重スターチョッパセル（ＤＳＣＣ）のモジュラー・マルチレベル・カスケード変換器（ＭＭＣＣ）が開示されている。ＭＭＣＣ−ＤＳＣＣは系統連系電力変換装置やモータドライブ装置としての応用が想定されている。

図３３にＭＭＣＣ−ＤＳＣＣの回路構成の一例を示す。このＭＭＣＣ−ＤＳＣＣの回路の特徴は図３４（ａ）に示すチョッパセルＣをカスケード接続したセルモジュール１で各アームを構成する点にあり、セル接続台数を増加することでより高い電圧を扱うことができる。

特表２０１０−５１２１３４号公報特表２０１０−５２４４２５号公報特開２０１１−１８２５１７号公報特開２０１５−９２７９０号公報特開昭５９−１３９８７１号公報特開２０１３−２５５３１７号公報特開２００８−１０４２４４号公報

ＭＭＣＣ−ＤＳＣＣにおいて、チョッパセルＣの接続台数が増加すると、出力電流が通過するスイッチングデバイスの数が増加し導通損が増加する問題がある。一般的に、チョッパセルＣに使用するスイッチングデバイスはスイッチング損失の小さい耐圧１７００Ｖ以下のＩＧＢＴである。

例として、系統連系電力変換装置用として、１７００Ｖ耐圧のＩＧＢＴを適用したチョッパセルＣを使用し、６．６ｋＶ系統に連系することを考える。変換器の直流電圧Ｖｄｃは６６００×√２＝９３３４Ｖが最低限必要な電圧であり、余裕を見て１０８００Ｖとする。

チョッパセルＣのコンデンサ電圧は、チョッパセルＣのＩＧＢＴのスイッチング時に発生するサージ電圧を考慮し素子耐圧の半分程度、ここでは９００Ｖと仮定する。アームを構成するセルモジュールに必要なチョッパセルＣの台数は１０８００÷９００＝１２台となる。出力電流は１２台のチョッパセルＣ、１２個のスイッチングデバイスを通過する。チョッパセルＣの直流電圧の制御に必要な循環電流は、その倍のスイッチングデバイス２４個を通過する。

導通損を低減する方法として、３３００Ｖや６５００Ｖなどの高耐圧スイッチング素子を使用し、必要なチョッパセルＣの台数を削減する方法が考えられる。一般的にこのような高耐圧スイッチングデバイスの導通損は、１７００Ｖ以下の低耐圧のスイッチングデバイス２直列の導通損よりも小さい。

しかし、高耐圧のスイッチングデバイスのスイッチング損失は低耐圧素子のものに比べ大幅に増加するため、導通損とスイッチング損失の合計では損失を改善することができない。

また、特許文献３にはＭＭＣＣ−ＤＳＣＣのチョッパセルＣのコンデンサ電圧の制御法が開示されている。しかしながら、特許文献３の（１２）式と（１３）式に示す電流と電圧の位相差φに応じて制御のための電圧指令値を（１４）式，（１５）式のように符号を切り替えなければならない。さらに、位相差φの導出にも（４３）式，（４４）式に示す複雑な計算を要するため、演算負荷が大きくなるという問題がある。

以上示したようなことから、モジュラー・マルチレベル・カスケード変換器において、装置の損失を低減することが課題となる。

本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直流電圧源の正極端子と負極端子のうち何れか一方に接続されたスイッチング素子と、前記直流電圧源の正極端子と負極端子うち他方に２個以上カスケード接続されたチョッパセルを有するセルモジュールと、前記スイッチング素子と前記セルモジュールとの間に接続されたバッファリアクトルと、を備え、前記チョッパセルは、一方の接続端子に一端が接続された第１スイッチングデバイスと、前記一方の接続端子と他方の接続端子との間に接続された第２スイッチングデバイスと、前記第１スイッチングデバイスの他端と前記他方の接続端子との間に接続されたセルコンデンサと、を有することを特徴とする。

また、他の態様として、直流電圧源の正極端子と負極端子のうち何れか一方に接続されたスイッチング素子と、前記直流電圧源の正極端子と負極端子のうち他方に２個以上カスケード接続されたブリッジセルを有するセルモジュールと、前記スイッチング素子と前記セルモジュールとの間に接続されたバッファリアクトルと、を備え、前記ブリッジセルは、一方の接続端子に一端が接続された第３スイッチングデバイスと、前記第３スイッチングデバイスと前記一方の接続端子との共通接続点に一端が接続された第４スイッチングデバイスと、前記第３スイッチングデバイスの他端と他方の接続端子との間に接続された第５スイッチングデバイスと、前記第４スイッチングデバイスの他端と前記他方の接続端子との間に接続された第６スイッチングデバイスと、前記第３，第５スイッチングデバイスの共通接続点と前記第４，第６スイッチングデバイスの共通接続点との間に接続されたセルコンデンサと、を有することを特徴とする。

また、他の態様として、直流電圧源の正極端子に接続された上アームのスイッチング素子と、前記直流電圧源の負極端子に接続された下アームのスイッチング素子と、前記直流電圧源の中性点に２個以上カスケード接続されたブリッジセルを有するセルモジュールと、前記上アームのスイッチング素子と前記下アームのスイッチング素子の共通接続点と前記セルモジュールとの間に接続されたバッファリアクトルと、を備え、前記ブリッジセルは、一方の接続端子に一端が接続された第３スイッチングデバイスと、前記第３スイッチングデバイスと前記一方の接続端子との共通接続点に一端が接続された第４スイッチングデバイスと、前記第３スイッチングデバイスの他端と他方の接続端子との間に接続された第５スイッチングデバイスと、前記第４スイッチングデバイスの他端と前記他方の接続端子との間に接続された第６スイッチングデバイスと、前記第３，第５スイッチングデバイスの共通接続点と前記第４，第６スイッチングデバイスの共通接続点との間に接続されたセルコンデンサと、を有することを特徴とする。

また、その一態様として、前記スイッチング素子に、自己消弧不可能な素子とダイオードを逆並列接続したものを用いたことを特徴とする。

また、他の態様として、前記スイッチング素子に対して、並列に並列コンデンサを接続したことを特徴とする。

また、他の態様として、前記スイッチング素子は、双方向スイッチであることを特徴とする。

また、その一態様として前記スイッチング素子に対して、並列に並列コンデンサを接続したことを特徴とする。

また、その一態様として、前記スイッチング素子の耐圧は、セルモジュールのスイッチングデバイスの耐圧よりも高いことを特徴とする。

また、他の態様として、各相において、前記スイッチング素子、または、前記上アームのスイッチング素子、または、前記下アームのスイッチング素子の導通損が、全セルモジュールの導通損の合計よりも低いことを特徴とする。

また、その一態様として、電圧指令値に２アーム変調方式を用いることを特徴とする。

また、その一態様として、前記スイッチング素子は、前記直流電源の正極端に接続され、２アーム変調方式を用いて電圧指令値を生成し、制御対象の相の電圧指令値が１、かつ、制御対象の相の前記スイッチング素子の電圧検出値が０以下となった時、前記スイッチング素子をターンＯＮし、前記制御対象の相の電圧指令値が１未満のとき、記スイッチング素子をターンＯＦＦさせるスイッチング素子のゲート制御器と、通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相のスイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲインＧｃを乗算した充放電電流指令値を、セルモジュール出力電流指令値として出力する電流指令値演算部と、一定時間Δｔ前のセルモジュール出力電流指令値と現在のセルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、１と、を加算した値をセルモジュール電圧指令値として出力する電流制御部と、前記制御対象の相の前記スイッチング素子のゲート指令がＯＦＦであり、かつ、前記制御対象の相の電圧指令値が１未満であるとき前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成するゲート信号生成部と、を備えたことを特徴とする。

また、他の態様として、前記スイッチング素子は、前記直流電源の正極端に接続され、２アーム変調方式を用いて電圧指令値を生成し、制御対象の相の１２０ｄｅｇ進み位相である相の前記スイッチング素子がＯＦＦ、かつ、制御対象の相の電圧指令値が１の場合は、前記制御対象の相のスイッチング素子にＯＮできるパルス幅でＯＮ指令を出力するスイッチング素子のゲート制御器と、通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相のスイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲインＧｃを乗算した充放電電流指令値を前記セルモジュール出力電流指令値として出力する電流指令値演算部と、一定時間Δｔ前のセルモジュール出力電流指令値と現在のセルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、１と、を加算した値をセルモジュール電圧指令値として出力する電流制御部と、前記制御対象の相のスイッチング素子がＯＦＦであり、かつ、前記制御対象の相の電圧指令値が１未満または前記制御対象の相の１２０ｄｅｇ進み位相である相のスイッチング素子がＯＮであるとき、前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成するゲート信号生成部と、を備えたことを特徴とする。

また、他の態様として、前記スイッチング素子は、前記直流電源の負極端に接続され、２アーム変調方式を用いて電圧指令値を生成し、制御対象の相の電圧指令値が−１、かつ、制御対象の相のスイッチング素子の電圧検出値が０以下となった時、前記スイッチング素子をターンＯＮし、前記制御対象の相の電圧指令値が−１より大きいとき、前記スイッチング素子をターンＯＦＦさせるスイッチング素子のゲート制御器と、通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相のスイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲイン−Ｇｃを乗算した充放電電流指令値を、セルモジュール出力電流指令値として出力する電流指令値演算部と、一定時間Δｔ前のセルモジュール出力電流指令値と現在のセルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、−１と、を加算した値をセルモジュール電圧指令値として出力する電流制御部と、前記制御対象の相のスイッチング素子のゲート指令がＯＦＦであり、かつ、前記制御対象の相の電圧指令値が−１より大きいとき前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成するゲート信号生成部と、を備えたことを特徴とする。

また、他の態様として、前記スイッチング素子は、前記直流電源の負極端に接続され、２アーム変調方式を用いて電圧指令値を生成し、制御対象の相の１２０ｄｅｇ進み位相である相の前記スイッチング素子がＯＦＦ、かつ、制御対象の相の電圧指令値が−１の場合は、前記制御対象の相のスイッチング素子にＯＮできるパルス幅でＯＮ指令を出力するスイッチング素子のゲート制御器と、通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相のスイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲイン−Ｇｃを乗算した充放電電流指令値を前記セルモジュール出力電流指令値として出力する電流指令値演算部と、一定時間Δｔ前のセルモジュール出力電流指令値と現在のセルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、−１と、を加算した値をセルモジュール電圧指令値として出力する電流制御部と、前記制御対象の相のスイッチング素子がＯＦＦであり、かつ、前記制御対象の相の電圧指令値が−１より大きいときまたは前記制御対象の相の１２０ｄｅｇ進み位相である相のスイッチング素子がＯＮであるとき前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成するゲート信号生成部と、を備えたことを特徴とする。

また、その一態様として、前記電流制御部は、前記フィードフォワード項と、前記セルモジュール出力電流指令値と前記セルモジュール出力電流検出値との偏差に前記ゲインＧを乗算した値と、１または−１と、前記セルモジュール出力電流指令値にゲインＧｒを乗算した値と、を加算した値をセルモジュール電圧指令値とすることを特徴とする。

また、その一態様として、前記電流指令値演算部は、前記セルコンデンサ電圧平均値と前記セルコンデンサ電圧指令値との偏差に前記ゲインＧｃを乗算した値と、前記セルコンデンサ電圧平均値と前記セルコンデンサ電圧指令値との偏差をＰＩ演算した値と、を加算した値を、前記充放電電流指令値とすることを特徴とする。

また、その一態様として、前記ゲート信号生成部は、前記制御対象の相のスイッチング素子がＯＮしてから一定時間Δｔｃの間、かつ、前記セルコンデンサ電圧平均値と前記コンデンサ電圧指令値との差の絶対値が第１閾値以下である場合、前記セルゲート指令をＯＦＦとすることを特徴とする。

また、その一態様として、前記電流指令値演算部は、セルコンデンサ電圧検出値と前記セルコンデンサ電圧平均値との偏差の絶対値が第２閾値よりも大きい場合、前記充放電電流指令値に交流波形を加算することを特徴とする。

本発明によれば、モジュラー・マルチレベル・カスケード変換器において、装置の損失を低減することが可能となる。

実施形態１におけるモジュラー・マルチレベル・カスケード変換器を示す回路構成図。２アーム変調適用後の電圧指令値を示すタイムチャート。実施形態１における各信号の波形を示すタイムチャート。実施形態１における各状態の電流の流れを示す図。実施形態２におけるモジュラー・マルチレベル・カスケード変換器を示す回路構成図。実施形態３におけるモジュラー・マルチレベル・カスケード変換器を示す回路構成図。実施形態３における各状態の電流の流れを示す図。実施形態４におけるモジュラー・マルチレベル・カスケード変換器を示す回路構成図。実施形態５におけるモジュラー・マルチレベル・カスケード変換器を示す回路構成図。実施形態１におけるモジュラー・マルチレベル・カスケード変換器の他例を示す回路構成図。図１０に示すモジュラー・マルチレベル・カスケード変換器用の２アーム変調適用後の電圧指令値を示すタイムチャート。実施形態６におけるモジュラー・マルチレベル・カスケード変換器を示す回路構成図。実施形態６におけるモジュラー・マルチレベル・カスケード変換器の２アーム変調適用後の電圧指令値を示すタイムチャート。実施形態７における主回路の一例を示す回路構成図。実施形態７における制御回路を示すブロック図。実施形態７におけるスイッチング素子のゲート制御器を示すブロック図。実施形態７におけるキャリア三角波と起動信号を示すタイムチャート。実施形態７におけるスイッチング素子のゲート制御器を示すブロック図。スイッチング素子のゲート制御器の出力波形を示すタイムチャート。実施形態７における主回路の他例を示す回路構成図。実施形態７における主回路の他例を示す回路構成図。実施形態８におけるスイッチング素子のゲート制御器を示すブロック図。実施形態８における主回路を示す回路構成図。実施形態９における制御回路を示す図。実施形態１０における制御回路を示す図。実施形態１１における制御回路を示す図。実施形態１２における制御回路を示す図。実施形態１３における主回路構成を示す図。実施形態１３における制御回路を示す図。実施形態１３におけるスイッチング素子のゲート制御器を示すブロック図。実施形態１３におけるキャリア三角波と起動信号を示すタイムチャート。チョッパセルとブリッジセルを示す回路構成図。従来におけるＭＭＣＣ−ＤＳＣＣの一例を示す回路構成図。チョッパセルとブリッジセルを示す回路構成図。

以下、本願発明におけるモジュラー・マルチレベル・カスケード変換器の実施形態１〜１３を図１〜図３２，図３４に基づいて詳述する。

［実施形態１］
図１に本実施形態１におけるモジュラー・マルチレベル・カスケード変換器の回路構成図を示す。本実施形態１は、図１４に示すＭＭＣＣ−ＤＳＣＣの上アームのセルモジュールを高耐圧のスイッチング素子に置換した構成である。すなわち、本実施形態１におけるモジュラー・マルチレベル・カスケード変換器は、直流電圧源ＤＣＰ，ＤＣＮと、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗと、セルモジュール１と、を備える。

直流電圧源ＤＣＰ，ＤＣＮは、バッテリーの他にコンデンサや他の直流電圧を出力する電力変換装置でも良い。さらに直流電圧源ＤＣＰ，ＤＣＮは、１つに統合してもよい。

スイッチング素子Ｓｕ，Ｓｖ，Ｓｗは、自己消弧能力を有する半導体素子にダイオードを逆並列に接続したもので、４５００Ｖ耐圧などの高耐圧のものとする。スイッチング素子Ｓｕ，Ｓｖ，Ｓｗは、直流電圧源ＤＣＰの正極端子と交流出力端子ｕ，ｖ，ｗの間に配置される。出力する交流電圧の大きさによって、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗは複数個が直列接続される場合もある。

セルモジュール１は、直流電圧源ＤＣＮの負極端子に接続され、チョッパセルＣを複数個カスケード接続したものである。このセルモジュール１により各交流出力相の下アームが構成される。

セルモジュール１と交流出力端子ｕ，ｖ，ｗの間には、バッファリアクトルＬｕ，Ｌｖ，Ｌｗが接続される。交流出力端子ｕ，ｖ，ｗには、一般的にスイッチングノイズの流出を抑制するためのフィルタリアクトルＦＬが接続される。

チョッパセルＣは、図３４に示すように、一方の接続端子に第１スイッチングデバイスＳ１の一端が接続される。一方の接続端子と他方の接続端子との間に第２スイッチングデバイスＳ２が接続される。第１スイッチングデバイスＳ１の他端と他方の接続端子との間にセルコンデンサＣａが接続される。

本実施形態１におけるモジュラー・マルチレベル・カスケード変換器の動作を説明する。この回路では、電圧指令値に２アーム変調を適用することを想定している。２アーム変調については特許文献５に開示されている。

本実施形態１における２アーム変調では、電圧指令値が最大の相の指令値を上限にし、他の相も最大の相と同じだけ変化させる。図２に２アーム変調適用後の電圧指令値の波形を示す。各電圧指令値の差分は歪みのない正弦波であるため、三相三線式の系統においては歪みの小さい線間電圧を出力することができる。

Ｕ相において、電圧指令値＝２である期間１では、スイッチング素子ＳｕをＯＮし、出力電流を上アーム（直流電圧源ＤＣＰの正極端子のアーム）にバイパスさせる。期間２ではスイッチング素子ＳｕをＯＦＦする。また、電圧指令値にＰＷＭ変調などを適用することで適切なゲート指令に変換する。このゲート指令に応じてセルモジュール１におけるチョッパセルＣの第１，第２スイッチングデバイスＳ１，Ｓ２をスイッチングさせる。以上により、図１の回路は指令値通りの電圧を出力することができる。

図３にＰＷＭ変調によるゲート指令の例を示す。２アーム変調後のＵ相電圧指令値Ｖｕ１＊がキャリア三角波の最大値に等しい期間１では、スイッチング素子ＳｕをＯＮする。

他の期間（期間２）ではスイッチング素子ＳｕをＯＦＦする。キャリア三角波は１相あたりのセル台数分（図１では４台）位相をずらして用意し、セルごとに対応したキャリア三角波（図３の［１］〜［４］）とＵ相電圧指令値Ｖｕ１＊を比較しゲート指令を生成する。セルモジュール１から出力される下アーム電圧Ｖｎｕ（図１のｕ端子−ｎ端子間の電圧）は、図３の最下段となる。

スイッチング素子Ｓｕ，Ｓｖ，Ｓｗのスイッチングについて、図４を用いて説明する。図４（ａ）はスイッチング素子ＳｕのターンＯＮ時、図４（ｂ）は期間１、図４（ｃ）はスイッチング素子ＳｕのターンＯＦＦ時を示している。なお、図４（ａ），（ｂ），（ｃ）では、Ｕ相のみ示しているが、他の相も同様である。

図４（ａ）でスイッチング素子ＳｕがターンＯＮし、図４（ｂ）に示すように期間１に移行すると、上アーム通過電流は、下アームか交流出力端子ｕのどちらかに流れることになる。しかし、そのどちらにもリアクトル（バッファリアクトルＬｕ、または、フィルタリアクトルＦＬ）が接続されているため、上アーム通過電流はスイッチング素子ＳｕがターンＯＮ後に０Ａから緩やかに増加する。

よって、スイッチング素子ＳｕのターンＯＮは零電流スイッチング（以下、ＺＣＳと称する）が必ず成立し、ターンＯＮ時に発生するスイッチング損失を非常に小さくすることができる。スイッチング素子ＳｕのターンＯＮの際に電流が逆向きで逆並列ダイオードを通過している場合もあり得るが、このときはスイッチング素子ＳｕのターンＯＮの前後で上アーム通過電流は流れず、ＺＣＳが成立する。

チョッパセルＣのコンデンサ電圧平均値制御について説明する。期間１において、出力電流は他の２相におけるセルモジュール１の出力電圧により決定し、上アームを通過する。

このとき、セルモジュール１のチョッパセルＣのコンデンサ電圧平均値がセルコンデンサ電圧指令値よりも小さければ、コンデンサ電圧平均値が大きくなるように制御を行うため、直流電圧源ＤＣＰ，ＤＣＮからスイッチング素子Ｓｕ→バッファリアクトルＬｕを介してチョッパセルＣに循環電流が流れ、チョッパセルＣのセルコンデンサＣａを充電することができる。

交流端子電圧は循環電流にほとんど依存せず、素子電圧降下により非常にわずかに変化する程度であるため、期間１ではチョッパセルＣのコンデンサ電圧調整動作と交流側出力電流・電圧はほぼ完全に独立である。

チョッパセルＣのコンデンサ電圧平均値がセルコンデンサ電圧指令値よりも大きければ、コンデンサ電圧平均値が小さくなるように制御を行うため、逆にチョッパセルＣのセルコンデンサＣａは放電する。以上のようにチョッパセルＣにより循環電流を制御し、チョッパセルＣのコンデンサ電圧平均値を調整することができる。

期間１が終了しスイッチング素子ＳｕをターンＯＦＦする場合を考える。このとき上アームに順方向（スイッチング素子Ｓｕのコレクタ端子→エミッタ端子の方向）の電流が流れていると、２つのリアクトル（バッファリアクトルＬｕ，フィルタリアクトルＦＬ）にチャージされた磁気エネルギーに起因して非常に大きなスイッチングサージ電圧がスイッチング素子Ｓｕに現れる。そのため、ターンＯＦＦによりスイッチング素子Ｓｕがサージにより過電圧破壊する恐れがある。そこでセルモジュール１のチョッパセルＣで電流制御を行い、上アームの通過電流をすべてセルモジュール１に転流させることで、ターンＯＦＦ時においてもスイッチング素子ＳｕではＺＣＳを成立させることができる。

ＺＣＳを確実にするためには、セルモジュール１のチョッパセルＣから流れる電流を出力電流よりも少し過剰に出力させ、スイッチング素子Ｓｕの逆並列ダイオードを導通させた上でスイッチング素子ＳｕをＯＦＦしてもよい。また、期間１の終了より少し手前の時間からあらかじめ電流を下アームに転流させておくことで、期間１終了と同時にスイッチング素子ＳｕをＯＦＦでき、出力電圧・電流ひずみへの影響を小さくすることができる。

以上の動作により、スイッチング素子ＳｕはターンＯＦＦにおいても必ずＺＣＳが成立するため、上アームで発生するスイッチング損失を非常に小さくすることができる。また、期間１においてチョッパセルＣのコンデンサ電圧を制御することができ、この動作は交流出力にほとんど影響を与えない。

このときのゲート信号を図３により説明する。この図３では、セルコンデンサ電圧平均値がセルコンデンサ電圧指令値よりも低いことを想定している。スイッチング素子ＳｕがＯＮしたら、点線で示した下アーム電圧指令値Ｖｎｕ＊を用意する。そして、Ｕ相電圧指令値Ｖｕ１＊の代わりに下アーム電圧指令値Ｖｎｕ＊と三角波キャリア［１］〜［４］との比較により、各チョッパセルＣ１〜Ｃ４のゲート信号を生成する。

図３に示すように下アーム電圧指令値Ｖｎｕ＊をキャリア三角波［１］〜［４］の上限値よりも一時的に小さくすることで、充電電流を発生させ、セルコンデンサＣａを充電する。期間１の終わりでは下アーム電圧指令値Ｖｎｕ＊を増加し、セルモジュール１のチョッパセルＣから少し電流を過剰に出力させ上アームから下アームへの転流を行う。

チョッパセルＣのコンデンサ電圧制御について詳細を説明する。この回路は特許文献３などの制御法とは異なり、期間２では一切のコンデンサ電圧制御を行わず、期間１においてコンデンサ電圧平均値制御を行い、交流出力電圧・電流制御は他の２相のセルモジュール１のチョッパセルＣが行う時分割方式を用いている。

基本波１周期のうち１／３周期の間必ず存在する期間１で交流出力の状態に依存せずに各チョッパセルＣのセルコンデンサＣａを充放電できる。そのため、期間２における電力出力に耐えられるコンデンサ容量を各チョッパセルＣに搭載することにより、どのような条件においても確実にセルコンデンサＣａの電圧を制御することができる。

セルモジュール１のコンデンサ電圧平均値だけでなく、個別のチョッパセルＣのコンデンサ電圧も別の手段で制御する必要がある。これは特許文献３の請求項５にある「第２の制御手段」をそのまま適用することができる。

この制御は期間１，期間２両方で行うことができる。また、コンデンサ電圧平均値は指令値通りであるが、個別のチョッパセルＣにおいてコンデンサ電圧に大きなばらつきがある場合、期間１の半分でプラスの電流、残り半分でマイナスの電流を流すことで、コンデンサ電圧平均値には影響を与えず特許文献３の制御を行うことができ、制御の効果を高めることができる。

チョッパセルＣのコンデンサ電圧制御に必要な循環電流について説明する。出力電圧指令値ｖｕ^*，ｖｖ^*，ｖｗ^*を以下の（１）式のように定義する。

これに２アーム変調を適用すると、Ｕ相電圧指令値ｖｕ１＊は、以下の（２）式となる。

Ｕ相電圧指令値ｖｕ１＊は０〜２の範囲の値をとることができる。また、（１）式に示すＵ相電圧指令値ｖｕ１＊の振幅Ｖは、Ｖ＜２／√３≒１．１５である。実際のセルモジュール１のＵ相出力電圧ｖｕ１は、ＶＤＣ／２との積をとることで以下の（３）式のように求めることができる。

変換器が有効電力のみを出力している場合を考える。出力電流ｉｕ，ｉｖ，ｉｗを以下の（４）式のように定義する。

Ｕ相のセルモジュール１の出力電力ＰＣ１を以下の（５）式のように求める。期間１の−π／３＜ωｔ＜π／３は上アームが電圧を出力するため電力の計算では除去する必要がある。

この（５）式より、Ｖ＝６／π√３≒１．１０においては出力電力ＰＣ１＝０となり、チョッパセルＣのコンデンサ充電に必要な電流も零になることを示している。

ＭＭＣＣ−ＤＳＣＣでは、出力する有効電力は直流電圧源ＤＣＰ，ＤＣＮからいったんチョッパセルＣのセルコンデンサＣａに蓄えられ、その後交流側に出力されるため、２段の変換を必要とする。このため、有効電力の出力には必ず循環電流が必要であり、出力有効電力が増加するほど循環電流も増加する。

しかし、本実施形態１の回路は期間１においてスイッチング素子Ｓｕ，Ｓｖ，ＳｗがＯＮすることにより、有効電力が直流電圧源ＤＣＰ，ＤＣＮから交流側に直接出力される。この有効電力が実際に出力すべき交流電力に一致する条件（Ｖ＝６／π√３）においては循環電流が不要となる。

本実施形態１は、出力電圧が変換器の出力可能な最大値の９５．５％（≒（６／π√３）／（２／√３））に近い場合において、本実施形態１の回路は必要な循環電流が非常に小さくなり、損失を小さくすることができる。また、チョッパセルＣのコンデンサ電圧平均値がコンデンサ電圧指令値に近ければ期間１において、チョッパセルＣのスイッチングを停止することにより、さらなる損失低減が可能である。

一方、無効電力のみを出力している場合、以下の（６）式のように、セルモジュール１の出力電力は必ず零になる。これは、ＭＭＳＣ−ＤＳＣＣでも同様である。

本実施形態１では、図２、図３に示すように、電圧指令値に２アーム変調を適用している。その理由を説明する。

２アーム変調を適用することにより、Ｕ相電圧指令値Ｖｕ１＊＝２となる期間（図２の期間１）が全周期の１／３を占めることになる。この期間１はスイッチング素子Ｓｕがオンする。（図３の上アームゲート指令参照。）スイッチング素子Ｓｕは高耐圧素子であるため、チョッパセルＣの第１，第２スイッチングデバイスＳ１，Ｓ２よりも導通損が小さい。よって、変換器全体の損失を考えると、スイッチング素子Ｓｕのオン期間が長い方が望ましい。そこで、スイッチング素子Ｓｕのオン期間が長くなる２アーム変調を適用している。

４．４ｋＶ系統連系用途を例に、本実施形態１におけるモジュラー・マルチレベル・カスケード変換器と従来のＭＭＣＣ−ＤＳＣＣを比較したシミュレーション結果を示す。条件として、系統周波数５０Ｈｚ，変換器容量０．６７ＭＶＡ，等価キャリア１９５０Ｈｚ，Ｖｄｃ＝７３３３．６Ｖを設定した。

ＭＭＣＣ−ＤＳＣＣはセルモジュール２台で１相を構成している。本実施形態１は、セルモジュール１を１台と、２つ直列接続したスイッチング素子Ｓｕ，Ｓｖ，Ｓｗと、で１相を構成している。セルモジュール１はチョッパセルＣを８台で構成した。チョッパセルＣ用の第１，第２スイッチングデバイスＳ１，Ｓ２として１７００Ｖ耐圧ＩＧＢＴ「ＣＭ３００ＤＹ−３４Ａ」（三菱電機製）を使用し、セルコンデンサ電圧Ｖｄｃ＝９１６．７Ｖとする。スイッチング素子Ｓｕ，Ｓｖ，Ｓｗは、４５００Ｖ耐圧ＩＧＢＴ「ＭＢＭ２００Ｈ４５Ｅ２−Ｈ」（三菱電機製）を使用した。

チョッパセルＣ用の第１，第２スイッチングデバイスＳ１，Ｓ２の耐圧＝１７００Ｖ、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗの耐圧＝４５００Ｖである。スイッチング素子Ｓｕ，Ｓｖ，Ｓｗには、チョッパセルＣ用の第１，第２スイッチングデバイスＳ１，Ｓ２よりも耐圧の高い、高耐圧素子を用いている。

この条件で０．６７ＭＷの有効電力を出力したときのスイッチング素子損失を表１に示す。なお、表１の「セルモジュール導通損」は、Ｕ相、Ｖ相、Ｗ相のセルモジュールの導通損の合計値である。「セルモジュールスイッチング損」、「上アーム素子導通損」、「上アーム素子スイッチング損」についても同様である。

ＭＭＣＣ−ＤＳＣＣに比べると、本実施形態１は１ｋＷ程度損失を削減できることを確認した。

表１のように、本実施形態１にて損失が低減できた大きな要因は、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗを４５００Ｖ耐圧ＩＧＢＴ「ＭＢＭ２００Ｈ４５Ｅ２−Ｈ」の２直列で構成した点である。

仮にスイッチング素子Ｓｕ，Ｓｖ，Ｓｗに、セルモジュールと同じく１７００Ｖ耐圧ＩＧＢＴ「ＣＭ３００ＤＹ−３４Ａ」の６直列で構成したとすると、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗの導通損のシミュレーション計算値は、約１８５０Ｗとなる。

よって、合計のスイッチング損失も、１８５０Ｗ−６６０Ｗ＝１０９０Ｗ程度上昇してしまい、ＭＭＣＣ−ＤＳＣＣの合計損失と大差がなくなってしまう。したがって、本実施形態１において、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗに導通損の小さい高耐圧スイッチング素子を選定することが重要となる。

以上示したように、本実施形態１によれば、従来のＭＭＣＣ−ＤＳＣＣに比べて、以下の効果が生じる。

出力電流が一部の時間において複数台のチョッパセルＣが直列多重されたセルモジュール１ではなく導通損の低いスイッチング素子Ｓｕ，Ｓｖ，Ｓｗを通過するため、導通損を低減できる。特に、出力相電圧のピークにおいて大きな電流が流れる有効電力出力時に高い効果を得られる。

また、高耐圧のスイッチング素子が必要になるが、スイッチング時にＺＣＳが成立するためスイッチング損失はほとんど発生しない。そのため、変換器全体の損失を低減でき、変換器の高効率化を図ることが可能となる。

さらに、低損失化によってスイッチング素子の冷却器を小型化できるため、変換器の小型化、低コスト化を図ることが可能となる。

スイッチング素子Ｓｕ，Ｓｖ，ＳｗのターンＯＦＦではサージ電圧がほとんど発生しない。そのため、サージ電圧を考慮せず素子選定ができるようになり、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗの直列数も少なくしやすくなる。

また、スイッチング素子Ｓｕ，Ｓｖ，ＳｗのＯＮ期間中にチョッパセルＣに循環電流を流し、チョッパセルＣのコンデンサ電圧平均値を調整する。ＯＮ期間は基本波１周期に必ず１回生じるため、動作条件に依存せずチョッパセルＣのコンデンサ電圧平均値を調整できる。

また、循環電流によるチョッパセルＣのコンデンサ電圧平均値の調整動作と交流出力は完全に独立であり、循環電流が増加しても交流出力電流がひずむことはなく、互いに悪影響を及ぼさない。また、個別のチョッパセルＣのコンデンサ電圧の調整が容易になる。

既存技術を用いることで、個別のチョッパセルＣのコンデンサ電圧を調整することができる。出力電圧が大きい条件ならば、チョッパセルＣのコンデンサ容量を小さくすることができ、また循環電流も小さくなるため損失はさらに小さくなる。これは後述する実施形態４と比較しても成立する。

また、必要なチョッパセルＣおよびチョッパセルＣの第１，第２スイッチングデバイスＳ１，Ｓ２の台数が少なく、変換器の小型化・低コスト化を図ることが可能となる。

なお、Ｕ相において、スイッチング素子Ｓｕの導通損は、セルモジュール１の導通損の合計よりも低いものとする。Ｖ相，Ｗ相についても同様である。

［実施形態２］
図５に本実施形態２におけるモジュラー・マルチレベル・カスケード変換器の回路構成を示す。本実施形態２は、実施形態１のスイッチング素子Ｓｕ，Ｓｖ，Ｓｗをサイリスタなど自己消弧不可能な素子に変更したものである。また、実施形態１と同様に、自己消弧不可能な素子にはダイオードが逆並列に接続されている。

本実施形態２におけるモジュラー・マルチレベル・カスケード変換器の回路を説明する。実施形態１では、電流が順方向に流れているときに上アームのスイッチング素子Ｓｕ，Ｓｖ，ＳｗをターンＯＦＦすることができず、セルモジュール１を使用して電流を転流させてからＯＦＦさせる必要がある。このため、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗに自己消弧機能は不要である。

そこで、本実施形態２は自己消弧機能のないスイッチング素子に置き換えた。自己消弧機能のないスイッチング素子の代表としてサイリスタがある。一般的にサイリスタはＩＧＢＴよりも導通損が小さく、より高い耐圧のスイッチング素子も入手しやすい。そのため、サイリスタを用いることで損失をより小さくすることができ、また条件によっては上アームの素子直列数を低減することができる。

一方、異常発生時にはサイリスタをＯＦＦすることができず、大電流が流れてしまう危険性がある。これは実施形態１も同様で、異常時に無理に電流を遮断した結果、高いサージ電圧がスイッチング素子に印加されることによりスイッチング素子Ｓｕ，Ｓｖ，Ｓｗが過電圧故障し短絡状態になってしまう危険性がある。対策として、異常を検出したらサイリスタがＯＮ状態の相のセルモジュール１から最大電圧を出力して転流を促すことで、サイリスタをＯＦＦできるようになる。

他に確実にサイリスタをＯＦＦする方法としては、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗに対して、直列にヒューズを接続する方法や、また交流出力端子ｕ，ｖ，ｗにヒューズやＭＣＣＢ（配線保護用遮断器）を追加する方法などが考えられる。

以上示したように、本実施形態２によれば実施形態１と同様の作用効果を奏する。また、本実施形態２によれば、実施形態１と比べて以下の効果が生じる。

一般的に導通損が小さく、高耐圧品が入手可能な自己消弧不可能な素子（サイリスタなど）をスイッチング素子Ｓｕ，Ｓｖ，Ｓｗに使用することにより、導通損を小さくし、素子直列数を少なくすることができる。よって、さらに変換器全体の損失を低減でき、変換器の高効率化を図ることが可能となる。

また、異常発生時には、自己消弧不可能なスイッチング素子Ｓｕ，Ｓｖ，ＳｗがＯＮ状態の相のセルモジュール１から最大電圧を出力し上アームに流れる電流を減少させることで、スイッチング素子Ｓｕ，Ｓｖ，ＳｗをＯＦＦできるようになる。さらに、ヒューズをスイッチング素子Ｓｕ，Ｓｖ，Ｓｗに直列、または交流出力端子ｕ，ｖ，ｗに設けることで、確実にＯＦＦすることができる。

［実施形態３］
図６に本実施形態３におけるモジュラー・マルチレベル・カスケード変換器の回路構成を示す。本実施形態３は、実施形態１のスイッチング素子Ｓｕ，Ｓｖ，Ｓｗに、並列コンデンサＣｕ，Ｃｖ，Ｃｗを並列接続したものである。

本実施形態３におけるモジュラー・マルチレベル・カスケード変換器の回路について説明する。本実施形態３におけるモジュラー・マルチレベル・カスケード変換器は、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗに並列コンデンサＣｕ，Ｃｖ，Ｃｗを並列接続することで、任意のタイミングでスイッチング素子Ｓｕ，Ｓｖ，ＳｗをターンＯＦＦできるようにしたものである。その一方で、スイッチング素子Ｓｕ，Ｓｖ，ＳｗのターンＯＮには制約が生じる。

本実施形態３の回路の動作を、図７を用いて説明する。図７では、ｕ相のみ示しているが、ｖ相，ｗ相についても同様である。スイッチング素子ＳｕをターンＯＮする際、図７（ａ）に示すように、並列コンデンサＣｕに電荷が充電された状態では、電荷によってスイッチング素子Ｓｕに過大な短絡電流が流れて、スイッチング素子Ｓｕを過電流破壊させてしまう。

そのため、図７（ｂ）に示すように、セルモジュール１で電流制御を行い、交流出力電流をすべて下アームから出力、さらに下アームから電流を交流出力電流よりも少し過剰に出力し、スイッチング素子Ｓｕに並列接続された並列コンデンサＣｕの電荷を放電させ、逆並列ダイオードが導通したところでスイッチング素子ＳｕをターンＯＮする。

これにより、スイッチング素子Ｓｕを過電流破壊させることなくターンＯＮでき、かつ、ＺＣＳが成立する。ＺＣＳを確実にするためには、スイッチング素子Ｓｕの印加電圧（コレクタ−エミッタ間電圧）を検出し零以下となったところでゲート指令によってターンＯＮすればよい。また、交流出力電流とセルモジュール電流を検出し、その差分から上アーム電流を計算し積分して並列コンデンサの電圧を推定してもよい。

スイッチング素子ＳｕのターンＯＮ後は、図７（ｃ）に示すように循環電流を流し、チョッパセルＣのコンデンサ電圧平均値を調整する。これは実施形態１と同様である。

上アームのスイッチング素子ＳｕをターンＯＦＦする場合を図７（ｄ）に示す。本実施形態３では、スイッチング素子Ｓｕに電流が流れていてもターンＯＦＦの際に電流が並列コンデンサＣｕを迂回する。そのため、必ずＺＣＳが成立する。実施形態１や実施形態２とは異なり、電流を転流させなくてもスイッチング素子ＳｕをＯＦＦすることができる。

本実施形態３の構成では、実施形態１や実施形態２とは異なり任意の状態でスイッチング素子ＳｕをターンＯＦＦできるため、系統短絡などの事故が発生した場合に確実に変換器内のすべてのスイッチング素子をオフさせ、短絡電流を抑制することが可能となり、変換器の破損を防ぐことができる。一方で、スイッチング素子ＳｕのターンＯＮに制約があることが変換器の破損に波及することはないため、実施形態１や実施形態２よりも保護を確実にすることができる。

以上示したように、本実施形態３によれば、実施形態１と同様の作用効果を奏する。また、本実施形態３によれば、実施形態１に比べて以下の効果が生じる。

スイッチング素子Ｓｕ，Ｓｖ，Ｓｗを制約なくターンＯＦＦできるため、異常発生時により早く変換器内に流れる短絡電流を遮断できる。よって、変換器の信頼性が向上する。

また、スイッチング素子Ｓｕ，Ｓｖ，ＳｗのターンＯＦＦにおいて、遮断電流は並列コンデンサＣｕ，Ｃｖ，Ｃｗを迂回するため、ＺＣＳが成立しスイッチング損失は微小である。

また、スイッチング素子Ｓｕ，Ｓｖ、ＳｗのターンＯＮ時には、転流を行うことで並列コンデンサＣｕ，Ｃｖ，Ｃｗの短絡を回避でき、実施形態１，２同様にスイッチング損失をほぼ零にすることができる。

［実施形態４］
図８に本実施形態４におけるモジュラー・マルチレベル・カスケード変換器の回路構成を示す。本実施形態４におけるモジュラー・マルチレベル・カスケード変換器は、実施形態３のスイッチング素子Ｓｕ，Ｓｖ，Ｓｗを双方向スイッチＢＳｕ，ＢＳｖ，ＢＳｗに変更したものである。図８では、双方向スイッチＢＳｕ，ＢＳｖ、ＢＳｗとして、スイッチング素子Ｓｕ１およびＳｕ２，Ｓｖ１およびＳｖ２，Ｓｗ１およびＳｗ２を逆直列接続したものを示している。

本実施形態４におけるモジュラー・マルチレベル・カスケード変換器の回路について説明する。従来のＭＭＣＣ−ＤＳＣＣや実施形態１〜３の回路には、交流側に発電機や電源が接続された構成で直流側に短絡事故が発生すると、交流側から短絡電流が流れ込むという問題点がある。変換器を保護するためには、交流側にＭＣＣＢなどを接続して事故時に変換器を切り離す必要があった。

本実施形態４では、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗを、高耐圧スイッチング素子から成るスイッチング素子Ｓｕ１，Ｓｕ２およびＳｖ１，Ｓｖ２およびＳｗ１，Ｓｗ２を逆直列接続した双方向スイッチＢＳｕ，ＢＳｖ、ＢＳｗに置換している。これにより、直流側の短絡発生時に双方向スイッチＢＳｕ，ＢＳｖ、ＢＳｗをターンＯＦＦすることで、短絡電流の発生を抑制し変換器を保護することができる。また、双方向スイッチＢＳｕ，ＢＳｖ、ＢＳｗがＯＦＦであってもチョッパセルＣのカスケード接続によるセルモジュール１は交流側に接続されているため、並列コンデンサＣｕ１，Ｃｕ２，Ｃｖ１，Ｃｖ２，Ｃｗ１、Ｃｗ２に十分な電荷があれば電圧を出力することができる。さらに負荷に供給する有効電力が零であれば、長時間運転を継続することができる。

双方向スイッチＢＳｕ，ＢＳｖ、ＢＳｗの順方向のスイッチング素子Ｓｕ１，Ｓｖ１，Ｓｗ１は通常時において実施形態３と同じ動作を行い、変換器の停止時・直流側の短絡発生時にＯＦＦする。一方、逆方向のスイッチング素子Ｓｕ２，Ｓｖ２，Ｓｗ２は通常時において常時ＯＮでよく、直流側の短絡発生時にのみターンＯＦＦし電流を遮断する。

そのため、ターンＯＦＦ時のスイッチング素子Ｓｕ２，Ｓｖ２，Ｓｗ２のゲート電圧の変化を緩やかにしてスイッチングスピードを遅く設定することで、スイッチング素子Ｓｕ２，Ｓｖ２，Ｓｗ２のコレクタ、エミッタ間のサージ電圧を抑制し、耐圧の低いスイッチング素子を適用すること、またはスイッチング素子の直列数を少なくすることによって、上アームのスイッチング素子全体の導通損を抑えることができる。

スイッチングスピードを遅く設定するとスイッチング損失は増加するが、前述の通り逆方向のスイッチング素子Ｓｕ２，Ｓｖ２，Ｓｗ２は、通常時はターンＯＦＦせず、ターンＯＦＦ時のスイッチング損失は発生しないため、問題とならない。

図８では双方向スイッチＢＳｕ，ＢＳｖ、ＢＳｗとしてスイッチング素子Ｓｕ１，Ｓｕ２，Ｓｖ１，Ｓｖ２，Ｓｗ１，Ｓｗ２の逆直列構成を選定した。この構成の代わりに逆阻止型のスイッチング素子を採用することもでき、この場合、導通損の低減が期待できる。

以上示したように、本実施形態４によれば、実施形態１と同様の作用効果を奏する。また、実施形態４により、実施形態１に比べて以下の効果が生じる。

直流側に短絡事故が発生しても、双方向スイッチＢＳｕ，ＢＳｖ，ＢＳｗの逆方向のスイッチング素子Ｓｕ２，Ｓｖ２，Ｓｗ２をターンＯＦＦすることで短絡電流を遮断し、変換器を保護することができる。また、チョッパセルＣのセルコンデンサＣａの電荷が十分である限り運転を継続することができる。これにより、変換器の信頼性が向上する。

また、逆方向のスイッチング素子Ｓｕ２，Ｓｖ２，Ｓｗ２のスイッチングスピードを遅くすることでスイッチング素子のサージ電圧を抑制できる。これにより、安価な低耐圧素子の使用が可能となり、変換器のコストを低減できる。または、素子直列数の低減ができ導通損を抑えることができ、変換器の効率をさらに向上させることができる。また、逆方向のスイッチング素子Ｓｕ２，Ｓｖ２，Ｓｗ２のターンＯＦＦ時にスイッチング損失は増加するが、逆方向のスイッチング素子Ｓｕ２，Ｓｖ２，Ｓｗ２の電流遮断は直流短絡発生時に限られるため、通常運転において損失は増加しない。

［実施形態５］
図９に本実施形態５におけるモジュラー・マルチレベル・カスケード変換器の回路構成を示す。本実施形態５におけるモジュラー・マルチレベル・カスケード変換器は、実施形態１のチョッパセルＣを図３４（ｂ）に示すブリッジセルＢに置換したものである。実施形態１と同じ大きさの電圧を出力するのであれば、以下の点が変更となる。
・直流電圧源ＤＣの直流電圧Ｖｄｃは実施形態１の１／２になる。
・ブリッジセルＢの台数は、実施形態１のチョッパセルＣの台数の１／２になる。

ブリッジセルＢは、図３４（ｂ）に示すように、一方の接続端子に第３スイッチングデバイスＳ３の一端が接続される。第３スイッチングデバイスＳ３と一方の接続端子の共通接続点に第４スイッチングデバイスＳ４の一端が接続される。第３スイッチングデバイスＳ３の他端と他方の接続端子との間に第５スイッチングデバイスＳ５が接続される。第４スイッチングデバイスＳ４の他端と他方の接続端子との間に第６スイッチングデバイスＳ６が接続される。第３，第５スイッチングデバイスＳ３，Ｓ５の共通接続点と第４，第６スイッチングデバイスＳ４，Ｓ６の共通接続点との間にセルコンデンサＣｂが接続される。

本実施形態５におけるモジュラー・マルチレベル・カスケード変換器の回路の特徴を説明する。本実施形態５は、セルモジュール１にブリッジセルＢを使用した。

ブリッジセルＢはチョッパセルＣとは異なりマイナスの電圧を出力できるため、実施形態１に対して直流電圧を１／２倍、セル台数１／２倍で同じ電圧を出力することができる。これにより、セル台数削減、直流側の耐圧が半分となることによる低コスト化・小型化が実現できる。ただし、ブリッジセルＢは、セル１台あたりのスイッチングデバイス数がチョッパセルＣの２倍となるため、変換器に必要な低耐圧のスイッチングデバイスの個数は変わらない。

回路の動作は以下に示すように実施形態１と全く同じである。

出力電圧指令値に、図２に示す２アーム変調を適用し、期間１で上アームのスイッチング素子Ｓｕ，Ｓｖ，ＳｗをＯＮする。スイッチング素子Ｓｕ，Ｓｖ，ＳｗのターンＯＮは必ずＺＣＳが成立する。期間１で循環電流を流し、ブリッジセルＢのコンデンサ電圧平均値を制御する。

スイッチング素子Ｓｕ，Ｓｖ，Ｓｗに順電流が流れている状態でターンＯＦＦはできないが、セルモジュール１のブリッジセルＢで転流制御を行うことでスイッチング素子Ｓｕ，Ｓｖ，ＳｗをターンＯＦＦでき、かつ、ＺＣＳが成立する。

出力電流制御と期間１における循環電流制御は独立であり、期間２における有効電力出力に十分な容量のセルコンデンサＣｂを各ブリッジセルＢに搭載することで、任意の条件でブリッジセルＢのコンデンサ電圧を制御できる。個別のブリッジセルＢのコンデンサ電圧制御には特許文献３の第２の制御法を適用できる。

そのため、制御法も実施形態１と全く同じものを使用することができる。また、ブリッジセルＢのゲート信号は、実施形態１の図３と同様に、電圧指令値と位相をずらした複数のキャリア三角波との比較に基づいて生成する。図９に示すように、各相のブリッジセルＢの台数が２台の場合、キャリア三角波は４種類となる。ブリッジセルＢの数を図９から変更する場合は、セル台数に応じてキャリア三角波の数を変更する。

ブリッジセルＢのコンデンサ電圧制御に必要な循環電流について説明する。出力電圧指令値ｖｕ^*，ｖｖ^*，ｖｗ^*を実施形態１と同様に以下の（７）式のように定義する。

これに２アーム変調を適用すると、Ｕ相電圧指令値ｖｕ５^*は、以下の（８）式となる。

本実施形態５において、Ｕ相電圧指令値ｖｕ５^*は−１〜１の範囲の値をとることができると定義する。Ｖ＜２／√３≒１．１５である。実際のセルモジュール１が出力するＵ相出力電圧ｖｕ５は、ＶＤＣ／２との積をとることで以下の（９）式のように求めることができる。

変換器が有効電力のみを出力している場合を考える。出力電流ｉｕ，ｉｖ，ｉｗを以下の（１０）式のように定義する。

Ｕ相のセルモジュール１の出力電力ＰＢ５を求める。期間１の−π／３＜ωｔ＜π／３は上アームが電圧を出力するため除去すると、セルモジュール１の出力電力ＰＢ５は以下の（１１）式のようになる。

この（１１）式より、Ｖ＝３／π√３≒０．５５においてセルモジュール１の出力電力ＰＢ５は零となり、ブリッジセルＢのセルコンデンサ充電に必要な循環電流も零になることを示している。また、ブリッジセルＢの出力電力絶対値の最大値は、Ｖ＝２／√３における以下の（１２）式のようになる。

一方、実施形態１のチョッパセルＣの出力電力絶対値の最大値は、Ｖ＝０における以下の（１３）式のようになる。

以上より、本実施形態５は実施形態１に対して以下の特長がある。

セルモジュール１の負担する最大電力が実施形態１に対して５５％であるため、セルコンデンサ容量も５５％に削減でき、ブリッジセルＢの低コスト化・小型化を実現できる。

また、変換器の出力可能な最大電圧の４８％程度の出力電圧において、循環電流が不要になり損失が小さくなる。よって、実施形態１に比べ、出力電圧が大きく変動し定格の半分以下の電圧を出力する時間が長い用途に適している。

本実施形態５の回路構成で直流側に短絡事故が発生した場合、１アームを構成するブリッジセルＢのコンデンサ電圧の合計の方が交流線間電圧のピーク値よりも高ければ短絡電流が変換器内には発生しない。この条件を満たす交流線間電圧は、通常であれば定格の１／２である。

本実施形態５の回路構成では、回生しない負荷ならば直流短絡が発生してもブリッジセルＢのコンデンサ電荷が十分である限り定格の１／２の電圧を出力することができる。回生負荷であっても回生時の誘起電圧が定格の１／２以下であれば、短絡事故発生時でもある程度の時間運転を継続することができる。

短絡発生時も定格電圧を出力する必要がある場合は、実施形態４と同様にスイッチング素子Ｓｕ，Ｓｖ，Ｓｗを双方向スイッチＢＳｕ，ＢＳｖ、ＢＳｗに置換することで対応できる。

また、本実施形態５は、実施形態２と組み合わせスイッチング素子Ｓｕ，Ｓｖ，Ｓｗを自己消弧不可能なものに変更することができる。また、実施形態３と組み合わせ、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗに対して並列に並列コンデンサＣｕ，Ｃｖ，Ｃｗを接続することもできる。

実施形態１〜５は、上アームを高耐圧のスイッチング素子Ｓｕ，Ｓｖ，Ｓｗ、下アームをチョッパセルＣ、または、ブリッジセルＢをカスケード接続したセルモジュール１としたが、上アームと下アームを逆の構成としてもよい。図１０に実施形態１の上アームと下アームを入れ替えた構成を示す。この場合、２アーム変調では図１１に示すように電圧指令値を変形し、期間１’でＵ相の下アームのスイッチング素子ＳｕをＯＮする。

以上示したように、本実施形態５によれば、実施形態１と同様の作用効果を奏する。また、本実施形態５は実施形態1に比べて以下の効果が生じる。

ブリッジセルＢを使用することによりセル台数が半分、セルの直流電圧も半分になり変換器の小型化・低コスト化・セルの耐圧設計の簡略化を図ることが可能となる。

また、セルモジュール１の負担する最大電力が実施形態１の約半分であるため、セルコンデンサ容量も約半分に削減でき、ブリッジセルＢ、および、変換器の低コスト化・小型化を実現できる。

また、出力電圧振幅が中程度の条件ならば、ブリッジセルＢのコンデンサ容量をさらに小さくすることができ、また循環電流も小さくなるため損失が小さくなる。

また、双方向スイッチを用いなくても、直流短絡発生時に定格の半分の電圧を出力することができる。

［実施形態６］
図１２に本実施形態６におけるモジュラー・マルチレベル・カスケード変換器の回路構成を示す。本実施形態６は、実施形態５に以下を追加した。

本実施形態６のモジュラー・マルチレベル・カスケード変換器は、直流電圧源ＤＣＰの正極端子に上アームのスイッチング素子Ｓｕ１，Ｓｖ１，Ｓｗ１が接続される。また、直流電圧源ＤＣＮの負極端子に下アームのスイッチング素子Ｓｕ２，Ｓｖ２，Ｓｗ２が接続される。

直流電圧源ＤＣＰ，ＤＣＮの中性点にセルモジュール１が接続される。セルモジュール１は、ブリッジセルＢが２個以上カスケード接続されたものとする。上アームのスイッチング素子Ｓｕ１，Ｓｖ１，Ｓｗ１と下アームのスイッチング素子Ｓｕ２，Ｓｖ２，Ｓｗ２の共通接続点とセルモジュール１との間にバッファリアクトルＬｕ，Ｌｖ，Ｌｗが接続される。

上アームのスイッチング素子Ｓｕ１，Ｓｖ１，Ｓｗ１，下アームのスイッチング素子Ｓｕ２，Ｓｖ２，Ｓｗ２，バッファリアクトルＬｕ，Ｌｖ，Ｌｗの共通接続点を交流出力端子ｕ，ｖ，ｗとする。また、実施形態１〜５と同様に交流出力端子ｕ，ｖ，ｗには、フィルタリアクトルＦＬが接続される。

本実施形態６は、実施形態５のブリッジセルＢをカスケード接続したセルモジュール１を直流電圧源ＤＣＰ，ＤＣＮの中性点に接続し、下アームにスイッチング素子Ｓｕ２，Ｓｖ２，Ｓｗ２を追加した構成である。

なお、図１２には示していないが、図１２の直流電圧源ＤＣＰ，ＤＣＮには、直流コンデンサがそれぞれ並列に接続されている。これらの直流コンデンサの電荷量によって、直流電圧源ＤＣＰ，ＤＣＮの直流電圧であるＶｄｃ１、Ｖｄｃ２が変動する。

本実施形態６におけるモジュラー・マルチレベル・カスケード変換器の回路の動作を説明する。本実施形態６における２アーム変調の結果を図１３に示す。本実施形態６では電圧指令値の絶対値が最大の相を、指令値の上限値・下限値いずれか近い方の値とし、他の相も最大の相と同じだけ変化させる。ある相（例えばＵ相）に着目したとき、電圧指令値が上限に等しい期間を期間１ａ，下限に等しい期間を期間１ｂ、残りを期間２とする。

期間１ａでは、上アームのスイッチング素子Ｓｕ１をＯＮ、期間１ｂでは下アームのスイッチング素子Ｓｕ２をＯＮ、期間２は実施形態５と同様にセルモジュール１から電圧を出力する。

上アームのスイッチング素子Ｓｕ１，下アームのスイッチング素子Ｓｕ２については、実施形態１と同じ動作を行う。ターンＯＮは上アームのスイッチング素子Ｓｕ１だけでなく下アームのスイッチング素子Ｓｕ２も必ずＺＣＳが成立する。

上下アームのスイッチング素子Ｓｕ１，Ｓｕ２のＯＮ期間中（期間１ａ，１ｂ）は循環電流を流し、ブリッジセルＢのコンデンサ電圧平均値を調整する。上下アームのスイッチング素子Ｓｕ１，Ｓｕ２のターンＯＦＦでは、いったんブリッジセルＢで構成されたセルモジュール１に電流を転流させることで、上下アームのスイッチング素子Ｓｕ１，Ｓｕ２のＺＣＳが成立する。個別のブリッジセルＢのコンデンサ電圧制御は特許文献３の技術を用いることができる。

また、ブリッジセルＢのゲート指令は、実施形態１の図３と同様に、図１３の電圧指令値と位相をずらした複数のキャリア三角波との比較に基づいて生成する。図１２に示す各相のブリッジセルＢの台数が２台の場合、キャリア三角波は４種類となる。ブリッジセルＢの台数を図１２から変更する場合は、セル台数に応じてキャリア三角波の数を変更する。

ブリッジセルＢのコンデンサ電圧制御に必要な循環電流について説明する。これまでと同様に出力電圧指令値ｖｕ^*，ｖｖ^*，ｖｗ^*を以下の（１４）式のように定義する。

これに２アーム変調を適用すると、Ｕ相電圧指令値ｖｕ６*は、以下の（１５）式となる。

Ｕ相電圧指令値ｖｕ６^*は、−１〜１の範囲の値をとることができ、Ｖ＜２／√３≒１．１５である。実際のセルモジュール１の出力電圧ｖｕ６は、ＶＤＣ／２との積をとることで、以下の（１６）式のように求めることができる。

変換器が有効電力のみを出力している場合を考える。出力電流ｉｕ，ｉｖ，ｉｗを以下の（１７）式ように定義する。

Ｕ相のセルモジュール１の出力電力ＰＢ６を求める。期間２の−５π／６＜ωｔ＜−π／６の出力電力ＰＢ６は、以下の（１８）式となる。

この（１８）式より、Ｖ＝２／π≒０．６４においては、出力電力ＰＢ６が零となり、ブリッジセルＢのコンデンサ充電に必要な循環電流も零になることを示している。また、ブリッジセルＢの出力電力絶対値の最大値は、Ｖ＝０における以下の（１９）式のようになる。

本実施形態６は他の実施形態に対して以下の特長がある。

セルモジュール１が電力を負担する期間２が短く、ブリッジセルＢのコンデンサ電圧を調整できる頻度が基本波１周期に２回と実施形態１〜５に比べて２倍になるため、必要なブリッジセルＢのコンデンサ容量は小さくてよい。

セルモジュール１の負担する最大電力が実施形態１に対して４３％であるため、セルコンデンサ容量も４３％に削減でき、セルコンデンサＣｂおよびブリッジセルＢの低コスト化・小型化を実現できる。

変換器の出力可能な最大電圧の５６％程度の出力電圧において、循環電流が不要になり損失が小さくなる。

本実施形態６では、直流電圧源ＤＣＰ，ＤＣＮの中性点にセルモジュール１を接続し、電流を流すため、中性点電位を適切に制御する必要がある。制御法としては、電圧指令値に零相成分を自由に重畳できる期間２において特許文献６の制御を適用する方法や、上下アームのスイッチング素子Ｓｕ１，Ｓｕ２をＯＮする期間１ａ，１ｂの長さを変える方法が考えられる。

また、図１２において、上アームの直流電圧Ｖｄｃ１と下アームの直流電圧Ｖｄｃ２が均等ではなく、例えば、上アームの直流電圧Ｖｄｃ１が電圧過剰、下アームの直流電圧Ｖｄｃ２が電圧不足の場合（つまり、Ｖｄｃ１＞Ｖｄｃ２の場合）を例に説明する。期間１ａにおいてブリッジセルＢのコンデンサ電圧を少し過剰に充電し上アームの直流電圧Ｖｄｃ１からブリッジセルＢに電荷を渡し、期間１ｂにおいてブリッジセルＢのコンデンサ電圧を適正値に戻しブリッジセルＢから下アームの直流電圧Ｖｄｃ２に電荷を渡すことで、中性点電位を制御し、Ｖｄｃ１≒Ｖｄｃ２とすることができる。

本実施形態６は、実施形態２と組み合わせ上下アームのスイッチング素子Ｓｕ１，Ｓｕ２，Ｓｖ１，Ｓｖ２，Ｓｗ１，Ｓｗ２を自己消弧不可能なものに変更することができる。また、実施形態３と組み合わせ、上下アームのスイッチング素子Ｓｕ１，Ｓｕ２，Ｓｖ１，Ｓｖ２，Ｓｗ１，Ｓｗ２に対して並列に並列コンデンサを接続することもできる。

以上示したように、本実施形態６によれば、実施形態１〜５と同様の作用効果を奏する。また、本実施形態６は、セルコンデンサ容量を実施形態５のさらに約半分に削減することができ、実施形態１〜６の中で最小となる。これにより、変換器の小型化・低コスト化を図ることが可能となる。

なお、Ｕ相において、上アームスイッチング素子Ｓｕ１、および、下アームのスイッチング素子Ｓｕ２の各々の導通損は、セルモジュール１の導通損の合計よりも低いものとする。Ｖ相，Ｗ相についても同様である。

実施形態１〜６では三相の電力変換装置を例として説明したが、本発明は、二相以上の電力変換装置であれば適用できる。

［実施形態７］
実施形態１〜６では従来構成よりもスイッチング素子の導通損を低減できるモジュラー・マルチレベル・カスケード変換器（ＭＭＣＣ）を説明した。

これらの回路では、図２に示すように電圧指令値に２アーム変調を適用することを想定している。期間1において上アームのスイッチング素子ＳｕをＯＮし出力電流を上アームにバイパスさせることでスイッチング素子の導通損を低減し、この期間中に下アームのセルモジュール１に循環電流を流しセルコンデンサＣａを充放電することで、セルコンデンサ電圧制御を簡単に実現することを想定している。

実施形態１〜６では、主回路構成および電圧指令値からゲート信号を生成する方法は説明されているが、電圧指令値の演算方法は説明されていない。特に問題になる点として、一般的な５０Ｈｚ系統において期間１は６．６７ｍｓ、６０Ｈｚ系統では５．５６ｍｓである。図１４（実施形態３）を例にすると、期間１では以下の動作を行う必要がある。
・上アームのスイッチング素子ＳｕのターンＯＮ時にスイッチング素子Ｓｕに並列接続されている並列コンデンサＣｕの残留電荷による短絡を防ぐため、下アームから電流を過剰に出力し並列コンデンサＣｕの電荷を放電し、その後、上アームの逆並列ダイオードを導通させ、電流を転流させる
・転流の確認後、上アームのスイッチング素子ＳｕをターンＯＮする
・直流電圧源ＤＣＰ，ＤＣＮから上アームのスイッチング素子Ｓｕ・下アームのセルモジュール１に循環電流を流し、セルコンデンサＣａを充電する
・循環電流を停止し、上アームにおけるスイッチング素子ＳｕのターンＯＦＦ時の零電圧スイッチング確立のため、下アームのセルモジュール１から電流を過剰に出力し並列コンデンサＣｕの電荷を放電し、その後、上アームの逆並列ダイオードを導通させ、電流を転流させる。この動作によって、上アームのスイッチング素子Ｓｕの電圧検出値Ｖｐｕを零以下とする。
・転流の確認後、上アームのスイッチング素子ＳｕをターンＯＦＦする。

以上の実現には非常に高速な電流制御が必要となる。しかし、実施形態１〜６にはその方法が説明されていない。

特許文献７の請求項２には高速な電流制御を実現する方法として微分アンプを用いた方法が開示されている。しかし、この回路はチョッパに適用されるものであり、実施形態１〜６の回路には適用できない。

図１５に本実施形態７の制御部の構成図を示す。この制御部は図１４の回路に適用することを想定している。図１５はいくつかの制御ブロックに分かれている。まず電圧指令値Ｖ＊を演算するブロック（以下、電圧指令値演算部２と称する）について説明する。

電圧指令値Ｖ＊の演算方法としては、フィードフォワードで求める、電圧制御を行うといった方法もあるが、ここでは電流制御を行う場合を例に説明する。電圧指令値演算部２は、以下のように構成される。

位相同期回路ＰＬＬは、系統電圧検出値Ｖｓを入力し、位相θを出力する。ここではモジュラー・マルチレベル・カスケード変換器（ＭＭＣＣ）を系統連系装置として適用することを想定しているが、モータ駆動装置としての適用であれば位相θはモータに備えられたロータリーエンコーダにより検出される。

ｄｑ変換器３は、変換器各相の出力電流検出値Ｉｉｎｖと位相θを入力し、出力電流検出値Ｉｉｎｖを系統周波数に同期した回転座標系のｄ軸電流検出値Ｉｄ，ｑ軸電流検出値Ｉｑに変換する。出力電流検出値Ｉｉｎｖにはスイッチングリプルやノイズを除去するためのフィルタが適用される場合もある（図１５では省略）。

減算器４ｄ，４ｑは、ｄ軸電流指令値Ｉｄ＊，ｑ軸電流指令値Ｉｑ＊と、ｄ軸電流検出値Ｉｄ，ｑ軸電流検出値Ｉｑとの偏差を求める。ＰＩアンプ５ｄ，５ｑは、減算器４ｄ，４ｑで求めた偏差を増幅し、系統周波数（またはモータ電圧の周波数）に同期した回転座標上の電圧指令値を出力する。

ｄｑ逆変換器６において、ＰＩアンプ５ｄ，５ｑの出力である回転座標上の電圧指令値を位相θに基づいてｄｑ逆変換し、固定座標上の電圧指令値を出力する。

２アーム変調器７は、ｄｑ逆変換器６の出力である固定座標上の電圧指令値に対して２アーム変調を行う。最大値選択部７ａは、ｄｑ逆変換された固定座標上の三相の電圧指令値のうち、最大値を選択して出力する。加算器８ａは、ｄｑ逆変換された３相の電圧指令値に固定値である１を加算し、加算結果から最大値選択部７ａの出力を減算する。

以上により電圧指令値Ｖ＊の演算・２アーム変調処理が行われる。ｄｑ逆変換器６の出力が３相平衡正弦波ならば、２アーム変調後の電圧指令値Ｖ＊は図２に示す波形になる。

電圧指令値Ｖ＊と上アームのスイッチング素子Ｓｕ，Ｓｖ，Ｓｗの電圧検出値（スイッチング素子のコレクタ、エミッタ間電圧）Ｖｐｕ，Ｖｐｖ，Ｖｐｗはスイッチング素子のゲート制御器９ａに入力される。図１６にＵ相におけるスイッチング素子のゲート制御器９ａの構成を示す。Ｕ相のスイッチング素子のゲート制御器９ａは以下のように構成される。

比較器１０ａにおいて、Ｕ相の電圧指令値Ｖｕ＊が１に等しいか否かを判定し、１の場合は１を出力し、それ以外の場合は０を出力する。比較器１０ａの出力は、後述するスイッチＳＷ３の下側入力端子とＯＲ素子１１に入力される。

比較器１２ａにおいて、Ｕ相におけるスイッチング素子Ｓｕの電圧検出値Ｖｐｕが０を超えているか否かを判定する。比較器１２ａの出力は、スイッチＳＷ３の制御信号となる。Ｖｐｕ＞０ならばスイッチＳＷ３は上側入力端子の入力信号を出力し、Ｖｐｕ≦０ならばスイッチＳＷ３は下側入力端子の入力信号を出力する。スイッチＳＷ３の出力信号は、そのままＵ相上アームゲート指令となる。

バッファ１３は、スイッチＳＷ３の出力信号を入力し、１演算時間遅らせて出力する。バッファ１３の出力信号は、スイッチＳＷ３の上側入力端子に入力される。

ＯＲ素子１１は、スイッチＳＷ３の出力信号と比較器１０ａの出力を入力し、少なくとも一方が１ならば１を出力し、両方０の場合は０を出力する。ＮＯＴ素子１４は、ＯＲ素子１１の出力を反転して出力する。ＮＯＴ素子１４の出力は、後述するスイッチＳＷ２の制御信号となる。

立ち上がり検出器１５は、スイッチＳＷ３の出力信号が０から１に変化したときに１演算時間だけ１を出力する。ホールド器１６は、立ち上がり検出器１５の出力が１ならば、１を一定時間Δｔｃ出力し続ける。一定時間Δｔｃは、セルコンデンサ充放電制御の時間である。図２の期間１よりも少し短い時間を指定する。ＮＯＴ素子１７は、ホールド器１６の出力信号を反転して出力する。ＮＯＴ素子１７の出力信号は、後述するスイッチＳＷ１の制御信号となる。

スイッチング素子のゲート制御器９ａは、Ｕ相上アームゲート指令として、制御対象の相の電圧指令値Ｖ＊が１である場合にＯＮ指令を出力し、Ｖ＊＜１の場合はＯＦＦ指令を出力する。ただし、ＯＮ／ＯＦＦの切り替えは、上アームのスイッチング素子Ｓｕ，Ｓｖ，Ｓｗの電圧検出値Ｖｐｕ，Ｖｐｖ，Ｖｐｗのうち制御対象の相の値が零以下である場合のみ行う。

また、スイッチＳＷ１の制御信号は、通常１である。制御対象となる相の上アームのスイッチング素子のゲート指令がＯＮになったら、一定時間Δｔｃだけ０になり、その後１に戻る。

スイッチＳＷ２の制御信号は、制御対象となる相の上アームのスイッチング素子がＯＮである、または電圧指令値Ｖ＊が１に等しい、のどちらかを満たす場合に０を出力する。

期間２における下アームのセルモジュール出力電流指令値Ｉ＊を演算する電流指令値演算部１８ａについて説明する。電流指令値演算部１８ａは、以下のように構成される。

加算器１９は、変換器各相の出力電流検出値Ｉｉｎｖに固定値αを加算し、転流指令値を演算する。固定値αは、出力電流検出値Ｉｉｎｖの定格値の１％〜１０％程度とする。加算器１９の出力である転流指令値は、スイッチＳＷ１の上側入力端子に入力される。

乗算器２０は、直流電圧検出値Ｖｄｃに固定値１＋βを乗算し、セル台数ｎで除算し、セルコンデンサ電圧平均値の指令値（セルコンデンサ電圧指令値Ｖｄｃ（１＋β）／ｎを出力する。固定値１＋βとして、β＝５％程度（≒０．０５）を設定する。これによりセルコンデンサ電圧指令値Ｖｄｃ（１＋β）／ｎは、直流電圧検出値Ｖｄｃを１相あたりのセル台数ｎで割りさらに５％増加させた値となる。

ホールド器２１は、各相のセルコンデンサ電圧平均値Ｖｃａｖｇを所定のタイミングでホールドし、そのときの値を出力し続ける。セルコンデンサ電圧平均値Ｖｃａｖｇは、１相あたりのセル台数をｎ、ｋ番目のセルコンデンサ電圧検出値をＶｃｋ（図３２）としたとき以下の（２０）式で求める。所定のタイミングは、制御対象となる相の上アームのスイッチング素子のゲート指令がＯＮになった直後である。

減算器２２は、ホールド器２１の出力から乗算器２０の出力を減算し、偏差を求める。アンプ２３ａは、偏差にゲインＧｃを乗算し、セルコンデンサ充電のための充放電電流指令値を出力する。アンプ２３ａの出力である充放電電流指令値は、スイッチＳＷ１の下側入力端子に入力される
スイッチＳＷ１は、スイッチング素子のゲート制御器９ａからの制御信号を入力し、１ならば上側入力端子の信号を出力し、０ならば下側入力端子の信号を出力する。すなわち、スイッチＳＷ１は、通常は転流指令値Ｉｉｎｖ＋αを出力し、制御対象となる相の上アームのスイッチング素子のゲート指令がＯＮになったら一定時間Δｔｃだけ充放電電流指令値の出力に切り替え、その後、転流指令値Ｉｉｎｖ＋αの出力に戻る。

セルモジュール出力電流指令値Ｉ＊を入力し、期間２におけるセルモジュール電圧指令値Ｖｎ＊を求める電流制御部２４ａについて説明する。電流制御部２４ａは、以下のように構成される。

微分器２５は、セルモジュール出力電流指令値Ｉ＊を入力し、現在のセルモジュール出力電流指令値Ｉ＊と時間Δｔ前のセルモジュール出力電流指令値Ｉ＊との差分を出力する。微分器２５は、後述する起動信号を入力し、セルｎ台分のキャリア三角波の最大値の谷の部分でのみ動作する。時間Δｔはキャリア三角波の１／ｎ周期である。

アンプ２６は、微分器２５の出力にゲインＧｌをかけ、電圧指令値のフィードフォワード項を出力する。減算器２７は、対応する相同士のセルモジュール出力電流検出値Ｉｚとセルモジュール出力電流指令値Ｉ＊の偏差を演算する。

アンプ２８は、偏差にゲインＧを乗算する。加算器２９ａは、アンプ２８の出力に電圧指令値のフィードフォワード項と固定値１を加算する。加算器２９ａの出力がセルモジュール１のセルモジュール電圧指令値Ｖｎ＊となる。

電圧指令値Ｖ＊とセルモジュール電圧指令値Ｖｎ＊からゲート信号を生成するゲート信号生成部３０について説明する。

スイッチＳＷ２の上側入力端子には電圧指令値Ｖ＊が入力され、スイッチＳＷ２の下側入力端子にはセルモジュール電圧指令値Ｖｎ＊が入力される。スイッチＳＷ２は、スイッチング素子のゲート制御器９ａからの制御信号を入力し、１ならば上側入力端子の信号を出力し、０ならば下側入力端子の信号を出力する。すなわち、制御対象となる相のスイッチング素子のゲート指令がＯＮまたはＶ＊＝＝１であれば下側入力端子の出力に切り替え、それ以外では上側入力端子の出力に切り替わる。

スイッチＳＷ２の出力は乗算器３１に入力され、振幅の補正が行われる。乗算器３１の乗数は、以下のように演算される。

除算器３２は、変換器の直流電圧検出値Ｖｄｃをセル台数ｎで除算しその結果の逆数を演算、すなわち、ｎ／Ｖｄｃを出力する。乗算器３３は、除算器３２の出力とセルコンデンサ電圧平均値Ｖｃａｖｇとの積を演算する。乗算器３３の出力が乗算器３１の乗数、すなわち、振幅の補正係数となる。

加算器３４は、振幅補正が行われた電圧指令値に、各セルコンデンサ電圧制御指令値を加算する。セルコンデンサ電圧制御指令値は、以下のように演算される。

減算器３５は、セル３ｎ台分のセルコンデンサ電圧検出値Ｖｃそれぞれと、制御対象のセルと同じ相のセルコンデンサ電圧平均値Ｖｃａｖｇとの偏差を演算する。セルコンデンサ電圧検出値Ｖｃは、１相あたりのセルｎ台３相分、合計セル３ｎ台分の信号である。

アンプ３６は、偏差にゲインＧｃｉを乗算する。符号抽出器３７は、セルモジュール出力電流検出値Ｉｚの符号抽出結果を出力する。すなわち、符号抽出器３７は、Ｉｚ＞０ならば１を、Ｉｚ＜０ならば−１を、Ｉｚ＝０ならば０を出力する。乗算器３８は、アンプ３６の出力と、制御対象のセルと同じ相のセルモジュール出力電流検出値Ｉｚの符号検出結果と、の積を演算する。乗算器３８の出力がセルコンデンサ電圧制御指令値となる。

ＰＷＭ変調器３９は、各セルコンデンサ電圧制御指令値を加算した電圧指令値とキャリア三角波を比較してゲート信号を生成し、デッドタイムの付加を行う。ＰＷＭ変調に使用するキャリア三角波は、例えば以下のように生成される（ＰＳ［フェーズシフト］の場合）。

遅延器４１は、ｋ番目のセルに対して、キャリア三角波生成器４０から出力されたキャリア三角波の位相を２（ｋ−１）π／ｎだけ遅らせる。遅延器４１により、２π／ｎずつ位相のずれたｎ本のキャリア三角波が生成され、ＰＷＭ変調器３９において、ｋ番目の三角波はＵ相、Ｖ相、Ｗ相それぞれの電圧指令値と比較され、対応する相のｋ番目のセルに送られる。

キャリア三角波からは、以下のように、電流制御部２４ａ内部の微分器２５の起動信号を生成する。最大値選択部４２ａは、遅延器４１から出力されるｎ本のキャリア三角波から値が最大のものを選択して出力する。微分器４３は、最大値選択部４２の出力を微分する。

比較器４４ａは、微分器４３の出力がプラスならば１，零以下ならば０を出力する。立ち上がり検出器４５は、比較器４４ａの出力が０から１に変化した直後に１演算時間だけ１を出力する。立ち上がり検出器４５の出力は電流制御部２４ａ内部の微分器２５に出力され、微分器２５はキャリア三角波最大値の谷の部分でのみ動作する。キャリア三角波および生成される微分器２５の起動信号を図１７に示す。図１７のＡ点が、キャリア三角波最大値の谷の部分に相当する。

電圧指令値演算部２は、一般的なインバータの電流制御ブロックと同じ構成である。出力電流検出値Ｉｉｎｖとｄ軸電流指令値Ｉｄ＊，ｑ軸電流指令値Ｉｑ＊の偏差をＰＩアンプで増幅した値に基づいて出力電圧指令値を演算し、さらに２アーム変調器７にて２アーム変調を適用する。

スイッチング素子のゲート制御器９ａについて説明する。図１４の回路では、図２に示す期間１において変換器出力電流を上アームにバイパスさせることでスイッチング素子の導通損を低減する。

期間１、すなわち対応する相の電圧指令値Ｖ＊＝１の時に上アームのスイッチング素子をＯＮする。ただし、出力電流の符号によってはＯＮした時に並列コンデンサを短絡してしまう場合がある。このコンデンサ短絡現象はスイッチング素子を過電流破壊させるおそれがあるため好ましくない。そこで、スイッチング素子の電圧検出値Ｖｐｕ，Ｖｐｖ，Ｖｐｗを検出し、電圧指令値Ｖ＊＝１、かつ、スイッチング素子の電圧検出値Ｖｐｕ，Ｖｐｖ，Ｖｐｗが零またはダイオード電圧降下を考慮し零以下になった場合に上アームのスイッチング素子をＯＮすることにより、下アームのセルモジュール１が並列コンデンサの電荷を放電するまで上アームのスイッチング素子のＯＮ動作を待機することとなり、コンデンサ短絡を避けることができる。

上アームのスイッチング素子のターンＯＦＦについても、上アームのスイッチング素子のＯＮ動作中の素子電圧（数Ｖ程度）によって残留する並列コンデンサの電荷を放電して上アームのスイッチング素子のターンＯＦＦ時の零電圧スイッチングを成立させる。そのため、Ｖ＊＜１、かつ、上アームのスイッチング素子の電圧が零以下であることを検出した後に、上アームのスイッチング素子のＯＦＦ指令を出力する。

ただし、ターンＯＦＦにおいて、電流は並列コンデンサを迂回するためスイッチング損失はあまり増加しない。そのため、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗの電圧検出値Ｖｐｕ，Ｖｐｖ，Ｖｐｗを検出せずＶ＊＜１の条件のみでＯＦＦ指令を出力してもよい。

このときのスイッチング素子のゲート制御器９ａを図１８に示す。比較器１０ａにおいて、Ｕ相の電圧指令値Ｖｕ＊が１に等しいか否かを判定し、１の場合は１を出力し、それ以外の場合は０を出力する。比較器１０ａの出力は、後述するＡＮＤ素子６５とＯＲ素子１１に入力される。

比較器１２ａにおいて、Ｕ相における上アームのスイッチング素子Ｓｕの電圧検出値Ｖｐｕが０を超えているか否かを判定する。比較器１２ａの出力は、反転してＯＲ素子６４に入力される。ＡＮＤ素子６５は、比較器１０ａの出力およびＯＲ素子６４の出力を入力し、両方１の時１を出力し、それ以外のとき０を出力する。

ＯＲ素子１１は、比較器１０ａの出力とＡＮＤ素子６５の出力を入力し、少なくとも何れか一方が１のとき１を出力し、両方０のとき０を出力する。ＯＲ素子１１の出力はＮＯＴ素子１４により反転され、スイッチＳＷ２の制御信号として出力される。

バッファ６６は、ＡＮＤ素子６５の出力信号を入力し、１演算時間遅らせて出力する。バッファ６６の出力は、ＯＲ素子６４に入力される。

立ち上がり検出器１５は、ＡＮＤ素子６５の出力信号が０から１に変化したときに１演算時間だけ１を出力する。ホールド器１６は、立ち上がり検出器１５の出力が１ならば、１を一定時間Δｔｃ出力し続ける。一定時間Δｔｃは、セルコンデンサ充放電制御の時間である。図２の期間１よりも少し短い時間を設定する。ＮＯＴ素子１７は、ホールド器１６の出力信号を入力する。ＮＯＴ素子１７の出力信号は、後述するスイッチＳＷ１の制御信号となる。

電流指令値演算部１８ａについて説明する。セルモジュール出力電流指令値Ｉ＊は、上アーム通過電流を下アームのセルモジュール１に転流させるための転流指令値と、制御対象の相のセルコンデンサ電圧平均値を一定に制御するための充放電電流指令値の２種類からなる。前者はスイッチＳＷ１の上側入力端子、後者は下側入力端子に入力され、状況に応じてスイッチＳＷ１により切り替えられセルモジュール出力電流指令値Ｉ＊として出力される。

転流指令値は、現在の出力電流検出値Ｉｉｎｖをαだけ上回る値とする。αは出力電流検出値Ｉｉｎｖの定格値の＋１％〜＋１０％程度の値とする。セルモジュール出力電流検出値Ｉｚが指令値通りの電流に制御できれば、上アーム通過電流はＩｉｎｖ−Ｉｚ＝−αとなり下から上に向かって電流が流れる。並列コンデンサＣｕ，Ｃｖ，Ｃｗに電荷がある場合、上アーム通過電流はスイッチング素子の逆並列ダイオードよりも並列コンデンサＣｕ，Ｃｖ，Ｃｗに優先的に流れ、並列コンデンサＣｕ，Ｃｖ，Ｃｗは放電される。並列コンデンサＣｕ，Ｃｖ，Ｃｗの放電が完了すると、上アーム通過電流は逆並列ダイオードを通過する。

このとき、過剰な電流は交流出力側には流れない。これは、出力電流検出値Ｉｉｎｖが他の２相によって制御されているためである。また、バッファリアクトルＬｕ，Ｌｖ，Ｌｗ，フィルタリアクトルＦＬのインダクタンスがＬｕ，Ｌｖ，Ｌｗ＞Ｌｚの関係にあるためである。この式でのＬｕ，Ｌｖ，Ｌｗは、バッファリアクトルＬｕ，Ｌｖ，Ｌｗのインダクタンス値を意味している。Ｌｚは、フィルタリアクトルＦＬの1相あたりのインダクタンス値を意味している。

フィルタリアクトルＦＬは交流出力電流リプルを除去するため大きなインダクタンス値を設定し、バッファリアクトルＬｕ，Ｌｖ，Ｌｗは転流や並列コンデンサＣｕ，Ｃｖ，Ｃｗの充放電を素早く行うためインダクタンス値を小さく設定する。

フィルタリアクトルＦＬにより出力電流検出値Ｉｉｎｖは急峻な変化をしないため、セルモジュール出力電流検出値Ｉｚの増加分はほとんど上アームを通過する。転流を行うに当たり、出力電流検出値Ｉｉｎｖのひずみはほとんど増加しない。ここでαを増加すると、転流を確実に行える利点が生じるが、損失が増加する欠点もある。よってαの条件は１０％程度にとどめる。

充放電電流指令値は、まずはコンデンサ電圧平均値Ｖｃａｖｇとセルコンデンサ電圧指令値Ｖｄｃ（１＋β）／ｎとの偏差を演算する。セルコンデンサ電圧指令値Ｖｄｃ（１＋β）／ｎは直流電圧検出値Ｖｄｃを１相あたりのセル台数ｎで除算した値である。しかし、転流を行うためにはセルコンデンサ電圧の総和を直流電圧検出値Ｖｄｃよりも過剰にする必要がある。そのため、ここでは過剰分をβと設定し係数１＋βをＶｄｃ／ｎに乗算する。得られた偏差にゲインＧｃをかけ、充放電電流指令値を求める。このゲインＧｃであるが、コンデンサの電圧・電流の関係式より、以下の（２１）式となる。

一定時間Δｔｃはセルコンデンサの充放電時間である。一定時間Δｔｃは期間１（基本波の１／３周期）の７０〜８０％程度とし、残りを転流制御に割り当てる。

スイッチＳＷ１は転流指令値と充放電電流指令値を切り替える。通常は上側入力端子に入力され転流指令値を出力する。上アームのスイッチング素子Ｓｕ，Ｓｖ，ＳｗがＯＮしたら、一定時間Δｔｃの間スイッチＳＷ１は下側入力端子の出力に切り替わり充放電電流指令値を出力し、セルコンデンサ電圧を制御する。一定時間Δｔｃ後、スイッチＳＷ１は上側入力端子の出力に戻り再度転流指令値を出力することで、上アームの並列コンデンサＣｕ，Ｃｖ，Ｃｗの電荷（数Ｖ程度）を放電し、その後の上アームのスイッチング素子Ｓｕ，Ｓｖ，ＳｗのターンＯＦＦ時に零電圧スイッチングを成立させることができる。

電流制御部２４ａについて説明する。電流制御部２４ａは、一般的な電流制御ブロックとフィードフォワード項で構成される。一般的な電流制御ブロックは、セルモジュール出力電流検出値Ｉｚとセルモジュール出力電流指令値Ｉ＊の偏差をアンプ２８で増幅し、この結果に後述するフィードフォワード項を加算してセルモジュール電圧指令値Ｖｎ＊を求める。

フィードフォワード項について説明する。前述したように、この回路構成では高速な電流制御が必要となる。そこで、バッファリアクトルＬｕ，Ｌｖ，Ｌｗの電圧・電流の関係から所望の電流出力に必要な電圧を計算し、フィードフォワードで出力することで高速化を実現する。バッファリアクトルＬｕ，Ｌｖ，Ｌｗの関係式とそこから求められるゲインＧｌ，必要なセルモジュール出力電圧Ｖｎは、以下の（２２）式で求められる。

ここで、ｖ_LzはバッファリアクトルＬｕ，Ｌｖ，Ｌｗの印加電圧を示す。以上の（２２）式で得られたセルモジュール出力電圧Ｖｎをセルモジュール電圧指令値Ｖｎ＊とする。

電流制御部２４ａは、まず、バッファにより、ある一定時間Δｔ前のセルモジュール出力電流指令値Ｉ＊を保持し、セルモジュール出力電流指令値Ｉ＊との差分を演算することでΔＩ＊を求める。ここで、一定時間Δｔは下アームのセルモジュール１が出力できる電圧パルスの最小単位、すなわちキャリア三角波の１／ｎ周期とする。

アンプ２６により求めたΔＩ＊にゲインＧｌを乗算し、フィードフォワード項の電圧指令値として出力する。以上のフィードフォワード補償により、セルモジュール出力電流指令値Ｉ＊が変化してもキャリア三角波の１／ｎ周期後にはセルモジュール出力電流検出値Ｉｚをセルモジュール出力電流指令値Ｉ＊にほぼ等しくすることができる。

アンプ２８はセルモジュール出力電流検出値Ｉｚとセルモジュール出力電流指令値Ｉ＊のずれを補正するのが目的であるため、ゲインＧは小さくてよい。一方、ゲインＧｌは分母の微小値（一定時間）Δｔにより大きな値となる。そのため、セルモジュール出力電流指令値Ｉ＊へのノイズ重畳には注意しなければならない。

ただし、セルモジュール出力電流指令値Ｉ＊は出力電流検出値Ｉｉｎｖに基づいた値であるが、出力電流検出値Ｉｉｎｖが通過するフィルタリアクトルＦＬは大きなインダクタンス値であることを想定しているため、出力電流検出値Ｉｉｎｖに重畳するノイズは小さい。

また、セルモジュール出力電流指令値Ｉ＊は直流電圧検出値Ｖｄｃ，セルコンデンサ電圧平均値Ｖｃａｖｇによっても求められているが、これらはコンデンサ電圧であるためノイズが重畳しにくい。

加算器２９ａでは、フィードフォワード項として１を加算している。これは後述する振幅の補正係数を乗算することで（２２）式の直流電圧検出値Ｖｄｃ相当となる。この１の加算は、セルモジュール出力電流指令値Ｉ＊が零一定の場合、下アームのセルモジュール１から直流電圧検出値Ｖｄｃに等しい電圧を出力させセルモジュール出力電流検出値Ｉｚを零にするためのものである。

電圧指令値演算部２で求められた電圧指令値Ｖ＊と電流制御部２４ａにより求められたセルモジュール電圧指令値Ｖｎ＊は、スイッチＳＷ２によって適切なものが選択された後、補正係数ｎＶｃａｖｇ／Ｖｄｃを乗算する。これはＶ＊＝１の時に下アームのセルモジュール１が出力する電圧を、上アームのスイッチング素子Ｓｕ，Ｓｖ，ＳｗのＯＮの時に出力される電圧すなわち直流電圧検出値Ｖｄｃに揃えるためのものである。これにより、Ｖ＊＝１において上アームのスイッチング素子Ｓｕ，Ｓｖ，ＳｗのＯＮとＯＦＦが切り替わっても変換器出力電圧は変化せず、出力電圧のひずみを抑えることができる。

補正係数ｎＶｃａｖｇ／Ｖｄｃを乗算した後、電圧指令値にはセルコンデンサ電圧制御指令値が加算される。セルコンデンサ電圧制御指令値は、特許文献３のものをそのまま適用することができる。セル個別のコンデンサ電圧検出値Ｖｃとセルコンデンサ電圧平均値Ｖｃａｖｇの偏差をアンプ３６により増幅する。

次に、セルモジュール出力電流検出値Ｉｚの符号によりアンプ３６の出力を補正する。例えば、制御対象のセルのコンデンサ電圧検出値Ｖｃが過剰でアンプ３６の出力がプラス、セルモジュール出力電流検出値Ｉｚもプラスの場合を考える。

対象のセル出力電圧を増加すれば、セルの出力する有効電力が増加し、セルコンデンサＣａを放電することができる。セル出力電圧を増加するには、プラスのセルコンデンサ電圧制御指令値を加算すればよい。

同じ条件でセルモジュール出力電流検出値Ｉｚがマイナスの場合を考える。このときは対象のセル出力電圧を減少すればセルに入力される有効電力が減少し、セルコンデンサ充電量を減少させることができる。セル出力電圧を減少させるには、マイナスのセルコンデンサ電圧制御指令値を加算すればよい。

最後に、電圧指令値とキャリア三角波を比較し、各セルのゲート指令を生成する。ここではキャリア三角波はフェーズシフト方式とし、位相を２（ｋ−１）π／ｎずつずらしたものを用意する。

例として、各相のセルが４直列の場合、ｎ＝４、ｋ＝１，２，３，４となる。１番目のセルでは位相をずらさない。２番目のセルでは位相を２π／４ずらす。３番目のセルでは位相を４π／４ずらす。４番目のセルでは位相を６π／４ずらす。

このとき、図１７に示すように各セルのキャリア三角波から最大値を抽出し、谷の部分で起動信号を生成し、電流制御部２４ａ内部の微分器２５に入力する。これにより、微分器２５は一定時間Δｔ前のセルモジュール出力電流指令値Ｉ＊と現在のセルモジュール出力電流指令値Ｉ＊の差分を演算し、出力することができる。

起動信号を谷で生成する理由を述べる。山で生成した起動信号に遅延が生じた場合、電圧指令値Ｖ＊がほぼ１の状態から減少すると電圧指令値Ｖ＊とキャリア三角波との交点が連続して３個以上生じ、スイッチング回数が一時的に増加し、損失が増加してしまうことがある。

また、パルス幅が極端に短くなるとスイッチング素子が能動領域で動作してしまい、素子発熱による寿命低下や破壊の恐れが生じる。これを防ぐため起動信号を谷で生成する。

図１７にキャリア三角波と起動信号の波形を示す。最大値選択部４２ａの出力信号を太線で示す。起動信号は最大値選択部４２ａの出力信号の谷の部分、すなわち点Ａにおいて１になる。

図１９にスイッチング素子のゲート制御器９ａから出力される上アームゲート指令とスイッチＳＷ１，ＳＷ２の制御信号を示す。これを元に、Ｕ相を例にして一連の動作について説明する。制御対象の相の電圧指令値がＶｕ＊＜１の時、スイッチＳＷ２の制御信号は１であり、スイッチＳＷ２は上側入力端子の信号を出力する。上アームゲート指令は０、上アームのスイッチング素子ＳｕはＯＦＦである。一般的な電流制御が行われ、下アームのセルモジュール１は電流制御により得られた電圧指令値Ｖｕ＊に相当する電圧を出力する。

Ｖｕ＊＝１になると、まず、スイッチＳＷ２の制御信号が０になりスイッチＳＷ２は下側入力端子の出力に切り替わる。スイッチＳＷ１の制御信号は１のままであり、スイッチＳＷ１は上側入力端子の信号を出力する。

そのため、下アームのセルモジュール１は現状の出力電流検出値Ｉｉｎｖよりも少し大きな電流を出力して転流制御を行い、上アームのスイッチング素子Ｓｕの並列コンデンサＣｕを放電する。上アームのスイッチング素子Ｓｕの電圧検出値Ｖｐｕが零以下になり並列コンデンサＣｕが完全に放電されたことを検出したら、上アームゲート指令を０→１に切り替え、上アームのスイッチング素子ＳｕをターンＯＮする。

スイッチＳＷ１の制御信号は０になりスイッチＳＷ１は下側入力端子の出力に切り替わり、下アームのセルモジュール１はセルコンデンサＣａの充放電を行い、セルコンデンサ電圧平均値Ｖｃａｖｇをセルコンデンサ指令値Ｖｄｃ（１＋β）／ｎに制御する。

このとき変換器出力電流の制御は他の２相の下アームのセルモジュール１により行われるため、Ｕ相のセルコンデンサＣａの充放電中も変換器は指令値通りの電流を出力することができる。

一定時間Δｔｃ経過後にスイッチＳＷ１が上に切り替わると、下アームのセルモジュール１は再度転流制御を行う。下アームのセルモジュール１からの出力電流は出力電流検出値Ｉｉｎｖとなり、過剰分は上アームのスイッチング素子Ｓｕの逆並列ダイオードを通過する。

図１９においては、上アーム電流はスイッチング素子Ｓｕを通過し、上アームのスイッチング素子Ｓｕの電圧検出値Ｖｐｕは電圧降下分わずかにプラスであったが、上アーム電流が逆向きになり逆並列ダイオードを通過し、その電圧降下分わずかにマイナスとなり、上アームのスイッチング素子ＳｕのターンＯＦＦの準備が完了する。

Ｖ＊＜１かつＶｐｕ≦０を満たしたら上アームゲート指令を１→０に切り替えることで上アームのスイッチング素子ＳｕをターンＯＦＦし、スイッチＳＷ２は上側入力端子の出力に切り替わり、一般的な電流制御に戻る。

以上、実施形態７の制御ブロックは図１４に適用することを想定している。しかし、図２０，図２１の主回路に適用することもできる。

図２０では、上アームのスイッチング素子Ｓｕ，Ｓｖ，Ｓｗが双方向スイッチＢＳｕ，ＢＳｖ，ＢＳｗとなっている。下側のスイッチング素子のエミッタ端子がバッファリアクトルＬｕ，Ｌｖ，Ｌｗと接続されている下側のスイッチング素子Ｓｕ２，Ｓｖ２，Ｓｗ２は、図１５の上アームゲート指令をそのまま入力すればよい。エミッタ端子が直流電圧源ＤＣＰの正極と接続されている上側のスイッチング素子Ｓｕ１，Ｓｖ１，Ｓｗ１は正常時において常にＯＮ、過電流や系統電圧Ｖｓ，直流電圧Ｖｄｃの異常上昇・減少など異常が発生した場合のみＯＦＦすればよい。

図２１はセルモジュール１のチョッパセルＣをブリッジセルＢに置換した構成である。セルモジュール１のスイッチング素子数は２倍に増えるため、セルゲート信号数は２倍必要になる。そこで、１相あたりのセル数をｎ，制御対象のセルをｋ番目として、位相を（ｋ−１）π／ｎずらしたキャリア三角波と、電圧指令値Ｖ＊の他に符号を反転させた−Ｖ＊とを比較し２倍のゲート信号を生成すればよい。

以上示したように、本実施形態７によれば、図１４，図２０，図２１に示す主回路を動作させることができる。特に、一般的な５０Ｈｚ系統において６．６７ｍｓ、６０Ｈｚ系統では５．５６ｍｓしかない期間１において高耐圧のスイッチング素子Ｓｕ，Ｓｖ，Ｓｗの転流制御とセルコンデンサ充放電制御を行うことが可能となる。制御には微分を使用するが、微分対象は大きなインダクタンス値のリアクトルを通過する電流であるため、ノイズに強く誤動作しにくい。

［実施形態８］
本実施形態８では、上アームのスイッチング素子Ｓｕ，Ｓｖ，Ｓｗに自己消弧能力のない素子（サイリスタ）を使用した回路構成（図２３）について説明する。本実施形態８では、全体の制御ブロックは実施形態７（図１５）と同じものを使用でき、スイッチング素子のゲート制御器９ａのみ構成が異なる。

図２２に本実施形態８のＵ相におけるスイッチング素子のゲート制御器９ａの構成を示す。本実施形態８は、図２３の回路に適用することを想定している。本実施形態８のＵ相におけるスイッチング素子のゲート制御器９ａは以下のように構成される。

比較器１０ａは、Ｕ相の電圧指令値Ｖｕ＊が１か否かを判定し、１であれば１を出力し、それ以外の時は０を出力する。減算器４６は、Ｗ相の出力電流検出値ＩｉｎｖｗとＷ相のセルモジュール出力電流検出値ＩｚｗからＩｉｎｖｗ−Ｉｚｗを演算し、Ｗ相上アーム通過電流を求める。比較器４７は、減算器４６の出力が零以下、すなわち、Ｗ相の上アームのスイッチング素子ＳｗがＯＦＦであるか否かを判定する。

ＡＮＤ素子４８は、Ｖｕ＊＝１，Ｉｉｎｖｗ−Ｉｚｗ≦０の両方を満たすときに１を出力し、それ以外の時は０を出力する。

立ち上がり検出器１５は、ＡＮＤ素子４８の出力信号の立ち上がりを検出する。ホールド器４９は、立ち上がり検出器１５の出力が１ならば、１を例えば０．２ｍｓ間出力し続ける。ホールド器４９の出力信号はＵ相上アームゲート指令となる。

ホールド器１６は、立ち上がり検出器１５の出力が１ならば、１を一定時間Δｔｃ出力し続ける。一定時間Δｔｃは、セルコンデンサ充放電制御の時間であり、図２の期間１よりも少し短い時間を指定する。ＮＯＴ素子１７は、ホールド器１６の出力信号を反転して出力する。ＮＯＴ素子１７の出力信号は、スイッチＳＷ１の制御信号となる。

減算器５０は、Ｕ相の出力電流検出値ＩｉｎｖｕとＵ相のセルモジュール出力電流検出値ＩｚｕからＩｉｎｖｕ−Ｉｚｕを演算し、Ｕ相上アーム通過電流を求める。比較器５１は、減算器５０の出力が零以下、すなわちＵ相における上アームのスイッチング素子ＳｕがＯＦＦであるか否かを判定する。

ＡＮＤ素子６７は、ＡＮＤ素子４８の出力の反転信号と、比較器５１の出力を入力し、両方１ならば１を出力し、それ以外であれば０を出力する。ＡＮＤ素子６７の出力は、スイッチＳＷ２の制御信号となる。

スイッチＳＷ２の制御信号が１になる条件は、以下の両方を満たすことである。
・Ｕ相における上アームのスイッチング素子ＳｕがＯＦＦであること。
・Ｖｕ＊＜１、または、Ｗ相の上アームのスイッチング素子ＳｗがＯＮであること。

本実施形態８のスイッチング素子のゲート制御器９ａは、まず、Ｕ相に対して１２０ｄｅｇ進み位相であるＷ相についてＩｉｎｖｗ−Ｉｚｗの演算により上アーム通過電流を求め、これが零以下であること、すなわちＷ相における上アームのスイッチング素子ＳｗがＯＦＦであることを確認する。これは、２相の上アーム同時ＯＮによる線間短絡を防ぐためである。

加えて、Ｖｕ＊＝＝１を満たす場合に上アームのスイッチング素子ＳｕがＯＮを維持できるだけのパルス幅でＯＮ指令を出力する。ここでは０．２ｍｓとした。上アームのスイッチング素子ＳｕがＯＮすると同時に、スイッチＳＷ１の制御信号として０を出力し、スイッチＳＷ１は下側入力端子の出力に切り替わり、セルコンデンサ電圧平均値制御が行われる。

ターンＯＮの際は転流制御を行う必要がない。図２３における上アームのスイッチング素子Ｓｕには並列コンデンサＣｕが接続されておらず、また上アーム通過電流の流出先には、出力側にフィルタリアクトルＦＬ、下アーム側にバッファリアクトルＬｕ，Ｌｖ，Ｌｗが接続されているため、上アームのスイッチング素子ＳｕのＯＮ時には必ずソフトスイッチングが成立する。

上アームのスイッチング素子ＳｕがＯＮした後、スイッチＳＷ１は一定時間Δｔｃだけ下側入力端子の出力に切り替わり、その後、上側入力端子の出力に戻り転流制御が行われる。上アームゲート指令は既に０であるため、転流に成功すると上アームのスイッチング素子ＳｕはＯＦＦする。

減算器５０におけるＩｉｎｖｕ−Ｉｚｕの演算により、上アーム通過電流が零以下であることを検出し、上アームのスイッチング素子ＳｕがＯＦＦであることを確認した後、スイッチＳＷ２の制御信号として１を出力する。これにより転流制御が終了し、通常の電流制御に戻る。

以上示したように、本実施形態８によれば、実施形態２において自己消弧能力のないスイッチング素子を用いた場合でも主回路を動作させることができる。

［実施形態９］
図２４に本実施形態９の制御ブロック構成を示す。本実施形態９は、実施形態７の電流制御部２４ａに、アンプ５２と加算器５３を追加したものである。

アンプ５２は、セルモジュール出力電流指令値Ｉ＊にゲインＧｒを乗算する。加算器５３は、アンプ５２の出力に、アンプ２６の出力を加算し、電圧指令値のフィードフォワード項として出力する。

実施形態７の問題点として、電流制御部２４ａにおいて、電流出力に必要な電圧の計算にバッファリアクトルＬｕ，Ｌｖ，Ｌｗのインダクタンスだけを考慮し、バッファリアクトルＬｕ，Ｌｖ，Ｌｗや上アームのスイッチング素子Ｓｕ，Ｓｖ，Ｓｗの寄生抵抗を考慮していないという点がある。

セルモジュール出力電流指令値Ｉ＊が零から変化した直後は指令値通りのセルモジュール出力電流検出値Ｉｚが得られるが、時間が経過すると寄生抵抗により電流が減衰し小さくなってしまう。電流制御部２４ａのアンプ２８によるフィードバックは動作するが、ゲインＧは小さな値に設定することを想定しているため、あまり偏差は小さくならない。

ゲインＧを大きくすると偏差を小さくできる反面、動作が不安定になる恐れが大きくなる。さらにアンプ２８は比例アンプであるため、ゲインＧを大きくしても偏差を完全に零にすることができない。一般的に積分アンプならば偏差を零にできる。しかし、この回路構成では電流制御部２４ａは図２の期間１のみ、５０Ｈｚ系統ならば６．６７ｍｓしか動作しないため、応答の遅い積分アンプは偏差を低減することができない。

本実施形態９はこの問題点を解決するため、セルモジュール出力電流指令値Ｉ＊にゲインＧｒを乗算して寄生抵抗の電圧降下を推定し、その結果をセルモジュール電圧指令値Ｖｎ＊に加算することで寄生抵抗の電圧降下を補償し電流の減衰を抑制する。

セルモジュール出力電流指令値Ｉ＊が零から変化後に時間が経過してもセルモジュール出力電流指令値Ｉ＊通りのセルモジュール出力電流検出値Ｉｚを得ることができ、ゲインＧを小さな値に設定できるため電流制御部２４ａを安定に動作させることができる。

その結果、セルコンデンサＣａ，Ｃｂの充放電を確実に行うことができ、装置の健全な動作を維持することができる。また、上アームのスイッチング素子Ｓｕ，Ｓｖ，Ｓｗの転流制御を確実に行うことができ、スイッチング素子Ｓｕ，Ｓｖ，ＳｗのターンＯＦＦ時の損失を確実に低減できる。その結果、装置の損失増加を防ぐことが可能となる。

以上示したように、本実施形態９によれば、実施形態７に加えて、寄生抵抗による電流の減衰を抑制することができる。寄生抵抗の大きな回路構成においても、転流制御やセルコンデンサ充放電制御を確実に行うことができる。

［実施形態１０］
図２５に本実施形態１０の制御ブロック構成を示す。本実施形態１０は、実施形態９の電流指令値演算部１８ａにローパスフィルタ５４、減算器５５、ＰＩアンプ５６、加算器５７を追加したものである。

ローパスフィルタ５４は、コンデンサ電圧平均値Ｖｃａｖｇから系統周波数の脈動を除去する。減算器５５は、ローパスフィルタ５４の出力と乗算器２０の出力であるセルコンデンサ電圧指令値Ｖｄｃ（１＋β）／ｎとの偏差を演算する。ＰＩアンプ５６は、減算器５５の出力を増幅する。加算器５７は、ＰＩアンプ５６の出力にアンプ２３ａの出力を加算する。加算器５７の出力は、充放電電流指令値としてスイッチＳＷ１の下側入力端子に接続される。

実施形態７では、ゲインＧｃをセルコンデンサ容量Ｃから求めた。しかし、セルコンデンサＣａ，Ｃｂに製造誤差がある場合や経年劣化により容量が減少した場合、漏れ電流がある場合には対応できないという問題がある。本来必要な充放電電流と、アンプ２３ａから出力される充放電電流指令値に差が生じ、セルコンデンサＣａ，Ｃｂを所定の電圧に制御できなくなる。さらに、時間経過により差が拡大する恐れがある。これを防ぐため、ＰＩアンプ５６を追加した。

まず、セルコンデンサ電圧平均値Ｖｃａｖｇには動作原理上、系統周波数の脈動が重畳するため、脈動成分をローパスフィルタ５４で除去する。次に、セルコンデンサ電圧平均値Ｖｃａｖｇとセルコンデンサ電圧指令値Ｖｄｃ（１＋β）／ｎとの偏差を求め、ＰＩアンプ５６で増幅する。

このとき、５０Ｈｚよりも低い周波数の偏差を低減するのが目的であるため、ＰＩアンプ５６の積分時定数は大きく設定する。または比例アンプだけで構成してもよい。ＰＩアンプ５６の出力はアンプ２３ａの出力と加算して、新しい充放電電流指令値としてスイッチＳＷ１の下側入力端子に入力する。

以上により、ゲインＧｃにずれがある場合、セルコンデンサ電圧が所定の電圧に充電されなくなる状態を検出し、ＰＩアンプ５６により電流指令値を補正することができ、セルコンデンサ電圧を所定値に充電することができる。コンデンサに製造誤差・経年劣化・意図しない漏れ電流が生じた場合でも装置を安定して動作させることができる。

［実施形態１１］
図２６に本実施形態１１の制御ブロック図を示す。本実施形態１１は、実施形態９に絶対値演算部５８、比較器５９、スイッチＳＷ４、スイッチＳＷ５を追加したものである。

絶対値演算部５８は、セルコンデンサ電圧指令値Ｖｄｃ（１＋β）／ｎとセルコンデンサ電圧平均値Ｖｃａｖｇとの偏差信号の絶対値を演算する。比較器５９は、絶対値演算部５８の出力が第１閾値Ｖｃｔｈよりも小さいか否かを判定する。比較器５９の出力は、後述するスイッチＳＷ４の制御信号となる。

ＰＷＭ変調器３９の出力は、新たに追加したスイッチＳＷ４とスイッチＳＷ５の上側入力端子に入力される。スイッチＳＷ４の下側入力端子には、０が入力される。スイッチＳＷ４は、前述した比較器５９の出力によって切り替わる。すなわち、セルコンデンサ電圧指令値Ｖｄｃ（１＋β）／ｎとセルコンデンサ電圧平均値Ｖｃａｖｇとの偏差の絶対値が第１閾値Ｖｃｔｈよりも大きければ上側入力端子に切り替わる。セルコンデンサ電圧指令値Ｖｄｃ（１＋β）／ｎとセルコンデンサ電圧平均値Ｖｃａｖｇとの偏差の絶対値が第１閾値Ｖｃｔｈよりも小さければ下側入力端子に切り替わる。スイッチＳＷ４の出力は、スイッチＳＷ５の下側入力端子に出力される。

スイッチＳＷ５の切り替わる条件は、スイッチＳＷ１と同一である。すなわち通常は上側入力端子の信号を出力し、制御対象となる相の上アームのスイッチング素子のゲート指令がＯＮになったら一定時間Δｔｃだけ下側入力端子の出力に切り替え、その後、上側入力端子の出力に戻る。一定時間ΔｔｃもスイッチＳＷ１と同じくセルコンデンサ充放電制御の時間である。スイッチＳＷ５の出力はセルゲート指令となり、各セルのスイッチング素子Ｓｕ，Ｓｖ，Ｓｗに入力される。

本実施形態１１は、追加した２つのスイッチＳＷ４，ＳＷ５により、以下の２つの条件を満たす場合、各セルのスイッチング素子に送るゲート指令をＯＦＦにする。
・現在のセルモジュールが、セルコンデンサの電圧を制御すべく充放電を行う状態である（図２６のスイッチＳＷ１、ＳＷ５が下側である）。
・セルコンデンサ電圧平均値Ｖｃａｖｇと、セルコンデンサ電圧指令値（１＋β）Ｖｄｃ／ｎとの差が第１閾値Ｖｃｔｈ以下である（図２６のスイッチＳＷ４が下側である）。

セルコンデンサ電圧平均値Ｖｃｖｇがセルコンデンサ電圧指令値（１＋β）Ｖｄｃ／ｎに近く充放電の必要がない場合は、セルコンデンサの充放電を停止する。これにより、セルで発生するスイッチング損・導通損を低減することができる。

以上示したように、本実施形態１１によれば、実施形態９に加えて、制御対象相のセルコンデンサ電圧平均値Ｖｃａｖｇがセルコンデンサ電圧指令値Ｖｄｃ（１＋β）／ｎにほぼ等しく、セルコンデンサ充放電が必要ない場合においては、本来セルコンデンサ充放電を行う期間においてセルのスイッチングを停止しセルに電流を流さない。そのため、損失を低減することができる。

特に、出力電流の小さな場合や無効電力のみを出力する場合、または有効電力を出力する場合でも出力電圧が装置の出力可能な最大値の９５．５％に近ければ、セルコンデンサ充放電が不要になり、高い損失低減効果を得ることができる。

［実施形態１２］
図２７に本実施形態１２の制御ブロック構成を示す。本実施形態１２は、実施形態９に絶対値演算部６０、最大値選択部６１、比較器６２、交流波形生成器６３、スイッチＳＷ６、加算器６８を追加したものである。

絶対値演算部６０は、各セルコンデンサ電圧検出値Ｖｃとセルコンデンサ電圧平均値Ｖｃａｖｇとの偏差の絶対値を演算する。最大値選択部６１は、絶対値演算部６０の出力から各相の最大値を選択して出力する。比較器６２は、最大値選択部６１の出力が第２閾値Ｖｃｔｈよりも大きいか否かを判定する。比較器６２の出力によりスイッチＳＷ６の出力が切り替わる。

スイッチＳＷ６の上側入力端子には、交流波形生成器６３が接続されている。交流波形生成器６３で生成される交流波形は、周期Δｔｃ、直流オフセットは零である。これを満たせば正弦波でも矩形波でも三角波でもよい。スイッチＳＷ６の下側入力端子には、固定値０が入力される。

最大値選択部６１の出力が第２閾値Ｖｃｔｈよりも大きければスイッチＳＷ６は交流波形を出力し、最大値選択部６１の出力が第２閾値Ｖｃｔｈ以下であればスイッチＳＷ６は０を出力する。

スイッチＳＷ６の出力信号は、加算器６８によりアンプ２３ａの出力に加算され、スイッチＳＷ１の下側入力端子に入力される。

セルコンデンサ電圧平均値Ｖｃａｖｇがセルコンデンサ電圧指令値Ｖｄｃ（１＋β）／ｎに近い場合、充電電流指令値は小さな値になる。しかし、あるセルコンデンサ電圧検出値Ｖｃがセルコンデンサ電圧指令値Ｖｄｃ（１＋β）／ｎとの偏差が大きく充放電を必要とする場合、セルモジュール出力電流検出値Ｉｚが小さいとわずかしか充放電ができない。また、電流検出にオフセット誤差があれば、セルモジュール出力電流検出値Ｉｚの符号を誤って検出し充放電が逆になり、偏差を大きくしてしまう場合もある。

本実施形態１２は、セルコンデンサ電圧平均値Ｖｃａｖｇとセルコンデンサ電圧指令値Ｖｄｃ（１＋β）／ｎとの偏差が小さく、かつ、セルコンデンサ電圧検出値Ｖｃとセルコンデンサ電圧指令値Ｖｄｃ（１＋β）／ｎとの偏差が大きいセルがある場合に、期間１において周期Δｔｃの交流電流を流しセルコンデンサ電圧の充放電を促す。交流電流であればセルコンデンサ電圧平均値Ｖｃａｖｇには影響を与えず、セルモジュール出力電流検出値Ｉｚの検出時に重畳するオフセット誤差よりある程度大きな電流を流せば、セルモジュール出力電流検出値Ｉｚの符号を正しく検出することができ、セルコンデンサを正しく充放電することができる。

本実施形態１２は、特に負荷が軽い場合において各セルコンデンサ電圧のばらつきを抑制することができる。

以上示したように、本実施形態１２によれば、実施形態９に加えて、制御対象相のセルコンデンサ電圧平均値Ｖｃａｖｇはセルコンデンサ電圧指令値Ｖｄｃ（１＋β）／ｎにほぼ等しいが、一部のセルコンデンサ電圧検出値Ｖｃにセルコンデンサ電圧指令値Ｖｄｃ（１＋β）／ｎとの大きなずれがある場合において、セルコンデンサの充放電を行う期間に交流電流を流すことで、セルコンデンサ電圧平均値Ｖｃａｖｇには影響を与えず個別のセルコンデンサを充放電することができる。特に、出力電流の小さな場合においてセルコンデンサ電圧の偏差拡大を抑制することができる。

［実施形態１３］
図２８に本実施形態１３の主回路構成を示す。本実施形態１３は、実施形態７の上アームと下アームを入れ替えた構成である。この回路では、図１１に示す２アーム変調を適用することを想定している。

図２９に本実施形態１３の制御ブロック構成を示す。この制御ブロックは図２８の回路に適用する。以下、図１５との相違点を示す。

２アーム変調器７での相違点は、最小値選択部７ｂにおいて、ｄｑ逆変換された３相の電圧指令値のうち、最小値を選択して出力する。減算器８ｂでは、３相の電圧指令値と最小値選択部７ｂの出力との偏差に固定値−１を加算する。

図２８では下アームのスイッチング素子Ｓｕ，Ｓｖ，Ｓｗが高耐圧ＩＧＢＴのため、図１５の上アームのスイッチング素子のゲート制御器９ａは下アームのスイッチング素子のゲート制御器９ｂとなる。図３０にＵ相における下アームのスイッチング素子のゲート制御器９ｂの構成を示す。図３０と図１６の相違点を以下に示す。

比較器１０ｂは、Ｕ相の電圧指令値Ｖｕ＊が−１か否かを判定する。比較器１２ｂは、Ｕ相におけるスイッチング素子Ｓｕの電圧検出器Ｖｎｕが０よりも大きいか否かを判定する。スイッチＳＷ３の出力は、Ｕ相の下アームゲート指令となり、下アームのスイッチング素子Ｓｕに出力される。

電流指令値演算部１８ｂにおける相違点を以下に示す。アンプ２３ｂは、ゲインの符号を反転し、ゲイン−Ｇｃを乗算する。

図１４および図２８におけるセルモジュール出力電流検出値Ｉｚは、直流側から交流側へ流れる向きをプラスとしている。図１４では上から下に流れるとプラス、図２８では下から上に流れるとプラスとなる。この検出向きの違いに対応するための変更である。

電流制御部２４ｂについては、以下のように変更する。加算器２９ｂは、アンプ２６の出力とアンプ２８の出力と−１とを加算する。加算器２９ｂの出力は上アームのセルモジュール電圧指令値Ｖｐ＊となる。

キャリア三角波から電流制御部２４ｂの微分器２５の起動信号を生成するブロックは、以下のように変更する。

最小値選択部４２ｂは、遅延器４１から出力されるｎ本のキャリア三角波から値が最小のものを選択して出力する。比較器４４ｂは、微分器４３の出力がマイナスならば１，零以上ならば０を出力する。

以上により、電流制御部２４ｂの微分器２５はキャリア三角波最小値の山の部分でのみ動作する。

キャリア三角波および生成される微分器起動信号を図３１に示す。図３１のＡ’点が、キャリア三角波最小値の山の部分に相当する。

本実施形態１３は、実施形態７を図２８に示す主回路構成に適用できるよう変形したものである。

本実施形態１３により、図２８の回路は以下の動作を実現することができる。

下アームのスイッチング素子Ｓｕ，Ｓｖ，ＳｗのターンＯＮ時に並列コンデンサＣｕ，Ｃｖ，Ｃｗの電荷によるスイッチング素子の短絡破壊を防ぐため、上アームのセルモジュール１からの出力電流を不足させ、下アームのスイッチング素子Ｓｕ，Ｓｖ，Ｓｗに並列接続されている並列コンデンサＣｕ，Ｃｖ，Ｃｗの電荷を放電し、その後、下アームのスイッチング素子Ｓｕ，Ｓｖ，Ｓｗの逆並列ダイオードを導通させ、電流を転流させる。

転流の確認後、下アームのスイッチング素子Ｓｕ，Ｓｖ，ＳｗをターンＯＮする。

直流電圧源ＤＣＰ，ＤＣＮから上アームのセルモジュール１，下アームのスイッチング素子Ｓｕ，Ｓｖ，Ｓｗに循環電流を流し、セルコンデンサＣａを充電する。

循環電流を停止し、下アームのスイッチング素子Ｓｕ，Ｓｖ，Ｓｗの零電圧スイッチング確立のため、上アームのセルモジュール１から電流を過剰に出力し、下アームのスイッチング素子Ｓｕ，Ｓｖ，Ｓｗの並列コンデンサＣｕ，Ｃｖ，Ｃｗを放電し、その後、下アームのスイッチング素子Ｓｕ，Ｓｖ，Ｓｗの逆並列ダイオードを導通させ、電流を転流させる。

転流の確認後、下アームのスイッチング素子Ｓｕ，Ｓｖ，ＳｗをターンＯＦＦする。

以上示したように、本実施形態１３によれば、図２８に示す上アームにセルモジュール１、下アームに高耐圧ＩＧＢＴを用いた構成の回路を動作させることができる。本実施形態１３の実施形態７に対する利点として、高耐圧ＩＧＢＴのエミッタ電位が共通のためスイッチング素子Ｓｕ，Ｓｖ，Ｓｗ用のゲート駆動回路の構造を簡略化することができる。

本実施形態１３は、図２０のような高耐圧スイッチング素子を逆直列構成とする構成に適用することができる。

また、図２８内のチョッパセルＣをブリッジセルＢに置き換える構成としてもよい。さらに、本実施形態１３と実施形態８〜１２を組み合わせることもできる。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

１…セルモジュール
ＤＣＰ，ＤＣＮ…直流電圧源
Ｃ…チョッパセル
Ｂ…バッファセル
Ｓｕ，Ｓｖ，Ｓｗ…スイッチング素子
ｕ，ｖ，ｗ…交流出力端子
ＦＬ…フィルタリアクトル

Claims

直流電圧源の正極端子と負極端子のうち何れか一方に接続されたスイッチング素子と、
前記スイッチング素子に対して並列に接続された並列コンデンサと、
前記直流電圧源の正極端子と負極端子のうち他方に２個以上カスケード接続されたチョッパセルを有するセルモジュールと、
前記スイッチング素子と前記セルモジュールとの間に接続されたバッファリアクトルと、
を備え、前記スイッチング素子と前記バッファリアクトルとの接続点が各相の交流出力端子に接続され、
前記チョッパセルは、
一方の接続端子に一端が接続された第１スイッチングデバイスと、
前記一方の接続端子と他方の接続端子との間に接続された第２スイッチングデバイスと、
前記第１スイッチングデバイスの他端と前記他方の接続端子との間に接続されたセルコンデンサと、を有することを特徴とする相数が２以上のモジュラー・マルチレベル・カスケード変換器。
直流電圧源の正極端子と負極端子のうち何れか一方に接続されたスイッチング素子と、
前記スイッチング素子に対して並列に接続された並列コンデンサと、
前記直流電圧源の正極端子と負極端子のうち他方に２個以上カスケード接続されたブリッジセルを有するセルモジュールと、
前記スイッチング素子と前記セルモジュールとの間に接続されたバッファリアクトルと、
を備え、前記スイッチング素子と前記バッファリアクトルとの接続点が各相の交流出力端子に接続され、
前記ブリッジセルは、
一方の接続端子に一端が接続された第３スイッチングデバイスと、
前記第３スイッチングデバイスと前記一方の接続端子との共通接続点に一端が接続された第４スイッチングデバイスと、
前記第３スイッチングデバイスの他端と他方の接続端子との間に接続された第５スイッチングデバイスと、
前記第４スイッチングデバイスの他端と前記他方の接続端子との間に接続された第６スイッチングデバイスと、
前記第３，第５スイッチングデバイスの共通接続点と前記第４，第６スイッチングデバイスの共通接続点との間に接続されたセルコンデンサと、
を有することを特徴とする相数が２以上のモジュラー・マルチレベル・カスケード変換器。
直流電圧源の正極端子に接続された上アームのスイッチング素子と、
前記直流電圧源の負極端子に接続された下アームのスイッチング素子と、
前記上アームのスイッチング素子と前記下アームのスイッチング素子に対して並列に接続された並列コンデンサと、
前記直流電圧源の中性点に２個以上カスケード接続されたブリッジセルを有するセルモジュールと、
前記上アームのスイッチング素子と前記下アームのスイッチング素子の共通接続点と前記セルモジュールとの間に接続されたバッファリアクトルと、
を備え、前記上アームのスイッチング素子と前記下アームのスイッチング素子の共通接続点が各相の交流出力端子に接続され、
前記ブリッジセルは、
一方の接続端子に一端が接続された第３スイッチングデバイスと、
前記第３スイッチングデバイスと前記一方の接続端子との共通接続点に一端が接続された第４スイッチングデバイスと、
前記第３スイッチングデバイスの他端と他方の接続端子との間に接続された第５スイッチングデバイスと、
前記第４スイッチングデバイスの他端と前記他方の接続端子との間に接続された第６スイッチングデバイスと、
前記第３，第５スイッチングデバイスの共通接続点と前記第４，第６スイッチングデバイスの共通接続点との間に接続されたセルコンデンサと、
を有することを特徴とする相数が２以上のモジュラー・マルチレベル・カスケード変換器。
前記スイッチング素子に、自己消弧不可能な素子とダイオードを逆並列接続したものを用いたことを特徴とする請求項１〜３のうち何れかに記載のモジュラー・マルチレベル・カスケード変換器。
前記スイッチング素子は、双方向スイッチであることを特徴とする請求項１〜３のうち何れかに記載のモジュラー・マルチレベル・カスケード変換器。
前記スイッチング素子は、前記直流電圧源の正極端に接続され、
２アーム変調方式を用いて電圧指令値を生成し、
制御対象の相の電圧指令値が１、かつ、制御対象の相の前記スイッチング素子の電圧検出値が０以下となった時、前記スイッチング素子をターンＯＮし、前記制御対象の相の電圧指令値が１未満のとき、前記スイッチング素子をターンＯＦＦさせるスイッチング素子のゲート制御器と、
通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相のスイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲインＧｃを乗算した充放電電流指令値を、セルモジュール出力電流指令値として出力する電流指令値演算部と、
一定時間Δｔ前のセルモジュール出力電流指令値と現在のセルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、１と、を加算した値をセルモジュール電圧指令値として出力する電流制御部と、
前記制御対象の相の前記スイッチング素子のゲート指令がＯＦＦであり、かつ、前記制御対象の相の電圧指令値が１未満であるとき前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成するゲート信号生成部と、
を備えたことを特徴とする請求項１または２記載のモジュラー・マルチレベル・カスケード変換器。
前記スイッチング素子は、前記直流電圧源の正極端に接続され、
２アーム変調方式を用いて電圧指令値を生成し、
制御対象の相の１２０ｄｅｇ進み位相である相の前記スイッチング素子がＯＦＦ、かつ、制御対象の相の電圧指令値が１の場合は、前記制御対象の相のスイッチング素子にＯＮできるパルス幅でＯＮ指令を出力するスイッチング素子のゲート制御器と、
通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相のスイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲインＧｃを乗算した充放電電流指令値を前記セルモジュール出力電流指令値として出力する電流指令値演算部と、
一定時間Δｔ前のセルモジュール出力電流指令値と現在のセルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、１と、を加算した値をセルモジュール電圧指令値として出力する電流制御部と、
前記制御対象の相のスイッチング素子がＯＦＦであり、かつ、前記制御対象の相の電圧指令値が１未満または前記制御対象の相の１２０ｄｅｇ進み位相である相のスイッチング素子がＯＮであるとき、前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成するゲート信号生成部と、
を備えたことを特徴とする請求項４記載のモジュラー・マルチレベル・カスケード変換器。
前記スイッチング素子は、前記直流電圧源の負極端に接続され、
２アーム変調方式を用いて電圧指令値を生成し、
制御対象の相の電圧指令値が−１、かつ、制御対象の相のスイッチング素子の電圧検出値が０以下となった時、前記スイッチング素子をターンＯＮし、前記制御対象の相の電圧指令値が−１より大きいとき、前記スイッチング素子をターンＯＦＦさせるスイッチング素子のゲート制御器と、
通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相のスイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲイン−Ｇｃを乗算した充放電電流指令値を、セルモジュール出力電流指令値として出力する電流指令値演算部と、
一定時間Δｔ前のセルモジュール出力電流指令値と現在のセルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、−１と、を加算した値をセルモジュール電圧指令値として出力する電流制御部と、
前記制御対象の相のスイッチング素子のゲート指令がＯＦＦであり、かつ、前記制御対象の相の電圧指令値が−１より大きいとき前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成するゲート信号生成部と、
を備えたことを特徴とする請求項１または２記載のモジュラー・マルチレベル・カスケード変換器。
前記スイッチング素子は、前記直流電圧源の負極端に接続され、
２アーム変調方式を用いて電圧指令値を生成し、
制御対象の相の１２０ｄｅｇ進み位相である相の前記スイッチング素子がＯＦＦ、かつ、制御対象の相の電圧指令値が−１の場合は、前記制御対象の相のスイッチング素子にＯＮできるパルス幅でＯＮ指令を出力するスイッチング素子のゲート制御器と、
通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相のスイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲイン−Ｇｃを乗算した充放電電流指令値を前記セルモジュール出力電流指令値として出力する電流指令値演算部と、
一定時間Δｔ前のセルモジュール出力電流指令値と現在のセルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、−１と、を加算した値をセルモジュール電圧指令値として出力する電流制御部と、
前記制御対象の相のスイッチング素子がＯＦＦであり、かつ、前記制御対象の相の電圧指令値が−１より大きいときまたは前記制御対象の相の１２０ｄｅｇ進み位相である相のスイッチング素子がＯＮであるとき前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成するゲート信号生成部と、
を備えたことを特徴とする請求項４記載のモジュラー・マルチレベル・カスケード変換器。
前記電流制御部は、
前記フィードフォワード項と、前記セルモジュール出力電流指令値と前記セルモジュール出力電流検出値との偏差に前記ゲインＧを乗算した値と、１または−１と、前記セルモジュール出力電流指令値にゲインＧｒを乗算した値と、を加算した値をセルモジュール電圧指令値とすることを特徴とする請求項６〜９のうち何れかに記載のモジュラー・マルチレベル・カスケード変換器。
前記電流指令値演算部は、
前記セルコンデンサ電圧平均値と前記セルコンデンサ電圧指令値との偏差に前記ゲインＧｃまたは前記ゲイン−Ｇｃを乗算した値と、前記セルコンデンサ電圧平均値と前記セルコンデンサ電圧指令値との偏差をＰＩ演算した値と、を加算した値を、前記充放電電流指令値とすることを特徴とする請求項６〜１０のうち何れかに記載のモジュラー・マルチレベル・カスケード変換器。
前記ゲート信号生成部は、
前記制御対象の相のスイッチング素子がＯＮしてから一定時間Δｔｃの間、かつ、前記セルコンデンサ電圧平均値と前記コンデンサ電圧指令値との差の絶対値が第１閾値以下である場合、前記セルゲート指令をＯＦＦとすることを特徴とする請求項６〜１１のうち何れかに記載のモジュラー・マルチレベル・カスケード変換器。
前記電流指令値演算部は、
セルコンデンサ電圧検出値と前記セルコンデンサ電圧平均値との偏差の絶対値が第２閾値よりも大きい場合、前記充放電電流指令値に交流波形を加算することを特徴とする請求項６〜１２のうち何れかに記載のモジュラー・マルチレベル・カスケード変換器。