JPWO2016117056A1 - 半導体装置、および半導体装置の製造方法 - Google Patents
半導体装置、および半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2016117056A1 JPWO2016117056A1 JP2016520095A JP2016520095A JPWO2016117056A1 JP WO2016117056 A1 JPWO2016117056 A1 JP WO2016117056A1 JP 2016520095 A JP2016520095 A JP 2016520095A JP 2016520095 A JP2016520095 A JP 2016520095A JP WO2016117056 A1 JPWO2016117056 A1 JP WO2016117056A1
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon
- contact wiring
- polysilicon film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 170
- 229920005591 polysilicon Polymers 0.000 claims abstract description 170
- 239000011229 interlayer Substances 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000000149 penetrating effect Effects 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims description 32
- 229910000838 Al alloy Inorganic materials 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 239000003870 refractory metal Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 9
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 9
- 239000005360 phosphosilicate glass Substances 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 239000010410 layer Substances 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 3
- 238000009966 trimming Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
半導体装置は、半導体基板と、フィールド酸化膜上に設けられたｐ型の第１のポリシリコン膜、ｎ型の第２のポリシリコン膜、およびｐ型の第３のポリシリコン膜と、前記フィールド酸化膜上で前記第１から第３のポリシリコン膜を覆う層間絶縁膜と、前記層間絶縁膜を貫通し、下端が前記第１のポリシリコン膜の上面に接続され、金属を含む第１のコンタクト配線と、前記層間絶縁膜を貫通し、下端が前記第３のポリシリコン膜の上面に接続され、金属を含む第２のコンタクト配線と、を備える。
Description
本発明は、半導体装置、および半導体装置の製造方法に関する。
従来、アナログ／デジタル変換回路等における抵抗精度を上げるためのトリミング方法には、例えば、ツェナーザッピング法がある（例えば、特開２００４−２５３５５０号公報、特開平１１−２９７８４６、特開平９−１１６１７４、特開平６−１５１８９７号公報参照）。
ツェナーザッピング法は、トリミングすべき抵抗と並列にツェナーザップダイオードを接続し、このツェナーザップダイオードに電流を流して、破壊し短絡することにより抵抗値を調整する。
従来のツェナーザッピング法では、例えば、アノードに接続されたコンタクト配線および電極とカソードに接続されたコンタクト配線および電極とを対向させて配置し、対向する電極間に電流を集中させて、ツェナーザップダイオードを短絡破壊させる。
これにより、トリミングすべき抵抗が短絡されることになる。
しかし、既述の従来のツェナーザッピング法において、酸化膜上のポリシリコンに形成された双方向のツェナーザップダイオードを適用させると、酸化膜上に双方向のツェナーザップダイオードがあるため、シリコン基板中に形成されたツェナーザップダイオードと比較して放熱しにくい構造になる。これにより、大きな電流を流した際に、自身の発熱により焼損しやすく、ツェナーザップダイオードを安定して短絡させることができない（所定の抵抗値以下にできない）問題があった。
そこで、本発明は、ツェナーザップダイオードの抵抗値を高精度に低下させて、より適切にトリミングを実行することが可能な半導体装置を提供することを目的とする。
本発明の一態様に係る実施例に従った半導体装置は、
半導体基板と、
前記半導体基板上に設けられたフィールド酸化膜と、
前記フィールド酸化膜上に設けられたｐ型の第１のポリシリコン膜と、
前記フィールド酸化膜上に、前記第１のポリシリコン膜と隣接して設けられたｎ型の第２のポリシリコン膜と、
前記フィールド酸化膜上に、前記第１のポリシリコン膜との間に前記第２のポリシリコン膜が位置するように、前記第２のポリシリコン膜と隣接して設けられたｐ型の第３のポリシリコン膜と、
前記フィールド酸化膜上で前記第１から第３のポリシリコン膜を覆う層間絶縁膜と、
前記層間絶縁膜を貫通し、下端が前記第１のポリシリコン膜の上面に接続され、金属を含む第１のコンタクト配線と、
前記層間絶縁膜を貫通し、下端が前記第３のポリシリコン膜の上面に接続され、金属を含む第２のコンタクト配線と、
前記第１のコンタクト配線の上端に接続された第１の電極と、
前記第２のコンタクト配線の上端に接続された第２の電極と、を備え、
前記第２のポリシリコン膜のｎ型の不純物の濃度は、前記第１および第３のポリシリコン膜のｐ型の不純物の濃度よりも低く設定されている
ことを特徴とする。
半導体基板と、
前記半導体基板上に設けられたフィールド酸化膜と、
前記フィールド酸化膜上に設けられたｐ型の第１のポリシリコン膜と、
前記フィールド酸化膜上に、前記第１のポリシリコン膜と隣接して設けられたｎ型の第２のポリシリコン膜と、
前記フィールド酸化膜上に、前記第１のポリシリコン膜との間に前記第２のポリシリコン膜が位置するように、前記第２のポリシリコン膜と隣接して設けられたｐ型の第３のポリシリコン膜と、
前記フィールド酸化膜上で前記第１から第３のポリシリコン膜を覆う層間絶縁膜と、
前記層間絶縁膜を貫通し、下端が前記第１のポリシリコン膜の上面に接続され、金属を含む第１のコンタクト配線と、
前記層間絶縁膜を貫通し、下端が前記第３のポリシリコン膜の上面に接続され、金属を含む第２のコンタクト配線と、
前記第１のコンタクト配線の上端に接続された第１の電極と、
前記第２のコンタクト配線の上端に接続された第２の電極と、を備え、
前記第２のポリシリコン膜のｎ型の不純物の濃度は、前記第１および第３のポリシリコン膜のｐ型の不純物の濃度よりも低く設定されている
ことを特徴とする。
前記半導体装置において、
前記第１のコンタクト配線は、前記第２のコンタクト配線に対向する側面において、第１の突出部を有し、
前記第２のコンタクト配線は、前記第１のコンタクト配線に対向する側面において、第２の突出部を有し、
前記第１の突出部は、前記第１のポリシリコン膜の上面に平行な断面が前記第２のコンタクト配線の前記側面に向けて突出した凸状の形状を有し、
前記第２の突出部は、前記第３のポリシリコン膜の上面に平行な断面が前記第１のコンタクト配線の前記側面に向けて突出した凸状の形状を有する
ことを特徴とする。
前記第１のコンタクト配線は、前記第２のコンタクト配線に対向する側面において、第１の突出部を有し、
前記第２のコンタクト配線は、前記第１のコンタクト配線に対向する側面において、第２の突出部を有し、
前記第１の突出部は、前記第１のポリシリコン膜の上面に平行な断面が前記第２のコンタクト配線の前記側面に向けて突出した凸状の形状を有し、
前記第２の突出部は、前記第３のポリシリコン膜の上面に平行な断面が前記第１のコンタクト配線の前記側面に向けて突出した凸状の形状を有する
ことを特徴とする。
前記半導体装置において、
前記第１の突出部は、前記第１のコンタクト配線の前記側面に並んで複数個設けられ、
前記第２の突出部は、前記第２のコンタクト配線の前記側面に並んで複数個設けられている
ことを特徴とする。
前記第１の突出部は、前記第１のコンタクト配線の前記側面に並んで複数個設けられ、
前記第２の突出部は、前記第２のコンタクト配線の前記側面に並んで複数個設けられている
ことを特徴とする。
前記半導体装置において、
前記第１の突出部と前記第２の突出部とは対向するように配置されていることを特徴とする。
前記第１の突出部と前記第２の突出部とは対向するように配置されていることを特徴とする。
前記半導体装置において、
前記第１の突出部の数は、前記第２の突出部の数と同じであり、
前記第１の突出部の前記凸状の形状の先端と前記第２の突出部の凸状の形状の先端とは、一対一に対応して、対向している
ことを特徴とする。
前記第１の突出部の数は、前記第２の突出部の数と同じであり、
前記第１の突出部の前記凸状の形状の先端と前記第２の突出部の凸状の形状の先端とは、一対一に対応して、対向している
ことを特徴とする。
前記半導体装置において、
前記第１、第２、第３のポリシリコン膜は、前記第１、第２のポリシリコン膜で形成されるＰＮ接合が延びる方向と、前記第２、第３のポリシリコン膜で形成されるＰＮ接合が延びる方向とが平行になるように、並んで配置され、
前記第１の突出部は、前記第１、第２のポリシリコン膜で形成されるＰＮ接合が延びる方向と平行な方向に、並んで配置され、
前記第２の突出部は、前記第２、第３のポリシリコン膜で形成されるＰＮ接合が延びる方向と平行な方向に、並んで配置されている
ことを特徴とする。
前記第１、第２、第３のポリシリコン膜は、前記第１、第２のポリシリコン膜で形成されるＰＮ接合が延びる方向と、前記第２、第３のポリシリコン膜で形成されるＰＮ接合が延びる方向とが平行になるように、並んで配置され、
前記第１の突出部は、前記第１、第２のポリシリコン膜で形成されるＰＮ接合が延びる方向と平行な方向に、並んで配置され、
前記第２の突出部は、前記第２、第３のポリシリコン膜で形成されるＰＮ接合が延びる方向と平行な方向に、並んで配置されている
ことを特徴とする。
前記半導体装置において、
前記第１の突出部の凸状の形状および第２の突出部の凸状の形状の内角は、３０度、６０度、又は９０度であることを特徴とする。
前記第１の突出部の凸状の形状および第２の突出部の凸状の形状の内角は、３０度、６０度、又は９０度であることを特徴とする。
前記半導体装置において、
前記第２のポリシリコン膜のｎ型の不純物は、リンを含み、前記第１および第３のポリシリコン膜のｐ型の不純物は、ボロンを含む
ことを特徴とする。
前記第２のポリシリコン膜のｎ型の不純物は、リンを含み、前記第１および第３のポリシリコン膜のｐ型の不純物は、ボロンを含む
ことを特徴とする。
前記半導体装置において、
前記第１および第２のコンタクト配線は、高融点金属のナイトライドのバリアメタルとアルミ合金との積層膜である
ことを特徴とする。
前記第１および第２のコンタクト配線は、高融点金属のナイトライドのバリアメタルとアルミ合金との積層膜である
ことを特徴とする。
前記半導体装置において、
前記層間絶縁膜は、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、又は、ＰＳＧ膜とＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜の複合膜、又は、ＮＳＧ（Ｎｏｎ ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜とＢＰＳＧ膜の複合膜であることを特徴とする。
前記層間絶縁膜は、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、又は、ＰＳＧ膜とＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜の複合膜、又は、ＮＳＧ（Ｎｏｎ ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜とＢＰＳＧ膜の複合膜であることを特徴とする。
前記半導体装置において、
前記第１の電極および第２の電極に規定値以上の電圧が印加されることで、前記第１、第２、第３のポリシリコン膜に電流が流れて、前記第１のコンタクト配線および第２コンタクト配線の一部の前記金属が溶融することにより、互いに対向する前記第１の突出部と前記第２の突出部との間が、溶融した前記金属で電気的に接続される
ことを特徴とする。
前記第１の電極および第２の電極に規定値以上の電圧が印加されることで、前記第１、第２、第３のポリシリコン膜に電流が流れて、前記第１のコンタクト配線および第２コンタクト配線の一部の前記金属が溶融することにより、互いに対向する前記第１の突出部と前記第２の突出部との間が、溶融した前記金属で電気的に接続される
ことを特徴とする。
本発明の一態様に係る実施例に従った半導体装置の制御方法は、
半導体基板１上に、フィールド酸化膜を、形成する工程と、
前記フィールド酸化膜上に、ｐ型の第１のポリシリコン膜、前記第１のポリシリコン膜と隣接するｎ型の第２のポリシリコン膜、および、前記第１のポリシリコン膜との間に前記第２のポリシリコン膜が位置するように前記第２のポリシリコン膜と隣接するｐ型の第３のポリシリコン膜を形成する工程と、
前記フィールド酸化膜上で前記第１から第３のポリシリコン膜を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜を貫通し、下端が前記第１のポリシリコン膜の上面に接続され、金属を含む第１のコンタクト配線、および、前記層間絶縁膜を貫通し、下端が前記第３のポリシリコン膜の上面に接続され、金属を含む第２のコンタクト配線を形成する工程と、を備え、
前記第２のポリシリコン膜のｎ型の不純物の濃度は、前記第１および第３のポリシリコン膜のｐ型の不純物の濃度よりも低く設定されている
ことを特徴とする。
半導体基板１上に、フィールド酸化膜を、形成する工程と、
前記フィールド酸化膜上に、ｐ型の第１のポリシリコン膜、前記第１のポリシリコン膜と隣接するｎ型の第２のポリシリコン膜、および、前記第１のポリシリコン膜との間に前記第２のポリシリコン膜が位置するように前記第２のポリシリコン膜と隣接するｐ型の第３のポリシリコン膜を形成する工程と、
前記フィールド酸化膜上で前記第１から第３のポリシリコン膜を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜を貫通し、下端が前記第１のポリシリコン膜の上面に接続され、金属を含む第１のコンタクト配線、および、前記層間絶縁膜を貫通し、下端が前記第３のポリシリコン膜の上面に接続され、金属を含む第２のコンタクト配線を形成する工程と、を備え、
前記第２のポリシリコン膜のｎ型の不純物の濃度は、前記第１および第３のポリシリコン膜のｐ型の不純物の濃度よりも低く設定されている
ことを特徴とする。
本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板上に設けられたフィールド酸化膜と、前記フィールド酸化膜上に設けられたｐ型の第１のポリシリコン膜と、前記フィールド酸化膜上に、前記第１のポリシリコン膜と隣接して設けられたｎ型の第２のポリシリコン膜と、前記フィールド酸化膜上に、前記第１のポリシリコン膜との間に前記第２のポリシリコン膜が位置するように、前記第２のポリシリコン膜と隣接して設けられたｐ型の第３のポリシリコン膜と、前記フィールド酸化膜上で前記第１から第３のポリシリコン膜を覆う層間絶縁膜と、前記層間絶縁膜を貫通し、下端が前記第１のポリシリコン膜の上面に接続され、金属を含む第１のコンタクト配線と、前記層間絶縁膜を貫通し、下端が前記第３のポリシリコン膜の上面に接続され、金属を含む第２のコンタクト配線と、前記第１のコンタクト配線の上端に接続された第１の電極と、前記第２のコンタクト配線の上端に接続された第２の電極と、を備える。
そして、第２のポリシリコン膜のｎ型の不純物の濃度は、第１および第３のポリシリコン膜のｐ型の不純物の濃度よりも低く設定されている。
これにより、例えば、第１の電極（第１のコンタクト配線）および第２の電極（第２のコンタクト配線）に規定値以上の電圧が印加されることで、安定して接合破壊が発生して、第１、第２、第３のポリシリコン膜に電流が流れて、第１のコンタクト配線および第２のコンタクト配線の一部の金属が溶融する。これにより、第１のコンタクト配線および第２のコンタクト配線との間が、溶融した金属で電気的に接続される。
すなわち、この本発明に係る半導体装置は、ツェナーザップダイオードの抵抗値を高精度に低下させて、より適切にトリミングを実行することができる。
特に、第１のコンタクト配線は、第２のコンタクト配線に対向する側面において、第１の突出部を有し、第２のコンタクト配線は、第１のコンタクト配線に対向する側面において、第２の突出部を有し、第１の突出部は、第１のポリシリコン膜の上面に平行な断面が第２のコンタクト配線の側面に向けて突出した凸状の形状を有し、第２の突出部は、第３のポリシリコン膜の上面に平行な断面が第１のコンタクト配線の側面に向けて突出した凸状の形状を有する。
さらに、第１の突出部は、第１のコンタクト配線の側面に並んで複数個設けられ、第２の突出部は、第２のコンタクト配線の側面に並んで複数個設けられている。
このように、複数の突出部を設けることで、第１および第２のコンタクト配線間の電流の集中が分散され、発熱の集中を抑えてトリミングすることが可能となり、焼損の発生が低減される。
これにより、破壊後の抵抗値を所定の値により精度良く制御することができる。
以下、本発明に係る実施形態について図面に基づいて説明する。
第１の実施形態に係る半導体装置１００は、例えば、半導体基板１と、この半導体基板１上に設けられたフィールド酸化膜２と、を備える（図１）。
半導体基板１は、例えば、シリコン等を主成分とする基板である。
フィールド酸化膜２は、例えば、シリコン酸化膜である。
また、半導体装置１００は、フィールド酸化膜２上に設けられたｐ型の第１のポリシリコン膜４ａと、フィールド酸化膜２上に設けられたｎ型の第２のポリシリコン膜３と、フィールド酸化膜２上に、第１のポリシリコン膜４ａとの間に第２のポリシリコン膜３が位置するように、第２のポリシリコン膜３と隣接して設けられたｐ型の第３のポリシリコン膜４ｂと、を備える（図１）。
第１のポリシリコン膜４ａは、ｐ型の不純物を含む。
また、第２のポリシリコン膜３は、第１、第２のポリシリコン膜４ａ、４ｂと隣接して設けられている。
この第２のポリシリコン膜３は、ｎ型の不純物を含む。例えば、第２のポリシリコン膜３のｎ型の不純物は、リンを含む。この第２のポリシリコン膜３のｎ型の不純物の濃度は、例えば、１．０×１０１９／cｍ３〜２．０×１０１９／cｍ３である。
また、第３のポリシリコン膜４ｂは、第１のポリシリコン膜４ａとの間に第２のポリシリコン膜３が位置するように、第２のポリシリコン膜３と隣接して設けられている。
なお、図１Ａ、図１Ｂの例では、第１、第２、第３のポリシリコン膜４ａ、３、４ｂは、第１、第２のポリシリコン膜４ａ、３で形成されるＰＮ接合が延びる方向と、第２、第３のポリシリコン膜３、４ｂで形成されるＰＮ接合が延びる方向とが平行になるように、並んで配置されている。すなわち、図１の例では、第２のポリシリコン膜３は、第１のポリシリコン膜４ａと第３のポリシリコン膜４ｂとの間に挟まれるように、配置されている。
ここで、第３のポリシリコン膜４ｂは、ｐ型の不純物を含む。例えば、第３のポリシリコン膜４ｂのｐ型の不純物は、ボロンを含む。なお、第１ポリシリコン膜４ａの不純物の濃度と第３のポリシリコン膜４ａのｐ型の不純物の濃度は、同じである。そして、第１および第３のポリシリコン膜４ａ、４ｂのｐ型の不純物の濃度は、例えば、５．０×１０１９／cｍ３〜８．０×１０１９／cｍ３である。
そして、既述の第２のポリシリコン膜３のｎ型の不純物の濃度は、第１および第３のポリシリコン膜４ａ、４ｂのｐ型の不純物の濃度よりも低く設定されている。
また、半導体装置１００は、フィールド酸化膜２上で第１から第３のポリシリコン膜４ａ、３、４ｂを覆う層間絶縁膜５と、この層間絶縁膜５を貫通する第１のコンタクト配線１０ａと、層間絶縁膜５を貫通する第２のコンタクト配線１０ｂと、を備える（図１）。
層間絶縁膜５は、例えば、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、又は、ＰＳＧ膜とＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜の複合膜、又は、ＮＳＧ（Ｎｏｎ ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜とＢＰＳＧ膜の複合膜等である。
また、第１のコンタクト配線１０ａは、第１のポリシリコン膜４ａ上で、層間絶縁膜５を貫通するように設けられている。この第１のコンタクト配線１０ａは、下端が第１のポリシリコン膜４ａの上面に電気的に接続されている。
この第１のコンタクト配線１０ａは、アルミニウム等の金属を含む。より詳しくは、第１のコンタクト配線１０ａは、例えば、シリコンを含むアルミ合金を含む。
すなわち、第１のコンタクト配線１０ａは、例えば、Ｔｉ／ＴｉＮ等のバリアメタルとアルミ合金で構成されている。なお、第１のコンタクト配線１０ａは、アルミ合金膜、または、高融点金属、または、高融点金属のシリサイド、高融点金属のナイトライド等の所謂バリアメタルとアルミ合金との積層膜の何れかであってもよい。
また、第２のコンタクト配線１０ｂは、第３のポリシリコン膜４ｂ上で、層間絶縁膜５を貫通するように設けられている。
この第２のコンタクト配線１０ｂは、下端が第３のポリシリコン膜４ｂの上面に電気的に接続されている。第２のコンタクト配線１０ｂは、アルミニウム等の金属を含む。より詳しくは、第２のコンタクト配線１０ｂは、例えば、シリコンを含むアルミ合金を含む。
すなわち、第１のコンタクト配線１０ａは、例えば、Ｔｉ／ＴｉＮ等のバリアメタルとアルミ合金で構成されている。なお、第１のコンタクト配線１０ａは、アルミ合金膜、または、高融点金属、高融点金属のシリサイド、高融点金属のナイトライド等の所謂バリアメタルとアルミ合金との積層膜の何れかであってもよい。
ここで、第１のコンタクト配線１０ａは、第２のコンタクト配線１０ｂに対向する側面において、第１の突出部１１ａを有する（図１）。
この第１の突出部１１ａは、第１のポリシリコン膜４ａの上面に平行な断面が第２のコンタクト配線１０ｂの側面に向けて突出した凸状の形状を有する（図１Ａ）。
さらに、第１の突出部１１ａは、第１のコンタクト配線１０ａの側面に並んで複数個（図１の例では、３個）設けられている。特に、図１Ａ、図１Ｂの例では、第１の突出部１１ａは、第１、第２のポリシリコン膜４ａ、３で形成されるＰＮ接合が延びる方向と平行な方向に、並んで配置されている。
また、第２のコンタクト配線１０ｂは、第１のコンタクト配線１０ａに対向する側面において、第２の突出部１１ｂを有する（図１）。
この第２の突出部１１ｂは、第３のポリシリコン膜４ｂの上面に平行な断面が第１のコンタクト配線１０ａの側面に向けて突出した凸状の形状を有する（図１Ａ）。
さらに、第２の突出部１１ｂは、第２のコンタクト配線１０ｂの側面に並んで複数個（図１の例では、３個）設けられている。特に、図１Ａ、図１Ｂの例では、第２の突出部１１ｂは、第２、第３のポリシリコン膜３、４ｂで形成されるＰＮ接合が延びる方向と平行な方向に、並んで配置されている。
この図１Ａ、図１Ｂの例では、第１の突出部１１ａと第２の突出部１１ｂとは対向するように配置されている。特に、図１Ａ、図１Ｂの例では、第１の突出部１１ａの数は、第２の突出部１１ｂの数と同じであり、第１の突出部１１ａの凸状の形状の先端と第２の突出部１１ｂの凸状の形状の先端とは、一対一に対応して、対向している。
ここで、第１の突出部１１ａの凸状の形状の内角θａおよび第２の突出部１１ｂの凸状の形状の内角θｂは、例えば、３０度、６０度、又は９０度である。
また、半導体装置１００は、層間絶縁膜５上に設けられた第１の電極６ａと、層間絶縁膜５上に設けられた第２の電極６ｂと、層間絶縁膜５上で第１、第２の電極６ａ、６ｂを覆う保護膜７と、を備える（図１）。
第１の電極６ａの下面は、第１のコンタクト配線１０ａを介し、第１のポリシリコン膜４ａの上面に電気的に接続されている。なお、後述のように、この第１の電極６ａと第１のコンタクト配線１０ａとは、一体の構成であるが、別々の構成であってもよい。
また、第２の電極６ｂの下面は、第２のコンタクト配線１０ｂを介し、第３のポリシリコン膜４ｂの上面に電気的に接続されている。なお、後述のように、この第２の電極６ｂと第２のコンタクト配線１０ｂとは、一体の構成であるが、別々の構成であってもよい。
第１、第２の電極６ａ、６ｂは、例えば、Ｔｉ／ＴｉＮ等のバリアメタルとアルミ合金で構成されている。なお、第１および第２の電極６ａ、６ｂは、アルミ合金膜、または、高融点金属、高融点金属のシリサイド、または高融点金属のナイトライドの所謂バリアメタルとアルミ合金との積層膜の何れかであってもよい。
また、保護膜７は、層間絶縁膜５上で第１、第２の電極６ａ、６ｂを覆う絶縁膜である。 なお、この保護膜７中には、例えば、第１、第２の電極６ａ、６ｂに、電圧を印加するための図示しない配線等が、形成されている。また、第１、第２の電極６ａ、６ｂの上部が、保護膜７から露出するように、この保護膜７を設けてもよい。
ここで、以上のような構成を有する半導体装置１００のトリミングについて説明する。
先ず、半導体装置１００の第１の電極６ａ（第１のコンタクト配線１０ａ）および第２の電極６ｂ（第２のコンタクト配線１０ｂ）に規定値以上の電圧が印加される。
これにより、第１、第２、第３のポリシリコン膜４ａ、３、４ｂにおいて形成されるＰＮ接合（第２のポリシリコン膜３のｎ型の不純物の濃度は、第１および第３のポリシリコン膜４ａ、４ｂのｐ型の不純物の濃度よりも低く設定されている）の逆方向に、大電流が流れる。このように、第１、第２、第３のポリシリコン膜４ａ、３、４ｂに大電流が流れることで、ホットスポットが各第１、第２の突出部１１ａ、１１ｂの近傍に形成される。このホットスポットの温度がキャリアの急激な増大が生じる真性温度に達すると、瞬間的に低抵抗領域となり、この溶融した金属の一部はポリシリコン膜4ａ、3、4ｂの表面上に達する。これにより、接続部Ｚが形成される。
そして、互いに対向する第１の突出部１１ａと第２の突出部１１ｂとの間が、溶融した金属（接続部Ｚ）で電気的に接続され（短絡され）ることで、半導体装置１００のトリミングが完了する（図２Ａ、図２Ｂ）。
ここで、既述のように、第１の突出部１１ａは、第１のコンタクト配線１０ａの側面に並んで複数個設けられている。特に、第１の突出部１１ａは、第１、第２のポリシリコン膜４ａ、３で形成されるＰＮ接合が延びる方向と平行な方向に、並んで配置されている。
さらに、第２の突出部１１ｂは、第２のコンタクト配線１０ｂの側面に並んで複数個設けられている。特に、第２の突出部１１ｂは、第２、第３のポリシリコン膜３、４ｂで形成されるＰＮ接合が延びる方向と平行な方向に、並んで配置されている。
そして、第１の突出部１１ａの凸状の形状の先端と第２の突出部１１ｂの凸状の形状の先端とは、一対一に対応して、対向している。
このように、それぞれの対向する第１、第２の突出部１１ａ、１１ｂを複数個配置することにより電流を分散させ、発熱の集中を抑えてトリミングすることが可能となり、焼損の発生が低減される。
次に、以上のような構成を有する半導体装置１００の製造方法の一例について、図３〜図１０を用いて説明する。
先ず、半導体基板１を用意する（図３）。既述のように、この半導体基板１は、例えば、シリコン等を主成分とする基板である。
次に、半導体基板１上に、例えば、熱酸化等により、0.8〜0.9μｍの厚さを有するフィールド酸化膜２を、形成する（図４）。ここで、既述のように、フィールド酸化膜２は、例えば、シリコン酸化膜である。
次に、フィールド酸化膜２上に、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、0.4〜0.44μｍの厚さを有するポリシリコン膜３ｘを形成する。さらに、イオン注入法により、ｎ型の不純物（例えば、リン）をポリシリコン膜３ｘに導入する。その後、アニール処理を実施して、ポリシリコン膜３に導入されたリンを活性化させる。
これにより、フィールド酸化膜２上に、ｎ型のポリシリコン膜３ｘが形成される（図５）。
次に、レジスト塗布および露光現像による写真工程により、ポリシリコン膜３ｘをパターニングする。次に、熱酸化によりポリシリコン膜３ｘ上に熱酸化膜８を0.05〜0.07μm形成する（図６）。
次に、レジスト塗布および露光現像による写真工程によりマスク（図示せず）を、熱酸化膜８を介してポリシリコン膜３上に形成する。そして、イオン注入法により、ｐ型の不純物（例えば、ボロン）を、ポリシリコン膜３ｘのうち第１、第３のポリシリコン膜４ａ、４ｂが形成される領域に、既述のマスクを介して、選択的に注入する。
これにより、ｎ型の第２のポリシリコン膜３の両側にｐ型の第１、第３のポリシリコン膜４ａ、４ｂが形成される（図７）。
なお、この場合、アノードカソード間（ボロン-ボロン間）の距離を短くすることで、トリミングの電圧を低くでき、さらに、トリミング後の抵抗値も低くすることができる。
次に、フィールド酸化膜２上で第１から第３のポリシリコン膜４ａ、３、４ｂ（熱酸化膜８）を覆う層間絶縁膜５を形成し、その後、アニール処理を実施して、第１、第３のポリシリコン膜４ａ、４ｂのｐ型の不純物であるボロンを活性化させる（図８）。
次に、フィールド酸化膜２上で第１から第３のポリシリコン膜４ａ、３、４ｂ（熱酸化膜８）を覆う層間絶縁膜５を形成し、その後、アニール処理を実施して、第１、第３のポリシリコン膜４ａ、４ｂのｐ型の不純物であるボロンを活性化させる（図８）。
次に、レジスト塗布および露光現像により写真工程によりマスク（図示せず）を層間絶縁膜５上に形成する。そして、このマスクを介して、層間絶縁膜５をエッチングすることにより、層間絶縁膜５を貫通するコンタクトホール１２ａ、１２ｂを形成する（図９）。このコンタクトホール１２ａ、１２ｂは、溝部１３ａ、１３ｂを含む。この溝部１３ａ、１３ｂは、第１、第２のコンタクト配線１０ａ、１０ｂの第１、第２の突出部１１ａ、１１ｂが形成される領域になる。
次に、このコンタクトホール１２ａ、１２ｂに、例えば、Ｔｉ/ＴｉＮからなるバリアメタル層及びアルミ合金からなるアルミ系金属層を順に堆積した後、これらを所定の形状にパターニングする。
これにより、層間絶縁膜５を貫通する第１のコンタクト配線１０ａおよび層間絶縁膜５を貫通する第２のコンタクト配線１０ｂを形成するとともに、層間絶縁膜５上に設けられた第１の電極６ａおよび第２の電極６ｂを形成する（図１０）。
このように、第１の電極６ａと第１のコンタクト配線１０ａとは、一体の構成で形成されるが、別々に形成されてもよい。同様に、第２の電極６ｂと第２のコンタクト配線１０ｂとは、一体の構成で形成されるが、別々に形成されてもよい。
なお、この第１のコンタクト配線１０ａは、下端が第１のポリシリコン膜４ａの上面に電気的に接続されている。さらに、第２のコンタクト配線１０ｂは、下端が第３のポリシリコン膜４ｂの上面に電気的に接続されている。
さらに既述のように、第１のコンタクト配線１０ａは、第２のコンタクト配線１０ｂに対向する側面において、第１の突出部１１ａを有する（図９）。また、第２のコンタクト配線１０ｂは、第１のコンタクト配線１０ａに対向する側面において、第２の突出部１１ｂを有する（図９）
なお、第１の電極６ａの下面は、第１のコンタクト配線１０ａの上端に電気的に接続されている。また、第２の電極６ｂの下面は、第２のコンタクト配線１０ｂの上端に電気的に接続されている。
なお、第１の電極６ａの下面は、第１のコンタクト配線１０ａの上端に電気的に接続されている。また、第２の電極６ｂの下面は、第２のコンタクト配線１０ｂの上端に電気的に接続されている。
すなわち、この第１の電極６ａは、下面が第１のポリシリコン膜４ａの上面に電気的に接続されている。さらに、第２の電極６ｂは、下面が第３のポリシリコン膜４ｂの上面に電気的に接続されている。
次に、層間絶縁膜５上で第１、第２の電極６ａ、６ｂを覆う保護膜７を形成することで、図１に示す半導体装置１００が完成する。
以上のように、本発明の一態様に係る半導体装置は、半導体基板１と、半導体基板１上に設けられたフィールド酸化膜と、フィールド酸化膜上に設けられたｐ型の第１のポリシリコン膜４ａと、フィールド酸化膜上に、第１のポリシリコン膜４ａと隣接して設けられたｎ型の第２のポリシリコン膜３と、フィールド酸化膜上に、第１のポリシリコン膜４ａとの間に第２のポリシリコン膜３が位置するように、第２のポリシリコン膜３と隣接して設けられたｐ型の第３のポリシリコン膜４ｂと、フィールド酸化膜上で第１から第３のポリシリコン膜４ａ、３、４ｂを覆う層間絶縁膜５と、層間絶縁膜５を貫通し、下端が第１のポリシリコン膜の上面に接続され、金属を含む第１のコンタクト配線１０ａと、層間絶縁膜５を貫通し、下端が第３のポリシリコン膜４ｂの上面に接続され、金属を含む第２のコンタクト配線１０ｂと、第１のコンタクト配線１０ａの上端に接続された第１の電極６ａと、第２のコンタクト配線１０ｂの上端に接続された第２の電極６ｂと、を備える。
さらに、第２のポリシリコン膜３のｎ型の不純物の濃度は、第１および第３のポリシリコン膜４ａ、４ｂのｐ型の不純物の濃度よりも低く設定されている。
これにより、例えば、の第１の電極６ａ（第１のコンタクト配線１０ａ）および第２の電極６ｂ（第２のコンタクト配線１０ｂ）に規定値以上の電圧が印加されることで、安定して接合破壊が発生して、第１、第２、第３のポリシリコン膜４ａ、３、４ｂに電流が流れて、第１のコンタクト配線１０ａおよび第２のコンタクト配線１０ｂの一部の金属が溶融する。
したがって、第１のコンタクト配線１０ａおよび第２のコンタクト配線１０ｂとの間が、溶融した金属で電気的に接続される。
すなわち、この本発明に係る半導体装置は、ツェナーザップダイオードの抵抗値を高精度に低下させて、より適切にトリミングを実行することができる（図２）。
特に、第１のコンタクト配線１０ａは、第２のコンタクト配線１０ｂに対向する側面において、第１の突出部１１ａを有し、第２のコンタクト配線１０ｂは、第１のコンタクト配線１０ａに対向する側面において、第２の突出部１１ｂを有し、第１の突出部１１ａは、第１のポリシリコン膜４ａの上面に平行な断面が第２のコンタクト配線１０ｂの側面に向けて突出した凸状の形状を有し、第２の突出部１１ｂは、第３のポリシリコン膜４ｂの上面に平行な断面が第１のコンタクト配線１０ａの側面に向けて突出した凸状の形状を有する。
さらに、第１の突出部１１ａは、第１コンタクト配線１０ａの側面に並んで複数個設けられ、第２の突出部１１ｂは、第２のコンタクト配線１０ｂの側面に並んで複数個設けられている。
このように、本発明に係る半導体装置において、複数の突出部を設けることで、第１の突出部１１ａと第２の突出部１１ｂとの間の電流の集中が分散され、発熱の集中を抑えてトリミングすることが可能となり、焼損の発生が低減される。
これにより、破壊後の抵抗値を所定の値により精度良く制御することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
Claims (12)
- 半導体基板と、
前記半導体基板上に設けられたフィールド酸化膜と、
前記フィールド酸化膜上に設けられたｐ型の第１のポリシリコン膜と、
前記フィールド酸化膜上に、前記第１のポリシリコン膜と隣接して設けられたｎ型の第２のポリシリコン膜と、
前記フィールド酸化膜上に、前記第１のポリシリコン膜との間に前記第２のポリシリコン膜が位置するように、前記第２のポリシリコン膜と隣接して設けられたｐ型の第３のポリシリコン膜と、
前記フィールド酸化膜上で前記第１から第３のポリシリコン膜を覆う層間絶縁膜と、
前記層間絶縁膜を貫通し、下端が前記第１のポリシリコン膜の上面に接続され、金属を含む第１のコンタクト配線と、
前記層間絶縁膜を貫通し、下端が前記第３のポリシリコン膜の上面に接続され、金属を含む第２のコンタクト配線と、
前記第１のコンタクト配線の上端に接続された第１の電極と、
前記第２のコンタクト配線の上端に接続された第２の電極と、を備え、
前記第２のポリシリコン膜のｎ型の不純物の濃度は、前記第１および第３のポリシリコン膜のｐ型の不純物の濃度よりも低く設定されている
ことを特徴とする半導体装置。 - 前記第１のコンタクト配線は、前記第２のコンタクト配線に対向する側面において、第１の突出部を有し、
前記第２のコンタクト配線は、前記第１のコンタクト配線に対向する側面において、第２の突出部を有し、
前記第１の突出部は、前記第１のポリシリコン膜の上面に平行な断面が前記第２のコンタクト配線の前記側面に向けて突出した凸状の形状を有し、
前記第２の突出部は、前記第３のポリシリコン膜の上面に平行な断面が前記第１のコンタクト配線の前記側面に向けて突出した凸状の形状を有する
ことを特徴とする請求項１に記載の半導体装置。 - 前記第１の突出部は、前記第１のコンタクト配線の前記側面に並んで複数個設けられ、
前記第２の突出部は、前記第２のコンタクト配線の前記側面に並んで複数個設けられている
ことを特徴とする請求項２に記載の半導体装置。 - 前記第１の突出部と前記第２の突出部とは対向するように配置されていることを特徴とする請求項２に記載の半導体装置。
- 前記第１の突出部の数は、前記第２の突出部の数と同じであり、
前記第１の突出部の前記凸状の形状の先端と前記第２の突出部の凸状の形状の先端とは、一対一に対応して、対向している
ことを特徴とする請求項３に記載の半導体装置。 - 前記第１、第２、第３のポリシリコン膜は、前記第１、第２のポリシリコン膜で形成されるＰＮ接合が延びる方向と、前記第２、第３のポリシリコン膜で形成されるＰＮ接合が延びる方向とが平行になるように、並んで配置され、
前記第１の突出部は、前記第１、第２のポリシリコン膜で形成されるＰＮ接合が延びる方向と平行な方向に、並んで配置され、
前記第２の突出部は、前記第２、第３のポリシリコン膜で形成されるＰＮ接合が延びる方向と平行な方向に、並んで配置されている
ことを特徴とする請求項３に記載の半導体装置。 - 前記第１の突出部の凸状の形状および第２の突出部の凸状の形状の内角は、３０度、６０度、又は９０度であることを特徴とする請求項２に記載の半導体装置。
- 前記第２のポリシリコン膜のｎ型の不純物は、リンを含み、前記第１および第３のポリシリコン膜のｐ型の不純物は、ボロンを含む
ことを特徴とする請求項１に記載の半導体装置。 - 前記第１および第２のコンタクト配線は、高融点金属のナイトライドのバリアメタルとアルミ合金との積層膜である
ことを特徴とする請求項１に記載の半導体装置。 - 前記層間絶縁膜は、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、又は、ＰＳＧ膜とＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜の複合膜、又は、ＮＳＧ（Ｎｏｎ ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜とＢＰＳＧ膜の複合膜であることを特徴とする請求項１に記載の半導体装置。
- 前記第１の電極および第２の電極に規定値以上の電圧が印加されることで、前記第１、第２、第３のポリシリコン膜に電流が流れて、前記第１のコンタクト配線および第２コンタクト配線の一部の前記金属が溶融することにより、互いに対向する前記第１の突出部と前記第２の突出部との間が、溶融した前記金属で電気的に接続される
ことを特徴とする請求項２に記載の半導体装置。 - 半導体基板１上に、フィールド酸化膜を、形成する工程と、
前記フィールド酸化膜上に、ｐ型の第１のポリシリコン膜、前記第１のポリシリコン膜と隣接するｎ型の第２のポリシリコン膜、および、前記第１のポリシリコン膜との間に前記第２のポリシリコン膜が位置するように前記第２のポリシリコン膜と隣接するｐ型の第３のポリシリコン膜を形成する工程と、
前記フィールド酸化膜上で前記第１から第３のポリシリコン膜を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜を貫通し、下端が前記第１のポリシリコン膜の上面に接続され、金属を含む第１のコンタクト配線、および、前記層間絶縁膜を貫通し、下端が前記第３のポリシリコン膜の上面に接続され、金属を含む第２のコンタクト配線を形成する工程と、を備え、
前記第２のポリシリコン膜のｎ型の不純物の濃度は、前記第１および第３のポリシリコン膜のｐ型の不純物の濃度よりも低く設定されている
ことを特徴とする半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2015/051544 WO2016117056A1 (ja) | 2015-01-21 | 2015-01-21 | 半導体装置、および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2016117056A1 true JPWO2016117056A1 (ja) | 2017-04-27 |
Family
ID=56416622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016520095A Pending JPWO2016117056A1 (ja) | 2015-01-21 | 2015-01-21 | 半導体装置、および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPWO2016117056A1 (ja) |
| WO (1) | WO2016117056A1 (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151897A (ja) * | 1992-11-13 | 1994-05-31 | Sony Corp | ツェナーザップダイオード及びその作製方法 |
| JPH0750304A (ja) * | 1994-04-15 | 1995-02-21 | Nippondenso Co Ltd | 半導体装置 |
| JPH10209472A (ja) * | 1997-01-20 | 1998-08-07 | Sony Corp | ツェナーザップダイオード |
| JPH1154708A (ja) * | 1997-08-06 | 1999-02-26 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH11297846A (ja) * | 1998-04-07 | 1999-10-29 | Fuji Electric Co Ltd | 半導体装置 |
| US6621138B1 (en) * | 2002-10-21 | 2003-09-16 | Micrel, Inc. | Zener-like trim device in polysilicon |
| JP2004288883A (ja) * | 2003-03-24 | 2004-10-14 | Denso Corp | 半導体装置の製造方法 |
| JP2005276907A (ja) * | 2004-03-23 | 2005-10-06 | Kawasaki Microelectronics Kk | アンチヒューズ素子 |
| US20060043526A1 (en) * | 2004-08-26 | 2006-03-02 | Lutz Robert C | Lateral programmable polysilicon structure incorporating polysilicon blocking diode |
-
2015
- 2015-01-21 JP JP2016520095A patent/JPWO2016117056A1/ja active Pending
- 2015-01-21 WO PCT/JP2015/051544 patent/WO2016117056A1/ja active Application Filing
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151897A (ja) * | 1992-11-13 | 1994-05-31 | Sony Corp | ツェナーザップダイオード及びその作製方法 |
| JPH0750304A (ja) * | 1994-04-15 | 1995-02-21 | Nippondenso Co Ltd | 半導体装置 |
| JPH10209472A (ja) * | 1997-01-20 | 1998-08-07 | Sony Corp | ツェナーザップダイオード |
| JPH1154708A (ja) * | 1997-08-06 | 1999-02-26 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH11297846A (ja) * | 1998-04-07 | 1999-10-29 | Fuji Electric Co Ltd | 半導体装置 |
| US6621138B1 (en) * | 2002-10-21 | 2003-09-16 | Micrel, Inc. | Zener-like trim device in polysilicon |
| JP2004288883A (ja) * | 2003-03-24 | 2004-10-14 | Denso Corp | 半導体装置の製造方法 |
| JP2005276907A (ja) * | 2004-03-23 | 2005-10-06 | Kawasaki Microelectronics Kk | アンチヒューズ素子 |
| US20060043526A1 (en) * | 2004-08-26 | 2006-03-02 | Lutz Robert C | Lateral programmable polysilicon structure incorporating polysilicon blocking diode |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016117056A1 (ja) | 2016-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6801324B2 (ja) | 半導体装置 | |
| JP5677222B2 (ja) | 炭化珪素半導体装置 | |
| KR101672689B1 (ko) | 반도체장치 및 그 제조방법 | |
| TW201421678A (zh) | 半導體裝置及其製造方法 | |
| JP2006173437A (ja) | 半導体装置 | |
| JP2017045839A (ja) | 半導体装置 | |
| WO2019039304A1 (ja) | 半導体装置およびその製造方法 | |
| JP6740982B2 (ja) | 半導体装置 | |
| JP2010118637A (ja) | 半導体装置およびその製造方法 | |
| JP4797445B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2010034188A (ja) | 半導体装置 | |
| JP2004055796A (ja) | 半導体装置 | |
| WO2016117056A1 (ja) | 半導体装置、および半導体装置の製造方法 | |
| JP2009032968A (ja) | 半導体装置及びその製造方法 | |
| JP2013084908A (ja) | 半導体装置 | |
| JP2016197670A (ja) | 半導体装置 | |
| JP2008182121A (ja) | 半導体装置及びその製造方法 | |
| US9006780B2 (en) | Semiconductor device | |
| JP2013197566A (ja) | 電力用半導体装置およびその製造方法 | |
| JP6301551B1 (ja) | 半導体装置 | |
| JP6260711B2 (ja) | 半導体装置の製造方法 | |
| JP6447028B2 (ja) | ダイオード | |
| JP7103435B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6740983B2 (ja) | 半導体装置 | |
| US20140353675A1 (en) | Electrode, mis semiconductor device and manufacturing method of electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170516 |