JP2013197566A - 電力用半導体装置およびその製造方法 - Google Patents

Abstract

【課題】ユニットセルが破壊されてもチップ全体の破壊を防ぐことで歩留まりを向上することができる、電力用半導体装置およびその製造方法を提供する。
【解決手段】電力用半導体装置２０は、エピタキシャル層１と、ソース電極５と、ソース配線層７と、中間層６とを有している。エピタキシャル層１は、第１の導電型を有する第１の不純物領域１ｂと、第２の導電型を有する第２の不純物領域２と、第１の導電型を有し、かつ第２の不純物領域２によって第１の不純物領域１ｂから隔てられている第３の不純物領域３とを含む。ソース電極５は第３の不純物領域３と接する。ソース配線層７はソース電極５に電流を供給するためのものである。中間層６はソース電極５とソース配線層７との間に設けられ、かつ空隙に面している。中間層６を構成する材料は、ソース配線層７を構成する材料よりも低い融点を有する。
【選択図】図１

Description

この発明は、電力用半導体装置およびその製造方法に関し、より特定的には、エピタキシャル層を有する電力用半導体装置およびその製造方法に関する。

一般的に大容量の縦型電力用半導体装置は、たとえば数十万個の縦型トランジスタ（ユニットセル）が並列に繋がれた構造を有している。たとえば、米国特許第６５１４７７９号明細書には、１つのダイ（チップ）が並列に接続された複数の炭化珪素から成るユニットセルを有している構成が記載されている。

米国特許第６５１４７７９号明細書

上記のような電力用半導体装置において、多数のユニットセルのうち、基板の欠陥上のユニットセルが１つでも壊れると、当該セルに過大な電流が流れ込む。当該セルに過大な電流が流れると、当該セルが過剰に発熱して周辺のセルにもダメージを与えるため、最終的にはチップ全体が破壊される。そのため、電力用半導体装置を製造するためには、基板全体にわたって欠陥の少ない基板を使用する必要があるため、電力用半導体装置の歩留まりを向上することは困難であった。

炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）は珪素（Ｓｉ）に比べて大きなバンドギャップを有する。そのため、炭化珪素基板や窒化ガリウム基板を用いた電力用半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の劣化が小さいといった利点を有する。しかしながら、珪素と比較すると、炭化珪素や窒化ガリウムを用いて欠陥の少ない基板を製造することは困難である。それゆえ、炭化珪素や窒化ガリウムを用いた電力用半導体装置は、ユニットセルの不良が発生しやすくチップの歩留まりは低かった。また、炭化珪素や窒化ガリウムの基板コストは珪素の基板コストよりも高いため、当該基板を使用した電力用半導体装置の歩留まり向上が強く求められている。

この発明は、上記のような課題を解決するために成されたものであり、その目的は、ユニットセルが破壊されてもチップ全体の破壊を防ぐことで歩留まりを向上することができる、電力用半導体装置およびその製造方法を提供することである。

本発明に係る電力用半導体装置は、エピタキシャル層と、ソース電極と、ソース配線層と、中間層とを有している。エピタキシャル層は主面を有する。エピタキシャル層は、第１の導電型を有する第１の不純物領域と、第１の導電型とは異なる第２の導電型を有する第２の不純物領域と、第１の導電型を有し、かつ第２の不純物領域によって第１の不純物領域から隔てられている第３の不純物領域とを含む。ソース電極は第３の不純物領域と接する。ソース配線層はソース電極に電流を供給するためのものである。中間層はソース電極とソース配線層との間に設けられ、かつ空隙に面している。中間層を構成する材料は、ソース配線層を構成する材料よりも低い融点を有する。

本発明に係る電力用半導体装置によれば、中間層はソース電極とソース配線層との間に設けれ、かつ空隙に面している。ある特定のユニットセルのソース電極に大電流が流れると、ユニットセルが自身の抵抗により発熱する。すると中間層が溶融して空隙の方へ流れるため、ソース電極とソース配線層との接続が遮断される。そのため、ソース電極とソース配線層との間に電流が流れなくなるので、当該ユニットセルの温度は低下する。結果として、特定のユニットセルが発熱しても、他のユニットセルが破壊されることを防止することができる。それゆえ、チップ全体が破壊されることが防止されるので、電力用半導体装置の歩留まりを向上することができる。

上記の電力用半導体装置において好ましくは、エピタキシャル層は、炭化珪素または窒化ガリウムのいずれかを含む。

珪素と比較すると、炭化珪素や窒化ガリウムを用いて欠陥の少ない基板を製造することが困難である。それゆえ、比較的欠陥の多い炭化珪素や窒化ガリウムを用いた電力用半導体装置は、ユニットセルの破壊が発生しやすくチップの歩留まりは低かった。本実施の形態の電力用半導体装置によれば、比較的欠陥が多いためにユニットセルの破壊が発生しやすい炭化珪素や窒化ガリウムを用いた電力用半導体装置の歩留まりを向上することができる。

上記の電力用半導体装置において好ましくは、ソース配線層を形成する材料はアルミニウムを含む。アルミニウムは高い電気伝導率を有し、加工性にも優れるためソース配線層として好適に用いられる。

上記の電力用半導体装置において好ましくは、中間層を形成する材料ははんだを含む。はんだは一般的な金属材料の中で比較的が融点が低いため、中間層として好適に用いられる。

上記の電力用半導体装置において好ましくは、ソース配線層には、中間層が配置されている側の第１の面と、第１の面と反対側の第２の面とを有する。ソース配線層には第１の面と第２の面とを貫通する貫通孔が設けられている。

上記の電力用半導体装置によれば、ソース配線層に貫通孔が設けられている。これにより空隙を簡易に作製することができる。

上記の電力用半導体装置において好ましくは、第２の不純物領域と接するゲート絶縁膜と、ゲート絶縁膜に接して設けられたゲート電極と、ゲート電極に接して設けられた層間絶縁膜とをさらに有している。空隙は、中間層と層間絶縁膜との間に形成されている。

上記の電力用半導体装置によれば、空隙は中間層と層間絶縁膜との間に形成されている。それゆえ、中間層が溶融した場合中間層は層間絶縁膜に面した空隙に流されることによりソース電極とソース配線層との接続が遮断される。

本発明に係る電力用半導体装置の製造方法は以下の工程を有している。主面を有し、第１の導電型の第１の不純物領域を有するエピタキシャル層が形成される。エピタキシャル層に不純物領域が形成される。不純物領域を形成する工程は、第１の導電型とは異なる第２の導電型を有する第２の不純物領域と、第１の導電型を有し、かつ第２の不純物領域によって第１の不純物領域と隔てられている第３の不純物領域が形成される。第３の不純物領域と接するソース電極が形成される。ソース電極上に開口を有するようにパターニング層が形成される。ソース電極と接し、かつパターニング層の開口の開口壁に面して中間層が形成される。中間層に接するソース配線層が形成される。パターニング層を除去することにより、中間層に面する空隙が形成される。中間層を構成する材料は、ソース配線層を構成する材料よりも低い融点を有する。

これにより歩留まりを向上することができる電力用半導体装置を製造することができる。

上記の電力用半導体装置の製造方法において好ましくは、ソース配線層は、パターニング層に接する第１の面と、第１の面と反対側の第２の面とを有する。中間層に面する空隙を形成する工程は、ソース配線層に、第１の面と第２の面とを貫通する貫通孔を形成する工程と、貫通孔を通してパターニング層を除去する工程と含む。

貫通孔を通してパターニング層を除去することで、簡易に空隙を形成することができる。

上記の電力用半導体装置において好ましくは、ソース電極を形成した後であって、中間層を形成する前に、ソース電極を熱処理する工程をさらに有している。

これにより、中間層を溶融することなく、ソース電極のオーミック特性を確保することができる。

上記の電力用半導体装置において好ましくは、エピタキシャル層は、炭化珪素または窒化ガリウムのいずれかを含む。これにより、比較的欠陥が多いためにユニットセルの破壊が発生しやすい炭化珪素や窒化ガリウムを用いた電力用半導体装置の歩留まりを向上することができる。

本発明によれば、ユニットセルが破壊されてもチップ全体の破壊を防ぐことで歩留まりを向上することができる、電力用半導体装置が得られる。

本発明の一実施の形態における電力用半導体装置の構成を概略的に示す断面模式図である。 本発明の一実施の形態における電力用半導体装置の製造方法を概略的に示すフロー図である。 本発明の一実施の形態における電力用半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。 本発明の一実施の形態における電力用半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。 本発明の一実施の形態における電力用半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。 本発明の一実施の形態における電力用半導体装置の製造方法の第４の工程を概略的に示す断面模式図である。 本発明の一実施の形態における電力用半導体装置の製造方法の第５の工程を概略的に示す断面模式図である。 本発明の一実施の形態における電力用半導体装置の製造方法の第６の工程を概略的に示す断面模式図である。 本発明の一実施の形態における電力用半導体装置の構成を概略的に示す平面模式図である。 中間層が溶融した後の電力用半導体装置の構成を概略的に示す断面模式図である。

以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。

図１を参照して、本実施の形態の電力用半導体装置の構成について説明する。本実施の形態の電力用半導体装置２０は、縦型ＤｉＭＯＳＦＥＴ(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、エピタキシャル層１と、ドレイン電極９と、ゲート電極１１と、ソース電極５とを主に有している。エピタキシャル層１はたとえば炭化珪素単結晶から成る基板８上に配置されている。エピタキシャル層１は主面１ａを有し、たとえば炭化珪素から成る。エピタキシャル層１は、第１の不純物領域１ｂと、第２の不純物領域２と、第３の不純物領域３と、第４の不純物領域４とを主に有している。第１の不純物領域１ｂはたとえばｎ型（第１の導電型）を有する領域である。第２の不純物領域２は主面１ａからエピタキシャル層１中を基板８側に延びるように形成されている。第２の不純物領域２はたとえばｐ型（第２の導電型）を有している。第３の不純物領域３はたとえばｎ型（第１の導電型）を有しており、第２の不純物領域２によって第１の不純物領域１ｂから隔てられている。第４の不純物領域４はたとえばｐ型（第２の導電型）を有しており、ソース電極５と第２の不純物領域２とを接続するように設けられている。

ドレイン電極９は、基板８においてエピタキシャル層１が設けられている側と反対側に設けられている。ゲート絶縁膜１０はエピタキシャル層１の主面１ａに接して設けられている。ゲート電極１１はゲート絶縁膜１０に接して設けられている。層間絶縁膜１２はゲート電極１１に接して設けられている。断面視（図１を紙面に垂直な方向で見た場合）において、ゲート電極１１を覆うように層間絶縁膜１２が設けられている。

ソース電極５は第３の不純物領域３と接するように設けられている。ソース電極５は、たとえばＴｉＡｌＳｉから成る。ソース電極５は中間層６を介してソース配線層７と接続されている。ソース配線層７はソース電極５に電流を供給するためのものである。ソース電極５の厚みはたとえば０．１μｍであり、ソース配線層７の厚みはたとえば３μｍ以上５μｍ以下である。

中間層６はソース電極５とソース配線層７との間に設けらている。また、中間層６の側面部には空隙が設けられている。言い換えれば、中間層６は空隙に面している。中間層６の厚みはたとえば１μｍである。本実施の形態において、空隙は中間層６と層間絶縁膜１２との間に形成されている。また、ソース電極５とゲート絶縁膜１０との間にも空隙が設けられている。中間層６を構成する材料はソース配線層７を構成する材料よりも低い融点を有する。好ましくは、中間層６を形成する材料ははんだを含む。また好ましくは、ソース配線層７を形成する材料はアルミニウムを含む。

具体的には、中間層６を構成する材料は、たとえばはんだであり、ソース配線層７を構成する材料は、たとえばアルミニウム（Ａｌ)である。はんだは組成により融点が異なる。たとえば錫（Ｓｎ）が６３％かつ鉛（Ｐｂ）が３７％である組成を有するはんだの融点は１８５℃である。また、錫（Ｓｎ）が５０％かつ鉛（Ｐｂ）が５０％である組成を有するはんだの融点は２２０℃である。一方、アルミニウムの融点は６６０℃である。

ソース配線層７の一部に貫通孔１４が設けられている。貫通孔１４は、ソース配線層７の中間層６が配置されている側の第１の面７ａと第１の面７ａとは反対側の第２の面７ｂとを貫通するように形成されている。

図９を参照して、貫通孔１４の形状は平面視（図９を紙面に垂直な方向で見た場合）においてたとえば四角形である。貫通孔１４は複数設けられていることが好ましい。本実施の形態においては、貫通孔１４は平面視において２つの第２の不純物領域の間に設けられている。また、貫通孔１４は平面視において２つのソース電極５の間に設けられている。なお、図１は図９中の領域Ｉ−Ｉにおける断面図である。

なお、本実施の形態においてエピタキシャル層１は炭化珪素を含む材料からなるがこの材料に限定されない。たとえば、エピタキシャル層１は、たとえば窒化ガリウムなどを含む材料であっても構わない。好ましくは、エピタキシャル層１は、炭化珪素または窒化ガリウムのいずれかを含む。なお、基板８が炭化珪素の場合はエピタキシャル層１として炭化珪素が用いられ、基板８が窒化ガリウムの場合はエピタキシャル層１として窒化ガリウムが用いられる。

次に、セルが破壊された場合でもチップ全体の破壊を防ぐメカニズムについて図１および図１０を用いて説明する。

図１を参照して、ユニットセルが正常に動作している場合、ソース配線層７に流されたゲート電流は中間層６およびソース電極５を通って第２の不純物領域２へと流される。しかしながら、たとえば基板の欠陥上にあるユニットセルが壊れると、当該ユニットセルの電流経路に過大な電流が流れる。結果として、当該ユニットセルは自身が有している抵抗のために過剰に発熱する。当該過剰な発熱は全体に広がりチップ全体が破壊される。

本実施の形態の電力用半導体装置の場合、ソース電極５とソース配線層７との間に融点の低い中間層６（たとえばはんだ）が形成されており、かつ中間層６に面して空隙が形成されている。特定のユニットセルに大電流が流れた場合、融点の低いはんだが溶融して液状になる。液状となったはんだは、図１０に示すように、中間層６に面した空隙に流れるので、ソース電極５とソース配線層７との電気的な接続は遮断される。そのため当該電流経路には電流が流れなくなるので、当該ユニットセルの温度は下がり、はんだは冷却されて凝固する。このようにして、異常が発生した特定のユニットセル（当該ユニットセル周辺のユニットセルも含む）のソース電極５とソース配線層７との接続を遮断することにより、正常なユニットセルが破壊されることを防止することができる。結果として、チップ全体が破壊されることを防止することができるので、電力用半導体装置の歩留まりを向上させることができる。

次に、本実施の形態の電力用半導体装置２０の製造方法について説明する。
図３を参照して、エピタキシャル層形成工程（図２：Ｓ１０）が実施される。具体的には、まず炭化珪素単結晶から成る基板８が準備される。基板８上に炭化珪素単結晶のエピタキシャル層１が形成される。エピタキシャル層１は主面１ａを有している。エピタキシャル層１は、たとえばｎ型（第１の導電型）を有する第１の不純物領域を有している。エピタキシャル層１は、炭化珪素または窒化ガリウムのいずれかを含むことが好ましい。

図４を参照して、不純物領域形成工程（図２：Ｓ２０）が実施される。具体的には、エピタキシャル層１にたとえばｐ型（第２の導電型）を有する第２の不純物領域２と、ｎ型（第１の導電型）を有する第３の不純物領域３と、ｐ型（第２の導電型）を有する第４の不純物領域４とが形成される。導電型がｐ型である不純物領域は、エピタキシャル層１にたとえばアルミニウムなどをイオン注入することによって形成される。また、導電型がｎ型である不純物領域は、エピタキシャル層１にたとえばリンなどをイオン注入することによって形成される。

第３の不純物領域３は、第２の不純物領域２によって第１の不純物領域１ｂと隔てられるように設けられる。第４の不純物領域４は、エピタキシャル層１の主面１ａから第２の不純物領域２へ延びるように形成される。なお、本実施の形態においては、第１の導電型がｎ型であって、第２の導電型がｐ型である場合について説明したが、第１の導電型がｐ型であって、第２の導電型がｎ型であっても構わない。

図５を参照して、エピタキシャル層１の主面１ａ上にゲート絶縁膜１０が形成される。ゲート絶縁膜１０は第２の不純物領域２と接するように形成される。本実施の形態において、ゲート絶縁膜１０は第１の不純物領域１ｂおよび第３の不純物領域３とも接している。ゲート絶縁膜１０に接してゲート電極１１が形成される。ゲート電極１１に接して層間絶縁膜１２が形成される。本実施の形態において、層間絶縁膜１２は、断面視においてゲート電極１１の側面および上面に接して形成される。

図６を参照して、ソース電極形成工程（図２：Ｓ３０)が実施される。具体的には、まずソース電極５が形成される部分に開口部を有するパターニング層が形成される。パターニング層とはたとえばレジスト層である。その後、当該開口部およびパターニング層上にＴｉＡｌＳｉが形成される。その後、パターニング層がリフトオフされることにより除去され、ソース電極５が形成される。ソース電極５はたとえばＴｉＡｌＳｉから成り、第３の不純物領域３と接している。パターニング層を除去した後、ソース電極５とエピタキシャル層１とのオーミックコンタクトを確保するために９００℃程度の温度でソース電極５が熱処理される。

図７を参照して、パターニング層形成工程（図２：Ｓ４０）が実施される。ソース電極５に対して熱処理が実施された後、ソース電極５上に開口を有するようにパターニング層１３が形成される。パターニング層１３はたとえばレジスト層である。パターニング層１３の開口のサイズはソース電極５のサイズよりも小さくても構わない。その後、中間層形成工程（図２：Ｓ５０）が実施される。具体的には、パターニング層１３の開口の開口壁１５に面して中間層６が形成される。同時にパターニング層１３上に中間層６ａが形成されても構わない。中間層６は、たとえばはんだから成る。

次に、ソース配線層形成工程（図２：Ｓ６０）が実施される。ソース配線層７は中間層６に接して形成される。本実施の形態において、ソース配線層７は中間層６上に設けられ、かつパターニング層１３の開口壁１５に面して形成されている。なお、中間層６を構成する材料は、ソース配線層７を構成する材料よりも低い融点を有する。ソース配線層７を構成する材料はたとえばアルミニウムである。

図８を参照して、ソース配線層７および中間層６ａの一部が除去されることにより、貫通孔１４が形成される。貫通孔１４は、ソース配線層７の中間層６が配置されている側の第１の面７ａと、第１の面７ａと反対側である第２の面７ｂとを貫通するように形成される。ソース配線層７と同時に中間層６ａも除去されることにより、パターニング層１３の一部が露出する。

再び、図１を参照して、パターニング層除去工程（図２：Ｓ７０）が実施される。パターニング層１３の除去はたとえばパターニング層１３をエッチング液によって溶融することにより行われる。溶融されたパターニング層１３は、貫通孔１４を通して外部へ除去される。パターニング層１３が形成されていた部分は空隙（エアギャップ）となる。言い換えれば、中間層６およびソース配線層７から成るエアブリッジが形成される。これにより、本実施の形態の電力用半導体装置２０が完成する。

次に、本実施の形態の作用効果について説明する。
本実施の形態に係る電力用半導体装置２０およびその製造方法によれば、中間層６はソース電極５とソース配線層７との間に設けれ、かつ空隙に面している。

ある特定のユニットセルのソース電極５に大電流が流れると、ユニットセルが自身の抵抗により発熱する。すると中間層６が溶融して空隙の方へ流れるため、ソース電極５とソース配線層７との接続が遮断される。そのため、ソース電極５とソース配線層７との間に電流が流れなくなるので、当該ユニットセルの温度は低下する。結果として、特定のユニットセルが発熱しても、他のユニットセルが破壊されることを防止することができる。それゆえ、チップ全体が破壊されることが防止されるので、電力用半導体装置２０の歩留まりを向上することができる。

また本実施の形態の電力用半導体装置２０およびその製造方法によれば、エピタキシャル層１は、炭化珪素または窒化ガリウムのいずれかを含んでいる。エピタキシャル層１として比較的欠陥が多いためにユニットセルの破壊が発生しやすい炭化珪素や窒化ガリウムを用いた場合においても、電力用半導体装置２０の歩留まりを向上することができる。

さらに本実施の形態の電力用半導体装置２０およびその製造方法によれば、ソース配線層７を形成する材料はアルミニウムを含む。アルミニウムは高い電気伝導率を有し、加工性にも優れるためソース配線層７として好適に用いられる。

さらに本実施の形態の電力用半導体装置２０およびその製造方法によれば、中間層６を形成する材料ははんだを含む。はんだは一般的な金属材料の中で比較的が融点が低いため、中間層６として好適に用いられる。

さらに本実施の形態の電力用半導体装置２０およびその製造方法によれば、ソース配線層７には第１の面７ａと第２の面７ｂとを貫通する貫通孔１４が形成される。パターニング層１３を貫通孔１４を通して除去することで、空隙を簡易に作製することができる。

さらに本実施の形態の電力用半導体装置２０およびその製造方法によれば、空隙は中間層６と層間絶縁膜１２との間に形成されている。それゆえ、中間層６が溶融した場合、中間層６は層間絶縁膜１２に面した空隙に流されることによりソース電極５とソース配線層７との接続が遮断される。

さらに本実施の形態の電力用半導体装置２０の製造方法によれば、ソース電極５を形成した後であって、中間層６を形成する前に、ソース電極５を熱処理する工程を有しているので、中間層６を溶融することなく、ソース電極５のオーミック特性を確保することができる。

今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。

１ エピタキシャル層、１ａ 主面、１ｂ 第１の不純物領域、２ 第２の不純物領域、３ 第３の不純物領域、４ 第４の不純物領域、５ ソース電極、６，６ａ 中間層、７ ソース配線層、７ａ 第１の面、７ｂ 第２の面、８ 基板、９ ドレイン電極、１０ ゲート絶縁膜、１１ ゲート電極、１２ 層間絶縁膜、１３ パターニング層、１４ 貫通孔、１５ 開口壁、２０ 電力用半導体装置。

Claims (10)

1. 主面を有するエピタキシャル層を備え、
   前記エピタキシャル層は、第１の導電型を有する第１の不純物領域と、前記第１の導電型とは異なる第２の導電型を有する第２の不純物領域と、第１の導電型を有し、かつ前記第２の不純物領域によって前記第１の不純物領域から隔てられている第３の不純物領域とを含み、さらに、
   前記第３の不純物領域と接するソース電極と、
   前記ソース電極に電流を供給するためのソース配線層と、
   前記ソース電極と前記ソース配線層との間に設けられ、かつ空隙に面した中間層とを備え、
   前記中間層を構成する材料は、前記ソース配線層を構成する材料よりも低い融点を有する、電力用半導体装置。
2. 前記エピタキシャル層は、炭化珪素または窒化ガリウムのいずれかを含む、請求項１に記載の電力用半導体装置。
3. 前記ソース配線層を形成する材料はアルミニウムを含む、請求項１または２に記載の電力用半導体装置。
4. 前記中間層を形成する材料ははんだを含む、請求項１〜３のいずれか１項に記載の電力用半導体装置。
5. 前記ソース配線層は、前記中間層が配置されている側の第１の面と、前記第１の面と反対側の第２の面とを含み、
   前記ソース配線層には、前記第１の面と前記第２の面とを貫通する貫通孔が設けられている、請求項１〜４のいずれか１項に記載の電力用半導体装置。
6. 前記第２の不純物領域と接するゲート絶縁膜と、
   前記ゲート絶縁膜に接して設けられたゲート電極と、
   前記ゲート電極に接して設けられた層間絶縁膜とをさらに備え、
   前記空隙は、前記中間層と前記層間絶縁膜との間に形成されている、請求項１〜５のいずれか１項に記載の電力用半導体装置。
7. 主面を有し、第１の導電型の第１の不純物領域を有するエピタキシャル層を形成する工程と、
   前記エピタキシャル層に不純物領域を形成する工程とを備え、
   前記不純物領域を形成する工程は、前記第１の導電型とは異なる第２の導電型を有する第２の不純物領域と、前記第１の導電型を有し、かつ前記第２の不純物領域によって前記第１の不純物領域と隔てられている第３の不純物領域を形成する工程とを含み、さらに、
   前記第３の不純物領域と接するソース電極を形成する工程と、
   前記ソース電極上に開口を有するようにパターニング層を形成する工程と、
   前記ソース電極と接し、かつ前記パターニング層の前記開口の開口壁に面して中間層を形成する工程と、
   前記中間層に接するソース配線層を形成する工程と、
   前記パターニング層を除去することにより、前記中間層に面する空隙を形成する工程を備え、
   前記中間層を構成する材料は、前記ソース配線層を構成する材料よりも低い融点を有する電力用半導体装置の製造方法。
8. 前記ソース配線層は、前記パターニング層に接する第１の面と、前記第１の面と反対側の第２の面とを有し、
   前記中間層に面する空隙を形成する工程は、
   前記ソース配線層に、前記第１の面と前記第２の面とを貫通する貫通孔を形成する工程と、
   前記貫通孔を通して前記パターニング層を除去する工程と含む、請求項７に記載の電力用半導体装置の製造方法。
9. 前記ソース電極を形成した後であって、前記中間層を形成する前に、前記ソース電極を熱処理する工程をさらに備えた、請求項７または８に記載の電力用半導体装置の製造方法。
10. 前記エピタキシャル層は、炭化珪素または窒化ガリウムのいずれかを含む、請求項７〜９のいずれか１項に記載の電力用半導体装置の製造方法。

Images