JPWO2015190043A1 - 表示パネルの検査方法及び表示パネルの製造方法 - Google Patents

表示パネルの検査方法及び表示パネルの製造方法 Download PDF

Info

Publication number
JPWO2015190043A1
JPWO2015190043A1 JP2016527621A JP2016527621A JPWO2015190043A1 JP WO2015190043 A1 JPWO2015190043 A1 JP WO2015190043A1 JP 2016527621 A JP2016527621 A JP 2016527621A JP 2016527621 A JP2016527621 A JP 2016527621A JP WO2015190043 A1 JPWO2015190043 A1 JP WO2015190043A1
Authority
JP
Japan
Prior art keywords
voltage
transistor
gate
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016527621A
Other languages
English (en)
Other versions
JP6167374B2 (ja
Inventor
芳樹 辻田
芳樹 辻田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of JPWO2015190043A1 publication Critical patent/JPWO2015190043A1/ja
Application granted granted Critical
Publication of JP6167374B2 publication Critical patent/JP6167374B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

微小なリーク電流により経時的に変化する回路素子を高精度に検査する表示パネルの検査方法を提供する。信号電圧がゲートに印加されることにより駆動電流を流す駆動トランジスタ（４０１）と、駆動電流が流れることにより発光する有機ＥＬ素子（４０２）とを含む画素（４００）が行列状に配置された表示パネル（４）の検査方法であって、駆動トランジスタ（４０１）のゲート−ソース間に駆動トランジスタ（４０１）の閾値電圧以下の初期電圧を印加するステップＳ１０と、ゲート−ソース間に初期電圧が印加された駆動トランジスタ（４０１）のドレインに電源電圧を印加するステップＳ２０と、駆動トランジスタ（４０１）のドレインに電源電圧を印加した時には発光せず所定の期間経過後に発光した有機ＥＬ素子（４０２）を有する画素（４００）を電流リーク不良画素であると判定するステップＳ４０とを含む。

Description

本開示は、表示パネルの検査方法及び表示パネルの製造方法に関し、特に画素回路を構成するトランジスタのリーク不良を検査する方法に関する。
電流駆動型の発光素子を用いた表示パネルとして、有機ＥＬ素子を用いた有機ＥＬディスプレイパネルが知られている。この有機ＥＬディスプレイパネルは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のＦＰＤ（Ｆｌａｔ Ｐａｎａｌ
Ｄｉｓｐｌａｙ）候補として注目されている。
アクティブマトリクス型の有機ＥＬディスプレイパネルでは、有機ＥＬ素子を含む画素が２次元状に配置される。この画素を構成する画素回路は、例えば、複数の走査線と複数のデータ線との交点に、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を有する。このＴＦＴに駆動トランジスタのゲートが接続され、選択された走査線を通じてこのＴＦＴがオン状態となることでデータ線からデータ信号が駆動トランジスタに入力され、有機ＥＬ素子が発光する。
上記画素構成では、表示パネルの大画面化及び高精細化に対応して回路素子の微細化が進行する。回路素子の微細化が進行するほど、上記各トランジスタ及び有機ＥＬ素子の性能を確保するための回路素子の検査技術が重要となる。
特許文献１では、表示装置のＴＦＴ基板を短時間かつ高精度にて検査する方法が開示されている。具体的には、ソースまたはドレインの一方が駆動用ＴＦＴのドレインと電気的に接続され、他方が隣接する列の信号線と電気的に接続され、ゲートが次行の走査線に接続された検査用ＴＦＴにより、駆動用ＴＦＴの出力電流を隣接列の信号線を介して検査する。これにより、駆動用ＴＦＴにより流れる画素電流の検出と次行または次列の画素回路への信号書き込みとを並行して行えるので、検査時間を短縮することが可能となる。
特開２００８−５２１１１号公報
しかしながら、特許文献１に開示された表示装置の検査方法では、出荷前の検査工程にて、書き込み動作及び発光動作を行う行順次走査に対応させて、フレーム期間（６０Ｈｚまたは１２０Ｈｚ）のうちの１水平期間内に画素電流を計測する。このため、微小なリーク電流により経時的に変化する欠陥回路素子を検出することは困難であり、出荷後に輝点不良または滅点不良へと転化する可能性のある画素を有する表示パネルを流出させてしまう。
本発明は、上記の課題に鑑みてなされたものであり、微小なリーク電流により経時的に変化する回路素子を高精度に検査する表示パネルの検査方法及び表示パネルの製造方法を提供することを目的とする。
上記の課題を解決するために、本発明の一態様に係る表示パネル検査方法は、映像信号を反映した信号電圧がゲートに印加されることにより前記信号電圧に対応した駆動電流を流す駆動トランジスタと、前記駆動電流が流れることにより前記駆動電流に対応した輝度で発光する発光素子と、ソース及びドレインの一方が前記駆動トランジスタのゲートに接続されたスイッチトランジスタとを含む画素が行列状に配置された表示パネルの検査方法であって、前記駆動トランジスタのゲート−ソース間に、当該駆動トランジスタの閾値電圧以下の初期電圧を印加する初期電圧印加ステップと、ゲート−ソース間に前記初期電圧が印加された状態の前記駆動トランジスタのソース及びドレインの一方に、前記駆動電流を発生させるための電源電圧を印加する、または、前記スイッチトランジスタのソース及びドレインの他方またはゲートに、前記駆動トランジスタのゲートに印加されたなら当該駆動トランジスタのゲート−ソース間電圧が前記閾値電圧以上となる電圧である検査電圧を印加する検査電圧印加ステップと、前記検査電圧印加ステップが実行された時点では発光せず、前記時点から所定の期間経過後に発光した発光素子を有する画素を電流リーク不良画素であると判定する判定ステップとを含むことを特徴とする。
本発明に係る表示パネルの検査方法によれば、微小なリーク電流により経時的に変化する回路素子を高精度に検査できる。よって、出荷後に輝点不良または滅点不良へと転化する可能性のある画素を有する表示パネルを流出させることを防止できる。
図１は、実施の形態１に係る表示パネル検査装置を含む検査システムの構成を示すブロック図である。 図２は、表示パネルの構成を示すブロック図である。 図３は、画素の回路構成の一例及びその周辺回路との接続を表す図である。 図４は、本開示の表示パネルの製造方法を示す動作フローチャートである。 図５は、本開示の表示パネルの検査方法を説明する動作フローチャートである。 図６Ａは、実施の形態１に係る画素回路の動作状態を表す回路図である。 図６Ｂは、実施の形態１に係る画素回路の動作状態を表す等価回路図である。 図７は、実施の形態１に係る表示パネルの検査方法を説明する動作フローチャートである。 図８は、実施の形態１に係る表示パネルの検査方法を説明するタイミングチャートである。 図９Ａは、実施の形態２に係る画素回路の動作状態を表す回路図である。 図９Ｂは、実施の形態２に係る画素回路の動作状態を表す等価回路図である。 図１０は、実施の形態２に係る表示パネルの検査方法を説明する動作フローチャートである。 図１１は、実施の形態２に係る表示パネルの検査方法を説明するタイミングチャートである。 図１２は、実施の形態２の変形例１に係る画素回路の動作状態を表す等価回路図である。 図１３は、実施の形態２の変形例１に係る表示パネルの検査方法を説明する動作フローチャートである。 図１４は、実施の形態２の変形例１に係る表示パネルの検査方法を説明するタイミングチャートである。 図１５Ａは、実施の形態２の変形例２係る画素回路の動作状態を表す回路図である。 図１５Ｂは、実施の形態２の変形例２に係る画素回路の動作状態を表す等価回路図である。 図１６は、実施の形態２の変形例２に係る表示パネルの検査方法を説明する動作フローチャートである。 図１７は、実施の形態２の変形例２に係る表示パネルの検査方法を説明するタイミングチャートである。 図１８Ａは、実施の形態３に係る画素回路の動作状態を表す回路図である。 図１８Ｂは、実施の形態３に係る画素回路の動作状態を表す等価回路図である。 図１９は、実施の形態３に係る表示パネルの検査方法を説明する動作フローチャートである。 図２０は、実施の形態３に係る表示パネルの検査方法を説明するタイミングチャートである。 図２１は、実施の形態３の変形例１に係る画素回路の動作状態を表す等価回路図である。 図２２は、実施の形態３の変形例１に係る表示パネルの検査方法を説明する動作フローチャートである。 図２３は、実施の形態３の変形例１に係る表示パネルの検査方法を説明するタイミングチャートである。 図２４Ａは、実施の形態３の変形例２に係る画素回路の動作状態を表す回路図である。 図２４Ｂは、実施の形態３の変形例２に係る画素回路の動作状態を表す等価回路図である。 図２５は、実施の形態３の変形例２に係る表示パネルの検査方法を説明する動作フローチャートである。 図２６は、実施の形態３の変形例２に係る表示パネルの検査方法を説明するタイミングチャートである。 図２７は、実施の形態に係る表示パネルの検査方法を用いて製造された薄型フラットＴＶの外観図である。
以下、表示パネルの検査方法及び表示パネルの製造方法の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明における最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
（実施の形態１）
以下、実施の形態１に係る表示パネルの検査装置、表示パネル検査方法及び表示パネルの製造方法について、図面を参照しながら説明する。
［１．表示パネル検査装置の構成］
図１は、実施の形態１に係る表示パネル検査装置を含む検査システムの構成を示すブロック図である。同図における検査システムは、検査対象である表示パネル４と、表示パネル検査装置１とで構成される。表示パネル検査装置１は、表示パネル４に行列状に配置された画素の電流リーク不良を検査する装置であり、制御部１０と、カメラ２０と、記憶部３０とを備える。制御部１０は、カメラ制御回路１１と、表示パネル制御回路１２と、演算部１３とを備える。
カメラ２０は、例えばＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）カメラであり、表示パネル４を撮像する撮像装置である。カメラ２０は、行列状に配置された複数の撮像素子が配置された撮像領域を含み、当該複数の撮像素子に入射光を集光させる撮像レンズと、当該撮像レンズへの入射光の採光及び遮光を決定するシャッタとを有している。上記構成により、カメラ２０は、表示パネル４に行列状に配置された画素から出射される光を、撮像レンズを介して撮像領域に入射する。複数の撮像素子のそれぞれは、入射光を当該入射光の光量に対応した電荷量に変換する。なお、表示パネル４の中心軸と撮像レンズの中心軸とが一致するよう、表示パネル４とカメラ２０とが位置調整されている。これにより、例えば、撮像領域の中央部に配置された撮像素子は、表示パネル４の中央部に配置された画素からの出射光を受光し当該出射光に対応した電荷量を生成する。撮像領域の外周部に配置された撮像素子は、表示パネル４の外周部に配置された画素からの出射光を受光し当該出射光に対応した電荷量を生成する。
カメラ制御回路１１は、カメラ２０のシャッタの開閉をさせるカメラ制御部である。
表示パネル制御回路１２は、表示パネル４が有する走査線駆動回路４２及びデータ線駆動回路４３を駆動し、画素が有する回路素子の動作制御を実行する。
演算部１３は、カメラ２０で撮像された撮像データから、所定の時刻における各画素の輝度値を求める。
記憶部３０は、演算部１３で求められた各画素の輝度データを記憶するメモリである。なお、記憶部３０は、制御部１０に内蔵されたメモリであってもよい。
なお、本実施の形態では、各画素の点消灯を検出するためカメラ２０を用いているが、カメラ以外の輝度計による輝度計測、または、視認により、各画素の点消灯を確認してもよい。
［２．表示パネルの構成］
ここで、検査対象である表示パネル４の構成について説明する。
図２は、表示パネルの構成を示すブロック図である。表示パネル４は、表示部４１と、走査線駆動回路４２と、データ線駆動回路４３とを備える。
表示部４１は、有機ＥＬ素子と当該有機ＥＬ素子を駆動する駆動素子とを含む画素が行列状に配置された表示領域である。
走査線駆動回路４２は、画素行ごとに配置された走査線を介して、階調データに対応した信号電圧の書き込みを行う画素行を選択する。
データ線駆動回路４３は、画素列ごとに配置されたデータ線を介して、選択された画素行に属する画素にデータ電圧を出力する。
図３は、画素の回路構成の一例及びその周辺回路との接続を表す図である。同図における画素４００は、走査線４２４−４２７と、データ線４３４と、駆動トランジスタ４０１と、有機ＥＬ素子４０２と、保持容量素子４０３と、選択トランジスタ４０４と、イネーブルトランジスタ４０５と、参照トランジスタ４０６と、初期化トランジスタ４０７とを備える。また、周辺回路は、走査線駆動回路４２と、データ線駆動回路４３とで構成されている。
走査線駆動回路４２は、走査線４２４−４２７に接続されており、選択トランジスタ４０４、イネーブルトランジスタ４０５、参照トランジスタ４０６、及び初期化トランジスタ４０７の導通及び非導通を制御する。
データ線駆動回路４３は、データ線４３４に接続されており、映像信号を反映した信号電圧を出力して、駆動トランジスタ４０１に流れる駆動電流を決定する。
駆動トランジスタ４０１は、ゲートが選択トランジスタ４０４を介してデータ線４３４に接続され、ソースが有機ＥＬ素子４０２のアノードに接続され、ドレインがイネーブルトランジスタ４０５を介して正電源線（ＶＴＦＴ）に接続されている。これにより、駆動トランジスタ４０１は、信号電圧を、当該信号電圧に対応した駆動電流に変換し、変換された駆動電流を有機ＥＬ素子４０２に供給する。
有機ＥＬ素子４０２は、電流駆動型の発光素子として機能し、有機ＥＬ素子４０２のカソードは、負電源線（ＶＥＬ）に接続されている。
保持容量素子４０３は、駆動トランジスタ４０１のゲート−ソース間に接続されている。保持容量素子４０３は、例えば、選択トランジスタ４０４がオフ状態となった後も、直前のゲート−ソース間電圧を維持し、継続して駆動トランジスタ４０１から有機ＥＬ素子４０２へ駆動電流を供給させる機能を有する。
選択トランジスタ４０４は、ゲートが走査線４２４に接続されており、データ線４３４の信号電圧を駆動トランジスタ４０１のゲートに供給するタイミングを制御するスイッチトランジスタである。
イネーブルトランジスタ４０５は、ゲートが走査線４２５に接続されており、正電源線の電源電圧ＶＴＦＴを駆動トランジスタ４０１のドレインに供給するタイミングを制御する発光トランジスタである。
参照トランジスタ４０６は、ゲートが走査線４２６に接続されており、閾値電圧を検出するために設けられた参照電源線の参照電圧ＶＲＥＦを駆動トランジスタ４０１のゲートに供給するタイミングを制御するスイッチトランジスタである。
初期化トランジスタ４０７は、ゲートが走査線４２７に接続されており、初期化電源線の初期化電圧ＶＩＮＩを駆動トランジスタ４０１のソースに供給するタイミングを制御する。
なお、図３には記載されていないが、正電源線は電源に接続されている。また、負電源線は、別の電源に接続、または接地されている。
次に、図３に示された画素回路の駆動シーケンスについて説明する。
［２−１．初期化期間］
初期化トランジスタ４０７のみを導通状態として、駆動トランジスタ４０１のソース電位を初期化電圧ＶＩＮＩに設定する。なお、初期化電圧ＶＩＮＩは、例えば、−３Ｖである。
［２−２．閾値電圧検出期間］
参照トランジスタ４０６を導通状態とする。これにより、参照電圧ＶＲＥＦと初期化電圧ＶＩＮＩとの差分電圧が、保持容量素子４０３に充電される。なお、参照電圧ＶＲＥＦは、例えば、３Ｖである。
次に、初期化トランジスタ４０７を非導通状態とし、参照トランジスタ４０６を導通状態に維持し、イネーブルトランジスタ４０５を導通状態とする。このとき、初期化期間での電圧設定により有機ＥＬ素子４０２には電流が流れない状態でドレイン電流が流れ、駆動トランジスタ４０１のソース電位が変化する。そして、保持容量素子４０３の両電極の電位差（駆動トランジスタ４０１のゲート−ソース間電圧）は、駆動トランジスタ４０１の閾値電圧Ｖｔｈに相当する電位差となる。
次に、イネーブルトランジスタ４０５を非導通状態にする。これにより、ドレイン電流の供給が停止され、閾値電圧検出動作が完了する。なお、電源電圧ＶＴＦＴは、例えば、１７．７Ｖであり、有機ＥＬ素子のカソード電圧ＶＥＬは、例えば、１．３Ｖである。
［２−３．書き込み期間］
参照トランジスタ４０６を非導通状態とし、選択トランジスタ４０４を導通状態とすることで、書込み動作の準備がなされる。
この状態で、データ線４３４を介して信号電圧であるデータ線電圧ＶＤＡが保持容量素子４０３の第１電極に印加される。これにより、保持容量素子４０３には、閾値電圧検出期間で保持された駆動トランジスタ４０１の閾値電圧Ｖｔｈに、データ線電圧ＶＤＡと参照電圧ＶＲＥＦとの電圧差に対応した電圧が加算された電圧が記憶（保持）される。なお、データ線電圧ＶＤＡは、階調データに応じて変化し、有機ＥＬ素子４０２を発光させない黒表示の場合のデータ線電圧ＶＤＡ（Ｌ）は、例えば、０Ｖである。
［２−４．発光期間］
選択トランジスタ４０４、参照トランジスタ４０６、及び初期化トランジスタ４０７を非導通状態とし、イネーブルトランジスタ４０５を導通状態にする。これにより、保持容量素子４０３に蓄えられた電圧に応じて有機ＥＬ素子４０２に駆動電流が流れ、当該駆動電流に対応して有機ＥＬ素子４０２が発光する。
［３．表示パネルの製造方法］
図４は、本開示の表示パネルの製造方法を示す動作フローチャートである。本開示の表示パネル４の製造方法は、表示パネル４の形成工程及びリーク不良画素の検出工程を含む。
まず、表示パネル基板上に表示パネル４を形成する（Ｓ１）。具体的には、例えば、図３に示された駆動トランジスタ４０１、保持容量素子４０３、選択トランジスタ４０４、イネーブルトランジスタ４０５、参照トランジスタ４０６、初期化トランジスタ４０７、データ線４３４、及び走査線４２４−４２７などを適宜配置させた駆動回路層を形成する。次に、上記駆動回路層の上に、当該駆動回路層の平坦化工程を経た後、有機ＥＬ素子４０２を有する発光層を形成する。上記発光層は、例えば、陽極、正孔注入層、正孔輸送層、有機発光層、バンク層、電子注入層、及び透明陰極を有する。
次に、リーク不良画素を検出する（Ｓ２）。以下、本開示に係る表示パネルの製造方法の要部であるステップＳ２について、表示パネル４の検査方法として詳細に説明する。
［４．表示パネルの検査方法］
上記画素回路を構成する各トランジスタが、ソース、ドレイン、及びゲートの間で短絡不良などを有する場合、当該短絡不良のトランジスタを有する画素は、駆動トランジスタのドレインに電源電圧が供給された時点、または、駆動トランジスタのドレインに電源電圧が供給された状態で駆動トランジスタのゲートに接続された周辺のトランジスタに所定の電圧が印加された時点で輝点画素または滅点画素となる。この輝点画素または滅点画素を検出するため、従来の製造工程における点灯検査では、１フレーム期間（６０Ｈｚまたは１２０Ｈｚ）、または、１水平期間程度の点灯期間により撮像された画像データにより、各画素の輝度を計測することで不良画素を検出する。しかしながら、上述した画像表示駆動のシーケンスにおいて、微小なリーク電流が流れるトランジスタにより経時的に不良へと転化する画素を検出することは困難である。つまり、製造工程における上記シーケンスでの点灯確認検査では正常画素と判定されるが、出荷後に輝点不良または滅点不良へと転化する画素を有する表示パネルを流出させてしまう。
これに対して、本実施の形態に係る表示パネルの検査方法では、微小なリーク電流により経時的に変化する各トランジスタを、出荷前の製造段階で高精度に検査することが可能である。
以下、本実施の形態に係る表示パネル検査方法を、図５〜図８を用いて説明する。
図５は、本開示の表示パネルの検査方法を説明する動作フローチャートである。
まず、表示パネル制御回路１２は、選択トランジスタ４０４を導通状態にしてデータ線４３４から所定の電圧を保持容量素子４０３の第１電極に印加する。また、表示パネル制御回路１２は、初期化トランジスタ４０７を導通状態にして初期化電源線から初期化電圧ＶＩＮＩを保持容量素子４０３の第２電極に印加する。これらにより、駆動トランジスタ４０１のゲート−ソース間に、閾値電圧Ｖｔｈ以下の初期電圧を印加しておく（Ｓ１０）。なお、本ステップにて保持容量素子４０３の第１電極に印加される上記所定の電圧は、データ線４３４から供給される代わりに、参照電源線から供給されてもよい。つまり、保持容量素子４０３の第１電極−第２電極間に保持される電圧が、閾値電圧Ｖｔｈ以下であるように設定されればよい。
次に、表示パネル制御回路１２は、イネーブルトランジスタ４０５を導通状態にして正電源線から電源電圧ＶＴＦＴを駆動トランジスタ４０１のドレインに印加する（Ｓ２０）。または、表示パネル制御回路１２は、イネーブルトランジスタ４０５を導通状態にした状態で、選択トランジスタ４０４または参照トランジスタ４０６ドレインまたはゲートに、駆動トランジスタ４０１のゲートに印加されたなら駆動トランジスタ４０１のゲート−ソース間電圧が閾値電圧Ｖｔｈ以上となる電圧である検査電圧を印加する（Ｓ２０）。
次に、演算部１３は、ステップＳ２０が実行された時点には発光せず、当該時点から所定の期間経過後に発光した画素４００が存在するか否かを検査する（Ｓ３０）。具体的には、制御部１０が、ステップＳ２０を実行した瞬間（または直後）の表示部４１の撮像データ、及び、当該瞬間から所定の期間経過後の表示部４１の撮像データを取得する。そして、演算部１３が上記２種類の撮像データを比較することにより、ステップＳ２０を実行した瞬間には発光せず、当該瞬間から所定の期間経過後に発光した画素４００を検出する。
ここで、上記所定の期間とは、例えば、表示部４１の最上行から最下行まで、全ての画素行を各１回順次走査する期間である１フレーム期間より長い期間である。より具体的には、上記所定の期間とは、６０Ｈｚまたは１２０Ｈｚで走査される通常の映像表示において１フレーム期間が１６．７ｍ秒または８．３ｍ秒であるのに対し、例えば、数十ｍ秒である。
次に、制御部１０は、ステップＳ２０を実行した時点では発光せず、当該時点から上記所定の期間経過後に発光した画素４００が検出された場合（Ｓ３０でＹ）、当該画素４００を、リーク電流が発生しているトランジスタを有する画素、いわゆるリーク不良画素であると判定する（Ｓ４０）。
一方、制御部１０は、ステップＳ２０を実行した時点では発光せず、当該時点から所定の期間経過後でも発光しない画素４００を（Ｓ３０でＮ）、正常画素であると判定する（Ｓ５０）。
上記ステップＳ４０において、リーク不良画素と判定された画素４００の不良原因としては以下が挙げられる。つまり、上記所定の期間の経過中に、例えば、駆動トランジスタ４０１、選択トランジスタ４０４、及び参照トランジスタ４０６のいずれかのソース、ドレイン及びゲートの間でリーク電流が流れ出す。これにより、駆動トランジスタ４０１のゲート電位が、経時的に、電源電圧ＶＴＦＴ、データ線電圧ＶＤＡ、参照電圧ＶＲＥＦ、走査線４２４電圧、及び走査線４２６電圧のいずれかの電位へと上昇する。結果的に、上記所定の期間経過後には、駆動トランジスタ４０１のゲート−ソース間電圧は、閾値電圧Ｖｔｈより大きい電圧となることで、駆動トランジスタ４０１が導通状態となり、有機ＥＬ素子４０２が発光する。
以上の検査方法により、微小なリーク電流により経時的に変化するトランジスタを高精度に検査できる。よって、出荷後に輝点不良または滅点不良へと転化する可能性のある画素４００を有する表示パネル４を流出させることを防止できる。
なお、ステップＳ１０において、駆動トランジスタ４０１のゲート−ソース間に印加される初期電圧は、駆動トランジスタ４０１の閾値電圧Ｖｔｈであること、または、できる限り閾値電圧Ｖｔｈに近い電圧であることが好ましい。これにより、リーク電流を発生しているトランジスタにより駆動トランジスタ４０１が導通状態となる時期を早くでき、経時後発光する有機ＥＬ素子４０２の発光開始時期を早くすることが可能となる。よって、製造段階における検査工程を短縮化できる。
［５．駆動トランジスタの電流リークを検出する表示パネルの検査方法］
以下、本実施の形態では、画素回路を構成する各トランジスタのうち、特に、駆動トランジスタ４０１が電流リークを発生させる場合の検査方法を具体的に説明する。
図６Ａは、実施の形態１に係る画素回路の動作状態を表す回路図である。また、図６Ｂは、実施の形態１に係る画素回路の動作状態を表す等価回路図である。また、図７は、実施の形態１に係る表示パネルの検査方法を説明する動作フローチャートである。また、図８は、実施の形態１に係る表示パネルの検査方法を説明するタイミングチャートである。図６Ａ及び図６Ｂには、上記ステップＳ２０における回路状態の一例が示されている。
まず、表示パネル制御回路１２は、駆動トランジスタ４０１のゲート−ソース間に、閾値電圧Ｖｔｈ以下の初期電圧を印加しておく（Ｓ１１）。
次に、表示パネル制御回路１２は、図８に示すように、時刻ｔ０において、走査線４２５にハイレベルの電圧を供給して、イネーブルトランジスタ４０５を導通状態にする。これにより、正電源線から電源電圧ＶＴＦＴを駆動トランジスタ４０１のドレインに印加する（Ｓ２１）。また、表示パネル制御回路１２は、走査線４２４、走査線４２６、及び走査線４２７にローレベルの電圧を供給して、選択トランジスタ４０４、参照トランジスタ４０６、及び初期化トランジスタ４０７を非導通状態にする。また、データ線４３４電圧ＶＤＡを、有機ＥＬ素子４０２が発光しない電圧（Ｌ）に設定する。
次に、演算部１３は、ステップＳ１１で電源電圧ＶＴＦＴが駆動トランジスタ４０１のドレインに印加された瞬間には発光せず、当該瞬間から所定の期間経過後に発光した画素４００が存在するか否かを検査する（Ｓ３１）。
制御部１０は、電源電圧ＶＴＦＴを駆動トランジスタ４０１のドレインに印加した瞬間には発光せず、当該瞬間から所定の期間経過後に発光した画素４００が検出された場合（Ｓ３１でＹ）、駆動トランジスタ４０１にリーク電流が発生している画素４００、いわゆるリーク不良画素であると判定する（Ｓ４１）。
本回路動作では、例えば、図６Ｂに示されたように、駆動トランジスタ４０１のゲート−ドレイン間に接合不良がある画素４００を検出することが可能となる。具体的には、上記所定の期間の経過中に、例えば、駆動トランジスタ４０１のドレインに電源電圧ＶＴＦ Ｔが供給されているので、上記接合不良により駆動トランジスタ４０１のドレインからゲートへとリーク電流が流れ出す。これにより、図８に示すように、駆動トランジスタ４０１のゲート電圧は、経時的に、電源電圧ＶＴＦＴへ向かって上昇する。図８において、時刻ｔ１１には、リーク電流が流れ駆動トランジスタ４０１のゲート電圧が上昇し始める。そして、時刻ｔ２１には、駆動トランジスタ４０１のゲート−ソース間電圧は、閾値電圧Ｖｔｈより大きい電圧となり、有機ＥＬ素子４０２が発光を開始する。そして、時刻ｔ３１、つまり、上記所定の期間（時刻ｔ０−ｔ３１）経過後において、制御部１０は、リーク不良画素の発光を検出する。
一方、制御部１０は、電源電圧ＶＴＦＴを駆動トランジスタ４０１のドレインに印加した瞬間には発光せず、時刻ｔ３１（当該瞬間から所定の期間経過後）でも発光しない画素４００（Ｓ３１でＮ）を、正常画素であると判定する（Ｓ５１）。
以上の検査方法により、微小なリーク電流により経時的に変化する駆動トランジスタ４０１を高精度に検査できる。よって、出荷後に輝点不良または滅点不良へと転化する可能性のある画素４００を有する表示パネル４を流出させることを防止できる。
（実施の形態２）
本実施の形態では、選択トランジスタ４０４に電流リークが発生する場合の表示パネルの検査方法について説明する。本実施の形態に係る表示パネルの検査方法は、実施の形態１に係る表示パネルの検査方法と比較して、画素４００の回路構成が同じで、リーク不良画素の検出手順のみが異なる。以下、実施の形態１と同じ点は説明を省略し、異なる点を中心に説明する。
［１．選択トランジスタの電流リークを検出する表示パネルの検査方法１］
図９Ａは、実施の形態２に係る画素回路の動作状態を表す回路図である。また、図９Ｂは、実施の形態２に係る画素回路の動作状態を表す等価回路図である。また、図１０は、実施の形態２に係る表示パネルの検査方法を説明する動作フローチャートである。また、図１１は、実施の形態２に係る表示パネルの検査方法を説明するタイミングチャートである。
まず、表示パネル制御回路１２は、駆動トランジスタ４０１のゲート−ソース間に、閾値電圧Ｖｔｈ以下の初期電圧を印加しておく（Ｓ１２）。
次に、表示パネル制御回路１２は、図１１に示すように、時刻ｔ０において、走査線４２４及び走査線４２５にハイレベルの電圧を供給して、選択トランジスタ４０４及びイネーブルトランジスタ４０５を導通状態にする（Ｓ２２）。これにより、正電源線から電源電圧ＶＴＦＴを駆動トランジスタ４０１のドレインに印加する。また、表示パネル制御回路１２は、走査線４２６及び走査線４２７にローレベルの電圧を供給して、参照トランジスタ４０６及び初期化トランジスタ４０７を非導通状態にする。また、データ線４３４電圧ＶＤＡを、有機ＥＬ素子４０２が発光しない電圧（Ｌ）に設定する。ここで、走査線４２４に供給されるハイレベルの電圧とは、駆動トランジスタ４０１のゲートに印加されたなら駆動トランジスタ４０１のゲート−ソース間電圧が閾値電圧Ｖｔｈ以上となる検査電圧である。
次に、演算部１３は、ステップＳ２２で走査線４２４に上記検査電圧が供給された時点には発光せず、当該時点から所定の期間経過後に発光した画素４００が存在するか否かを検査する（Ｓ３２）。
制御部１０は、走査線４２４に上記検査電圧が供給された時点には発光せず、当該時点から所定の期間経過後に発光した画素４００が検出された場合（Ｓ３２でＹ）、選択トランジスタ４０４にリーク電流が発生している画素４００、いわゆるリーク不良画素であると判定する（Ｓ４２）。
本回路動作では、例えば、図９Ｂに示されたように、選択トランジスタ４０４のゲート−ソース間またはゲート−ドレイン間に接合不良がある画素４００を検出することが可能となる。具体的には、上記所定の期間の経過中に、例えば、選択トランジスタ４０４のゲートに、選択トランジスタ４０４が導通状態となるハイレベルの走査線電圧Ｖ４２４が供給されているので、上記接合不良により選択トランジスタ４０４のゲートからソース、または、ゲートからドレインを経由してソースへとリーク電流が流れ出す。これにより、図１１に示すように、駆動トランジスタ４０１のゲート電圧は、経時的に、走査線電圧Ｖ４ ２４へ向かって上昇する。ここで、走査線電圧Ｖ４２４は、上記検査電圧である。よって、図１１において、時刻ｔ１２には、リーク電流が流れ駆動トランジスタ４０１のゲート電圧が上昇し始める。そして、時刻ｔ２２には、駆動トランジスタ４０１のゲート−ソース間電圧は、閾値電圧Ｖｔｈより大きい電圧となり、有機ＥＬ素子４０２が発光を開始する。そして、時刻ｔ３２、つまり、上記所定の期間（時刻ｔ０−ｔ３２）経過後において、制御部１０は、リーク不良画素の発光を検出する。なお、選択トランジスタ４０４が導通状態となるハイレベルの走査線電圧Ｖ４２４は、例えば、２８Ｖである。
一方、制御部１０は、走査線４２４に上記検査電圧が供給された時点には発光せず、時刻ｔ３２（当該瞬間から所定の期間経過後）でも発光しない画素４００（Ｓ３２でＮ）を、正常画素であると判定する（Ｓ５２）。
以上の検査方法により、微小なリーク電流により経時的に変化する選択トランジスタ４０４を高精度に検査できる。よって、出荷後に輝点不良または滅点不良へと転化する可能性のある画素４００を有する表示パネル４を流出させることを防止できる。
なお、上記ステップＳ２２において、時刻ｔ０に走査線４２４及び走査線４２５にハイレベルの電圧を供給して、選択トランジスタ４０４及びイネーブルトランジスタ４０５を同時に導通状態としたが、これに限られない。上記ステップＳ２２において、例えば、まず、時刻ｔ０において、走査線４２５にハイレベルの電圧を供給してイネーブルトランジスタ４０５を導通状態としておく。次に、時刻ｔ０から所定の期間経過後である時刻ｔ０１に、走査線４２４にハイレベルの電圧を供給して選択トランジスタ４０４を導通状態としてもよい。これによれば、まず、時刻ｔ０〜時刻ｔ０１において、実施の形態１に係る駆動トランジスタ４０１の電流リーク検査方法が実現できる。そして、駆動トランジスタ４０１の検査の実施後、時刻ｔ０１以降にて、選択トランジスタ４０４の電流リーク検査が実施される。これによれば、リーク不良画素の原因となるトランジスタを、より高精度に特定することが可能となる。
［２．選択トランジスタの電流リークを検出する表示パネルの検査方法２］
上記実施の形態２に係る表示パネルの検査方法では、選択トランジスタ４０４の接合不良の度合い、つまり、ゲート、ソース及びドレイン間の抵抗値により、選択トランジスタ４０４の電流リーク不良を効果的に検出できない場合がある。例えば、選択トランジスタ４０４のゲート−ソース間またはゲート−ドレイン間に接合不良などがある場合、ステップＳ２２において走査線４２４にハイレベルの走査線電圧Ｖ４２４を印加しても、駆動トランジスタ４０１のゲート電圧が経時的に上昇しないことが想定される。例えば、走査線４２４に印加された上記走査線電圧Ｖ４２４により選択トランジスタ４０４のゲートからソースまたはドレインに流れ込むリーク電流が、駆動トランジスタ４０１のゲートに向かって流れずに、データ線４３４に向かって流れ込む。この場合には、選択トランジスタ４０４に電流リーク不良があるにもかかわらず、所定の期間経過後であっても、駆動トランジスタ４０１のゲート−ソース間電圧は上昇せず、有機ＥＬ素子４０２は発光しない。
これに対して、本実施の形態の変形例１に係る表示パネルの検査方法によれば、選択トランジスタ４０４で発生したリーク電流を、効果的かつ選択的に保持容量素子４０３へ充電することが可能となる。以下、実施の形態２の変形例１に係る表示パネルの検査方法について説明する。
図１２は、実施の形態２の変形例１に係る画素回路の動作状態を表す等価回路図である。また、図１３は、実施の形態２の変形例１に係る表示パネルの検査方法を説明する動作フローチャートである。また、図１４は、実施の形態２の変形例１に係る表示パネルの検査方法を説明するタイミングチャートである。
まず、表示パネル制御回路１２は、駆動トランジスタ４０１のゲート−ソース間に、閾値電圧Ｖｔｈ以下の初期電圧を印加しておく（Ｓ１３）。
次に、表示パネル制御回路１２は、図１４に示すように、時刻ｔ０において、走査線４２５にハイレベルの電圧を供給して、イネーブルトランジスタ４０５を導通状態にする。これにより、正電源線から電源電圧ＶＴＦＴを駆動トランジスタ４０１のドレインに印加する。また、表示パネル制御回路１２は、走査線４２６及び走査線４２７にローレベルの電圧を供給して、参照トランジスタ４０６及び初期化トランジスタ４０７を非導通状態にする。また、データ線４３４電圧ＶＤＡを、有機ＥＬ素子４０２が発光しない電圧（Ｌ）に設定する。さらに、表示パネル制御回路１２は、走査線４２４に、行順次走査における１水平走査期間の２倍の期間（２Ｈ）をパルス幅とするパルス信号を検査電圧として連続出力することにより、選択トランジスタ４０４のゲートに２Ｈの期間をパルス幅とするパルス信号を連続印加する（Ｓ２３）。これにより、選択トランジスタ４０４を間欠的に導通状態にする。なお、本ステップで選択トランジスタ４０４のゲートに印加されるパルス信号のピーク電圧は、例えば、２８Ｖである。
次に、演算部１３は、ステップＳ２３で電源電圧ＶＴＦＴが駆動トランジスタ４０１のドレインに印加された瞬間には発光せず、当該瞬間から所定の期間経過後に発光した画素４００が存在するか否かを検査する（Ｓ３３）。
制御部１０は、選択トランジスタ４０４のゲートに上記パルス信号の供給が開始された時点には発光せず、当該時点から所定の期間経過後に発光した画素４００が検出された場合（Ｓ３３でＹ）、選択トランジスタ４０４にリーク電流が発生している画素４００、いわゆるリーク不良画素であると判定する（Ｓ４３）。
本回路動作では、例えば、図１２に示されたように、選択トランジスタ４０４のゲート−ソース間の等価回路がツェナダイオードで表されるような接合不良形態がある画素４００を検出することが可能となる。具体的には、上記所定の期間の経過中に、選択トランジスタ４０４のゲートに、２Ｈパルス幅を有するパルス信号を供給する。これにより、選択トランジスタ４０４のゲートからデータ線４３４に向かって電流は流れず、選択トランジスタ４０４のゲートからソースを経由して保持容量素子４０３に向かって、いわゆるピーク整流された電流が流れる。これにより、図１４に示すように、駆動トランジスタ４０１のゲート電圧は、経時的に、走査線電圧Ｖ４２４のパルス電圧ピーク値に向かって上昇する。図１４において、時刻ｔ１３には、保持容量素子４０３へ向かってリーク電流が流れ駆動トランジスタ４０１のゲート電圧が上昇し始める。そして、時刻ｔ２３には、駆動トランジスタ４０１のゲート−ソース間電圧は、閾値電圧Ｖｔｈより大きい電圧となり、有機ＥＬ素子４０２が発光を開始する。そして、時刻ｔ３３、つまり、上記所定の期間（時刻ｔ０−ｔ３３）経過後において、制御部１０は、リーク不良画素の発光を検出する。
一方、制御部１０は、選択トランジスタ４０４のゲートに上記パルス信号の供給が開始された時点には発光せず、時刻ｔ３３（当該瞬間から所定の期間経過後）でも発光しない画素４００（Ｓ３３でＮ）を、正常画素であると判定する（Ｓ５３）。
以上の検査方法により、微小なリーク電流により経時的に変化する選択トランジスタ４０４を高精度に検査できる。よって、出荷後に輝点不良または滅点不良へと転化する画素を有する表示パネル４を流出させることを防止できる。
なお、上記変形例１では、ステップＳ２３において、走査線４２４に、行順次走査における１水平走査期間の２倍の期間（２Ｈ）をパルス幅とするパルス信号を連続出力したが、選択トランジスタ４０４のゲート−ソース間の接合形態及び抵抗値に応じて、２Ｈよりも長いパルス幅を有するパルス信号を連続出力してもよい。
なお、上記ステップＳ２３において、時刻ｔ０に走査線４２４及び走査線４２５にハイレベルの電圧を供給して、選択トランジスタ４０４及びイネーブルトランジスタ４０５を同時に導通状態としたが、これに限られない。上記ステップＳ２３において、例えば、まず、時刻ｔ０において、走査線４２５にハイレベルの電圧を供給してイネーブルトランジスタ４０５を導通状態としておく。次に、時刻ｔ０から所定の期間経過後である時刻ｔ０１に、走査線４２４にパルス信号を連続供給し始め選択トランジスタ４０４を導通状態としてもよい。これによれば、まず、時刻ｔ０〜時刻ｔ０１において、実施の形態１に係る駆動トランジスタ４０１の電流リーク検査方法が実現できる。そして、駆動トランジスタ４０１の検査の実施後、時刻ｔ０１以降にて、選択トランジスタ４０４の電流リーク検査が実施される。これによれば、リーク不良画素の原因となるトランジスタを、より高精度に特定することが可能となる。
［３．選択トランジスタの電流リークを検出する表示パネルの検査方法３］
上記実施の形態２及びその変形例１に係る表示パネルの検査方法は、選択トランジスタ４０４のゲート−ソース間またはゲート−ドレイン間の電流リーク不良を検出するものである。これに対して、本実施の形態の変形例２では、選択トランジスタ４０４のソース−ドレイン間の電流リーク不良を検出するものである。以下、実施の形態２の変形例２に係る表示パネルの検査方法について説明する。
図１５Ａは、実施の形態２の変形例２係る画素回路の動作状態を表す回路図である。また、図１５Ｂは、実施の形態２の変形例２に係る画素回路の動作状態を表す等価回路図である。また、図１６は、実施の形態２の変形例２に係る表示パネルの検査方法を説明する動作フローチャートである。また、図１７は、実施の形態２の変形例２に係る表示パネルの検査方法を説明するタイミングチャートである。
まず、表示パネル制御回路１２は、駆動トランジスタ４０１のゲート−ソース間に、閾値電圧Ｖｔｈ以下の初期電圧を印加しておく（Ｓ１４）。
次に、表示パネル制御回路１２は、図１７に示すように、時刻ｔ０において、走査線４２５にハイレベルの電圧を供給して、イネーブルトランジスタ４０５を導通状態にする。これにより、正電源線から電源電圧ＶＴＦＴを駆動トランジスタ４０１のドレインに印加する。また、表示パネル制御回路１２は、走査線４２４、４２６及び４２７にローレベルの電圧を供給して、選択トランジスタ４０４、参照トランジスタ４０６及び初期化トランジスタ４０７を非導通状態にする。この状態で、データ線４３４電圧ＶＤＡを、有機ＥＬ素子４０２が発光する電圧（Ｈ）に設定する（Ｓ２４）。ここで、データ線４３４に供給される、有機ＥＬ素子４０２が発光する電圧（Ｈ）とは、駆動トランジスタ４０１のゲートに印加されたなら駆動トランジスタ４０１のゲート−ソース間電圧が閾値電圧Ｖｔｈ以上となる検査電圧である。なお、本ステップにおいてデータ線４３４に設定される電圧Ｖ ＤＡは、例えば、１２Ｖである。
次に、演算部１３は、ステップＳ２４でデータ線４３４に上記検査電圧が供給された時点には発光せず、当該時点から所定の期間経過後に発光した画素４００が存在するか否かを検査する（Ｓ３４）。
制御部１０は、データ線４３４に上記検査電圧が供給された時点には発光せず、当該時点から所定の期間経過後に発光した画素４００が検出された場合（Ｓ３４でＹ）、選択トランジスタ４０４にリーク電流が発生している画素４００、いわゆるリーク不良画素であると判定する（Ｓ４４）。
本回路動作では、例えば、図１５Ｂに示されたように、選択トランジスタ４０４のソース−ドレイン間に接合不良がある画素４００を検出することが可能となる。具体的には、上記所定の期間の経過中に、例えば、データ線４３４に有機ＥＬ素子４０２が発光する電圧（Ｈ）が供給されている。これにより、上記接合不良により選択トランジスタ４０４のドレインからソースへとリーク電流が流れ出す。これにより、図１７に示すように、駆動トランジスタ４０１のゲート電圧は、経時的に、データ線４３４電圧ＶＤＡへ向かって上昇する。ここで、データ線４３４電圧ＶＤＡは、上記検査電圧である。よって、図１７において、時刻ｔ１４には、リーク電流が流れ駆動トランジスタ４０１のゲート電圧が上昇し始める。そして、時刻ｔ２４には、駆動トランジスタ４０１のゲート−ソース間電圧は、閾値電圧Ｖｔｈより大きい電圧となり、有機ＥＬ素子４０２が発光を開始する。そして、時刻ｔ３４、つまり、上記所定の期間（時刻ｔ０−ｔ３４）経過後において、制御部１０は、リーク不良画素の発光を検出する。
一方、制御部１０は、データ線４３４に上記検査電圧が供給された時点には発光せず、時刻ｔ３４（当該瞬間から所定の期間経過後）でも発光しない画素４００（Ｓ３４でＮ）を、正常画素であると判定する（Ｓ５４）。
以上の検査方法により、微小なリーク電流により経時的に変化する選択トランジスタ４０４を高精度に検査できる。よって、出荷後に輝点不良または滅点不良へと転化する画素を有する表示パネル４を流出させることを防止できる。
なお、上記ステップＳ２４において、時刻ｔ０にデータ線４３４及び走査線４２５にハイレベルの電圧を供給したが、これに限られない。上記ステップＳ２４において、例えば、まず、時刻ｔ０において、走査線４２５にハイレベルの電圧を供給してイネーブルトランジスタ４０５を導通状態としておく。次に、時刻ｔ０から所定の期間経過後である時刻ｔ０１に、データ線４３４に上記検査電圧を供給してもよい。これによれば、まず、時刻ｔ０〜時刻ｔ０１において、実施の形態１に係る駆動トランジスタ４０１の電流リーク検査方法が実現できる。そして、駆動トランジスタ４０１の検査の実施後、時刻ｔ０１以降にて、選択トランジスタ４０４の電流リーク検査が実施される。これによれば、リーク不良画素の原因となるトランジスタを、より高精度に特定することが可能となる。
（実施の形態３）
本実施の形態では、参照トランジスタ４０６に電流リークが発生する場合の表示パネルの検査方法について説明する。本実施の形態に係る表示パネルの検査方法は、実施の形態１に係る表示パネルの検査方法と比較して、画素４００の回路構成が同じで、リーク不良画素の検出手順のみが異なる。以下、実施の形態１と同じ点は説明を省略し、異なる点を中心に説明する。
［１．参照トランジスタの電流リークを検出する表示パネルの検査方法１］
図１８Ａは、実施の形態３に係る画素回路の動作状態を表す回路図である。また、図１８Ｂは、実施の形態３に係る画素回路の動作状態を表す等価回路図である。また、図１９は、実施の形態３に係る表示パネルの検査方法を説明する動作フローチャートである。また、図２０は、実施の形態３に係る表示パネルの検査方法を説明するタイミングチャートである。
まず、表示パネル制御回路１２は、駆動トランジスタ４０１のゲート−ソース間に、閾値電圧Ｖｔｈ以下の初期電圧を印加しておく（Ｓ１５）。
次に、表示パネル制御回路１２は、図２０に示すように、時刻ｔ０において、走査線４２６及び走査線４２５にハイレベルの電圧を供給して、参照トランジスタ４０６及びイネーブルトランジスタ４０５を導通状態にする（Ｓ２５）。これにより、正電源線から電源電圧ＶＴＦＴを駆動トランジスタ４０１のドレインに印加する。また、表示パネル制御回路１２は、走査線４２４及び走査線４２７にローレベルの電圧を供給して、選択トランジスタ４０４及び初期化トランジスタ４０７を非導通状態にする。また、データ線４３４電圧ＶＤＡを、有機ＥＬ素子４０２が発光しない電圧（Ｌ）に設定する。ここで、走査線４２６に供給されるハイレベルの電圧とは、駆動トランジスタ４０１のゲートに印加されたなら駆動トランジスタ４０１のゲート−ソース間電圧が閾値電圧Ｖｔｈ以上となる検査電圧である。
次に、演算部１３は、ステップＳ２５で走査線４２６に上記検査電圧が供給された時点には発光せず、当該時点から所定の期間経過後に発光した画素４００が存在するか否かを検査する（Ｓ３５）。
制御部１０は、走査線４２６に上記検査電圧が供給された時点には発光せず、当該時点から所定の期間経過後に発光した画素４００が検出された場合（Ｓ３５でＹ）、参照トランジスタ４０６にリーク電流が発生している画素４００、いわゆるリーク不良画素であると判定する（Ｓ４４）。
本回路動作では、例えば、図１８Ｂに示されたように、参照トランジスタ４０６のゲート−ソース間またはゲート−ドレイン間に接合不良がある画素４００を検出することが可能となる。具体的には、上記所定の期間の経過中に、例えば、参照トランジスタ４０６のゲートに走査線電圧Ｖ４２６が供給されているので、上記接合不良により参照トランジスタ４０６のゲートからソース、または、ゲートからドレインを経由してソースへとリーク電流が流れ出す。これにより、図２０に示すように、駆動トランジスタ４０１のゲート電圧は、経時的に、走査線電圧Ｖ４２６へ向かって上昇する。ここで、走査線電圧Ｖ４２６は、上記検査電圧である。よって、図２０において、時刻ｔ１５には、リーク電流が流れ駆動トランジスタ４０１のゲート電圧が上昇し始める。そして、時刻ｔ２５には、駆動トランジスタ４０１のゲート−ソース間電圧は、閾値電圧Ｖｔｈより大きい電圧となり、有機ＥＬ素子４０２が発光を開始する。そして、時刻ｔ３５、つまり、上記所定の期間（時刻ｔ０−ｔ３５）経過後において、制御部１０は、リーク不良画素の発光を検出する。
一方、制御部１０は、走査線４２６に上記検査電圧が供給された時点には発光せず、時刻ｔ３５（当該瞬間から所定の期間経過後）でも発光しない画素４００（Ｓ３５でＮ）を、正常画素であると判定する（Ｓ５５）。
以上の検査方法により、微小なリーク電流により経時的に変化する参照トランジスタ４０６を高精度に検査できる。よって、出荷後に輝点不良または滅点不良へと転化する画素を有する表示パネル４を流出させることを防止できる。
なお、上記ステップＳ２５において、時刻ｔ０に走査線４２６及び走査線４２５にハイレベルの電圧を供給して、参照トランジスタ４０６及びイネーブルトランジスタ４０５を同時に導通状態としたが、これに限られない。上記ステップＳ２５において、例えば、まず、時刻ｔ０において、走査線４２５にハイレベルの電圧を供給してイネーブルトランジスタ４０５を導通状態としておく。次に、時刻ｔ０から所定の期間経過後である時刻ｔ０１に、走査線４２６にハイレベルの電圧を供給して参照トランジスタ４０６を導通状態としてもよい。これによれば、まず、時刻ｔ０〜時刻ｔ０１において、実施の形態１に係る駆動トランジスタ４０１の電流リーク検査方法が実現できる。そして、駆動トランジスタ４０１の検査の実施後、時刻ｔ０１以降にて、参照トランジスタ４０６の電流リーク検査が実施される。これによれば、リーク不良画素の原因となるトランジスタを、より高精度に特定することが可能となる。
［２．参照トランジスタの電流リークを検出する表示パネルの検査方法２］
上記実施の形態３に係る表示パネルの検査方法では、参照トランジスタ４０６の接合不良の度合い、つまり、ゲート、ソース及びドレイン間の抵抗値により、参照トランジスタの電流リーク不良を効果的に検出できない場合がある。例えば、参照トランジスタ４０６のゲート−ソース間またはゲート−ドレイン間に接合不良などがある場合、ステップＳ２５において走査線４２６にハイレベルの走査線電圧Ｖ４２６を印加しても、駆動トランジスタ４０１のゲート電圧が経時的に上昇しないことが想定される。例えば、走査線４２６に印加された上記走査線電圧Ｖ４２６により参照トランジスタ４０６のゲートからソースまたはドレインに流れ込むリーク電流が、駆動トランジスタ４０１のゲートに向かって流れずに、参照電源線に向かって流れ込む。この場合には、参照トランジスタ４０６に電流リーク不良があるにもかかわらず、所定の期間経過後であっても、駆動トランジスタ４０１のゲート−ソース間電圧は上昇せず、有機ＥＬ素子４０２は発光しない。
これに対して、本実施の形態の変形例１に係る表示パネルの検査方法によれば、参照トランジスタ４０６で発生したリーク電流を、効果的かつ選択的に保持容量素子４０３へ充電することが可能となる。以下、実施の形態３の変形例１に係る表示パネルの検査方法について説明する。
図２１は、実施の形態３の変形例１に係る画素回路の動作状態を表す等価回路図である。また、図２２は、実施の形態３の変形例１に係る表示パネルの検査方法を説明する動作フローチャートである。また、図２３は、実施の形態３の変形例１に係る表示パネルの検査方法を説明するタイミングチャートである。
まず、表示パネル制御回路１２は、駆動トランジスタ４０１のゲート−ソース間に、閾値電圧Ｖｔｈ以下の初期電圧を印加しておく（Ｓ１６）。
次に、表示パネル制御回路１２は、図２３に示すように、時刻ｔ０において、走査線４２５にハイレベルの電圧を供給して、イネーブルトランジスタ４０５を導通状態にする。これにより、正電源線から電源電圧ＶＴＦＴを駆動トランジスタ４０１のドレインに印加する。また、表示パネル制御回路１２は、走査線４２４及び走査線４２７にローレベルの電圧を供給して、選択トランジスタ４０４及び初期化トランジスタ４０７を非導通状態にする。また、データ線４３４電圧ＶＤＡを、有機ＥＬ素子４０２が発光しない電圧（Ｌ）に設定する。さらに、表示パネル制御回路１２は、走査線４２６に、行順次走査における１水平走査期間の２倍の期間（２Ｈ）をパルス幅とするパルス信号を検査電圧として連続出力することにより、参照トランジスタ４０６のゲートに２Ｈの期間をパルス幅とするパルス信号を連続印加する（Ｓ２６）。これにより、参照トランジスタ４０６を間欠的に導通状態にする。なお、本ステップで参照トランジスタ４０６のゲートに印加されるパルス信号のピーク電圧は、例えば、２８Ｖである。
次に、演算部１３は、ステップＳ２６で電源電圧ＶＴＦＴが駆動トランジスタ４０１のドレインに印加された瞬間には発光せず、当該瞬間から所定の期間経過後に発光した画素４００が存在するか否かを検査する（Ｓ３６）。
制御部１０は、参照トランジスタ４０６のゲートに上記パルス信号の供給が開始された時点には発光せず、当該時点から所定の期間経過後に発光した画素４００が検出された場合（Ｓ３６でＹ）、参照トランジスタ４０６にリーク電流が発生している画素４００、いわゆるリーク不良画素であると判定する（Ｓ４６）。
本回路動作では、例えば、図２１に示されたように、参照トランジスタ４０６のゲート−ソース間の等価回路がツェナダイオードで表されるような接合不良形態がある画素４００を検出することが可能となる。具体的には、上記所定の期間の経過中に、参照トランジスタ４０６のゲートに、２Ｈパルス幅を有するパルス信号を供給する。これにより、参照トランジスタ４０６のゲートから参照電源線に向かって電流は流れず、参照トランジスタ４０６のゲートからソースを経由して保持容量素子４０３に向かって、いわゆるピーク整流された電流が流れる。これにより、図２３に示すように、駆動トランジスタ４０１のゲート電圧は、経時的に、走査線電圧Ｖ４２６のピーク電圧値に向かって上昇する。図２３において、時刻ｔ１６には、保持容量素子４０３へ向かってリーク電流が流れ駆動トランジスタ４０１のゲート電圧が上昇し始める。そして、時刻ｔ２６には、駆動トランジスタ４０１のゲート−ソース間電圧は、閾値電圧Ｖｔｈより大きい電圧となり、有機ＥＬ素子４０２が発光を開始する。そして、時刻ｔ３６、つまり、上記所定の期間（時刻ｔ０−ｔ３６）経過後において、制御部１０は、リーク不良画素の発光を検出する。
一方、制御部１０は、参照トランジスタ４０６のゲートに上記パルス信号の供給が開始された時点には発光せず、時刻ｔ３６（当該瞬間から所定の期間経過後）でも発光しない画素４００（Ｓ３６でＮ）を、正常画素であると判定する（Ｓ５６）。
以上の検査方法により、微小なリーク電流により経時的に変化する参照トランジスタ４０６を高精度に検査できる。よって、出荷後に輝点不良または滅点不良へと転化する可能性のある画素４００を有する表示パネル４を流出させることを防止できる。
なお、上記変形例１では、ステップＳ２６において、走査線４２６に、行順次走査における１水平走査期間の２倍の期間（２Ｈ）をパルス幅とするパルス信号を連続出力したが、参照トランジスタ４０６のゲート−ソース間の接合形態及び抵抗値に応じて、２Ｈよりも長いパルス幅を有するパルス信号を連続出力してもよい。
なお、上記ステップＳ２６において、時刻ｔ０に走査線４２６及び走査線４２５にハイレベルの電圧を供給して、参照トランジスタ４０６及びイネーブルトランジスタ４０５を同時に導通状態としたが、これに限られない。上記ステップＳ２６において、例えば、まず、時刻ｔ０において、走査線４２５にハイレベルの電圧を供給してイネーブルトランジスタ４０５を導通状態としておく。次に、時刻ｔ０から所定の期間経過後である時刻ｔ０１に、走査線４２６にパルス信号を連続供給し始め参照トランジスタ４０６を導通状態としてもよい。これによれば、まず、時刻ｔ０〜時刻ｔ０１において、実施の形態１に係る駆動トランジスタ４０１の電流リーク検査方法が実現できる。そして、駆動トランジスタ４０１の検査の実施後、時刻ｔ０１以降にて、参照トランジスタ４０６の電流リーク検査が実施される。これによれば、リーク不良画素の原因となるトランジスタを、より高精度に特定することが可能となる。
［３．参照トランジスタの電流リークを検出する表示パネルの検査方法３］
上記実施の形態３及びその変形例１に係る表示パネルの検査方法は、参照トランジスタ４０６のゲート−ソース間またはゲート−ドレイン間の電流リーク不良を検出するものである。これに対して、本実施の形態の変形例２では、参照トランジスタ４０６のソース−ドレイン間の電流リーク不良を検出するものである。以下、実施の形態３の変形例２に係る表示パネルの検査方法について説明する。
図２４Ａは、実施の形態３の変形例２係る画素回路の動作状態を表す回路図である。また、図２４Ｂは、実施の形態３の変形例２に係る画素回路の動作状態を表す等価回路図である。また、図２５は、実施の形態３の変形例２に係る表示パネルの検査方法を説明する動作フローチャートである。また、図２６は、実施の形態３の変形例２に係る表示パネルの検査方法を説明するタイミングチャートである。
まず、表示パネル制御回路１２は、駆動トランジスタ４０１のゲート−ソース間に、閾値電圧Ｖｔｈ以下の初期電圧を印加しておく（Ｓ１７）。
次に、表示パネル制御回路１２は、図２６に示すように、時刻ｔ０において、走査線４２５にハイレベルの電圧を供給して、イネーブルトランジスタ４０５を導通状態にする。これにより、正電源線から電源電圧ＶＴＦＴを駆動トランジスタ４０１のドレインに印加する。また、表示パネル制御回路１２は、走査線４２４、４２６及び４２７にローレベルの電圧を供給して、選択トランジスタ４０４、参照トランジスタ４０６及び初期化トランジスタ４０７を非導通状態にする。この状態で、参照電源線の電圧を、参照電圧ＶＲＥＦよりも大きい電圧に設定する（Ｓ２７）。ここで、参照電源線に供給される、参照電圧Ｖ ＲＥＦよりも大きい電圧とは、駆動トランジスタ４０１のゲートに印加されたなら駆動トランジスタ４０１のゲート−ソース間電圧が閾値電圧Ｖｔｈ以上となる検査電圧である。なお、本ステップにおいて参照電源線に設定される電圧は、例えば、１２Ｖである。
次に、演算部１３は、ステップＳ２７で参照電源線に上記検査電圧が供給された時点には発光せず、当該時点から所定の期間経過後に発光した画素４００が存在するか否かを検査する（Ｓ３７）。
制御部１０は、参照電源線に上記検査電圧が供給された時点には発光せず、当該時点から所定の期間経過後に発光した画素４００が検出された場合（Ｓ３７でＹ）、参照トランジスタ４０６にリーク電流が発生している画素４００、いわゆるリーク不良画素であると判定する（Ｓ４７）。
本回路動作では、例えば、図２４Ｂに示されたように、参照トランジスタ４０６のソース−ドレイン間に接合不良がある画素４００を検出することが可能となる。具体的には、上記所定の期間の経過中に、例えば、参照電源線に有機ＥＬ素子４０２が発光する電圧（＞ＶＲＥＦ）が供給されている。これにより、上記接合不良により参照トランジスタ４０６のドレインからソースへとリーク電流が流れ出す。これにより、図２６に示すように、駆動トランジスタ４０１のゲート電圧は、経時的に、参照電源線電圧へ向かって上昇する。ここで、参照電源線の電圧は、上記検査電圧である。よって、図２６において、時刻ｔ１７には、リーク電流が流れ駆動トランジスタ４０１のゲート電圧が上昇し始める。そして、時刻ｔ２７には、駆動トランジスタ４０１のゲート−ソース間電圧は、閾値電圧Ｖｔｈより大きい電圧となり、有機ＥＬ素子４０２が発光を開始する。そして、時刻ｔ３７、つまり、上記所定の期間（時刻ｔ０−ｔ３７）経過後において、制御部１０は、リーク不良画素の発光を検出する。
なお、ステップＳ２７において、参照電源線に設定される電圧が参照電圧ＶＲＥＦであると、参照トランジスタ４０６のソース−ドレイン間にリーク不良があっても、駆動トランジスタ４０１のゲート−ソース間電圧が閾値電圧Ｖｔｈより大きな電圧へと経時変化しないことが想定される。よって、ステップＳ２７において参照電源線に設定される電圧は、参照電圧ＶＲＥＦより大きなが電圧が設定される。
一方、制御部１０は、参照電源線に上記検査電圧が供給された時点には発光せず、時刻ｔ３７（当該瞬間から所定の期間経過後）でも発光しない画素４００（Ｓ３７でＮ）を、正常画素であると判定する（Ｓ５７）。
以上の検査方法により、微小なリーク電流により経時的に変化する参照トランジスタ４０６を高精度に検査できる。よって、出荷後に輝点不良または滅点不良へと転化する画素を有する表示パネル４を流出させることを防止できる。
なお、上記ステップＳ２７において、時刻ｔ０に参照電源線及び走査線４２５にハイレベルの電圧を供給したが、これに限られない。上記ステップＳ２７において、例えば、まず、時刻ｔ０において、走査線４２５にハイレベルの電圧を供給してイネーブルトランジスタ４０５を導通状態としておく。次に、時刻ｔ０から所定の期間経過後である時刻ｔ０１に、参照電源線に上記検査電圧を供給してもよい。これによれば、まず、時刻ｔ０〜時刻ｔ０１において、実施の形態１に係る駆動トランジスタ４０１の電流リーク検査方法が実現できる。そして、駆動トランジスタ４０１の検査の実施後、時刻ｔ０１以降にて、参照トランジスタ４０６の電流リーク検査が実施される。これによれば、リーク不良画素の原因となるトランジスタを、より高精度に特定することが可能となる。
（効果など）
以上のように、本実施の形態に係る表示パネルの検査方法の一態様は、映像信号を反映した信号電圧がゲートに印加されることにより当該信号電圧に対応した駆動電流を流す駆動トランジスタ４０１と、駆動電流が流れることにより当該駆動電流に対応した輝度で発光する有機ＥＬ素子４０２と、ソース及びドレインの一方が駆動トランジスタ４０１のゲートに接続されたスイッチトランジスタとを含む画素４００が行列状に配置された表示パネル４の検査方法であって、駆動トランジスタ４０１のゲート−ソース間に閾値電圧Ｖｔｈ以下の初期電圧を印加する初期電圧印加ステップ（Ｓ１０）と、ゲート−ソース間に初期電圧が印加された状態の駆動トランジスタ４０１のドレインに駆動電流を発生させるための電源電圧ＶＴＦＴを印加する、または、スイッチトランジスタのソース及びドレインの他方またはゲートに、駆動トランジスタ４０１のゲートに印加されたなら駆動トランジスタ４０１のゲート−ソース間電圧が閾値電圧Ｖｔｈ以上となる電圧である検査電圧を印加する検査電圧印加ステップ（Ｓ２０）と、ステップＳ２０が実行された時点では発光せず所定の期間経過後に発光した有機ＥＬ素子４０２を有する画素４００を電流リーク不良画素であると判定する判定ステップ（Ｓ４０）とを含む。
これによれば、駆動トランジスタ４０１または駆動トランジスタ４０１のゲートに接続されたトランジスタにおいて電流リークが発生する場合、上記所定の期間の経過中に、上記トランジスタのソース、ドレイン及びゲートの間でリーク電流が流れ出す。これにより、駆動トランジスタ４０１のゲート電位が経時的に上昇する。結果的に、上記所定の期間経過後には、駆動トランジスタ４０１のゲート−ソース間電圧は、閾値電圧Ｖｔｈより大きい電圧となることで、駆動トランジスタ４０１が導通状態となり、有機ＥＬ素子４０２が発光する。よって、微小なリーク電流により経時的に変化するトランジスタを高精度に検査できる。よって、出荷後に輝点不良または滅点不良へと転化する画素を有する表示パネル４を流出させることを防止できる。
また、上記所定の期間は、全ての画素４００を走査する期間である１フレーム期間より長い期間であってもよい。
画素回路を構成する各トランジスタが、ソース、ドレイン、及びゲートの間で短絡不良などを有する場合、当該短絡不良のトランジスタを有する画素は、駆動トランジスタのドレインに電源電圧が供給された時点、または、駆動トランジスタのドレインに電源電圧が供給された状態で駆動トランジスタのゲートに接続された周辺のトランジスタに所定の電圧が印加された時点で輝点画素または滅点画素となる。しかしながら、微小なリーク電流が流れるトランジスタにより経時的に不良へと転化するリーク不良画素を、上記時点で検出することは困難である。これに対して、本態様によれば、上記時点では輝点画素とはならないが、１フレーム以上の期間経過後に輝点画素へと転化する可能性のあるリーク不良画素を高精度に検査することが可能である。
また、上記スイッチトランジスタは、ソース及びドレインの他方が信号電圧を伝達するデータ線４３４に接続され、ソース及びドレインの一方が駆動トランジスタ４０１のゲートに接続された選択トランジスタ４０４、及び、ソース及びドレインの他方が閾値電圧を検出するための参照電源線に接続され、ソース及びドレインの一方が駆動トランジスタ４０１のゲートに接続された参照トランジスタ４０６であり、検査電圧印加ステップでは、選択トランジスタ４０４と参照トランジスタ４０６とを非導通状態にし、データ線電圧Ｖ ＤＡを有機ＥＬ素子４０２が発光しない電圧に設定した状態で、駆動トランジスタ４０１のドレインに電源電圧ＶＴＦＴを印加し、判定ステップでは、駆動トランジスタ４０１のドレインに電源電圧ＶＴＦＴを印加した時には発光せず、所定の期間経過後に発光した有機ＥＬ素子４０２を有する画素４００の駆動トランジスタ４０１を電流リーク不良であると判定してもよい。
これにより、微小なリーク電流により経時的に変化する駆動トランジスタ４０１を高精度に検査できる。よって、出荷後に輝点不良または滅点不良へと転化する可能性のある画素４００を有する表示パネル４を流出させることを防止できる。
また、検査電圧印加ステップでは、駆動トランジスタ４０１のドレインに電源電圧ＶＴ ＦＴを印加した状態、かつ、データ線４３４の電圧を有機ＥＬ素子４０２が発光しない電圧に設定した状態で、検査電圧を選択トランジスタ４０４のゲートに印加して選択トランジスタ４０４を導通状態にし、判定ステップでは、選択トランジスタ４０４のゲートに検査電圧を印加した時には発光せず、当該検査電圧を印加した時から所定の期間経過後に発光した有機ＥＬ素子４０２を有する画素４００の選択トランジスタ４０４を、ソースまたはドレインとゲートとの間において電流リークが発生した不良であると判定してもよい。
これにより、微小なリーク電流により経時的に変化する選択トランジスタ４０４を高精度に検査できる。よって、出荷後に輝点不良または滅点不良へと転化する可能性のある画素４００を有する表示パネル４を流出させることを防止できる。
また、検査電圧印加ステップでは、選択トランジスタ４０４のゲートに、行順次走査における１水平走査期間の２倍以上の期間をパルス幅とするパルス信号を検査電圧として連続印加することにより、選択トランジスタ４０４を間欠的に導通状態にしてもよい。
これにより、選択トランジスタ４０４のゲート−ソース間に接合不良形態がある場合、選択トランジスタ４０４のゲートからデータ線４３４に向かって電流は流れず、選択トランジスタ４０４のゲートからソースを経由して保持容量素子４０３に向かって、いわゆるピーク整流された電流が流れる。このとき、駆動トランジスタ４０１のゲート電圧は、経時的に上昇する。そして、所定の期間経過後には、駆動トランジスタ４０１のゲート−ソース間電圧は、閾値電圧Ｖｔｈより大きい電圧となり、有機ＥＬ素子４０２が発光を開始する。よって、微小なリーク電流により経時的に変化する選択トランジスタ４０４を高精度に検査できる。
また、検査電圧印加ステップでは、駆動トランジスタ４０１のドレインに電源電圧ＶＴ ＦＴを印加した状態で、検査電圧を参照トランジスタ４０６のゲートに印加して参照トランジスタ４０６を導通状態にし、判定ステップでは、参照トランジスタ４０６のゲートに検査電圧を印加した時には発光せず、当該検査電圧を印加した時から所定の期間経過後に発光した有機ＥＬ素子４０２を有する画素４００の参照トランジスタ４０６を、ソースまたはドレインとゲートとの間において電流リークが発生した不良であると判定してもよい。
これにより、微小なリーク電流により経時的に変化する参照トランジスタ４０６を高精度に検査できる。よって、出荷後に輝点不良または滅点不良へと転化する可能性のある画素４００を有する表示パネル４を流出させることを防止できる。
また、検査電圧印加ステップでは、参照トランジスタ４０６のゲートに、行順次走査における１水平走査期間の２倍以上の期間をパルス幅とするパルス信号を検査電圧として連続印加することにより、参照トランジスタ４０６を間欠的に導通状態にしてもよい。
これにより、参照トランジスタ４０６のゲート−ソース間に接合不良形態がある場合、参照トランジスタ４０６のゲートから参照電源線に向かって電流は流れず、参照トランジスタ４０６のゲートからソースを経由して保持容量素子４０３に向かって、いわゆるピーク整流された電流が流れる。このとき、駆動トランジスタ４０１のゲート電圧は、経時的に上昇する。そして、所定の期間経過後には、駆動トランジスタ４０１のゲート−ソース間電圧は、閾値電圧Ｖｔｈより大きい電圧となり、有機ＥＬ素子４０２が発光を開始する。よって、微小なリーク電流により経時的に変化する参照トランジスタ４０６を高精度に検査できる。
また、検査電圧印加ステップでは、選択トランジスタ４０４と参照トランジスタ４０６とを非導通状態にし、駆動トランジスタ４０１のドレインに源電圧ＶＴＦＴを印加した状態で、データ線４３４の電圧を検査電圧に設定し、判定ステップでは、データ線４３４の電圧が上記検査電圧に設定された時点には発光せず、当該時点からから所定の期間経過後に発光した有機ＥＬ素子４０２を有する画素の選択トランジスタを、ソース−ドレイン間において電流リークが発生した不良であると判定してもよい。
これにより、微小なリーク電流により経時的に変化する選択トランジスタ４０４を高精度に検査できる。よって、出荷後に輝点不良または滅点不良へと転化する可能性のある画素を有する表示パネル４を流出させることを防止できる。
また、検査電圧印加ステップでは、選択トランジスタ４０４と参照トランジスタ４０６とを非導通状態にし、駆動トランジスタ４０１のドレインに電源電圧ＶＴＦＴを印加した状態で、参照電源線の電圧を検査電圧に設定し、判定ステップでは、参照電源線の電圧が上記検査電圧に設定された時点には発光せず、当該時点から所定の期間経過後に発光した有機ＥＬ素子４０２を有する画素４００の参照トランジスタ４０６を、ソース−ドレイン間において電流リークが発生した不良であると判定してもよい。
これにより、微小なリーク電流により経時的に変化する参照トランジスタ４０６を高精度に検査できる。よって、出荷後に輝点不良または滅点不良へと転化する可能性のある画素を有する表示パネル４を流出させることを防止できる。
また、本実施の形態に係る表示パネルの製造方法の一態様は、駆動トランジスタ４０１と有機ＥＬ素子４０２とソースが駆動トランジスタ４０１のゲートに接続されたスイッチトランジスタとを基板上に形成する工程と、上述したいずれかの表示パネル４の検査方法を含む。
これにより、製造工程において、微小なリーク電流により経時的に変化するトランジスタを高精度に検査できる。よって、出荷後に輝点不良または滅点不良へと転化する可能性のある画素を有する表示パネル４を流出させることを防止できる。
（その他の実施の形態）
以上、実施の形態について述べてきたが、本実施の形態に係る表示パネルの検査方法及び表示パネルの製造方法は、上記実施の形態に限定されるものではない。上記実施の形態に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、実施の形態に係る表示パネルの製造方法を用いて製造した表示パネルも本発明に含まれる。
また、上記実施の形態では、本開示の表示パネル４が有する画素回路構成の一例を挙げたが、画素４００の回路構成は上記回路構成に限定されない。例えば、上記実施の形態１〜３では、正電源線と負電源線との間に、イネーブルトランジスタ４０５、駆動トランジスタ４０１及び有機ＥＬ素子４０２が、この順に配置されている構成を例示したが、これらの３素子が異なる順で配置されていてもよい。つまり、本開示の表示パネル４は、駆動トランジスタがｎ型であってもｐ型であっても、駆動トランジスタ４０１のドレイン及びソース、ならびに有機ＥＬ素子４０２のアノード及びカソードが、正電源線と負電源線との間の電流径路上に配置されていればよく、駆動トランジスタ４０１及び有機ＥＬ素子４０２の配置順には限定されない。
また、上記実施の形態１〜３において、選択トランジスタ４０４、イネーブルトランジスタ４０５、参照トランジスタ４０６、及び初期化トランジスタ４０７は、ｎ型であってもｐ型であっても、両方の組み合わせであってもよい。
また、上記実施の形態１〜３に係る表示パネルの検査方法及び製造方法では、有機ＥＬ素子４０２を用いた表示パネル４を検査する場合を例に述べたが、有機ＥＬ素子以外の発光素子を用いた表示パネル４の検査方法及び製造方法に適用してもよい。
また、本実施の形態に係る表示パネルの製造方法により製造された表示パネル４は、図２７に記載されたような薄型フラットＴＶに内蔵される。本実施の形態に係る表示パネルの検査方法及び表示パネルの製造方法により、出荷後に輝点不良または滅点不良へと転化する画素の流出が防止された、高品質な薄型フラットＴＶが実現される。
本発明は、特に、有機ＥＬ表示装置を内蔵する有機ＥＬフラットパネルディスプレイに有用であり、画質の均一性が要求されるディスプレイの検査装置及び検査方法として用いるのに最適である。
１ 表示パネル検査装置
４ 表示パネル
１０ 制御部
１１ カメラ制御回路
１２ 表示パネル制御回路
１３ 演算部
２０ カメラ
３０ 記憶部
４１ 表示部
４２ 走査線駆動回路
４３ データ線駆動回路
４００ 画素
４０１ 駆動トランジスタ
４０２ 有機ＥＬ素子
４０３ 保持容量素子
４０４ 選択トランジスタ
４０５ イネーブルトランジスタ
４０６ 参照トランジスタ
４０７ 初期化トランジスタ
４２４、４２５、４２６、４２７ 走査線
４３４ データ線

Claims (10)

  1. 映像信号を反映した信号電圧がゲートに印加されることにより前記信号電圧に対応した駆動電流を流す駆動トランジスタと、前記駆動電流が流れることにより前記駆動電流に対応した輝度で発光する発光素子と、ソース及びドレインの一方が前記駆動トランジスタのゲートに接続されたスイッチトランジスタとを含む画素が行列状に配置された表示パネルの検査方法であって、
    前記駆動トランジスタのゲート−ソース間に、当該駆動トランジスタの閾値電圧以下の初期電圧を印加する初期電圧印加ステップと、
    ゲート−ソース間に前記初期電圧が印加された状態の前記駆動トランジスタのソース及びドレインの一方に、前記駆動電流を発生させるための電源電圧を印加する、または、前記スイッチトランジスタのソース及びドレインの他方またはゲートに、前記駆動トランジスタのゲートに印加されたなら当該駆動トランジスタのゲート−ソース間電圧が前記閾値電圧以上となる電圧である検査電圧を印加する検査電圧印加ステップと、
    前記検査電圧印加ステップが実行された時点では発光せず、前記時点から所定の期間経過後に発光した発光素子を有する画素を電流リーク不良画素であると判定する判定ステップとを含む
    表示パネルの検査方法。
  2. 前記所定の期間は、全ての前記画素を走査する期間である１フレーム期間より長い期間である
    請求項１に記載の表示パネルの検査方法。
  3. 前記スイッチトランジスタは、前記ソース及びドレインの他方が前記信号電圧を伝達するデータ線に接続され、前記ソース及びドレインの一方が前記駆動トランジスタのゲートに接続された選択トランジスタ、及び、前記ソース及びドレインの他方が閾値電圧を検出するための参照電源線に接続され、前記ソース及びドレインの一方が前記駆動トランジスタのゲートに接続された参照トランジスタであり、
    前記検査電圧印加ステップでは、前記選択トランジスタと、前記参照トランジスタとを非導通状態にし、前記データ線電圧を前記発光素子が発光しない電圧に設定した状態で、前記駆動トランジスタのソース及びドレインの一方に、前記電源電圧を印加し、
    前記判定ステップでは、前記駆動トランジスタのソース及びドレインの一方に前記電源電圧を印加した時には発光せず、前記電源電圧を印加した時から所定の期間経過後に発光した発光素子を有する画素の前記駆動トランジスタを電流リーク不良であると判定する
    請求項１または２に記載の表示パネルの検査方法。
  4. 前記スイッチトランジスタは、前記ソース及びドレインの他方が前記信号電圧を伝達するデータ線に接続され、前記ソース及びドレインの一方が前記駆動トランジスタのゲートに接続された選択トランジスタであり、
    前記検査電圧印加ステップでは、前記駆動トランジスタのソース及びドレインの一方に前記電源電圧を印加した状態、かつ、前記データ線電圧を前記発光素子が発光しない電圧に設定した状態で、前記検査電圧を前記選択トランジスタのゲートに印加して前記選択トランジスタを導通状態にし、
    前記判定ステップでは、前記選択トランジスタのゲートに前記検査電圧を印加した時には発光せず、前記検査電圧を印加した時から所定の期間経過後に発光した発光素子を有する画素の前記選択トランジスタを、ソースまたはドレインとゲートとの間において電流リークが発生した不良であると判定する
    請求項１または２に記載の表示パネルの検査方法。
  5. 前記検査電圧印加ステップでは、前記選択トランジスタのゲートに、行順次走査における１水平走査期間の２倍以上の期間をパルス幅とするパルス信号を前記検査電圧として連続印加することにより、前記選択トランジスタを間欠的に導通状態にする
    請求項４に記載の表示パネルの検査方法。
  6. 前記スイッチトランジスタは、前記ソース及びドレインの他方が前記信号電圧を伝達するデータ線とは異なる参照電源線に接続され、前記ソース及びドレインの一方が前記駆動トランジスタのゲートに接続された参照トランジスタであり、
    前記検査電圧印加ステップでは、前記駆動トランジスタのソース及びドレインの一方に前記電源電圧を印加した状態で、前記検査電圧を前記参照トランジスタのゲートに印加して前記参照トランジスタを導通状態にし、
    前記判定ステップでは、前記参照トランジスタのゲートに前記検査電圧を印加した時には発光せず、前記検査電圧を印加した時から所定の期間経過後に発光した発光素子を有する画素の前記参照トランジスタを、ソースまたはドレインとゲートとの間において電流リークが発生した不良であると判定する
    請求項１または２に記載の表示パネルの検査方法。
  7. 前記検査電圧印加ステップでは、前記参照トランジスタのゲートに、行順次走査における１水平走査期間の２倍以上の期間をパルス幅とするパルス信号を前記検査電圧として連続印加することにより、前記参照トランジスタを間欠的に導通状態にする
    請求項６に記載の表示パネルの検査方法。
  8. 前記スイッチトランジスタは、前記ソース及びドレインの他方が前記信号電圧を伝達するデータ線に接続され、前記ソース及びドレインの一方が前記駆動トランジスタのゲートに接続された選択トランジスタ、及び、前記ソース及びドレインの他方が閾値電圧を検出するための参照電源線に接続され、前記ソース及びドレインの一方が前記駆動トランジスタのゲートに接続された参照トランジスタであり、
    前記検査電圧印加ステップでは、前記選択トランジスタと、前記参照トランジスタとを非導通状態にし、前記駆動トランジスタのソース及びドレインの一方に前記電源電圧を印加した状態で、前記データ線の電圧を前記検査電圧に設定し、
    前記判定ステップでは、前記データ線の電圧が前記検査電圧に設定された時点には発光せず、前記時点から所定の期間経過後に発光した発光素子を有する画素の前記選択トランジスタを、ソース及びドレイン間において電流リークが発生した不良であると判定する
    請求項１または２に記載の表示パネルの検査方法。
  9. 前記スイッチトランジスタは、前記ソース及びドレインの他方が前記信号電圧を伝達するデータ線に接続され、前記ソース及びドレインの一方が前記駆動トランジスタのゲートに接続された選択トランジスタ、及び、前記ソース及びドレインの他方が閾値電圧を検出するための参照電源線に接続され、前記ソース及びドレインの一方が前記駆動トランジスタのゲートに接続された参照トランジスタであり、
    前記検査電圧印加ステップでは、前記選択トランジスタと、前記参照トランジスタとを非導通状態にし、前記駆動トランジスタのソース及びドレインの一方に前記電源電圧を印加した状態で、前記参照電源線の電圧を前記検査電圧に設定し、
    前記判定ステップでは、前記参照電源線の電圧が前記検査電圧に設定された時点には発光せず、前記時点から所定の期間経過後に発光した発光素子を有する画素の前記参照トランジスタを、ソース及びドレイン間において電流リークが発生した不良であると判定する
    請求項１または２に記載の表示パネルの検査方法。
  10. 映像信号を反映した信号電圧がゲートに印加されることにより前記信号電圧に対応した駆動電流をソース及びドレインに流す駆動トランジスタと、前記駆動電流が流れることにより前記駆動電流に対応した輝度で発光する発光素子と、ソース及びドレインの一方が前記駆動トランジスタのゲートに接続されたスイッチトランジスタとを、基板上に形成する工程と、
    請求項１〜９のいずれか１項に記載された表示パネルの検査方法とを含む
    表示パネルの製造方法。
JP2016527621A 2014-06-13 2015-05-22 表示パネルの検査方法及び表示パネルの製造方法 Active JP6167374B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014122873 2014-06-13
JP2014122873 2014-06-13
PCT/JP2015/002587 WO2015190043A1 (ja) 2014-06-13 2015-05-22 表示パネルの検査方法及び表示パネルの製造方法

Publications (2)

Publication Number Publication Date
JPWO2015190043A1 true JPWO2015190043A1 (ja) 2017-04-20
JP6167374B2 JP6167374B2 (ja) 2017-07-26

Family

ID=54833161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016527621A Active JP6167374B2 (ja) 2014-06-13 2015-05-22 表示パネルの検査方法及び表示パネルの製造方法

Country Status (3)

Country Link
US (1) US10269275B2 (ja)
JP (1) JP6167374B2 (ja)
WO (1) WO2015190043A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663633A (zh) * 2014-08-14 2017-05-10 国立研究开发法人产业技术综合研究所 有机tft阵列检测装置及其方法
KR102664308B1 (ko) * 2016-08-31 2024-05-09 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법
US10578937B2 (en) * 2016-12-21 2020-03-03 HKC Corporation Limited Method and apparatus of repairing transistor
CN107086025B (zh) * 2017-06-30 2019-12-27 京东方科技集团股份有限公司 显示面板、显示装置及显示面板的控制方法
CN107492333B (zh) * 2017-10-11 2020-07-17 京东方科技集团股份有限公司 外部补偿线的不良检测方法、装置和显示模组
CN107833559B (zh) * 2017-12-08 2023-11-28 合肥京东方光电科技有限公司 像素驱动电路、有机发光显示面板及像素驱动方法
CN108169935A (zh) * 2017-12-19 2018-06-15 武汉华星光电技术有限公司 拦截显示面板的漏电像素的方法及显示面板
KR102507093B1 (ko) * 2017-12-29 2023-03-08 삼성디스플레이 주식회사 표시 장치의 구동 전압 설정 방법
CN108281105B (zh) * 2018-03-30 2021-02-05 京东方科技集团股份有限公司 扫描信号调节方法、装置及显示装置
WO2020056672A1 (en) * 2018-09-20 2020-03-26 Boe Technology Group Co., Ltd. Display-driving circuit, method, and display apparatus
CN109903726A (zh) * 2019-03-29 2019-06-18 武汉华星光电半导体显示技术有限公司 一种像素驱动电路、驱动方法和显示面板
US11081203B2 (en) * 2019-11-14 2021-08-03 Micron Technology, Inc. Leakage source detection by scanning access lines
CN110867151B (zh) * 2019-11-29 2022-07-05 合肥维信诺科技有限公司 显示母板、显示面板及电子泄漏的测试方法
CN111179793B (zh) * 2020-01-06 2022-03-25 京东方科技集团股份有限公司 显示基板的检测方法及装置
KR20230139930A (ko) 2022-03-28 2023-10-06 삼성디스플레이 주식회사 표시 장치의 검사 방법
CN115410523A (zh) * 2022-08-30 2022-11-29 武汉华星光电半导体显示技术有限公司 像素电路及显示面板
CN115993746B (zh) * 2023-02-28 2024-09-06 厦门天马微电子有限公司 一种显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060015272A1 (en) * 2002-11-06 2006-01-19 Andrea Giraldo Inspecting method and apparatus for a led matrix display
JP2007085782A (ja) * 2005-09-20 2007-04-05 Agilent Technol Inc 画素駆動電流測定方法および装置
JP2008064806A (ja) * 2006-09-04 2008-03-21 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法
WO2011135823A1 (ja) * 2010-04-27 2011-11-03 パナソニック株式会社 有機ｅｌ表示装置の検査方法及び製造方法
WO2013118219A1 (ja) * 2012-02-08 2013-08-15 パナソニック株式会社 Ｅｌ表示装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008052111A (ja) 2006-08-25 2008-03-06 Mitsubishi Electric Corp Ｔｆｔアレイ基板、その検査方法および表示装置
KR101831368B1 (ko) * 2011-06-03 2018-02-23 삼성디스플레이 주식회사 유기 발광 표시 장치의 어레이 시험 장치 및 시험 방법, 및 유기 발광 표시 장치의 제조 방법
US9443469B2 (en) * 2013-11-22 2016-09-13 Global Oled Technology Llc Pixel circuit, driving method, display device, and inspection method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060015272A1 (en) * 2002-11-06 2006-01-19 Andrea Giraldo Inspecting method and apparatus for a led matrix display
JP2007085782A (ja) * 2005-09-20 2007-04-05 Agilent Technol Inc 画素駆動電流測定方法および装置
JP2008064806A (ja) * 2006-09-04 2008-03-21 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法
WO2011135823A1 (ja) * 2010-04-27 2011-11-03 パナソニック株式会社 有機ｅｌ表示装置の検査方法及び製造方法
WO2013118219A1 (ja) * 2012-02-08 2013-08-15 パナソニック株式会社 Ｅｌ表示装置およびその製造方法

Also Published As

Publication number Publication date
US20160343278A1 (en) 2016-11-24
WO2015190043A1 (ja) 2015-12-17
US10269275B2 (en) 2019-04-23
JP6167374B2 (ja) 2017-07-26

Similar Documents

Publication Publication Date Title
JP6167374B2 (ja) 表示パネルの検査方法及び表示パネルの製造方法
TWI471838B (zh) 顯示裝置，驅動顯示裝置之方法，及電子設備
JP4836718B2 (ja) エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法
JP5407138B2 (ja) 表示装置とその製造方法および製造装置
US8063857B2 (en) Image display apparatus
JP6248310B2 (ja) 表示パネルの製造方法
US8154566B2 (en) Active-matrix display apparatus driving method of the same and electronic instruments
US9747841B2 (en) Electro-optical device and driving method thereof
WO2019033512A1 (zh) 用于oled显示设备的像素驱动电路、oled显示设备
JP2010266492A (ja) 画素回路、表示装置、画素回路の駆動方法
JP5272885B2 (ja) 表示装置、光検出動作の制御方法
WO2019033516A1 (zh) 用于oled显示设备的像素驱动电路、oled显示设备
JP2009025735A (ja) 画像表示装置
KR20170014060A (ko) 유기전계발광 표시장치 및 그의 리페어 방법
TWI393097B (zh) 電場發光顯示裝置及電場發光顯示裝置之顯示不均勻之補正方法
KR102045316B1 (ko) 유기발광표시장치 및 그 구동방법
JP6288710B2 (ja) 表示装置の駆動方法および表示装置
US8537151B2 (en) Inspection method
JP2008197607A (ja) 画素回路、画像表示装置及びその駆動方法
JP2016009136A (ja) 表示装置及びその製造方法
JP2011069943A (ja) 表示装置および電子機器
JP5842212B2 (ja) 有機ｅｌ表示パネルの検査方法及び検査システム
JP2012186313A (ja) 光検出回路、光検出方法、表示パネルおよび表示装置
US20200160779A1 (en) Display device and driving method thereof
JP2009210867A (ja) 表示装置とその製造方法および製造装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170602

R150 Certificate of patent or registration of utility model

Ref document number: 6167374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250