JPWO2015151786A1 - 可変容量デバイス - Google Patents
可変容量デバイス Download PDFInfo
- Publication number
- JPWO2015151786A1 JPWO2015151786A1 JP2015534861A JP2015534861A JPWO2015151786A1 JP WO2015151786 A1 JPWO2015151786 A1 JP WO2015151786A1 JP 2015534861 A JP2015534861 A JP 2015534861A JP 2015534861 A JP2015534861 A JP 2015534861A JP WO2015151786 A1 JPWO2015151786 A1 JP WO2015151786A1
- Authority
- JP
- Japan
- Prior art keywords
- variable capacitance
- film
- input
- terminal
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 42
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 106
- 229910004298 SiO 2 Inorganic materials 0.000 description 19
- 229920002577 polybenzoxazole Polymers 0.000 description 18
- 238000004891 communication Methods 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 11
- 238000000059 patterning Methods 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
- B81B7/0022—Protection against electrostatic discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
- H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0221—Variable capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Abstract
半導体基板（１０）と、その主面に設けられた再配線層（５０）と、再配線層（５０）の実装面に設けられ、第１入出力端子、第２入出力端子、グランド端子および制御電圧印加端子を含む複数の端子電極（ＰＥ）と、を有し、再配線層（５０）に、第１入出力端子および第２入出力端子にそれぞれ接続された一対のキャパシタ電極と、一対のキャパシタ電極間に配置された強誘電体薄膜とで構成される強誘電体薄膜型の可変容量素子部（ＶＣ）が形成されており、半導体基板（１０）の主面に、第１入出力端子または第２入出力端子とグランド端子との間に接続されたＥＳＤ保護素子（ＥＳＤＰ１，ＥＳＤＰ２）が形成されている。
Description
本発明は、例えばＲＦＩＤ（Radio Frequency Identification）システムや近距離無線通信（ＮＦＣ：Near Field Communication）システム等の通信装置に用いられる可変容量デバイスとその製造方法に関するものである。
従来、特許文献１，２などにおいて、制御電圧の印加により誘電率が変化する可変容量素子が提案されている。これらの可変容量素子は、金属、強誘電体材料、金属の積層構造（ＭＩＭ構造）をとり、低電圧で大きな容量変化量が得られるように薄膜の強誘電体を備えている。
強誘電体膜を備える可変容量素子は、MEMSによる可変容量素子や可変容量ダイオードのような半導体の可変容量素子に比べて、耐ＥＳＤ（Electro-Static Discharge）特性が低いことがその欠点とされてきた。
強誘電体膜の膜厚を薄くすると制御感度（制御電圧変化に対する容量値変化の比）が高まるが、強誘電体膜の薄膜化に伴い、耐ＥＳＤ特性が劣化する。すなわち、耐ＥＳＤ特性を超えるＥＳＤが生じると、そのサージが強誘電体膜にかかって、強誘電体膜が絶縁破壊される。そのため、耐ＥＳＤの観点から、強誘電体膜の薄膜化には制約が生じ、したがって、制御感度もその制限を受ける。
本発明の目的は、耐ＥＳＤ特性の高い可変容量デバイスを提供することにある。
本発明の可変容量デバイスは、
半導体基板と、その主面上に設けられた再配線層と、第１入出力端子、第２入出力端子およびグランド端子を含む複数の端子電極と、を有し、
前記再配線層に、第１入出力端子および第２入出力端子にそれぞれ接続された一対のキャパシタ電極と、一対のキャパシタ電極間に配置された強誘電体薄膜とで構成される強誘電体薄膜型の可変容量素子部が形成されており、
前記半導体基板に、第１入出力端子または第２入出力端子とグランド端子との間に接続されたＥＳＤ保護素子が形成されている、ことを特徴とする。
半導体基板と、その主面上に設けられた再配線層と、第１入出力端子、第２入出力端子およびグランド端子を含む複数の端子電極と、を有し、
前記再配線層に、第１入出力端子および第２入出力端子にそれぞれ接続された一対のキャパシタ電極と、一対のキャパシタ電極間に配置された強誘電体薄膜とで構成される強誘電体薄膜型の可変容量素子部が形成されており、
前記半導体基板に、第１入出力端子または第２入出力端子とグランド端子との間に接続されたＥＳＤ保護素子が形成されている、ことを特徴とする。
上記構成により、可変容量素子部は再配線層に、ＥＳＤ保護素子は半導体基板に、それぞれ形成される。これにより、可変容量素子部とＥＳＤ保護素子部とのアイソレーションを確保しやすくなり、耐ＥＳＤ特性に優れ、且つ、制御感度の高い小型の可変容量デバイスを構成できる。
前記半導体基板の主面には、ＥＳＤ保護素子をグランド端子と第１入出力端子または第２入出力端子とに接続するための電極パッドが設けられており、この電極パッドはWまたはWSiで形成されていることが好ましい。このことにより、半導体基板のパッド電極の耐熱性が高く、高温での熱処理が必要な強誘電体薄膜層を持つ可変容量素子部を再配線層に組み込むことができる。
平面視で、前記可変容量素子部は、ＥＳＤ保護素子およびＥＳＤ保護素子の電極パッドと重ならない位置に設けられていることが好ましい。このことにより、可変容量素子部とＥＳＤ保護素子部とのアイソレーションをさらに確保しやすくなるとともに、可変容量素子部の下地部分の平坦性を確保でき、可変容量素子部の信頼性を高められる。
前記可変容量素子部と制御電圧印加端子との間に抵抗素子が設けられており、抵抗素子は、再配線層のうち、可変容量素子部が設けられた層に関して前記半導体基板とは反対側の層に形成されていることが好ましい。このことにより、外部に抵抗素子を設けることが不要となり、素子数を大幅に削減できる。また、この抵抗素子は、可変容量素子部が設けられた層に関して半導体基板とは反対側の層に形成されていることで、可変容量素子部の平坦性に悪影響を与えないし、ＥＳＤ保護素子部と抵抗素子とのアイソレーション性を高めることができる。
前記可変容量素子部と前記半導体基板との間には絶縁層が設けられていることが好ましい。つまり、半導体基板とキャパシタ電極との間に絶縁層を形成することで、ＥＳＤ保護部と可変容量素子部とのアイソレーション性をより高めることができる。
本発明の可変容量デバイスの製造方法は、
半導体基板にＥＳＤ保護素子を形成する工程と、
前記半導体基板の主面上に、一対のキャパシタ電極と一対のキャパシタ電極間に配置された強誘電体薄膜とで構成される強誘電体薄膜型の可変容量素子部を形成する工程と、
前記半導体基板の主面に可変容量素子部を覆う絶縁層を形成する工程と、
前記絶縁層に、ＥＳＤ保護素子および可変容量素子部に接続された層間接続導体および端子電極を形成する工程と、を有する。
半導体基板にＥＳＤ保護素子を形成する工程と、
前記半導体基板の主面上に、一対のキャパシタ電極と一対のキャパシタ電極間に配置された強誘電体薄膜とで構成される強誘電体薄膜型の可変容量素子部を形成する工程と、
前記半導体基板の主面に可変容量素子部を覆う絶縁層を形成する工程と、
前記絶縁層に、ＥＳＤ保護素子および可変容量素子部に接続された層間接続導体および端子電極を形成する工程と、を有する。
上記製造方法により、半導体製造プロセスで、１チップの、ＥＳＤ保護素子付き強誘電体薄膜型可変容量デバイスが得られる。そのため、小型化・低コスト化が図れる。
本発明によれば、制御感度が高く、耐ＥＳＤ性がありながらも、小型の可変容量デバイスが得られる。
《第１の実施形態》
図１は第１の実施形態に係る可変容量デバイス９１の回路図である。この可変容量デバイス９１は、可変容量素子Ｃ１〜Ｃ６、ＲＦ抵抗素子Ｒ１１〜Ｒ１９およびＥＳＤ保護素子ＥＳＤＰ１，ＥＳＤＰ２を含んでいる。
図１は第１の実施形態に係る可変容量デバイス９１の回路図である。この可変容量デバイス９１は、可変容量素子Ｃ１〜Ｃ６、ＲＦ抵抗素子Ｒ１１〜Ｒ１９およびＥＳＤ保護素子ＥＳＤＰ１，ＥＳＤＰ２を含んでいる。
可変容量素子Ｃ１〜Ｃ６は、制御電圧入力端子Ｖｔとグランド端子ＧＮＤ間に印加される制御電圧に応じて容量値が定まり、これにより、第１入出力端子Ｐ１−第２入出力端子Ｐ２間の容量値が定まる。
可変容量素子Ｃ１〜Ｃ６のそれぞれは、電界によって誘電率が変化する強誘電体膜と、この強誘電体膜を挟んで電圧を印加するキャパシタ電極とで構成される強誘電体キャパシタである。強誘電体膜は印加される電界の強度に応じて分極量が変化することで誘電率が変化するので、制御電圧によって容量値を定められる。各キャパシタ電極にはＲＦ抵抗素子Ｒ１１〜Ｒ１９を介して制御電圧が印加される。ＲＦ抵抗素子Ｒ１１〜Ｒ１９の抵抗値は等しい。これらのＲＦ抵抗素子Ｒ１１〜Ｒ１９は、可変容量素子Ｃ１〜Ｃ６のそれぞれに制御電圧を印加するとともに、端子Ｐ１−Ｐ２間に印加されるＲＦ信号が制御電圧入力端子Ｖｔおよびグランド端子ＧＮＤへ漏れるのを抑制するチョーク抵抗として作用する。
第１入出力端子Ｐ１とグランド端子ＧＮＤとの間にはツェナーダイオードからなるＥＳＤ保護素子ＥＳＤＰ１が接続されていて、第２入出力端子Ｐ２とグランド端子ＧＮＤとの間にはＥＳＤ保護素子ＥＳＤＰ２が接続されている。外部から入出力端子Ｐ１，Ｐ２にＥＳＤによるサージが入っても、ＥＳＤの電流はＥＳＤ保護素子ＥＳＤＰ１，ＥＳＤＰ２を通ってグランドへ落ちる。そのため、可変容量素子Ｃ１〜Ｃ６に過電圧が印加されず、可変容量素子Ｃ１〜Ｃ６は保護される。
図２は可変容量デバイス９１の概略断面図である。図２において基板１０は表面に保護膜が形成されたＳｉ基板である。このＳｉ基板１０の表面にＥＳＤ保護素子ＥＳＤＰ１，ＥＳＤＰ２が形成されている。また、Ｓｉ基板１０上の再配線層５０に可変容量素子部ＶＣおよび抵抗素子部ＲＮが形成されている。再配線層５０の表面には複数の端子電極ＰＥが形成されている。これら端子電極ＰＥは、可変容量デバイス９１をプリント配線板に実装するための実装端子として用いられる。
図３Ａ、図３Ｂは上記可変容量デバイス９１の詳細な構造および製造方法を示す断面図である。以降、この図３Ａ、図３Ｂを参照して、製造順に説明する。
（１）Ｓｉ基板１０に、SiO2膜１２を形成し、ＥＳＤ保護素子を形成すべき領域に、イオン注入法等により不純物拡散による活性領域１１を形成する。続いて、活性領域１１に導通するW（タングステン）による電極パッド１３を形成し、表面の全面に例えばＣＶＤ法によりSiN絶縁膜１４を形成する。
SiO2膜１２およびSiN絶縁膜１４は、次に示すBST膜２１とSi基板１０との相互拡散を防ぐ目的で設ける。
（２）絶縁膜１４上に、(Ba,Sr)TiO3膜（以下、「BST膜」という。）２１、Pt電極膜２２、BST膜２３、Pt電極膜２４、BST膜２５、を順に形成する。これらBST膜はスピンコート工程と焼成工程とにより形成し、Pt膜はスパッタリングにより成膜する。BST膜２１はSiN絶縁膜１４に対する密着層として利用する。このBST膜２１は容量には無関係であるので、SiN絶縁膜１４に対する密着層として作用する膜であればBST膜以外でもよい。また、上記Pt膜には、導電性が良好で耐酸化性に優れた高融点の他の貴金属材料、例えばAuを用いることもできる。
上記BST膜の焼成温度は６００℃〜７００℃であり、この熱によって、上記電極パッド１３のうち、活性領域１１に接する部分がWSi（タングステンシリサイド）になる。
（３）Pt電極膜２２，２４、BST膜２３，２５、を所定回数に亘るフォトリソグラフィによりパターンニングすることで可変容量素子部ＶＣを形成する。
（４）SiO2膜３１をCVD法やスパッタ法により形成し、その上に自動コーターによってPBO（ポリベンゾオキサゾール）膜を塗布し、焼成することで、有機保護層としてのPBO膜３２を形成する。そして、誘導結合型プラズマ反応性イオンエッチング（ICP-RIE）によって開口Ｈを形成する。
（５）スパッタリングにより、開口Ｈ内およびPBO膜３２の表面に例えば0.1μm／1.0μm／0.1μｍのTi/Cu/Ti膜を成膜する。これにより開口Ｈにビア４１を形成する。その後、PBO膜３２の表面のTi/Cu/Ti膜をパターンニングすることで配線パターン４２を形成する。
（６）ソルダーレジスト膜４３を塗布形成する。図３Ｂの断面では表れていないが、このソルダーレジスト層にＲＦ抵抗素子の層を形成する。
（７）ソルダーレジスト膜４３に開口を形成し、その開口内およびソルダーレジスト膜４３の表面にTi/Cu/Ti膜を成膜する。これにより開口にビア４４を形成する。その後、Ti/Cu/Ti膜をパターンニングして配線パターン４５を形成する。さらに、配線パターン４５上に端子電極４６を形成し、再配線層の表面にソルダーレジスト膜４７を形成する。
図４は可変容量デバイス９１の実装面側を見た平面図である。図２、図３Ａ、図３Ｂに示したように、本実施形態の可変容量デバイス９１はCSP（Chip size package）の１チップ素子である。このチップの実装面に入出力端子Ｐ１，Ｐ２、制御電圧入力端子Ｖｔ、およびグランド端子ＧＮＤが配置されている。
本実施形態の特徴的な構成および効果を列挙すると次のとおりである。
・Ｓｉ基板１０の主面に設けられる再配線層５０に強誘電体薄膜型の可変容量素子部ＶＣが形成され、半導体基板の主面に、第１入出力端子および第２入出力端子とグランド端子との間に接続されたＥＳＤ保護素子が形成されている。これにより、可変容量素子部とＥＳＤ保護素子部とのアイソレーションを確保しやすくなり、耐ＥＳＤ特性に優れ、且つ、制御感度の高い小型の可変容量デバイスを構成できる。また、半導体製造プロセスにより、ＥＳＤ保護素子付き強誘電体薄膜型可変容量デバイスが１チップで構成できる。
・ＥＳＤ保護素子をグランド端子および一対の入出力端子に接続するための電極パッドが半導体基板の主面に設けられており、この電極パッドがWまたはWSiで形成されている。そのため、半導体基板のパッド電極の耐熱性が高く、高温での熱処理が必要な強誘電体薄膜層を再配線層に組み込むことができる。
・平面視で、可変容量素子部は、ＥＳＤ保護素子および電極パッド１３と重ならない位置に設けられている。つまり、可変容量素子部の半導体基板側にはＥＳＤ保護素子部を形成しない。そのため、可変容量素子部の下地部分の平坦性を確保でき、BST膜のスピンコートによる塗布厚が均一になるので、均質かつ平坦なBST膜を形成でき、安定した特性が得られ、可変容量素子部の信頼性を高められる。また、可変容量素子部とＥＳＤ保護素子部とのアイソレーションをさらに確保しやすくなる。
・可変容量素子部ＶＣと制御電圧印加端子との間に接続される抵抗素子部ＲＮは、再配線層５０のうち、可変容量素子部ＶＣが設けられた層よりも実装面側に形成されている。そのため、可変容量素子部の平坦性に悪影響を与えない。また、ＥＳＤ保護素子部と抵抗素子とのアイソレーション性を高めることができる。
・可変容量素子部ＶＣと半導体基板１０との間には、SiO2膜１２、SiN絶縁膜１４およびBST膜２１の３層の絶縁層が設けられている。つまり、半導体基板１０とキャパシタ電極２２との間に複数層の絶縁層を形成することで、ＥＳＤ保護部と可変容量素子部とのアイソレーション性をより高めることができる。
なお、W電極以外に、BST膜の焼成温度に耐える金属材料であれば使用できる。例えば電極パッドをMoやPtで形成してもよい。
また、ＥＳＤ保護素子はツェナーダイオードを利用したものの他、例えばＰＮ型ダイオードやＭＯＳ型ダイオードなど、半導体基板を利用した種々の半導体型ダイオードを利用できる。
《第２の実施形態》
図５Ａ、図５Ｂは第２の実施形態に係る可変容量デバイス９２の構造および製造方法を示す断面図である。回路図は第１の実施形態で図１に示したものと同じである。
図５Ａ、図５Ｂは第２の実施形態に係る可変容量デバイス９２の構造および製造方法を示す断面図である。回路図は第１の実施形態で図１に示したものと同じである。
以降、図５Ａ、図５Ｂを参照して、本実施形態に係る可変容量デバイスの構造および製造方法を順に説明する。
（１）Ｎ型Ｓｉ基板１０に、SiO2膜１２を形成し、ＥＳＤ保護素子の形成領域に、イオン注入法等により不純物拡散による活性領域１１を形成する。
（２）SiO2膜１２上に、BST膜およびPt電極膜を交互に積層形成し、これらをパターンニングすることで可変容量素子部ＶＣを形成する。また、SiO2膜１２表面にSiO2膜３１をＣＶＤ法やスパッタ法により形成する。
（３）ICP-RIE法によってSiO2膜３１に、活性領域１１に達する開口Ｈを形成する。
（４）スパッタリングにより、SiO2膜３１の表面にＡｌ膜を成膜する。これにより開口Ｈにビア４１を形成する。その後、SiO2膜３１表面のＡｌ膜をパターンニングして配線パターン４２を形成する。
（５）SiO2膜３１の上に自動コーターによってPBO（ポリベンゾオキサゾール）膜を塗布し、焼成することで、有機保護層としてのPBO膜３２を形成する。
（６）ICP-RIE法によって、配線パターン４２および可変容量素子部ＶＣの電極膜に達する開口Ｈをそれぞれ形成する。
（７）スパッタリングにより、開口Ｈ内およびPBO膜３２の表面にTi/Cu/Ti膜を成膜する。これにより開口Ｈにビア４１を形成する。その後、PBO膜３２の表面のTi/Cu/Ti膜をパターンニングすることで配線パターン４５を形成する。
その後は、図３Ｂの（６）以降と同様の工程により、端子電極４６を形成する。
図６（Ａ）（Ｂ）は可変容量デバイス９２の内部の素子配置を示す概略図である。図６（Ａ）は平面図、図６（Ｂ）は正面図である。本実施形態の可変容量デバイス９２は、平面視で、可変容量素子部ＶＣはＥＳＤ保護素子ＥＳＤＰ１，ＥＳＤＰ２およびＥＳＤ保護素子の電極パッドと重ならない位置に設けられている。また、可変容量素子部ＶＣと制御電圧印加端子との間に接続される抵抗素子部ＲＮは、再配線層５０のうち、可変容量素子部ＶＣが設けられた層よりも実装面側に形成されている。
本実施形態によれば、可変容量素子部ＶＣのBST膜を焼成した後に配線パターンを形成するので、活性領域１１に接する電極パッドにW（タングステン）を用いる必要がなく、また配線パターンはTi/Cu/TiではなくAlを使用できるので低コスト化が図れる。
《第３の実施形態》
図７は第３の実施形態に係る可変容量デバイス９３の断面図である。この可変容量デバイス９３は、可変容量素子部ＶＣ、抵抗素子部ＲＮおよびＥＳＤ保護素子ＥＳＤＰ２等を含んでいる。図８Ａ〜図８Ｅは、可変容量デバイス９３の構造および製造方法を示す断面図である。
図７は第３の実施形態に係る可変容量デバイス９３の断面図である。この可変容量デバイス９３は、可変容量素子部ＶＣ、抵抗素子部ＲＮおよびＥＳＤ保護素子ＥＳＤＰ２等を含んでいる。図８Ａ〜図８Ｅは、可変容量デバイス９３の構造および製造方法を示す断面図である。
以降、図８Ａ〜図８Ｅを参照して、本実施形態に係る可変容量デバイスの構造および製造方法を順に説明する。
（１）N型Si基板１０を準備する。
（２）N型Si基板１０にSiO2膜１２Ｐを形成し、Si基板１０のＥＳＤ保護素子の形成領域に、イオン注入法等により不純物拡散による活性領域１１Ｐ，１１Ｎを形成する。
（３）SiO2膜１２Ｐを除去する。
（４）再びSiO2膜１２を形成する。
（５）BST膜とPt電極膜とが交互に積層されたMIM層を形成する。これらはスピンコート工程と焼成工程を繰り返すことにより形成する。
（６）Pt電極膜、BST膜、を所定回数に亘るフォトリソグラフィによりパターンニングすることで可変容量素子部ＶＣを形成する。
（７）SiO2膜３１をCVD法やスパッタ法により形成する。
（８）ICP-RIE法によって開口Ｈを形成する。
（９）Alをスパッタリングし、パターンニングすることで電極パッド１３を形成する。
（１０）自動コーターによってPBO（ポリベンゾオキサゾール）膜を塗布し、焼成することで、有機保護層としてのPBO膜３２を形成する。そして、ICP-RIE法によってPBO膜３２に開口Ｈを形成する。
（１１）ICP-RIE法によって、SiO2膜３１および可変容量素子部ＶＣの上面のBST膜に開口Ｈを形成する。
（１２）開口Ｈ内およびPBO膜３２の表面にスパッタリングによりTi/Cu/Ti膜を成膜する。これにより開口Ｈにビア４１を形成する。その後、PBO膜３２の表面のTi/Cu/Ti膜をパターンニングすることで配線パターン４２を形成する。
（１３）PBO膜３２の表面にソルダーレジスト膜４３を形成し、所定位置に開口を形成する。
（１４）ソルダーレジスト膜４３の表面にNiCr/Si膜を成膜し、パターンニングすることで、抵抗素子部ＲＮを形成する。
（１５）ソルダーレジスト膜４３を形成し、所定位置に開口を形成する。
（１６）ソルダーレジスト膜４３の表面にTi/Cu/Ti膜を成膜する。
（１７）Au/Niめっき膜を形成し、パターンニングすることで端子電極４６を形成する。
（１８）Ti/Cu/Ti膜をエッチングすることで配線パターン４５を形成する。
（１９）ソルダーレジスト膜４７を形成し、端子電極４６の位置を開口する。
その後、ウエハーをチップに切断することにより、図７に示した可変容量デバイス９３を得る。
本実施形態においては、可変容量素子部ＶＣと制御電圧印加端子との間に接続される抵抗素子部ＲＮは、再配線層５０のうち、可変容量素子部ＶＣが設けられた層よりも実装面側に形成されていて、且つ可変容量素子部ＶＣおよびＥＳＤ保護素子ＥＳＤＰ１，ＥＳＤＰ２の形成領域に平面視で重なる領域に形成されている。そのため、可変容量素子部の平坦性に悪影響を与えることなく、占有面積の小さな可変容量デバイスが構成できる。
《第４の実施形態》
第４の実施形態では可変容量デバイスを備えた通信回路について示す。
第４の実施形態では可変容量デバイスを備えた通信回路について示す。
図９は、可変容量デバイスを備える通信回路の回路図である。この通信回路はＮＦＣモジュールの一例である。通信回路は、ＲＦＩＣ１１１、アンテナコイル１１３、および可変容量素子デバイス９１を備えている。図９においてアンテナコイル１１３は、放射素子として機能するものであり、通信相手側コイルアンテナと磁界結合する。
キャパシタＣ２１，Ｃ２２はＲＦＩＣ１１１とアンテナコイル１１３との結合度調整用の素子である。また、インダクタＬ１１，Ｌ１２およびキャパシタＣ１１，Ｃ１２，Ｃ２０は送信フィルタを構成している。例えば通信回路がカードモードで動作する場合、ＲＦＩＣ１１１はパッシブ動作するので、ＲＸ端子への入力信号から電源電圧を生成するとともに受信信号を読み取り、送信時にはＴＸ端子に接続されている回路（負荷）を負荷変調する。また、例えば通信回路がリーダライタモードで動作する場合には、ＲＦＩＣ１１１はアクティブ動作するので、送信時にＲＸ端子を開放してＴＸ端子から送信信号を送信し、受信時にはＴＸ端子を開放してＲＸ端子から受信信号を入力する。ＲＦＩＣ１１１はＤＡコンバータ１１２を介して可変容量素子デバイス９１へ制御電圧を与える。このように、通信回路は動作モードに応じて、ＲＦＩＣ１１１からアンテナコイル１１３側を見たインピーダンスが変化する。動作モードに応じてアンテナ回路の共振周波数が最適となるように、（ＲＦＩＣ１１１からアンテナコイル側を見たインピーダンスが整合するように、）可変容量素子デバイス９１の容量値が制御される。
Ｃ１…可変容量素子
Ｃ１１，Ｃ１２，Ｃ２０，Ｃ２１，Ｃ２２…キャパシタ
ＥＳＤＰ１，ＥＳＤＰ２…ＥＳＤ保護素子
ＧＮＤ…グランド端子
Ｈ…開口
Ｌ１１，Ｌ１２…インダクタ
Ｐ１…第１入出力端子
Ｐ２…第２入出力端子
ＰＥ…端子電極
Ｒ１１〜Ｐ１９…ＲＦ抵抗素子
ＲＮ…抵抗素子部
ＶＣ…可変容量素子部
Ｖｔ…制御電圧入力端子
１０…半導体基板
１１，１１Ｐ，１１Ｎ…活性領域
１２，１２Ｐ…SiO2膜
１３…電極パッド
１４…SiN絶縁膜
２１，２３，２５…BST膜
２２，２４…Pt電極膜
３１…SiO2膜
３２…PBO膜
４１，４４…ビア
４２，４５…配線パターン
４３，４７…ソルダーレジスト膜
４６…端子電極
５０…再配線層
９１〜９３…可変容量デバイス
１１１…ＲＦＩＣ
１１２…ＤＡコンバータ
１１３…アンテナコイル
Ｃ１１，Ｃ１２，Ｃ２０，Ｃ２１，Ｃ２２…キャパシタ
ＥＳＤＰ１，ＥＳＤＰ２…ＥＳＤ保護素子
ＧＮＤ…グランド端子
Ｈ…開口
Ｌ１１，Ｌ１２…インダクタ
Ｐ１…第１入出力端子
Ｐ２…第２入出力端子
ＰＥ…端子電極
Ｒ１１〜Ｐ１９…ＲＦ抵抗素子
ＲＮ…抵抗素子部
ＶＣ…可変容量素子部
Ｖｔ…制御電圧入力端子
１０…半導体基板
１１，１１Ｐ，１１Ｎ…活性領域
１２，１２Ｐ…SiO2膜
１３…電極パッド
１４…SiN絶縁膜
２１，２３，２５…BST膜
２２，２４…Pt電極膜
３１…SiO2膜
３２…PBO膜
４１，４４…ビア
４２，４５…配線パターン
４３，４７…ソルダーレジスト膜
４６…端子電極
５０…再配線層
９１〜９３…可変容量デバイス
１１１…ＲＦＩＣ
１１２…ＤＡコンバータ
１１３…アンテナコイル
本発明は、例えばＲＦＩＤ（RadioFrequency Identification）システムや近距離無線通信（ＮＦＣ：Near FieldCommunication）システム等の通信装置に用いられる可変容量デバイスに関するものである。
Claims (6)
- 半導体基板と、その主面上に設けられた再配線層と、第１入出力端子、第２入出力端子およびグランド端子を含む複数の端子電極と、を有し、
前記再配線層に、前記第１入出力端子および前記第２入出力端子にそれぞれ接続された一対のキャパシタ電極と、前記一対のキャパシタ電極間に配置された強誘電体薄膜とで構成される強誘電体薄膜型の可変容量素子部が形成されており、
前記半導体基板に、前記第１入出力端子または第２入出力端子と前記グランド端子との間に接続されたＥＳＤ保護素子が形成されている、
ことを特徴とする、可変容量デバイス。 - 前記半導体基板の主面には、前記ＥＳＤ保護素子を前記グランド端子と前記第１入出力端子または前記第２入出力端子とに接続するための電極パッドが設けられており、この電極パッドはWまたはWSiで形成されている、請求項１に記載の可変容量デバイス。
- 平面視で、前記可変容量素子部は、前記ＥＳＤ保護素子および前記電極パッドと重ならない位置に設けられている、請求項２に記載の可変容量デバイス。
- 前記可変容量素子部と制御電圧印加端子との間に抵抗素子が設けられており、前記抵抗素子は、前記再配線層のうち、前記可変容量素子部が設けられた層に関して前記半導体基板とは反対側の層に形成されている、請求項１〜３のいずれかに記載の可変容量デバイス。
- 前記可変容量素子部と前記半導体基板との間には絶縁層が設けられている、請求項１〜４のいずれかに記載の可変容量デバイス。
- 半導体基板にＥＳＤ保護素子を形成する工程と、
前記半導体基板の主面上に、一対のキャパシタ電極と前記一対のキャパシタ電極間に配置された強誘電体薄膜とで構成される強誘電体薄膜型の可変容量素子部を形成する工程と、
前記半導体基板の主面に前記可変容量素子部を覆う絶縁層を形成する工程と、
前記絶縁層に、前記ＥＳＤ保護素子および前記可変容量素子部に接続された層間接続導体および端子電極を形成する工程と、
を有する、可変容量デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015534861A JP5812234B1 (ja) | 2014-04-03 | 2015-03-17 | 可変容量デバイス |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014077102 | 2014-04-03 | ||
| JP2014077102 | 2014-04-03 | ||
| PCT/JP2015/057814 WO2015151786A1 (ja) | 2014-04-03 | 2015-03-17 | 可変容量デバイスおよびその製造方法 |
| JP2015534861A JP5812234B1 (ja) | 2014-04-03 | 2015-03-17 | 可変容量デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5812234B1 JP5812234B1 (ja) | 2015-11-11 |
| JPWO2015151786A1 true JPWO2015151786A1 (ja) | 2017-04-13 |
Family
ID=54240118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015534861A Active JP5812234B1 (ja) | 2014-04-03 | 2015-03-17 | 可変容量デバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US9704847B2 (ja) |
| EP (1) | EP3128544B1 (ja) |
| JP (1) | JP5812234B1 (ja) |
| CN (1) | CN206134667U (ja) |
| WO (1) | WO2015151786A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5978969B2 (ja) * | 2012-12-07 | 2016-08-24 | 株式会社村田製作所 | 可変容量素子モジュール |
| JP5713150B2 (ja) * | 2013-03-29 | 2015-05-07 | 株式会社村田製作所 | 可変容量素子および通信装置 |
| WO2016021529A1 (ja) * | 2014-08-06 | 2016-02-11 | 株式会社村田製作所 | 複合電子部品 |
| JP6475198B2 (ja) * | 2016-06-29 | 2019-02-27 | 太陽誘電株式会社 | 可変容量デバイス及びアンテナ装置 |
| JP6399270B1 (ja) * | 2016-12-28 | 2018-10-03 | 株式会社村田製作所 | 薄膜デバイスおよび薄膜デバイスの製造方法 |
| CN209104139U (zh) * | 2017-03-17 | 2019-07-12 | 株式会社村田制作所 | 薄膜esd保护器件 |
| JP6424994B1 (ja) | 2017-03-22 | 2018-11-21 | 株式会社村田製作所 | 薄膜ｅｓｄ保護デバイス |
| CN106960851B (zh) * | 2017-05-24 | 2020-02-21 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板和显示设备 |
| CN107346792B (zh) * | 2017-07-25 | 2020-01-10 | 上海华力微电子有限公司 | 一种用于闪存电路中的变容二极管结构及其制造方法 |
| US11121139B2 (en) * | 2017-11-16 | 2021-09-14 | International Business Machines Corporation | Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes |
| EP3575262B1 (en) * | 2018-05-22 | 2021-04-14 | Murata Manufacturing Co., Ltd. | Reducing crosstalk in a mixed-signal multi-chip mems device package |
| CN110767626A (zh) * | 2018-07-26 | 2020-02-07 | 欣兴电子股份有限公司 | 封装结构及其制造方法 |
| US11551715B2 (en) * | 2018-10-24 | 2023-01-10 | Sony Corporation | Cartridge memory and control method for the same, cartridge, and recording and reproducing system |
| JP7150571B2 (ja) * | 2018-11-13 | 2022-10-11 | ローム株式会社 | チップコンデンサおよびチップコンデンサの製造方法 |
| CN212542480U (zh) * | 2019-02-22 | 2021-02-12 | 株式会社村田制作所 | 可变电容元件 |
| JP6645639B1 (ja) | 2019-02-22 | 2020-02-14 | 株式会社村田製作所 | 可変容量素子 |
| WO2023112551A1 (ja) * | 2021-12-17 | 2023-06-22 | ローム株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3569795A (en) * | 1969-05-29 | 1971-03-09 | Us Army | Voltage-variable, ferroelectric capacitor |
| US5438023A (en) * | 1994-03-11 | 1995-08-01 | Ramtron International Corporation | Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like |
| KR100416733B1 (ko) * | 1995-03-20 | 2004-07-05 | 삼성전자주식회사 | 강유전성캐패시터 |
| US5706163A (en) * | 1995-11-28 | 1998-01-06 | California Micro Devices Corporation | ESD-protected thin film capacitor structures |
| JP2001326284A (ja) * | 2000-05-17 | 2001-11-22 | Nec Corp | 化合物半導体集積回路およびその製造方法 |
| JP2003229428A (ja) * | 2002-02-04 | 2003-08-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP4502609B2 (ja) | 2003-07-28 | 2010-07-14 | 京セラ株式会社 | 可変コンデンサ |
| CN100583437C (zh) * | 2005-03-02 | 2010-01-20 | Nxp股份有限公司 | 电子器件及其使用 |
| TWI303542B (en) * | 2006-03-21 | 2008-11-21 | Ind Tech Res Inst | Film resistor embedded in a multiple-layer circuit board and manufacturing thereof |
| WO2008029361A1 (en) * | 2006-09-06 | 2008-03-13 | Nxp B.V. | Integrated circuit and use thereof |
| WO2008041565A1 (fr) | 2006-09-27 | 2008-04-10 | Kyocera Corporation | Condensateur, dispositif de condensateur, composant électronique, dispositif de filtre, dispositif de communication et procédé de fabrication d'un dispositif de condensateur |
| WO2010122454A1 (en) * | 2009-04-20 | 2010-10-28 | Nxp B.V. | Method for fabricating an integrated-passives device with a mim capacitor and a high-accuracy resistor on top |
| US7990749B2 (en) * | 2009-06-08 | 2011-08-02 | Radiant Technology, Inc. | Variable impedance circuit controlled by a ferroelectric capacitor |
| WO2011021411A1 (ja) * | 2009-08-21 | 2011-02-24 | 株式会社村田製作所 | Ｅｓｄ保護デバイス |
| CN103891047B (zh) * | 2011-10-26 | 2017-04-05 | 株式会社村田制作所 | 可变电容元件以及高频器件 |
| US10071687B2 (en) | 2011-11-28 | 2018-09-11 | Magna Electronics Inc. | Vision system for vehicle |
| JP2013214560A (ja) * | 2012-03-30 | 2013-10-17 | Tohoku Univ | 強誘電体容量を備えた集積回路基板の製造方法 |
| KR101338286B1 (ko) * | 2012-04-03 | 2013-12-06 | 주식회사 하이딥 | 튜너블 커패시터 |
| WO2013183472A1 (ja) * | 2012-06-08 | 2013-12-12 | 株式会社村田製作所 | 可変容量素子、高周波デバイスおよび通信装置 |
| JP2013258224A (ja) * | 2012-06-12 | 2013-12-26 | Taiyo Yuden Co Ltd | 可変容量コンデンサ素子 |
| JP6076645B2 (ja) * | 2012-08-09 | 2017-02-08 | デクセリアルズ株式会社 | 可変容量素子、実装回路、共振回路、通信装置、通信システム、ワイヤレス充電システム、電源装置、及び、電子機器 |
| US9595621B2 (en) * | 2015-03-30 | 2017-03-14 | Tdk Corporation | MOS capacitors flow type devices and methods of forming the same |
-
2015
- 2015-03-17 JP JP2015534861A patent/JP5812234B1/ja active Active
- 2015-03-17 WO PCT/JP2015/057814 patent/WO2015151786A1/ja active Application Filing
- 2015-03-17 CN CN201590000259.4U patent/CN206134667U/zh active Active
- 2015-03-17 EP EP15772395.8A patent/EP3128544B1/en active Active
-
2016
- 2016-08-17 US US15/239,196 patent/US9704847B2/en active Active
-
2017
- 2017-06-02 US US15/611,855 patent/US9991251B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20170271318A1 (en) | 2017-09-21 |
| EP3128544A1 (en) | 2017-02-08 |
| EP3128544B1 (en) | 2021-01-20 |
| US9704847B2 (en) | 2017-07-11 |
| WO2015151786A1 (ja) | 2015-10-08 |
| US20160351556A1 (en) | 2016-12-01 |
| JP5812234B1 (ja) | 2015-11-11 |
| US9991251B2 (en) | 2018-06-05 |
| EP3128544A4 (en) | 2018-01-17 |
| CN206134667U (zh) | 2017-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5812234B1 (ja) | 可変容量デバイス | |
| US9824955B2 (en) | Semiconductor device | |
| CN103891047B (zh) | 可变电容元件以及高频器件 | |
| JP5673865B2 (ja) | 通信装置 | |
| US9704799B2 (en) | Semiconductor device | |
| US9281557B2 (en) | Multi bandwidth balun and circuit structure thereof | |
| US10770451B2 (en) | Thin-film ESD protection device | |
| US9503043B2 (en) | Duplexer, circuit structure thereof and RF transceiver apparatus comprising the duplexer | |
| US11381005B2 (en) | Semiconductor device, communication system, and method of manufacturing semiconductor device | |
| US10916378B2 (en) | Capacitance element having capacitance forming units arranged and electrically connected in series | |
| US20060138650A1 (en) | Integrated circuit packaging device and method for matching impedance | |
| JP5978969B2 (ja) | 可変容量素子モジュール | |
| KR100838965B1 (ko) | 이동 전화 장치 | |
| US11069482B2 (en) | Capacitive element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20150819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150825 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150907 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5812234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |