JPWO2015146738A1 - Ｉｃチップを基板に搭載させるための基板上のパッド・アレイ構造、並びに当該パッド・アレイ構造を有する光モジュール - Google Patents

Ｉｃチップを基板に搭載させるための基板上のパッド・アレイ構造、並びに当該パッド・アレイ構造を有する光モジュール Download PDF

Info

Publication number
JPWO2015146738A1
JPWO2015146738A1 JP2016510274A JP2016510274A JPWO2015146738A1 JP WO2015146738 A1 JPWO2015146738 A1 JP WO2015146738A1 JP 2016510274 A JP2016510274 A JP 2016510274A JP 2016510274 A JP2016510274 A JP 2016510274A JP WO2015146738 A1 JPWO2015146738 A1 JP WO2015146738A1
Authority
JP
Japan
Prior art keywords
pad
row
pad array
substrate
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016510274A
Other languages
English (en)
Other versions
JP6419785B2 (ja
Inventor
武志 赤川
武志 赤川
健一郎 屋敷
健一郎 屋敷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Photonics Electronics Technology Research Association
Original Assignee
Photonics Electronics Technology Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Photonics Electronics Technology Research Association filed Critical Photonics Electronics Technology Research Association
Publication of JPWO2015146738A1 publication Critical patent/JPWO2015146738A1/ja
Application granted granted Critical
Publication of JP6419785B2 publication Critical patent/JP6419785B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

ＩＣチップを基板に搭載させるための基板上のパッド・アレイ配置構造において、ＩＣ用のパッド・アレイ領域におけるパッド配置を工夫することにより、基板上の多層配線化をできる限り回避できる構造を実現する。本発明の実施形態は、ＩＣチップを基板に搭載させるための基板上のパッド・アレイ構造を提供する。そして、パッド・アレイ領域の第1の周縁部に、第１列に等間隔に配列された複数のグランド・パッドと、第１列の内側且つ第１列と平行の第２列に等間隔に配列された複数の信号パッドと、を備え、各信号パッドが、第１列において隣り合う２つのグランド・パッド間を通って基板上の外部回路に接続され、当該外部回路との間で電気信号が入出力されることを特徴とする。

Description

本発明は、ＩＣチップを基板に搭載させるための基板上のパッド・アレイ構造に関し、更に特定すれば、基板上のＩＣチップ用パッド・アレイ構造においてグランド・パッドおよび信号パッドの配置関係に特徴を有するパッド・アレイ構造に関するものである。
また、本発明はこのようなパッド・アレイ構造をシリコン・フォトニクスチップ上に設けた光モジュールに関するものである。
ＩＣチップを搭載させるために基板上に実装されるパターニング構造は、一般的に自由度が少なく構造が複雑化する。特に、光電気変換を行う光モジュールにおいては、基板上の光素子点数が多くなる点を考慮した場合、この傾向は顕著である。
例えば、従来技術の光モジュールの場合、特許文献１に記載されるように、半導体レーザやフォトダイオードのような光電気変換を行う光素子をパッケージとして内部に備え、パッケージの一部はセラミック基板によって構成される。セラミック基板は多層構造であり、基板内部または表層には信号が伝播する導体パターンやグランド導体が交差を回避するようにパターニングされる。
パターニング構造が複雑化する一般的な要因として、光モジュールにおいて高速信号用のパターンとグランド・パターンが隣接配置される点が挙げられる。特許文献１の光モジュールの一例（特許文献１の図１）でも、高速信号用のリードピンを隣接させて２本設けると共に、その両脇にグランド用のリードピンを設けている。すなわち、特許文献１の図１では、ＧＳＳＧ（ＧＮＤ−ＳＩＧＮＡＬ−ＳＩＧＮＡＬ−ＧＮＤ）構造とした差動信号伝送用の信号入出力部が示され、多層基板内部のビアを通じて導体パッドやグランド・パッドと接続される。
これとは別の例の従来技術の光モジュールとしては、昨今、チップサイズの小型化や消費電力の低減を目的とするためにシリコンフォトニクス技術を用い、ドライバＩＣをシリコン・フォトニクスチップ上に集積および配置するものも存在する（非特許文献１）。この場合にも、半導体レーザのような各光素子もシリコン・フォトニクスチップ上に搭載する関係上、部品点数が多くなることが不可避となる。つまり、シリコン・フォトニクスチップ上でのＩＣ接続用のパッド・アレイ領域を設計するに際しては、（ｉ）自由度が非常に少ない点、および（ｉｉ）電気配線の交差を避ける必要もある点を考慮する必要がある。
これらに対処するために、非特許文献１のような従来技術の光モジュールでは、多層の配線構造を適用して基板上に設けたパッドとＩＣ接続用のパッドを接続するのが一般的であった。しかしながら、このような多層の配線構造を適用した場合、構造が複雑化するのみならず、ビアを介して各層間の配線構造を行う必要から、配線抵抗が非常に大きいものとなる。
本発明は、ＩＣチップを基板に搭載させるための基板上のパッド・アレイ配置構造において、ＩＣ用のパッド・アレイ領域におけるパッド配置を工夫することにより、基板上の多層配線化を回避する構造を実現することを目的とする。また、本発明は、特にシリコンフォトニクス技術を適用するような高密度・多チャンネル化された光モジュールに対して、当該パッド・アレイ配置構造を適用することを目的とする。
上記課題を解決するために、本発明は、ＩＣチップを基板に搭載させるための基板上のパッド・アレイ構造を提供する。そして、パッド・アレイ領域の第１の周縁部に、第１列に等間隔に配列された複数のグランド・パッドと、第１列の内側且つ第１列と平行の第２列に等間隔に配列された複数の信号パッドとを備え、各信号パッドが、第１列において隣り合う２つのグランド・パッド間を通って基板上の外部回路に接続され、当該外部回路との間で電気信号が入出力されることを特徴とする。
また、複数の信号パッドが、複数の差動信号パッドの対を構成し、第１周縁部の第１列における各グランド・パッドが、第１周縁部の第２列において隣り合う２つの差動信号パッド対の間の位置に対応する位置に配置される。更に、第１周縁部の第１列におけるグランド・パッドの少なくとも１つが、第１周縁部の第２列において隣り合う２つの差動信号パッド対の中間に対応する位置に配置されることを特徴とする。
本発明の実施形態は、当該パッド・アレイ構造を有する光モジュールを提供する。そして、ＩＣチップが、光電気混載基板上に搭載され、且つ光モジュールを駆動させるためのドライバＩＣ、光信号を受信するためのレシーバ（受信機）ＩＣ、または光信号を送信するためのトランシーバ（送信機）ＩＣのいずれかであることを特徴とする。
図１は、従来技術による基板上のパッド・アレイ配置構造の一例を示す。 図２は、本発明の実施形態による基板上のパッド・アレイ配置構造の一例を示す。 図３は、本発明の実施形態によるパッド・アレイ配置構造の一例を示す。 図４は、本発明の実施形態によるパッド・アレイ配置構造の代替例を示す。 図５は、本発明の実施形態によるパッド・アレイ配置構造の全体の一例を示す。 図６は、本発明の実施形態によるパッド・アレイ配置において、ＩＣ側グランド配線を介してグランド・パッド間を接続することを示す概略断面図である。 図７は、本発明の実施形態によるパッド・アレイ配置において、ＩＣ側グランド配線を介してグランド・パッド間を接続することを示す概略平面図である。 図８は、本発明の実施形態によるパッド・アレイ配置を光モジュールに適用した場合の素子配置領域図の一例である。 図９は、本発明の実施形態によるパッド・アレイ配置を光モジュールに適用した場合の素子配置領域図の他の例である。 図１０は、本発明の実施形態によるパッド・アレイ配置をシリコン・インターポーザに適用した場合の概略平面図である。
本発明の実施形態による、基板上に設けるパッド・アレイ構造について、以下に図面を参照しながら詳細に説明する。なお、以下のパッド・アレイ構造では、主にシリコンフォトニクス技術を適用した光モジュールが有する光電気混載基板上のドライバＩＣチップ用のパッド・アレイの配置構造について説明している。しかしながら、本発明の基板上のパッド・アレイ構造は、これに限定されるものではなく、光モジュールにおいて、光電気混載基板上の光信号を受信するためのレシーバ（受信機）ＩＣや光信号を送信するためのトランシーバ（送信機）ＩＣについても同様に適用可能である。それのみならず、本発明のパッド・アレイ構造は、光モジュール以外にも、例えば、同様のパッド・アレイ構造を有するシリコン・インターポーザにも適用可能であることに留意すべきである。なお、図中、同じ構成要素には同一の符号を付している。
図１は、上述した従来技術に基づく、光モジュールの光電気混載基板上のパッド・アレイの配置および関連する配線の一例の平面図を示す。図中、点線領域の内側がパッド・アレイ領域１０であり、ここでは、各種パッドの一部の配置を拡大して示している。従来技術のパッド・アレイの配置とした場合、多層配線構造により配線を行う必要がある。
各種パッドについて説明する。ＩＣパッド・アレイ領域１０の周縁の一辺（ここでは点線領域内の右側）から「Ｓ」列１１、「Ｇ」列１２、「Ｖ」列１３、「Ｇ」列１４が順に平行に配置される。「Ｓ」列１１は、高速信号配線１５を介して高周波信号を伝搬させるために、等間隔に配列された複数の信号パッド（Ｓ）から構成される。複数の信号パッド（Ｓ）は、複数の差動信号パッドの対を構成する。信号配線１５は基板上に設けた高速信号パッド（図示せず）を通じて、外部回路に接続され、信号パッドと外部回路の間で差動電気信号が入出力される。
また、「Ｇ」列１２は、「Ｓ」列１１の内側でこれと平行となるようにして配列され、そして、等間隔に配列された複数のグランド・パッド（Ｇ）から構成される。各グランド・パッド（Ｇ）は、グランド配線１６に接続され、基板上に設けたグランド・パッド（図示せず）に接続される。一般に、グランド配線１６は、高周波信号の伝搬において特性インピーダンスを保つために、信号配線１５に近接して配置する必要があることは当業者にとって理解されるべきである。このため、図１のように「Ｓ」列１１および「Ｇ」列１２も隣り合う関係となるのが望ましい。
更に、平行して配列される「Ｖ」列１３および「Ｇ」列１４は、複数の電源電圧用のパッドおよび複数のグランド・パッドから構成され、各パッドは等間隔に配列される。なお、ここでの「Ｇ」列１４は、上記「Ｇ」列１２に接続される（図示せず）。
図１からも把握できるように、一般的にはグランド配線１６部分のライン幅は、信号配線１５のライン幅よりも格段に広いものとなり、グランド配線１６部分の面積は、信号配線１５部分の面積よりも数十倍となる。そして、パッド・アレイ領域１０内では、「Ｓ」列１１の内側に「Ｇ」列１２を配置するために、グランド配線１６部分が信号パッドの配置部分や信号配線１５の一部と重複し、配線ルールを満足できない。特に、図１の例による構成をシリコン基板上のドライバＩＣのような高密度・多チャンネル化されたものに適用する場合には、信号パッド間のピッチが非常に狭小なものとなるため、単層構造によって信号パッド間の間を通すようにグランド配線を配設することは困難である。
このような場合は、先の従来技術を参照して説明したように、多層配線構造を適用することにより配線の交差を防ぐ等の対応が必要となる。同様の理由により、「Ｇ」列１２と「Ｇ」列１４の間においてグランド・パッド同志を接続する場合に関しても多層配線構造が必要となる。しかしながら、先に述べたように、基板上で多層構造を採用すると、ビアを介して各層間の配線を接続する構造となることから配線抵抗が大きくなり、決して好ましいものではない。
図２は、図１のように多層配線にはならないように工夫した、本発明の一実施形態による基板上のパッド・アレイ構造および関連する配線の一例の平面図を示す。点線領域の内側がパッド・アレイ領域２０であり、図１と同様、各種パッドの一部の配置を拡大して示している。
各種パッドについて、パッド・アレイ領域２０の周縁の一辺（点線領域内の右側）から「Ｇ」列２１、「Ｓ」列２２、「Ｇ」列２３、「Ｖ」列２４が配置される。「Ｇ」列２１では、等間隔に配列された複数のグランド・パッドが配列され、また、「Ｇ」列２１と平行して隣り合う「Ｓ」列２２には、等間隔に複数の信号パッドが配置される。すなわち、図１と比較すると、「Ｇ」列２１（１２）と「Ｓ」列２２（１１）の配置関係が逆である点に留意すべきである。
図２では、ＩＣパッド・アレイ領域２０内において「Ｓ」列２２を「Ｇ」列２１の内側に配置する。そして、「Ｓ」列２２の各信号パッドから延びる信号配線２５が、「Ｇ」列２１において隣り合う２つのグランド・パッド２１１，２１２間を通り、基板上に設けた高速信号パッド（図示せず）を通じて、基板上の外部回路に接続され外部回路との間で電気信号が入出力される。
また、図１でも述べたとおり、「Ｓ」列２２の複数の信号パッド２２１〜２２Ｎは、隣り合う２つの差動信号パッドを一対として、複数の差動信号パッドの対２２ａ〜２２ｎを構成する。そして、「Ｇ」列２１の各グランド・パッドは、「Ｓ」列２２で隣り合う２つの差動信号パッド対における間の位置（特に中間位置）に対応する位置に配置される。例えば、グランド・パッド２１１は、図示のように差動信号パッドの対２２ａ，２２ｂの中間に対応する位置に配置される。
このようなパッド・アレイ構造とすることにより、「Ｇ」列２１と「Ｓ」列２２の各パッド配置およびこれに伴う配線に関連して、図１のように信号配線とグランド配線の間に重複が見られないことから、多層配線構造を回避することができ、すなわち、単層配線で実現可能となる。これにより、ＩＣ電源配線の配線抵抗を格段に低減できる。
図３は、図２のＩＣパッド・アレイ領域２０を縮小してパッド・アレイ（一部）のみを示したものである。上記のとおり、「Ｇ」列２１のグランド・パッド２１２は、「Ｓ」列２２において隣り合う２つの差動信号パッド対２２ａ，２２ｂの中間位置に対応する位置に配置される。この場合、２つのグランド・パッド２１２，２１３間のピッチｄ１は、２つの差動信号パッド２２３，２２４間のピッチの丁度２倍となることが理解される。
なお、図２および図３では、「Ｇ」列２１のグランド・パッド２１２を、「Ｓ」列２２において隣り合う２つの差動信号パッド対２２ａ，２２ｂの中間位置に対応する位置に配置するものとしたが、これには限定されない。例えば、図４の代替例のように、「Ｇ」列２１’のグランド・パッド２１２’を、「Ｓ」列２２’の差動信号パッド対２２ｂ’の一方（ここでは２２３’）に対応する位置に、すなわち格子状に配置してもよい。
すなわち、「Ｓ」列の各信号パッドから延びる各信号配線が、「Ｇ」列において隣り合う２つのグランド・パッド間を通るように各パッドを配置し、各配線を配設するのであればいずれの形態でもよい。
図５は、本発明の一実施形態による、図２および図３で示したＩＣパッド・アレイ領域２０全体の平面図を示す。上記のようにＩＣパッド・アレイ領域２０の周縁の一辺（本例では右側）から上記の「Ｇ」列２１、「Ｓ」列２２・・・が対応する。本発明の一実施形態によるパッド・アレイ配置では、更に、右側周縁部に対向する左側周縁部において、特に、その両端部内側近傍部の領域２８，２９に複数のＩＣ制御パッドを配置するとよい。ＩＣパッド・アレイ領域２０内のＩＣ制御パッドと、基板上に設けた対応するＩＣ制御パッド（図示せず）とを接続する配線構造は、多層配線構造となるのが一般的であることに鑑みて（図８で後記）、図２や図３の「Ｓ」列２２や「Ｇ」列２１部分の単層配線構造からはできるだけ隔離するのがよいとの考察に基づく。このようにＩＣ制御パッドにおける多層配線構造をＩＣパッド・アレイ領域２０の特定のコーナー部のみに配置することによって、配線構造を単純化できる。
更にまた、例えばＩＣチップが光送信機用のチップの場合には、ＩＣパッド・アレイ領域においてＩＣ電源パッドの配置列２６，２７を、左側周縁部のＩＣ制御パッド配置領域の外側に２列に隣接して配置させることで、上記ＩＣ制御パッドとＩＣ電源パッド間の距離が短くすることができ、構造がより単純化できる。
この場合にも、ＩＣ電源パッド列２６，２７部分の多層配線構造化の回避を考慮して単層構造とすべきである。つまり、図５に示すとおり、ＩＣパッド・アレイ領域のＩＣ電源パッド列２６，２７の内、ＩＣ電源パッド列２６において隣り合う２つのＩＣ電源パッドの中間に対応する位置にＩＣ電源パッド列２７の各ＩＣ電源パッドを配置するのがよい。すなわち、２列のＩＣ電源パッド列２６，２７において千鳥配置となるように配置するのがよい。
再度図２を参照する。本発明の一実施形態によるＩＣパッド・アレイ領域２０では、「Ｇ」列２１および「Ｓ」列２２の内側に「Ｇ」列２３、「Ｖ」列２４が順に配置される。図１と図２を比較すると、「Ｇ」列２３、「Ｖ」列２４の配置関係が逆である点に留意すべきである。当該実施形態のように、「Ｇ」列２３を「Ｓ」列２２の内側に隣接して配置しているのは、「Ｇ」列２３の各グランド・パッドを「Ｇ」列２１の各グランド・パッドに接続する必要を考慮したためであり、この点、図２のように配列することにより、「Ｇ」列２３と「Ｇ」列２１間の距離を短くすることができる。
ところで、これらグランド・パッド間を接続するに際しても、やはり多層配線構造となることを回避すべきである。つまり、本発明の一実施形態では、基板上の多層配線を回避する場合は、図６および図７に図示するように、基板上部に搭載するＩＣチップを介するようにして、「Ｇ」列２３の各グランド・パッドを、「Ｇ」列２１の各グランド・パッドに接続する。図６は基板および当該基板上に設けたＩＣチップの断面図を、そして図７は図６に対応する平面図の一例を示す。このように、ＩＣチップ側にグランド配線３０を設け、当該ＩＣチップ側グランド配線３０を介してグランド・パッド間（より具体的には、図７に示すように、「Ｇ」列２１のグランド・パッドと「Ｇ」列２３のグランド・パッド間、および「Ｇ」列２１の隣り合うグランド・パッド間）を接続する構成とすることにより、基板内での多層配線構造を回避することができる。なお、ここに示した各パッドの配置態様は例示に過ぎない点に留意すべきである。
図８は、このようにして構成される本発明のＩＣパッド・アレイ構造を適用した、光モジュールにおける光電気混載基板１００上の素子配置領域図の一例である。当該光モジュールにおけるＩＣチップは、光電気混載基板上に搭載され、且つ光デバイスを駆動させるためのドライバＩＣ、光信号を受信するためのレシーバ（受信機）ＩＣ、または光信号を送信するためのトランシーバ（送信機）ＩＣのいずれかである。そして、図８の光電気混載基板１００上の素子配置領域図は、特に、光送信機または光送受信機の送信部として構成される光電気混載基板の素子配置領域図として利用可能である。
光電気混載基板１００には、図２〜図５を用いて説明した、ＩＣパッド・アレイ領域２０が配置してある。また、光電気混載基板１００の周縁部にそって、外部回路に接続するための各種パッド、すなわち、差動信号パッド５０、グランド・パッド５１、ＩＣ制御パッド５２等をそれぞれ複数配置している。ＩＣパッド・アレイ領域２０と光電気混載基板１００の周縁部に設けた各パッド間部分には、主に配線（信号配線５０１、グランド配線５０２〜５０４、電源配線５０５）が配置される。
本発明のＩＣパッド・アレイ領域２０をこのように適用して光電気混載基板のパッド・アレイ領域を形成することにより、配線構造を簡素化することができ多層配線構造を最小限のものとすることができる。例えば、図８の素子配置領域図では、点線領域７１，７２のみが多層配線構造となり、それ以外は、単層構造として実現可能である。点線領域７１，７２が多層配線構造となるのは、図示のとおり、パッド・アレイ領域２０からＩＣ制御パッド５２まで延びるＩＣ制御配線が、電源（強化）配線５０５およびグランド（強化）配線５０３と交差するからである。多層配線構造を少なくすればするほど、各層間を接続するビアの数を少なくすることができ、ビアを介することによるＩＣ電源配線の配線抵抗を低減できる。
多層配線構造の最小化に関連して、図９に、本発明のＩＣパッド・アレイ構造を適用した、光モジュールにおける光電気混載基板１００上の素子配置領域図の他の変形例を示す。図９の例では、図８の例と比較して、グランド（強化）配線５０３を除去すると共に、電源（強化）配線５０５’も限定的な配置としている。このような配置構成とすることにより、図９の素子配置領域図では、点線領域７１’，７２’部分を含め全ての配線構造を単層構造として実現可能となることが理解される。
また、図９では、上記点線領域７１’，７２’部分の配線構造化に加え、グランド配線５０２’部分にも改良を加えている。この改良により、本発明のＩＣパッド・アレイ構造は、光電気混載基板（シリコン基板）をプリント基板上に接続する際の、これら要素間を接続する電極パターンとして適用可能となる。
より具体的には、シリコン基板の内部において、グランド・パッド５１’の配置列が差動信号パッド５０’の配置列よりも外側となるようにし、且つ、各グランド・パッド５１’を、隣り合う２つの差動信号パッド５０’対の間の中間位置に対応する位置に配列するようにしている。これにより、シリコン基板からパッドサイズのより大きいプリント基板に接続する場合においても高密度な配線設計が可能になる。
上記説明した、ＩＣパッド・アレイ構造は、光モジュール以外にも様々なものに適用可能となる。
例えば、図８および図９では本発明のＩＣパッド・アレイ構造を光モジュールに適用しているのに対し、図１０では、当該ＩＣパッド・アレイ構造をシリコン・インターポーザに適用した場合の平面図を示している。図１０においては、シリコン・インターポーザ２００上に当該ＩＣパッド・アレイ構造を設け、その上にＣＰＵチップ２１０を搭載した構成である。このように構成することによって、光学エンジン２２０との間の接続は、単層配線によるＧＳＳＧ（ＧＮＤ−ＳＩＧＮＡＬ−ＳＩＧＮＡＬ−ＧＮＤ）構造が実現可能である。
以上、図面を参照しつつ本発明の実施の形態を説明してきたが、当業者であれば、他の類似する実施形態を使用することができること、また、本発明から逸脱することなく適宜形態の変更又は追加を行うことができることに留意すべきである。なお、本発明は、上記の実施形態に限定されるべきではなく、特許請求の範囲の記載に基づいて解釈されるべきである。
１０，２０ パッド・アレイ領域
１００ 光電気混載基板
１１，２２，２２’ 「Ｓ」列
２２ａ，２２ｂ，２２ｂ’ 差動信号パッドの対
２２１〜２２４，２２３’ 信号パッド
１２，１４，２１，２１’，２４ 「Ｇ」列
２１１〜２１３，２１２’ グランド・パッド
１３，２３ 「Ｖ」列
１５，２５ 信号配線
１６ グランド配線
２６，２７ ＩＣ電源パッド配置列
２８，２９ ＩＣ制御パッド配置領域
３０ ＩＣグランド配線
５０，５０’ 差動信号パッド
５１，５１’ グランド・パッド
５０１，５０１’ 信号配線
５０２〜５０４，５０２’ グランド配線
５０５，５０５’ 電源配線
５２ ＩＣ制御パッド
２００ シリコン・インターポーザ
２１０ ＣＰＵチップ
２２０ 光学エンジン

Claims (7)

  1. ＩＣチップを基板に搭載させるための該基板上のパッド・アレイ構造であって、パッド・アレイ領域の第1の周縁部に、
    第１列に等間隔に配列された複数のグランド・パッドと、
    前記第１列の内側且つ第１列と平行の第２列に等間隔に配列された複数の信号パッドとを備え、
    各前記信号パッドが、前記第１列において隣り合う２つの前記グランド・パッド間を通って前記基板上の外部回路に接続され、該外部回路との間で電気信号が入出力されることを特徴とする、パッド・アレイ構造。
  2. 請求項１記載のパッド・アレイ構造であって、前記複数の信号パッドが、複数の差動信号パッドの対を構成し、
    前記第１周縁部の第１列における各前記グランド・パッドが、前記第１周縁部の第２列において隣り合う２つの前記差動信号パッド対の間の位置に対応する位置に配置される、パッド・アレイ構造。
  3. 請求項２記載のパッド・アレイ構造において、
    前記第１周縁部の第１列における前記グランド・パッドの少なくとも１つが、前記第１周縁部の第２列において隣り合う前記２つの差動信号パッド対の中間に対応する位置に配置される、パッド・アレイ構造。
  4. 請求項１から３のいずれか一項記載のパッド・アレイ構造において、更に、前記パッド・アレイ領域において第１周縁部に対向する第２周縁部の両端部分の内側近傍に複数のＩＣ制御パッドを配置することを特徴とする、パッド・アレイ構造。
  5. 請求項１〜４のいずれか一項記載のパッド・アレイ構造を有する光モジュールであって、前記ＩＣチップが、光電気混載基板上に搭載され、且つ光デバイスを駆動させるためのドライバＩＣ、光信号を受信するためのレシーバＩＣ、または光信号を送信するためのトランシーバＩＣのいずれかであることを特徴とする、光モジュール。
  6. 請求項５記載の光モジュールであって、更に、前記パッド・アレイ領域において前記第１周縁部の第２列の内側に配列された第２の複数のグランド・パッドを備え、それぞれを、前記ＩＣチップを介して前記第１周縁部の第１列におけるグランド・パッドに接続させることを特徴とする、光モジュール。
  7. 請求項１〜４のいずれか一項記載のパッド・アレイ構造を有するシリコン・インターポーザ。
JP2016510274A 2014-03-24 2015-03-18 Ｉｃチップを基板に搭載させるための基板上のパッド・アレイ構造、並びに当該パッド・アレイ構造を有する光モジュール Expired - Fee Related JP6419785B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014059690 2014-03-24
JP2014059690 2014-03-24
PCT/JP2015/058012 WO2015146738A1 (ja) 2014-03-24 2015-03-18 Ｉｃチップを基板に搭載させるための基板上のパッド・アレイ構造、並びに当該パッド・アレイ構造を有する光モジュール

Publications (2)

Publication Number Publication Date
JPWO2015146738A1 true JPWO2015146738A1 (ja) 2017-04-13
JP6419785B2 JP6419785B2 (ja) 2018-11-07

Family

ID=54195260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016510274A Expired - Fee Related JP6419785B2 (ja) 2014-03-24 2015-03-18 Ｉｃチップを基板に搭載させるための基板上のパッド・アレイ構造、並びに当該パッド・アレイ構造を有する光モジュール

Country Status (5)

Country Link
US (1) US9775245B2 (ja)
EP (1) EP3125285B1 (ja)
JP (1) JP6419785B2 (ja)
CN (1) CN106104792B (ja)
WO (1) WO2015146738A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10231325B1 (en) * 2016-12-20 2019-03-12 Juniper Networks, Inc. Placement of vias in printed circuit board circuits
US10405425B2 (en) * 2017-06-19 2019-09-03 Dell Products, L.P. Surface mount technology (SMT) pad design with differential contact strips having converging narrowing distal ends that facilitate high speed communication
TWI622150B (zh) * 2017-09-08 2018-04-21 瑞昱半導體股份有限公司 電子封裝構件以及電路佈局結構
CN107734828B (zh) * 2017-09-14 2019-12-17 苏州浪潮智能科技有限公司 一种pcb板差分信号线布线结构及布线方法
US10314162B1 (en) * 2018-07-13 2019-06-04 Mellanox Technologies, Ltd. Apparatuses and methods for improved network connections
CN113906830B (zh) * 2019-06-11 2024-04-12 华为技术有限公司 电路板及电子设备
CN112566353A (zh) * 2019-09-26 2021-03-26 中兴通讯股份有限公司 一种电路板及通信设备
CN112687653B (zh) * 2020-12-01 2024-07-16 贵州振华风光半导体股份有限公司 一种用于集成电路封装的高速模数转换器有机基板
TWI769063B (zh) * 2021-03-25 2022-06-21 嘉雨思科技股份有限公司 訊號傳輸電路封裝結構
CN113438800B (zh) * 2021-06-29 2023-04-07 展讯通信（上海）有限公司 终端设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390865U (ja) * 1986-12-04 1988-06-13
JP2000349192A (ja) * 1999-06-07 2000-12-15 Canon Inc 半導体集積回路およびプリント配線板
EP1310995A2 (fr) * 2001-11-13 2003-05-14 Koninklijke Philips Electronics N.V. Dispositif de blindage des lignes de transmission par la masse ou l'alimentation
JP2004525524A (ja) * 2001-04-30 2004-08-19 タイコ・エレクトロニクス・コーポレイション 多層基板用の差動コネクタパターン
JP2011009776A (ja) * 2010-09-07 2011-01-13 Renesas Electronics Corp 半導体装置
US20110093828A1 (en) * 2009-10-19 2011-04-21 Ren-Jie Lee Pin-out Designation Method for Package-Board Codesign
JP2011171415A (ja) * 2010-02-17 2011-09-01 Seiko Epson Corp 半導体集積回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6249047B1 (en) * 1999-09-02 2001-06-19 Micron Technology, Inc. Ball array layout
US6885102B2 (en) * 2002-08-26 2005-04-26 Intel Corporation Electronic assembly having a more dense arrangement of contacts that allows for routing of traces to the contacts
US6908340B1 (en) * 2003-09-11 2005-06-21 Xilinx, Inc. Method and system for reducing crosstalk in a backplane
US7057115B2 (en) * 2004-01-26 2006-06-06 Litton Systems, Inc. Multilayered circuit board for high-speed, differential signals
JP2005340741A (ja) 2004-05-31 2005-12-08 Renesas Technology Corp 半導体装置
US7322855B2 (en) * 2004-06-10 2008-01-29 Samtec, Inc. Array connector having improved electrical characteristics and increased signal pins with decreased ground pins
US8232480B2 (en) * 2010-02-09 2012-07-31 Altera Corporation Interconnect pattern for high performance interfaces
CN102270619B (zh) * 2010-06-04 2014-03-19 马维尔国际贸易有限公司 用于电子封装组件的焊盘配置
JP5654288B2 (ja) 2010-08-24 2015-01-14 日本オクラロ株式会社 光モジュール及び高周波モジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390865U (ja) * 1986-12-04 1988-06-13
JP2000349192A (ja) * 1999-06-07 2000-12-15 Canon Inc 半導体集積回路およびプリント配線板
JP2004525524A (ja) * 2001-04-30 2004-08-19 タイコ・エレクトロニクス・コーポレイション 多層基板用の差動コネクタパターン
EP1310995A2 (fr) * 2001-11-13 2003-05-14 Koninklijke Philips Electronics N.V. Dispositif de blindage des lignes de transmission par la masse ou l'alimentation
US20110093828A1 (en) * 2009-10-19 2011-04-21 Ren-Jie Lee Pin-out Designation Method for Package-Board Codesign
JP2011171415A (ja) * 2010-02-17 2011-09-01 Seiko Epson Corp 半導体集積回路
JP2011009776A (ja) * 2010-09-07 2011-01-13 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
CN106104792B (zh) 2018-09-18
JP6419785B2 (ja) 2018-11-07
WO2015146738A1 (ja) 2015-10-01
EP3125285A4 (en) 2017-11-29
US20170105284A1 (en) 2017-04-13
CN106104792A (zh) 2016-11-09
EP3125285A1 (en) 2017-02-01
EP3125285B1 (en) 2019-09-18
US9775245B2 (en) 2017-09-26

Similar Documents

Publication Publication Date Title
JP6419785B2 (ja) Ｉｃチップを基板に搭載させるための基板上のパッド・アレイ構造、並びに当該パッド・アレイ構造を有する光モジュール
JP2012156291A (ja) 半導体装置および半導体装置実装体
JP2015141712A (ja) タッチパネル
US10025048B2 (en) Semiconductor device having quadrangular interposer with functional blocks having arranged regions and waveguides
WO2016063459A1 (ja) 半導体集積回路装置
JPWO2015012213A1 (ja) 光電気混載基板に設けた光送信機または光送受信機の送信部
JP2008182062A (ja) 半導体装置
JP5429160B2 (ja) 半導体光配線装置及び半導体光配線方法
JP2021039973A (ja) 電気チップ及び光モジュール
US8698325B2 (en) Integrated circuit package and physical layer interface arrangement
US8912656B2 (en) Integrated circuit package and physical layer interface arrangement
TWI829355B (zh) 電子裝置
JP6133024B2 (ja) 光モジュール
TWI578052B (zh) 光纖連接器電路板及光纖連接器
JP6542668B2 (ja) 光電気混載基板に設けた光送信機または光送受信機の送信部
JP5637134B2 (ja) 治具、パッケージ、システム基板および素子搭載方法
KR102394796B1 (ko) 멀티칩 구조의 반도체 장치 및 그를 이용한 반도체 모듈
TWI459522B (zh) 電路裝置
JP6420585B2 (ja) シリコンフォトニクス変調器の電極構造
JP2014216374A (ja) 並列光通信モジュール、及び並列光通信モジュールを搭載するプリント基板の組立体
TW202410776A (zh) 電子裝置
TWM631948U (zh) 積體電路裝置
WO2017026049A1 (ja) シリコンフォトニクス変調器の電極構造
KR101603233B1 (ko) 표시장치
JP2013089704A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181010

R150 Certificate of patent or registration of utility model

Ref document number: 6419785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees