JP6420585B2 - シリコンフォトニクス変調器の電極構造 - Google Patents

Description

本発明はシリコンフォトニクスにおける電極構造に関し、より詳細には、シリコン基板上に集積するために特定の電極構造を有するように構成する、多チャンネル且つ高密度な小型シリコンフォトニクス変調器の電極構造に関するものである。

図１は、従来型の光変調器の電極構造の概略図である。この例では、ＬＮ変調器による外部変調方式を示す。従来技術では、光変調器３と該光変調器を駆動させるドライバ回路１との間に、ＤＣフィード用コイル（Ｌ１）およびＤＣブロック用コンデンサ（Ｃ）を備えたバイアスティ回路２を結合させる。そして、バイアスティ回路２からバイアス電圧を印加することで光変調器３を安定動作させるのが一般的である。また、図２は、シリコンフォトニクス技術を用いたシリコン基板上に集積化させる従来技術のシリコンフォトニクス変調器や化合物半導体を用いた変調器の電極構造の概略回路図である。図２では、キャパシタンス（Ｃ１）として簡略表記されたシリコンフォトニクス変調器３０に対し、バイアス回路２０が信号電極（Ｓ）側においてドライバＩＣ回路１０と結合される。バイアス回路２０は、図示のように抵抗線Ｒ、ＤＣ電源（Ｖ１）、およびコンデンサ（Ｃ）を備え、ドライバＩＣ回路１０からの高周波信号に対してＤＣレベルを調整可能に可変とすることにより、シリコンフォトニクス変調器を高速動作させる。

しかしながら、図１に示すようなバイアスティを信号電極側に適用する構成の場合、高周波信号の信号特性を維持し、変調器を安定動作させるために、ＤＣブロック用コンデンサ（Ｃ）およびＤＣフィード用コイル（Ｌ１）のサイズが大きくなるように設計せざるを得ない。即ち、バイアスティの物理的な大きさを理由として、バイアスティ回路をシリコン基板上にモノリシックに配置することが困難である。一方、図２に示すような構成の場合、信号電極（Ｓ）に対してバイアス回路のインピーダンスを十分高くする必要があるために、複数の変調器を高密度に集積する場合や、以下の実施形態で説明するように、変調器として電極分離型（分割型）の変調器を適用した場合には、信号線ごとにキャパシタンスＣや抵抗線Ｒを配置する必要があり、小型且つ高密度化する上で課題であった。

当該課題に対処するために、従来技術では更に、図３の回路図に示すように、（信号電極側ではなく）グランド電極（ＧＮＤ）側においてバイアス電圧を印加できるよう電極を構成することが考えられてきた。即ち、グランド電極側にＤＣ電源（Ｖ２）を設け、信号電極側との電位差に応じてバイアス電圧を印加可能とすることにより、グランド電極側をバイアスとして構成することが考えられてきた。このように設計することにより、図２に示したようなバイアス回路を設ける必要がなく、バイアス電圧を印加することが可能になる。そのため、バイアス回路の物理的な大きさに伴う上記小型高密度する上での課題について一応は解消される。

更に、図４（ａ）および図４（ｂ）は、シリコンフォトニクス変調器の電極構造に関するシリコン基板上の平面図を示し、図３の回路図に対応するものである。図４（ａ）は単チャンネル型の電極構造であり、図４（ｂ）は、多チャンネル型（ここでは３チャンネル）の電極構造の概要を示している。

図４（ａ）に示すように、単チャンネル型の電極の基本構造例は、バイアス電圧を印加するための２つの平行なバイアス電気配線Ｖのパターン、並びに、これら２つの電気配線パターンの間に、電気信号を入力する３セグメントの信号電極部Ｓのパターンおよび対応するコンプリメンタリの信号電極部Ｓ’のパターンをそれぞれ変調器導波路に設けることによって実現される。なお、信号電極部Ｓに対し、対応するコンプリメンタリの信号電極部Ｓ’を設けるのは当業者にとって公知である。

ドライバＩＣ回路（図示せず）が、これらの要素の上に被さるようにして配置される。また、シリコンフォトニクス変調器そのものは、当該３セグメントの信号電極部Ｓおよびコンプリメンタリの信号電極部Ｓ’のパターン下部にそれぞれ配置される（図示せず）。つまり、ここでは、分割型電極によるシリコンフォトニクス変調器（分割型変調器）を想定している。これに対し、進行波型電極による変調器（進行波型変調器）を適用する場合には、信号電極部Ｓおよび対応するコンプリメンタリの信号電極部Ｓ’はそれぞれ１セグメントのみのパターンとなり、それぞれの下に１つの変調器が配列されることが当業者には理解される。

図４（ｂ）のシリコンフォトニクス変調器の電極構造は、図４（ａ）に示した単チャンネル相当の電極構造を３セット並列に配置することによって、多チャンネル（３チャンネル）化、且つ高密度化して実現される。

図５は、図３に示した電極構造の等価回路の内、上記高密度化によるインダクタンスの増加を想定して、グランド電極側のバイアスに更にインダクタンス（Ｌ２）を付加した回路図である。また、図６は、図５に示した回路を用いて、インダクタンスＬ２の値を変化させて変調器の周波数応答を測定したグラフである。ここでは、横軸を周波数（単位；ＧＨｚ）とするのに対し、縦軸を周波数応答（単位；ｄＢ）とし、図５に示したＬ２のインダクタンス値を０．２ｎＨ，０．１ｎＨ，０．０５ｎＨ，０ｎＨとした場合が、それぞれグラフ中の線〔１〕〜〔４〕に対応する。

図６のグラフからも分かるように、例えば１０ＧＨｚの周波数では、インダクタンスを（０ｎＨから）大きくすればするほど周波数応答が下がっていること、即ち、電気配線パターンのインピーダンスが増加して周波数応答が劣化することが確認される。

つまり、図４（ｂ）に関し先に述べたように、高密度化によりバイアスの電気配線パターンＶの電気配線幅ｗを狭くすることは、インダクタンスを増加させることを意味し、この結果、変調器の電気特性に悪影響を及ぼすことになる。他方、上記インダクタンスを考慮して、仮にバイアスの電気配線パターンＶの電気配線幅ｗを広げた場合であっても、本発明者の実験によれば、変調器の周波数応答に対する改善がほとんど見られず（後記する図１３も参照）、寧ろ、高周波信号においては電気信号波形に劣化が確認された。この点、バイアスの電気配線Ｖパターンの電気配線幅ｗは、シリコンフォトニクス変調器の周波数応答の改善に直接的に寄与するものではない。

"10Gb/s Compact InP MZ Modulator, Negative Chirp, with DWDM Laser, LMC10NEG" (http://www.oclaro.com/datasheets/LMC10NEG%20Datasheet%20-%20D00019-PB%20%5B04%5D.pdf)

多チャンネル且つ高密度のシリコンフォトニクス変調器の電極構造においては、如何にしてバイアス電極のインダクタンス成分を０ｎＨに近づくような電極構造を形成し、即ち図６の〔４〕に示すような周波数特性に近づけるよう実現できるかが課題となる。

そこで、本発明は、シリコン基板上に集積するために特定の電極構造を有するように構成する、多チャンネル且つ高密度の小型シリコンフォトニクス変調器の電極構造を提供することにより、当該シリコンフォトニクス変調器を高周波で高速動作可能とすることを目的とする。

上記課題を解決するために、本発明は、シリコンフォトニクス変調器の電極構造を提供する。当該電極構造は、シリコン基板平面上に、複数のバイアス電気配線を形成するための第１層と、複数のグランド電極部を、それぞれ第１層の電気配線と位置合わせして形成した第２層とを備える。

また、本発明のシリコンフォトニクス変調器の電極構造は、上記第１層において複数のバイアス電気配線が相互に電気的に接続され、また、上記第２層において複数のグランド電極部が相互に電気的に接続されるように構成したことを特徴とする。

更に、本発明のシリコンフォトニクス変調器の電極構造では、シリコンフォトニクス変調器は複数の分割型変調器によって構成する。そして、当該電極構造は、上記第１層において複数の信号電極部が電気配線と平行に配列され、複数の電気配線が、上記第１層において信号電極部の間隙を通じて電気的に相互に接続されると共に、複数のグランド電極部が、上記第２層において信号電極部の間隙を通じて相互に電気的に接続されるように構成したことを特徴とする。

図１は、従来型の光変調器の電極構造の概略図である。 図２は、従来技術のシリコンフォトニクス変調器の電極構造の回路図の一例である。 図３は、従来技術のシリコンフォトニクス変調器の電極構造の回路図の他の例である。 図４は、従来技術のシリコンフォトニクス変調器の電極構造におけるシリコン基板上の概略平面図である。 図５は、図３の回路図にインダクタンスを付加した回路図の一例である。 図６は、図５の概略回路図を用いて従来技術のシリコンフォトニクス変調器の周波数応答を測定したグラフである。 図７Ａは、本発明の一実施形態による、シリコンフォトニクス変調器の電極構造におけるシリコン基板上の一例の概略平面図である。 図７Ｂは、本発明の一実施形態による、シリコンフォトニクス変調器の電極構造におけるシリコン基板上の他の例の概略平面図である。 図８は、図７Ａのシリコンフォトニクス変調器の電極構造の一例の断面図のである。 図９は、図７Ａのシリコンフォトニクス変調器の電極構造の他の例の断面図である。 図１０Ａは、図７Ａのシリコンフォトニクス変調器の電極構造に対応する等価回路図である。 図１０Ｂは、図７Ｂのシリコンフォトニクス変調器の電極構造に対応する等価回路図である。 図１１は、本発明の他の実施形態による、シリコンフォトニクス変調器の電極構造におけるシリコン基板上の概略平面図である。 図１２は、図１１のシリコンフォトニクス変調器の電極構造の一例の断面図である。 図１３は、本発明の実施形態による、シリコンフォトニクス変調器の電極構造を用いて、シリコンフォトニクス変調器の周波数応答を測定したグラフである。

本発明の実施形態によるシリコン基板平面上に集積するシリコンフォトニクス変調器の電極構造について、以下に図面を参照しながら詳細に説明する。なお、同様の構成要素には同様の符号を付してある。

図７Ａは、本発明の一実施形態による、シリコンフォトニクス変調器の電極構造に関するシリコン基板上の平面図の一例である。また、図８は、図７Ａの第１列、第４列、または第７列における断面図の一例を、図９は、図７Ａの第２列、第３列、第５列、または第６列における断面図の一例を示す。図７Ａでは、第２列、第３列、第５列、および第６列上に、当該平面図の一部の上面を覆うドライバＩＣ回路（図示せず）から電気信号の入力を受けるための電気信号入力部５０および光信号を入出力するための光導波路６０についても示してある（図４では図示せず）。

図７Ａおよび図８を参照する。図７Ａの第１列に注目すると、変調器導波路上に設けたバイアス電気配線Ｖのパターン（色塗部）の上に、略同一幅を有するグランド電極部Ｇのパターン（破線部）を位置合わせして被せている。つまり、当該電極構造は、シリコン基板平面上に、複数のバイアス電気配線を形成するための層ｌ_１、および複数のグランド電極部をそれぞれ層ｌ_１の電気配線と位置合わせして形成した層ｌ_２を含んで積層する。これにより、当該電極構造において、バイアス電気配線層ｌ_１のＶおよびグランド電極層ｌ_２のＧは、間に前縁物質を有するキャパシタンスとして機能させることが可能となる。

なお、上記の例では、バイアス電気配線Ｖのパターンとグランド電極部Ｇのパターンの幅を略同一のものとして説明しているが、これに限定されず、異なる幅であってもよい。また、上記の例では、バイアス電気配線層ｌ_１の上に、グランド電極層ｌ_２を積層しているが、この積層順に限定されない。これとは逆に、グランド電極層ｌ_２の上にバイアス電気配線層ｌ_１を積層してもよい。

次に、図７Ａの第２列に対応する図９についても参照する。図９の一連の矢印で示すように、電気信号は、第２列の端部に設けた信号電極部Ｓ_１から電気信号入力部５１を介してドライバＩＣ回路に供給され、次いで、該ドライバＩＣ回路から電気信号入力部５２〜５４でそれぞれ電気信号を受けて、信号電極部Ｓ_２〜Ｓ_４にそれぞれ伝達されるように構成する。信号電極部Ｓ_２〜Ｓ_４の下部に位置する層ｌ_３には、光導波路が設けられ、該層ｌ_３においてシリコンフォトニクス変調器が形成される。これにより、電気信号が供給されてシリコンフォトニクス変調器が駆動される。

図１０Ａは、図７Ａに示した本発明の一実施形態により構成されるシリコンフォトニクス変調器の電極構造に対応した等価回路図である。当該電極構造では、先に説明したように、キャパシタンス（Ｃ２）が論理的に付加されたのと等価となる。その結果、変調器のインピーダンスを低減可能であることが理解される。

次に、図７Ａの電極構造を改良した図７Ｂを参照する。図７Ｂに示すように、改良した電極構造例では、バイアス電気配線Ｖとこれに位置合わせされたグランド電極部Ｇとの間において、キャパシタンス（コンデンサチップ）（Ｃ’）をそれぞれ設ける。そして、図７Ｂのように構成される改良電極構造に対応した等価回路図は図１０Ｂのようになる。このように、コンデンサチップ（Ｃ’）を設けることにより、特に、電極構造と該電極構造から接続される外部素子との間における安定動作が見込まれ更に有利となる。

図１１に示すように、本発明の他の実施形態では、第１列、第４列および第７列に示した平行なバイアス電気配線Ｖ_１，Ｖ_２，Ｖ_３のパターン同士を、同じくバイアス電気配線Ｖ’_１，Ｖ’_２によって直角方向に相互に電気的に接続すると共に、当該バイアス電気配線層上のグランド電極部Ｇ_１，Ｇ_２，Ｇ_３同士についても、グランド電極部Ｇ’_１，Ｇ’_２によって、直角方向に相互に電気的に接続するように構成する。このように直角方向に相互接続することにより、図７Ａの例では、第１列、第４列および第７列の列ごとにバイアス電気配線Ｖの層とグランド電極部Ｇの層との平行平板で構成されたキャパシタンスは、全チャネルを通じて１つのキャパシタンスとして機能できる。これにより、シリコンフォトニクス変調器の電気特性をより一層安定化させることが可能になる。

更に、図７Ｂで示したような、バイアス電気配線Ｖとグランド電極部Ｇの間にキャパシタンス（Ｃ’）を追加する構成を図１１の電極構造にも適用する場合には、全チャンネルを通じて、バイアス電気配線Ｖ層同士、グランド電極部Ｇ層同士が電気的に接続可能であるから、接続に必要とされるキャパシタンス（Ｃ’）は全体で１つのみでよく、より一層安定動作が可能となる。

先に述べたように、本発明の実施形態の電極構造を有するシリコンフォトニクス変調器は、一例では分割型変調器として構成される。そして、このようなシリコンフォトニクス変調器の電極構造は、例えば、４つの信号電極部Ｓ_１〜Ｓ_４を有し、バイアス電気配線Ｖのパターンと平行となるように第１列と隣り合って配列およびパターン化される。図１２は、図１１の第２列、第３列、第５列、および第６列における断面図について示しており、図１１に示す電極構造についてより一層理解される。

即ち、バイアス電気配線Ｖのパターン同士を相互に接続するバイアス電気配線Ｖ’_１，Ｖ’_２は、層ｌ_１において信号電極部の間隙（即ち、Ｓ_２とＳ_３、およびＳ_３とＳ_４の間隙）を通じて接続される。同様に、バイアス電気配線Ｖ上のグランド電極部Ｇのパターン同士を相互に接続するグランド電極部Ｇ’_１，Ｇ’_２についても、層ｌ_２において信号電極部の間隙（即ち、Ｓ_２とＳ_３、およびＳ_３とＳ_４の間隙）を通じて接続されることが理解される。

他方、シリコンフォトニクス変調器を進行波型変調器とする場合には、上記のようなＳ_２とＳ_３、およびＳ_３とＳ_４における間隙は存在しないことから、別途新たな層を設けるか、長い変調器の周辺から、バイアス電気配線Ｖのパターン同士や、バイアス電気配線Ｖ上のグランド電極部Ｇのパターン同士をそれぞれ相互に接続することになる。

最後に、図１３を参照して、本発明の実施形態によるシリコンフォトニクス変調器の電極構造の効果について説明する。図１３は、図７Ａまたは図１１に示した電極構造を用いて、シリコンフォトニクス変調器の周波数応答を測定したグラフである。グラフ中、実線〔ａ〕が本実施形態の電極構造による場合であり、これに対し、点線〔ｂ〕が図６に示したバイアスの電気配線Ｖのパターン幅ｗを小さくした場合、そして破線〔ｃ〕がこれとは逆にパターン幅ｗを大きくした場合に相当する。

図６に関連して先に説明したように、点線〔ｂ〕および破線〔ｃ〕では、バイアスの電気配線Ｖのパターン幅ｗに拘わらず、電極構造のインダクタンス（Ｌ２）の問題によりシリコンフォトニクス変調器の電気特性に悪影響を及ぼす。他方、実線〔ａ〕、即ち本実施形態による電極構造を適用した場合には、このような品質劣化は見られず、高周波の場合（例えば２５ＧＨｚ）であっても、図６の〔４〕の場合（具体的には、図５に示したＬ２のインダクタンスの値を０ｎＨに設定した場合）とほぼ同様の周波数応答を示すことが考察される。この点、図１０Ａの等価回路図に示したように、グランド電極側に更にキャパシタンスＣ２が付加される構成とすることにより、シリコンフォトニクス変調器の電気特性が大幅に改善され、当該変調器の周波数応答が改善されたことが十分に理解される。

以上、図面を参照しつつ本発明の実施の形態を説明してきたが、当業者であれば、他の類似する実施形態を使用することができること、また、本発明から逸脱することなく適宜形態の変更又は追加を行うことができることに留意すべきである。なお、本発明は、上記の実施形態に限定されるべきではなく、特許請求の範囲の記載に基づいて解釈されるべきである。

Claims (4)

1. シリコンフォトニクス変調器の電極構造であって、シリコン基板平面上に、
   複数のバイアス電気配線を形成するための第１層と、
   複数のグランド電極部を、それぞれ前記第１層の電気配線と位置合わせして形成した第２層とを備え、
   前記第１層において前記複数のバイアス電気配線が相互に電気的に接続され、
   前記第２層において前記複数のグランド電極部が相互に電気的に接続される、
   ように構成したことを特徴とする、電極構造。
2. 請求項１記載の電極構造において、前記シリコンフォトニクス変調器が複数の分割型変調器を用いて構成され、当該電極構造は、
   前記第１層において複数の信号電極部が前記電気配線と平行に配列され、
   前記複数の電気配線が、前記第１層において前記信号電極部の間隙を通じて電気的に相互に接続され、
   前記複数のグランド電極部が、前記第２層において前記信号電極部の間隙を通じて相互に電気的に接続されるように構成したことを特徴とする、電極構造。
3. 請求項１または２記載の電極構造であって、更に、
   前記第１層における１つの前記電気配線と前記第２層において位置合わせされた１つのグランド電極部との間を接続するためのキャパシタンスをそれぞれ設けたことを特徴とする、電極構造。
4. 請求項１から３の何れか一項記載の電極構造であって、更に、
   前記第１層において前記相互に接続された電気配線と前記第２層において前記相互に接続されたグランド電極部との間を接続するための１つのキャパシタンスを設けたことを特徴とする、電極構造。