JPWO2015122204A1 - ノイズ低減用電子部品 - Google Patents

ノイズ低減用電子部品 Download PDF

Info

Publication number
JPWO2015122204A1
JPWO2015122204A1 JP2015562758A JP2015562758A JPWO2015122204A1 JP WO2015122204 A1 JPWO2015122204 A1 JP WO2015122204A1 JP 2015562758 A JP2015562758 A JP 2015562758A JP 2015562758 A JP2015562758 A JP 2015562758A JP WO2015122204 A1 JPWO2015122204 A1 JP WO2015122204A1
Authority
JP
Japan
Prior art keywords
electronic component
circuit board
noise
electrode
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015562758A
Other languages
English (en)
Other versions
JP6202112B2 (ja
Inventor
祐 石渡
祐 石渡
貴博 東
貴博 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2015122204A1 publication Critical patent/JPWO2015122204A1/ja
Application granted granted Critical
Publication of JP6202112B2 publication Critical patent/JP6202112B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/004—Capacitive coupling circuits not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

ノイズ低減用電子部品（１０）が、回路基板（２０）に実装されて使用される。ノイズ低減用電子部品（１０）は、回路基板（２０）のグランド導体（２１）と容量結合するように配置される浮遊電極（１１）と、浮遊電極（１１）に接続された放射素子（１２）と、放射素子（１２）から放射された電磁波を遮蔽する遮蔽部材（１３）とを有する。このノイズ低減用電子部品（１０）により、プリント基板等のノイズの低減を図ることが可能である。

Description

本発明は、プリント基板等で発生したノイズを低減することが可能なノイズ低減用電子部品に関する。
高周波ノイズ電流がコネクタを経由してケーブルへ伝搬することを防止するフィルタが、特許文献１に開示されている。特許文献１に開示されたフィルタにおいては、プリント基板のコネクタ周辺部に高インピーダンスを示す領域が形成されている。高インピーダンスを示す領域は、所定の周波数帯で電磁波の伝搬を阻止するバンドギャップを持つ電磁バンドギャップ構造を有する。複数の周波数帯で高インピーダンスを示す表面構造が、特許文献２に開示されている。
高インピーダンスを示す領域は、第１の導体層に周期的に配置された複数の導体小片と、第２の導体層に配置されたグランド導体膜と、複数の導体小片をグランド導体膜に接続する導体柱とを含む。
特開２００９−１０５５７５号公報 米国特許第６４８３４８１号
上述の従来技術により、プリント基板に接続されたコネクタのグランドに流れるコモンモード電流を抑制することが可能である。ところが、プリント基板上の一部の回路で発生したノイズが、同一基板上の他の回路に伝搬することを抑制することは困難である。このため、ノイズが基板全体に広がりやすい。ノイズが基板内に広がることで、二次的な放射が発生してしまうことがある。
本発明の目的は、プリント基板等のノイズの低減を図ることが可能なノイズ低減用電子部品を提供することである。
本発明の一観点によると、
回路基板に実装されて使用されるノイズ低減用電子部品であって、
回路基板のグランド導体と容量結合するように配置される浮遊電極と、
前記浮遊電極に接続された放射素子と、
前記放射素子から放射された電磁波を遮蔽する遮蔽部材と
を有するノイズ低減用電子部品が提供される。
回路基板のグランド導体に生じたノイズが浮遊電極に伝搬し、放射素子から電磁波として放射される。放射された電磁波は、遮蔽部材によって遮蔽される。回路基板のグランド導体に生じたノイズが電磁エネルギとして放射され、消費されることにより、ノイズの低減を図ることができる。
さらに、回路基板のグランド導体に電気的に接続されるグランド電極を配置し、前記浮遊電極が前記グランド電極に容量結合する構成としてもよい。浮遊電極が、グランド電極を介して、回路基板のグランド導体に容量結合する。
前記ノイズ低減用電子部品が、回路基板に接着される底面を有し、前記浮遊電極及び前記グランド電極が、前記底面の面内方向に間隙を隔てて配置される構造としてもよい。浮遊電極は、回路基板の絶縁性の領域に接着され、グランド電極は、回路基板のグランド導体に接着される。
前記ノイズ低減用電子部品が、回路基板に接着される底面を有し、前記グランド電極が前記底面に露出しており、前記浮遊電極が、誘電体膜を介して前記グランド電極の上に配置される構造としてもよい。浮遊電極が、誘電体膜を介してグランド電極に容量結合する。
前記遮蔽部材が導電材料で形成されており、前記グランド電極に電気的に接続される構造としてもよい。遮蔽部材による電磁波の遮蔽効果を高めることができる。
前記ノイズ低減用電子部品が、さらに、回路基板のグランド導体に接着される誘電体膜を有し、前記浮遊電極が前記誘電体膜の上に配置されている構造としてもよい。浮遊電極が誘電体膜を介して、回路基板のグランド導体に容量結合する。
前記遮蔽部材を磁性材料で形成してもよい。磁性材料により、電磁波を吸収することができる。
回路基板のグランド導体に生じたノイズが浮遊電極に伝搬し、放射素子から電磁波として放射される。放射された電磁波は、遮蔽部材によって遮蔽される。回路基板のグランド導体に生じたノイズが電磁エネルギとして放射され、消費されることにより、ノイズの低減を図ることができる。
図１Ａは、実施例１によるノイズ低減用電子部品の断面図であり、図１Ｂ及び図１Ｃは、それぞれ実施例１によるノイズ低減用電子部品が実装された回路基板の断面図及び底面図である。 図２は、グランド導体、浮遊導体、放射素子、及び遮蔽部材の等価回路図である。 図３は、実施例１によるノイズ低減用電子部品を回路基板に、他の態様で実装したときのノイズ低減用電子部品及び回路基板の断面図である。 図４Ａは、実施例２によるノイズ低減用電子部品の断面図であり、図４Ｂは、実施例２によるノイズ低減用電子部品が実装された回路基板の底面図である。 図５Ａは、実施例３によるノイズ低減用電子部品の断面図であり、図５Ｂは、実施例３によるノイズ低減用電子部品が実装された回路基板の底面図である。 図６は、実施例４によるノイズ低減用電子部品の断面図である。 図７Ａは、実施例５によるノイズ低減用電子部品の断面図であり、図７Ｂは、図７Ａの一点鎖線７Ｂ−７Ｂにおける断面図である。
［実施例１］
図１Ａに、実施例１によるノイズ低減用電子部品１０の断面図を示す。ノイズ低減用電子部品１０は回路基板２０に実装されて使用される。ノイズ低減用電子部品１０は、浮遊電極１１、放射素子１２、遮蔽部材１３、及び充填材１４を含む。
浮遊電極１１は、ノイズ低減用電子部品１０の底面を構成する。浮遊電極１１に放射素子１２が取り付けられている。放射素子１２は、例えば浮遊電極１１の表面に対して垂直に固定された線状導体で構成され、モノポールアンテナとして動作する。放射素子１２から放射された電磁波を遮蔽部材１３が遮蔽する。遮蔽部材１３には、銅等の導電材料またはフェライト等の磁性材料が用いられる。放射素子１２と遮蔽部材１３との間の空間に、誘電体からなる充填材１４が充填されている。遮蔽部材１３が導電材料で形成される場合、遮蔽部材１３は浮遊電極１１から電気的に絶縁されている。
回路基板２０は、グランド導体２１及び浮遊導体２２を含む。浮遊導体２２は、グランド導体２１から面内方向に間隙を隔てて配置され、グランド導体２１と容量結合している。浮遊導体２２の表面は露出している。浮遊導体２２の露出した表面に、ノイズ低減用電子部品１０の浮遊電極１１が接着され、浮遊電極１１が浮遊導体２２に電気的に接続される。浮遊導体２２がグランド導体２１に容量結合しているため、ノイズ低減用電子部品１０の浮遊電極１１も回路基板２０のグランド導体２１に容量結合する。
図１Ｂに、実施例１によるノイズ低減用電子部品１０が実装された回路基板２０の断面図を示す。回路基板２０の素子実装面に集積回路素子２９が実装されている。集積回路素子２９の電極は、素子実装面に分布するパッド２８に接続される。回路基板２０内に、グランド導体膜２４、電源導体膜２３、及び信号配線が配置されている。集積回路素子２９の電源端子が、層間接続部材２６により電源導体膜２３に接続され、集積回路素子２９のグランド端子が、層間接続部材２７によりグランド導体膜２４に接続されている。回路基板２０の、素子実装面とは反対側の背面に、グランド導体２１及び浮遊導体２２が配置されている。グランド導体２１は、層間接続部材２５により、内部のグランド導体膜２４に接続されている。ノイズ低減用電子部品１０が、浮遊導体２２に接着されている。
図１Ｃに、回路基板２０の底面図を示す。回路基板２０の背面にグランド導体２１及び浮遊導体２２が配置されている。浮遊導体２２とグランド導体２１との間に間隙３１が確保されている。これにより、浮遊導体２２がグランド導体２１に容量結合する。ノイズ低減用電子部品１０が、平面視において浮遊導体２２の内部に配置されている。
図２に、グランド導体２１、浮遊導体２２、放射素子１２、及び遮蔽部材１３の等価回路図を示す。グランド導体２１が、キャパシタ３０を介して浮遊導体２２接続されている。キャパシタ３０は、図１Ｃに示したグランド導体２１と浮遊導体２２との間の間隙３１に起因して生じる静電容量に基づく。浮遊導体２２が浮遊電極１１を介して放射素子１２に接続されている。
グランド導体２１に生じたノイズ電流が、キャパシタ３０を介して放射素子１２に流れ、放射素子１２から電磁波が放射される。放射素子１２から放射された電磁波は、遮蔽部材１３で遮蔽される。このように、グランド導体２１に生じたノイズ電流が、放射素子１２により電磁エネルギに変換される。放射素子１２から放射された電磁エネルギは、遮蔽部材１３により外部に放射されないため、最終的にはノイズ低減用電子部品１０内で消費される。その結果、回路基板２０、及びそれに実装されている集積回路素子２９のノイズレベルの低減が図られる。
一般的に、電磁的ノイズをグランド導体２１に帰還させることにより、ノイズレベルの低減を図ることができる。ところが、グランド導体２１の電位が安定していない場合、グランド導体２１に帰還されたノイズが、回路基板２０に実装されている種々の回路に悪影響を及ぼす場合がある。効果的なノイズ対策を行うには、ノイズエネルギそのものを消失させることが有効である。上述の実施例１では、ノイズエネルギが電磁エネルギとして放射されるため、グランド導体２１の電位が安定していない場合であっても、ノイズレベルの低減を図ることが可能である。例えば、実施例１による回路基板２０を、携帯情報端末の基板として用いる場合に、ノイズ低減の顕著な効果が得られる。
キャパシタ３０の静電容量、放射素子１２の形状及び寸法は、除去すべきノイズの周波数帯の電磁波を効率よく放射させることができるように決定することが好ましい。例えば、回路基板２０に実装されている集積回路素子２９の動作周波数に相当する電磁波を効率よく放射させることができるように、キャパシタ３０の静電容量、放射素子１２の形状及び寸法が決定される。これにより、ノイズの除去効果を高めることができる。
図３に、実施例１によるノイズ低減用電子部品１０を、図１Ａ〜図１Ｃの構成とは異なる構成で、回路基板２０に実装したときのノイズ低減用電子部品１０及び回路基板２０の断面図を示す。図１Ａ〜図１Ｃに示した構成例では、ノイズ低減用電子部品１０の浮遊電極１１が回路基板２０の浮遊導体２２に接続されていた。図３に示した例では、ノイズ低減用電子部品１０の浮遊電極１１が回路基板２０の絶縁性の表面に接着されている。ノイズ低減用電子部品１０の浮遊電極１１と、回路基板２０のグランド導体２１とが、面内方向に間隙３２を隔てて配置されるように、ノイズ低減用電子部品１０が位置決めされている。
浮遊電極１１とグランド導体２１との間に間隙３２が確保されているため、浮遊電極１１がグランド導体２１に容量結合する。図３に示した例では、キャパシタ３０（図２）の静電容量が、間隙３２の寸法に依存する。間隙３２の寸法精度は、ノイズ低減用電子部品１０を実装するときの位置決め精度で決まる。
［実施例２］
次に、図４Ａ及び図４Ｂを参照して、実施例２によるノイズ低減用電子部品１０について説明する。以下、実施例１との相違点に着目して説明し、同一の構成については説明を省略する。
図４Ａに、実施例２によるノイズ低減用電子部品１０の断面図を示す。実施例１では、ノイズ低減用電子部品１０の底面の全域が、浮遊電極１１（図１Ａ）で構成されていた。実施例２では、ノイズ低減用電子部品１０の底面に、浮遊電極１１及びグランド電極３５が露出している。浮遊電極１１とグランド電極３５とは、底面の面内方向に間隙３６を隔てて配置されている。遮蔽部材１３がグランド電極３５に電気的に接続されている。
実施例１によるノイズ低減用電子部品１０が実装される回路基板２０には、浮遊導体２２（図１Ａ）が配置されていたが、実施例２によるノイズ低減用電子部品１０が実装される回路基板２０には、浮遊導体２２が配置されていない。ノイズ低減用電子部品１０のグランド電極３５が、回路基板２０のグランド導体２１に電気的に接続される。浮遊電極１１は、回路基板２０の絶縁性の表面に接着される。
図４Ｂに、実施例２によるノイズ低減用電子部品１０が実装された回路基板２０の底面図を示す。ノイズ低減用電子部品１０は、グランド導体２１と絶縁性の領域との境界線を跨ぐように配置される。
実施例２では、ノイズ低減用電子部品１０の浮遊電極１１がグランド電極３５に容量結合し、グランド電極３５が回路基板２０のグランド導体２１に接続される。これにより、ノイズ低減用電子部品１０の浮遊電極１１が、回路基板２０のグランド導体２１に容量結合する。実施例２においては、キャパシタ３０（図２）の静電容量が、間隙３６の寸法に依存する。このため、キャパシタ３０（図２）の静電容量の精度が、浮遊電極１１とグランド電極３５との組立精度で決まる。
また、実施例２では、遮蔽部材１３が浮遊電極１１から電気的に絶縁されており、グランド電極３５に電気的に接続されている。これにより、遮蔽部材１３が、回路基板２０のグランド導体２１に接続される。このため、遮蔽部材１３による電磁波の遮蔽効果を高めることができる。遮蔽部材１３を磁性材料で形成する場合には、遮蔽部材１３とグランド電極３５とを接続する必要はない。
［実施例３］
図５Ａ及び図５Ｂを参照して、実施例３によるノイズ低減用電子部品１０について説明する。以下、実施例１との相違点に着目して説明し、同一の構成については説明を省略する。
図５Ａに、実施例３によるノイズ低減用電子部品１０の断面図を示す。ノイズ低減用電子部品１０の底面の全域に、グランド電極３５が露出している。浮遊電極１１が、誘電体膜３７を介してグランド電極３５の上に配置されている。遮蔽部材１３が、グランド電極３５に電気的に接続され、浮遊電極１１からは電気的に絶縁されている。グランド電極３５が、回路基板２０のグランド導体２１に電気的に接続される。遮蔽部材１３は、図４Ａに示した実施例２の場合と同様に、グランド電極３５を介して、回路基板２０のグランド導体２１に接続される。
図５Ｂに、実施例３によるノイズ低減用電子部品１０が実装された回路基板２０の底面図を示す。ノイズ低減用電子部品１０は、平面視において、グランド導体２１の内部に配置される。
実施例３では、誘電体膜３７を挟んで対向するグランド電極３５と浮遊電極１１とが、キャパシタ３０（図２）を構成する。
［実施例４］
図６に、実施例４によるノイズ低減用電子部品１０の断面図を示す。以下、図５Ａ及び図５Ｂに示した実施例３によるノイズ低減用電子部品１０との相違点に着目して説明し、同一の構成については説明を省略する。
実施例４では、実施例３のグランド電極３５が設けられておらず、ノイズ低減用電子部品１０の底面に誘電体膜３７が露出している。誘電体膜３７が、回路基板２０のグランド導体２１に接着される。浮遊電極１１は、誘電体膜３７を介してグランド導体２１の上に配置される。これにより、浮遊電極１１がグランド導体２１に容量結合する。
ノイズ低減用電子部品１０の側面の下端と、グランド導体２１との接触部に、導電材料３８が配置されている。導電材料３８は、遮蔽部材１３をグランド導体２１に電気的に接続する。なお、遮蔽部材１３として磁性材料を用いる場合には、導電材料３８を配置する必要はない。
［実施例５］
図７Ａ及び図７Ｂを参照して、実施例５によるノイズ低減用電子部品１０について説明する。以下、実施例１〜実施例４との相違点に着目して説明し、同一の構成については説明を省略する。実施例１〜実施例４では、放射素子１２としてモノポールアンテナを用いた。実施例５では、放射素子１２としてスパイラルアンテナが用いられる。
図７Ａに、実施例５によるノイズ低減用電子部品１０の断面図を示す。図７Ｂに、図７Ａの一点鎖線７Ｂ−７Ｂにおける平断面図を示す。図７Ａは、図７Ｂの一点鎖線７Ａ−７Ａにおける断面図に相当する。浮遊電極１１から、その表面に対してほぼ垂直に導電性の支柱１５が延びる。支柱１５の先端にスパイラル状の線状導体からなる放射素子１２が取り付けられている。
なお、放射素子１２として、パッチアンテナを用いてもよい。放射素子１２には、除去すべきノイズの周波数帯の電磁波を最も放射しやすいアンテナを用いることが好ましい。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１０ ノイズ低減用電子部品
１１ 浮遊電極
１２ 放射素子
１３ 遮蔽部材
１４ 充填材
１５ 支柱
２０ 回路基板
２１ グランド導体
２２ 浮遊導体
２３ 電源導体膜
２４ グランド導体膜
２５、２６、２７ 層間接続部材
２８ パッド
２９ 集積回路素子
３０ キャパシタ
３１、３２ 間隙
３５ グランド電極
３６ 間隙
３７ 誘電体膜
３８ 導電材料

Claims (7)

  1. 回路基板に実装されて使用されるノイズ低減用電子部品であって、
    回路基板のグランド導体と容量結合するように配置される浮遊電極と、
    前記浮遊電極に接続された放射素子と、
    前記放射素子から放射された電磁波を遮蔽する遮蔽部材と
    を有するノイズ低減用電子部品。
  2. さらに、回路基板のグランド導体に電気的に接続されるグランド電極を有し、
    前記浮遊電極が前記グランド電極に容量結合している請求項１に記載のノイズ低減用電子部品。
  3. 前記ノイズ低減用電子部品が、回路基板に接着される底面を有し、前記浮遊電極及び前記グランド電極が、前記底面の面内方向に間隙を隔てて配置されている請求項２に記載のノイズ低減用電子部品。
  4. 前記ノイズ低減用電子部品が、回路基板に接着される底面を有し、前記グランド電極が前記底面に露出しており、前記浮遊電極が、誘電体膜を介して前記グランド電極の上に配置されている請求項２に記載のノイズ低減用電子部品。
  5. 前記遮蔽部材が導電材料で形成されており、前記グランド電極に電気的に接続されている請求項２乃至４のいずれか１項に記載のノイズ低減用電子部品。
  6. 前記ノイズ低減用電子部品が、さらに、回路基板のグランド導体に接着される誘電体膜を有し、
    前記浮遊電極が前記誘電体膜の上に配置されている請求項１に記載のノイズ低減用電子部品。
  7. 前記遮蔽部材が磁性材料で形成されている請求項１乃至６のいずれか１項に記載のノイズ低減用電子部品。
JP2015562758A 2014-02-12 2015-01-05 ノイズ低減用電子部品 Active JP6202112B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014024132 2014-02-12
JP2014024132 2014-02-12
PCT/JP2015/050042 WO2015122204A1 (ja) 2014-02-12 2015-01-05 ノイズ低減用電子部品

Publications (2)

Publication Number Publication Date
JPWO2015122204A1 true JPWO2015122204A1 (ja) 2017-03-30
JP6202112B2 JP6202112B2 (ja) 2017-09-27

Family

ID=53799952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015562758A Active JP6202112B2 (ja) 2014-02-12 2015-01-05 ノイズ低減用電子部品

Country Status (4)

Country Link
US (1) US10076022B2 (ja)
JP (1) JP6202112B2 (ja)
CN (1) CN105981487B (ja)
WO (1) WO2015122204A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10594038B2 (en) * 2014-11-20 2020-03-17 Fractal Antenna Systems, Inc. Fractal metamaterial cage antennas
US10530036B2 (en) * 2016-05-06 2020-01-07 Gm Global Technology Operations, Llc Dualband flexible antenna with segmented surface treatment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001211047A (ja) * 2000-01-28 2001-08-03 Hitachi Koki Co Ltd プリント基板
US20040154815A1 (en) * 2003-02-07 2004-08-12 Nokia Corporation Shielding Arrangement
WO2010013496A1 (ja) * 2008-08-01 2010-02-04 日本電気株式会社 構造体、プリント基板、アンテナ、伝送線路導波管変換器、アレイアンテナ、電子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3512110A (en) * 1968-05-06 1970-05-12 Motorola Inc Microstrip-microwave coupler
US5767753A (en) * 1995-04-28 1998-06-16 Motorola, Inc. Multi-layered bi-directional coupler utilizing a segmented coupling structure
JP2001119118A (ja) * 1999-10-21 2001-04-27 Alps Electric Co Ltd 発信器の取付構造
US6483481B1 (en) 2000-11-14 2002-11-19 Hrl Laboratories, Llc Textured surface having high electromagnetic impedance in multiple frequency bands
JP3921425B2 (ja) * 2002-07-19 2007-05-30 株式会社ヨコオ 表面実装型アンテナおよび携帯無線機
JP4454388B2 (ja) * 2004-05-20 2010-04-21 日本電気株式会社 半導体モジュール
JP5012407B2 (ja) 2007-10-22 2012-08-29 日本電気株式会社 Ｅｂｇ材料を用いたコモンモード電流抑制フィルタ
US20130120957A1 (en) * 2011-11-15 2013-05-16 Apple Inc. Rf shielding for electronic components
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001211047A (ja) * 2000-01-28 2001-08-03 Hitachi Koki Co Ltd プリント基板
US20040154815A1 (en) * 2003-02-07 2004-08-12 Nokia Corporation Shielding Arrangement
WO2010013496A1 (ja) * 2008-08-01 2010-02-04 日本電気株式会社 構造体、プリント基板、アンテナ、伝送線路導波管変換器、アレイアンテナ、電子装置

Also Published As

Publication number Publication date
US20160345427A1 (en) 2016-11-24
WO2015122204A1 (ja) 2015-08-20
CN105981487A (zh) 2016-09-28
US10076022B2 (en) 2018-09-11
CN105981487B (zh) 2019-01-11
JP6202112B2 (ja) 2017-09-27

Similar Documents

Publication Publication Date Title
JP6187606B2 (ja) プリント基板
US8873246B2 (en) Electronic device, wiring board, and method of shielding noise
JP5969816B2 (ja) 構造部材及び通信装置
US20130306363A1 (en) Structure
JP6202112B2 (ja) ノイズ低減用電子部品
JP6244958B2 (ja) 半導体装置
JP2013012528A (ja) プリント基板
JP2017041493A (ja) 電子電気機器
CN110870137B (zh) 天线装置以及电器设备
JP4863900B2 (ja) シールドフレキシブルプリント基板及び電子機器
TWI525906B (zh) 多頻天線
JP5082250B2 (ja) 高周波回路基板
JP2012038863A (ja) 多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置
WO2020217321A1 (ja) 電子機器
JP6861904B1 (ja) 電磁シールドケース
JP2016171157A (ja) 高周波半導体用パッケージ
JP2010205797A (ja) 電子回路のシールド構造
JP2005302799A (ja) 多層プリント配線板
JP4540493B2 (ja) プリント配線基板
JP2010232473A (ja) 電子装置搭載機器及び電子装置搭載機器のノイズ低減方法
TWI646659B (zh) 電路板
JP2007235850A (ja) アンテナ一体型モジュール
JP2008160784A (ja) 無線通信機器
WO2018034193A1 (ja) 電磁波低減構造
JP2018022744A (ja) 電子機器

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170814

R150 Certificate of patent or registration of utility model

Ref document number: 6202112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150