JPWO2015033788A1 - 積層電子部品の製造方法 - Google Patents
積層電子部品の製造方法 Download PDFInfo
- Publication number
- JPWO2015033788A1 JPWO2015033788A1 JP2015535418A JP2015535418A JPWO2015033788A1 JP WO2015033788 A1 JPWO2015033788 A1 JP WO2015033788A1 JP 2015535418 A JP2015535418 A JP 2015535418A JP 2015535418 A JP2015535418 A JP 2015535418A JP WO2015033788 A1 JPWO2015033788 A1 JP WO2015033788A1
- Authority
- JP
- Japan
- Prior art keywords
- hole
- ceramic
- manufacturing
- ceramic sheet
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 90
- 239000000919 ceramic Substances 0.000 claims abstract description 230
- 239000004020 conductor Substances 0.000 claims abstract description 110
- 238000005520 cutting process Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 109
- 239000000758 substrate Substances 0.000 claims description 17
- 238000010304 firing Methods 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 10
- 238000002360 preparation method Methods 0.000 claims description 3
- 230000005389 magnetism Effects 0.000 claims description 2
- 102100032244 Dynein axonemal heavy chain 1 Human genes 0.000 abstract description 23
- 101001016198 Homo sapiens Dynein axonemal heavy chain 1 Proteins 0.000 abstract description 23
- 229910000859 α-Fe Inorganic materials 0.000 description 15
- 238000007650 screen-printing Methods 0.000 description 13
- 101000751233 Halobacterium salinarum (strain ATCC 700922 / JCM 11081 / NRC-1) 50S ribosomal protein L21e Proteins 0.000 description 12
- 101000752304 Haloarcula marismortui (strain ATCC 43049 / DSM 3752 / JCM 8966 / VKM B-1809) 50S ribosomal protein L18Ae Proteins 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 238000007639 printing Methods 0.000 description 7
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 5
- 102100037981 Dickkopf-like protein 1 Human genes 0.000 description 5
- 101000951345 Homo sapiens Dickkopf-like protein 1 Proteins 0.000 description 5
- 101001088883 Homo sapiens Lysine-specific demethylase 5B Proteins 0.000 description 5
- 101000679365 Homo sapiens Putative tyrosine-protein phosphatase TPTE Proteins 0.000 description 5
- 102100033247 Lysine-specific demethylase 5B Human genes 0.000 description 5
- 102100022578 Putative tyrosine-protein phosphatase TPTE Human genes 0.000 description 5
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- 102100021967 Coiled-coil domain-containing protein 33 Human genes 0.000 description 4
- 102100023042 Heat shock protein beta-9 Human genes 0.000 description 4
- 101000897106 Homo sapiens Coiled-coil domain-containing protein 33 Proteins 0.000 description 4
- 101001047330 Homo sapiens Heat shock protein beta-9 Proteins 0.000 description 4
- 101000821981 Homo sapiens Sarcoma antigen 1 Proteins 0.000 description 4
- 101000637373 Homo sapiens Sperm acrosome membrane-associated protein 3 Proteins 0.000 description 4
- 102100021466 Sarcoma antigen 1 Human genes 0.000 description 4
- 102100032147 Sperm acrosome membrane-associated protein 3 Human genes 0.000 description 4
- 102100022907 Acrosin-binding protein Human genes 0.000 description 3
- 101000756551 Homo sapiens Acrosin-binding protein Proteins 0.000 description 3
- 101001130171 Homo sapiens L-lactate dehydrogenase C chain Proteins 0.000 description 3
- 101001028659 Homo sapiens MORC family CW-type zinc finger protein 1 Proteins 0.000 description 3
- 101000874141 Homo sapiens Probable ATP-dependent RNA helicase DDX43 Proteins 0.000 description 3
- 101000824971 Homo sapiens Sperm surface protein Sp17 Proteins 0.000 description 3
- 101000596845 Homo sapiens Testis-expressed protein 15 Proteins 0.000 description 3
- 102100031357 L-lactate dehydrogenase C chain Human genes 0.000 description 3
- 102100037200 MORC family CW-type zinc finger protein 1 Human genes 0.000 description 3
- 102100035724 Probable ATP-dependent RNA helicase DDX43 Human genes 0.000 description 3
- 102100022441 Sperm surface protein Sp17 Human genes 0.000 description 3
- 102100035116 Testis-expressed protein 15 Human genes 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 101001109993 Artemia salina 60S acidic ribosomal protein P2 Proteins 0.000 description 2
- 102100022002 CD59 glycoprotein Human genes 0.000 description 2
- 102100021439 Cancer/testis antigen 62 Human genes 0.000 description 2
- 101710117701 Cancer/testis antigen 62 Proteins 0.000 description 2
- 102100040901 Circadian clock protein PASD1 Human genes 0.000 description 2
- 102100032368 Coiled-coil domain-containing protein 110 Human genes 0.000 description 2
- 102100027603 Fetal and adult testis-expressed transcript protein Human genes 0.000 description 2
- 101000897400 Homo sapiens CD59 glycoprotein Proteins 0.000 description 2
- 101000613559 Homo sapiens Circadian clock protein PASD1 Proteins 0.000 description 2
- 101000868824 Homo sapiens Coiled-coil domain-containing protein 110 Proteins 0.000 description 2
- 101000937113 Homo sapiens Fetal and adult testis-expressed transcript protein Proteins 0.000 description 2
- 101000964582 Homo sapiens Zinc finger protein 165 Proteins 0.000 description 2
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 2
- 102100040814 Zinc finger protein 165 Human genes 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0066—Printed inductances with a magnetic layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
まず、破線ＢＬ，ＢＬ，…が定義された主面を有するマザーシートＢＳ１が準備される。導体パターンＣＰ１，ＣＰ１，…は、マザーシートＢＳ１の主面のうち破線ＢＬを回避する一部の領域に形成される。セラミックペーストＳＰＳは、マザーシートＢＳ１の主面のうち、破線ＢＬを跨ぐ他の一部の領域に塗布される。貫通孔ＨＬ１１，ＨＬ１１，…は、セラミックペーストＳＰＳが塗布された位置に対応してマザーシートＢＳ１に形成される。導電ペーストは、こうして形成された貫通孔ＨＬ１１，ＨＬ１１，…に充填される。このような作業は他のマザーシートについても実行され、積層型インダクタ素子はこうして作製された複数のマザーシートを積層しかつ破線ＢＬ，ＢＬ，…で切断することで作製される。
Description
この発明は、積層電子部品の製造方法に関し、特に、導体パターンが主面に形成されかつ貫通孔に導電ペーストが充填された複数のセラミックシートを積層・圧着しかつ切断することで、導体が埋め込まれかつ側面に電極が露出した積層電子部品を製造する、積層電子部品の製造方法に関する。
インダクタ内蔵型のフェライト多層基板を製造する際は、まずＰＥＴフィルム上に塗布形成されたセラミックシートに貫通孔が形成され、さらにコイル導体をなす導体パターンがセラミックシートの主面に印刷される。貫通孔には、ビアホール導体や側面電極をなす導電ペーストが充填される。セラミックシートはその後、積層・圧着を経て焼成され、これによってインダクタ内蔵型のフェライト多層基板が得られる。
このようなフェライト多層基板としては、近年、小型化，低背化に加えて大電流への対応が求められている。ただし、大電流への対応のためにはコイル導体の厚みを増大させる必要があり、低背化のためにはセラミックシートの厚みを薄くする必要がある。
ここで、側面電極をなす貫通孔の開口面積は比較的大きいため、セラミックシートの薄層化が進むと、導電ペーストの充填性が悪化してしまう。充填性の悪化はフェライト多層基板の天面から底面まで導通すべき側面電極の痩せ細りを引き起こし、最悪の場合はフェライト多層基板が電気的に非導通となってしまう。
それゆえに、この発明の主たる目的は、側面電極の形成不良を回避することができる、積層型電子部品の製造方法を提供することである。
この発明に従う積層型電子部品(10：実施例で相当する参照符号。以下同じ)の製造方法は、共通の境界線(BL)が定義された主面を各々が有する複数のセラミックシート(BS1~BS4)を準備する準備工程、複数のセラミックシートの各々の主面のうち境界線を回避する一部の領域に複数の導体パターン(CP1~CP4)を形成する導体パターン形成工程、複数のセラミックシートの各々の主面のうち境界線を跨ぐ他の一部の領域にセラミックペースト(SPS)を塗布する塗布工程、塗布工程によって塗布されたセラミックペーストの位置を含む複数の位置で複数のセラミックシートの各々に貫通孔(HL11~HL41, HL2a~HL4a, HL2b~HL4b)を形成する貫通孔形成工程、貫通孔形成工程で形成された貫通孔に導電ペースト(CPS)を充填する充填工程、および充填工程の後に複数のセラミックシートを積層しかつ境界線で切断して複数の積層電子部品(10)を作製する作製工程を備える。
好ましくは、貫通孔形成工程によって形成される貫通孔は、境界線を跨ぐ位置に形成される第１貫通孔(HL11~HL41)、および複数の導体パターンの各々と重なる位置に形成される第２貫通孔(HL2b~HL4b)を含む。
或る局面では、セラミックペーストは、導体パターンよりも境界線側に部分的に塗布されている。
他の局面では、第２貫通孔は第１貫通孔よりも小さい。
その他の局面では、複数の導体パターンは第２貫通孔に充填された導電ペーストとともにインダクタをなし、複数のセラミックシートの少なくとも一部は磁性を有する。
好ましくは、作製工程は、複数のセラミックシートを積層する積層工程、積層工程によって得られた積層基板(BL1)を焼成する焼成工程、および焼成工程によって得られた焼成基板を境界線で切断する切断工程を含む。
好ましくは、作製工程は、複数のセラミックシートを積層する積層工程、積層工程によって得られた積層基板(BL1)を境界線で切断する切断工程、および切断工程によって得られた複数の積層体を焼成する焼成工程を含む。
好ましくは、作製工程によって作製された複数の積層電子部品の各々の主面に別の電子部品(14, 16)を実装する実装工程がさらに備えられる。
好ましくは、複数のセラミックシートはそれぞれ複数のキャリアシート(PF)によって支持され、作製工程は複数のキャリアシートから前記セラミックシートをそれぞれ剥離する剥離工程を含む。
境界線を跨ぐ位置に形成される貫通孔の大型化は、セラミックシートの薄層化と相俟って導電ペーストの充填性の悪化を引き起こす。また、セラミックシートの主面に形成された導体パターンの厚みの増大は、セラミックシートの薄層化と相俟って境界線の近傍におけるセラミックシートの密着性の低下を引き起こす。
ただし、この発明では、貫通孔を形成する位置の厚みがセラミックペーストによって増大される。これによって、貫通孔に充填される導電ペーストの厚みが増大し、さらに境界線の近傍におけるセラミックシートの密着性が増大する。この結果、側面電極の形成不良を回避することができる。
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
図１を参照して、この実施例の積層型インダクタ素子１０は、マイクロＤＣ−ＤＣコンバータ用のインダクタ素子として利用され、各々の主面が共通のサイズおよび形状をなして積層されたセラミックシートＳＨ０〜ＳＨ６を含む。セラミックシートＳＨ０〜ＳＨ６は、この順で積層される。また、セラミックシートＳＨ０〜ＳＨ６の主面はいずれも、正方形をなす４つの辺を矩形に切り欠いた形状を有する。さらに、セラミックシートＳＨ０，ＳＨ３およびＳＨ６は非磁性を示す一方、残りのセラミックシートＳＨ１，ＳＨ２，ＳＨ４およびＳＨ５は磁性を示す。
積層体１２は略直方体をなし、セラミックシートＳＨ１〜ＳＨ２によって磁性体層１２ａが形成され、セラミックシートＳＨ４〜ＳＨ５によって磁性体層１２ｂが形成され、セラミックシートＳＨ０によって非磁性体層１２ｃが形成され、セラミックシートＳＨ３によって非磁性体層１２ｄが形成され、そしてセラミックシートＳＨ６によって非磁性体層１２ｅが形成される。
つまり、積層型インダクタ素子１０をなす積層体１２は、磁性体層１２ａが非磁性体層１２ｃおよび１２ｄによって挟持されかつ磁性体層１２ｂが非磁性体層１２ｄおよび１２ｅによって挟持された積層構造を有する。積層体１２の主面（＝天面または底面）の輪郭に外接する矩形の各辺はＸ軸またはＹ軸に沿って延び、積層体１２の厚みはＺ軸に沿って増大する。
図２（Ａ）の上段を参照して、セラミックシートＳＨ０は、正方形のシートの四辺に矩形の切り欠きＣＴ０１〜ＣＴ０４を設けた形状をなす。切り欠きＣＴ０１が設けられた辺には、切り欠きＣＴ０１よりも内側に及ぶように電極ＥＬ０１が形成される。切り欠きＣＴ０２が設けられた辺には、切り欠きＣＴ０２よりも内側に及ぶように電極ＥＬ０２が形成される。
切り欠きＣＴ０３が設けられた辺には、切り欠きＣＴ０３よりも内側に及ぶように電極ＥＬ０３が形成される。切り欠きＣＴ０４が設けられた辺には、切り欠きＣＴ０４よりも内側に及ぶように電極ＥＬ０４が形成される。
また、セラミックシートＳＨ０の厚みは、切り欠きＣＴ０１〜ＣＴ０４の各々の近傍（厳密には一点鎖線よりも外側の領域）において部分的に増大する。なお、セラミックシートＳＨ０のＡ−Ａ断面を図２（Ａ）の下段に示す。
図２（Ｂ）の上段を参照して、セラミックシートＳＨ１は、正方形のシートの四辺に矩形の切り欠きＣＴ１１〜ＣＴ１４を設けた形状をなす。切り欠きＣＴ１１が設けられた辺には、切り欠きＣＴ１１よりも内側に及ぶように電極ＥＬ１１が形成される。切り欠きＣＴ１２が設けられた辺には、切り欠きＣＴ１２よりも内側に及ぶように電極ＥＬ１２が形成される。
切り欠きＣＴ１３が設けられた辺には、切り欠きＣＴ１３よりも内側に及ぶように電極ＥＬ１３が形成される。切り欠きＣＴ１４が設けられた辺には、切り欠きＣＴ１４よりも内側に及ぶように電極ＥＬ１４が形成される。
セラミックシートＳＨ１の上面には、ループ状の導体パターンＣＰ１が形成される。導体パターンＣＰ１をなすループは、セラミックシートＳＨ１の上面中央位置を始端としかつＸ軸方向およびＹ軸方向の各々において上面中央よりも負側の位置を終端として、セラミックシートＳＨ１の上面を時計回り方向に延在する。
導体パターンＣＰ１はまず、始端からＸ軸方向の負側に延び、電極ＥＬ１４に達する前にＹ軸方向における正側に屈曲する。屈曲した導体パターンＣＰ１は、切り欠きＣＴ１１よりも内側の位置でＸ軸方向の正側にさらに屈曲し、電極ＥＬ１１に重なることなくＸ軸方向の正側に延びる。
Ｘ軸方向の正側に延びた導体パターンＣＰ１は、切り欠きＣＴ１２よりも内側の位置でＹ軸方向の負側に再度屈曲し、電極ＥＬ１２に重なることなくＹ軸方向の負側に延びる。Ｙ軸方向の負側に延びた導体パターンＣＰ１は、切り欠きＣＴ１３よりも内側の位置でＸ軸方向の負側にさらに屈曲する。屈曲した導体パターンＣＰ１は、電極ＥＬ１３に重なることなくＹ軸方向の負側に延び、終端に達する。
また、セラミックシートＳＨ１の厚みは、切り欠きＣＴ１１〜ＣＴ１４の各々の近傍（厳密には一点鎖線よりも外側の領域）において部分的に増大する。なお、セラミックシートＳＨ１のＢ−Ｂ断面を図２（Ｂ）の下段に示す。
図２（Ｃ）の上段を参照して、セラミックシートＳＨ２は、正方形のシートの四辺に矩形の切り欠きＣＴ２１〜ＣＴ２４を設けた形状をなす。切り欠きＣＴ２１が設けられた辺には、切り欠きＣＴ２１よりも内側に及ぶように電極ＥＬ２１が形成される。切り欠きＣＴ２２が設けられた辺には、切り欠きＣＴ２２よりも内側に及ぶように電極ＥＬ２２が形成される。
切り欠きＣＴ２３が設けられた辺には、切り欠きＣＴ２３よりも内側に及ぶように電極ＥＬ２３が形成される。切り欠きＣＴ２４が設けられた辺には、切り欠きＣＴ２４よりも内側に及ぶように電極ＥＬ２４が形成される。
セラミックシートＳＨ２の上面には、下面にまで達するビアホール導体ＶＨ２ａ〜ＶＨ２ｂとループ状の導体パターンＣＰ２とが形成される。ビアホール導体ＶＨ２ａは、セラミックシートＳＨ２をセラミックシートＳＨ１に積層したときに導体パターンＣＰ１の始端と重なる位置に設けられる。ビアホール導体ＶＨ２ｂは、セラミックシートＳＨ２をセラミックシートＳＨ１に積層したときに導体パターンＣＰ１の終端と重なる位置に設けられる。
導体パターンＣＰ２をなすループは、ビアホール導体ＶＨ２ｂが形成された位置を始端としかつこの位置よりもＸ軸方向における正側にややずれた位置を終端として、セラミックシートＳＨ２の上面を時計回り方向に延在する。
導体パターンＣＰ２はまず、始端からＹ軸方向の正側に延び、切り欠きＣＴ２１よりも内側の位置でＸ軸方向の正側に屈曲する。屈曲した導体パターンＣＰ２は、切り欠きＣＴ２２よりも内側の位置でＹ軸方向の負側にさらに屈曲し、電極ＥＬ２２に重なることなくＹ軸方向の負側に延びる。Ｙ軸方向の負側に延びた導体パターンＣＰ２は、切り欠きＣＴ２３よりも内側の位置でＸ軸方向の負側に再度屈曲する。屈曲した導体パターンＣＰ２は、電極ＥＬ２３に重なることなくＸ軸方向の負側に延び、終端に達する。
また、セラミックシートＳＨ２の厚みは、切り欠きＣＴ２１〜ＣＴ２４の各々の近傍（厳密には一点鎖線よりも外側の領域）において部分的に増大する。なお、セラミックシートＳＨ２のＣ−Ｃ断面を図２（Ｃ）の下段に示す。
図２（Ｄ）の上段を参照して、セラミックシートＳＨ３は、正方形のシートの四辺に矩形の切り欠きＣＴ３１〜ＣＴ３４を設けた形状をなす。切り欠きＣＴ３１が設けられた辺には、切り欠きＣＴ３１よりも内側に及ぶように電極ＥＬ３１が形成される。切り欠きＣＴ３２が設けられた辺には、切り欠きＣＴ３２よりも内側に及ぶように電極ＥＬ３２が形成される。
切り欠きＣＴ３３が設けられた辺には、切り欠きＣＴ３３よりも内側に及ぶように電極ＥＬ３３が形成される。切り欠きＣＴ３４が設けられた辺には、切り欠きＣＴ３４よりも内側に及ぶように電極ＥＬ３４が形成される。
セラミックシートＳＨ３の上面には、下面にまで達するビアホール導体ＶＨ３ａ〜ＶＨ３ｂとループ状の導体パターンＣＰ３とが形成される。ビアホール導体ＶＨ３ａは、セラミックシートＳＨ３をセラミックシートＳＨ２に積層したときにビアホール導体ＶＨ２ａと重なる位置に設けられる。また、ビアホール導体ＶＨ３ｂは、セラミックシートＳＨ３をセラミックシートＳＨ２に積層したときに導体パターンＣＰ２の終端と重なる位置に設けられる。
導体パターンＣＰ３をなすループは、ビアホール導体ＶＨ３ｂが形成された位置を始端としかつこの位置よりもＸ軸方向における正側にややずれた位置を終端として、セラミックシートＳＨ３の上面を時計回り方向に延在する。
導体パターンＣＰ３はまず、始端からＸ軸方向の負側に延び、切り欠きＣＴ３４よりも内側の位置でＹ軸方向における正側に屈曲する。屈曲した導体パターンＣＰ３は、電極ＥＬ３４に重なることなくＹ軸方向の正側に延び、切り欠きＣＴ３１よりも内側の位置でＸ軸方向における正側にさらに屈曲する。
屈曲した導体パターンＣＰ３は、電極ＥＬ３１に重なることなくＸ軸方向の正側に延び、切り欠きＣＴ３２よりも内側の位置でＹ軸方向の負側に再度屈曲する。屈曲した導体パターンＣＰ３は、電極ＥＬ３２に重なることなくＹ軸方向の負側に延び、切り欠きＣＴ３３よりも内側の位置でＸ軸方向における負側にさらに屈曲する。屈曲した導体パターンＣＰ３はその後、終端に達する。
また、セラミックシートＳＨ３の厚みは、切り欠きＣＴ３１〜ＣＴ３４の各々の近傍（厳密には一点鎖線よりも外側の領域）において部分的に増大する。なお、セラミックシートＳＨ３のＤ−Ｄ断面を図２（Ｄ）の下段に示す。
図３（Ａ）の上段を参照して、セラミックシートＳＨ４は、正方形のシートの四辺に矩の切り欠きＣＴ４１〜ＣＴ４４を設けた形状をなす。切り欠きＣＴ４１が設けられた辺には、切り欠きＣＴ４１よりも内側に及ぶように電極ＥＬ４１が形成される。切り欠きＣＴ４２が設けられた辺には、切り欠きＣＴ４２よりも内側に及ぶように電極ＥＬ４２が形成される。
切り欠きＣＴ４３が設けられた辺には、切り欠きＣＴ４３よりも内側に及ぶように電極ＥＬ４３が形成される。切り欠きＣＴ４４が設けられた辺には、切り欠きＣＴ４４よりも内側に及ぶように電極ＥＬ４４が形成される。
セラミックシートＳＨ４の上面には、下面にまで達するビアホール導体ＶＨ４ａ〜ＶＨ４ｂとループ状の導体パターンＣＰ４とが形成される。ビアホール導体ＶＨ４ａは、セラミックシートＳＨ４をセラミックシートＳＨ３に積層したときにビアホール導体ＶＨ３ａと重なる位置に設けられる。また、ビアホール導体ＶＨ４ｂは、セラミックシートＳＨ４をセラミックシートＳＨ３に積層したときに導体パターンＣＰ３の終端と重なる位置に設けられる。
導体パターンＣＰ４をなすループは、ビアホール導体ＶＨ４ｂが形成された位置を始端としかつこの位置よりもＸ軸方向における正側にややずれた位置を終端として、セラミックシートＳＨ４の上面を時計回り方向に延在する。
導体パターンＣＰ４はまず、始端からＸ軸方向の負側に延び、切り欠きＣＴ４４よりも内側の位置でＹ軸方向の正側に屈曲する。屈曲した導体パターンＣＰ４は、電極ＥＬ４４に重なることなくＹ軸方向の正側に延び、切り欠きＣＴ４１よりも内側の位置でＸ軸方向の正側にさらに屈曲する。屈曲した導体パターンＣＰ４は、電極ＥＬ４１に重なることなくＸ軸方向の正側に延び、切り欠きＣＴ４２よりも内側の位置でＹ軸方向の負側に再度屈曲する。屈曲した導体パターンＣＰ３は、電極ＥＬ４２に重なることなくＹ軸方向の負側に延び、終端に達する。
また、セラミックシートＳＨ４の厚みは、切り欠きＣＴ４１〜ＣＴ４４の各々の近傍（厳密には一点鎖線よりも外側の領域）において部分的に増大する。なお、セラミックシートＳＨ４のＥ−Ｅ断面を図３（Ａ）の下段に示す。
図３（Ｂ）の上段を参照して、セラミックシートＳＨ５は、正方形のシートの四辺に矩形の切り欠きＣＴ５１〜ＣＴ５４を設けた形状をなす。切り欠きＣＴ５１が設けられた辺には、切り欠きＣＴ５１よりも内側に及ぶように電極ＥＬ５１が形成される。切り欠きＣＴ５２が設けられた辺には、切り欠きＣＴ５２よりも内側に及ぶように電極ＥＬ５２が形成される。
切り欠きＣＴ５３が設けられた辺には、切り欠きＣＴ５３よりも内側に及ぶように電極ＥＬ５３が形成される。切り欠きＣＴ５４が設けられた辺には、切り欠きＣＴ５４よりも内側に及ぶように電極ＥＬ５４が形成される。
セラミックシートＳＨ５の上面には、下面にまで達するビアホール導体ＶＨ５ａ〜ＶＨ５ｂが形成される。ビアホール導体ＶＨ５ａは、セラミックシートＳＨ５をセラミックシートＳＨ４に積層したときにビアホール導体ＶＨ４ａと重なる位置に設けられる。また、ビアホール導体ＶＨ５ｂは、セラミックシートＳＨ５をセラミックシートＳＨ４に積層したときに導体パターンＣＰ４の終端と重なる位置に設けられる。
また、セラミックシートＳＨ５の厚みは、切り欠きＣＴ５１〜ＣＴ５４の各々の近傍（厳密には一点鎖線よりも外側の領域）において部分的に増大する。なお、セラミックシートＳＨ５のＦ−Ｆ断面を図３（Ｂ）の下段に示す。
図３（Ｃ）の上段を参照して、セラミックシートＳＨ６は、正方形のシートの四辺に矩形の切り欠きＣＴ６１〜ＣＴ６４を設けた形状をなす。切り欠きＣＴ６１が設けられた辺には、切り欠きＣＴ６１よりも内側に及ぶように電極ＥＬ６１が形成される。切り欠きＣＴ６２が設けられた辺には、切り欠きＣＴ６２よりも内側に及ぶように電極ＥＬ６２が形成される。
切り欠きＣＴ６３が設けられた辺には、切り欠きＣＴ６３よりも内側に及ぶように電極ＥＬ６３が形成される。切り欠きＣＴ６４が設けられた辺には、切り欠きＣＴ６４よりも内側に及ぶように電極ＥＬ６４が形成される。
セラミックシートＳＨ６の上面には、下面にまで達するビアホール導体ＶＨ６ａ〜ＶＨ６ｂが形成される。ビアホール導体ＶＨ６ａは、セラミックシートＳＨ６をセラミックシートＳＨ５に積層したときにビアホール導体ＶＨ５ａと重なる位置に設けられる。また、ビアホール導体ＶＨ６ｂは、セラミックシートＳＨ６をセラミックシートＳＨ５に積層したときにビアホール導体ＶＨ５ｂと重なる位置に設けられる。
セラミックシートＳＨ６の上面には、導体パターンＣＰ６が形成される。導体パターンＣＰ６は、分散する複数の電極ＥＰ１〜ＥＰ８によって形成される。電極ＥＰ１はビアホール導体ＶＨ６ａを覆う位置に設けられ、電極ＥＰ２はビアホール導体ＶＨ６ｂを覆う位置に設けられる。電極ＥＰ３〜ＥＰ６は電極ＥＬ６１〜ＥＬ６４とそれぞれ接続され、電極ＥＰ７およびＥＰ８は独立して設けられる。
また、セラミックシートＳＨ６の厚みは、切り欠きＣＴ６１〜ＣＴ６４の各々の近傍（厳密には一点鎖線よりも外側の領域）において部分的に増大する。なお、セラミックシートＳＨ６のＧ−Ｇ断面を図３（Ｃ）の下段に示す。
セラミックシートＳＨ１〜ＳＨ６が上述のように構成されることから、導体パターンＣＰ１〜ＣＰ４，ビアホール導体ＶＨ２ａ〜ＶＨ６ａ，ＶＨ２ｂ〜ＶＨ６ｂはコイル状に接続され、これによってＺ軸を巻回軸とする巻回体が積層体１２の内部に形成される。巻回体の内側および外側には磁性体が存在するため、巻回体はインダクタとして機能する。
こうして作製された積層型インダクタ素子１０は、図４に示すように構成される。ここで、側面電極ＳＥＬ１は電極ＥＬ０１〜ＥＬ６１によって形成され、側面電極ＳＥＬ２は電極ＥＬ０２〜ＥＬ６２によって形成される。また、側面電極ＳＥＬ３は電極ＥＬ０３〜ＥＬ６３によって形成され、側面電極ＳＥＬ２は電極ＥＬ０４〜ＥＬ６４によって形成される。また、積層型インダクタ素子１０の天面には、ＩＣ１４と受動素子（たとえばコンデンサ）１６および１８とが実装される。また、図４に示す実装状態のＨ−Ｈ断面は図５に示す構造を有する。
なお、セラミックシートＳＨ０，ＳＨ３およびＳＨ６は非磁性（比透磁率：１）のフェライトを材料とし、熱膨張係数は“８．５”〜“９．０”の範囲の値を示す。また、セラミックシートＳＨ１，ＳＨ２，ＳＨ４およびＳＨ５は磁性（比透磁率：１００〜１２０）のフェライトを材料とし、熱膨張係数は“９．０”〜“１０．０”の範囲の値を示す。さらに、側面電極ＳＥＬ１〜ＳＥＬ４，導体パターンＣＰ１〜ＣＰ４，ビアホール導体ＶＨ２ａ〜ＶＨ６ａ，ＶＨ２ｂ〜ＶＨ６ｂは、銀を材料とし、熱膨張係数は“２０”を示す。
セラミックシートＳＨ０の集合体は、図６（Ａ）〜図６（Ｄ）および図７（Ａ）〜図７（Ｂ）に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックシートがマザーシートＢＳ０として用意される（図６（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線（境界線）ＢＬ，ＢＬ，…は切り出し位置を示す。この破線ＢＬによって定義される複数の矩形の各々を“分割ユニット”と定義する。
次に、破線ＢＬを跨ぐ一部の領域（一点鎖線で囲まれた領域）に、非磁性のセラミックペーストＳＰＳがスクリーン印刷によって塗布される（図６（Ｂ）参照）。詳しくは、セラミックペーストＳＰＳは、分割ユニットをなす矩形の各辺を跨ぐように、円形に塗布される。
続いて、各々が長方形をなす複数の貫通孔ＨＬ０１，ＨＬ０１…が、セラミックペーストＳＰＳが塗布された領域に形成される（図６（Ｃ）参照）。貫通孔ＨＬ０１の形成には機械的なパンチャー装置が用いられ、貫通孔ＨＬ０１は破線ＢＬを跨ぐように形成される。貫通孔ＨＬ０１をなす長方形の短辺は貫通孔ＨＬ０１が跨ぐ破線ＢＬに沿って延び、貫通孔ＨＬ０１をなす長方形の長辺は貫通孔ＨＬ０１が跨ぐ破線ＢＬに直交する方向に延びる。
形成された複数の貫通孔ＨＬ０１，ＨＬ０１，…にはその後、導電ペーストＣＰＳが充填される（図６（Ｄ）参照）。充填された導電ペーストＣＰＳは、電極ＥＬ０１〜ＥＬ０４をなす。
充填された導電ペーストＣＰＳが乾燥すると、各々が長方形をなす複数の貫通孔ＨＬ０２，ＨＬ０２，…が、セラミックペーストＳＰＳが塗布された領域に形成される（図７（Ａ）参照）。貫通孔ＨＬ０２も、破線ＢＬを跨ぐように、機械的なパンチャー装置によって形成される。また、貫通孔ＨＬ０２のサイズは、貫通孔ＨＬ０１のサイズと一致する。ただし、貫通孔ＨＬ０２をなす長方形の短辺は貫通孔ＨＬ０２が跨ぐ破線ＢＬに直交する方向に延び、貫通孔ＨＬ０２をなす長方形の長辺は貫通孔ＨＬ０２が跨ぐ破線ＢＬに沿って延びる。したがって、導電ペーストＣＰＳの一部は、貫通孔ＨＬ０２が形成された後も、マザーシートＢＳ０に残存する。
貫通孔ＨＬ０２が形成されると、破線ＢＬ，ＢＬ，…に沿って延びる溝ＧＲ０，ＧＲ０，…がマザーシートＢＳ０の上面および下面の各々に形成される（図７（Ｂ）参照）。なお、下面に形成された溝幅は、上面に形成された溝幅よりも広い。
セラミックシートＳＨ１の集合体は、図８（Ａ）〜図８（Ｄ）および図９（Ａ）〜図９（Ｃ）に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックシートがマザーシートＢＳ１として用意される（図８（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線（境界線）ＢＬ，ＢＬ，…は切り出し位置を示す。
次に、ループ状に延在する導体パターンＣＰ１が、各分割ユニットの上面にスクリーン印刷によって形成される（図８（Ｂ）参照）。導体パターンＣＰ１の印刷が完了すると、破線ＢＬを跨ぐ一部の領域（一点鎖線で囲まれた領域）に、磁性のセラミックペーストＳＰＳがスクリーン印刷によって塗布される（図８（Ｃ）参照）。詳しくは、セラミックペーストＳＰＳは、分割ユニットをなす矩形の各辺を跨ぐように、円形に塗布される。
続いて、各々が長方形をなす複数の貫通孔ＨＬ１１，ＨＬ１１…が、セラミックペーストＳＰＳが塗布された領域に形成される（図８（Ｄ）参照）。貫通孔ＨＬ１１の形成には機械的なパンチャー装置が用いられ、貫通孔ＨＬ１１は破線ＢＬを跨ぐように形成される。貫通孔ＨＬ１１をなす長方形の短辺は貫通孔ＨＬ１１が跨ぐ破線ＢＬに沿って延び、貫通孔ＨＬ１１をなす長方形の長辺は貫通孔ＨＬ１１が跨ぐ破線ＢＬに直交する方向に延びる。
形成された複数の貫通孔ＨＬ１１，ＨＬ１１，…にはその後、導電ペーストＣＰＳが充填される（図９（Ａ）参照）。充填された導電ペーストＣＰＳは、電極ＥＬ１１〜ＥＬ１４をなす。
充填された導電ペーストＣＰＳが乾燥すると、各々が長方形をなす複数の貫通孔ＨＬ１２，ＨＬ１２，…が、セラミックペーストＳＰＳが塗布された領域に形成される（図９（Ｂ）参照）。貫通孔ＨＬ１２も、破線ＢＬを跨ぐように、機械的なパンチャー装置によって形成される。また、貫通孔ＨＬ１２のサイズは、貫通孔ＨＬ１１のサイズと一致する。ただし、貫通孔ＨＬ１２をなす長方形の短辺は貫通孔ＨＬ１２が跨ぐ破線ＢＬに直交する方向に延び、貫通孔ＨＬ１２をなす長方形の長辺は貫通孔ＨＬ１２が跨ぐ破線ＢＬに沿って延びる。したがって、導電ペーストＣＰＳの一部は、貫通孔ＨＬ１２が形成された後も、マザーシートＢＳ１に残存する。
貫通孔ＨＬ１２が形成されると、破線ＢＬ，ＢＬ，…に沿って延びる溝ＧＲ１，ＧＲ１，…がマザーシートＢＳ１の上面および下面の各々に形成される（図９（Ｃ）参照）。なお、下面に形成された溝幅は、上面に形成された溝幅よりも広い。
セラミックシートＳＨ２の集合体は、図１０（Ａ）〜図１０（Ｄ）および図１１（Ａ）〜図１１（Ｄ）に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックシートがマザーシートＢＳ２として用意される（図１０（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線（境界線）ＢＬ，ＢＬ，…は切り出し位置を示す。
次に、ループ状に延在する導体パターンＣＰ２が、各分割ユニットの上面にスクリーン印刷によって形成される（図１０（Ｂ）参照）。導体パターンＣＰ２の印刷が完了すると、破線ＢＬを跨ぐ一部の領域（一点鎖線で囲まれた領域）に、磁性のセラミックペーストＳＰＳがスクリーン印刷によって塗布される（図１０（Ｃ）参照）。詳しくは、セラミックペーストＳＰＳは、分割ユニットをなす矩形の各辺を跨ぐように、円形に塗布される。
続いて、各々が長方形をなす複数の貫通孔ＨＬ２１，ＨＬ２１…が、セラミックペーストＳＰＳが塗布された領域に形成される（図１０（Ｄ）参照）。貫通孔ＨＬ２１の形成には機械的なパンチャー装置が用いられ、貫通孔ＨＬ２１は破線ＢＬを跨ぐように形成される。貫通孔ＨＬ２１をなす長方形の短辺は貫通孔ＨＬ２１が跨ぐ破線ＢＬに沿って延び、貫通孔ＨＬ２１をなす長方形の長辺は貫通孔ＨＬ２１が跨ぐ破線ＢＬに直交する方向に延びる。
さらに、各分割ユニットの中央に貫通孔ＨＬ２ａが形成され、導体パターンＣＰ２の始端の位置に貫通孔ＨＬ２ｂが形成される（図１１（Ａ）参照）。貫通孔ＨＬ２ａおよびＨＬ２ｂの形成には、レーザ装置が用いられる。
こうして形成された貫通孔ＨＬ２１，ＨＬ２１，…，ＨＬ２ａ，ＨＬ２ａ，…，ＨＬ２ｂ，ＨＬ２ｂ，…にはその後、導電ペーストＣＰＳが充填される（図１１（Ｂ）参照）。貫通孔ＨＬ２１，ＨＬ２１，…に充填された導電ペーストＣＰＳは電極ＥＬ２１〜ＥＬ２４をなし、貫通孔ＨＬ２ａに充填された導電ペーストＣＰＳはビアホール導体ＶＨ２ａをなし、貫通孔ＨＬ２ｂに充填された導電ペーストＣＰＳはビアホール導体ＶＨ２ｂをなす。
充填された導電ペーストＣＰＳが乾燥すると、各々が長方形をなす複数の貫通孔ＨＬ２２，ＨＬ２２，…が、セラミックペーストＳＰＳが塗布された領域に形成される（図１１（Ｃ）参照）。貫通孔ＨＬ２２も、破線ＢＬを跨ぐように、機械的なパンチャー装置によって形成される。また、貫通孔ＨＬ２２のサイズは、貫通孔ＨＬ２１のサイズと一致する。ただし、貫通孔ＨＬ２２をなす長方形の短辺は貫通孔ＨＬ２２が跨ぐ破線ＢＬに直交する方向に延び、貫通孔ＨＬ２２をなす長方形の長辺は貫通孔ＨＬ２２が跨ぐ破線ＢＬに沿って延びる。したがって、導電ペーストＣＰＳの一部は、貫通孔ＨＬ２２が形成された後も、マザーシートＢＳ２に残存する。
貫通孔ＨＬ２２が形成されると、破線ＢＬ，ＢＬ，…に沿って延びる溝ＧＲ２，ＧＲ２，…がマザーシートＢＳ２の上面および下面の各々に形成される（図１１（Ｄ）参照）。なお、下面に形成された溝幅は、上面に形成された溝幅よりも広い。
セラミックシートＳＨ３の集合体は、図１２（Ａ）〜図１２（Ｄ）および図１３（Ａ）〜図１３（Ｄ）に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックシートがマザーシートＢＳ３として用意される（図１２（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線（境界線）ＢＬ，ＢＬ，…は切り出し位置を示す。
次に、ループ状に延在する導体パターンＣＰ３が、各分割ユニットの上面にスクリーン印刷によって形成される（図１２（Ｂ）参照）。導体パターンＣＰ３の印刷が完了すると、破線ＢＬを跨ぐ一部の領域（一点鎖線で囲まれた領域）に、非磁性のセラミックペーストＳＰＳがスクリーン印刷によって塗布される（図１２（Ｃ）参照）。詳しくは、セラミックペーストＳＰＳは、分割ユニットをなす矩形の各辺を跨ぐように、円形に塗布される。
続いて、各々が長方形をなす複数の貫通孔ＨＬ３１，ＨＬ３１…が、セラミックペーストＳＰＳが塗布された領域に形成される（図１２（Ｄ）参照）。貫通孔ＨＬ３１の形成には機械的なパンチャー装置が用いられ、貫通孔ＨＬ３１は破線ＢＬを跨ぐように形成される。貫通孔ＨＬ３１をなす長方形の短辺は貫通孔ＨＬ３１が跨ぐ破線ＢＬに沿って延び、貫通孔ＨＬ３１をなす長方形の長辺は貫通孔ＨＬ３１が跨ぐ破線ＢＬに直交する方向に延びる。
さらに、各分割ユニットの中央に貫通孔ＨＬ３ａが形成され、導体パターンＣＰ３の始端の位置に貫通孔ＨＬ３ｂが形成される（図１３（Ａ）参照）。貫通孔ＨＬ３ａおよびＨＬ３ｂの形成には、レーザ装置が用いられる。
こうして形成された貫通孔ＨＬ３１，ＨＬ３１，…，ＨＬ３ａ，ＨＬ３ａ，…，ＨＬ３ｂ，ＨＬ３ｂ，…にはその後、導電ペーストＣＰＳが充填される（図１３（Ｂ）参照）。貫通孔ＨＬ３１，ＨＬ３１，…に充填された導電ペーストＣＰＳは電極ＥＬ３１〜ＥＬ３４をなし、貫通孔ＨＬ３ａに充填された導電ペーストＣＰＳはビアホール導体ＶＨ３ａをなし、貫通孔ＨＬ３ｂに充填された導電ペーストＣＰＳはビアホール導体ＶＨ３ｂをなす。
充填された導電ペーストＣＰＳが乾燥すると、各々が長方形をなす複数の貫通孔ＨＬ３２，ＨＬ３２，…が、セラミックペーストＳＰＳが塗布された領域に形成される（図１３（Ｃ）参照）。貫通孔ＨＬ３２も、破線ＢＬを跨ぐように、機械的なパンチャー装置によって形成される。また、貫通孔ＨＬ３２のサイズは、貫通孔ＨＬ３１のサイズと一致する。ただし、貫通孔ＨＬ３２をなす長方形の短辺は貫通孔ＨＬ３２が跨ぐ破線ＢＬに直交する方向に延び、貫通孔ＨＬ３２をなす長方形の長辺は貫通孔ＨＬ３２が跨ぐ破線ＢＬに沿って延びる。したがって、導電ペーストＣＰＳの一部は、貫通孔ＨＬ３２が形成された後も、マザーシートＢＳ３に残存する。
貫通孔ＨＬ３２が形成されると、破線ＢＬ，ＢＬ，…に沿って延びる溝ＧＲ３，ＧＲ３，…がマザーシートＢＳ３の上面および下面の各々に形成される（図１３（Ｄ）参照）。なお、下面に形成された溝幅は、上面に形成された溝幅よりも広い。
セラミックシートＳＨ４の集合体は、図１４（Ａ）〜図１４（Ｄ）および図１５（Ａ）〜図１５（Ｄ）に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックシートがマザーシートＢＳ４として用意される（図１４（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線（境界線）ＢＬ，ＢＬ，…は切り出し位置を示す。
次に、ループ状に延在する導体パターンＣＰ４が、各分割ユニットの上面にスクリーン印刷によって形成される（図１４（Ｂ）参照）。導体パターンＣＰ４の印刷が完了すると、破線ＢＬを跨ぐ一部の領域（一点鎖線で囲まれた領域）に、スクリーン印刷によって磁性のセラミックペーストＳＰＳが塗布される（図１４（Ｃ）参照）。詳しくは、セラミックペーストＳＰＳは、分割ユニットをなす矩形の各辺を跨ぐように、円形に塗布される。
続いて、各々が長方形をなす複数の貫通孔ＨＬ４１，ＨＬ４１…が、セラミックペーストＳＰＳが塗布された領域に形成される（図１４（Ｄ）参照）。貫通孔ＨＬ４１の形成には機械的なパンチャー装置が用いられ、貫通孔ＨＬ４１は破線ＢＬを跨ぐように形成される。貫通孔ＨＬ４１をなす長方形の短辺は貫通孔ＨＬ４１が跨ぐ破線ＢＬに沿って延び、貫通孔ＨＬ４１をなす長方形の長辺は貫通孔ＨＬ４１が跨ぐ破線ＢＬに直交する方向に延びる。
さらに、各分割ユニットの中央に貫通孔ＨＬ４ａが形成され、導体パターンＣＰ４の始端の位置に貫通孔ＨＬ４ｂが形成される（図１５（Ａ）参照）。貫通孔ＨＬ４ａおよびＨＬ４ｂの形成には、レーザ装置が用いられる。
こうして形成された貫通孔ＨＬ４１，ＨＬ４１，…，ＨＬ４ａ，ＨＬ４ａ，…，ＨＬ４ｂ，ＨＬ４ｂ，…にはその後、導電ペーストＣＰＳが充填される（図１５（Ｂ）参照）。貫通孔ＨＬ４１，ＨＬ４１，…に充填された導電ペーストＣＰＳは電極ＥＬ４１〜ＥＬ４４をなし、貫通孔ＨＬ４ａに充填された導電ペーストＣＰＳはビアホール導体ＶＨ４ａをなし、貫通孔ＨＬ４ｂに充填された導電ペーストＣＰＳはビアホール導体ＶＨ４ｂをなす。
充填された導電ペーストＣＰＳが乾燥すると、各々が長方形をなす複数の貫通孔ＨＬ４２，ＨＬ４２，…が、セラミックペーストＳＰＳが塗布された領域に形成される（図１５（Ｃ）参照）。貫通孔ＨＬ４２も、破線ＢＬを跨ぐように、機械的なパンチャー装置によって形成される。また、貫通孔ＨＬ４２のサイズは、貫通孔ＨＬ４１のサイズと一致する。ただし、貫通孔ＨＬ４２をなす長方形の短辺は貫通孔ＨＬ４２が跨ぐ破線ＢＬに直交する方向に延び、貫通孔ＨＬ４２をなす長方形の長辺は貫通孔ＨＬ４２が跨ぐ破線ＢＬに沿って延びる。したがって、導電ペーストＣＰＳの一部は、貫通孔ＨＬ４２が形成された後も、マザーシートＢＳ４に残存する。
貫通孔ＨＬ４２が形成されると、破線ＢＬ，ＢＬ，…に沿って延びる溝ＧＲ４，ＧＲ４，…がマザーシートＢＳ４の上面および下面の各々に形成される（図１５（Ｄ）参照）。なお、下面に形成された溝幅は、上面に形成された溝幅よりも広い。
セラミックシートＳＨ５の集合体は、図１６（Ａ）〜図１６（Ｄ）および図１７（Ａ）〜図１７（Ｃ）に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックシートがマザーシートＢＳ５として用意される（図１６（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線（境界線）ＢＬ，ＢＬ，…は切り出し位置を示す。
次に、破線ＢＬを跨ぐ一部の領域（一点鎖線で囲まれた領域）に、スクリーン印刷によって磁性のセラミックペーストＳＰＳが塗布される（図１６（Ｂ）参照）。詳しくは、セラミックペーストＳＰＳは、分割ユニットをなす矩形の各辺を跨ぐように、円形に塗布される。
続いて、各々が長方形をなす複数の貫通孔ＨＬ５１，ＨＬ５１…が、セラミックペーストＳＰＳが塗布された領域に形成される（図１６（Ｃ）参照）。貫通孔ＨＬ５１の形成には機械的なパンチャー装置が用いられ、貫通孔ＨＬ５１は破線ＢＬを跨ぐように形成される。貫通孔ＨＬ５１をなす長方形の短辺は貫通孔ＨＬ５１が跨ぐ破線ＢＬに沿って延び、貫通孔ＨＬ５１をなす長方形の長辺は貫通孔ＨＬ５１が跨ぐ破線ＢＬに直交する方向に延びる。
さらに、各分割ユニットの中央に貫通孔ＨＬ５ａが形成され、貫通孔ＨＬ５ａの位置よりもＸ軸方向における正側でかつＹ軸方向における負側の位置に貫通孔ＨＬ５ｂが形成される（図１６（Ｄ）参照）。貫通孔ＨＬ５ａおよびＨＬ５ｂの形成には、レーザ装置が用いられる。
こうして形成された貫通孔ＨＬ５１，ＨＬ５１，…，ＨＬ５ａ，ＨＬ５ａ，…，ＨＬ５ｂ，ＨＬ５ｂ，…にはその後、導電ペーストＣＰＳが充填される（図１７（Ａ）参照）。貫通孔ＨＬ５１，ＨＬ５１，…に充填された導電ペーストＣＰＳは電極ＥＬ５１〜ＥＬ５４をなし、貫通孔ＨＬ５ａに充填された導電ペーストＣＰＳはビアホール導体ＶＨ５ａをなし、貫通孔ＨＬ５ｂに充填された導電ペーストＣＰＳはビアホール導体ＶＨ５ｂをなす。
充填された導電ペーストＣＰＳが乾燥すると、各々が長方形をなす複数の貫通孔ＨＬ５２，ＨＬ５２，…が、セラミックペーストＳＰＳが塗布された領域に形成される（図１７（Ｂ）参照）。貫通孔ＨＬ５２も、破線ＢＬを跨ぐように、機械的なパンチャー装置によって形成される。また、貫通孔ＨＬ５２のサイズは、貫通孔ＨＬ５１のサイズと一致する。ただし、貫通孔ＨＬ５２をなす長方形の短辺は貫通孔ＨＬ５２が跨ぐ破線ＢＬに直交する方向に延び、貫通孔ＨＬ５２をなす長方形の長辺は貫通孔ＨＬ５２が跨ぐ破線ＢＬに沿って延びる。したがって、導電ペーストＣＰＳの一部は、貫通孔ＨＬ５２が形成された後も、マザーシートＢＳ５に残存する。
貫通孔ＨＬ５２が形成されると、破線ＢＬ，ＢＬ，…に沿って延びる溝ＧＲ５，ＧＲ５，…がマザーシートＢＳ５の上面および下面の各々に形成される（図１７（Ｃ）参照）。なお、下面に形成された溝幅は、上面に形成された溝幅よりも広い。
セラミックシートＳＨ６の集合体は、図１８（Ａ）〜図１８（Ｄ）および図１９（Ａ）〜図１９（Ｄ）に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックシートがマザーシートＢＳ６として用意される（図１８（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線（境界線）ＢＬ，ＢＬ，…は切り出し位置を示す。
次に、破線ＢＬを跨ぐ一部の領域（一点鎖線で囲まれた領域）に、スクリーン印刷によって非磁性のセラミックペーストＳＰＳが塗布される（図１８（Ｂ）参照）。詳しくは、セラミックペーストＳＰＳは、分割ユニットをなす矩形の各辺を跨ぐように、円形に塗布される。
続いて、各々が長方形をなす複数の貫通孔ＨＬ６１，ＨＬ６１…が、セラミックペーストＳＰＳが塗布された領域に形成される（図１８（Ｃ）参照）。貫通孔ＨＬ６１の形成には機械的なパンチャー装置が用いられ、貫通孔ＨＬ６１は破線ＢＬを跨ぐように形成される。貫通孔ＨＬ６１をなす長方形の短辺は貫通孔ＨＬ６１が跨ぐ破線ＢＬに沿って延び、貫通孔ＨＬ６１をなす長方形の長辺は貫通孔ＨＬ６１が跨ぐ破線ＢＬに直交する方向に延びる。
さらに、各分割ユニットの中央に貫通孔ＨＬ６ａが形成され、貫通孔ＨＬ６ａの位置よりもＸ軸方向における正側でかつＹ軸方向における負側の位置に貫通孔ＨＬ６ｂが形成される（図１８（Ｄ）参照）。貫通孔ＨＬ６ａおよびＨＬ６ｂの形成には、レーザ装置が用いられる。
こうして形成された貫通孔ＨＬ６１，ＨＬ６１，…，ＨＬ６ａ，ＨＬ６ａ，…，ＨＬ６ｂ，ＨＬ６ｂ，…にはその後、導電ペーストＣＰＳが充填される（図１９（Ａ）参照）。貫通孔ＨＬ６１，ＨＬ６１，…に充填された導電ペーストＣＰＳは電極ＥＬ６１〜ＥＬ６４をなし、貫通孔ＨＬ６ａに充填された導電ペーストＣＰＳはビアホール導体ＶＨ６ａをなし、貫通孔ＨＬ６ｂに充填された導電ペーストＣＰＳはビアホール導体ＶＨ６ｂをなす。
充填された導電ペーストＣＰＳが乾燥すると、導体パターンＣＰ６が各分割ユニットの上面にスクリーン印刷によって形成される（図１９（Ｂ）参照）。導体パターンＣＰ６の印刷が完了すると、各々が長方形をなす複数の貫通孔ＨＬ６２，ＨＬ６２，…が、セラミックペーストＳＰＳが塗布された領域に形成される（図１９（Ｃ）参照）。
貫通孔ＨＬ６２も、破線ＢＬを跨ぐように、機械的なパンチャー装置によって形成される。また、貫通孔ＨＬ６２のサイズは、貫通孔ＨＬ６１のサイズと一致する。ただし、貫通孔ＨＬ６２をなす長方形の短辺は貫通孔ＨＬ６２が跨ぐ破線ＢＬに直交する方向に延び、貫通孔ＨＬ６２をなす長方形の長辺は貫通孔ＨＬ６２が跨ぐ破線ＢＬに沿って延びる。したがって、導電ペーストＣＰＳの一部は、貫通孔ＨＬ６２が形成された後も、マザーシートＢＳ６に残存する。
貫通孔ＨＬ６２が形成されると、破線ＢＬ，ＢＬ，…に沿って延びる溝ＧＲ６，ＧＲ６，…がマザーシートＢＳ６の上面および下面の各々に形成される（図１９（Ｄ）参照）。なお、下面に形成された溝幅は、上面に形成された溝幅よりも広い。
磁性のマザーシートＢＳ１〜ＢＳ２，ＢＳ４〜ＢＳ５はペットフィルム（キャリアシート）ＰＦによって支持された状態で用意され（図２０（Ａ）参照）、非磁性のマザーシートＢＳ０，ＢＳ３およびＢＳ６もペットフィルムＰＦによって支持された状態で用意される（図２１（Ａ）参照）。上述の要領でセラミックペーストＳＰＳが塗布されると、ペットフィルムＰＦの上面からの厚みが部分的に増大する（図２０（Ｂ），図２１（Ｂ）参照）。この結果、セラミックペーストＳＰＳが塗布された領域に形成される貫通孔ＨＬ０１〜ＨＬ６１の高さもまた増大する（図２０（Ｃ），図２１（Ｃ）参照）。導電ペーストＣＰＳは、こうして形成された貫通孔ＨＬ０１〜ＨＬ６１に、スキージＳＱによって充填される（図２０（Ｄ），図２１（Ｄ）参照）。なお、充填された導電ペーストＣＰＳの中央には、窪みが形成される。この窪みの深さは、貫通孔ＨＬ０１〜ＨＬ６１の径が拡大するほど深くなる。
上述の要領で作成されたマザーシートＢＳ０〜ＢＳ６は、この順序で積層されかつ圧着される。なお、ペットフィルムＰＦは、マザーシートＢＳ０〜ＢＳ６を積層する段階で剥離される。また、積層位置は、各シートに割り当てられた破線ＢＬ，ＢＬ，…がＺ軸方向から眺めて重なるように調整される。これによって、図２２（Ａ）に示す積層基板ＬＢ１が作製される。作製された積層基板ＬＢ１は、その後焼成される（図２２（Ｂ）参照）。
焼成が完了すると、図２２（Ｃ）に示すように積層基板ＬＢ１が上下方向において反転され、破線ＢＬに沿って分割ユニット毎に個辺化（分割）される。これによって、複数の積層型インダクタ素子１０，１０，…が得られる。各積層型インダクタ素子１０にはその後、ＩＣ１４と２つの受動素子１６，１６とが実装される（図２２（Ｄ）参照）。
以上の説明から分かるように、まず、共通の破線（境界線）ＢＬ，ＢＬ，…が定義された主面を各々が有するマザーシートＢＳ１〜ＢＳ４が、他のマザーシートＢＳ０，ＢＳ５〜ＢＳ６とともに準備される（準備工程）。導体パターンＣＰ１〜ＣＰ４は、マザーシートＢＳ１〜ＢＳ４の主面のうち破線ＢＬを回避する一部の領域に形成される（導体パターン形成工程）。セラミックペーストＳＰＳは、マザーシートＢＳ１〜ＢＳ４の各々の主面のうち、破線ＢＬを跨ぐ他の一部の領域に塗布される（塗布工程）。
貫通孔ＨＬ１１〜ＨＬ４１はセラミックペーストＳＰＳが塗布された位置に対応してマザーシートＢＳ１〜ＢＳ４に形成され、貫通孔ＨＬ２ａ〜ＨＬ４ａは分割ユニットの中央位置に対応してマザーシートＢＳ２〜ＢＳ４に形成され、貫通孔ＨＬ２ｂ〜ＨＬ４ｂは導体パターンＣＰ２〜ＣＰ４の始端の位置に対応してマザーシートＢＳ２〜ＢＳ４に形成される（貫通孔形成工程）。
導電ペーストＣＰＳは、こうして形成された貫通孔ＨＬ１１〜ＨＬ４１，ＨＬ２ａ〜ＨＬ４ａ，ＨＬ２ｂ〜ＨＬ４ｂの各々に充填される（充填工程）。積層型インダクタ素子１０は、導電ペーストＣＰＳを充填した後にマザーシートＢＳ０〜ＢＳ６を積層しかつ破線ＢＬで切断することで作製される（作製工程）。
破線ＢＬを跨ぐ位置に形成される貫通孔ＨＬ１１〜ＨＬ４１の大型化は、マザーシートＢＳ１〜ＢＳ４の薄層化と相俟って導電ペーストＣＰＳの充填性の悪化を引き起こす。また、マザーシートＢＳ１〜ＢＳ４の主面に形成された導体パターンＣＰ１〜ＣＰ４の厚みの増大は、マザーシートＢＳ１〜ＢＳ４の薄層化と相俟って破線ＢＬの近傍におけるマザーシートＢＳ１〜ＢＳ４の密着性の低下を引き起こす。
ただし、この実施例では、貫通孔ＨＬ１１〜ＨＬ４１を形成する位置の厚みがセラミックペーストＳＰＳによって増大される。これによって、貫通孔ＨＬ１１〜ＨＬ４１に充填される導電ペーストＣＰＳの厚みが増大し、さらに破線ＢＬの近傍におけるマザーシートＢＳ１〜ＢＳ４の密着性が増大する。この結果、側面電極ＳＥＬ１〜ＳＥＬ４の形成不良を回避することができる。
なお、この実施例では、積層型インダクタ素子１０をなす４つの側面に４つの側面電極ＳＥＬ１〜ＳＥＬ４をそれぞれ設けるようにしている（図４参照）。また、積層基板ＬＢ１は、焼成の後に個辺化される（図２２（Ｂ）〜図２２（Ｃ）参照）。しかし、積層型インダクタ素子１０に設けられた側面電極ＳＥＬ１〜ＳＥＬ４の各々を複数の電極片に分割するようにしてもよい。この場合、たとえばセラミックシートＳＨ０の集合体は図２３（Ａ）〜図２３（Ｄ）および図２４に示す要領で作製される。
まず、非磁性のフェライト材料からなるセラミックシートがマザーシートＢＳ０として用意される（図２３（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線（境界線）ＢＬ，ＢＬ，…は切り出し位置を示す。
次に、破線ＢＬを跨ぐ一部の領域（一点鎖線で囲まれた領域）に、スクリーン印刷によって非磁性のセラミックペーストＳＰＳが塗布される（図２３（Ｂ）参照）。詳しくは、セラミックペーストＳＰＳは、分割ユニットをなす矩形の各辺に３つの楕円が描かれるように、マザーシートＢＳ０の上面に塗布される。
続いて、各々が長方形をなす複数の貫通孔ＨＬ０１，ＨＬ０１…が、セラミックペーストＳＰＳが塗布された楕円領域に形成される（図２３（Ｃ）参照）。貫通孔ＨＬ０１の形成には機械的なパンチャー装置が用いられ、貫通孔ＨＬ０１は破線ＢＬを跨ぐように形成される。貫通孔ＨＬ０１をなす長方形の短辺は貫通孔ＨＬ０１が跨ぐ破線ＢＬに沿って延び、貫通孔ＨＬ０１をなす長方形の長辺は貫通孔ＨＬ０１が跨ぐ破線ＢＬに直交する方向に延びる。形成された複数の貫通孔ＨＬ０１，ＨＬ０１，…にはその後、導電ペーストＣＰＳが充填される（図２３（Ｄ）参照）。
導電ペーストＣＰＳの充填が完了すると、破線ＢＬ，ＢＬ，…に沿って延びる溝ＧＲ０，ＧＲ０，…がマザーシートＢＳ０の上面および下面の各々に形成される（図２４参照）。なお、下面に形成された溝幅は、上面に形成された溝幅よりも広い。
他のマザーシートＢＳ１〜ＢＳ６も同じ要領で作成される。こうして作成されたマザーシートＢＳ０〜ＢＳ６は、この順序で積層されかつ圧着される。なお、ペットフィルムＰＦは、マザーシートＢＳ０〜ＢＳ６を積層する段階で剥離される。また、積層位置は、各シートに割り当てられた破線ＢＬ，ＢＬ，…がＺ軸方向から眺めて重なるように調整される。これによって、図２６（Ａ）に示す積層基板ＬＢ１が作製される。
作製された積層基板ＬＢ１は、破線ＢＬに沿って分割ユニット毎に個辺化され（図２６（Ｂ）参照）、個辺化された積層体はその後焼成される（図２６（Ｃ）参照）。焼成が完了すると、複数の積層型インダクタ素子１０，１０，…が得られる。各積層型インダクタ素子１０にはその後、ＩＣ１４と複数の受動素子１６，１６，…とが実装される（図２６（Ｄ）参照）。ＩＣ１４および受動素子１６，１６，…は、図２５に示すように積層型インダクタ素子１０の天面に実装される（なお、図２５では導体パターンＣＰ６の図示を省略している）。
１０ …積層型インダクタ素子（積層電子部品）
ＳＨ０〜ＳＨ６ …セラミックシート
１２ …積層体
１４ …ＩＣ（電子部品）
１６ …受動素子（電子部品）
ＣＰ１〜ＣＰ４，ＣＰ６ …導体パターン
ＨＬ０１〜ＨＬ０２，ＨＬ１１〜ＨＬ１２，ＨＬ２１〜ＨＬ２２，ＨＬ３１〜ＨＬ３２，ＨＬ４１〜ＨＬ４２，ＨＬ５１〜ＨＬ５２，ＨＬ６１〜ＨＬ６２，ＨＬ２ａ〜ＨＬ２ｂ，ＨＬ３ａ〜ＨＬ３ｂ，ＨＬ４ａ〜ＨＬ４ｂ，ＨＬ５ａ〜ＨＬ５ｂ，ＨＬ６ａ〜ＨＬ６ｂ …貫通孔
ＥＬ０１〜ＥＬ０４，ＥＬ１１〜ＥＬ１４，ＥＬ２１〜ＥＬ２４，ＥＬ３１〜ＥＬ３４，ＥＬ４１〜ＥＬ４４，ＥＬ５１〜ＥＬ５４，ＥＬ６１〜ＥＬ６４ …電極
ＶＨ２ａ〜ＶＨ２ｂ，ＶＨ３ａ〜ＶＨ３ｂ，ＶＨ４ａ〜ＶＨ４ｂ，ＶＨ５ａ〜ＶＨ５ｂ，ＶＨ６ａ〜ＶＨ６ｂ …ビアホール導体
ＳＨ０〜ＳＨ６ …セラミックシート
１２ …積層体
１４ …ＩＣ（電子部品）
１６ …受動素子（電子部品）
ＣＰ１〜ＣＰ４，ＣＰ６ …導体パターン
ＨＬ０１〜ＨＬ０２，ＨＬ１１〜ＨＬ１２，ＨＬ２１〜ＨＬ２２，ＨＬ３１〜ＨＬ３２，ＨＬ４１〜ＨＬ４２，ＨＬ５１〜ＨＬ５２，ＨＬ６１〜ＨＬ６２，ＨＬ２ａ〜ＨＬ２ｂ，ＨＬ３ａ〜ＨＬ３ｂ，ＨＬ４ａ〜ＨＬ４ｂ，ＨＬ５ａ〜ＨＬ５ｂ，ＨＬ６ａ〜ＨＬ６ｂ …貫通孔
ＥＬ０１〜ＥＬ０４，ＥＬ１１〜ＥＬ１４，ＥＬ２１〜ＥＬ２４，ＥＬ３１〜ＥＬ３４，ＥＬ４１〜ＥＬ４４，ＥＬ５１〜ＥＬ５４，ＥＬ６１〜ＥＬ６４ …電極
ＶＨ２ａ〜ＶＨ２ｂ，ＶＨ３ａ〜ＶＨ３ｂ，ＶＨ４ａ〜ＶＨ４ｂ，ＶＨ５ａ〜ＶＨ５ｂ，ＶＨ６ａ〜ＶＨ６ｂ …ビアホール導体
Claims (9)
- 共通の境界線が定義された主面を各々が有する複数のセラミックシートを準備する準備工程、
前記複数のセラミックシートの各々の主面のうち前記境界線を回避する一部の領域に複数の導体パターンを形成する導体パターン形成工程、
前記複数のセラミックシートの各々の主面のうち前記境界線を跨ぐ他の一部の領域にセラミックペーストを塗布する塗布工程、
前記塗布工程によって塗布されたセラミックペーストの位置を含む複数の位置で前記複数のセラミックシートの各々に貫通孔を形成する貫通孔形成工程、
前記貫通孔形成工程で形成された貫通孔に導電ペーストを充填する充填工程、および
前記充填工程の後に前記複数のセラミックシートを積層しかつ前記境界線で切断して複数の積層電子部品を作製する作製工程を備える、積層電子部品の製造方法。 - 前記貫通孔形成工程によって形成される貫通孔は、前記境界線を跨ぐ位置に形成される第１貫通孔、および前記複数の導体パターンの各々と重なる位置に形成される第２貫通孔を含む、請求項１記載の積層電子部品の製造方法。
- 前記セラミックペーストは、前記導体パターンよりも前記境界線側に部分的に塗布されている、請求項２記載の積層電子部品の製造方法。
- 前記第２貫通孔は前記第１貫通孔よりも小さい、請求項２または３記載の積層電子部品の製造方法。
- 前記複数の導体パターンは前記第２貫通孔に充填された導電ペーストとともにインダクタをなし、
前記複数のセラミックシートの少なくとも一部は磁性を有する、請求項２ないし４のいずれかに記載の積層電子部品の製造方法。 - 前記作製工程は、前記複数のセラミックシートを積層する積層工程、前記積層工程によって得られた積層基板を焼成する焼成工程、および前記焼成工程によって得られた焼成基板を前記境界線で切断する切断工程を含む、請求項１ないし５のいずれかに記載の積層電子部品の製造方法。
- 前記作製工程は、前記複数のセラミックシートを積層する積層工程、前記積層工程によって得られた積層基板を前記境界線で切断する切断工程、および前記切断工程によって得られた複数の積層体を焼成する焼成工程を含む、請求項１ないし５のいずれかに記載の積層電子部品の製造方法。
- 前記作製工程によって作製された複数の積層電子部品の各々の主面に別の電子部品を実装する実装工程をさらに備える、請求項１ないし７のいずれかに記載の積層電子部品の製造方法。
- 前記複数のセラミックシートはそれぞれ複数のキャリアシートによって支持され、
前記作製工程は前記複数のキャリアシートから前記セラミックシートをそれぞれ剥離する剥離工程を含む、請求項１ないし８のいずれかに記載の積層電子部品の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013182751 | 2013-09-04 | ||
| JP2013182751 | 2013-09-04 | ||
| PCT/JP2014/071848 WO2015033788A1 (ja) | 2013-09-04 | 2014-08-21 | 積層電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2015033788A1 true JPWO2015033788A1 (ja) | 2017-03-02 |
| JP6090458B2 JP6090458B2 (ja) | 2017-03-08 |
Family
ID=52628266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015535418A Active JP6090458B2 (ja) | 2013-09-04 | 2014-08-21 | 積層電子部品の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6090458B2 (ja) |
| WO (1) | WO2015033788A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6669250B2 (ja) * | 2016-04-20 | 2020-03-18 | 株式会社村田製作所 | 受電装置 |
| JP6926518B2 (ja) * | 2017-02-22 | 2021-08-25 | Tdk株式会社 | 電子部品の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186047A (ja) * | 1994-12-28 | 1996-07-16 | Matsushita Electric Ind Co Ltd | 積層インダクタ部品の製造方法 |
| JPH118157A (ja) * | 1997-06-17 | 1999-01-12 | Murata Mfg Co Ltd | 積層電子部品の製造方法 |
| JP2002319519A (ja) * | 2001-04-20 | 2002-10-31 | Murata Mfg Co Ltd | 積層セラミック電子部品及びその製造方法 |
| JP2004095960A (ja) * | 2002-09-02 | 2004-03-25 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| JP2010263000A (ja) * | 2009-04-30 | 2010-11-18 | Murata Mfg Co Ltd | 電子部品製造方法 |
-
2014
- 2014-08-21 WO PCT/JP2014/071848 patent/WO2015033788A1/ja active Application Filing
- 2014-08-21 JP JP2015535418A patent/JP6090458B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186047A (ja) * | 1994-12-28 | 1996-07-16 | Matsushita Electric Ind Co Ltd | 積層インダクタ部品の製造方法 |
| JPH118157A (ja) * | 1997-06-17 | 1999-01-12 | Murata Mfg Co Ltd | 積層電子部品の製造方法 |
| JP2002319519A (ja) * | 2001-04-20 | 2002-10-31 | Murata Mfg Co Ltd | 積層セラミック電子部品及びその製造方法 |
| JP2004095960A (ja) * | 2002-09-02 | 2004-03-25 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| JP2010263000A (ja) * | 2009-04-30 | 2010-11-18 | Murata Mfg Co Ltd | 電子部品製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6090458B2 (ja) | 2017-03-08 |
| WO2015033788A1 (ja) | 2015-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5637607B2 (ja) | コイル部品 | |
| JP5432918B2 (ja) | プリント配線版の製造方法 | |
| JPWO2015079773A1 (ja) | 電磁石、カメラレンズ駆動装置及び電磁石の製造方法 | |
| JP2014207432A (ja) | 積層型インダクタ素子および通信装置 | |
| JP2012038806A (ja) | 積層型コイル | |
| JP2018206922A (ja) | 電子部品 | |
| JP6259813B2 (ja) | 樹脂多層基板、および樹脂多層基板の製造方法 | |
| JPWO2017131017A1 (ja) | インダクタ部品およびその製造方法 | |
| KR101434039B1 (ko) | 전력 반도체 모듈 및 전력 반도체 제조 방법 | |
| JP6090458B2 (ja) | 積層電子部品の製造方法 | |
| JP2016167330A (ja) | 回路付サスペンション基板 | |
| JP6521104B2 (ja) | インダクタ部品およびその製造方法 | |
| WO2015178061A1 (ja) | 回路モジュール | |
| JPWO2013175655A1 (ja) | 積層型素子およびその製造方法 | |
| JP5867762B2 (ja) | インダクタ素子 | |
| JP6090444B2 (ja) | 積層型インダクタ素子の製造方法 | |
| JP5674077B2 (ja) | インダクタ素子 | |
| JP6460124B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| WO2015008611A1 (ja) | 積層型インダクタ素子の製造方法 | |
| JP6132027B2 (ja) | 積層型インダクタ素子の製造方法、および積層型インダクタ素子 | |
| JP3189995U (ja) | 積層型アンテナ素子 | |
| KR20130060754A (ko) | 인쇄회로기판 및 그 제조 방법 | |
| JPWO2015002115A1 (ja) | 積層型インダクタ素子とその製造方法 | |
| WO2014147881A1 (ja) | 積層型インダクタ素子およびその製造方法 | |
| WO2017188076A1 (ja) | インダクタ部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170123 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6090458 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |