JPWO2014002921A1 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JPWO2014002921A1 JPWO2014002921A1 JP2014522605A JP2014522605A JPWO2014002921A1 JP WO2014002921 A1 JPWO2014002921 A1 JP WO2014002921A1 JP 2014522605 A JP2014522605 A JP 2014522605A JP 2014522605 A JP2014522605 A JP 2014522605A JP WO2014002921 A1 JPWO2014002921 A1 JP WO2014002921A1
- Authority
- JP
- Japan
- Prior art keywords
- wall portion
- package
- side wall
- semiconductor element
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/02—Details
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4256—Details of housings
- G02B6/4262—Details of housings characterised by the shape of the housing
- G02B6/4265—Details of housings characterised by the shape of the housing of the Butterfly or dual inline package [DIP] type
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/0091—Housing specially adapted for small components
- H05K5/0095—Housing specially adapted for small components hermetically-sealed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/02—Details
- H05K5/0247—Electrical details of casings, e.g. terminals, passages for cables or wiring
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/02208—Mountings; Housings characterised by the shape of the housings
- H01S5/02216—Butterfly-type, i.e. with electrode pins extending horizontally from the housings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/0091—Housing specially adapted for small components
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Packaging Frangible Articles (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
入出力端子の破損を抑止することにより、パッケージの封止性を向上し、半導体素子の長期作動性が良好な半導体素子収納用パッケージおよび半導体装置を提供する。半導体素子収納用パッケージは、底板部1aおよび枠状の側壁部1bから成る基体1と、側壁部1bの内外を貫通するように設けられ、線路導体3が形成されたセラミック製の平板部2aおよびこの平板部2a上に側壁部1bに連なるようにして線路導体3を挟んで線路導体3の両端部が露出するように固定されたセラミック製の立壁部2bを有した入出力端子2とを備え、入出力端子2は、立壁部2bの側面の側壁部1bに沿った方向の中央部に、壁厚みが厚くなっていて下端が平板部2aに固定されている厚肉部2cを有している。
Description
本発明は、半導体素子を収納するための半導体素子収納用パッケージおよびこれを用いた半導体装置に関し、特に信号入出力部に使用される入出力端子部に特徴を有する半導体素子収納用パッケージおよび半導体装置に関する。
従来の半導体素子を気密に収容する半導体素子収納用パッケージ(以下、単にパッケージともいう)を図4に示す(例えば、特許文献1参照)。
従来のパッケージは、主要部である基体101を備えている。基体101は、銅(Cu)−タングステン(W)合金等の金属から成る略長方形状である。また、基体101の上面に、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等から成る枠体102が接合されている。
枠体102は、基体101の上面にロウ材を介して接合されている。枠体102は、その両側部に入出力端子103を嵌着するための取付部102dを備えている。取付部102dには、入出力端子103がロウ材を介して接合される。
入出力端子103は、アルミナ(Al2O3)質セラミックスから成る矩形状の平板部103aを有する。平板部103aの上面には、一方の辺から対向する辺にかけてタングステン(W),モリブデン(Mo)等のメタライズ層から成る線路導体104が形成されている。そして、この平板部103aの上面には、アルミナ質セラミックスから成る立壁部103bが線路導体104を狭持して固定されている。入出力端子103には、立壁部103bの両側端面から平板部103aの端部に向かって延びる4つの補強部103cが形成されている。
そして、電界効果トランジスタ等を枠体102内の空間に収納し、電界トランジスタ等の各電極と線路導体104とをボンディングワイヤ等で接続する。次に、枠体102の上面にシールリング105を介して蓋体106を接合する。このようにして、パッケージ内に電界トランジスタ等が気密に封止された半導体装置を得る。
電界トランジスタ等が動作すると発熱する。電界トランジスタ等の発熱によって、パッケージの各部が熱膨張して、パッケージが撓む。しかし、入出力端子103の両端が補強部103cによって補強されているので、入出力端子103の両端部にクラックを生じにくい。入出力端子103にクラックが生じにくいので、パッケージの気密性が保たれるというものである。
しかしながら、特許文献1に示されるような従来の入出力端子103を用いた半導体素子収納用パッケージにおいて、基体101に反りが生じている場合に、この反りを矯正するような力を加えると、基体101の反りの頂点付近、多くの場合は基体101の中央付近で最も大きな応力が発生する。そして、枠体102にも応力が発生する。これにより、枠体102の中央付近に位置する入出力端子103にクラックが生じて、半導体素子収納用パッケージ内部を気密に保持できなくなるという問題が発生していた。
また、入出力端子103に形成された線路導体104が高密度になり、線路導体104間の距離が短くなるにしたがって、線路導体104間の異物等によって線路導体104同士が短絡しやすくなる傾向が生じている。
従って、本発明は上記問題点に鑑み完成されたもので、その目的は、半導体素子収納用パッケージの気密性を保持することにある。
本発明の一実施形態に係る半導体素子収納用パッケージは、底板部および枠状の側壁部から成る基体と、前記側壁部の内外を貫通するように設けられ、線路導体が形成されたセラミック製の平板部およびこの平板部上に前記側壁部に連なるようにして前記線路導体を挟んで前記線路導体の両端部が露出するように固定されたセラミック製の立壁部を有した入出力端子とを備え、この入出力端子は、前記立壁部の側面の前記側壁部に沿った方向の中央部に、壁厚みが厚くなっていて下端が前記平板部に固定されている厚肉部を有していることを特徴とする。
好ましくは、上記半導体素子収納用パッケージにおいて、前記立壁部の前記平板部に固定されているコーナー部に曲面部を有していることを特徴とする。
また、好ましくは、前記立壁部の側面から前記厚肉部の側面にかけて曲面部を有していることを特徴とする。
さらに、前記厚肉部は、前記側壁部の内側に位置する前記立壁部の側面のみに設けられていることを特徴とする。
また、前記厚肉部が、前記側壁部の一辺の中央に位置するように配置されていることを特徴とする。
本発明の一実施形態に係る半導体装置は、上記半導体素子収納用パッケージと、前記底板部および前記側壁部に囲まれた凹部内に収容されて前記入出力端子に電気的に接続された半導体素子とを具備していることを特徴とする。
本発明の一実施形態に係る半導体素子収納用パッケージは、入出力端子が、立壁部の側面の側壁部に沿った方向の中央部に、壁厚みが厚くなっていて下端が前記平板部に固定されている厚肉部を有していることから、入出力端子の中央部付近にクラックが生じ難くなり、半導体素子収納用パッケージ内部を気密に保持しやすくできる。
また、立壁部の平板部に固定されているコーナー部に曲面部を有していると、コーナー部にクラックを生じ難くすることができる。同時に、コーナー部に曲面部が配置されることによって、線路導体にめっき加工を施すときに、コーナー部にめっき液が残留し難くなる。これにより、残留しためっき液による金属異物の発生が抑制され、隣接する線路導体同士の短絡を防止できる。
また、立壁部の側面から厚肉部の側面にかけて曲面部を有していると、厚肉部の立壁部側の部位を幅広にすることができ、立壁部を強化できる。また、曲面となっていることで、クラックの起点となり難くすることにもなる。また、厚肉部と立壁部とが成す角部にめっき液が残留することによって発生する異物を抑制することができる。以上により、クラックが生じ難く、異物発生による隣接する線路導体同士の短絡を防止できる。
また、前記厚肉部は、前記側壁部の内側に位置する前記立壁部の側面のみに設けられていると、側壁部外側の平板部が厚肉部の存在によって狭くなることがないので、側壁部外側の線路導体の幅および間隔を狭める必要がない。これによって、線路導体同士が短絡し難くでき、また電気信号を良好に伝送させることができる。
また、厚肉部が、側壁部の一辺の中央に位置するように配置されていると、ねじ止め時に最も大きい応力が生じ易い側壁部の一辺の中央付近において、入出力端子にクラックが入り難いものとできる。
本発明の一実施形態に係る半導体装置は、上記半導体素子収納用パッケージと、前記底板部および前記側壁部に囲まれた凹部内に収容されて前記入出力端子に電気的に接続された半導体素子とを具備していることにより、気密性がよく、入出力端子の電気的接続の信頼性の高い半導体装置となる。
本発明の一実施形態に係る半導体素子収納用パッケージの斜視図を図1に示す。また、図2A,図2B,図2C,図3A,図3Bは半導体素子収納用パッケージに用いられる入出力端子の実施の形態の各例を示す斜視図である。なお、図1はLD(半導体レーザ),PD(フォトダイオード)等の光半導体素子を収納する光半導体素子収納用パッケージ(以下、光パッケージともいう)の場合を例として示している。
これらの図において、1aは底板部、1bは枠状の側壁部であり、底板部1aおよび側壁部1bから基体1が構成される。底板部1aおよび側壁部1bで囲まれた内側に凹部1cが形成される。そして、凹部1cの内側に半導体素子等が収容される。
2は入出力端子である。入出力端子2は、側壁部1bの内外を貫通するように設けられた貫通孔1dに嵌着されている。なお、4はシールリング、5はシールリング4に固定される蓋体、7は光ファイバ(図示せず)が取着される金属ホルダ(図示せず)を固定する筒状の固定部材である。
これら基体1と入出力端子2とシールリング4と固定部材7とで、内部に半導体素子としてのLD,PD等の光半導体素子を収納する光パッケージとなる。また、光半導体装置を実装してシールリング4の上面に蓋体5を取着することにより光半導体素子を気密に封止する光半導体装置が完成する。
底板部1aは、その上面に半導体素子を載置する載置部を有している。底板部1aは、半導体素子を支持する支持部材として機能するとともに、半導体素子の作動時に発する熱を外部に放散する機能を有する。また、底板部1aは、側壁部1bの外側にねじ止め孔1eを有している。このねじ止め孔1eを介して半導体装置が外部電気回路基板にねじ止めされる。
この底板部1aは、略長方形であり、Fe−Ni−Co合金やCu−W合金等の金属から成る。また底板部1aは、Fe−Ni−Co合金等のインゴットに圧延加工やプレス加工等の金属加工を施すことにより所定形状に成形される。
なお、底板部1aは、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と、厚さ0.5〜5μmのAu層とを順次めっき法により被着しておいてもよい。めっきは、底板部1aが酸化腐食するのを防止する。まためっきは、底板部1a上面に半導体素子等を強固に接着固定できるようにする。
また、底板部1aの上面には、半導体素子の載置部を囲繞するようにしてFe−Ni−Co合金等の金属から成る平面視形状が略長方形の側壁部1bが、Agロウ等のロウ材を介して接合される。側壁部1bは、長辺側の両側部に、入出力端子2を嵌着するための貫通孔または切欠きから成る取付部1dを有する。取付部1dは、図1に示すように、側壁部1bの上側を切欠いて側壁部1bの内外を連通する切欠きから成る場合の他に、側壁部1bの下側を切欠いた切欠きから成る場合、側壁部1bの側面中央を貫通する貫通孔から成る場合のいずれでもよい。
この側壁部1bは、底板部1aと同様の合金のインゴットに圧延加工やプレス加工等の金属加工を施すことにより所定形状に成形される。なお、ここでは底板部1aおよび側壁部1bを接合して一体の基体1を形成する方法を示しているが、底板部1aおよび側壁部1bを一体加工されたものとしてもよい。
側壁部1bの底板部1aへの接合は、底板部1a上面と側壁部1b下面との間に敷設したプリフォーム状のAgロウ等のロウ材を溶融させた後に冷却して固化させることによって接合される。さらに、側壁部1b表面には、底板部1aと同様に0.5〜9μmのNi層および厚さ0.5〜5μmのAu層等の金属層をめっき法により被着させておいてもよい。
側壁部1bの取付部1dには、光パッケージの内外の通気性を遮断する機能を有する入出力端子2がAgロウ等のロウ材で接合される。入出力端子2は、半導体素子と外部電気回路との間で高周波信号の入出力を行なう機能を有する。
この入出力端子2は、長方形状の誘電体から成る平板部2aの上面の一方の長辺から他方の長辺にかけてW,Mo,マンガン(Mn)等のメタライズ層によって形成された線路導体3を有する。さらに、平板部2aの上面に四角柱状の誘電体から成る立壁部2bが平板部2aの短辺方向の略中央部に長手方向(側壁部1bに沿って取り付けられる方向)に沿って、線路導体3の一部を間に挟んで積層されている。線路導体3の両端部は、立壁部2bの外で露出している。
線路導体3は、例えば、W,Mo,Mn等の粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを、平板部2a用のセラミックグリーンシートに、従来周知のスクリーン印刷法により所定パターンに印刷塗布しておき、焼成することにより形成される。なお、判りやすくするために、図中、線路導体3にはクロスハッチを付している。このクロスハッチは断面を示すものではない。
平板部2aおよび立壁部2bは、Al2O3質セラミックス,AlN質セラミックス,3Al2O3・2SiO2質セラミックス等の誘電体から成る。なお、平板部2aおよび立壁部2bの取付部1dと接合される外周面には、線路導体3と同様のメタライズ層が形成されている。
立壁部2bには、長手方向の中央部に壁厚みが厚くなっている厚肉部2cが形成されている。厚肉部2cは、立壁部2bの下端まで形成されており、この下端は立壁部2bの下端と一緒に平板部2aの上面に接合されて一体化されている。厚肉部2cの上端は、立壁部2bの上端まで形成されていてもよいが、必ず上端まで形成されていなくてもよい。
このように、入出力端子2の長手方向の中央部に厚肉部2cが設けられていることにより、立壁部2bの中央部の厚みが大きくなって補強され、ねじ止め時のひずみが生じた際にも入出力端子2の中央部付近にクラックが生じるのを防止し、パッケージ内部を気密に保持する機能を果たす。
厚肉部2cは、例えば、図2A,図2B,図2Cに示すように、種々の形態で設けることができる。
図2Aは、厚肉部2cが立壁部2bの内側および外側の両側に設けられる例を示している。
図2Bは、厚肉部2cが、パッケージの内側となる立壁部2bの内側のみに設けられる例を示している。また、立壁部2bの平板部2aに固定されている下端に、曲面部2eが形成されている例を示している。
図2Cは、厚肉部2cが立壁部2bの内側のみに設けられ、厚肉部2cの側面から立壁部2bの側面にかけて曲面部2dが形成されている例を示している。なお、立壁部2bの平板部2aに固定されている下端に曲面部2eも形成されている。
厚肉部2cの側面から立壁部2bの側面にかけて曲面部2dが形成されることによって、厚肉部2cの立壁部2b側の部位が幅広になり、立壁部2bの補強が強化される。また、厚肉部2cと立壁部2bとが成す角部が無くなり、めっき後のめっき液が残留し難くなるので、残留めっき液によって生じる異物発生を抑止できる。また、曲面となっていることで、クラックの起点となり難くすることにもなる。以上により、曲面部2dは、入出力端子2にクラックが生じ難くするとともに、隣接する線路導体3同士の異物による短絡を防止できる。
また、厚肉部2cが立壁部2bの内側のみに設けられることによって、側壁部1b外側の平板部2aが厚肉部2cの存在によって狭くなることがない。これによって、側壁部1bの外側における線路導体3の幅および間隔等の配置の自由度が増し、線路導体3同士が短絡し難くできる。また、線路導体3に電気信号を良好に伝送させることができる。
なお、立壁部2bおよび/または立壁部2bの一部である厚肉部2cが平板部2aに接する部分である立壁部2bの下端部と、平板部2aとが成すコーナー部に、曲面部2eが形成されていてもよい。これら曲面部2eは、焼成前の入出力端子2のコーナー部に、ペースト状のセラミックスラリー(低粘度のセラミック材料の混合物)を塗布しておくことによって形成できる。
このような曲面部2eが形成されることによって、コーナー部にクラックが生じ難くなるとともに、線路導体3にめっき加工を施す際に、コーナー部にめっき液が残留し難くなる。これにより、残留しためっき液による金属異物の発生が抑制され、隣接する線路導体3同士の短絡を防止できる。
コーナー部に設けられる曲面部2eは、図2A,図2B,図2Cに示されるように、厚肉部2cを含む立壁部2bの平板部2aに固定されているコーナー部に形成してもよい。その他、図3Aに示すように、厚肉部2cを除く立壁部2bの平板部2aに固定されているコーナー部に形成したものでもよい。図3Aに示すような曲面部2eでも十分上記目的を達成し得る。
また、金属異物による短絡防止の目的の為には、図3Bに示すように、コーナー部の線路導体3を覆うセラミック膜を形成したものでもよい。
さらに、厚肉部2cは、側壁部1bの長手方向の中央に位置するように配置してもよい。例えば、図1に示すように、入出力端子2が側壁部1bの長辺の中央に取り付けられる場合、厚肉部2cは入出力端子2の中央位置に形成されて、側壁部1bの長辺の中央に位置するように配置される。もし、入出力端子2が長辺の中央から少し外れた位置に取り付けられる場合は、厚肉部2cが長辺の中央に配置されるように、入出力端子2の中央から少し外れた位置に形成される。
このように、厚肉部2cが側壁部1bの中央に位置するように配置されることによって、最も大きい応力が生じ易くクラックの生じ易い側壁部1bの中央付近において、入出力端子2にクラックが入り難くすることができる。
以上の結果、入出力端子2部分にクラック等の破損が生じ難くて、パッケージ内部の気密封止性がよいパッケージとすることができる。また、線路導体3を介して高周波信号を良好に伝送できるパッケージとすることができる。また、パッケージ内部に収納される半導体素子が正常かつ安定に作動するパッケージとすることができる。
線路導体3の側壁部1b外側の部位には、外部電気回路と入出力端子2との間で高周波信号を伝える、Fe−Ni−Co合金等の金属から成るリード端子6がAgロウ等のロウ材で接合される。
また、本発明のパッケージが光パッケージとして用いられる場合には、側壁部1bの短辺の一側部に貫通孔が形成され、この貫通孔の外側開口の周囲に筒状の固定部材7の一端がAgロウ等のロウ材で接合される。固定部材7の他方の端面には、光ファイバ(図示せず)を樹脂等の接着剤で取着した金属ホルダ(図示せず)がAu−Sn等の低融点ロウ材で接合される。この固定部材7は、底板部1aや側壁部1bと同様の金属を同様の加工法で所望の形状に加工することによって作製される。その表面には厚さ0.5〜9μmのNi層および厚さ0.5〜5μmのAu層等の金属層をめっき法により被着させておいてもよい。
このように入出力端子2および固定部材7が取着される側壁部1bの上面には、シールリング4がAgロウ等のロウ材で接合される。シールリング4は、側壁部1bの上面にAgロウ等のロウ材で接合されて入出力端子2を挟持するとともに、その上面に半導体素子を封止するための蓋体5をシーム溶接等により接合するための接合媒体として機能する。なお、シールリング4の使用が省略される場合もある。
このような光パッケージの凹部1cに、半導体素子をSn−Pb半田等の低融点ロウ材で載置固定するとともに、入出力端子2の線路導体3と半導体素子の電極とをボンディングワイヤ等で電気的に接続し、さらに固定部材7に、光ファイバを樹脂等の接着剤で取着した金属ホルダを、Au−Sn等の低融点ロウ材で接合した後、シールリング4上面に蓋体5をシーム溶接等により凹部1cを覆うように接合することにより、製品としての半導体装置となる。
この半導体装置は、外部電気回路基板にねじ止めされた後、外部電気回路から供給される駆動信号によって光半導体素子を光励起させ、励起したレーザ光等の光を光ファイバに授受させるとともに、光ファイバ内を伝送させることにより、大容量の情報を高速に伝送できる光電変換装置として機能するものである。このような半導体装置は、光通信分野等に多く用いられる。
かくして、半導体装置は高周波信号や光信号によって作動する半導体素子を長期にわたり封止し、正常かつ安定に動作させることができる。
なお、本発明は上記実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を施すことは何等差し支えない。例えば、上記実施の形態例は光パッケージを例にして説明したが、半導体素子は光半導体素子に限られることはなく、発光素子(LED),電界効果型トランジスタ(FET),集積回路素子(IC),コンデンサ,圧電素子等の電子部品にも適用することができる。
また、底板部1aと側壁部1bとは平面視形状が四角形である場合について示したが、これに限定されるものではなく、底板部1aおよび側壁部1bの平面視形状が六角形,八角形,長円形等であってもよく、種々の形状とすることができる。
また、底板部1aの上面に側壁部1bを接合する基体1の例を示したが、プレス成形等によって、底板部1aおよび側壁部1bが一体の基体1としてもよい。
1:基体
1a:底板部
1b:側壁部
1c:凹部
1d:取付部
1e:ねじ止め孔
2:入出力端子
2a:平板部
2b:立壁部
2c:厚肉部
2d:曲面部(側面)
2e:曲面部(下端コーナー部)
3:線路導体
4:シールリング
5:蓋体
1a:底板部
1b:側壁部
1c:凹部
1d:取付部
1e:ねじ止め孔
2:入出力端子
2a:平板部
2b:立壁部
2c:厚肉部
2d:曲面部(側面)
2e:曲面部(下端コーナー部)
3:線路導体
4:シールリング
5:蓋体
Claims (6)
- 底板部および枠状の側壁部から成る基体と、前記側壁部の内外を貫通するように設けられ、線路導体が形成されたセラミック製の平板部および該平板部上に前記側壁部に連なるようにして前記線路導体を挟んで前記線路導体の両端部が露出するように固定されたセラミック製の立壁部を有した入出力端子とを備え、該入出力端子は、前記立壁部の側面の前記側壁部に沿った方向の中央部に、壁厚みが厚くなっていて下端が前記平板部に固定されている厚肉部を有していることを特徴とする半導体素子収納用パッケージ。
- 前記立壁部の前記平板部に固定されているコーナー部に曲面部を有していることを特徴とする請求項1記載の半導体素子収納用パッケージ。
- 前記立壁部の側面から前記厚肉部の側面にかけて曲面部を有していることを特徴とする請求項1または2記載の半導体素子収納用パッケージ。
- 前記厚肉部は、前記側壁部の内側に位置する前記立壁部の側面のみに設けられていることを特徴とする請求項1乃至3のいずれかに記載の半導体素子収納用パッケージ。
- 前記厚肉部が、前記側壁部の一辺の中央に位置するように配置されていることを特徴とする請求項1乃至4のいずれかに記載の半導体素子収納用パッケージ。
- 請求項1乃至5のいずれかに記載の半導体素子収納用パッケージと、前記底板部および前記側壁部に囲まれた凹部内に収容されて前記入出力端子に電気的に接続された半導体素子とを具備していることを特徴とする半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012143448 | 2012-06-26 | ||
JP2012143448 | 2012-06-26 | ||
PCT/JP2013/067174 WO2014002921A1 (ja) | 2012-06-26 | 2013-06-24 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5902813B2 JP5902813B2 (ja) | 2016-04-13 |
JPWO2014002921A1 true JPWO2014002921A1 (ja) | 2016-05-30 |
Family
ID=49783068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014522605A Active JP5902813B2 (ja) | 2012-06-26 | 2013-06-24 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9585264B2 (ja) |
JP (1) | JP5902813B2 (ja) |
CN (1) | CN104396006B (ja) |
WO (1) | WO2014002921A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015046292A1 (ja) * | 2013-09-25 | 2015-04-02 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
EP3098842B1 (en) * | 2014-01-24 | 2020-08-26 | Kyocera Corporation | Package for an electronic element |
WO2015137489A1 (ja) * | 2014-03-13 | 2015-09-17 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
WO2016114114A1 (ja) * | 2015-01-15 | 2016-07-21 | パナソニックIpマネジメント株式会社 | センサ |
TWI569697B (zh) * | 2015-07-30 | 2017-02-01 | Bothhand Entpr Inc | The electronic components of the ring structure |
JP6853034B2 (ja) * | 2015-12-25 | 2021-03-31 | 京セラ株式会社 | 光半導体素子収納用パッケージおよび光半導体装置 |
US10512155B2 (en) * | 2016-01-27 | 2019-12-17 | Kyocera Corporation | Wiring board, optical semiconductor element package, and optical semiconductor device |
JP6781021B2 (ja) * | 2016-11-29 | 2020-11-04 | モレックス エルエルシー | 電子部品 |
JP6815875B2 (ja) * | 2017-01-19 | 2021-01-20 | Ngkエレクトロデバイス株式会社 | 配線基板および電子部品収納用パッケージおよび電子装置 |
CN107785275B (zh) * | 2017-11-23 | 2024-01-26 | 宁卡赛科技(上海)有限公司 | 一种微器件的封装方法及利用该方法封装的微器件 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4577056A (en) * | 1984-04-09 | 1986-03-18 | Olin Corporation | Hermetically sealed metal package |
JPH0511443A (ja) * | 1991-07-02 | 1993-01-22 | Sumitomo Chem Co Ltd | ポジ型レジスト組成物 |
JPH0810198Y2 (ja) | 1991-07-25 | 1996-03-27 | 京セラ株式会社 | 半導体素子収納用パッケージ |
JP3159494B2 (ja) * | 1991-12-27 | 2001-04-23 | 新光電気工業株式会社 | 半導体用メタルパッケージ |
JP3429573B2 (ja) * | 1994-10-07 | 2003-07-22 | 新光電気工業株式会社 | 半導体用メタルパッケージ |
US6020221A (en) * | 1996-12-12 | 2000-02-01 | Lsi Logic Corporation | Process for manufacturing a semiconductor device having a stiffener member |
JP3500268B2 (ja) * | 1997-02-27 | 2004-02-23 | 京セラ株式会社 | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ |
JP2003046180A (ja) * | 2001-07-26 | 2003-02-14 | Kyocera Corp | 入出力端子および光半導体素子収納用パッケージならびに光半導体装置 |
JP2007058352A (ja) * | 2005-08-22 | 2007-03-08 | Asahi Organic Chem Ind Co Ltd | 流体制御装置 |
US7271480B2 (en) * | 2005-09-29 | 2007-09-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Constraint stiffener design |
JP4242401B2 (ja) * | 2006-06-29 | 2009-03-25 | 三菱電機株式会社 | 半導体装置 |
JP5383512B2 (ja) * | 2008-01-30 | 2014-01-08 | 京セラ株式会社 | 接続端子及びこれを用いたパッケージ並びに電子装置 |
JP5769474B2 (ja) | 2011-04-06 | 2015-08-26 | 京セラ株式会社 | 端子構造体、電子部品収納用パッケージおよび電子装置 |
-
2013
- 2013-06-24 US US14/409,324 patent/US9585264B2/en active Active
- 2013-06-24 WO PCT/JP2013/067174 patent/WO2014002921A1/ja active Application Filing
- 2013-06-24 CN CN201380032565.1A patent/CN104396006B/zh not_active Expired - Fee Related
- 2013-06-24 JP JP2014522605A patent/JP5902813B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN104396006B (zh) | 2017-12-26 |
US9585264B2 (en) | 2017-02-28 |
JP5902813B2 (ja) | 2016-04-13 |
WO2014002921A1 (ja) | 2014-01-03 |
CN104396006A (zh) | 2015-03-04 |
US20150181728A1 (en) | 2015-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5902813B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP5952425B2 (ja) | 電子部品収納用容器および電子装置 | |
JP4822820B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP5518260B2 (ja) | 素子収納用パッケージ、半導体装置用部品および半導体装置 | |
JP6725408B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP4511376B2 (ja) | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
JP2012064785A (ja) | 素子収納用パッケージ、およびこれを備えた電子装置 | |
JP2012156428A (ja) | 電子部品収納用パッケージ、およびそれを備えた電子装置 | |
WO2015012405A1 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP2006042096A (ja) | 圧電素子収納用パッケージ、圧電装置および圧電装置の製造方法 | |
JP2009283898A (ja) | 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置 | |
JP4373831B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
WO2013042627A1 (ja) | 電子部品載置用基板、電子部品収納用パッケージおよび電子装置 | |
JP2003068900A (ja) | 電子部品収納用パッケージ | |
JP2005244146A (ja) | 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造 | |
JP2002158305A (ja) | 電子部品収納用パッケージ | |
JP2006128267A (ja) | 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
JP4214035B2 (ja) | 配線基板および電子装置 | |
JP5865783B2 (ja) | 電子部品収納用容器および電子装置 | |
JP4594166B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP5725900B2 (ja) | 半導体素子収納用パッケージ、およびこれを備えた半導体装置 | |
JP5528484B2 (ja) | 入出力端子および光半導体素子収納用パッケージならびに光半導体装置 | |
JP2001237332A (ja) | 電子部品収納用パッケージ | |
JP6022842B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2007294636A (ja) | 電子部品収納用パッケージおよび電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5902813 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |