CN107785275B - 一种微器件的封装方法及利用该方法封装的微器件 - Google Patents

一种微器件的封装方法及利用该方法封装的微器件 Download PDF

Info

Publication number
CN107785275B
CN107785275B CN201711185564.7A CN201711185564A CN107785275B CN 107785275 B CN107785275 B CN 107785275B CN 201711185564 A CN201711185564 A CN 201711185564A CN 107785275 B CN107785275 B CN 107785275B
Authority
CN
China
Prior art keywords
groove
substrate
micro device
wire
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711185564.7A
Other languages
English (en)
Other versions
CN107785275A (zh
Inventor
谢元华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningkasai Technology Shanghai Co ltd
Original Assignee
Ningkasai Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningkasai Technology Shanghai Co ltd filed Critical Ningkasai Technology Shanghai Co ltd
Priority to CN201711185564.7A priority Critical patent/CN107785275B/zh
Publication of CN107785275A publication Critical patent/CN107785275A/zh
Application granted granted Critical
Publication of CN107785275B publication Critical patent/CN107785275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

本发明提出一种微器件的封装方法及利用该方法封装的微器件,本发明通过预先将用于实现电连接的导线固定于一封装体中,导线的两端裸露,从而,当封装体与微器件以及基板固定组合后,可通过固定于封装体中的导线实现微器件与基板甚至外部电路的电连接。本发明可以应用不同领域的封装工艺,提供一种微器件的快速封装方法,节约封装工艺的时间及工艺步骤,降低质量风险。

Description

一种微器件的封装方法及利用该方法封装的微器件
技术领域
本发明涉及集成电路的封装工艺领域,尤其涉及一种微器件的封装方法及利用该方法封装的微器件。
背景技术
目前,封装技术的落后阻碍了芯片技术的应用,封装在工厂属于中段加工,由于仅次于晶圆制造行业,在加工期间仍然有着较为复杂的几十道工艺,在这些工艺中,最易产品良率丢失的就在焊线和塑封两个工艺上,同时这也是工厂在产能上的瓶颈工序,加上技术更迭较快,设备和人员培训成本都是非常大,一种全新的工艺技术将全面提高现有封装,使其匹配于芯片制造业的发展,不滞后于整个集成电路行业,同时为加工工厂提供高质量的产品,减少硬件与人力投入成本。
现有的集成电路封装在焊线工艺上已经有了新的变化,但基本集中在植球工艺和焊线来实现物理结构的基板与芯片导通,焊线是用设备通过打火后把不同属性的线材融化再压力键压在所需要的焊接位置,该设备精密度高,全自动生产技术基本在国外,生产时,耗材昂贵且损耗大,打火杆,转向杆易损坏,焊线数量在一个单元上多达到几百根时容易产生电路连接出错且返工难度大的现象,过滤的压缩空气是其工作的必备条件之一;封装第二大瓶颈工序塑封工艺,该工艺多年来未产生革命性变化,使用环氧树脂材料进行灌入高温融化至规定的模具内,对产品进行迅速的固化成型,模具成本非常高,在规定时间和数量内要对模具进行洗模,否则会造成不可逆的批次质量影响,这道工序是基板整条加工,一旦质量受到影响,数量影响也会很大。目前国内低端产品上更多使用半自动方式操作,都面临着人为更换模具操作失误较多,设备占地面积大等问题。
发明内容
为解决上述问题,本发明提出一种微器件的封装方法及利用该方法封装的微器件,本发明通过预先将用于实现电连接的导线固定于一封装体中,导线的两端裸露,从而,当封装体与微器件以及基板固定组合后,可通过固定于封装体中的导线实现微器件与基板甚至外部电路的电连接。本发明可以应用不同领域的封装工艺,提供一种微器件的快速封装方法,节约封装工艺的时间及工艺步骤,降低质量风险。
具体地,本发明一方面提供一种微器件的封装方法,其包括以下步骤:步骤一,根据所述微器件形状,在一封装体的一第一面上切割一凹槽;步骤二,根据所述微器件的电路设计,在所述凹槽的内侧打孔,形成导线槽;步骤三,采用热键压固,将导线放入所述导线槽中,所述导线的两端裸露;步骤四,在所述导线的两端的裸露部分涂覆助焊剂,将所述微器件放入所述凹槽中,并利用导电材料将所述导线的一第一端与所述微器件上的微器件引脚焊接,将所述微型器件与所述封装体键合固定;步骤五,利用导电材料将所述导线的一第二端与所述基板上的基板引脚焊接;步骤六,在所述凹槽中填充可固化材料,所述可固化材料固化后,所述封装体与所述基板固定连接,所述微器件固定于所述封装体与所述基板形成的空间中。
优选地,所述可固化材料为环氧树脂。
优选地,所述导线槽为一L型槽,所述导线槽的一第一端位于所述凹槽的侧壁上,与所述凹槽的底面垂直,所述导线槽的一第二端位于所述凹槽的底面上,与所述凹槽的侧壁垂直,所述导线放入所述导线槽后,所述导线的第一端对应所述微器件的微器件引脚,所述导线的第二端对应所述基板的基板引脚。
优选地,所述凹槽为一十字型槽,所述微器件为一矩形结构,所述十字型槽的长度大于或者等于所述微器件的长度,所述十字型槽的宽度大于所述微器件的宽度。
本发明的另一方面,在于提供一种封装的微器件,包括封装体、微器件、基板及导线,其中,所述封装体的一第一面上具有一凹槽,所述凹槽的内侧具有导线槽,所述导线放入所述导线槽中,所述导线的两端裸露,所述微器件固定于所述凹槽,所述导线的一第一端与所述微器件上的微器件引脚电连接,所述基板覆盖所述凹槽,与所述封装体固定连接,所述微器件固定于所述基板与所述封装体形成的空间中,所述导线的一第二端与所述基板上的基板引脚电连接,所述微器件通过所述导线与所述基板电连接。
优选地,所述导线槽为一L型槽,所述导线槽的一第一端位于所述凹槽的侧壁上,与所述凹槽的底面垂直,所述导线槽的一第二端位于所述凹槽的底面上,与所述凹槽的侧壁垂直,所述导线放入所述导线槽后,所述导线的第一端对应所述微器件的微器件引脚,所述导线的第二端对应所述基板的基板引脚。
优选地,所述凹槽为一十字型槽,所述微器件为一矩形结构,所述十字型槽的长度大于或者等于所述微器件的长度,所述十字型槽的宽度大于所述微器件的宽度。
优选地,所述微器件为一微流体电容器,所述微流体电容器包括,衬底及与所述衬底固定连接的盖板,所述衬底朝向所述盖板的面上设置有一第一沟道,所述第一沟道中覆盖有一第一导电层,所述盖板朝向所述衬底的面上,对应所述第一沟道的位置,设置有一第二沟道,所述第二沟道中覆盖一第二导电层,所述第一沟道与所述第二沟道形成一微流体通道,所述微流体通道与外部流路相连接,所述外部流路中的微流体流入所述微流体通道,形成一以微流体为介质的微流体电容器。
优选地,所述衬底上,所述第一沟道开口的一侧设置有一第一引线触点,所述第一引线触点与所述第一导电层电连接,所述衬底上,所述第一引线触点的对立侧设置有一第一引线孔,所述第一引线孔纵向贯穿所述衬底,所述盖板上,对应所述第一引线触点的位置,设置有一第二引线孔,所述第二引线孔纵向贯穿所述盖板,所述盖板上,对应所述第一引线孔的位置,设置有一第二引线触点,所述第二引线点与所述第二导电层电连接。
优选地,一第一电极嵌入所述第一引线孔,与所述第二引线触点接触,所述第二导电层通过所述第一电极与一外部电路连接,一第二电极嵌入所述第二引线孔,与所述第一引线触电接触,所述第一导电层通过所述第二电极与一外部电路连接。
与现有技术相比较,本发明的技术优势在于:本发明提出一种微器件的封装方法及利用该方法封装的微器件,本发明通过预先将用于实现电连接的导线固定于一封装体中,导线的两端裸露,从而,当封装体与微器件以及基板固定组合后,可通过固定于封装体中的导线实现微器件与基板甚至外部电路的电连接。本发明可以应用不同领域的封装工艺,提供一种微器件的快速封装方法,节约封装工艺的时间及工艺步骤,降低质量风险。
附图说明
图1为一符合本发明一优选实施例的封装体的结构图;
图2为一符合本发明一优选实施例的封装的微器件的爆炸图;
图3为一符合本发明一优选实施例的封装的微器件的结构图。
附图标记:
1-封装体;2-微器件;3-基板;11-凹槽;12-导线槽;4-导线;21- 微器件引脚;31-基板引脚。
具体实施方式
以下结合附图及具体实施例,详细阐述本发明的优势。
具体地,本发明一方面提供了一种微器件的封装方法,具体可参见下述一优选地实施例及附图1、2、3。从本实施例中可以看出,本发明所提供的微器件的封装方法具体包括以下步骤:
步骤一,根据所述微器件2形状,在一封装体1的一第一面上切割一凹槽11。所述凹槽11用于容纳所述微器件2,当所述微器件2放置于所述凹槽11中时,所述封装体1可以将所述微器件2包裹在其内部;
步骤二,根据所述微器件2的电路设计,在所述凹槽11的内侧打孔,形成导线槽12。本实施例中,按照微器件2需要导通的电路情况,在所述凹槽11的内侧对应所述微器件2的微器件引脚21的位置,利用打孔技术,制作相应的导线槽12,用于容纳导线4,实现微器件2与外部电路的电连接;
步骤三,采用热键压固,将导线4放入所述导线槽12中,所述导线4 的两端裸露。本实施例中,采用热键压固的方法可以实现导线4与导线槽12 的稳定固定,避免在使用或者安装过程中,因为摩擦等导致导线4松动或者脱落,影响微器件2的正常使用。同时,为了实现微器件2与基板3的有效电连接,导线4固定于所述导线槽12后,其两端裸露于外部。
步骤四,在所述导线4的两端的裸露部分涂覆助焊剂,将所述微器件2 放入所述凹槽11中,并利用导电材料将所述导线4的一第一端与所述微器件上的微器件引脚21焊接,将所述微器件2与所述封装体1键合;从而,为微器件2与外电路的有效电连接做准备,同时,通过导电材料的焊接技术既可以便捷的实现微器件引脚与导线的连接,还可以提高连接的稳固性。
步骤五,利用导电材料将所述导线的一第二端与所述基板上的基板引脚焊接;当导线4的一端与微器件2电连接后,再将导线4的另一端与基板3 电连接,则,可实现微器件2与基板3的电连接;
步骤六,在所述凹槽11中填充可固化材料,所述可固化材料固化后,所述封装体1与所述基板3固定连接,所述微器件2固定于所述封装体1与所述基板3形成的空间中。利用填充可固化材料,一方面可以实现微器件2、基板3及封装体1之间的固定连接,同时,可实现将微器件2稳定固定于基板3及封装体1之间形成的空间中,避免安装或者使用过程中,外力对微器件或者微器件的电路连接的损坏。
综上所述,本发明的微器件封装方法,利用分段式加工工艺,实现符合要求的微器件的封装。不仅工艺流程简单,设备要求低,而且节约封装工艺时间,解决了现有技术中工艺操作复杂,工艺可靠性低的缺陷。
其中,优选地,本实施例中,所述可固化材料可以为环氧树脂、有机硅橡胶等;封装体的材料可以选自聚合物有EVA(乙烯醋酸乙烯酯),PVB(聚乙烯醇缩丁醛),PolyethyleneIonomers(离聚物),Polyolefines(聚烯烃), silicones(硅)和TPD(热塑性聚氨酯)等。
继续参阅图1、图2及图3,优选地,所述导线槽12为一L型槽,所述导线槽12的一第一端位于所述凹槽11的侧壁上,与所述凹槽11的底面垂直,所述导线槽12的一第二端位于所述凹槽11的底面上,与所述凹槽11 的侧壁垂直,所述导线4放入所述导线槽12后,所述导线4的第一端对应所述微器件2的微器件引脚21,所述导线4的第二端对应所述基板3的基板引脚31。
更加优选地,本实施例中,所述凹槽11为一十字型槽,所述微器件2 为一矩形结构,且,所述十字型槽的长度大于或者等于所述微器件2的长度,所述十字型槽的宽度大于所述微器件2的宽度。其中,此处所述的长度为所述凹槽11沿a方向上的长度,所述的宽度为所述凹槽11沿b方向上的宽度。从而,所述微器件2可以通过过盈安装于凹槽11中,从而,可避免安装过程中,碰撞等对微器件2的损坏;且由于所述微器件2与所述凹槽11之间留有一定的空间,从而,可避免所述微器件2安装或者使用过程中对导线4 的损坏或者移动,保证导线的稳定固定。
本发明的另一方面,还在于,提供一种利用上述封装方法制备的封装的微器件,参阅图1、2及3,可以看出,本发明所提供的封装的微器件主要包括以下结构:包括封装体1、微器件2、基板3及导线4。
其中,所述封装体1的一第一面上具有一凹槽11,所述凹槽11的内侧具有导线槽12,所述导线4放入所述导线槽12中,所述导线4的两端裸露,所述微器件2固定于所述凹槽11,所述导线4的一第一端与所述微器件2 上的微器件引脚21电连接,所述基板3覆盖所述凹槽11,与所述封装体1 固定连接,所述微器件2固定于所述基板3与所述封装体1形成的空间中,所述导线4的一第二端与所述基板3上的基板引脚31电连接,所述微器件2 通过所述导线4与所述基板3电连接。从而,所述微器件2可通过安装与所述封装体1中的导线4实现与基板3的电连接。从而,与外部电路实现电连接。
其中,优选地,所述导线槽12为一L型槽,所述导线槽12的一第一端位于所述凹槽11的侧壁上,与所述凹槽11的底面垂直,所述导线槽12的一第二端位于所述凹槽11的底面上,与所述凹槽11的侧壁垂直,所述导线 4放入所述导线槽12后,所述导线4的第一端对应所述微器件2的微器件引脚21,所述导线4的第二端对应所述基板3的基板引脚31。
更加优选地,本实施例中,所述凹槽11为一十字型槽,所述微器件2 为一矩形结构,且,所述十字型槽的长度大于或者等于所述微器件2的长度,所述十字型槽的宽度大于所述微器件2的宽度。其中,此处所述的长度为所述凹槽11沿a方向上的长度,所述的宽度为所述凹槽11沿b方向上的宽度。从而,所述微器件2可以通过过盈安装于凹槽11中,从而,可避免安装过程中,碰撞等对微器件2的损坏;且由于所述微器件2与所述凹槽11之间留有一定的空间,从而,可避免所述微器件2安装或者使用过程中对导线4 的损坏或者移动,保证导线的稳定固定。
另外,优选地,本发明还提供一种可应用发明的封装方法的微流体电容器,其中,所述微流体电容器主要包括以下结构:衬底及与所述衬底固定连接的盖板。
其中,具体地,所述衬底朝向所述盖板的面上设置有一第一沟道。优选地,所述衬底为一方形结构,所述第一沟道平行于所述衬底的任意两条平行边,并由与该两条平行边相垂直的一条边延伸至与该两条平行边相垂直的另一条边,在所述衬底上形成一开口朝向所述盖板的沟道结构。应当理解的,本实施例仅是作为优选实施例被列举,并不能将本发明中的衬底限制为方形,根据需求,本发明中,衬底可以是圆形、五边形等其他形状。
所述第一沟道中覆盖有一第一导电层。优选地,所述第一沟道的底面中全部覆盖有导电材料,形成一第一导电层。其中,所述导电材料可以为金属导电材料,也可以为非金属导电材料。
所述盖板朝向所述衬底的面上,对应所述第一沟道的位置,设置有一第二沟道。所述第二沟道平行于所述盖板的任意两条平行边,并由与该两条平行边相垂直的一条边延伸至与该两条平行边相垂直的另一条边,在所述盖板上形成一开口朝向所述衬底的沟道结构。优选地,所述盖板为一方形结构。更加优选地,所述盖板与所述衬底形状相同,当俯视观察,所述盖板与所述衬底重叠时,所述第二沟道与所述第一沟道重叠。应当理解的,本实施例仅是作为优选实施例被列举,并不能将本发明中的盖板限制为方形,根据需求,本发明中,盖板也可以是圆形、五边形等其他形状。
所述第二沟道中覆盖一第二导电层。优选地,所述第二沟道的底面中全部覆盖有导电材料,形成一第二导电层。其中,所述导电材料可以为金属导电材料,也可以为非金属导电材料。
本实施例中,所述衬底与盖板以所述第一沟道与所述第二沟道向对应的方向固定连接,所述第一沟道与所述第二沟道之间形成一微流体通道。
本实施例中,所述微流体通道与外部流路相连接,所述外部流路中的微流体流入所述微流体通道,形成一以微流体为介质的微流体电容器。优选地,本实施例中,可以通过外部流路,控制进入所述微流体通道的微流体的成分。当微流体的成分发生变化时,由于不同物质的介电常数不同,根据电容器电容值的计算公式:C=KA/D,(C是电容,K是介电常数,A是平板面积,D 平板之间的距离),电容器的电容值发生变化;
优选地,本实施例中,也可通过改变微流体的相变来实现变容。一种物质的气态介电常数小于同种物质的液态介电常数。根据电容器电容值的计算公式:C=KA/D,(C是电容,K是介电常数,A是平板面积,D平板之间的距离),当一个电容器的介电物质在一个温度时是液态,在另一个高温度时是气态,在介电材料从液态转换到气态时电容器的电容会减少很多。而特殊的,液态/气态混合物的变化会提供比单一流体相更大的电容变化。应理解的是,本发明所提及的相变不仅仅涉及液态到气态或气态到液态的变化,其他的相变也能造成介电常数的改变。这些相变包括固态到液态和液态到固态,固态到气态(升华)和气态到固态。
进一步优选地,所述衬底上,所述第一沟道水平方向开口的一侧设置有一第一引线触点,所述第一引线触点与所述第一导电层电连接。优选地,本实施例中,所述第一引线触点处覆盖有金属或者非金属导电材料,所述金属或非金属导电材料沿所述第一沟道的侧表面延伸至所述第一导电层,从而实现所述第一引线触点与所述第一导电层之间的电连接。
进一步优选地,所述衬底上,所述第一沟道水平方向开口的所述第一引线触点的对立侧设置有一第一引线孔,所述第一引线孔纵向贯穿所述衬底。
优选地,所述盖板上,对应所述衬底的第一引线触点的位置,设置有一第二引线孔,所述第二引线孔纵向贯穿所述盖板,从而,当所述衬底与所述盖板固定连接,穿透所述第二引线孔可直接接触所述第一引线触点。
优选地,所述盖板上,对应所述第一引线孔的位置,设置有一第二引线触点,从而,当所述衬底与所述盖板固定连接,穿透所述第一引线孔可直接接触所述第二引线触点。而,所述第二引线点与所述第二导电层电连接。同样的,优选地,本实施例中,所述第二引线触点处覆盖有金属或者非金属导电材料,所述金属或非金属导电材料沿所述第二沟道的侧表面延伸至所述第二导电层,从而实现所述第二引线触点与所述第二导电层之间的电连接。
优选地,当所述衬底与所述盖板固定连接后,一第一电极嵌入所述第一引线孔,与所述第二引线触点接触,从而,所述第二导电层通过所述第一电极与一外部电路连接。同时,一第二电极嵌入所述第二引线孔,与所述第一引线触点接触,所述第一导电层通过所述第二电极与一外部电路连接。从而,实现所述微流体电容器与外部电路的连接。
综上所述,本发明提供一种微器件的封装方法,本发明通过预先将用于实现电连接的导线固定于一封装体中,导线的两端裸露,从而,当封装体与微器件以及基板固定组合后,可通过固定于封装体中的导线实现微器件与基板甚至外部电路的电连接。本发明可以应用不同领域的封装工艺,提供一种微器件的快速封装方法,节约封装工艺的时间及工艺步骤,降低质量风险。
应当注意的是,本发明的实施例有较佳的实施性,且并非对本发明作任何形式的限制,任何熟悉该领域的技术人员可能利用上述揭示的技术内容变更或修饰为等同的有效实施例,但凡未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何修改或等同变化及修饰,均仍属于本发明技术方案的范围内。

Claims (9)

1.一种微器件的封装方法,其特征在于,包括以下步骤:
步骤一,根据所述微器件形状,在一封装体的一第一面上切割一凹槽,
步骤二,根据所述微器件的电路设计,在所述凹槽的内侧打孔,形成导线槽,
步骤三,采用热键压固,将导线放入所述导线槽中,所述导线的两端裸露,
步骤四,在所述导线的两端的裸露部分涂覆助焊剂,将所述微器件放入所述凹槽中,并利用导电材料将所述导线的一第一端与所述微器件上的微器件引脚焊接,将所述微器件与所述封装体键合固定,
步骤五,利用导电材料将所述导线的一第二端与基板上的基板引脚焊接,
步骤六,在所述凹槽中填充可固化材料,所述可固化材料固化后,所述封装体与所述基板固定连接,所述微器件固定于所述封装体与所述基板形成的空间中;其中,所述微器件为一微流体电容器,所述微流体电容器包括,
衬底及与所述衬底固定连接的盖板,
所述衬底朝向所述盖板的面上设置有一第一沟道,所述第一沟道中覆盖有一第一导电层,
所述盖板朝向所述衬底的面上,对应所述第一沟道的位置,设置有一第二沟道,所述第二沟道中覆盖一第二导电层,
所述第一沟道与所述第二沟道形成一微流体通道,所述微流体通道与外部流路相连接,所述外部流路中的微流体流入所述微流体通道,形成一以微流体为介质的微流体电容器。
2.如权利要求1所述的封装方法,其特征在于,
所述可固化材料为环氧树脂。
3.如权利要求1所述的封装方法,其特征在于,
所述导线槽为一L型槽,
所述导线槽的一第一端位于所述凹槽的侧壁上,与所述凹槽的底面垂直,
所述导线槽的一第二端位于所述凹槽的底面上,与所述凹槽的侧壁垂直,
所述导线放入所述导线槽后,所述导线的第一端对应所述微器件的微器件引脚,所述导线的第二端对应所述基板的基板引脚。
4.如权利要求3所述的封装方法,其特征在于,
所述凹槽为一十字型槽,
所述微器件为一矩形结构,
所述十字型槽的长度大于或者等于所述微器件的长度,所述十字型槽的宽度大于所述微器件的宽度。
5.一种封装的微器件,包括封装体、微器件、基板及导线,其特征在于,所述封装体的一第一面上具有一凹槽,
所述凹槽的内侧具有导线槽,
所述导线放入所述导线槽中,所述导线的两端裸露,
所述微器件固定于所述凹槽,所述导线的一第一端与所述微器件上的微器件引脚电连接,
所述基板覆盖所述凹槽,与所述封装体固定连接,所述微器件固定于所述基板与所述封装体形成的空间中,所述导线的一第二端与所述基板上的基板引脚电连接,所述微器件通过所述导线与所述基板电连接;
其中,所述微器件为一微流体电容器,所述微流体电容器包括,
衬底及与所述衬底固定连接的盖板,
所述衬底朝向所述盖板的面上设置有一第一沟道,所述第一沟道中覆盖有一第一导电层,
所述盖板朝向所述衬底的面上,对应所述第一沟道的位置,设置有一第二沟道,所述第二沟道中覆盖一第二导电层,
所述第一沟道与所述第二沟道形成一微流体通道,所述微流体通道与外部流路相连接,所述外部流路中的微流体流入所述微流体通道,形成一以微流体为介质的微流体电容器。
6.如权利要求5所述的封装的微器件,其特征在于,
所述导线槽为一L型槽,
所述导线槽的一第一端位于所述凹槽的侧壁上,与所述凹槽的底面垂直,
所述导线槽的一第二端位于所述凹槽的底面上,与所述凹槽的侧壁垂直,
所述导线放入所述导线槽后,所述导线的第一端对应所述微器件的微器件引脚,所述导线的第二端对应所述基板的基板引脚。
7.如权利要求6所述的封装的微器件,其特征在于,
所述凹槽为一十字型槽,
所述微器件为一矩形结构,
所述十字型槽的长度大于或者等于所述微器件的长度,所述十字型槽的宽度大于所述微器件的宽度。
8.如权利要求5所述的封装的微器件,其特征在于,
所述衬底上,所述第一沟道开口的一侧设置有一第一引线触点,所述第一引线触点与所述第一导电层电连接,
所述衬底上,所述第一引线触点的对立侧设置有一第一引线孔,所述第一引线孔纵向贯穿所述衬底,
所述盖板上,对应所述第一引线触点的位置,设置有一第二引线孔,所述第二引线孔纵向贯穿所述盖板,
所述盖板上,对应所述第一引线孔的位置,设置有一第二引线触点,所述第二引线点与所述第二导电层电连接。
9.如权利要求8所述的封装的微器件,其特征在于,
一第一电极嵌入所述第一引线孔,与所述第二引线触点接触,所述第二导电层通过所述第一电极与一外部电路连接,
一第二电极嵌入所述第二引线孔,与所述第一引线触电接触,所述第一导电层通过所述第二电极与一外部电路连接。
CN201711185564.7A 2017-11-23 2017-11-23 一种微器件的封装方法及利用该方法封装的微器件 Active CN107785275B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711185564.7A CN107785275B (zh) 2017-11-23 2017-11-23 一种微器件的封装方法及利用该方法封装的微器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711185564.7A CN107785275B (zh) 2017-11-23 2017-11-23 一种微器件的封装方法及利用该方法封装的微器件

Publications (2)

Publication Number Publication Date
CN107785275A CN107785275A (zh) 2018-03-09
CN107785275B true CN107785275B (zh) 2024-01-26

Family

ID=61430834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711185564.7A Active CN107785275B (zh) 2017-11-23 2017-11-23 一种微器件的封装方法及利用该方法封装的微器件

Country Status (1)

Country Link
CN (1) CN107785275B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007024829A2 (en) * 2005-08-23 2007-03-01 University Of Virginia Patent Foundation Passive components for micro-fluidic flow profile shaping and related method thereof
CN101167187A (zh) * 2003-07-31 2008-04-23 摩托罗拉公司 具有沟槽隔离的晶片级密封微器件及其制造方法
CN101434373A (zh) * 2007-11-12 2009-05-20 Hoya株式会社 微器件和制造该器件的方法
CN203222475U (zh) * 2013-03-08 2013-10-02 昌微系统科技(上海)有限公司 一种微型器件及用于该微型器件的封装模具
WO2013181768A1 (zh) * 2012-06-06 2013-12-12 益芯科技股份有限公司 具有线路布局的预注成形模穴式立体封装模块
CN203850270U (zh) * 2014-05-15 2014-09-24 深圳市联泰兴电子科技有限公司 电子器件封装盒及电磁器件
CN104396006A (zh) * 2012-06-26 2015-03-04 京瓷株式会社 半导体元件收纳用封装件以及半导体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101167187A (zh) * 2003-07-31 2008-04-23 摩托罗拉公司 具有沟槽隔离的晶片级密封微器件及其制造方法
WO2007024829A2 (en) * 2005-08-23 2007-03-01 University Of Virginia Patent Foundation Passive components for micro-fluidic flow profile shaping and related method thereof
CN101434373A (zh) * 2007-11-12 2009-05-20 Hoya株式会社 微器件和制造该器件的方法
WO2013181768A1 (zh) * 2012-06-06 2013-12-12 益芯科技股份有限公司 具有线路布局的预注成形模穴式立体封装模块
CN104396006A (zh) * 2012-06-26 2015-03-04 京瓷株式会社 半导体元件收纳用封装件以及半导体装置
CN203222475U (zh) * 2013-03-08 2013-10-02 昌微系统科技(上海)有限公司 一种微型器件及用于该微型器件的封装模具
CN203850270U (zh) * 2014-05-15 2014-09-24 深圳市联泰兴电子科技有限公司 电子器件封装盒及电磁器件

Also Published As

Publication number Publication date
CN107785275A (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
KR100320776B1 (ko) 반도체장치의제조방법및수지밀봉장치
US6472758B1 (en) Semiconductor package including stacked semiconductor dies and bond wires
CN107424971A (zh) 芯片载体上基于腔体的特征
US5935502A (en) Method for manufacturing plastic package for electronic device having a fully insulated dissipator
CN107748230B (zh) 具有框架通路的气体传感器设备和相关方法
KR20100115784A (ko) 리드가 없는 플랫 패키지 및 리드가 없는 적층형 패키지 조립체
JP3194917B2 (ja) 樹脂封止方法
CN104701009A (zh) 一种小型片式化表面贴装型(smd)高压、安规陶瓷电容器
US20170278768A1 (en) Packaged device with extended structure for forming an opening in the encapsualant
CN104321866A (zh) 半导体器件的制造方法
CN108122785A (zh) 半导体封装结构及其制造方法
US7074651B2 (en) Packaging method for integrated circuits
CN107785275B (zh) 一种微器件的封装方法及利用该方法封装的微器件
US8409885B2 (en) Method for packaging light emitting diode
US11011442B2 (en) Power module
US6774500B1 (en) Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment
CN108321092A (zh) 电路部件的制造方法和电路部件
US3715423A (en) Plastic encapsulation of semiconductor devices
KR102117469B1 (ko) 전자 소자 모듈 및 그 제조 방법
US9711294B2 (en) Tantalum capacitor and method of manufacturing the same
JPH0637130A (ja) 半導体装置の製造方法
CN207705147U (zh) 一种封装的微器件
CN104798193A (zh) 半导体装置及其制造方法
CN110678976A (zh) 在集成电路封装体的腔中集成无源组件
CN103608918A (zh) 用于减轻去除浇口期间的粘模的引线框架带材

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230926

Address after: 200331, Room 206, Building 6, No. 2653 Zhenbei Road, Putuo District, Shanghai

Applicant after: Ningkasai Technology (Shanghai) Co.,Ltd.

Address before: 200025 room 316, 105 Sinan Road, Huangpu District, Shanghai

Applicant before: CHANG HE BIO-MEDICAL SCIENCE (YANGZHOU) CO.,LTD.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant