JPWO2013171873A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2013171873A1 JPWO2013171873A1 JP2013552771A JP2013552771A JPWO2013171873A1 JP WO2013171873 A1 JPWO2013171873 A1 JP WO2013171873A1 JP 2013552771 A JP2013552771 A JP 2013552771A JP 2013552771 A JP2013552771 A JP 2013552771A JP WO2013171873 A1 JPWO2013171873 A1 JP WO2013171873A1
- Authority
- JP
- Japan
- Prior art keywords
- sidewall
- silicon layer
- polysilicon
- conductivity type
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 88
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 124
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 124
- 239000010703 silicon Substances 0.000 claims abstract description 124
- 238000009792 diffusion process Methods 0.000 claims abstract description 79
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 78
- 229920005591 polysilicon Polymers 0.000 claims abstract description 78
- 229910021332 silicide Inorganic materials 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 154
- 238000004519 manufacturing process Methods 0.000 description 45
- 150000004767 nitrides Chemical class 0.000 description 20
- 239000012535 impurity Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
前記平面状シリコン層上に形成された第1の柱状シリコン層と、
前記第1の柱状シリコン層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された第1のゲート電極と、
前記第1のゲート電極に接続されたゲート配線と、
前記第1の柱状シリコン層の上部に形成された第1の第1導電型拡散層と、
前記第1の柱状シリコン層の下部と前記平面状シリコン層の上部とに形成された第2の第1導電型拡散層と、
前記第1の柱状シリコン層の上部側壁と前記第1のゲート電極上部とに形成された絶縁膜とポリシリコンの積層構造からなる第1のサイドウォールと、
前記第1の第1導電型拡散層上と前記第1のサイドウォール上に形成された第1のコンタクトと、を備え、
前記第1のコンタクトは前記第1のサイドウォールのポリシリコンと接続し、
前記第1のサイドウォールのポリシリコンの導電型は第1導電型であることを特徴とする。
前記シリコン基板上に形成された前記平面状シリコン層と、
前記平面状シリコン層上に形成された第2の柱状シリコン層と、
前記第2の柱状シリコン層の周囲に形成された前記ゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された第2のゲート電極と、
前記第2のゲート電極に接続された前記ゲート配線と、
前記第2の柱状シリコン層の上部に形成された第1の第2導電型拡散層と、
前記第2の柱状シリコン層の下部と前記平面状シリコン層の上部とに形成された第2の第2導電型拡散層と、
前記第2の柱状シリコン層の上部側壁と前記第2のゲート電極上部とに形成された絶縁膜とポリシリコンの積層構造からなる第2のサイドウォールと、
前記第1の第2導電型拡散層上と前記第2のサイドウォール上に形成された第2のコンタクトと、を備え、
前記第2のコンタクトは前記第2のサイドウォールのポリシリコンと接続し、
前記第2のサイドウォールのポリシリコンの導電型は第2導電型であることを特徴とする半導体装置を更に備えることを特徴とする。
シリコン基板101上に形成された平面状シリコン層107と、
前記平面状シリコン層107上に形成された第1の柱状シリコン層105と、
前記第1の柱状シリコン層105の周囲に形成されたゲート絶縁膜109と、
前記ゲート絶縁膜109の周囲に形成された第1のゲート電極117bと、
前記第1のゲート電極117bに接続されたゲート配線117cと、
前記第1の柱状シリコン層105の上部に形成された第1のn型拡散層119と、
前記第1の柱状シリコン層105の下部と前記平面状シリコン層107の上部とに形成された第2のn型拡散層120と、
前記第1の柱状シリコン層105の上部側壁と前記第1のゲート電極117b上部とに形成された絶縁膜127とポリシリコン115の積層構造からなる第1のサイドウォール201と、
前記第1のn型拡散層119上と前記第1のサイドウォール201上に形成された第1のコンタクト146と、を備え、
前記第1のコンタクト146は前記第1のサイドウォール201のポリシリコン115と接続。
前記第1のサイドウォール201のポリシリコン115の導電型はn型である。
以上により前記第1の柱状シリコン層105の上部側壁と前記第1のゲート電極117b上部とに形成された絶縁膜127とポリシリコン115の積層構造からなる第1のサイドウォール201を有するSGTが示された。
前記平面状シリコン層107上に形成された第2の柱状シリコン層104と、
前記第2の柱状シリコン層104の周囲に形成された前記ゲート絶縁膜109と、
前記ゲート絶縁膜109の周囲に形成された第2のゲート電極117aと、
前記第2のゲート電極117aに接続された前記ゲート配線117cと、
前記第2の柱状シリコン層104の上部に形成された第1のp型拡散層122と、
前記第2の柱状シリコン層104の下部と前記平面状シリコン層107の上部とに形成された第2のp型拡散層123と、
前記第2の柱状シリコン層104の上部側壁と前記第2のゲート電極117a上部とに形成された絶縁膜126とポリシリコン114の積層構造からなる第2のサイドウォール202と、
前記第1のp型拡散層122上と前記第2のサイドウォール202上に形成された第2のコンタクト145と、を備え、
前記第2のコンタクト145は前記第2のサイドウォール202のポリシリコン114と接続し、
前記第2のサイドウォール202のポリシリコン114の導電型はp型であることを特徴とする。
102.第1のレジスト
103.第1のレジスト
104.第2の柱状シリコン層
105.第1の柱状シリコン層
106.第2のレジスト
107.平面状シリコン層
108.酸化膜
109.ゲート絶縁膜
110.金属
111.ポリシリコン
112.絶縁膜
113.ポリシリコン
114.ポリシリコン
115.ポリシリコン
116.第3のレジスト
117a.第2のゲート電極
117b.第1のゲート電極
117c.ゲート配線
118.第4のレジスト
119.第1のn型拡散層
120.第2のn型拡散層
121.第5のレジスト
122.第1のp型拡散層
123.第2のp型拡散層
124.窒化膜
125.窒化膜サイドウォール
126.絶縁膜
127.絶縁膜
128.シリサイド
129.第2のシリサイド
130.第2のシリサイド
131.シリサイド
132.シリサイド
133.シリサイド
134.第1のシリサイド
135.第1のシリサイド
136.シリサイド
137.層間絶縁膜
138.第6のレジスト
139.コンタクト孔
140.コンタクト孔
141.第7のレジスト
142.コンタクト孔
143.コンタクト孔
144.コンタクト
145.第2のコンタクト
146.第1のコンタクト
147.コンタクト
148.金属
149.第8のレジスト
150.第8のレジスト
151.第8のレジスト
152.第8のレジスト
153.金属配線
154.金属配線
155.金属配線
156.金属配線
201.第1のサイドウォール
202.第2のサイドウォール
前記平面状半導体層上に形成された第1の柱状半導体層と、
前記第1の柱状半導体層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された第1のゲート電極と、
前記第1のゲート電極に接続されたゲート配線と、
前記第1の柱状半導体層の上部に形成された第1の第1導電型拡散層と、
前記第1の柱状半導体層の下部と前記平面状半導体層の上部とに形成された第2の第1導電型拡散層と、
前記第1の柱状半導体層の上部側壁と前記第1のゲート電極上部とに形成された絶縁膜とポリシリコンの積層構造からなる第1のサイドウォールと、
前記第1の第1導電型拡散層上と前記第1のサイドウォール上に形成された第1のコンタクトと、を備え、
前記第1のコンタクトは前記第1のサイドウォールのポリシリコンと接続し、
前記第1のサイドウォールのポリシリコンの導電型は第1導電型であることを特徴とする。
前記半導体基板上に形成された前記平面状半導体層と、
前記平面状半導体層上に形成された第2の柱状半導体層と、
前記第2の柱状半導体層の周囲に形成された前記ゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された第2のゲート電極と、
前記第2のゲート電極に接続された前記ゲート配線と、
前記第2の柱状半導体層の上部に形成された第1の第2導電型拡散層と、
前記第2の柱状半導体層の下部と前記平面状半導体層の上部とに形成された第2の第2導電型拡散層と、
前記第2の柱状半導体層の上部側壁と前記第2のゲート電極上部とに形成された絶縁膜とポリシリコンの積層構造からなる第2のサイドウォールと、
前記第1の第2導電型拡散層上と前記第2のサイドウォール上に形成された第2のコンタクトと、を備え、
前記第2のコンタクトは前記第2のサイドウォールのポリシリコンと接続し、
前記第2のサイドウォールのポリシリコンの導電型は第2導電型であることを特徴とする半導体装置を更に備えることを特徴とする。
Claims (9)
- シリコン基板上に形成された平面状シリコン層と、
前記平面状シリコン層上に形成された第1の柱状シリコン層と、
前記第1の柱状シリコン層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された第1のゲート電極と、
前記第1のゲート電極に接続されたゲート配線と、
前記第1の柱状シリコン層の上部に形成された第1の第1導電型拡散層と、
前記第1の柱状シリコン層の下部と前記平面状シリコン層の上部とに形成された第2の第1導電型拡散層と、
前記第1の柱状シリコン層の上部側壁と前記第1のゲート電極上部とに形成された絶縁膜とポリシリコンの積層構造からなる第1のサイドウォールと、
前記第1の第1導電型拡散層上と前記第1のサイドウォール上に形成された第1のコンタクトと、を備え、
前記第1のコンタクトは前記第1のサイドウォールのポリシリコンと接続し、前記第1のサイドウォールのポリシリコンの導電型は第1導電型であることを特徴とする半導体装置。 - 前記第1の第1導電型拡散層上と前記第1のサイドウォール上に形成された第1のシリサイドを有することを特徴とする請求項1に記載の半導体装置。
- 前記第1の第1導電型拡散層の下面は、前記第1のゲート電極の上面より上にあることを特徴とする請求項1に記載の半導体装置。
- 前記第1のゲート電極は、金属とポリシリコンの積層構造からなることを特徴とする請求項1に記載の半導体装置。
- 前記シリコン基板上に形成された前記平面状シリコン層と、
前記平面状シリコン層上に形成された第2の柱状シリコン層と、
前記第2の柱状シリコン層の周囲に形成された前記ゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された第2のゲート電極と、
前記第2のゲート電極に接続された前記ゲート配線と、
前記第2の柱状シリコン層の上部に形成された第1の第2導電型拡散層と、
前記第2の柱状シリコン層の下部と前記平面状シリコン層の上部とに形成された第2の第2導電型拡散層と、
前記第2の柱状シリコン層の上部側壁と前記第2のゲート電極上部とに形成された絶縁膜とポリシリコンの積層構造からなる第2のサイドウォールと、
前記第1の第2導電型拡散層上と前記第2のサイドウォール上に形成された第2のコンタクトと、をさらに備え、
前記第2のコンタクトは前記第2のサイドウォールのポリシリコンとし、前記第2のサイドウォールのポリシリコンの導電型は第2導電型であることを特徴とする請求項1に記載の半導体装置。 - 前記第1の第1導電型拡散層上と前記第1のサイドウォール上に形成された第1のシリサイドを有し、前記第1の第2導電型拡散層上と前記第2のサイドウォール上に形成された第2のシリサイドを有することを特徴とする請求項5に記載の半導体装置。
- 前記第1の第1導電型拡散層の下面は、前記第1のゲート電極の上面より上にあり、前記第1の第2導電型拡散層の下面は、前記第2のゲート電極の上面より上にあることを特徴とする請求項5に記載の半導体装置。
- 前記第1のゲート電極は、金属とポリシリコンの積層構造からなり、前記第2のゲート電極は、金属とポリシリコンの積層構造からなることを特徴とする請求項5に記載の半導体装置。
- 前記第1のサイドウォールは、前記第1の柱状シリコン層に前記絶縁膜と前記ポリシリコンを堆積し、前記ポリシリコンをエッチングしサイドウォール状に残存させることにより形成したことを特徴とする請求項1に記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/062597 WO2013171873A1 (ja) | 2012-05-17 | 2012-05-17 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015102562A Division JP5926423B2 (ja) | 2015-05-20 | 2015-05-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5752810B2 JP5752810B2 (ja) | 2015-07-22 |
JPWO2013171873A1 true JPWO2013171873A1 (ja) | 2016-01-07 |
Family
ID=49583316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013552771A Active JP5752810B2 (ja) | 2012-05-17 | 2012-05-17 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP5752810B2 (ja) |
KR (1) | KR20140015508A (ja) |
CN (1) | CN103563058A (ja) |
TW (1) | TW201349509A (ja) |
WO (1) | WO2013171873A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5657151B1 (ja) | 2014-01-23 | 2015-01-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置、及び半導体装置の製造方法 |
JP6153507B2 (ja) * | 2014-11-25 | 2017-06-28 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置、及び半導体装置の製造方法 |
JP6033938B2 (ja) * | 2015-10-01 | 2016-11-30 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
US10424515B2 (en) | 2016-06-30 | 2019-09-24 | International Business Machines Corporation | Vertical FET devices with multiple channel lengths |
JP6235686B2 (ja) * | 2016-11-30 | 2017-11-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置、及び半導体装置の製造方法 |
KR102210793B1 (ko) | 2017-11-01 | 2021-02-03 | 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 | 주상 반도체 장치와, 그 제조 방법 |
WO2022113187A1 (ja) * | 2020-11-25 | 2022-06-02 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11297984A (ja) * | 1998-04-07 | 1999-10-29 | Seiko Epson Corp | Ldd型mosトランジスタの構造および形成方法 |
JP4316658B2 (ja) * | 2008-01-29 | 2009-08-19 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5317343B2 (ja) * | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
WO2009101704A1 (ja) * | 2008-02-15 | 2009-08-20 | Unisantis Electronics (Japan) Ltd. | 半導体装置の製造方法 |
JP4577592B2 (ja) * | 2009-04-20 | 2010-11-10 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5066590B2 (ja) * | 2010-06-09 | 2012-11-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置とその製造方法 |
JP5087655B2 (ja) * | 2010-06-15 | 2012-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
-
2012
- 2012-05-17 JP JP2013552771A patent/JP5752810B2/ja active Active
- 2012-05-17 KR KR1020137030538A patent/KR20140015508A/ko not_active Application Discontinuation
- 2012-05-17 WO PCT/JP2012/062597 patent/WO2013171873A1/ja active Application Filing
- 2012-05-17 CN CN201280024164.7A patent/CN103563058A/zh active Pending
-
2013
- 2013-04-16 TW TW102113418A patent/TW201349509A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2013171873A1 (ja) | 2013-11-21 |
CN103563058A (zh) | 2014-02-05 |
KR20140015508A (ko) | 2014-02-06 |
JP5752810B2 (ja) | 2015-07-22 |
TW201349509A (zh) | 2013-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5752810B2 (ja) | 半導体装置 | |
US9048315B2 (en) | Semiconductor device | |
US9041095B2 (en) | Vertical transistor with surrounding gate and work-function metal around upper sidewall, and method for manufacturing the same | |
US9299786B2 (en) | Semiconductor device | |
JP5654184B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6114434B2 (ja) | 半導体装置 | |
JP5926423B2 (ja) | 半導体装置 | |
US9166043B2 (en) | Semiconductor device | |
JP5833214B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5676807B1 (ja) | 半導体装置 | |
JP5646116B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6250210B2 (ja) | 半導体装置 | |
JP6159777B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6129387B2 (ja) | 半導体装置 | |
JPWO2017085788A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5869079B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2018019113A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2016122865A (ja) | 半導体装置 | |
JP2017135428A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2016086183A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2015233113A (ja) | 半導体装置 | |
JP2015233115A (ja) | 半導体装置 | |
JP2015046623A (ja) | 半導体装置の製造方法、及び、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5752810 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |