JPWO2013157293A1 - 膜型圧電/電歪素子 - Google Patents

膜型圧電/電歪素子 Download PDF

Info

Publication number
JPWO2013157293A1
JPWO2013157293A1 JP2014511127A JP2014511127A JPWO2013157293A1 JP WO2013157293 A1 JPWO2013157293 A1 JP WO2013157293A1 JP 2014511127 A JP2014511127 A JP 2014511127A JP 2014511127 A JP2014511127 A JP 2014511127A JP WO2013157293 A1 JPWO2013157293 A1 JP WO2013157293A1
Authority
JP
Japan
Prior art keywords
film
piezoelectric
electrostrictive
internal electrode
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014511127A
Other languages
English (en)
Inventor
公治 芝山
公治 芝山
陽彦 伊藤
陽彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2014511127D priority Critical patent/JP6068449B2/ja
Priority to JP2014511127A priority patent/JPWO2013157293A1/ja
Publication of JPWO2013157293A1 publication Critical patent/JPWO2013157293A1/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/20Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047Membrane type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8548Lead-based oxides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B06GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06BMETHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0688Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction with foil-type piezoelectric elements, e.g. PVDF
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

n+1層(nは1以上の整数)のセラミック製の圧電/電歪膜とn層の内部電極層とを有し、圧電/電歪膜と内部電極層とを交互に積層した本体部と、本体部の積層方向の相対する2つの側面に設けられた一対の側面電極とを備え、圧電/電歪膜と内部電極層の積層方向の素子側面に、内部電極層が露出した電極露出面を有する、焼成体である膜型圧電/電歪素子であって、電極露出面の上記内部電極層の下記式表面被覆率(%)=A1/(L1?L2) ?100(上記式において、A1は、上記電極露出面における上記内部電極層の活性部電極露出面積;L1は、上記内部電極層の平均厚み;L2は、上記電極露出面における上記内部電極層の長手方向の活性部長さの合計を示す)で定義される表面被覆率が0%超10%以下である、膜型圧電/電歪素子を提供する。

Description

本発明は、膜型圧電/電歪素子に関する。
圧電/電歪膜と電極層とが積層された膜型圧電/電歪素子においては、高温高湿等の環境下において長時間駆動すると、積層方向における側面での絶縁性が低下し、漏れ電流による電気エネルギー効率の低下や電極間ショートによる製品破壊に至るという問題があった。
圧電デバイスにおいて、圧電層は、自身の両面(上下面)に位置する電極間に生じる電位差に応じて変形する機能を有するのみならず、上記電極間の絶縁性を確保する機能をも有する。従って、圧電デバイス内に含まれる複数の圧電層のうちで厚さが小さいものが1枚だけ存在すると、圧電層間の絶縁性のばらつきが発生し、安定した作動特性を確保する上で不利となる。
これらの問題点を解決するため、複数のセラミックスシート(圧電シート)に変形が発生し難く、且つ、焼成後に得られる複数のセラミックス層(圧電層)の厚さが均一なグリーンシートが提案されている(特許文献1参照)。
特願2011−65255号明細書
本発明は、このような従来技術の問題点に鑑みてなされたものであり、有効電極面積を確保しながら、膜型圧電/電歪素子の積層方向の側面における電極の露出面積を減らし、絶縁低下の可能性を低くした膜型圧電/電歪素子、その製造方法、及びそれを含むアクチュエータ、超音波センサ、加速度センサ、角速度センサ、衝撃センサ、又は質量センサを提供することを目的とする。
本発明者らは、上記目的を達成するため鋭意検討した結果、積層工程と焼成工程を有する従来の積層、膜型圧電/電歪素子の製造方法において、電極の露出状態を規定することにより、絶縁性と導通の両立が確保された膜型圧電/電歪素子を製造できることを見出し、本発明を完成した。
すなわち、本発明は、n+1層(nは1以上の整数)のセラミック製の圧電/電歪膜とn層の内部電極層とを有し、上記圧電/電歪膜と上記内部電極層とを交互に積層した本体部と、上記本体部の積層方向の相対する2つの側面に設けられた一対の側面電極とを備え、上記圧電/電歪膜と上記内部電極層の積層方向の素子側面に、上記内部電極層が露出した電極露出面を有する、焼成体である膜型圧電/電歪素子であって、上記電極露出面の上記内部電極層の下記式(1)
表面被覆率(%)=A1/(L1×L2) ×100 (1)
(上記式において、A1は、上記電極露出面における上記内部電極層の活性部電極露出面積;L1は、上記内部電極層の平均厚み;L2は、上記電極露出面における上記内部電極層の長手方向の活性部長さの合計を示す)
で定義される表面被覆率が0%超10%以下である、膜型圧電/電歪素子を提供する。
好ましくは、上記内部電極層が上記電極露出面において複数の露出部分を有し、各露出部分の大きさが、焼成後において、L3/L1比(L3は上記露出部分の各露出部単位での内部電極層平行方向の長さ、L1は内部電極層の平均厚みを示す)で0.5〜20である。
上記圧電/電歪膜の膜厚は3〜200μmであることが好ましい。
また、上記内部電極層の膜厚は0.3〜2.0μmであることが好ましい。
さらに、上記圧電/電歪膜の膜厚と、上記内部電極層の膜厚との比は、(圧電/電歪膜の膜厚)/(内部電極層の膜厚)として2〜200であることが好ましい。
また、好ましくは、上記nは1〜10であり、上記圧電/電歪膜の間に配置されたn層の上記内部電極層が、平面方向において互い違いに櫛歯状に設けられている。
上記圧電/電歪膜は、ジルコン酸鉛、チタン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、アンチモンスズ酸鉛、マンガンタングステン酸鉛、コバルトニオブ酸鉛、チタン酸バリウム、チタン酸ナトリウムビスマス、ニオブ酸カリウムナトリウム、タンタル酸ストロンチウムビスマスからなる群から選択された少なくとも1種の酸化物またはそれらの混合物を含有していても良い。
上記内部電極層は、Pt,Pd,Ru,Rh,Ni,Cu,Ag、Os及びIrからなる群から選択された少なくとも1種の金属を含有することが好ましい。
また、本発明は、上記膜型圧電/電歪素子を含む、アクチュエータ、超音波センサ、加速度センサ、角速度センサ、衝撃センサ、又は質量センサを提供する。
本発明によれば、有効電極面積を確保しながら、膜型圧電/電歪素子の積層方向の側面における電極の露出面積を減らし、絶縁低下の可能性を低くした膜型圧電/電歪素子、ならびにそれを含むアクチュエータ、超音波センサ、加速度センサ、角速度センサ、衝撃センサ、又は質量センサが提供される。
本発明の実施の一形態に係る、膜型圧電/電歪素子を概略的に示す斜視図である。 本発明の実施の一形態に係る、膜型圧電/電歪素子の内部電極露出面を模式的に表す図である。 本発明の他の実施の一形態に係る膜型圧電/電歪素子の内部電極露出面を模式的に示す図である。 本発明の実施の一形態に係る、膜型圧電/電歪素子の製造方法の工程図である。 本発明の実施の一形態に係る、膜型圧電/電歪素子用グリーンシートの内部電極露出面を模式的に表す図である。 本発明の他の実施の一形態に係る、膜型圧電/電歪素子形成用グリーンシートの内部電極露出面を模式的に示す図である。 本発明の実施の別の一形態に係る、膜型圧電/電歪素子の製造方法の工程図である。 実施例の膜型圧電/電歪素子を概略的に示す斜視図である。 実施例の膜型圧電/電歪素子の製造方法の工程図である。 実施例の膜型圧電/電歪素子の他の製造方法の工程図である。 実施例の膜型圧電/電歪素子の内部電極露出面における内部電極層及び圧電/電歪膜の微細構造を表した走査型電子顕微鏡写真である。 比較例の膜型圧電/電歪素子の内部電極露出面における内部電極層及び圧電/電歪膜の微細構造を表した走査型電子顕微鏡写真である。 実施例の膜型圧電/電歪素子の高湿絶縁試験の結果を表すグラフである。 比較例の膜型圧電/電歪素子の高湿絶縁試験の結果を表すグラフである。
(1)膜型圧電/電歪素子
本発明の膜型圧電/電歪素子は、n+1層(nは1以上の整数)のセラミック製の圧電/電歪膜とn層の内部電極層とを有し、上記圧電/電歪膜と上記内部電極層とを交互に積層した本体部を備えている。nは、1〜10の整数が好ましい。さらに、膜型圧電/電歪素子は、上記本体部の積層方向の相対する2つの側面に設けられた一対の側面電極を備えている。膜型圧電/電歪素子は、これらの積層体の焼成体である。側面電極は上記内部電極層と接続していてもよい。また、圧電/電歪膜と内部電極層の積層方向の素子側面に、内部電極層が露出した電極露出面を有している。さらに、内部電極は、平面方向において、互い違いに櫛歯状に設けられていてもよい。
図1、2に本発明の実施の一形態に係る膜型圧電/電歪素子20を概略的に示すと、2層のセラミック製の圧電/電歪膜21,22と、これら2層の圧電/電歪膜21,22の間に配置された内部電極層4とを積層した本体部1を備えている(n=1)。さらに、上記本体部1の積層方向の相対する2つの側面に、側面電極6、7が設けられている。側面電極6、7は、それぞれ本体部1の上面と下面にも側面と連続して設けられている。側面電極6は、側面において、内部電極4と接続している。また、内部電極層4は、電極露出面11において露出している。なお、本明細書において、層を示す参照番号は、焼成前後で同じ符号を付す場合がある。
図3に本発明の他の実施の一形態に係る膜型圧電/電歪素子40の内部電極露出面12を概略的に示す。ここでは、4層の圧電/電歪膜23〜26と、3層の内部電極層43〜45とが、本体部を形成している(n=3)。3層の内部電極層43〜45は、平面方向に互い違いに櫛歯状に設けられている。側面電極61は、内部電極層43,45と一方の側面で接続し、側面電極62は、内部電極層44と他方の側面で接続している。電極露出面11は、カット面であってもよい。本明細書において電極露出面とは、圧電/電歪膜と内部電極層の積層方向の側面であって、側面電極のない部分を指し、内部電極層の一部が露出していればよい。
(1−1)圧電/電歪膜
本発明の膜型圧電/電歪素子における圧電/電歪膜はセラミック製であり、原料として、例えば、圧電セラミックス、電歪セラミックス、強誘電体セラミックス、或いは反強誘電体セラミックス等が挙げられる。これらは、各種用途に応じて適宜選択して使用できる。
圧電セラミックス、電歪セラミックス、強誘電体セラミックス、或いは反強誘電体セラミックスとしては、ジルコン酸鉛、チタン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、アンチモンスズ酸鉛、マンガンタングステン酸鉛、コバルトニオブ酸鉛、チタン酸バリウム、チタン酸ナトリウムビスマス、ニオブ酸カリウムナトリウム、タンタル酸ストロンチウムビスマス等を単独であるいは混合物として含有するセラミックス(酸化物)が挙げられる。圧電/電歪膜を構成するセラミック粒の大きさは0.05〜1.5μmであることが好ましい。
圧電/電歪膜の厚みとしては、例えば3〜200μm、好ましくは5〜100μm、より好ましくは5〜30μmとすることができる。
(1−2)内部電極層
上記内部電極層は、例えば、スクリーン印刷等の周知の手法の一つを利用して電極材料と有機バインダー等を含むペーストを成形することによって形成される。内部電極層は、2層の上記圧電/電歪膜の間に配置され、電極材料としては、室温で固体であり、導電性に優れた金属で構成されていることが好ましく、例えば、アルミニウム、チタン、クロム、鉄、コバルト、ニッケル、銅、亜鉛、ニオブ、モリブデン、ルテニウム、パラジウム、ロジウム、銀、スズ、タンタル、タングステン、イリジウム、白金、金、鉛等の金属単体、もしくはこれらの合金が採用され得る。電極層は、Pt,Pd,Ru,Rh,Ni,Cu,Ag、Os及びIrからなる群から選択された少なくとも1種の金属を含有することが好ましい。電極層を構成する電極粒の大きさは0.05〜1.5μmであることが好ましい。
電極層の厚みとしては、例えば0.3〜2.0μm、好ましくは0.5〜1.8μm、さらに好ましくは0.8〜1.5μmとすることができる。圧電/電歪素子を構成する電極層と圧電/電歪膜の厚み比率は(圧電/電歪膜の膜厚)/(内部電極層の膜厚)として2〜200が好ましく、5〜100がより好ましい。
(1−3)側面電極
側面電極は、上記内部電極層と同様に形成することができる。内部電極層と側面電極とは、同じ金属を含んでいてもよく、異なる金属を含んでいてもよい。
(1−4)内部電極露出面
図1〜3の膜型圧電/電歪素子20、40において、内部電極層4及び43〜45は、露出部分46と、圧電/電歪膜22及び24〜26の成分等により被覆された部分47とを有している。内部電極層4及び43〜45は、後述の塗布工程(焼成前の内部電極露出面への所定の溶剤塗布)により、圧電/電歪膜22及び24〜26の焼成前の成分を適度に垂れ下がらせ、内部電極層4の側面に露出している層の一部を、圧電/電歪膜の成分で覆うことができる。また、内部電極を構成する材料の粒径、電極及び膜型圧電/電歪膜調製用ペーストの樹脂含有量、グリーンシートの切断方法などを調整することによって、電極露出割合を調整してもよい。
本発明の膜型圧電/電歪素子では、積層方向の側面の露出電極面の内部電極層の表面被覆率(電極露出割合)は、0%超10%以下であり、好ましくは0%超5%以下である。上記表面被覆率(電極露出割合)が0%となった場合(例えば、積層方向の側面が、電極材料以外の材料で完全にコーティングされた場合など)には、最終的に得られた素子の電極面積が小さくなることや、圧電の拘束力が大きくなるため電歪特性が低下する要因となる。上記表面被覆率(電極露出割合)が10%を超えた場合には、高湿絶縁性に劣る。
内部電極層の表面被覆率(電極露出割合)は、具体的には、以下の式(1)で求める。
表面被覆率(%)=A1/ (L1×L2) ×100 (1)
[上記式において、A1は、電極露出面における内部電極層の活性部電極露出面積;L1は、内部電極層の平均厚み(図2、3参照);L2は、電極露出面における内部電極層の活性部長手方向の長さの合計を示す。]ここで、活性部とは、図2、3に3として示すように、本体部1の上面と下面に設けられた電極と内部電極とが対向する部分、又は櫛形に設けられた上下の内部電極が対向する部分である。5は、非活性部である。内部電極層の活性部長手方向の長さの合計L2は、本体部1の上面もしくは下面に設けられた電極と対向する部分の電極長さL21、及び櫛形に設けられた上下の内部電極と対向する部分の電極長さL22の合計であり、内部電極がL21とL22の双方を有する場合には長いほうの長さで合計を算出する。例えば、図2の素子においてはL2=L21であり、図3の素子においてはL2=L22×3である。
内部電極層の層数nは、1〜10の整数とすることができ、好ましくは2〜10、より好ましくは2〜5である。
電極層の露出部分の大きさは、焼成後において、L3/L1比(L3は、上記露出部分の各露出部単位での電極層平行方向の長さ(図2、3参照);L1は上記と同じである)で0.5〜20であることが好ましい。電極層の露出部分の大きさのL3/L1比は、SEM顕微鏡写真により求めることができる。
本発明では、上記積層方向の側面の露出電極面の表面被覆率、電極層の露出部分の大きさのL3/L1比、長さL3は、後述の圧電/電歪グリーン膜に含まれるバインダーと塗布用溶剤との組み合わせを選択することにより、調整できる。
本発明の膜型圧電/電歪素子では、高湿絶縁性(例えば試験条件:85℃85%、1±1V/μm 6kHz sinewave等)が従来素子と比較して10倍以上向上する。また、電極の使用量を削減できる。さらに、高湿絶縁性を向上させながら、変位性能が従来レベルを維持できる(−1%以下)。
(2)膜型圧電/電歪素子の製造方法
本発明の膜型圧電/電歪素子の製造方法は、図4に示すように、積層工程、塗布工程、及び焼成工程を有していてもよい。なお、本明細書において、グリーンシートは焼成前の積層体を、膜型圧電/電歪素子は焼成後の積層体を指す。塗布工程は設けなくてもよい。
(2−1)積層工程
(2−1−1)グリーンシート
積層工程では、2層の圧電/電歪グリーン膜と、上記圧電/電歪グリーン膜の間に内部電極層が設けられたグリーンシートを製造し、上記グリーンシートの積層方向の相対する2つの側面に一対の側面電極を設ける。グリーンシートにおける圧電/電歪グリーン膜はバインダーを含む。2層の圧電/電歪グリーン膜は、同じ組成であっても良く、異なる組成であってもよい。また、各電極層は、同じ組成であっても良く、異なる組成であってもよい。
図5に、本発明の実施の一形態に係る、膜型圧電/電歪素子用グリーンシート10の内部電極露出面11を模式的に表す。このグリーンシート10は、上記の膜型圧電/電歪素子20に対応するグリーンシートである。グリーンシート10の本体部1では、圧電/電歪グリーン膜21、内部電極層4、圧電/電歪グリーン膜22が、この順に下から積層されている。また、図6に、本発明の他の実施の一形態に係る、膜型圧電/電歪素子形成用グリーンシート30の内部電極露出面12を模式的に示す。このグリーンシート30は、上記の膜型圧電/電歪素子40に対応するグリーンシートである。図5、6では、内部電極層4、43〜45における平均厚みの全てが露出した状態を模式的に示している。
(2−1−2)バインダーを含む圧電/電歪グリーン膜
セラミック粉末の調製
バインダーを含む圧電/電歪グリーン膜は、従来法に従い適宜製造できる。圧電/電歪膜の原料としては、上記例示の酸化物が使用できる。具体的には、例えば、圧電/電歪膜の原料となる金属酸化物原料粉末を溶剤と共にボールミルなどで均一に混合させた後、溶剤を蒸発させ、酸化物原料同士が反応する温度で仮焼する。仮焼体を粗く粉砕した後、溶剤と共にボールミルなどで粉砕、乾燥し、所定の平均粒径を持つセラミック粉末を得る。セラミック粉末の平均粒径は、例えば0.01〜50μm、好ましくは0.03〜10μm、より好ましくは0.03〜1.5μmとすることができる。
スラリーの調製
得られたセラミック粉末を、バインダー及び他の添加物と溶媒と共にボールミル等により混合、混練し、スラリーとする。バインダーとしては、水系バインダー、非水系バインダーが挙げられる。
水系バインダーにおけるバインダー樹脂としては、例えば、ヒドロキシプロピルメチルセルロース[SP値(溶解度パラメーター)20〜29MPa1/2]、メチルセルロース(SP値20MPa1/2)、カルボキシルメチルセルロース(SP値28〜40MPa1/2)などのメチルセルロース系樹脂;ポリビニルアルコール(SP値25〜35MPa1/2)などのポリビニルアルコール系樹脂;ポリエチレンオキシド;アクリル系樹脂等が挙げられる。
非水系バインダーとしては、例えば、エチルセルロース(SP値19MPa1/2)、ヒドロキシエチルセルロース(SP値23MPa1/2)などのエチルセルロース系樹脂;ポリビニルブチラール(SP値21〜32MPa1/2)などのポリビニルブチラール系樹脂;(メタ)アクリル樹脂、(メタ)アクリル酸エステル共重合体、アクリル酸エステル−メタクリル酸エステル共重合体などのアクリル系樹脂等が挙げられる。
バインダーとしては、なかでもポリビニルブチラール系樹脂、エチルセルロース系樹脂が好ましい。
バインダーの含有量は、セラミックス原料100質量部に対して、5〜20質量部が好ましい。このようなバインダー含有量とすることにより、スラリー状の原料を成形してグリーンシートを作製した場合、及び、乾燥、焼成した場合に、クラック等がより発生しにくくなる。
なお、本明細書において、SP値は以下の式を用いて計算する。
SP値=√((δd)+(δp)+(δh)
ここで、必用な値(δd、δp、δh)はソフトウエア(Hansen Solubility Parameter in Practice (HSPiP))のデータベース上の値、もしくは、同ソフトウエア上で分子構造から推測した値を用いて計算する。一例としてアセトンのSP値は、以下のようにして計算する。
例) アセトン
20≒√((15.5)+(10.4)+(7.0)
他の添加物としては、例えば、分散剤、可塑剤、又は焼成助剤等が挙げられる。これらの添加物は必要に応じて加えれば良く、加えなくても良い。
分散剤としては、例えば、ソルビタン脂肪酸エステル、エチレングリコール、アルキルアミンエチレンオキサイド付加物、デキストリン、脂肪酸石鹸、又はポリアルコール等を挙げることができる。分散剤は、セラミック原料100質量部に対して、好ましくは0.5〜5質量部、より好ましくは0.5〜3質量部である。0.5質量部より少ないと、セラミック原料の分散性が低下する場合があり、グリーンシートにクラック等が生じる場合がある。5質量部より多いと、セラミック原料の分散性は変わらずに焼成時の不純物を増やすことになる場合がある。
可塑剤としては、例えば、フタル酸ジオクチル、フタル酸ジ−2−エチルヘキシル等を挙げることができる。可塑剤は、セラミックス原料100質量部に対して、1〜5質量部含有させることが好ましい。5質量部より多いと、グリーンシートが柔らかくなりすぎ、シートを加工する工程において変形しやすくなる場合があり、1質量部より少ないと、グリーンシートが硬くなりすぎ、曲げただけでクラックが入るなどハンドリング性が悪くなる場合がある。
焼成助剤としては、例えば、イットリア(Y)、カルシア(CaO)、マグネシア(MgO)、又はセリア(CeO)等を挙げることができる。なお、これら各添加物は、目的に応じて1種単独又は2種以上組み合わせて用いることができる。焼成助剤は、セラミックス原料100質量部に対して、5〜15質量部含有させてもよい。
溶媒としては、例えば、水、石油等の炭化水素系液状化合物、アルコール等を挙げることができる。溶媒は、セラミック原料100質量部に対して、好ましくは50〜200質量部、より好ましくは75〜150質量部とすることができる。
圧電/電歪グリーン膜の製膜
上記で得られたスラリーを脱泡、粘度調製後、PETフィルム等のフィルム上に成形し、乾燥して溶媒を除去することにより、上記のバインダーを含む圧電/電歪グリーン膜を得ることができる。成形方法としては、例えば、ドクターブレード法、ダイコーター法、リバースロールコーター法等を挙げることができ、中でも、ダイコーター法が好ましい。乾燥後の圧電/電歪グリーン膜の厚みとしては、例えば3〜200μm、好ましくは5〜100μm、より好ましくは5〜30μmとすることができる。
(2−1−3)電極層(内部電極層および側面電極)
本発明において、電極層の形成方法は特に限定されない。電極層は、上記圧電/電歪グリーン膜の上に、導電ペーストを用いたスクリーン印刷、導電レジネート溶液を用いたスピンコート又は吹きつけ法、めっき、スパッタリング又は抵抗加熱蒸着等の蒸着法等の種々の手法を用いて形成することができる。グリーンシートの側面に側面電極を形成する場合も、側面に対し、上記と同様に形成できる。
スクリーン印刷する場合、導電ペーストは、例えば、上記例示の金属単体、もしくはこれらの合金を含有する粉末に、バインダー及び溶媒を加え、トリロールミル等を用いて混練することにより調製することができる。印刷後、上記溶剤は気散等により除去され、電極層が形成される。溶剤気散後の電極層の厚みとしては、例えば0.3〜2.0μm、好ましくは0.5〜1.8μm、さらに好ましくは0.8〜1.5μmとすることができる。また、上記圧電/電歪グリーン膜の膜厚と、上記電極膜の膜厚との比は2〜200であることが好ましい。圧電/電歪グリーン膜の上面と下面の電極層は、同じ膜厚であっても良く、異なる膜厚であってもよい。
電極層形成用のバインダーならびに溶媒としては、上記圧電/電歪グリーン膜の作製において例示のものと同様のバインダーならびに溶媒が使用できる。
上記グリーンシートでは、電極層と圧電/電歪グリーン膜との間に、接着層などの中間層が積層されていてもよい。接着層としては、圧電/電歪グリーン膜と同じセラミックとバインダーを含み、バインダーの濃度のみが異なるもの等が挙げられる。接着層を設けることにより、積層体における各層の密着性を向上できる。
(2−2)塗布工程
塗布工程では、グリーンシートの積層方向の側面(例えばカット面)の電極露出面に溶剤を塗布する。積層工程において、グリーンシートの積層方向の相対する2つの側面に側面電極が設けられている場合には、側面電極の設けられていない側面の電極露出面に溶剤を塗布する。塗布工程は、焼成工程の前に行う。グリーンシートは、通常の方法で脱脂されていてもよい。
溶剤の塗布方法としては、スクリーン印刷、スプレー、筆塗り等の適宜の方法で行うことができる。溶剤の塗布は、好ましくはグリーンシートの側面以外になるべく回り込まないように行う。フィルム上に形成されたグリーンシートを後述のカット工程にてカットする場合には、グリーンシートをカット後、フィルムをエキスパンドし、露出した側面に溶剤をスプレーすることもできる。
塗布工程では、グリーンシートの側面に上記塗布用溶剤を塗布することにより、側面に露出している付近の圧電/電歪グリーン膜が軟化・延伸し、側面に露出している電極面を被覆することができる。電極面の被覆量は、塗布用溶剤の選択や塗布量を調整することにより、調整できる。溶剤塗布用の溶剤としては、シートアタックにより圧電/電歪グリーン膜の極表層のみにアタックし、グリーンシート全体が変形するほど浸透しない溶剤が好ましい。
塗布工程で使用する塗布用溶剤としては、塗布用溶剤のSP値(S1)と上記バインダーのSP値(S2)との差の絶対値|S1−S2|が、例えば5〜15であり、5〜10であることが好ましい。上記絶対値が5より小さいと、グリーンシートが軟化しやすく好ましくない。また、上記絶対値が15より大きいと、電極の露出面積を減らしにくく、高湿絶縁性低下を抑制する効果が得られにくい。
塗布用溶剤としては、例えば、キシレン(SP値18)、酢酸エチル(SP値18)、トルエン(SP値18)、ブチルカルビトールアセテート(SP値18)、酢酸メチル(SP値19)、メチルエチルケトン(SP値19)、テキサノール(SP値19)、2,2,4−トリメチル−1,3−ペンタンジオールモノイソブチレート(SP値19)、シクロヘキサン(SP値20)、エチレングリコールモノブチルエーテル(SP値20)、2−エチルヘキサノール(SP値20)、アセトン(SP値20)等が挙げられる。
塗布用溶剤と圧電/電歪グリーン膜に含まれるバインダーとの組み合わせとしては、例えば、SP値18のブチルカルビトールアセテートとSP値23〜28のポリビニルブチラール、2−エチルヘキサノール(SP値20)とポリビニルアルコール(SP値25〜35)等が挙げられる。
(2−3)焼成工程
焼成工程では、グリーンシートを焼成して圧電/電歪素子を製造する。焼成温度は、圧電/電歪グリーン膜及び電極層を構成する材料により、適宜選択される。焼成により、バインダー等の有機物が揮発により除去される。焼成は、例えば、600〜1500℃で30分〜4時間程度行うことができる。
(2−4)カット工程
本発明の膜型圧電/電歪素子の製造方法では、図7に示すように、上記塗布工程の前に、積層工程で作成したグリーンシートをカットするカット工程を有していてもよい。カット工程において、グリーンシートに新たな積層方向の側面(断面)が現出するように、グリーンシートを所定の寸法にカットできる。ナイフカットした場合には、断面に電極が露出し易い。例えば、グリーンシートが、圧電セラミックスの層と電極層とを交互に多数積層した、圧電アクチュエータ用のグリーンシートである場合、100mm×100mm程度のグリーンシートを1.0mm×1.0mm程度の大きさにカットできる。カット工程は、焼成前に行うことが好ましい。
(2−5)バリ除去工程
本発明の膜型圧電/電歪素子の製造方法では、上記塗布工程の前に、グリーンシートのバリを除去するバリ除去工程を有していてもよい。バリ除去工程は、上記カット工程を有する場合には、上記塗布工程の前で、且つ、上記カット工程後に設けられても良い。カット工程において、グリーンシートをナイフカットした場合には、グリーンシートの上面と側面とが交差する部分(上面の縁部)が鋭い角形状となり、同部分にバリが発生する場合がある。この場合には、研磨等により、バリを除去してもよい。また、グリーンシートに対して、弾性体を上方から押し付けることによって、グリーンシートの上面の縁部において外側に向かって下がる傾斜部を形成するとともに、この傾斜部とグリーンシートの側面とが交差する部分に円弧部を形成させてもよい。なお、傾斜部は形成されなくてもよい。
(3)多層積層体
(3−1)積層工程
上記多層積層体は、圧電/電歪膜の両面に電極層がそれぞれ積層された積層体に、さらに圧電/電歪膜と電極層とを上記の方法により順次積層して製造してもよい。また、圧電/電歪膜と電極層とが1セットで積層された積層体を複数製造し、これらの積層体からフィルムを除去し、電極層と圧電/電歪膜とが交互になるように多層積層することもできる。この場合には、得られた積層体を位置合わせして所定の枚数積層後、例えば一軸熱間プレス等により圧着して一体化させることができる。多層積層体は、上記の接着層を有していても良い。
上記グリーンシートは、例えば、以下の手順で製造できる。
(1)PETフィルムの上に、圧電/電歪膜と接着層がこの順に積層された積層体を形成する。これを2回行う。即ち、ここでは積層体を2つ作製する。
(2)PETフィルムの上に、圧電/電歪膜と電極層がこの順に積層された積層体を形成する。これを2回行う。即ち、ここでは積層体を2つ作製する。
(3)(1)で得られた積層体の上に(2)で得られた積層体を上下反転したものを積層・圧着し、PETフィルムを除去する。これを2回行う。即ち、ここでは積層体を2つ作製する。
(4)(3)で得られた積層体の上に接着層と電極層をこの順に積層・圧着する。
(5)(3)で得られた積層体の上に接着層のみを積層・圧着する。
(6)(4)で得られた積層体の上に(5)で得られた積層体を上下反転したものを積層・圧着し、PETフィルムを除去する。
(7)(6)で得られた積層体の積層方向の相対する2つの側面に、電極ペーストを垂らす等して、それぞれ側面電極を形成する。
(3−2)塗布工程
上記積層工程で得られたグリーンシートの側面電極の形成されていない側面に、上記と同様に、上記所定の溶剤を塗布する。
(3−3)焼成工程
上記塗布工程後のグリーンシートを適宜の温度で焼成して膜型圧電/電歪素子を得る。
(4)アクチュエータ、超音波センサ、加速度センサ、角速度センサ、衝撃センサ、質量センサ
上記圧電/電歪素子は、対象物の位置を制御するアクチュエータとして利用できる。この対象物として、光学レンズ、磁気ヘッド、光ヘッド等が挙げられる。また、上記圧電/電歪素子では、圧電/電歪膜(または本体部)の変形量に応じて電極群の間に発生する電位差が変化する。この原理を利用することによって、上記圧電/電歪素子は、超音波センサ、加速度センサ、角速度センサ、衝撃センサ、質量センサ等の各種センサとしても利用できる。上記圧電/電歪素子を含むアクチュエータ、超音波センサ、加速度センサ、角速度センサ、衝撃センサ、質量センサは、積層方向における側面での絶縁性が低下し、漏れ電流による電気エネルギー効率の低下や電極間ショートによる製品破壊に至るという問題が抑制され、高温高湿等の環境下におけるより長時間の駆動が可能である。
以下、実施例に基づいて本発明をより詳細に説明するが、本発明はこれらの実施例により限定されるものではない。
実施例1〜3、比較例
図8に示す膜型圧電/電歪素子を、図9に示す手順(実施例2、3)又は図10に示す手順(実施例1、比較例)で製造した。まず、PZT系圧電粉末、バインダー樹脂(SP値25のブチラール系樹脂)、可塑剤及び分散剤を混合・混練し、圧電スラリーを作製した。この圧電スラリーを脱泡、粘度調整後、テープキャスティング法により、厚さ10μm程度のシートとしてPETフィルム上に圧電シートを成形した。続いて、圧電シートを適宜の長さに切断した。このシート上に、接着ペースト、電極導体ペースト(表1に示す平均粒径0.3μm、もしくは0.5μm)を印刷して、積層体グリーンシートを作成した。この積層体を粘着シート上に載置し、1.0mm幅にカットした。バーの長手方向の側面に、電極導体ペーストを用いて側面電極を印刷した(以上、積層工程)。圧電/電歪膜の厚みは15μm程度、電極層の厚みは1.0μm程度であった。この積層体グリーンシートの厚みは、0.06mm程度であった。このグリーンシートを、ダイサーにより平面視で長手方向と垂直にカットした(個片加工)。各個片の大きさは、1.0×1.0×0.05(高さ)mmであった。なお、図8において、2は圧電/電歪膜、4は電極層、61,62は側面電極である。
実施例1では、電極及び膜型圧電/電歪膜調製用ペーストの樹脂含有量、グリーンシートの切断方法などを適宜調整して、活性部電極露出割合が0超10%以下となるように素子を調製した。実施例2と3の試料について、切断面への塗布溶剤としては、BCA(ブチルカルビトールアセテート)を使用した。また、焼成工程における焼成条件は、最高温度1200℃、保持時間3時間とした。
評価
<断面構造>
膜型圧電/電歪素子の側面電極の形成されていない側面の微細構造をJEOL製FE−SEMで観察した。図11、図12に、それぞれ実施例3、比較例の膜型圧電/電歪素子の積層方向の側面における走査型電子顕微鏡写真を示す。比較例の膜型圧電/電歪素子(図12)では、露出した電極層がはっきりと確認された。これに対し、実施例3の膜型圧電/電歪素子(図11)では、電極層の露出が抑制されていた。実施例1、2でも同様に、電極層の露出が抑制されていた。
<側面における電極露出割合>
側面電極の形成されていない側面における電極露出割合は、電極膜のマイクロスコープによる透過観察から、画像解析により、上記式(1)を用いて求めた。結果を表1に示す。
<高湿絶縁試験>
実施例1〜3で得られた膜型圧電/電歪素子、比較例で得られた膜型圧電/電歪素子に対し、それぞれ複数個について、温度85℃、湿度85%の環境下で、電極61と62(図8参照)の間に1±1V/μm 6kHz sinewaveの電圧を印加することにより高湿絶縁試験を行った。実施例3、比較例の膜型圧電/電歪素子の試験結果を、それぞれ図13、図14に示す。電極露出割合が10%を超える比較例の素子では、200時間程度の経過後から絶縁が破壊され、性能にばらつきが見られたが、実施例3の素子では、高湿下においても絶縁性が保たれていた。実施例1,2の素子についても、実施例3と同様の結果が得られた。
結果
側面の電極露出割合を調整した圧電素子は、非常に優れた信頼性を示すことが分かった。実施例1〜3の圧電素子の断面構造を観察したところ、側面の電極露出面は、一部がセラミックに覆われていた。側面の一部のみがセラミックに覆われているため、動きが阻害されにくく、アクチュエータとしての変位量も確保される。さらに、上記圧電素子を含むアクチュエータ、超音波センサ、加速度センサ、角速度センサ、衝撃センサ、質量センサは、高湿下においても絶縁性に優れ、長時間の駆動が可能である。
10、30 グリーンシート
20、40 膜型圧電/電歪素子
2、21〜26 圧電/電歪膜
3 活性部
4、41〜45 内部電極層
46 電極が露出した部分
47 電極がセラミックで覆われた部分
5 非活性部
6、61、62、7 側面電極
11、12 電極露出面

Claims (9)

  1. n+1層(nは1以上の整数)のセラミック製の圧電/電歪膜とn層の内部電極層とを有し、該圧電/電歪膜と該内部電極層とを交互に積層した本体部と、
    該本体部の積層方向の相対する2つの側面に設けられた一対の側面電極と
    を備え、
    該圧電/電歪膜と該内部電極層の積層方向の素子側面に、該内部電極層が露出した電極露出面を有する、焼成体である膜型圧電/電歪素子であって、
    該電極露出面の該内部電極層の下記式
    表面被覆率(%)=A1/(L1×L2) ×100 (1)
    (上記式において、A1は、該電極露出面における該内部電極層の活性部電極露出面積;L1は、該内部電極層の平均厚み;L2は、該電極露出面における該内部電極層の長手方向の活性部長さの合計を示す)
    で定義される表面被覆率が0%超10%以下である、膜型圧電/電歪素子。
  2. 前記内部電極層が前記電極露出面において複数の露出部分を有し、各露出部分の大きさが、焼成後において、L3/L1比(L3は該露出部分の各露出部単位での内部電極層平行方向の長さ、L1は内部電極層の平均厚みを示す)で0.5〜20である、請求項1記載の膜型圧電/電歪素子。
  3. 前記圧電/電歪膜の膜厚が3〜200μmである、請求項1又は2記載の膜型圧電/電歪素子。
  4. 前記内部電極層の膜厚が0.3〜2.0μmである、請求項1〜3の何れか1項に記載の膜型圧電/電歪素子。
  5. 前記圧電/電歪膜の膜厚と、前記内部電極層の膜厚との比が2〜200である、請求項1〜4の何れか1項に記載の膜型圧電/電歪素子。
  6. 前記nが1〜10であり、前記圧電/電歪膜の間に配置されたn層の前記内部電極層が、平面方向において互い違いに櫛歯状に設けられている、請求項1〜5の何れか1項に記載の膜型圧電/電歪素子。
  7. 前記圧電/電歪膜が、ジルコン酸鉛、チタン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、アンチモンスズ酸鉛、マンガンタングステン酸鉛、コバルトニオブ酸鉛、チタン酸バリウム、チタン酸ナトリウムビスマス、ニオブ酸カリウムナトリウム、タンタル酸ストロンチウムビスマスからなる群から選択された少なくとも1種の酸化物またはそれらの混合物を含有する、請求項1〜6の何れか1項に記載の膜型圧電/電歪素子。
  8. 前記内部電極層が、Pt,Pd,Ru,Rh,Ni,Cu,Ag、Os及びIrからなる群から選択された少なくとも1種の金属を含有する、請求項1〜7の何れか1項に記載の膜型圧電/電歪素子。
  9. 請求項1〜8の何れか1項に記載の膜型圧電/電歪素子を含む、アクチュエータ、超音波センサ、加速度センサ、角速度センサ、衝撃センサ、又は質量センサ。
JP2014511127A 2012-04-19 2013-02-18 膜型圧電/電歪素子 Granted JPWO2013157293A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014511127D JP6068449B2 (ja) 2012-04-19 2013-02-18 膜型圧電/電歪素子
JP2014511127A JPWO2013157293A1 (ja) 2012-04-19 2013-02-18 膜型圧電/電歪素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012095804 2012-04-19
JP2012095804 2012-04-19
JP2014511127A JPWO2013157293A1 (ja) 2012-04-19 2013-02-18 膜型圧電/電歪素子

Publications (1)

Publication Number Publication Date
JPWO2013157293A1 true JPWO2013157293A1 (ja) 2015-12-21

Family

ID=49383262

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014511127A Granted JPWO2013157293A1 (ja) 2012-04-19 2013-02-18 膜型圧電/電歪素子
JP2014511127D Active JP6068449B2 (ja) 2012-04-19 2013-02-18 膜型圧電/電歪素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014511127D Active JP6068449B2 (ja) 2012-04-19 2013-02-18 膜型圧電/電歪素子

Country Status (4)

Country Link
US (1) US9184368B2 (ja)
EP (1) EP2840621B1 (ja)
JP (2) JPWO2013157293A1 (ja)
WO (1) WO2013157293A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7083225B2 (ja) * 2016-05-12 2022-06-10 株式会社村田製作所 電子部品の製造方法
CN105997146A (zh) * 2016-06-27 2016-10-12 麦克思商务咨询(深圳)有限公司 超声波传感器
WO2019172064A1 (ja) * 2018-03-08 2019-09-12 株式会社村田製作所 圧電アクチュエータ、及び、圧電アクチュエータの駆動方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129871A (ja) * 2003-10-27 2005-05-19 Kyocera Corp 積層型圧電素子及びこれを用いた噴射装置
WO2007049697A1 (ja) * 2005-10-28 2007-05-03 Kyocera Corporation 積層型圧電素子およびこれを用いた噴射装置
JP2008508737A (ja) * 2004-08-05 2008-03-21 エプコス アクチエンゲゼルシャフト 多層構成素子およびその製造方法
JP2008112809A (ja) * 2006-10-30 2008-05-15 Kyocera Corp 積層型圧電素子、これを備えた噴射装置、及びこれを備えた燃料噴射システム
JP2010225705A (ja) * 2009-03-20 2010-10-07 Nippon Soken Inc 積層型圧電素子及びその製造方法
WO2012035932A1 (ja) * 2010-09-14 2012-03-22 太陽誘電株式会社 圧電素子及び積層型圧電構造体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997028568A1 (fr) * 1996-01-30 1997-08-07 Tokin Corporation Transformateur piezo-electrique
JP2002054526A (ja) * 2000-05-31 2002-02-20 Denso Corp インジェクタ用圧電体素子
US6734607B2 (en) * 2000-12-28 2004-05-11 Denso Corporation Integrally fired, laminated electromechanical transducing element
EP1453114B1 (en) * 2003-02-26 2009-10-21 Kyocera Corporation Laminated electronic part
CN100563039C (zh) * 2004-03-09 2009-11-25 京瓷株式会社 叠层型压电元件及其制造方法
US7515552B2 (en) * 2005-08-09 2009-04-07 Mitsubishi Electric Research Laboratories, Inc. Structured addressing method for wireless networks
WO2007037377A1 (ja) * 2005-09-29 2007-04-05 Kyocera Corporation 積層型圧電素子およびこれを用いた噴射装置
CN101390228B (zh) * 2006-02-27 2010-12-08 京瓷株式会社 陶瓷构件的制造方法、陶瓷构件、气体传感器元件、燃料电池元件、过滤元件、层叠型压电元件、喷射装置以及燃料喷射系统
JP5430312B2 (ja) 2009-09-15 2014-02-26 シャープ株式会社 データ処理装置、データ名生成方法及びコンピュータプログラム
DE102012207598A1 (de) * 2012-05-08 2013-11-14 Continental Automotive Gmbh Verfahren zum elektrischen Kontaktieren eines elektronischen Bauelements als Stapel und elektronisches Bauelement mit einer Kontaktierungsstruktur
JP2015035581A (ja) * 2013-07-10 2015-02-19 株式会社村田製作所 セラミック電子部品およびその製造方法
KR20150032132A (ko) * 2013-09-17 2015-03-25 삼성전기주식회사 적층형 압전소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129871A (ja) * 2003-10-27 2005-05-19 Kyocera Corp 積層型圧電素子及びこれを用いた噴射装置
JP2008508737A (ja) * 2004-08-05 2008-03-21 エプコス アクチエンゲゼルシャフト 多層構成素子およびその製造方法
WO2007049697A1 (ja) * 2005-10-28 2007-05-03 Kyocera Corporation 積層型圧電素子およびこれを用いた噴射装置
JP2008112809A (ja) * 2006-10-30 2008-05-15 Kyocera Corp 積層型圧電素子、これを備えた噴射装置、及びこれを備えた燃料噴射システム
JP2010225705A (ja) * 2009-03-20 2010-10-07 Nippon Soken Inc 積層型圧電素子及びその製造方法
WO2012035932A1 (ja) * 2010-09-14 2012-03-22 太陽誘電株式会社 圧電素子及び積層型圧電構造体

Also Published As

Publication number Publication date
WO2013157293A1 (ja) 2013-10-24
EP2840621A4 (en) 2015-12-09
US9184368B2 (en) 2015-11-10
EP2840621A1 (en) 2015-02-25
JP6068449B2 (ja) 2017-01-25
US20150035414A1 (en) 2015-02-05
EP2840621B1 (en) 2019-01-02

Similar Documents

Publication Publication Date Title
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP5646989B2 (ja) 圧電/電歪素子及びその製造方法
JPWO2006100807A1 (ja) 圧電素子、及び圧電素子の製造方法
JP6068449B2 (ja) 膜型圧電/電歪素子
JP2001168408A (ja) 積層型圧電素子およびその製造方法
JP2005174974A (ja) 積層圧電体部品の製造方法
JP5816185B2 (ja) 積層体並びにそれらの製造方法
TW200522100A (en) Multilayer ceramic component and method for manufacturing same
JP2001250994A (ja) 積層型圧電素子
JP2013222951A (ja) セラミック素子の製造方法
JP2007188963A (ja) 導電ペースト及びそれを用いた積層型セラミック素子の製造方法
JP6306311B2 (ja) 積層型電子部品
JP7312525B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2004241590A (ja) 積層型圧電体素子
JP5527400B2 (ja) 積層セラミック電子部品
JP5527403B2 (ja) 積層セラミック電子部品
JP2006108546A (ja) 積層型圧電セラミックス素子およびその製造方法
JP4626455B2 (ja) 積層型電子部品の製造方法
JP4737948B2 (ja) 積層型圧電素子の製法
JP5164024B2 (ja) 積層セラミック電子部品の製造方法
JP5028834B2 (ja) 積層型圧電素子の製造方法
JP2005015255A (ja) 薄層セラミック板の製造方法
WO2006046597A1 (ja) 導電性ペースト、及び積層型圧電セラミック部品
JP2006156586A (ja) 積層型圧電素子及びその製造方法
JPS6362280A (ja) 積層型圧電素子およびその製法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161222

R150 Certificate of patent or registration of utility model

Ref document number: 6068449

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150