JPWO2012105302A1 - 高周波モジュール - Google Patents

Abstract

複数の分波器チップを搭載した高周波モジュールであって、通信システムの感度特性の劣化を抑制し得る高周波モジュールを提供する。アンテナ端子３ａ、４ａ、５ａ、６ａ、送信側信号端子３ｂ、４ｂ、５ｂ、６ｂ及び受信側信号端子３ｃ１，３ｃ２，４ｃ１，４ｃ２，５ｃ１，５ｃ２，６ｃ１，６ｃ２の第２の方向における配列順番と、アンテナ端子電極２４−３ａ、２４−４ａ、２４−５ａ、２４−６ａ、送信側端子電極２４−３ｂ、２４−４ｂ、２４−５ｂ、２４−６ｂ及び受信側端子電極２４−３ｃ１，２４−３ｃ２，２４−４ｃ１，２４−４ｃ２，２４−５ｃ１，２４−５ｃ２，２４−６ｃ１，２４−６ｃ２の第２の方向における配列順番とが対応している。

Description

本発明は、高周波モジュールに関する。特に、本発明は、複数の分波器チップが実装基板上に実装された高周波モジュールに関する。

従来、フィルタチップとチップ部品とが実装基板に搭載された高周波モジュールが、携帯電話機等に使用されている。例えば、下記の特許文献１には、複数の弾性波フィルタチップと、複数のチップインダクタとが実装基板上に実装された高周波モジュールが記載されている。

ＷＯ ２００８／０２３５１０ Ａ１号公報

近年、通信システムがＧＳＭ（登録商標）を主とする２Ｇ方式から、ＵＭＴＳといった３Ｇ方式に移行しつつある。この３Ｇシステムに対応するために、送信フィルタ部と受信フィルタ部とを含むデュプレクサチップなどの分波器チップを高周波モジュールに複数搭載することも考えられる。

しかしながら、複数の分波器チップを搭載した高周波モジュールを用いた場合は、通信システムの感度特性を十分に高めることができない場合がある。

本発明は、斯かる点に鑑みて成されたものであり、その目的は、複数の分波器チップを搭載した高周波モジュールであって、通信システムの感度特性の劣化を抑制し得る高周波モジュールを提供することにある。

本発明に係る高周波モジュールは、複数の分波部を備えている。複数の分波部のそれぞれは、アンテナに接続されるアンテナ端子と、送信側信号端子と、受信側信号端子と、送信フィルタ部と、受信フィルタ部とを有する。送信フィルタ部は、アンテナ端子と送信側信号端子との間に接続されている。受信フィルタ部は、アンテナ端子と受信側信号端子との間に接続されている。本発明に係る高周波モジュールは、矩形状の実装基板と、複数の分波器チップと、複数のアンテナ側実装電極と、複数の送信側実装電極と、複数の受信側実装電極と、複数のアンテナ端子電極と、複数の送信側端子電極と、複数の受信側端子電極と、第１の配線と、第２の配線と、第３の配線とを備えている。実装基板は、第１の方向に沿って延びる第１及び第２の長辺と、第１の方向に対して垂直な第２の方向に沿って延びる第１及び第２の短辺とを有する。複数の分波器チップは、実装基板の実装面上に実装されている。複数の分波器チップのそれぞれには、分波部が設けられている。複数のアンテナ側実装電極は、実装基板の実装面上に設けられている。複数のアンテナ側実装電極のそれぞれは、アンテナ端子に接続されている。複数の送信側実装電極は、実装基板の実装面上に設けられている。複数の送信側実装電極のそれぞれは、送信側信号端子に接続されている。複数の受信側実装電極は、実装基板の実装面上に設けられている。複数の受信側実装電極のそれぞれは、受信側信号端子に接続されている。複数のアンテナ端子電極は、実装基板の裏面上に設けられている。複数の送信側端子電極は、実装基板の裏面上に設けられている。複数の受信側端子電極は、実装基板の裏面上に設けられている。第１の配線は、実装基板内に設けられている。第１の配線は、アンテナ側実装電極とアンテナ端子電極とを接続している。第２の配線は、実装基板内に設けられている。第２の配線は、送信側実装電極と送信側端子電極とを接続している。第３の配線は、実装基板内に設けられている。第３の配線は、受信側実装電極と受信側端子電極とを接続している。複数の分波器チップは、第１の方向に沿って配列されている。複数の分波器チップのそれぞれにおいて、アンテナ端子、送信側信号端子及び受信側信号端子は、第２の方向において異なる位置に設けられている。複数のアンテナ端子電極と、複数の送信側端子電極と、複数の受信側端子電極とのそれぞれは、第２の方向の異なる位置において第１の方向に沿って配列されている。アンテナ端子、送信側信号端子及び受信側信号端子の第２の方向における配列順番と、アンテナ端子電極、送信側端子電極及び受信側端子電極の第２の方向における配列順番とが対応している。

本発明に係る高周波モジュールのある特定の局面では、高周波モジュールは、分波器チップを３つ以上備えている。

本発明に係る高周波モジュールの他の特定の局面では、分波器チップは、送信フィルタ部及び受信フィルタ部の少なくとも一方に接続されているグラウンド端子をさらに有する。高周波モジュールは、実装基板の実装面上に設けられており、グラウンド端子に接続されているグラウンド実装電極と、実装基板の裏面上に設けられているグラウンド端子電極と、グラウンド実装電極と、グラウンド端子電極とを接続している第４の配線とをさらに備えている。

本発明に係る高周波モジュールの別の特定の局面では、実装基板の裏面において、複数のアンテナ端子電極と、複数の送信側端子電極と、複数の受信側端子電極と、グラウンド端子電極とを含む複数の端子電極が等間隔にマトリクス状に配列されている。

本発明に係る高周波モジュールのさらに他の特定の局面では、高周波モジュールは、受信フィルタ部及び送信フィルタ部の少なくとも一方に接続されているインダクタ及びキャパシタの少なくとも一方を構成しており、実装基板の実装面上に実装されているチップ部品をさらに備えている。

本発明によれば、複数の分波器チップを搭載した高周波モジュールであって、通信システムの感度特性の劣化を抑制し得る高周波モジュールを提供することができる。

図１は、本発明の一実施形態のデュプレクサモジュールの模式的回路図である。 図２は、本発明の一実施形態のデュプレクサモジュールの模式的平面図である。 図３は、本発明の一実施形態におけるデュプレクサチップの模式的回路図である。 図４は、本発明の一実施形態におけるデュプレクサチップの模式的断面図である。 図５は、本発明の一実施形態におけるデュプレクサチップの裏面端子を示す透視平面図である。 図６は、実装基板２の略図的断面図である。 図７は、本発明の一実施形態のデュプレクサモジュールにおける、実装基板２の第１の電極層２１と第１の誘電体層２５との模式的透視平面図である。 図８は、本発明の一実施形態のデュプレクサモジュールにおける、実装基板２の第２の電極層２２と第２の誘電体層２６との模式的透視平面図である。 図９は、本発明の一実施形態のデュプレクサモジュールにおける、実装基板２の第３の電極層２３と第３の誘電体層２７との模式的透視平面図である。 図１０は、本発明の一実施形態のデュプレクサモジュールにおける、実装基板２の第４の電極層２４の模式的透視平面図である。 図１１は、比較例のデュプレクサモジュールにおける、第４の電極層の模式的透視平面図である。 図１２は、比較例のデュプレクサモジュールにおける、第２の電極層の模式的透視平面図である。 図１３は、比較例のデュプレクサモジュールにおける、第３の電極層の模式的透視平面図である。

以下、本発明を実施した好ましい形態について、高周波モジュールであるデュプレクサモジュール１を例に挙げて説明する。但し、デュプレクサモジュール１は、単なる例示である。本発明に係る高周波モジュールは、デュプレクサモジュール１に何ら限定されない。本発明に係る高周波モジュールは、複数の分波器チップを備えていればよく、例えば、トリプレクサチップを備えていてもよい。

本実施形態のデュプレクサモジュール１は、例えば、携帯電話機などの通信機のＲＦ回路に搭載されるものである。図１は、本実施形態のデュプレクサモジュール１の模式的回路図である。図２は、本実施形態のデュプレクサモジュール１の模式的平面図である。

図１に示すように、デュプレクサモジュール１は、実装基板２と、デュプレクサチップ３，４，５，６と、受信フィルタチップ７と、複数のチップ部品８とを備える。デュプレクサチップ３，４，５，６と、受信フィルタチップ７とは、フィルタ部品である。チップ部品８は、インダクタやキャパシタなどの整合素子である。図２に示すように、デュプレクサチップ３，４，５，６と、受信フィルタチップ７と、チップ部品８とは、実装基板２の表面に、半田などを用いて搭載されている。

デュプレクサチップ３は、ＵＭＴＳ−ＢＡＮＤ１に対応するデュプレクサである。ＵＭＴＳ−ＢＡＮＤ１の送信周波数帯は、１９２０ＭＨｚ〜１９８０ＭＨｚであり、受信周波数帯は、２１１０ＭＨｚ〜２１７０ＭＨｚである。

デュプレクサチップ４は、ＵＭＴＳ−ＢＡＮＤ２に対応するデュプレクサである。ＵＭＴＳ−ＢＡＮＤ２の送信周波数帯は、１８５０ＭＨｚ〜１９１０ＭＨｚであり、受信周波数帯は、１９３０ＭＨｚ〜１９９０ＭＨｚである。

デュプレクサチップ５は、ＵＭＴＳ−ＢＡＮＤ５に対応するデュプレクサである。ＵＭＴＳ−ＢＡＮＤ５の送信周波数帯は、８２４ＭＨｚ〜８４９ＭＨｚであり、受信周波数帯は、８６９ＭＨｚ〜８９４ＭＨｚである。

デュプレクサチップ６は、ＵＭＴＳ−ＢＡＮＤ８に対応するデュプレクサである。ＵＭＴＳ−ＢＡＮＤ８の送信周波数帯は、８８０ＭＨｚ〜９１５ＭＨｚであり、受信周波数帯は、９２５ＭＨｚ〜９６０ＭＨｚである。

デュプレクサチップ３〜６は、実質的に同様の構成を有している。このため、ここではデュプレクサチップ３について詳細に説明し、その説明をデュプレクサチップ４〜６にも援用するものとする。

図３は、デュプレクサチップ３の模式的回路図である。次に、図３を参照しながらデュプレクサチップ３の回路構成について説明する。

図３に示すように、デュプレクサチップ３は、分波部３０を有する。分波部３０は、アンテナに接続されるアンテナ端子３ａと、送信側信号端子３ｂと、第１及び第２の受信側信号端子３ｃ１，３ｃ２と、グラウンド端子とを備えている。第１及び第２の受信側信号端子３ｃ１，３ｃ２は、平衡信号端子である。

アンテナ端子３ａと第１及び第２の受信側信号端子３ｃ１，３ｃ２との間には、受信フィルタ部３１が接続されている。本実施形態では、受信フィルタ部３１は、平衡−不平衡変換機能を有する縦結合共振子型弾性波フィルタ部により構成されている。なお、本発明において、「弾性波」には、弾性表面波、弾性境界波及びバルク弾性波が含まれるものとする。

アンテナ端子３ａと送信側信号端子３ｂとの間には、送信フィルタ部３２が接続されている。本実施形態では、送信フィルタ部３２は、ラダー型弾性波フィルタ部により構成されている。

デュプレクサチップ４も同様に、アンテナ端子４ａと、送信側信号端子４ｂと、受信側信号端子４ｃ１，４ｃ２と、グラウンド端子４ｄとを有する。アンテナ端子４ａと送信側信号端子４ｂとの間には、送信フィルタ部３２と実質的に同様の構成を有する送信フィルタ部が接続されている。アンテナ端子４ａと受信側信号端子４ｃ１，４ｃ２との間には、受信フィルタ部３１と実質的に同様の構成を有する受信フィルタ部が接続されている。

デュプレクサチップ５も同様に、アンテナ端子５ａと、送信側信号端子５ｂと、受信側信号端子５ｃ１，５ｃ２と、グラウンド端子５ｄとを有する。アンテナ端子５ａと送信側信号端子５ｂとの間には、送信フィルタ部３２と実質的に同様の構成を有する送信フィルタ部が接続されている。アンテナ端子５ａと受信側信号端子５ｃ１，５ｃ２との間には、受信フィルタ部３１と実質的に同様の構成を有する受信フィルタ部が接続されている。

デュプレクサチップ６も同様に、アンテナ端子６ａと、送信側信号端子６ｂと、受信側信号端子６ｃ１，６ｃ２と、グラウンド端子６ｄとを有する。アンテナ端子６ａと送信側信号端子６ｂとの間には、送信フィルタ部３２と実質的に同様の構成を有する送信フィルタ部が接続されている。アンテナ端子６ａと受信側信号端子６ｃ１，６ｃ２との間には、受信フィルタ部３１と実質的に同様の構成を有する受信フィルタ部が接続されている。

図４は、デュプレクサチップ３の模式的断面図である。次に、図４を参照しながら、デュプレクサチップ３の具体的構成について説明する。

図４に示すように、デュプレクサチップ３は、配線基板３３と、受信フィルタ部３１が設けられている受信側弾性波フィルタチップ３１Ａと、送信フィルタ部３２が設けられている送信側弾性波フィルタチップ３２Ａとを備えている。受信側弾性波フィルタチップ３１Ａと送信側弾性波フィルタチップ３２Ａとは、配線基板３３のダイアタッチ面３３ａにバンプ３４によりフリップチップ実装されている。配線基板３３のダイアタッチ面３３ａの上には、受信側弾性波フィルタチップ３１Ａと送信側弾性波フィルタチップ３２Ａとを覆うように、封止樹脂３５が形成されている。一方、配線基板３３の裏面３３ｂには、裏面端子３６が形成されている。なお、配線基板３３は、樹脂からなるプリント配線多層基板やセラミック多層基板により構成することができる。

図５は、本実施形態のデュプレクサモジュール１における、デュプレクサチップ３の裏面端子３６を示す透視平面図である。なお、図５は、受信側弾性波フィルタチップ３１Ａと送信側弾性波フィルタチップ３２Ａとが搭載される側から配線基板３３を透視した状態を示している。裏面端子３６は、アンテナ端子３ａと、送信側信号端子３ｂと、受信側信号端子３ｃ１，３ｃ２と、グラウンド端子３ｄとを含む。グラウンド端子３ｄは、受信フィルタ部３１と送信フィルタ部３２とをグラウンドに接続するものである。

受信フィルタチップ７は、デュプレクサチップ３と同様に、ＣＳＰ型の弾性波デバイスである。受信フィルタチップ７は、入力端子７ａと、出力端子７ｂ１，７ｂ２と、入力端子７ａと出力端子７ｂ１，７ｂ２との間に接続されている受信フィルタ部とを有する。この受信フィルタチップ７の受信フィルタ部は、ＤＣＳに対応する受信側段間フィルタである。ＤＣＳの受信周波数帯は、１８０５ＭＨｚ〜１８８０ＭＨｚである。受信フィルタチップ７の受信フィルタ部は、平衡−不平衡変換機能を有する縦結合共振子型弾性波フィルタにより構成されている。

図２に示すように、実装基板２は、矩形状である。実装基板２は、ｘ方向に沿って延びる第１及び第２の長辺２ａ、２ｂと、ｘ方向に対して垂直なｙ方向に沿って延びる第１及び第２の短辺２ｃ、２ｄとを有する。上記デュプレクサチップ３〜６及び受信フィルタチップ７は、実装基板２の実装面２Ａ上において、長辺２ａ、２ｂの延びる方向であるｘ方向に沿って配列されて実装されている。

実装基板２は、プリント配線多層基板である。図６に示すように、実装基板２は、第１〜第４の電極層２１〜２４と、第１〜第３の誘電体層２５〜２７とを有する。実装基板２では、これらの電極層２１〜２４と誘電体層２５〜２７とが交互に積層されている。具体的には、実装面２Ａ側から裏面２Ｂ側に向かって、第１の電極層２１、第１の誘電体層２５、第２の電極層２２、第２の誘電体層２６、第３の電極層２３、第３の誘電体層２７、第４の電極層２４の順に積層されている。

第１〜第４の電極層２１〜２４は、例えば、Ｃｕなどの金属により形成することができる。第１〜第３の誘電体層２５〜２７は、例えば、それぞれ樹脂により形成することができる。

図７は、本実施形態のデュプレクサモジュール１における、実装基板２の第１の電極層２１と第１の誘電体層２５との模式的透視平面図である。図８は、本実施形態のデュプレクサモジュール１における、実装基板２の第２の電極層２２と第２の誘電体層２６との模式的透視平面図である。図９は、本実施形態のデュプレクサモジュール１における、実装基板２の第３の電極層２３と第３の誘電体層２７との模式的透視平面図である。図１０は、本実施形態のデュプレクサモジュール１における、実装基板２の第４の電極層２４の模式的透視平面図である。図７〜図１０は、デュプレクサチップ３，４，５，６と、受信フィルタチップ７と、チップ部品８が搭載される側から実装基板２を透視した状態を示している。

図７に示すように、第１の電極層２１は、複数の実装電極を含む実装電極層である。実装基板２では、第１の電極層２１の一部を覆うように、レジスト層２８が形成されている。図７では、デュプレクサチップ３，４，５，６、受信フィルタチップ７、チップ部品８が搭載される領域を一点鎖線で示している。

図７に示すように、第１の電極層２１は、実装電極２１−３ａ，２１−３ｂ，２１−３ｃ１，２１−３ｃ２，２１−３ｄ，２１−４ａ，２１−４ｂ，２１−４ｃ１，２１−４ｃ２，２１−４ｄ，２１−５ａ，２１−５ｂ，２１−５ｃ１，２１−５ｃ２，２１−５ｄ，２１−６ａ，２１−６ｂ，２１−６ｃ１，２１−６ｃ２，２１−６ｄ，２１−７ａ，２１−７ｂ１，２１−７ｂ２，２１−７ｃを含む。

実装電極２１−３ａは、デュプレクサチップ３のアンテナ端子３ａと接続されているアンテナ側実装電極である。実装電極２１−４ａは、デュプレクサチップ４のアンテナ端子４ａと接続されているアンテナ側実装電極である。実装電極２１−５ａは、デュプレクサチップ５のアンテナ端子５ａと接続されているアンテナ側実装電極である。実装電極２１−６ａは、デュプレクサチップ６のアンテナ端子６ａと接続されているアンテナ側実装電極である。

実装電極２１−３ｂは、デュプレクサチップ３の送信側信号端子３ｂと接続されている送信側実装電極である。実装電極２１−４ｂは、デュプレクサチップ４の送信側信号端子４ｂと接続されている送信側実装電極である。実装電極２１−５ｂは、デュプレクサチップ５の送信側信号端子５ｂと接続されている送信側実装電極である。実装電極２１−６ｂは、デュプレクサチップ６の送信側信号端子６ｂと接続されている送信側実装電極である。

実装電極２１−３ｃ１は、デュプレクサチップ３の受信側信号端子３ｃ１と接続されている受信側実装電極である。実装電極２１−３ｃ２は、デュプレクサチップ３の受信側信号端子３ｃ２と接続されている受信側実装電極である。実装電極２１−４ｃ１は、デュプレクサチップ４の受信側信号端子４ｃ１と接続されている受信側実装電極である。実装電極２１−４ｃ２は、デュプレクサチップ４の受信側信号端子４ｃ２と接続されている受信側実装電極である。実装電極２１−５ｃ１は、デュプレクサチップ５の受信側信号端子５ｃ１と接続されている受信側実装電極である。実装電極２１−５ｃ２は、デュプレクサチップ５の受信側信号端子５ｃ２と接続されている受信側実装電極である。実装電極２１−６ｃ１は、デュプレクサチップ６の受信側信号端子６ｃ１と接続されている受信側実装電極である。実装電極２１−６ｃ２は、デュプレクサチップ６の受信側信号端子６ｃ２と接続されている受信側実装電極である。

実装電極２１−３ｄは、デュプレクサチップ３のグラウンド端子３ｄと接続されているグラウンド実装電極である。実装電極２１−４ｄは、デュプレクサチップ４のグラウンド端子４ｄと接続されているグラウンド実装電極である。実装電極２１−５ｄは、デュプレクサチップ５のグラウンド端子５ｄと接続されているグラウンド実装電極である。実装電極２１−６ｄは、デュプレクサチップ６のグラウンド端子６ｄと接続されているグラウンド実装電極である。

実装電極２１−７ａは、受信フィルタチップ７の入力端子７ａと接続されている。実装電極２１−７ｂ１は、受信フィルタチップ７の出力端子７ｂ１と接続されている。実装電極２１−７ｂ２は、受信フィルタチップ７の出力端子７ｂ２と接続されている。実装電極２１−７ｃは、受信フィルタチップ７のグラウンド端子７ｃと接続されている。

第１の電極層２１の他の実装電極は、チップ部品８の端子電極と接続されている。

実装電極２１−３ａ，２１−３ｂ，２１−３ｃ１，２１−３ｃ２，２１−３ｄ，２１−４ａ，２１−４ｂ，２１−４ｃ１，２１−４ｃ２，２１−４ｄ，２１−５ａ，２１−５ｂ，２１−５ｃ１，２１−５ｃ２，２１−５ｄ，２１−６ａ，２１−６ｂ，２１−６ｃ１，２１−６ｃ２，２１−６ｄ，２１−７ａ，２１−７ｂ１，２１−７ｂ２，２１−７ｃは、第２及び第３の電極層２２，２３及び図８〜図１０において丸印で示されているビアホール電極により構成されている配線を介して、実装基板２の裏面２Ｂの上に設けられている端子電極２４−３ａ，２４−３ｂ，２４−３ｃ１，２４−３ｃ２，２４−４ａ，２４−４ｂ，２４−４ｃ１，２４−４ｃ２，２４−５ａ，２４−５ｂ，２４−５ｃ１，２４−５ｃ２，２４−６ａ，２４−６ｂ，２４−６ｃ１，２４−６ｃ２，２４−７ａ，２４−７ｂ１，２４−７ｂ２，２４−８に接続されている。

具体的には、アンテナ側実装電極２１−３ａは、第１の配線４１ａを介して、アンテナ端子電極２４−３ａに接続されている。アンテナ側実装電極２１−４ａは、第１の配線４１ｂを介して、アンテナ端子電極２４−４ａに接続されている。アンテナ側実装電極２１−５ａは、第１の配線４１ｃを介して、アンテナ端子電極２４−５ａに接続されている。アンテナ側実装電極２１−６ａは、第１の配線４１ｄを介して、アンテナ端子電極２４−６ａに接続されている。入力端子７ａは、第１の配線４１ｅを介して、入力端子電極２４−７ａに接続されている。

送信側実装電極２１−３ｂは、第２の配線４２ａを介して、送信側端子電極２４−３ｂに接続されている。送信側実装電極２１−４ｂは、第２の配線４２ｂを介して、送信側端子電極２４−４ｂに接続されている。送信側実装電極２１−５ｂは、第２の配線４２ｃを介して、送信側端子電極２４−５ｂに接続されている。送信側実装電極２１−６ｂは、第２の配線４２ｄを介して、送信側端子電極２４−６ｂに接続されている。

受信側実装電極２１−３ｃ１は、第３の配線４３ａ１を介して、受信側端子電極２４−３ｃ１に接続されている。受信側実装電極２１−３ｃ２は、第３の配線４３ａ２を介して、受信側端子電極２４−３ｃ２に接続されている。受信側実装電極２１−４ｃ１は、第３の配線４３ｂ１を介して、受信側端子電極２４−４ｃ１に接続されている。受信側実装電極２１−４ｃ２は、第３の配線４３ｂ２を介して、受信側端子電極２４−４ｃ２に接続されている。受信側実装電極２１−５ｃ１は、第３の配線４３ｃ１を介して、受信側端子電極２４−５ｃ１に接続されている。受信側実装電極２１−５ｃ２は、第３の配線４３ｃ２を介して、受信側端子電極２４−５ｃ２に接続されている。受信側実装電極２１−６ｃ１は、第３の配線４３ｄ１を介して、受信側端子電極２４−６ｃ１に接続されている。受信側実装電極２１−６ｃ２は、第３の配線４３ｄ２を介して、受信側端子電極２４−６ｃ２に接続されている。出力端子７ｂ１，７ｂ２は、配線４３ｅ１，４３ｅ２を介して実装電極２４−７ｂ１，２４−７ｂ２に接続されている。

グラウンド実装電極２１−３ｄ、２１−４ｄ、２１−５ｄ、２１−６ｄは、第４の配線４４を介して複数のグラウンド端子電極２４−８に接続されている。これら端子電極２４−３ａ，２４−３ｂ，２４−３ｃ１，２４−３ｃ２，２４−４ａ，２４−４ｂ，２４−４ｃ１，２４−４ｃ２，２４−５ａ，２４−５ｂ，２４−５ｃ１，２４−５ｃ２，２４−６ａ，２４−６ｂ，２４−６ｃ１，２４−６ｃ２，２４−７ａ，２４−７ｂ１，２４−７ｂ２，２４−８は、実装基板２の裏面２Ｂにおいて、等間隔にマトリクス状に配列されている。

本実施形態においては、図２に示すように、複数のデュプレクサチップ３〜６のそれぞれにおいて、アンテナ端子３ａ、４ａ、５ａ、６ａと、送信側信号端子３ｂ、４ｂ、５ｂ、６ｂと、受信側信号端子３ｃ１，３ｃ２，４ｃ１，４ｃ２，５ｃ１，５ｃ２，６ｃ１，６ｃ２とは、短辺２ｃ、２ｄの延びる方向であるｙ方向において異なる位置に設けられている。また、裏面２Ｂにおいて、アンテナ端子電極２４−３ａ、２４−４ａ、２４−５ａ、２４−６ａと、送信側端子電極２４−３ｂ、２４−４ｂ、２４−５ｂ、２４−６ｂと、受信側端子電極２４−３ｃ１，２４−３ｃ２，２４−４ｃ１，２４−４ｃ２，２４−５ｃ１，２４−５ｃ２，２４−６ｃ１，２４−６ｃ２とも、ｙ方向において異なる位置に設けられている。裏面２Ｂにおいて、アンテナ端子電極２４−３ａ、２４−４ａ、２４−５ａ、２４−６ａと、送信側端子電極２４−３ｂ、２４−４ｂ、２４−５ｂ、２４−６ｂと、受信側端子電極２４−３ｃ１，２４−３ｃ２，２４−４ｃ１，２４−４ｃ２，２４−５ｃ１，２４−５ｃ２，２４−６ｃ１，２４−６ｃ２とのそれぞれは、長辺２ａ、２ｂの延びる方向であるｘ方向に沿って配列されている。

そして、アンテナ端子３ａ、４ａ、５ａ、６ａと、送信側信号端子３ｂ、４ｂ、５ｂ、６ｂと、受信側信号端子３ｃ１，３ｃ２，４ｃ１，４ｃ２，５ｃ１，５ｃ２，６ｃ１，６ｃ２とのｙ方向における配列順番と、アンテナ端子電極２４−３ａ、２４−４ａ、２４−５ａ、２４−６ａと、送信側端子電極２４−３ｂ、２４−４ｂ、２４−５ｂ、２４−６ｂと、受信側端子電極２４−３ｃ１，２４−３ｃ２，２４−４ｃ１，２４−４ｃ２，２４−５ｃ１，２４−５ｃ２，２４−６ｃ１，２４−６ｃ２とのｙ方向における配列順番とが対応している。

すなわち、互いに接続されている送信側信号端子３ｂ、４ｂ、５ｂ、６ｂと送信側端子電極２４−３ｂ、２４−４ｂ、２４−５ｂ、２４−６ｂとがｙ方向の最もｙ１側に位置している。互いに接続されている受信側信号端子３ｃ１，３ｃ２，４ｃ１，４ｃ２，５ｃ１，５ｃ２，６ｃ１，６ｃ２と受信側端子電極２４−３ｃ１，２４−３ｃ２，２４−４ｃ１，２４−４ｃ２，２４−５ｃ１，２４−５ｃ２，２４−６ｃ１，２４−６ｃ２とがｙ方向の最もｙ２側に位置している。互いに接続されているアンテナ端子３ａ、４ａ、５ａ、６ａとアンテナ端子電極２４−３ａ、２４−４ａ、２４−５ａ、２４−６ａとがｙ方向の中央に位置している。このため、第１の配線４１ａ〜４１ｄ、第２の配線４２ａ〜４２ｄ及び第３の配線４３ａ〜４３ｄを短くし得る。よって、第１の配線４１ａ〜４１ｄ、第２の配線４２ａ〜４２ｄ及び第３の配線４３ａ〜４３ｄに起因して生成する寄生容量を小さくすることができる。

それに対して、例えば、図１１〜図１３に示す比較例のように、アンテナ端子電極２４−３ａ、２４−４ａ、２４−５ａ、２４−６ａを第１の短辺２ｃに沿って配列し、送信側端子電極２４−３ｂ、２４−４ｂ、２４−５ｂ、２４−６ｂを第１の長辺２ａに沿って配列し、受信側端子電極２４−３ｃ１，２４−３ｃ２，２４−４ｃ１，２４−４ｃ２，２４−５ｃ１，２４−５ｃ２，２４−６ｃ１，２４−６ｃ２を第２の長辺２ｂに沿って配列した場合は、アンテナ端子３ａ、４ａ、５ａ、６ａと、送信側信号端子３ｂ、４ｂ、５ｂ、６ｂと、受信側信号端子３ｃ１，３ｃ２，４ｃ１，４ｃ２，５ｃ１，５ｃ２，６ｃ１，６ｃ２とのｙ方向における配列順番と、アンテナ端子電極２４−３ａ、２４−４ａ、２４−５ａ、２４−６ａと、送信側端子電極２４−３ｂ、２４−４ｂ、２４−５ｂ、２４−６ｂと、受信側端子電極２４−３ｃ１，２４−３ｃ２，２４−４ｃ１，２４−４ｃ２，２４−５ｃ１，２４−５ｃ２，２４−６ｃ１，２４−６ｃ２とのｙ方向における配列順番とが対応しない。このため、第１の配線４１ａ〜４１ｄ、第２の配線４２ａ〜４２ｄ及び第３の配線４３ａ〜４３ｄが長くなってしまう。よって、第１の配線４１ａ〜４１ｄ、第２の配線４２ａ〜４２ｄ及び第３の配線４３ａ〜４３ｄに起因して大きな寄生容量が生じてしまう。また、第１の配線４１ａ〜４１ｄ、第２の配線４２ａ〜４２ｄ及び第３の配線４３ａ〜４３ｄが長くなるため、デュプレクサモジュールの特性インピーダンスが大きくずれてしまう。このため、デュプレクサモジュールの通過帯域におけるリターンロスが大きくなってしまう。

それに対して本実施形態では、上述のように、第１の配線４１ａ〜４１ｄ、第２の配線４２ａ〜４２ｄ及び第３の配線４３ａ〜４３ｄを短くし得る。よって、デュプレクサモジュール１の特性インピーダンスのずれを小さくすることができる。従って、デュプレクサモジュール１の通過帯域におけるリターンロスを小さくすることができる。

また、本実施形態のように、端子電極をマトリクス状に配置することにより、比較例に比べて、各端子電極を大きくすることが可能となる。比較例では、アンテナ端子電極２４−３ａ、２４−４ａ、２４−５ａ、２４−６ａ、及び入力端子電極２４−７ａを実装基板２の第１の短辺２ｃ側に密集させなければならないため、各端子電極を大きくすることができない。しかし、本実施形態では、アンテナ端子電極２４−３ａ、２４−４ａ、２４−５ａ、２４−６ａ、及び入力端子電極２４−７ａを実装基板２の中央に配置することができるため、各端子電極を大きくし、端子電極間の距離を長くすることができる。したがって、本実施形態のデュプレクサモジュール１であれば、高度な表面実装技術は必要なく、端子電極間に寄生容量が発生しない。

１…デュプレクサモジュール
２…実装基板
２Ａ…実装面
２Ｂ…裏面
２ａ…第１の長辺
２ｂ…第２の長辺
２ｃ…第１の短辺
２ｄ…第２の短辺
３，４，５，６…デュプレクサチップ
３ａ、４ａ、５ａ、６ａ…アンテナ端子
３ｂ、４ｂ、５ｂ、６ｂ…送信側信号端子
３ｃ１，３ｃ２，４ｃ１，４ｃ２，５ｃ１，５ｃ２，６ｃ１，６ｃ２…受信側信号端子
３ｄ、４ｄ、５ｄ、６ｄ…グラウンド端子
７…受信フィルタチップ
７ａ…入力端子
７ｂ１，７ｂ２…出力端子
７ｃ…グラウンド端子
８…チップ部品
２１〜２４…電極層
２４−３ａ、２４−４ａ、２４−４ａ、２４−５ａ、２４−６ａ…アンテナ端子電極
２４−３ｂ、２４−４ｂ、２４−５ｂ、２４−６ｂ…送信側端子電極
２４−３ｃ１，２４−３ｃ２，２４−４ｃ１，２４−４ｃ２，２４−５ｃ１，２４−５ｃ２，２４−６ｃ１，２４−６ｃ２…受信側端子電極
２５〜２７…誘電体層
２８…レジスト層
３０…分波部
３１…受信フィルタ部
３１Ａ…受信側弾性波フィルタチップ
３２…送信フィルタ部
３２Ａ…送信側弾性波フィルタチップ
３３…配線基板
３３ａ…ダイアタッチ面
３３ｂ…裏面
３４…バンプ
３５…封止樹脂
３６…裏面端子
４１ａ〜４１ｅ…第１の配線
４２ａ〜４２ｄ…第２の配線
４３ａ〜４３ｅ…第３の配線
４４…第４の配線

Claims (5)

1. アンテナに接続されるアンテナ端子と、送信側信号端子と、受信側信号端子と、前記アンテナ端子と前記送信側信号端子との間に接続されている送信フィルタ部と、前記アンテナ端子と前記受信側信号端子との間に接続されている受信フィルタ部とを有する複数の分波部を備える高周波モジュールであって、
   第１の方向に沿って延びる第１及び第２の長辺と、前記第１の方向に対して垂直な第２の方向に沿って延びる第１及び第２の短辺とを有する矩形状の実装基板と、
   前記実装基板の実装面上に実装されており、前記分波部が設けられた複数の分波器チップと、
   前記実装基板の実装面上に設けられており、前記アンテナ端子に接続されている複数のアンテナ側実装電極と、
   前記実装基板の実装面上に設けられており、前記送信側信号端子に接続されている複数の送信側実装電極と、
   前記実装基板の実装面上に設けられており、前記受信側信号端子に接続されている複数の受信側実装電極と、
   前記実装基板の裏面上に設けられている複数のアンテナ端子電極と、
   前記実装基板の裏面上に設けられている複数の送信側端子電極と、
   前記実装基板の裏面上に設けられている複数の受信側端子電極と、
   前記実装基板内に設けられており、前記アンテナ側実装電極と前記アンテナ端子電極とを接続している第１の配線と、
   前記実装基板内に設けられており、前記送信側実装電極と前記送信側端子電極とを接続している第２の配線と、
   前記実装基板内に設けられており、前記受信側実装電極と前記受信側端子電極とを接続している第３の配線と、
   を備え、
   前記複数の分波器チップは、前記第１の方向に沿って配列されており、
   前記複数の分波器チップのそれぞれにおいて、前記アンテナ端子、前記送信側信号端子及び前記受信側信号端子は、前記第２の方向において異なる位置に設けられており、
   前記複数のアンテナ端子電極と、前記複数の送信側端子電極と、前記複数の受信側端子電極とのそれぞれは、前記第２の方向の異なる位置において前記第１の方向に沿って配列されており、
   前記アンテナ端子、前記送信側信号端子及び前記受信側信号端子の前記第２の方向における配列順番と、前記アンテナ端子電極、前記送信側端子電極及び前記受信側端子電極の前記第２の方向における配列順番とが対応している、高周波モジュール。
2. 前記分波器チップを３つ以上備える、請求項１に記載の高周波モジュール。
3. 前記分波器チップは、前記送信フィルタ部及び前記受信フィルタ部の少なくとも一方に接続されているグラウンド端子をさらに有し、
   前記実装基板の実装面上に設けられており、前記グラウンド端子に接続されているグラウンド実装電極と、
   前記実装基板の裏面上に設けられているグラウンド端子電極と、
   前記グラウンド実装電極と、前記グラウンド端子電極とを接続している第４の配線と、をさらに備える、請求項１または２に記載の高周波モジュール。
4. 前記実装基板の裏面において、前記複数のアンテナ端子電極と、前記複数の送信側端子電極と、前記複数の受信側端子電極と、前記グラウンド端子電極とを含む複数の端子電極が等間隔にマトリクス状に配列されている、請求項３に記載の高周波モジュール。
5. 前記受信フィルタ部及び前記送信フィルタ部の少なくとも一方に接続されているインダクタ及びキャパシタの少なくとも一方を構成しており、前記実装基板の実装面上に実装されているチップ部品をさらに備える、請求項１〜４のいずれか一項に記載の高周波モジュール。

Images