JPWO2011125311A1 - 発光ダイオード素子および発光ダイオード装置 - Google Patents

発光ダイオード素子および発光ダイオード装置 Download PDF

Info

Publication number
JPWO2011125311A1
JPWO2011125311A1 JP2011526166A JP2011526166A JPWO2011125311A1 JP WO2011125311 A1 JPWO2011125311 A1 JP WO2011125311A1 JP 2011526166 A JP2011526166 A JP 2011526166A JP 2011526166 A JP2011526166 A JP 2011526166A JP WO2011125311 A1 JPWO2011125311 A1 JP WO2011125311A1
Authority
JP
Japan
Prior art keywords
emitting diode
type
electrode
light emitting
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011526166A
Other languages
English (en)
Other versions
JP4866491B2 (ja
Inventor
岩永　順子
順子 岩永
横川　俊哉
俊哉 横川
山田　篤志
篤志 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011526166A priority Critical patent/JP4866491B2/ja
Application granted granted Critical
Publication of JP4866491B2 publication Critical patent/JP4866491B2/ja
Publication of JPWO2011125311A1 publication Critical patent/JPWO2011125311A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

第１の領域２ａ、第２の領域２ｂおよび裏面２ｃを有するｎ型導電層２と、ｎ型導電層２の第１の領域２ａに設けられた活性層３およびｐ型導電層４と、ｐ型導電層４の主面上に設けられたｐ型電極５と、ｎ型導電層２を貫通し、ｎ型導電層２の第２の領域２ｂおよび裏面２ｃに開口を有するスルーホール８の内壁に設けられた絶縁膜１５と、前記スルーホール８の内部において、絶縁膜１５の表面に設けられた導電体部９と、第２の領域２ｂに設けられ、導電体部９と接するｎ型表面電極６と、ｎ型導電層２の裏面２ｃに設けられ、導電体部９と接するｎ型裏面電極７とを備える。

Description

本発明は発光ダイオード素子および発光ダイオード装置に関し、特に、スルーホールを有する発光ダイオード素子および発光ダイオード装置に関する。
Ｖ族元素として窒素（Ｎ）を有する窒化物半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。そのなかでも、窒化ガリウム系化合物半導体（ＧａＮ系半導体）の研究は盛んに行われ、青色発光ダイオード（ＬＥＤ）、緑色ＬＥＤ、ならびに、ＧａＮ系半導体を材料とする半導体レーザも実用化されている（例えば、特許文献１、２参照）。
窒化ガリウム系半導体は、ウルツ鉱型結晶構造を有している。図１は、ＧａＮの単位格子を模式的に示している。ＡｌaＧａbＩｎcＮ（０≦ａ，ｂ，ｃ≦１、ａ＋ｂ＋ｃ＝１）半導体の結晶では、図１に示すＧａの一部がＡｌおよび／またはＩｎに置換され得る。
図２は、ウルツ鉱型結晶構造の面を４指数表記（六方晶指数）で表すために一般的に用いられている４つの基本ベクトルａ1、ａ2、ａ3、ｃを示している。基本ベクトルｃは、［０００１］方向に延びており、この方向は「ｃ軸」と呼ばれる。ｃ軸に垂直な面（ｐｌａｎｅ）は「ｃ面」または「（０００１）面」と呼ばれている。なお、「ｃ軸」および「ｃ面」は、それぞれ、「Ｃ軸」および「Ｃ面」と表記される場合もある。
ウルツ鉱型結晶構造には、図３に示すように、ｃ面以外にも代表的な結晶面方位が存在する。図３（ａ）は、（０００１）面、図３（ｂ）は（１０−１０）面、図３（ｃ）は（１１−２０）面、図３（ｄ）は（１０−１２）面を示している。ここで、ミラー指数を表すカッコ内の数字の左に付された「−」は、「バー」を意味する。（０００１）面、（１０−１０）面、（１１−２０）面、および（１０−１２）面は、それぞれ、ｃ面、ｍ面、ａ面、およびｒ面である。ｍ面およびａ面はｃ軸（基本ベクトルｃ）に平行な「非極性面」であるが、ｒ面は「半極性面」である。
長年、窒化ガリウム系化合物半導体を利用した発光素子は、「ｃ面成長（ｃ−ｐｌａｎｅ ｇｒｏｗｔｈ）」によって作製されてきた。本明細書において、「Ｘ面成長」とは、六方晶ウルツ鉱構造のＸ面（Ｘ＝ｃ、ｍ、ａ、ｒなど）に垂直な方向にエピタキシャル成長が生じることを意味するものとする。Ｘ面成長において、Ｘ面を「成長面」と称する場合がある。また、Ｘ面成長によって形成された半導体の層を「Ｘ面半導体層」と称する場合もある。
ｃ面成長によって形成された半導体積層構造を用いて発光素子を製造すると、ｃ面が極性面であるため、ｃ面に垂直な方向（ｃ軸方向）に強い内部分極が生じる。分極が生じる理由は、ｃ面において、Ｇａ原子とＮ原子の位置がｃ軸方向にずれているからである。このような分極が発光部に生じると、キャリアの量子閉じ込めシュタルク効果が発生する。この効果により、発光部内におけるキャリアの発光再結合確率が下がるため、発光効率が低下してしまう。
このため、近年、ｍ面やａ面などの非極性面、またはｒ面などの半極性面上に窒化ガリウム系化合物半導体を成長させることが活発に研究されている。非極性面を成長面として選択できれば、発光部の層厚方向（結晶成長方向）に分極が発生しないため、量子閉じ込めシュタルク効果も生じず、潜在的に高効率の発光素子を作製できる。半極性面を成長面に選択した場合でも、量子閉じ込めシュタルク効果の寄与を大幅に軽減できる。
現在、製品として販売されている発光ダイオードは、ｃ面基板上にＧａＮ、ＩｎＧａＮ、ＡｌＧａＮなどのＧａＮ系半導体層をエピタキシャル成長して作製され発光ダイオード素子（ＬＥＤチップ）をサブマウント上に実装することにより作製される。発光ダイオード素子の平面サイズ（基板主面の平面的なサイズ：以下、単に「チップサイズ」と称する）は、発光ダイオード素子の用途に応じて異なるが、典型的なチップサイズは、例えば３００μｍ×３００μｍ、あるいは１ｍｍ×１ｍｍである。
発光ダイオード素子の電極の配置には、大きく分けて２つのタイプがある。一つは、ｐ型電極（アノード電極）およびｎ型電極（カソード電極）を、それぞれ、発光ダイオード素子の表面および裏面に形成する「両面電極タイプ」である。もう一つは、ｐ型電極およびｎ型電極の両方を、発光ダイオード素子の表面側に形成する「表面電極タイプ」である。以下、これらの電極配置を有する従来の発光ダイオード素子の構成を説明する。
図４（ａ）は、両面電極タイプの発光ダイオード素子１１５を示す断面図、図４（ｂ）は、その上面図である。図４（ｃ）は、両面電極タイプの発光ダイオード素子１１５が実装基板１１２に搭載された状態を示す断面図である。図５（ａ）は、表面電極タイプの発光ダイオード素子１１４が実装基板１１２に搭載された状態を示す断面図、図５（ｂ）は、表面電極タイプの発光ダイオード素子１１４をｐ型電極（アノード電極）１０５およびｎ型表面電極（カソード電極）１０６側から見た図である。
図４（ａ）および図４（ｂ）に示す例では、ＧａＮからなるｎ型の基板１０１上に、ＧａＮからなるｎ型導電層１０２、ＩｎＧａＮおよびＧａＮの量子井戸からなる活性層１０３、ＧａＮからなるｐ型導電層１０４が積層されている。ｐ型導電層１０４上にｐ型電極１０５が形成され、基板１０１の裏面にｎ型裏面電極１０７が形成されている。この例では、活性層１０３から出た光が基板１０１の裏面から取り出されるため、ｎ型裏面電極１０７は透明電極材料から形成されている。ｎ型裏面電極１０７を不透明な導電材料から形成する場合は、ｎ型裏面電極１０７は、光を遮蔽しないように基板１０１の裏面の一部領域に形成される。ｎ型裏面電極１０７が透明な両面電極タイプの発光ダイオード素子を実装する場合、図４（ｃ）に示すように、ｐ型電極１０５が実装基板１１２側に位置するように配置させる。ｎ型裏面電極１０７上にはボンディングパッド１２２が設けられ、ボンディングパッド１２２は、ワイヤ１２３によって実装基板１１２と電気的に接続される。
図５（ａ）および図５（ｂ）に示す例では、ｐ型導電層１０４、活性層１０３、およびｎ型導電層１０２の一部が除去されて露出したｎ型導電層１０２上にｎ型表面電極１０６が形成されている。ｐ型電極１０５は、ｐ型導電層１０４上に形成されている。この例では、活性層１０３で発生した光は基板１０１の裏面から取り出される。そのため、このタイプの発光ダイオード素子を実装する場合、ｐ型電極１０５およびｎ型表面電極１０６が実装基板１１２側に位置するようにして実装する。
両面電極タイプの場合、ｐ型電極１０５とｎ型表面電極１０６との間における電気抵抗は、基板１０１の抵抗成分によって大きな影響を受けるため、基板１０１の抵抗は可能な限り低く抑えることが好ましい。ＧａＮ半導体は、ｐ型不純物よりもｎ型不純物が相対的に高い濃度でドープされるため、一般に、ｎ型の方が低抵抗を実現しやすい。このため、通常、基板１０１の導電型はｎ型に設定される。
また、表面電極タイプの場合でも、ｐ型電極１０５とｎ型表面電極１０６との間における電気抵抗が基板１０１の抵抗成分によって影響を受けるため、通常、基板１０１の導電型はｎ型に設定される。
上述の電極配置はｃ面の発光ダイオード素子で採用されてきたものである。
特開２００１−３０８４６２号公報 特開２００３−３３２６９７号公報
しかしながら、前記従来の構成では、入力電流が増加するにつれてコンタクト抵抗や導電層の抵抗によって、活性層にかかる電圧が低下し、電力効率が低下する。また、活性層からキャリアがあふれるために発生する暗電流や、導電層やコンタクト部分の抵抗に起因するチップの温度の上昇のために、内部量子効率が低下するという課題がある。
図４（ａ）から（ｃ）に示す両面電極タイプの発光ダイオード素子１１５では、ワイヤボンディングによってｎ型裏面電極１０７と実装基板１１２とが接続されている。発光ダイオード素子１１５は高出力動作時に発熱し、そのチップ温度は４００Ｋ近くになる。ワイヤボンディングの放熱性はバンプよりも低く、ワイヤボンディングによって実装された発光ダイオード素子１１５は、高温に加熱される。そのため、両面電極タイプの発光ダイオード素子１１５では、発熱時に、このワイヤボンディングの信頼性が低下するという問題が生じる。
また、図５に示す表面電極タイプの発光ダイオード素子１１４の場合は、高出力動作時に、ｎ型表面電極１０６周辺に多量の電流が集中する。そのため、電流密度の高い部分が発熱し、発光効率が低下するという問題が生じる。また、ｎ型導電層１０２の抵抗により、活性層１０３のうちｎ型表面電極１０６から遠い領域には、バイアスが印加されにくく、十分な電流が流れなかった。そのため、十分な発光強度を得られなかった。また、電流密度が不均一であるため、発光分布も不均一であった。
このように、両面電極タイプは、電流密度が均一で大電力を投入しやすい構造であるが、実装での信頼性が低いという課題を有している。一方、表面電極タイプは、バンプで実装するので高い信頼性を有するが、電流密度が不均一で大電力投入時に効率が悪いという課題を有する。
本発明は、上記の課題を解決するためになされたものであり、その目的は、コンタクト抵抗およびｎ型導電層内の抵抗を低下させ、チップ温度の上昇を抑制することにより、電力効率および内部量子効率の高い発光ダイオード素子を提供することにある。
本発明の他の目的は、発光分布の均一性を高め、実装基板との接続が良好で信頼性に優れた発光ダイオード素子を提供することにある。
本発明の発光ダイオード素子は、第１の表面領域、第２の表面領域および裏面を有し、窒化ガリウム系化合物からなる第１導電型の第１の半導体層と、前記第１の表面領域の上に設けられた第２導電型の第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に位置する活性層と、前記第２の半導体層の主面に設けられた第１の電極と、前記第１の半導体層を貫通し、前記第２の表面領域および前記裏面に開口を有するスルーホールの内壁に設けられた第１の絶縁膜と、前記スルーホールの内部において、前記第１の絶縁膜の表面に設けられた導電体部と、前記第２の表面領域の上に設けられ、前記導電体部と接する第２の電極と、前記第１の半導体層の前記裏面に設けられ、前記導電体部と接する第３の電極とを備える。
ある実施形態において、前記第１の半導体層は、半導体基板と、前記半導体基板の主面上に形成された窒化ガリウム系化合物半導体層とを有し、前記第１の半導体層の前記裏面は前記半導体基板の裏面であり、前記第１の表面領域および前記第２の表面領域は前記窒化ガリウム系化合物半導体層の表面上の領域である。
ある実施形態において、前記第２の表面領域のうち前記スルーホールの周囲に位置する領域には第２の絶縁膜が設けられ、前記第２の電極は、前記第２の絶縁膜上に設けられている。
ある実施形態において、前記第１の半導体層の主面に垂直な方向から見たとき、前記第３の電極は、前記第１の電極と重なる領域に設けられている。
ある実施形態において、前記第１の半導体層の主面に垂直な方向から見たとき、前記スルーホールは前記第１の半導体層の一辺に沿って設けられ、前記活性層は、前記第１の半導体層のうち前記スルーホールが設けられた領域の隣に、略四角形の平面形状で設けられている。
ある実施形態において、前記第１の半導体層の主面に垂直な方向から見たとき、前記第３の電極は、前記第１の電極と重なる領域に、互いに間隔をおいて配置されている。
ある実施形態において、前記スルーホール内には、前記導電体部に囲まれた空間が配置されている。
ある実施形態の前記第１の半導体層の前記裏面において前記スルーホールの周囲に位置する領域には第３の絶縁膜が設けられ、前記第３の電極は、前記第３の絶縁膜の裏面側に設けられている。
ある実施形態において、前記第１の表面領域および前記第２の表面領域はｍ面上の領域である。
ある実施形態において、前記第１の表面領域および前記第２の表面領域はｍ面以外の面上の領域である。
本発明の他の発光ダイオード素子は、主面および裏面を有する半導体基板と、前記半導体基板の主面上に形成された窒化ガリウム系化合物半導体層とを有する第１導電型の第１の半導体層と、前記窒化ガリウム系化合物半導体層の主面の上に設けられ、第２導電型の第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に位置する活性層と、前記第２の半導体層の主面における第１の領域に設けられた第１の電極と、前記第１の半導体層、前記第２の半導体層および前記活性層を貫通し、前記第２の半導体層の主面における第２の領域および前記半導体基板の前記裏面に開口を有するスルーホールの内壁に設けられた第１の絶縁膜と、前記スルーホールの内部において前記第１の絶縁膜の表面に設けられた導電体部と、前記第２の領域の上に設けられ、前記導電体部と接する第２の電極と、前記半導体基板の前記裏面に設けられ、前記導電体部と接する第３の電極とを備える。
ある実施形態において、前記第２の領域のうち前記スルーホールの周囲に位置する領域には第２の絶縁膜が設けられ、前記第２の電極は、前記第２の絶縁膜上に設けられている。
ある実施形態において、前記第１の半導体層の前記主面に垂直な方向から見たとき、前記第３の電極は、前記第１の電極と重なる領域に設けられている。
ある実施形態において、前記第１の半導体層の前記主面に垂直な方向から見たとき、前記スルーホールは前記第１の半導体層の一辺に沿って設けられ、前記活性層は、前記第１の半導体層のうち前記スルーホールが設けられた領域の隣に、略四角形の平面形状で設けられている。
ある実施形態において、前記第１の半導体層の前記主面に垂直な方向から見たとき、前記第３の電極は、前記第１の電極と重なる領域に、互いに間隔をおいて配置されている。
ある実施形態において、前記スルーホール内には、前記導電体部に囲まれた空間が配置されている。
ある実施形態の前記第１の半導体層の前記裏面において前記スルーホールの周囲に位置する領域には第３の絶縁膜が設けられ、前記第３の電極は、前記第３の絶縁膜の裏面側に設けられている。
ある実施形態において、前記窒化ガリウム系化合物半導体層の主面はｍ面である。
ある実施形態において、前記窒化ガリウム系化合物半導体層の主面はｍ面以外の面上の領域である。
本発明の発光ダイオード装置は、本発明の発光ダイオード素子と、実装基板とを備える発光ダイオード装置であって、前記第１の電極および前記第２の電極が配置されている側が前記実装基板に対向するように前記発光ダイオード素子は前記実装基板上に配置される。
本発明によると、第３の電極（ｎ型裏面電極）を設け、スルーホール内に設けられた導電体部によって第３の電極を第２の電極（ｎ型表面電極）と電気的に接続することにより、第１の半導体層と電極との接触面積を従来よりも大きくすることができる。これにより、第１の半導体層と電極との間のコンタクト抵抗を全体として低下させることができる。よって、活性層に印加される電圧を十分な大きさに維持し、電力効率を高めることができる。また、第３の電極と第１の電極が第１の半導体層を挟んで対向しているので、電流の殆どが第３の電極と第１の電極の間を均一に流れる。よって、従来の表面電極タイプの発光ダイオード素子と比較して、カソード電極周辺への電流の集中が緩和されるため、電流の不均一や発光の不均一を低減できる。
また、第１の電極から第３の電極に均一に電流を流すことが可能となるため、局所的な発熱が生じにくくなる。さらに、導電体部および第３の電極の熱伝導率は高いため、全体的に放熱が進行しやすくなる。これによって、活性層の温度の上昇が抑制されるため、発光効率および内部量子効率の低下が抑制される。
さらに、スルーホールと導電体部との間に第１の絶縁膜を設けることにより、第１の半導体層から導電体部に電流が流れるのを防ぐことができる。これにより、第３の電極に流れる電流が均一になり、発光のムラを低減することができる。
また、第２の電極をスルーホール内の導電体部に接触させているため、第２の電極の密着性を高めることができる。これにより、フリップチップ実装の工程において、電極剥がれの不良が生じにくくなる。
また、第２の電極が表面に設けられているため、半導体チップ裏面にワイヤをボンディングして実装する必要が無く、密着性の問題に起因するワイヤやパッド電極が剥がれる問題がなく、信頼性が向上する。
また、熱伝導率の高い導電体部を第１の半導体層に設けることにより、放熱性を高めることができる。これにより、活性層の温度の上昇が抑制されるため、発光効率および内部量子効率を向上させることができる。
また、第１の半導体層と導電体部との間に第１の絶縁膜を設けることにより、第１の半導体層と導電体部の熱膨張係数の差に起因して発生する応力を緩和することができる。これにより、スルーホール周辺のひび割れまたは剥離を防ぐことができる。
ＧａＮの単位格子を模式的に示す図である。 ウルツ鉱型結晶構造の面を４指数表記（六方晶指数）で表すために一般的に用いられている４つの基本ベクトルａ1、ａ2、ａ3、ｃを示す図である。 （ａ）は、（０００１）面、（ｂ）は（１０−１０）面、（ｃ）は（１１−２０）面、（ｄ）は（１０−１２）面を示す図である。 （ａ）は、両面電極タイプの発光ダイオード素子１１５を示す断面図、（ｂ）は、その上面図である。（ｃ）は、両面電極タイプの発光ダイオード素子１１５が実装基板１１２に搭載された状態を示す断面図である。 （ａ）は、表面電極タイプの発光ダイオード素子１１４が実装基板１１２に搭載された状態を示す断面図、（ｂ）は、表面電極タイプの発光ダイオード素子１１４をｐ型電極１０５およびｎ型表面電極１０６側から見た図である。 （ａ）は、本願発明者が発明した参考例の発光ダイオード装置１４Ａを示す断面図である。（ｂ）は、図６（ａ）に示す発光ダイオード素子１４の裏面を示す平面図である。（ｃ）は、発光ダイオード素子１４の主面を示す平面図である。 図６に示す発光ダイオード素子１４の発光レートのシミュレーション結果を示すグラフである。 （ａ）は、実施の形態１の発光ダイオード装置３１Ａを示す断面図である。（ｂ）は、図８（ａ）に示す発光ダイオード素子３０Ａの裏面を示す平面図である。（ｃ）は、発光ダイオード素子３０Ａの主面を示す平面図である。 （ａ）は、図８に示す発光ダイオード装置３１Ａの発光レートのシミュレーション結果を示すグラフであり、（ｂ）は、発光ダイオード装置３１Ａを想定したシミュレーションによって得られた結果である。 （ａ）は、実施の形態２の発光ダイオード装置３１Ｂを示す断面図である。（ｂ）は、図１０（ａ）に示す発光ダイオード素子３０Ｂの裏面を示す平面図である。（ｃ）は、発光ダイオード素子３０Ｂの主面を示す平面図である。 （ａ）は、実施の形態３の発光ダイオード装置３１Ｃを示す断面図である。（ｂ）は、図１１（ａ）に示す発光ダイオード素子３０Ｃの裏面を示す平面図である。（ｃ）は、発光ダイオード素子３０Ｃの主面を示す平面図である。 （ａ）は、実施形態４の第１の発光ダイオード装置３３Ａを示す断面図である。（ｂ）は、図１２（ａ）に示す発光ダイオード素子３２Ａの裏面を示す平面図である。（ｃ）は、発光ダイオード素子３２Ａの主面を示す平面図である。 （ａ）は、実施形態４の第２の発光ダイオード装置３３Ｂを示す断面図である。（ｂ）は、図１３（ａ）に示す発光ダイオード素子３２Ｂの裏面を示す平面図である。（ｃ）は、発光ダイオード素子３２Ｂの主面を示す平面図である。 （ａ）は、実施形態４の第３の発光ダイオード装置３３Ｃを示す断面図である。（ｂ）は、図１４（ａ）に示す発光ダイオード素子３２Ｃを示す平面図である。（ｃ）は、発光ダイオード素子３２Ｃの主面を示す平面図である。 図１２から図１４に示す本実施形態の第１、第２、第３の発光ダイオード装置３３Ａ、３３Ｂ、３３Ｃの発光レートのシミュレーション結果を示すグラフである。 （ａ）は、実施形態５の第１の発光ダイオード装置３５Ａを示す断面図である。（ｂ）は、図１６（ａ）に示す発光ダイオード素子３４Ａの裏面を示す平面図である。（ｃ）は、発光ダイオード素子３４Ａの主面を示す平面図である。 （ａ）は、実施形態５の第２の発光ダイオード装置３５Ｂを示す断面図である。（ｂ）は、図１７（ａ）に示す発光ダイオード素子３４Ｂの裏面を示す平面図である。（ｃ）は、発光ダイオード素子３４Ｂの主面を示す平面図である。 （ａ）は、実施形態５の第３の発光ダイオード装置３５Ｃを示す断面図である。（ｂ）は、図１８（ａ）に示す発光ダイオード素子３４Ｃの裏面を示す平面図である。（ｃ）は、発光ダイオード素子３４Ｃの主面を示す平面図である。 （ａ）は、実施形態６の第１の発光ダイオード装置３７Ａを示す断面図である。（ｂ）は、図１９（ａ）に示す発光ダイオード素子３６Ａの裏面を示す平面図である。（ｃ）は、発光ダイオード素子３６Ａの主面側の表面を示す図である。 （ａ）は、実施形態６の第２の発光ダイオード装置３７Ｂを示す断面図である。（ｂ）は、図２０（ａ）に示す発光ダイオード素子３６Ｂの裏面を示す平面図である。（ｃ）は、発光ダイオード素子３６Ｂの主面を示す平面図である。 （ａ）は、実施形態６の第３の発光ダイオード装置３７Ｃを示す断面図である。（ｂ）は、図２１（ａ）に示す発光ダイオード素子３６Ｃの裏面を示す平面図である。（ｃ）は、発光ダイオード素子３６Ｃの主面を示す平面図である。 格子形状のｎ型裏面電極７を示す平面図である。 （ａ）は、実施形態７の第１の発光ダイオード装置３９Ａを示す断面図である。（ｂ）は、図２３（ａ）に示す発光ダイオード素子３８Ａの裏面を示す平面図である。（ｃ）は、発光ダイオード素子３８Ａの主面を示す平面図である。 （ａ）は、実施形態７の第２の発光ダイオード装置３９Ｂを示す断面図である。（ｂ）は、図２４（ａ）に示す発光ダイオード素子３８Ｂの裏面を示す平面図である。（ｃ）は、発光ダイオード素子３８Ｂの主面を示す平面図である。 （ａ）は、実施形態７の第３の発光ダイオード装置３９Ｃを示す断面図である。（ｂ）は、図２５（ａ）に示す発光ダイオード素子３８Ｃの裏面を示す平面図である。（ｃ）は、発光ダイオード素子３８Ｃの主面を示す平面図である。 （ａ）は、実施の形態８の第１の発光ダイオード装置４１Ａを示す断面図である。（ｂ）は、図２６（ａ）に示す発光ダイオード素子４０Ａの裏面を示す平面図である。（ｃ）は、図２６（ａ）に示す発光ダイオード素子４０Ａの主面を示す平面図である。 （ａ）は、実施の形態８の第２の発光ダイオード装置４１Ｂを示す断面図である。（ｂ）は、図２７（ａ）に示す発光ダイオード素子４０Ｂの裏面を示す平面図である。（ｃ）は、図２７（ａ）に示す発光ダイオード素子４０Ｂの主面を示す平面図である。 （ａ）は、実施の形態９の発光ダイオード装置５１Ａを示す断面図である。（ｂ）は、図２８（ａ）に示す発光ダイオード素子５０Ａの裏面を示す平面図である。（ｃ）は、発光ダイオード素子５０Ａの主面を示す平面図である。 （ａ）、（ｂ）は、図２８に示す発光ダイオード装置５１Ａの活性層３内のＡ−Ａ’断面に沿った温度分布、発光レートを示すグラフである。（ｃ）は、光出力の電流依存性を示すグラフである。 （ａ）は、実施の形態１０の発光ダイオード装置５１Ｂを示す断面図である。（ｂ）は、図３０（ａ）に示す発光ダイオード素子５０Ｂの裏面を示す平面図である。（ｃ）は、図３０（ａ）に示す発光ダイオード素子５０Ｂの主面を示す平面図である。 （ａ）は、実施の形態１１の発光ダイオード装置５１Ｃを示す断面図である。（ｂ）は、図３１（ａ）に示す発光ダイオード素子５０Ｃの裏面を示す平面図である。（ｃ）は、図３１（ａ）に示す発光ダイオード素子５０Ｃの主面を示す平面図である。 （ａ）は、実施の形態１２の発光ダイオード装置５１Ｄを示す断面図である。（ｂ）は、図３２（ａ）に示す発光ダイオード素子５０Ｄの裏面を示す平面図である。（ｃ）は、図３２（ａ）に示す発光ダイオード素子５０Ｄの主面を示す平面図である。 （ａ）は、実施の形態１３の第１の発光ダイオード装置５３Ａを示す断面図である。（ｂ）は、図３３（ａ）に示す発光ダイオード素子５２Ａの裏面を示す平面図である。（ｃ）は、図３３（ａ）に示す発光ダイオード素子５２Ａの主面を示す平面図である。 （ａ）は、実施の形態１３の第２の発光ダイオード装置５３Ｂを示す断面図である。（ｂ）は、図３４（ａ）に示す発光ダイオード素子５２Ｂの裏面を示す平面図である。（ｃ）は、図３４（ａ）に示す発光ダイオード素子５２Ｂの主面を示す平面図である。 図２８、図３１および図３３に示す発光ダイオード装置５１Ａ、５１Ｃ、５３Ａの発光レートのシミュレーション結果を示すグラフである。 （ａ）は、実施の形態１４の第１の発光ダイオード装置５５Ａを示す断面図である。（ｂ）は、図３６（ａ）に示す発光ダイオード素子５４Ａの裏面を示す平面図である。（ｃ）は、図３６（ａ）に示す発光ダイオード素子５４Ａの主面を示す平面図である。 （ａ）は、実施の形態１４の第２の発光ダイオード装置５５Ｂを示す断面図である。（ｂ）は、図３７（ａ）に示す発光ダイオード素子５４Ｂの裏面を示す平面図である。（ｃ）は、図３７（ａ）に示す発光ダイオード素子５４Ｂの主面を示す平面図である。 （ａ）は、実施形態１５の第１の発光ダイオード装置５７Ａを示す断面図である。（ｂ）は、図３８（ａ）に示す発光ダイオード素子５６Ａの裏面を示す平面図である。（ｃ）は、図３８（ａ）に示す発光ダイオード素子５６Ａの主面を示す平面図である。 （ａ）は、実施形態１５の第２の発光ダイオード装置５７Ｂを示す断面図である。（ｂ）は、図３９（ａ）に示す発光ダイオード素子５６Ｂの裏面を示す平面図である。（ｃ）は、図３９（ａ）に示す発光ダイオード素子５６Ｂの主面を示す平面図である。 （ａ）は、実施の形態１５の第３の発光ダイオード装置５７Ｃを示す断面図である。（ｂ）は、図４０（ａ）に示す発光ダイオード素子５６Ｃを示す平面図である。（ｃ）は、図４０（ａ）に示す発光ダイオード素子５６Ｃの主面を示す平面図である。 （ａ）は、実施の形態１５の第４の発光ダイオード装置５７Ｄを示す断面図である。（ｂ）は、図４１（ａ）に示す発光ダイオード素子５６Ｄの裏面を示す平面図である。（ｃ）は、図４１（ａ）に示す発光ダイオード素子５６Ｄの主面を示す平面図である。 （ａ）は、実施の形態１６の第１の発光ダイオード装置５９Ａを示す断面図である。（ｂ）は、図４２（ａ）に示す発光ダイオード素子５８Ａの裏面を示す平面図である。（ｃ）は、図４２（ａ）に示す発光ダイオード素子５８Ａの主面を示す平面図である。 （ａ）は、実施の形態１７の第２の発光ダイオード装置５９Ｂを示す断面図である。（ｂ）は、図４３（ａ）に示す発光ダイオード素子５８Ｂの裏面を示す平面図である。（ｃ）は、図４３（ａ）に示す発光ダイオード素子５８Ｂの主面を示す平面図である。 格子形状のｎ型裏面電極７を示す平面図である。 （ａ）は、実施形態１７の発光ダイオード装置６１Ａを示す断面図である。（ｂ）は、図４５（ａ）に示す発光ダイオード素子６０Ａの裏面を示す平面図である。（ｃ）は、発光ダイオード素子６０Ａの主面を示す平面図である。
上述したように、従来の構成では、コンタクト抵抗や導電層の抵抗に起因して、電力効率の低下やチップの温度の上昇が起こる。
特に、ｍ面ＧａＮ層を用いた場合は、ｃ面ＧａＮ層を用いた場合に比べてｎ型導電層の不純物濃度が低く、ｎ型導電層内の抵抗が高くなる。さらに、ｍ面ＧａＮ層では、その結晶構造に起因して、ｃ面ＧａＮよりもｎ型電極のコンタクト抵抗が高くなる傾向がある。これらの抵抗が高くなる結果、電力効率が低下し、発熱も起こりやすくなる。
以下では、まず、図６（ａ）から（ｃ）を用いて、ｍ面を主面とする参考例の発光ダイオード装置を説明する。その後、図７から図２７（実施の形態１から８）を用いて、ｍ面を主面に有する発光ダイオード装置を説明し、図２８から図４５（実施の形態９から１７）を用いて、ｍ面以外の面を主面に有する発光ダイオード装置を説明する。
図６（ａ）は、本願発明者が発明した参考例の発光ダイオード装置１４Ａを示す断面図である。図６（ｂ）は、図６（ａ）に示す発光ダイオード素子１４の裏面を示す平面図である。図６（ｃ）は、発光ダイオード素子１４の主面を示す平面図である。なお、図６（ａ）は、図６（ｃ）のＡ−Ａ’線に沿った断面図である。
図６（ａ）に示すように、参考例の発光ダイオード装置１４Ａは、実装基板１２の上に発光ダイオード素子（チップ）１４が搭載された構成を有する。発光ダイオード素子１４は、実装基板１２の上に、バンプ１０、１１を介して配置されている。バンプ１０は、発光ダイオード素子１４のｐ型電極５と実装基板１２とを接続し、バンプ１１は、発光ダイオード素子１４のｎ型表面電極６と実装基板１２とを接続している。
発光ダイオード素子１４は、ｎ型のＧａＮからなるｎ型導電層２と、ｎ型導電層２の主面２ｄの第１の領域２ａ（第１の表面領域）に設けられた活性層３と、活性層３の主面上に設けられ、ｐ型のＧａＮからなるｐ型導電層４とを有する。
活性層３は、例えば、ＩｎＧａＮおよびＧａＮの積層から構成される量子井戸構造を有する。ｎ型導電層２、活性層３、ｐ型導電層４は、いずれもｍ面成長によって形成されたエピタキシャル成長層である。ｎ型導電層２におけるｎ型不純物濃度は、例えば１×１０17ｃｍ-3以上１×１０18ｃｍ-3以下である。
図６（ｃ）に示すように、ｐ型導電層４の主面４ａ上にはｐ型電極５が設けられ、ｎ型導電層２の主面２ｄの第２の領域（第２の表面領域）２ｂにはｎ型表面電極６が設けられている。
ｎ型導電層２には、これを貫通するスルーホール８が設けられている。スルーホール８内には、Ｔｉ／Ａｌからなる導電体部（ｎ型貫通電極）９が埋め込まれている。導電体部９は、ｎ型導電層２の主面２ｄの第２の領域２ｂにおいて、ｎ型表面電極６に接している。一方、ｎ型導電層２の裏面２ｃには、導電体部９に接するようにｎ型裏面電極７が形成されている。図６（ｂ）に示すように、ｎ型導電層２の裏面２ｃにおいて、ｎ型裏面電極７は導電体部９を覆っている。ｎ型導電層２の主面２ｄに垂直な方向（ｙ方向）から見たとき、ｎ型裏面電極７は、ｎ型表面電極６に重なる部分だけではなく、活性層３を挟んでｐ型電極５に重なる部分にも設けられている。
スルーホール８の内壁は、ｍ面とは異なる面を含む。具体的には、スルーホール８の内壁は、ｃ面、ａ面の側面を含んでいる。＋ｃ面やａ面と導電体部９との間のコンタクト抵抗は、ｍ面がｎ型表面電極６に接する場合のコンタクト抵抗よりも低い。なお、本明細書の「ｍ面」、「ｃ面」、および「ａ面」は、各々の面に対して完全に平行な面である必要はなく、±５°の範囲内で各面から所定の方向に傾斜していてもよい。傾斜角度は、窒化物半導体層における実際の主面の法線と、各面（傾斜していない場合のｍ面、ｃ面、ａ面）の法線とが形成する角度により規定される。言い換えれば、本発明においては、「ｍ面」は、±５°の範囲内でｍ面（傾斜していない場合のｍ面）から所定の方向に傾斜している面を含む。ｃ面およびａ面についても同様とする。
発光ダイオード素子１４では、活性層３から出た光がｎ型導電層２の裏面２ｃから取り出されるため、ｎ型裏面電極７は、透明な導電材料から構成されている。ｎ型裏面電極７を不透明な導電材料から形成する場合は、光を遮蔽しないようにｎ型導電層２の裏面の一部領域のみに配置させる必要がある。
ｃ面やａ面と比較してｍ面のコンタクト抵抗は高いため、ｍ面を主面とする発光ダイオードでは、電力効率が低下したり、発熱して効率が低下する傾向がある。参考例に示す発光ダイオード素子１４では、スルーホール８の内部に電流の経路となる導電体部９を設けることによって、コンタクト抵抗を低減させている。なお、参考例の発光ダイオード素子１４は、国際公開第２０１１／０１０４３６号に記載されている。
図７は、図６に示す発光ダイオード素子１４の発光レートのシミュレーション結果を示すグラフである。図７に示すグラフは、図６（ｃ）における活性層３内のＡ−Ａ’断面に沿った発光レートを示す。このシミュレーションは、アノード電極幅が１００μｍの素子を想定して行った。図７のグラフの横軸は、Ａ−Ａ’断面のＡ’側のアノード電極端をｘ＝０μｍ、Ａ側のアノード電極端をｘ＝１００μｍとしたときの位置を示す。縦軸はｘ＝１００μｍのときの発光レートを１としたときの比の値である。
図７に示すように、コンタクト抵抗Ｒｃが、１×１０-3Ω/ｃｍ2、１×１０-4Ω/ｃｍ2、１×１０-5Ω/ｃｍ2のいずれのシミュレーション結果でも、ｐ型電極５（アノード電極）のうち導電体部９の近く（Ａ’側）のほうが、導電体部９から遠いほう（Ａ側）と比較して強く発光している。具体的には、ｘ＝１００のときの発光レートと比較したｘ＝０のときの発光レートは、コンタクト抵抗Ｒｃが１×１０-5Ω/ｃｍ2、１×１０-4Ω/ｃｍ2、１×１０-3Ω/ｃｍ2の場合には、それぞれ約５％、１０％、３０％増加している。この結果から、コンタクト抵抗Ｒｃが大きいほどこの発光のムラも大きくなることがわかる。
ｍ面ＧａＮ層（ｎ型導電層２）におけるｎ型不純物の濃度は、ｃ面ＧａＮ層におけるｎ型不純物と比較して低い。そのため、ｍ面を主面とする半導体層を有する発光ダイオード装置では、n型半導体層内の抵抗が高くなり、発光ムラも大きくなる。表示装置のバックライドなどに発光ダイオード素子を用いる場合には、発光の均一性が要求される。検討の結果、本願発明者は、発光ムラを低減することができる本願発明を考え出した。
以下、図面を参照しながら本発明による発光ダイオード装置の実施形態を説明する。
（実施の形態１）
図８（ａ）は、実施の形態１の発光ダイオード装置３１Ａを示す断面図である。図８（ｂ）は、図８（ａ）に示す発光ダイオード素子３０Ａの裏面を示す平面図である。図８（ｃ）は、発光ダイオード素子３０Ａの主面を示す平面図である。なお、図８（ａ）は、図８（ｃ）のＡ−Ａ’線に沿った断面図である。図８（ａ）から（ｃ）では、図６（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図８（ａ）に示すように、本実施形態の発光ダイオード装置３１Ａは、実装基板１２の上に発光ダイオード素子（チップ）３０Ａがバンプ１０、１１を介して搭載された構成を有する。発光ダイオード素子３０Ａは、主面を下にして実装基板１２上に搭載されている。バンプ１０は、発光ダイオード素子３０Ａのｐ型電極５と実装基板１２とを接続し、バンプ１１は、発光ダイオード素子３０Ａのｎ型表面電極６と実装基板１２とを接続している。
発光ダイオード素子３０Ａは、主面２ｄがｍ面であるｎ型のＧａＮからなるｎ型導電層（ｎ型半導体層）２と、ｎ型導電層２の主面２ｄにおける第１の領域２ａに設けられた半導体積層構造２１とを備える。説明の便宜上、ｎ型導電層２の主面２ｄを第１の領域２ａ（第１の表面領域）と第２の領域２ｂ（第２の表面領域）とに区画する。ｎ型導電層２の主面２ｄにおいて凹部２０の底辺を構成する部分を第２の領域２ｂと呼び、ｎ型導電層２の主面２ｄにおいて凹部２０の外部を第１の領域２ａと呼ぶ。半導体積層構造２１は、ｎ型導電層２の主面２ｄ上に設けられた活性層３と、活性層３の主面上に設けられ、ｐ型のＧａＮからなるｐ型導電層（ｐ型半導体層）４とを有する。活性層３は、例えば、ＩｎＧａＮおよびＧａＮの積層から構成される量子井戸構造を有する。ｎ型導電層２の全てまたは表面の層、活性層３、ｐ型導電層４は、いずれもｍ面成長によって形成されたエピタキシャル成長層である。ｎ型導電層２におけるｎ型不純物濃度は、例えば１×１０17ｃｍ-3以上１×１０18ｃｍ-3以下である。
図８（ｃ）に示すように、ｐ型導電層４の主面４ａには、ｐ型電極５が設けられている。一方、ｎ型導電層２の主面２ｄにおける第２の領域２ｂには、ｎ型表面電極６が設けられている。本実施形態において、ｐ型電極５は例えばＰｄ／Ｐｔ層からなり、ｎ型表面電極６は例えばＴｉ／Ａｌ層からなる。ただし、ｐ型電極５およびｎ型表面電極６の構成はこれらに限定されない。
ｎ型導電層２には、ｎ型導電層２を貫通するスルーホール８が設けられている。スルーホール８の内壁には、たとえばＳｉＯ2膜からなる絶縁膜１５がＧａＮを覆うように形成されている。さらに、スルーホール８における絶縁膜１５の内側には、たとえば、Ａｌからなる導電体部（ｎ型貫通電極）９が埋め込まれている。導電体部９は、ｎ型導電層２の主面２ｄの第２の領域２ｂにおいて、ｎ型表面電極６に接している。一方、ｎ型導電層２の裏面２ｃには、導電体部９に接するようにｎ型裏面電極７が形成されている。図８（ｂ）に示すように、ｎ型導電層２の裏面２ｃにおいて、ｎ型裏面電極７は導電体部９を覆っている。ｎ型裏面電極７は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明な材料から形成されている。ｎ型裏面電極７は、ｐ型電極５に対向する位置に配置されている。
ｍ面ＧａＮからなるｎ型導電層２は、たとえば、ｍ面のｎ型ＧａＮ基板（図示せず）に、エピタキシャル成長を用いて形成される。発光ダイオード素子３０Ａの主面側の製造工程が完了した後、裏面側から研磨やエッチングを行うことにより、ｎ型ＧａＮ基板を剥離する。図８（ａ）から（ｃ）に示す発光ダイオード素子３０Ａは、ｎ型ＧａＮ基板を全体的に除去することにより形成しているが、研磨またはエッチングによってｎ型ＧａＮ基板を薄くして、ｎ型ＧａＮ基板の一部を残してもよい。あるいは、サファイア基板など、ｎ型導電層２とは異なる材料からなる基板上にｍ面ＧａＮからなるｎ型導電層２をエピタキシャル成長した後、基板を剥離することもできる。ｎ型導電層２の厚さは、例えば３μｍから５０μｍの範囲にある。活性層３で発生した光は、ｎ型導電層２の裏面２ｃから取り出される。この場合、光取り出し効率を向上させるためには、ｎ型導電層２をできるだけ薄くしてｎ型導電層２による吸収損失を低減することが好ましい。発光ダイオード素子３０Ａの機械的強度を考慮して、ｐ型電極と接続されるｐ型電極側の配線およびｎ型電極と接続されるｎ型電極側の配線がパターニングされたＳｉ支持基板をチップの表面に貼り付けてチップのワレを防ぐなどの構造上の工夫がなされることもある。この場合の工程の一例は、素子表面側のプロセス完了後に、パターニングしたＳｉ支持基板を素子表面側に貼り付け、その後、基板を剥離するなどの薄層化の工程を行ってから、素子裏面のプロセスを行い、基板を分離して作製したチップを、実装基板に実装する。
キャリアのあふれ出し（オーバーフロー）を防いで発光効率を向上させる効果のあるオーバーフローストッパー層が、発光ダイオード素子３０Ａにおける活性層３とｐ型導電層４との間に挿入されてもよい。オーバーフローストッパー層は、例えばＡｌＧａＮ層からなる。ここではその図示および詳細な説明は省略するが、本実施形態ではこれらを必要に応じて構成に取り込むことができるものとする。
以下、図８を参照しながら、本実施形態の発光ダイオード素子３０Ａを製造する方法の好ましい一例を説明する。
まず、主面がｍ面のｎ型ＧａＮ基板（図示せず）を用意する。このｎ型ＧａＮ基板は、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法を用いて作製され得る。例えば、まずｃ面サファイア基板上に厚さ数ｍｍオーダの厚膜ＧａＮを成長する。その後、厚膜ＧａＮをｃ面に垂直なｍ面で切り出すことにより、ｍ面ＧａＮ基板が得られる。ＧａＮ基板の作製方法は、上記に限らず、例えばナトリウムフラックス法などの液相成長やアモノサーマル法などの融液成長方法を用いてバルクＧａＮのインゴットを作製し、それをｍ面で切り出す方法でも良い。このとき、ｍ面のｎ型ＧａＮ基板の濃度は、１×１０17ｃｍ-3から１×１０18ｃｍ-3であり、ｃ面は１×１０18ｃｍ-3から１×１０19ｃｍ-3であるので、ｃ面と比較すると低くなる。
本実施形態では、基板の上に、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により結晶層を順次形成していく。まず、ｎ型ＧａＮ基板上に、ｎ型導電層２として厚さ３〜５０μｍのＧａＮ層を形成する。具体的には、ｎ型ＧａＮ基板上に、例えば１１００℃でＴＭＧ（Ｇａ（ＣＨ3）3）、ＴＭＡ（Ａｌ（ＣＨ3）3）およびＮＨ3を供給することによってＧａＮ層を堆積する。このとき、ｎ型導電層２として、ＧａＮ層ではなく、ＡｌuＧａvＩｎwＮ層（ｕ≧０、ｖ≧０、ｗ≧０）を形成してもよい。なお、ｎ型ＧａＮ基板ではなく、他の基板を用いてもよい。
次に、ｎ型導電層２の上に、活性層３を形成する。活性層３は、例えば厚さ９ｎｍのＧａ0.9Ｉｎ0.1Ｎ井戸層と厚さ９ｎｍのＧａＮバリア層とが交互に積層された厚さ８１ｎｍのＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造を有している。Ｇａ0.9Ｉｎ0.1Ｎ井戸層を形成する際には、Ｉｎの取り込みを行うために、成長温度を８００℃に下げることが好ましい。
次に、ＴＭＧ、ＴＭＡ、ＮＨ3およびｐ型不純物としてＣｐ2Ｍｇ（シクロペンタジエニルマグネシウム）を供給することにより、厚さ７０ｎｍのＧａＮからなるｐ型導電層４を活性層３の上に形成する。ｐ型導電層４は、表面にｐ−ＧａＮコンタクト層（図示せず）を有していることが好ましい。ｐ型導電層４としては、ＧａＮ層ではなく例えばｐ−ＡｌＧａＮ層を形成してもよい。
上記のＭＯＣＶＤ法によるエピタキシャル成長工程が終了した後、塩素系ドライエッチングを行うことによりｐ型導電層４および活性層３の一部を除去して凹部２０を形成し、ｎ型導電層２における第２の領域２ｂを露出させる。
次に、例えばドライエッチングプロセスを用いて、スルーホール８を形成する。具体的には、ｐ型導電層４およびｎ型導電層２の主面２ｄにレジストマスクを形成した後、レジストマスクのうちスルーホール８を形成する部分に開口を形成する。このレジストマスクを用いてドライエッチングを行うことにより、ｎ型導電層２およびｎ型ＧａＮ基板にスルーホール８となる穴を形成することができる。ここでは、穴がｎ型ＧａＮ基板を貫通する前にドライエッチングを停止しておく。図８（ｂ）に示すように、スルーホール８は、ｎ型導電層２の主面２ｄに垂直な方向から見て四角形の形状を有するように形成される。スルーホール８の寸法（主面と平行な面における寸法）は、例えば１００μｍ×１００μｍとすることが好ましい。スルーホール８の角部は丸まっていてもよい。
次に、スルーホール８となる前述の穴の内壁および底面に沿って、例えばＳｉＯ2膜からなる絶縁膜１５をＣＶＤ法によって形成する。続いて、蒸着法またはスパッタ法によって、絶縁膜１５の上に、厚さ１００ｎｍのＡｌ層を形成し、その上からメッキ法によってＡｌ層をさらに形成する。これにより、Ａｌ層からなる導電体部９を形成する。導電体部９が断線しないよう、スルーホール８の主面と平行な面における寸法がスルーホール８の垂直な面における寸法と同等以上になるように設定することが望ましい。
絶縁膜１５は、スルーホール８の内壁の全体を必ずしも覆っている必要はないが、スルーホール８の内壁を構成するｎ型導電層２と導電体部９とを絶縁するという目的から、ある程度一様な連続した膜であることが好ましい。絶縁膜１５の厚さは、１００ｎｍ以上１μｍ以下であることが好ましい。絶縁膜１５の厚さが１００ｎｍ以上であることにより、ｎ型導電層２と導電体部９との間を確実に絶縁することができる。また、絶縁膜１５の厚さが１μｍ以下であることにより、生じる応力を許容範囲内に抑えることができる。絶縁膜１５の材料は、シリコン酸化膜でなくてもよく、例えば、シリコーン、シリコン窒化膜またはアルミナイトライド（ＡｌＮ）を用いることができる。絶縁膜１５としてシリコーンを用いる場合には、シリコーンはスピンナーを用いて塗布することによって形成することができる。シリコン窒化膜は、ＣＶＤ法などによって形成することができる。アルミナイトライドは、スパッタ法などによって形成することができる。アルミナイトライドは、ｎ型導電層２を構成するＧａＮ層や導電体部９を構成するアルミニウムとなじみやすく、また、熱伝導率が高いという利点がある。
次いで、ｎ型導電層２の第２の領域２ｂに、例えば厚さ１０ｎｍのＴｉ層および厚さ１００ｎｍのＡｌ層からなるｎ型表面電極６を形成する。ｎ型表面電極６は、導電体部９に接するように形成する。一方、ｐ型導電層４の主面４ａには、例えば厚さ７ｎｍのＰｄ層および厚さ７０ｎｍのＰｔ層からなるｐ型電極５を形成する。
次に、スルーホール８となる前述の穴の底面に形成された絶縁膜１５が露出するようにｎ型ＧａＮ基板を研磨法やエッチング法で除去する。次いで、前述の穴の底面に形成された絶縁膜１５を除去し、導電体部９を露出させる。その後、蒸着法等によって、ｎ型導電層２の裏面２ｃに、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等などの透明材料からなるｎ型裏面電極７を形成する。
その後、必要に応じて５０℃から６５０℃程度の温度で５分から２０分程度の熱処理を行う。この熱処理により、ｎ型導電層２とｎ型表面電極６およびｎ型裏面電極７との間のコンタクト抵抗を低減することができる。
上記の記載は、好ましい実施形態の一例を説明するものに過ぎず、本発明は、上記の記載に限定されない。
図９（ａ）は、図８に示す発光ダイオード装置３１Ａの発光レートのシミュレーション結果を示すグラフである。図９（ａ）に示すグラフは、図８（ｃ）における活性層３内のＡ−Ａ’断面に沿った発光レートを示す。なお、図９（ａ）には、図６に示す発光ダイオード装置１４Ａのシミュレーション結果を参考例として示す。このシミュレーションは、図７に結果を示すシミュレーションと同様に、アノード電極幅が１００μｍの素子を想定して行った。図９（ａ）のグラフの横軸は、Ａ−Ａ’断面のＡ’側のアノード電極端をｘ＝０μｍ、Ａ側のアノード電極端をｘ＝１００μｍとしたときの位置を示す。縦軸はｘ＝１００μｍのときの発光レートを１としたときの比の値である。
図９（ａ）に示すように、参考例では、貫通電極の近くの発光レートが高く、均一な発光が得られなかったが、本実施形態では、発光の均一性が向上していることがわかる。最も強く発光している箇所で参考例と比較すると、本実施形態ではおよそ８％の改善が確認できる。
図９（ｂ）は、図８に示す発光ダイオード装置３１Ａの光出力の電流依存性を示すグラフである。図９（ｂ）は、発光ダイオード装置３１Ａを想定したシミュレーションによって得られた結果である。このシミュレーションは、アノード電極幅が１００μｍの素子を想定して行った。図９（ｂ）には、比較のため、図５に示す従来の発光ダイオード素子１１４、および、図６に示す参考例のシミュレーション結果を示している。図９（ｂ）に示す結果は、図５に示すそれぞれの発光ダイオード素子に、同じバイアスを印加することにより得た。
また、図９（ｂ）に示すように、従来の構造では、アノード電流値Ｉａが１Ａ以上になった辺りから出力が低下しはじめているが、本発明の実施の形態にかかる構造では、同程度の電流で、参考例と同程度の光出力がえられていることがわかる。このように、本実施形態によると、十分な光出力が得られている。
本実施形態によると、ｎ型裏面電極７を設け、スルーホール８内に設けられた導電体部９によってｎ型裏面電極７をｎ型表面電極６と電気的に接続することにより、ｎ型の半導体層と電極との接触面積を従来よりも大きくすることができる。これにより、ｎ型の半導体層と電極との間のコンタクト抵抗を全体として低下させることができる。また、ｎ型裏面電極７とｐ型電極５が活性層３をはさんで同程度の間隔で対向しているので、ｎ型表面電極６から離れた活性層３の電圧がｎ型の半導体層の抵抗によって低下することがない。よって、活性層３に印加される電圧を十分な大きさに維持し、電力効率を高めることができる。さらに、コンタクト抵抗に起因する熱が発生しにくくなると共に、ｎ型の半導体層と電極との接触面積を大きくすることによってチップ内の熱の放出が促進される。これにより、活性層３の温度の上昇が抑制されるため、発光効率および内部量子効率を向上させることができる。
ｍ面を主面とするｎ型導電層２にスルーホール８を設けると、スルーホール８の内壁に、ｍ面とは異なる面、具体的には、＋ｃ面やａ面があらわれる。＋ｃ面やａ面上のコンタクト抵抗は、ｍ面上のコンタクト抵抗よりも低いため、スルーホール８の内壁に絶縁膜１５が設けられていない参考例（図６に示す）では、スルーホール８の内壁のｎ型導電層２と導電体部９との間に電流が流れやすい。このとき、参考例では、スルーホール８の内壁の半導体と導電体部９とのコンタクト抵抗を均一に形成することが難しく、コンタクト抵抗のばらつきは電流密度のばらつきとなり、発光の不均一および素子間ばらつきを引き起こしやすい。前述したように、ｍ面ＧａＮのｎ型不純物濃度はｃ面ＧａＮと比較して低くコンタクト抵抗が大きくなりやすいので、発光のムラが大きくなりやすい。また、コンタクト抵抗の小さい貫通電極周辺に電流が集中しやすいため、貫通電極近傍のアノード電極部分の発光強度が強くなり、均一な発光が得られにくい。
本実施形態では、スルーホール８と導電体部９の間に絶縁膜１５を設けることにより、ｎ型導電層２から導電体部９に電流が流れるのを防ぐことができる。よって、殆どの電流がｐ型電極５からｎ型裏面電極７に流れ、活性層３における電流密度がより均一になる。このように、本実施形態によると、活性層３のうちスルーホール８の周辺に位置する部分の発光強度が強くなることによる発光の不均一を低減することができる。
また、ｃ面ＧａＮと比較して、ｍ面ＧａＮと電極との密着性は低く、剥がれが生じやすかった。そのため、ｍ面ＧａＮを用いた発光素子をバンプやワイヤを用いて実装するときに、電極が剥がれるなどの課題があった。本実施形態では、ｎ型表面電極６をｎ型導電層２だけでなく導電体部９にも接触させている。ｎ型導電層２よりも導電体部９のほうがｎ型表面電極６との密着性が高いため、ｎ型表面電極６を導電体部９に接触させることにより、ｎ型表面電極６を剥がれにくくすることができる。これにより、例えば、バンプ１１をｎ型表面電極６に接触させるフリップチップ実装の際に、電極剥がれの不良が生じにくくなる。
また、熱伝導率のよい導電体部９がｎ型導電層２を貫いているので、放熱性が高くなる。これにより、活性層３の温度の上昇が抑制されるため、発光効率および内部量子効率を向上させることができる。ｍ面ＧａＮのキャリア濃度はｃ面ＧａＮと比較して低いため、熱伝導率が大きくなる。そのため、ｍ面ＧａＮでは、発熱による内部量子効率の低下が小さく、高出力動作に優位性がある。たとえば、キャリア濃度が１．５×１０17ｃｍ-3、１．０×１０18ｃｍ-3、３．０×１０18ｃｍ-3、のときの熱伝導率はそれぞれ１．６８Ｗ／ｃｍＫ、１．３８Ｗ／ｃｍＫ、１．１０Ｗ／ｃｍＫであり、ｍ面ＧａＮのキャリア濃度は、１．０×１０17ｃｍ-3から１．０×１０18ｃｍ-3であり、ｃ面ＧａＮのキャリア濃度はそれ以上である。
また、ＧａＮとＡｌの線膨張率は、それぞれ、３〜６×１０-6／Ｋ、２３×１０-6／Ｋである。ＧａＮ発光ダイオードは発熱しやすく、１００Ｋ近く、チップ温度が上昇することもある。高出力動作によって熱が発生すると、導電体部９が膨張して、ｎ型導電層２のうちスルーホール８の周辺に位置する部分に強い応力がかかり、ひび割れまたは剥離が生じやすい。本実施形態では、スルーホール８を設けるｎ型導電層２と導電体部９との間に絶縁膜１５が設けられているので、ひび割れまたは剥離を防止することができる。たとえば、ＳｉＯ2膜からなる絶縁膜を設けた場合、ＳｉＯ2膜は、線膨張率が０．５×１０-6／Ｋと小さいので膨張しにくい。また、ＳｉＯ2膜の弾性率ｇは８ＧＰａであり、ＧａＮの３００ＧＰａ、Ａｌの７０ＧａＰと比較して小さい。したがって、ＳｉＯ2膜は緩衝層として機能することができる。
（実施の形態２）
図１０（ａ）は、実施の形態２の発光ダイオード装置３１Ｂを示す断面図である。図１０（ｂ）は、図１０（ａ）に示す発光ダイオード素子３０Ｂの裏面を示す平面図である。図１０（ｃ）は、発光ダイオード素子３０Ｂの主面を示す平面図である。なお、図１０（ａ）は、図１０（ｃ）のＡ−Ａ’線に沿った断面図である。図１０（ａ）から（ｃ）では、図８（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図１０（ａ）に示すように、本実施形態の発光ダイオード装置３１Ｂでは、ｎ型導電層２の主面２ｄにおける第２の領域２ｂ（ｎ型導電層２のうちスルーホール８の周囲に位置する部分）上に、絶縁膜１６が設けられている。ｎ型導電層２の主面２ｄにおける第２の領域２ｂ上には、絶縁膜１６を介してｎ型表面電極６が配置されている。絶縁膜１６は、スルーホール８の内表面を覆う絶縁膜１５と同工程において形成してもよいし、別工程において形成してもよい。同工程において形成する場合には、スルーホール８を形成した後に、シリコン酸化膜を形成するためのＣＶＤ法などを行う。これにより、ｎ型導電層２の第２の領域２ｂとスルーホール８の内壁に、シリコン酸化膜からなる絶縁膜１５、１６が形成される。また、ｐ型導電層４の主面４ａのうちｐ型電極５が形成される領域以外の領域には、絶縁膜が残っていてもよい。
本実施形態は、絶縁膜１６およびｎ型表面電極６の配置以外は実施の形態１と同様の構成を有する。ここでは、その構成についての説明は省略する。また、本実施形態によって得られる効果のうち、実施の形態１と同様の効果については、説明を省略する。
実施の形態１では、ｐ型電極５からｎ型表面電極６に向って電流が流れる。ｐ型電極５からｎ型表面電極６までの距離は短いため、この二つの電極間の電流成分が大きくなり、全体としての発光出力は大きくなるものの、活性層３のうちｎ型表面電極６に近い領域の発光強度が強くなって発光分布が不均一になる。本実施形態では、ｎ型導電層２とｎ型表面電極６との間に絶縁膜１６を設けることによって、ｎ型導電層２からｎ型表面電極６に電流が流れなくなる。これにより、電流は全てｐ型電極５からｎ型裏面電極７に流れ、電流密度がより均一になり、より均一な発光分布が得られる。ｎ型表面電極６がｐ型電極５の近くに形成されている場合は、絶縁膜１６を設けることによる発光分布の均一化の効果が特に大きい。本実施形態は、発光強度よりも発光分布の均一さを重視する用途に特に適している。
また、ｎ型表面電極６は、絶縁膜１６および導電体部９の上に設けられる。ｎ型導電層２よりも絶縁膜１６のほうがｎ型表面電極６との密着性が高いため、本実施形態では、ｎ型表面電極６がより剥がれにくくなる。一般的に、フリップチップ実装でバンプを形成するときに、電極が剥がれるなどの課題があるが、本実施形態では、この課題を克服することができる。
なお、本実施の形態では、導電体部９とｎ型導電層２の間に絶縁膜１５のある構造を示したが、絶縁膜１５を有さない構造において絶縁膜１６を設けてもよい。
（実施の形態３）
図１１（ａ）は、実施の形態３の発光ダイオード装置３１Ｃを示す断面図である。図１１（ｂ）は、図１１（ａ）に示す発光ダイオード素子３０Ｃの裏面を示す平面図である。図１１（ｃ）は、発光ダイオード素子３０Ｃの主面を示す平面図である。なお、図１１（ａ）は、図１１（ｃ）のＡ−Ａ’線に沿った断面図である。図１１（ａ）から（ｃ）では、図１０（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図１１（ａ）に示すように、本実施の形態では、凹部２０（図１０（ａ）等に示す）が設けられていない。スルーホール８は、ｎ型導電層２だけでなく、活性層３およびｐ型導電層４をも貫いている。
絶縁膜１５は、スルーホール８の内壁を構成するｎ型導電層２、活性層３およびｐ型導電層４の内壁に設けられている。さらに、スルーホール８における絶縁膜１５の内側には、導電体部９が埋め込まれている。
ｐ型導電層４の主面のうちスルーホール８の周囲を囲む領域（第２の領域４ｄ）には絶縁膜１６が設けられている。一方、ｐ型導電層４の主面における第１の領域４ｃには、ｐ型電極５が設けられている。図１１（ｃ）に示すように、第２の領域４ｄは、ｐ型導電層４の四角形の主面における１つの角部に配置された領域であり、第１の領域４ｃは、ｐ型導電層４の主面において第２の領域４ｄ以外の領域である。絶縁膜１６は、絶縁膜１５と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。絶縁膜１６の厚さは、１００ｎｍ以上５００ｎｍ以下であることが好ましい。
ｐ型導電層４の主面側の表面に露出する導電体部９の上から導電体部９の周囲を囲む絶縁膜１６の上にかけて、ｎ型表面電極６が設けられている。絶縁膜１５、１６によって、ｎ型表面電極６および導電体部９は、活性層３およびｐ型導電層４から電気的に絶縁されている。
本実施形態において実施の形態２と同様の構成についての説明は省略する。また、本実施形態によって得られる効果のうち、実施の形態２と同様の効果については、説明を省略する。
本実施形態によると、絶縁膜１５、１６によってｎ型表面電極６および導電体部９を活性層３およびｐ型導電層４から電気的に絶縁できるため、凹部２０（図８（ａ）等に示す）を形成する必要がない。したがって、工程の簡略化が可能になる。
また、実装側の面（発光ダイオード素子３０Ｃの主面）が平坦になり、段差がなくなるので、フリップチップ実装する際に、ｎ型表面電極６、ｐ型電極５のどちらに対しても同じ高さのバンプを使用することができ、実装を簡単化することができる。
また、段差部分での形状不良や電界集中を防ぐことができるので、段差部分で発生するリーク電流や破壊による不良もなくなり、信頼性と歩留まりが向上する。
（実施の形態４）
次に、図１２（ａ）から図１４（ｃ）を用いて、本発明による発光ダイオード装置の実施の形態４を説明する。実施の形態１から３では、基板（図示せず）の上にｎ型半導体層２ｅを形成した後、基板が全体的に除去されていた。本実施形態では、基板が全体的には除去されず、基板（の全体または一部）が残ってｎ型導電層２が形成されている。
図１２（ａ）は、実施形態４の第１の発光ダイオード装置３３Ａを示す断面図である。第１の発光ダイオード装置３３Ａは、実施の形態１の発光ダイオード装置３１Ａの変形例である。図１２（ｂ）は、図１２（ａ）に示す発光ダイオード素子３２Ａの裏面を示す平面図である。図１２（ｃ）は、発光ダイオード素子３２Ａの主面を示す平面図である。図１２（ａ）から（ｃ）に示す第１の発光ダイオード装置３３Ａは、ＧａＮから形成されたｎ型基板１を有する。ｎ型基板１の主面１ａにはｎ型半導体層２ｅが設けられ、ｎ型基板１の裏面１ｂにはｎ型裏面電極７が設けられている。スルーホール８は、ｎ型半導体層２ｅだけではなく、ｎ型基板１も貫通している。スルーホール８の内壁を構成するｎ型半導体層２ｅおよびｎ型基板１は、絶縁膜１５によって覆われている。それ以外の第１の発光ダイオード装置３３Ａの構成は、図８（ａ）から（ｃ）に示す発光ダイオード装置３１Ａと同様である。図１２（ａ）から（ｃ）では、図８（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図１３（ａ）は、実施形態４の第２の発光ダイオード装置３３Ｂを示す断面図である。第２の発光ダイオード装置３３Ｂは、実施の形態２の発光ダイオード装置３１Ｂの変形例である。図１３（ｂ）は、図１３（ａ）に示す発光ダイオード素子３２Ｂの裏面を示す平面図である。図１３（ｃ）は、発光ダイオード素子３２Ｂの主面を示す平面図である。図１３（ａ）から（ｃ）に示す第２の発光ダイオード装置３３Ｂは、ｎ型基板１を有する。ｎ型基板１の主面１ａにはｎ型半導体層２ｅが設けられ、ｎ型基板１の裏面１ｂにはｎ型裏面電極７が設けられている。スルーホール８は、ｎ型半導体層２ｅだけではなく、ｎ型基板１も貫通している。スルーホール８の内壁を構成するｎ型半導体層２ｅおよびｎ型基板１は、絶縁膜１５によって覆われている。それ以外の第２の発光ダイオード装置３３Ｂの構成は、図１０（ａ）から（ｃ）に示す発光ダイオード装置３１Ｂと同様である。図１３（ａ）から（ｃ）では、図１０（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図１４（ａ）は、実施形態４の第３の発光ダイオード装置３３Ｃを示す断面図である。第３の発光ダイオード装置３３Ｃは、実施の形態３の発光ダイオード装置３１Ｃの変形例である。図１４（ｂ）は、図１４（ａ）に示す発光ダイオード素子３２Ｃを示す平面図である。図１４（ｃ）は、発光ダイオード素子３２Ｃの主面を示す平面図である。図１４（ａ）から（ｃ）に示す第３の発光ダイオード装置３３Ｃは、ｎ型基板１を有する。ｎ型基板１の主面１ａにはｎ型半導体層２ｅが設けられ、ｎ型基板１の裏面１ｂにはｎ型裏面電極７が設けられている。スルーホール８は、ｎ型半導体層２ｅ、活性層３およびｐ型導電層４だけではなく、ｎ型基板１も貫通している。スルーホール８の内壁を構成するｎ型基板１、ｎ型半導体層２ｅ、活性層３およびｐ型導電層４は、絶縁膜１５によって覆われている。それ以外の第３の発光ダイオード装置３３Ｃの構成は、図１１（ａ）から（ｃ）に示す発光ダイオード装置３１Ｃと同様である。図１４（ａ）から（ｃ）では、図１１（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
ｎ型基板１の不純物濃度は例えば１×１０17ｃｍ-3以上１×１０18ｃｍ-3以下である。ｎ型基板１の厚さは例えばおよそ５０μｍ以上１００μｍ以下である。通常、ｎ型基板１は、研磨等によって所望の厚さまで削られる。ｎ型半導体層２ｅはｎ型基板１の上にエピタキシャル成長によって形成され、例えば３μｍ以上１０μｍ以下の厚さを有する。
ｎ型基板１およびｎ型半導体層２ｅの合計の厚さが小さいほど取り出せる光の量が多くなるが、基板をｎ型半導体層２ｅから除去、剥離する工程は困難である。特に、ＧａＮ基板はＧａＮからなるｎ型半導体層２ｅと同一の材料であるため、サファイア基板やＳｉＣ基板を用いる場合と比較して、除去、剥離がさらに困難である。
図１５は、図１２から図１４に示す本実施形態の第１、第２、第３の発光ダイオード装置３３Ａ、３３Ｂ、３３Ｃの発光レートのシミュレーション結果を示すグラフである。図１５に示すグラフは、図１２（ｃ）、図１３（ｃ）、図１４（ｃ）における活性層３内のＡ−Ａ’断面に沿った発光レートを示す。なお、図１５には、図１２に示す第１の発光ダイオード装置３３Ａにおいて、絶縁膜１５がなく、導電体部９がｎ型導電層２およびｎ型基板１に接している発光ダイオード装置のシミュレーション結果を参考例として示す。このシミュレーションは、アノード電極幅が１００μｍの素子を想定して行った。図１５のグラフの横軸は、Ａ−Ａ’断面のＡ’側のアノード電極端をｘ＝０μｍ、Ａ側のアノード電極端をｘ＝１００μｍとしたときの位置を示す。縦軸はｘ＝１００μｍのときの発光レートを１とした比の値である。
参考例では、貫通電極の近くの発光レートが高く、均一な発光が得られなかったが、本実施形態では、発光の均一性が向上していることがわかる。
本実施形態の第１、第２、第３の発光ダイオード装置３３Ａ、３３Ｂ、３３Ｃのそれぞれによると、実施の形態１から３のそれぞれと同様の効果を得ることができる。それについての説明は省略する。さらに、本実施形態では、基板の除去、剥離工程を省略できるため、工程を簡略化できる。また、ＧａＮの熱伝導は高いため、活性層３とｎ型裏面電極７との間にｎ型基板１を配置させることにより、活性層３の熱をすばやく裏面側に逃すことができる。これにより、活性層３の温度の上昇を抑えることができる。
（実施の形態５）
次に、図１６（ａ）から図１８（ｃ）を用いて、本発明による発光ダイオード装置の実施の形態５を説明する。実施の形態１から３では、スルーホール８を、四角形の平面形状（ｎ型導電層２の主面２ｄに平行な方向における平面形状）を有するｎ型導電層２の角部に設けていたが、本実施形態では、スルーホール８を、四角形の１辺に沿って形成している。
図１６（ａ）は、実施形態５の第１の発光ダイオード装置３５Ａを示す断面図である。第１の発光ダイオード装置３５Ａは、実施の形態１の発光ダイオード装置３１Ａの変形例である。図１６（ｂ）は、図１６（ａ）に示す発光ダイオード素子３４Ａの裏面を示す平面図である。図１６（ｃ）は、発光ダイオード素子３４Ａの主面を示す平面図である。
本実施形態では、スルーホール８およびｎ型表面電極６は、四角形の平面形状を有するｎ型導電層２の端（ｘ方向の端）に配置されている。スルーホール８およびｎ型表面電極６は、ｘ方向に沿った辺と、ｚ方向に沿った辺とを有する。スルーホール８およびｎ型表面電極６においてｚ方向に沿った辺はｘ方向に沿った辺よりも長く、スルーホール８およびｎ型表面電極６は、長方形の平面形状を有する。
実施形態１では、四角形の平面形状を有する発光ダイオード素子３０Ａの角部（ｎ型導電層２の主面２ｄに垂直な方向から見た角部）にｎ型表面電極６（図８（ｃ）等に示す）を設け、ｎ型表面電極６の周囲を囲むように活性層３、ｐ型導電層４およびｐ型電極５を設けている。それに対して、本実施形態では、ｎ型表面電極６は、ｎ型導電層２の一辺（ｚ方向に沿った辺）に沿って長方形の平面形状で形成されており、ｎ型表面電極６に隣接して、四角形の平面形状を有する活性層３、ｐ型導電層４およびｐ型電極５が設けられている。
スルーホール８およびｎ型表面電極６の４つの角部は丸まっていてもよく、略円形でもよい。すなわち、スルーホール８およびｎ型表面電極６の形状は、所望の配光パターンを得られるように決定されればよい。
それ以外の第１の発光ダイオード装置３５Ａの構成は、図８（ａ）から（ｃ）に示す発光ダイオード装置３１Ａと同様である。図１６（ａ）から（ｃ）では、図８（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図１７（ａ）は、実施形態５の第２の発光ダイオード装置３５Ｂを示す断面図である。第２の発光ダイオード装置３５Ｂは、実施の形態２の発光ダイオード装置３１Ｂの変形例である。図１７（ｂ）は、図１７（ａ）に示す発光ダイオード素子３４Ｂの裏面を示す平面図である。図１７（ｃ）は、発光ダイオード素子３４Ｂの主面を示す平面図である。
スルーホール８およびｎ型表面電極６は、四角形の平面形状を有するｎ型導電層２の端（ｘ方向の端）に配置されている。スルーホール８およびｎ型表面電極６は、ｘ方向に沿った辺と、ｚ方向に沿った辺とを有する。スルーホール８およびｎ型表面電極６においてｚ方向に沿った辺はｘ方向に沿った辺よりも長く、スルーホール８およびｎ型表面電極６は、長方形の平面形状を有する。
実施形態２では、四角形の平面形状を有する発光ダイオード素子３０Ｂの角部（ｎ型導電層２の主面２ｄに垂直な方向から見た角部）にｎ型表面電極６（図１０（ｃ）等に示す）を設け、ｎ型表面電極６の周囲を囲むように活性層３、ｐ型導電層４およびｐ型電極５を設けている。それに対して、本実施形態では、ｎ型表面電極６は、ｎ型導電層２の一辺（ｚ方向に沿った辺）に沿って長方形の平面形状で形成されており、ｎ型表面電極６に隣接して、四角形の平面形状を有する活性層３、ｐ型導電層４およびｐ型電極５が設けられている。
スルーホール８およびｎ型表面電極６の４つの角部は丸まっていてもよく、略円形でもよい。すなわち、スルーホール８およびｎ型表面電極６の形状は、所望の配光パターンを得られるように決定されればよい。
それ以外の第２の発光ダイオード装置３５Ｂの構成は、図１０（ａ）から（ｃ）に示す発光ダイオード装置３１Ｂと同様である。図１７（ａ）から（ｃ）では、図１０（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図１８（ａ）は、実施形態５の第３の発光ダイオード装置３５Ｃを示す断面図である。第３の発光ダイオード装置３５Ｃは、実施の形態３の発光ダイオード装置３１Ｃの変形例である。図１８（ｂ）は、図１８（ａ）に示す発光ダイオード素子３４Ｃの裏面を示す平面図である。図１８（ｃ）は、発光ダイオード素子３４Ｃの主面を示す平面図である。
スルーホール８およびｎ型表面電極６は、四角形の平面形状を有するｎ型導電層２の端（ｘ方向の端）に配置されている。スルーホール８およびｎ型表面電極６は、ｘ方向に沿った辺と、ｚ方向に沿った辺とを有する。スルーホール８およびｎ型表面電極６においてｚ方向に沿った辺はｘ方向に沿った辺よりも長く、スルーホール８およびｎ型表面電極６は、長方形の平面形状を有する。
実施形態３では、四角形の平面形状をｐ型導電層４の主面の角部にｎ型表面電極６（図８（ｃ）等に示す）を設けている。それに対して、本実施形態では、ｎ型表面電極６は、ｐ型導電層４の一辺（ｚ方向に沿った辺）に沿って長方形の平面形状で形成されている。スルーホール８およびｎ型表面電極６の４つの角部は丸まっていてもよく、略円形でもよい。すなわち、スルーホール８およびｎ型表面電極６の形状は、所望の配光パターンを得られるように決定されればよい。
それ以外の第３の発光ダイオード装置３５Ｃの構成は、図１１（ａ）から（ｃ）に示す発光ダイオード装置３１Ｃと同様である。図１８（ａ）から（ｃ）では、図１１（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
本実施形態の第１、第２、第３の発光ダイオード装置３５Ａ、３５Ｂ、３５Ｃのそれぞれによると、実施の形態１から３のそれぞれと同様の効果を得ることができる。
さらに、本実施形態では、四角形の平面形状を有するｐ型電極５、ｐ型導電層４および活性層３を設けている。これにより、実施の形態２と比較して、対称で欠ける部分のない発光分布を得ることができる。活性層３の平面形状は、所望の配光パターンを提供できる形状であればよく、たとえば円形であってもよい。本実施形態によると、発光の形状をバランスよくすることができる。
なお、本実施形態は、実施の形態１、２、３の変形例であるが、実施の形態４などの構造において、スルーホール８の平面形状を長方形にしてもよい。
（実施の形態６）
次に、図１９（ａ）から図２２を用いて、本発明による発光ダイオード装置の実施の形態６を説明する。実施の形態１から３では、ｎ型裏面電極７を、ｎ型導電層２の裏面に全体的に設けていたが、本実施形態では、ｎ型裏面電極７を互いに間隔をあけて設けている。
図１９（ａ）は、実施形態６の第１の発光ダイオード装置３７Ａを示す断面図である。第１の発光ダイオード装置３７Ａは、実施の形態５の第１の発光ダイオード３５Ａの変形例である。図１９（ｂ）は、図１９（ａ）に示す発光ダイオード素子３６Ａの裏面を示す平面図である。図１９（ｃ）は、発光ダイオード素子３６Ａの主面側の表面を示す図である。
本実施形態の第１の発光ダイオード装置３７Ａでは、ｎ型導電層２の裏面２ｃにｎ型裏面電極７が形成されている。ｎ型導電層２の主面２ｄに垂直な方向（ｙ方向）から見たとき、ｎ型裏面電極７は、ｎ型表面電極６に重なる部分だけではなく、活性層３を挟んでｐ型電極５に重なる部分にも設けられている。ｎ型裏面電極７は、図１９（ｂ）に示すように、導電体部９を覆う主部７ａと、主部７ａからｘ方向に延びる線状のｘ方向延長部７ｂと、ｚ方向に延びる複数の線状のｚ方向延長部７ｃとを有する。それぞれのｚ方向延長部７ｃの両端部にはｘ方向延長部７ｂが接続されており、これによって、主部７ａ、ｘ方向延長部７ｂおよびｚ方向延長部７ｃは全て電気的に接続されている。このように、ｎ型裏面電極７が裏面２ｃに均一に近い密度で設けられることにより、活性層３に均一に電圧を印加することができる。活性層３において発生した光は、ｎ型導電層２の裏面において、ｘ方向延長部７ｂおよびｚ方向延長部７ｃの隙間から取り出される。
それ以外の第１の発光ダイオード装置３７Ａの構成は、図１６（ａ）から（ｃ）に示す第１の発光ダイオード装置３５Ａと同様である。図１９（ａ）から（ｃ）では、図１６（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図２０（ａ）は、実施形態６の第２の発光ダイオード装置３７Ｂを示す断面図である。第２の発光ダイオード装置３７Ｂは、実施の形態２の発光ダイオード装置３１Ｂの変形例である。図２０（ｂ）は、図２０（ａ）に示す発光ダイオード素子３６Ｂの裏面を示す平面図である。図２０（ｃ）は、発光ダイオード素子３６Ｂの主面を示す平面図である。
本実施形態の第２の発光ダイオード装置３７Ｂでは、ｎ型導電層２の裏面２ｃにｎ型裏面電極７が形成されている。ｎ型導電層２の主面２ｄに垂直な方向（ｙ方向）から見たとき、ｎ型裏面電極７は、ｎ型表面電極６に重なる部分だけではなく、活性層３を挟んでｐ型電極５に重なる部分にも設けられている。ｎ型裏面電極７は、導電体部９を覆う主部７ａと、主部７ａからｘ方向に延びる線状のｘ方向延長部７ｂと、ｚ方向に延びる複数の線状のｚ方向延長部７ｃとを有する。それぞれのｚ方向延長部７ｃの両端部にはｘ方向延長部７ｂが接続されており、これによって、主部７ａ、ｘ方向延長部７ｂおよびｚ方向延長部７ｃは全て電気的に接続されている。このように、ｎ型裏面電極７が裏面２ｃに均一に近い密度で設けられることにより、活性層３に均一に電圧を印加することができる。活性層３において発生した光は、ｎ型導電層２の裏面において、ｘ方向延長部７ｂおよびｚ方向延長部７ｃの隙間から取り出される。
それ以外の第２の発光ダイオード装置３７Ｂの構成は、図１７（ａ）から（ｃ）に示す第２の発光ダイオード装置３５Ｂと同様である。図２０（ａ）から（ｃ）では、図１７（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図２１（ａ）は、実施形態６の第３の発光ダイオード装置３７Ｃを示す断面図である。第３の発光ダイオード装置３７Ｃは、実施の形態３の発光ダイオード装置３１Ｃの変形例である。図２１（ｂ）は、図２１（ａ）に示す発光ダイオード素子３６Ｃの裏面を示す平面図である。図２１（ｃ）は、発光ダイオード素子３６Ｃの主面を示す平面図である。
本実施形態の第３の発光ダイオード装置３７Ｃでは、ｎ型導電層２の裏面２ｃにｎ型裏面電極７が形成されている。ｎ型導電層２の主面２ｄに垂直な方向（ｙ方向）から見たとき、ｎ型裏面電極７は、ｎ型表面電極６に重なる部分だけではなく、活性層３を挟んでｐ型電極５に重なる部分にも設けられている。ｎ型裏面電極７は、導電体部９を覆う主部７ａと、主部７ａからｘ方向に延びる線状のｘ方向延長部７ｂと、ｚ方向に延びる複数の線状のｚ方向延長部７ｃとを有する。それぞれのｚ方向延長部７ｃの両端部にはｘ方向延長部７ｂが接続されており、これによって、主部７ａ、ｘ方向延長部７ｂおよびｚ方向延長部７ｃは全て電気的に接続されている。このように、ｎ型裏面電極７が裏面２ｃに均一に近い密度で設けられることにより、活性層３に均一に電圧を印加することができる。活性層３において発生した光は、ｎ型導電層２の裏面において、ｘ方向延長部７ｂおよびｚ方向延長部７ｃの隙間から取り出される。
それ以外の第３の発光ダイオード装置３７Ｃの構成は、図１１（ａ）から（ｃ）に示す発光ダイオード装置３１Ｃと同様である。図２１（ａ）から（ｃ）では、図１１（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
なお、本実施形態におけるｎ型裏面電極７は、必ずしも図１９（ｂ）、図２０（ｂ）、図２１（ｂ）に示すような形状を有していなくてもよい。裏面２ｃに均一に近い密度で配置され、裏面２ｃから光を取り出すための隙間が設けられていれば、格子形状などの他の形状を有していてもよい。図２２は、格子形状のｎ型裏面電極７を示す平面図である。
本実施形態は、ｎ型裏面電極７の構成以外は実施の形態５、２、３と同様の構成を有する。その構成についての説明は省略する。
本実施形態の第１、第２、第３の発光ダイオード装置３７Ａ、３７Ｂ、３７Ｃのそれぞれによると、実施の形態５、２、３のそれぞれと同様の効果を得ることができる。さらに、本実施形態では、ｎ型裏面電極７に光を取り出すための隙間が設けられているため、ｎ型裏面電極７の材料として、透明でない材質を用いることができる。例えば、コンタクト抵抗が低く、安価なＴｉ／Ａｌなどの金属をｎ型裏面電極７として用いることができる。
なお、本実施形態は、実施の形態５、２、３の変形例であるが、実施の形態１または４などの構造において、ｎ型裏面電極７を互いに離間させて設けてもよい。
（実施の形態７）
次に、図２３（ａ）から図２５（ｃ）を用いて、本発明による発光ダイオード装置の実施の形態７を説明する。本実施形態では、スルーホール８の内部に空洞が形成される。
図２３（ａ）は、実施形態７の第１の発光ダイオード装置３９Ａを示す断面図である。第１の発光ダイオード装置３９Ａは、実施の形態１の発光ダイオード装置３１Ａの変形例である。図２３（ｂ）は、図２３（ａ）に示す発光ダイオード素子３８Ａの裏面を示す平面図である。図２３（ｃ）は、発光ダイオード素子３８Ａの主面を示す平面図である。
第１の発光ダイオード装置３９Ａでは、スルーホール８の内壁を絶縁膜１５が覆っており、絶縁膜１５の内側には、導電体部９が形成されている。導電体部９は、スルーホール８内に充填されておらず、スルーホール８の内部には空洞が形成されている。
それ以外の第１の発光ダイオード装置３９Ａの構成は、図８（ａ）から（ｃ）に示す発光ダイオード装置３１Ａと同様である。図２３（ａ）から（ｃ）では、図８（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図２４（ａ）は、実施形態７の第２の発光ダイオード装置３９Ｂを示す断面図である。第２の発光ダイオード装置３９Ｂは、実施の形態２の発光ダイオード装置３１Ｂの変形例である。図２４（ｂ）は、図２４（ａ）に示す発光ダイオード素子３８Ｂの裏面を示す平面図である。図２４（ｃ）は、発光ダイオード素子３８Ｂの主面を示す平面図である。
第２の発光ダイオード装置３９Ｂでは、スルーホール８の内壁を絶縁膜１５が覆っており、絶縁膜１５の内側には、導電体部９が形成されている。導電体部９は、スルーホール８内に充填されておらず、スルーホール８の内部には空洞が形成されている。
それ以外の第２の発光ダイオード装置３９Ｂの構成は、図１０（ａ）から（ｃ）に示す発光ダイオード装置３１Ｂと同様である。図２４（ａ）から（ｃ）では、図１０（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図２５（ａ）は、実施形態７の第３の発光ダイオード装置３９Ｃを示す断面図である。第３の発光ダイオード装置３９Ｃは、実施の形態３の発光ダイオード装置３１Ｃの変形例である。図２５（ｂ）は、図２５（ａ）に示す発光ダイオード素子３８Ｃの裏面を示す平面図である。図２５（ｃ）は、発光ダイオード素子３８Ｃの主面を示す平面図である。
第３の発光ダイオード装置３９Ｃでは、スルーホール８の内壁を絶縁膜１５が覆っており、絶縁膜１５の内側には、導電体部９が形成されている。導電体部９は、スルーホール８内に充填されておらず、スルーホール８の内部には空洞が形成されている。
それ以外の第３の発光ダイオード装置３９Ｃの構成は、図１１（ａ）から（ｃ）に示す発光ダイオード装置３１Ｃと同様である。図２５（ａ）から（ｃ）では、図１１（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
本実施形態の第１、第２、第３の発光ダイオード装置３９Ａ、３９Ｂ、３９Ｃのそれぞれによると、実施の形態１から３のそれぞれと同様の効果を得ることができる。
さらに、本実施形態によると、次の効果を得ることができる。ＧａＮ発光ダイオードは、発熱しやすく、１００Ｋ近くチップ温度が上昇することもある。ＧａＮと、導電体部９として用いるＡｌの線膨張率の差は大きく、それぞれ、３〜６×１０-6／Ｋ、２３×１０-6／Ｋである。本実施形態のようにスルーホール８内に空洞を設けておくことにより、素子の温度が上昇して導電体部９が膨張しても、ｎ型導電層２のうちスルーホール８の周辺に位置する部分に強い応力がかかるのを防止することができる。これにより、スルーホール８の周辺にひび割れまたは剥離が生じるのを防止することができる。
なお、本実施形態は、実施の形態１、２、３の変形例であるが、実施の形態４から６などの構造において、スルーホール８の内部に空洞を設けてもよい。
（実施の形態８）
次に、図２６（ａ）から図２７（ｃ）を用いて、本発明による発光ダイオード装置の実施の形態８を説明する。本実施形態では、発光ダイオード素子の裏面側にも絶縁膜を設ける。
図２６（ａ）は、実施の形態８の第１の発光ダイオード装置４１Ａを示す断面図である。第１の発光ダイオード装置４１Ａは、実施の形態２の発光ダイオード装置３１Ｂの変形例である。図２６（ｂ）は、図２６（ａ）に示す発光ダイオード素子４０Ａの裏面を示す平面図である。図２６（ｃ）は、図２６（ａ）に示す発光ダイオード素子４０Ａの主面を示す平面図である。図２６（ａ）から（ｃ）では、図８（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図２６に示すように、本実施の形態の発光ダイオード素子４０Ａでは、ｎ型導電層２の裏面２ｃに、絶縁膜１７が設けられている。絶縁膜１７は、ｎ型導電層２の裏面２ｃのうち、スルーホール８の周辺に位置する部分（絶縁膜１６と対向する部分）に設けられている。
ｎ型導電層２の裏面２ｃには、ｎ型裏面電極７が設けられている。ｎ型裏面電極７は、ｎ型導電層２の裏面２ｃのうち絶縁膜１７が設けられている部分においては絶縁膜１７の裏面側に設けられている。ｎ型導電層２の裏面２ｃのうち絶縁膜１７が設けられていない部分においては、ｎ型裏面電極７は、ｎ型導電層２に直接接して設けられている。ｎ型裏面電極７は、スルーホール８の内部の導電体部９と接触している。
絶縁膜１７は、絶縁膜１５と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。絶縁膜１６の厚さは、１００ｎｍ以上５００ｎｍ以下であることが好ましい。絶縁膜１７は、スルーホール８を形成した後に、ｎ型導電層２の裏面２ｃ側にシリコン酸化膜を形成するためのＣＶＤ法などを行うことにより形成することができる。その後、絶縁膜１７の裏面側およびｎ型導電層２の裏面２ｃのうち露出する部分に、ｎ型裏面電極７を設ける。
また、ｐ型導電層４の主面のうちｐ型電極５が形成される領域以外の領域には、絶縁膜が残っていてもよい。それ以外の第１の発光ダイオード装置４１Ａの構成は、図８（ａ）から（ｃ）に示す発光ダイオード装置３１Ｂと同様である。
図２７（ａ）は、実施の形態８の第２の発光ダイオード装置４１Ｂを示す断面図である。第２の発光ダイオード装置４１Ｂは、実施の形態３の発光ダイオード装置３１Ｃの変形例である。図２７（ｂ）は、図２７（ａ）に示す発光ダイオード素子４０Ｂの裏面を示す平面図である。図２７（ｃ）は、図２７（ａ）に示す発光ダイオード素子４０Ｂの主面を示す平面図である。図２７（ａ）から（ｃ）では、図１１（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図２７に示すように、本実施の形態の発光ダイオード素子４０Ｂでは、ｎ型導電層２の裏面２ｃに、絶縁膜１７が設けられている。絶縁膜１７は、ｎ型導電層２の裏面２ｃのうち、スルーホール８の周辺に位置する部分（絶縁膜１６と対向する部分）に設けられている。
ｎ型導電層２の裏面２ｃには、ｎ型裏面電極７が設けられている。ｎ型裏面電極７は、ｎ型導電層２の裏面２ｃのうち絶縁膜１７が設けられている部分においては絶縁膜１７の裏面側に設けられている。ｎ型導電層２の裏面２ｃのうち絶縁膜１７が設けられていない部分においては、ｎ型裏面電極７は、ｎ型導電層２に直接接して設けられている。ｎ型裏面電極７は、スルーホール８の開口部において、導電体部９と接触している。
絶縁膜１７は、絶縁膜１５と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。絶縁膜１６の厚さは、１００ｎｍ以上５００ｎｍ以下であることが好ましい。絶縁膜１７は、スルーホール８を形成した後に、ｎ型導電層２の裏面２ｃ側にシリコン酸化膜を形成するためのＣＶＤ法などを行うことにより形成することができる。このとき、ｎ型導電層２の裏面２ｃに全体的に絶縁膜１７が形成されるため、エッチング等によって不要な部分を除去する。その後、絶縁膜１７の裏面側およびｎ型導電層２の裏面２ｃのうち露出する部分に、ｎ型裏面電極７を設ける。
また、ｐ型導電層４の主面のうちｐ型電極５およびｎ型表面電極６が形成される領域以外の領域には、絶縁膜が残っていてもよい。それ以外の第２の発光ダイオード装置４１Ｂの構成は、図８（ａ）から（ｃ）に示す発光ダイオード装置３１Ｃと同様である。
本実施形態の第１、第２の発光ダイオード装置４１Ａ、４１Ｂのそれぞれによると、実施の形態２、３と同様の効果を得ることができる。
さらに、本実施形態によると、絶縁膜１７を設けることにより、ｎ型裏面電極７のうちスルーホール８の周辺に位置する部分がｎ型導電層２に接触しないようにすることができる。これにより、スルーホール８の周辺で発光強度が強くなることが抑制され、均一な発光パターンを得ることができる。ｎ型導電層２の厚さが５μｍなどの小さい値のときは、ｎ型裏面電極７側に流れる電流の量が多いため、特に効果が大きい。
なお、本実施形態として、実施の形態２の変形例を示したが、実施の形態１、３から７の構造に絶縁膜１７を設けてもよい。
実施の形態１から８によると、ワイヤやボンディング部分の影が発生しないので、良好な放射パターンを実現できる。
（実施の形態９）
図２８（ａ）は、実施の形態９の発光ダイオード装置５１Ａを示す断面図である。図２８（ｂ）は、図２８（ａ）に示す発光ダイオード素子５０Ａの裏面を示す平面図である。図２８（ｃ）は、発光ダイオード素子５０Ａの主面を示す平面図である。なお、図２８（ａ）は、図２８（ｃ）のＡ−Ａ’線に沿った断面図である。図２８（ａ）から（ｃ）では、図５（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図２８（ａ）に示すように、本実施形態の発光ダイオード装置５１Ａは、実装基板１２の上に発光ダイオード素子（チップ）５０Ａが搭載された構成を有する。発光ダイオード素子５０Ａは、実装基板１２の上に、バンプ１０、１１を介して配置されている。バンプ１０は、発光ダイオード素子５０Ａのｐ型電極（アノード電極）５と実装基板１２とを接続し、バンプ１１は、発光ダイオード素子５０Ａのｎ型表面電極６と実装基板１２とを接続している。
発光ダイオード素子５０Ａは、ｎ型のＧａＮからなるｎ型導電層２と、ｎ型導電層２の主面２ｄにおける第１の領域２ａに設けられた半導体積層構造２１とを備える。説明の便宜上、ｎ型導電層２の主面２ｄを第１の領域（第１の表面領域）２ａと第２の領域（第２の表面領域）２ｂとに区画する。ｎ型導電層２の主面２ｄにおいて凹部２０の底面を構成する部分を第２の領域２ｂと呼び、ｎ型導電層２の主面２ｄにおいて凹部２０の外部を第１の領域２ａと呼ぶ。半導体積層構造２１は、ｎ型導電層２の主面上に設けられた活性層３と、活性層３の主面上に設けられ、ｐ型のＧａＮからなるｐ型導電層４とを有する。活性層３は、例えば、ＩｎＧａＮおよびＧａＮの積層から構成される量子井戸構造を有する。ｎ型導電層２の全てまたは表面の層、活性層３、ｐ型導電層４は、いずれもエピタキシャル成長層であり、それぞれの面の主面は、ｍ面以外の面方位を有する。ｍ面以外の面方位とは、具体的には、ｃ面、ａ面、＋ｒ面、−ｒ面、（１１−２２）面、（１１−２−２）面、（１０−１１）面、（１０−１−１）面、（２０−２１）面、（２０−２−１）面などである。ｎ型導電層２、活性層３、ｐ型導電層４の主面がｍ面である発光ダイオード装置は、国際公開第２０１１／０１０４３６号に記載されている。なお、本明細書の「ｍ面以外の面方位」は、各々の面に対して完全に平行な面である必要はなく、±５°以内の範囲で各面から所定の方向に傾斜していてもよい。傾斜角度は、窒化物半導体層における実際の主面の法線と各面（傾斜していない場合のそれぞれの面）の法線とが形成する角度により規定される。言い換えれば、本実施形態においては、「ｃ面」は、±５°の範囲内でｃ面（傾斜していない場合のｃ面）から所定の方向に傾斜している面を含む。他の面（ａ面、＋ｒ面、−ｒ面、（１１−２２）面、（１１−２−２）面、（１０−１１）面、（１０−１−１）面、（２０−２１）面、（２０−２−１）面）についても同様とする。
図２８（ｃ）に示すように、ｐ型導電層４の主面４ａには、ｐ型電極５が設けられている。一方、ｎ型導電層２の主面における第２の領域２ｂには、ｎ型表面電極６が設けられている。本実施形態において、ｐ型電極５は例えばＰｄ／Ｐｔ層からなり、ｎ型表面電極６は例えばＴｉ／Ａｌ層からなる。ただし、ｐ型電極５およびｎ型表面電極６の構成はこれらに限定されない。
ｎ型導電層２には、ｎ型導電層２を貫通するスルーホール８が設けられている。スルーホール８の内部には、たとえば、Ａｌからなる導電体部（ｎ型貫通電極）９が埋め込まれている。導電体部９は、ｎ型導電層２の主面２ｄの第２の領域２ｂにおいて、ｎ型表面電極６に接している。一方、ｎ型導電層２の裏面２ｃには、導電体部９に接するように、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなるｎ型裏面電極７が形成されている。図２８（ｂ）に示すように、ｎ型導電層２の裏面２ｃにおいて、ｎ型裏面電極７は導電体部９を覆っている。
ｎ型導電層２の主面２ｄがｃ面の場合、スルーホール８の内壁の面方位としては例えばｍ面やａ面をだすことができる。ｎ型導電層２の主面２ｄがａ面の場合、スルーホール８の内壁の面方位としては例えばｃ面やｍ面をだすことができる。ｎ型導電層２の主面２ｄがｒ面の場合、スルーホール８の内壁の面方位としては例えばａ面をだすことができる。
ＧａＮからなるｎ型導電層２は、たとえば、ｎ型ＧａＮ基板（図示せず）に、エピタキシャル成長を用いて形成される。発光ダイオード素子５０Ａの主面側の製造工程が完了した後、裏面から研磨やエッチングを行うことによって基板を剥離する。図２８（ａ）に示す発光ダイオード素子５０Ａは、ｎ型ＧａＮ基板を全体的に除去することにより形成しているが、研磨またはエッチングによってｎ型ＧａＮ基板を薄くして、ｎ型ＧａＮ基板の一部を残してもよい。あるいは、サファイア基板など、ｎ型導電層２とは異なる材料からなる基板上にＧａＮからなるｎ型導電層２をエピタキシャル成長した後、基板を剥離することもできる。ｎ型導電層の厚さは、例えば３μｍから５０μｍの範囲にある。活性層３で発生した光は、ｎ型導電層２の裏面２ｃから取り出される。この場合、光取り出し効率を向上させるためには、ｎ型導電層２をできるだけ薄くしてｎ型導電層２による吸収損失を低減することが好ましい。発光ダイオード素子５０Ａの機械的強度も考慮すると、ｐ型電極と接続されるｐ型電極側の配線およびｎ型電極と接続されるｎ型電極側の配線がパターニングされたＳｉ支持基板をチップの表面に貼り付けてチップのワレを防ぐなどの構造上の工夫がなされることもある。この場合の工程の一例は、素子表面側のプロセス完了後に、パターニングしたＳｉ支持基板を素子表面側に貼り付け、その後、基板を剥離するなどの薄層化の工程を行ってから、素子裏面のプロセスをおこない、基板を分離して作製したチップを、実装基板に実装する。
キャリアのあふれ出し（オーバーフロー）を防いで発光効率を向上させる効果のあるオーバーフローストッパー層が、発光ダイオード素子５０Ａにおける活性層３とｐ型導電層４との間に挿入されてもよい。オーバーフローストッパー層は、例えばＡｌＧａＮ層からなる。ここではその図示および詳細な説明は省略するが、本実施形態ではこれらを必要に応じて構成に取り込むことができるものとする。
以下、図２８を参照しながら、本実施形態の発光ダイオード素子５０Ａを製造する方法の好ましい一例を説明する。
まず、ｃ面の主面を有するｎ型ＧａＮ基板（図示せず）を用意する。
本実施形態では、基板の上に、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により結晶層を順次形成していく。まず、ｎ型ＧａＮ基板上に、ｎ型導電層２として厚さ３〜５０μｍのＧａＮ層を形成する。具体的には、ｎ型ＧａＮ基板上に、例えば１１００℃でＴＭＧ（Ｇａ（ＣＨ3）3）、ＴＭＡ（Ａｌ（ＣＨ3）3）およびＮＨ3を供給することによってＧａＮ層を堆積する。このとき、ｎ型導電層２として、ＧａＮ層ではなく、ＡｌuＧａvＩｎwＮ層（ｕ≧０、ｖ≧０、ｗ≧０）を形成してもよい。なお、ｎ型ＧａＮ基板ではなく、他の基板を用いてもよい。
次に、ｎ型導電層２の上に、活性層３を形成する。活性層３は、例えば厚さ９ｎｍのＧａ0.9Ｉｎ0.1Ｎ井戸層と厚さ９ｎｍのＧａＮバリア層とが交互に積層された厚さ８１ｎｍのＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造を有している。Ｇａ0.9Ｉｎ0.1Ｎ井戸層を形成する際には、Ｉｎの取り込みを行うために、成長温度を８００℃に下げることが好ましい。
次に、ＴＭＧ、ＴＭＡ、ＮＨ3およびｐ型不純物としてＣｐ2Ｍｇ（シクロペンタジエニルマグネシウム）を供給することにより、厚さ７０ｎｍのＧａＮからなるｐ型導電層４を活性層３の上に形成する。ｐ型導電層４は、表面に不図示のｐ−ＧａＮコンタクト層を有していることが好ましい。ｐ型導電層４としては、ＧａＮ層ではなく例えばｐ−ＡｌＧａＮ層を形成してもよい。
上記のＭＯＣＶＤ法によるエピタキシャル成長工程が終了した後、塩素系ドライエッチングを行うことによりｐ型導電層４および活性層３の一部を除去して凹部２０を形成し、ｎ型導電層２における第２の領域２ｂを露出させる。
次に、例えばドライエッチングプロセスを用いて、スルーホール８を形成する。具体的には、ｐ型導電層４およびｎ型導電層２の主面２ｄにレジストマスクを形成した後、レジストマスクのうちスルーホール８を形成する部分に開口を形成する。このレジストマスクを用いてドライエッチングを行うことにより、ｎ型導電層２およびｎ型ＧａＮ基板にスルーホール８となる穴を形成することができる。ここでは、穴がｎ型ＧａＮ基板を貫通する前にドライエッチングを停止しておく。図２８（ｂ）に示すように、スルーホール８は、ｎ型導電層２の主面２ｄに垂直な方向から見て四角形の形状を有するように形成される。スルーホール８の寸法（主面と平行な面における寸法）は、例えば１００μｍ×１００μｍとすることが好ましい。スルーホール８の角部は、丸まっていてもよい。
次に、スルーホール８となる前述の穴の内壁および底面に沿って、蒸着法やスパッタ法によって、厚さ１００ｎｍのＡｌ層を形成し、その上からメッキ法によってＡｌ層をさらに形成する。これにより、Ａｌ層からなる導電体部９を形成する。導電体部９が断線しないよう、主面と平行な面におけるスルーホール８の寸法がスルーホール８の垂直な面における寸法と同等以上になるように設定することが望ましい。
次いで、ｎ型導電層２の第２の領域２ｂに、例えば厚さ１０ｎｍのＴｉ層と厚さ１００ｎｍのＡｌ層からなるｎ型表面電極６を形成する。ｎ型表面電極６は、導電体部９に接するように形成する。一方、ｐ型導電層４の主面４ａ上には、例えば厚さ７ｎｍのＰｄ層と厚さ７０ｎｍのＰｔ層からなるｐ型電極５を形成する。
次に、スルーホール８となる前述の穴の底面に形成されたＡｌが露出するようにｎ型基板１を研磨法やエッチング法で除去する。その後、蒸着法等によって、ｎ型導電層２の裏面２ｃに、ＩＴＯ等などの透明材料からなるｎ型裏面電極７を形成する。
その後、必要に応じて５０℃から６５０℃程度の温度で５分から２０分程度の熱処理を行う。この熱処理により、ｎ型導電層２とｎ型表面電極６、ｎ型裏面電極７および導電体部９との間のコンタクト抵抗を低減することができる。
図２９（ａ）、（ｂ）は、図２８に示す発光ダイオード装置５１Ａの活性層３内のＡ−Ａ’断面に沿った温度分布、発光レートのそれぞれを示すグラフである。図２９（ｃ）は、図２８に示す発光ダイオード装置５１Ａの光出力の電流依存性を示すグラフである。図２９（ａ）から（ｃ）は、いずれも、ｃ面を主面に有する発光ダイオード装置５１Ａを想定したシミュレーションによって算出された結果を示す。このシミュレーションは、アノード電極幅が１００μｍの素子を想定して行った。図２９（ａ）、（ｂ）に示すグラフの横軸は、Ａ’側のアノード電極端をｘ＝０μｍ、Ａ側のアノード電極端をｘ＝１００μｍとした場合の位置を示す。図２９（ｃ）の縦軸は、ｘ＝１００μｍのときの発光レートを１とした場合の比の値を示す。図２９（ａ）から（ｃ）には、比較のため、図５に示す従来の発光ダイオード素子１１４のシミュレーション結果を示している。図２９（ａ）および（ｂ）には、図５に示す従来の発光ダイオード素子１１４の電流値と、図２９に示す発光ダイオード素子５０Ａの電流値とを０．１３Ａに一致させた場合の結果を表示している。また、図２９（ｃ）に示す結果は、図５に示す従来の発光ダイオード素子１１４および図２８に示す発光ダイオード素子５０Ａに、同じバイアスを印加することにより得た。
図２９（ａ）に示すように、従来の表面電極構造は、ｎ型表面電極６の近くをピークに、全体的に３６５Ｋ付近の温度を有している。それに対して、本実施形態は、全体的に３２２Ｋ程度の均一な温度を有していることがわかる。これは、本実施形態では、従来と比較して、放熱性が高く温度が上がりにくいためである。
図２９（ｂ）に示すように、従来では、Ａ’側のアノード電極端をピークにして、発光レートが低下している。図５（ａ）に示す従来の構造では、ｐ型電極１０５およびｎ型表面電極１０６ともに主面側にあるため、ｎ型導電層１０２をｘ軸方向につたって電流が流れる。ｎ型導電層１０２の抵抗によって、ｎ型表面電極１０６から遠い位置の活性層１０３には電流が流れにくくなり、活性層１０３のうちｎ型表面電極１０６に近い領域ばかりが強く発光していると考えられる。
一方、本実施形態では、ほぼ均一な発光レートが得られている。これは、本実施形態では、ｐ型電極５から、ｎ型裏面電極７にむかってｙ軸方向にほぼ均一に電流が流れるためであると考えられる。
また、図２９（ｃ）に示すように、従来の構造では、アノード電流値Ｉａが０．１Ａ以上になった辺りから出力が低下しはじめているが、本実施形態の構造では、同一のバイアスで多量の電流が流れ、かつ、十分な光出力が得られていることがわかる。
本実施形態によると、導電体部９およびｎ型裏面電極７を設けることにより、ｐ型電極５からｎ型裏面電極７に、均一に電流を流すことができる。従来の表面電極タイプの発光ダイオード（図５）と比較して、カソード周辺への電流の集中が緩和されるため、均一な発光レートを得ることができる。
また、ｐ型電極５からｎ型裏面電極７に均一に電流を流すことが可能となるため、局所的な発熱が生じにくくなる。さらに、導電体部９およびｎ型裏面電極７の熱伝導率は高いため、全体的に放熱が進行しやすくなる。これによって、活性層３の温度の上昇が抑制されるため、発光効率および内部量子効率の低下が抑制される。
また、本実施形態では、導電体部９をスルーホール８の内壁に設けることにより、スルーホール８の内壁と導電体部９の間に電気的接触を生じさせることができる。この場合、より多くの電流を流すことができるため、より強い発光を得ることができる。
また、一般的に、ＧａＮ系化合物半導体層と金属との間の密着性は低い。本実施形態によると、導電体部９を覆うようにｎ型表面電極６を設けることにより、ｎ型表面電極６をｎ型導電層２の上に形成する場合（図５）と比較して、密着性を高めることができる。これにより、電極が剥がれにくくなる。これは、例えばフリップチップ実装をするときにバンプ１１をｎ型表面電極６に接触させるが、その際の電極剥がれの不良に対して有効である。
また、本実施形態によると、ワイヤボンディングを用いずに実装基板１２とｎ型裏面電極７とを接続できる。そのため、従来の両面電極タイプのように、ワイヤボンディングが外れるといった問題が生じず、高い信頼性を確保することができる。
（実施の形態１０）
図３０（ａ）は、実施の形態１０の発光ダイオード装置５１Ｂを示す断面図である。図３０（ｂ）は、図３０（ａ）に示す発光ダイオード素子５０Ｂの裏面を示す平面図である。図３０（ｃ）は、図３０（ａ）に示す発光ダイオード素子５０Ｂの主面を示す平面図である。図３０（ａ）から（ｃ）では、図２９（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図３０（ａ）に示すように、本実施の形態では、導電体部９とスルーホール８の内壁を構成するｎ型導電層２との間に、絶縁膜１５が設けられている。絶縁膜１５は、たとえばＳｉＯ2膜からなる。
絶縁膜１５としてＳｉＯ2膜を用いる場合には、スルーホール８となる凹部を形成した後、その内壁および底面にそって、１００ｎｍから１μｍの厚さになるように、ＣＶＤ法でＳｉＯ2膜を形成する。次いで、蒸着法やスパッタ法によって、絶縁膜１５上に、厚さ１００ｎｍのＡｌ層を形成し、その上からメッキ法によってＡｌ層をさらに形成する。これにより、Ａｌ層からなる導電体部９を形成する。絶縁膜１５は、スルーホール８となる凹部の底面にも形成される。基板を除去して凹部からスルーホール８を形成する際に、凹部の底面に形成された絶縁膜１５も同時に除去される。
絶縁膜１５は、スルーホール８の内壁の全体を必ずしも覆っている必要はないが、スルーホール８の内壁を構成するｎ型導電層２と導電体部９とを絶縁するという目的から、ある程度一様な連続した膜であることが好ましい。絶縁膜１５の厚さは、１００ｎｍ以上１μｍ以下であることが好ましい。絶縁膜１５の厚さが１００ｎｍ以上であることにより、ｎ型導電層２と導電体部９との間を確実に絶縁することができる。また、絶縁膜１５の厚さが１μｍ以下であることにより、生じる応力を許容範囲内に抑えることができる。絶縁膜１５の材料は、シリコン酸化膜でなくてもよく、例えば、シリコーン、シリコン窒化膜またはアルミナイトライド（ＡｌＮ）を用いることができる。絶縁膜１５としてシリコーンを用いる場合には、シリコーンはスピンナーを用いて塗布することによって形成することができる。シリコン窒化膜は、ＣＶＤ法などによって形成することができる。アルミナイトライドは、スパッタ法などによって形成することができる。アルミナイトライドは、ｎ型導電層２を構成するＧａＮ層や導電体部９を構成するアルミニウムとなじみやすく、また、熱伝導率が高いという利点がある。
本実施形態は、絶縁膜１５以外は実施の形態９と同様の構成を有する。その構成についての説明は省略する。また、本実施形態によって得られる効果のうち、実施の形態９と同様の効果については、説明を省略する。
本実施形態では、スルーホール８と導電体部９との間に絶縁膜１５を設けることにより、ｎ型導電層２から導電体部９に電流が流れるのを防ぐことができる。よって、殆どの電流がｐ型電極５からｎ型裏面電極７に流れ、活性層３における電流密度がより均一になる。導電体部９とｐ型電極５との距離が短い場合は、ｎ型導電層２から導電体部９に電流が多く流れるので、その効果は大きくなる。また、スルーホール８の内壁に導電体部９の金属を直接接触させた場合、コンタクト抵抗が均一なオーミックコンタクトを形成するのは困難な場合がある。そのため、本実施形態の構成を用いると、特性のばらつきを抑えて、歩留まりよく発光ダイオードを製造することが可能になる。
また、ＧａＮとＡｌの線膨張率は、それぞれ、３〜６×１０-6／Ｋ、２３×１０-6／Ｋである。高出力動作によって熱が発生すると、導電体部９が膨張して、ｎ型導電層２のうちスルーホール８の周辺に位置する部分に強い応力がかかり、ひび割れまたは剥離が生じやすい。本実施形態では、スルーホール８を設けるｎ型導電層２と導電体部９との間に絶縁膜１５が設けられているので、ひび割れまたは剥離を防止することができる。たとえば、ＳｉＯ2膜からなる絶縁膜を設けた場合、ＳｉＯ2膜は線膨張率が０．５×１０-6／Ｋと小さいので膨張しにくく、弾性率も８ＧＰａとＧａＮの３００ＧＰａ、Ａｌの７０ＧａＰと比較して小さいので、緩衝層として働く。
（実施の形態１１）
図３１（ａ）は、実施の形態１１の発光ダイオード装置５１Ｃを示す断面図である。図３１（ｂ）は、図３１（ａ）に示す発光ダイオード素子５０Ｃの裏面を示す平面図である。図３１（ｃ）は、図３１（ａ）に示す発光ダイオード素子５０Ｃの主面を示す平面図である。図３１（ａ）から（ｃ）では、図３０（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図３１（ａ）に示すように、本実施の形態では、ｎ型導電層２の主面２ｄにおける第２の領域２ｂ（ｎ型導電層２のうちスルーホール８の周囲に位置する部分）上に、絶縁膜１６が設けられている。ｎ型導電層２の主面２ｄにおける第２の領域２ｂ上には、絶縁膜１６を介してｎ型表面電極６が配置されている。絶縁膜１６は、絶縁膜１５と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。絶縁膜１６の厚さは、１００ｎｍ以上５００ｎｍ以下であることが好ましい。
絶縁膜１５と絶縁膜１６とが同じ材料から構成されている場合、スルーホール８の内表面を覆う絶縁膜１５と同工程において形成してもよい。例えば、スルーホール８を形成した後に、シリコン酸化膜を形成するためのＣＶＤ法などを行う。これにより、ｎ型導電層２の第２の領域２ｂとスルーホール８の内壁に、シリコン酸化膜からなる絶縁膜１５、１６が形成される。また、ｐ型導電層４の主面４ａのうちｐ型電極５が形成される領域以外の領域には、絶縁膜が残っていてもよい。
本実施形態は、絶縁膜１６およびｎ型表面電極６の配置以外は実施の形態１０と同様の構成を有する。ここでは、その構成についての説明は省略する。また、本実施形態によって得られる効果のうち、実施の形態１０と同様の効果については、説明を省略する。
実施の形態９では、ｐ型電極５からｎ型表面電極６に向って電流が流れる。活性層３の面積を大きく確保するためには、第２の領域２ｂの面積をできるだけ小さくすることが望ましい。そこで、ｐ型電極５からｎ型表面電極６までの距離を短く形成すると、この二つの電極間の電流成分が大きくなり、全体としての発光出力は大きくなるものの、活性層３のうちｎ型表面電極６に近い領域の発光強度が強くなって発光分布が不均一になる。本実施形態では、ｎ型導電層２とｎ型表面電極６との間に絶縁膜１６を設けることによって、ｎ型導電層２からｎ型表面電極６に電流が流れなくなる。これにより、電流は全てｐ型電極５からｎ型裏面電極７に流れ、電流密度がより均一になり、より均一な発光分布が得られる。ｎ型表面電極６がｐ型電極５の近くに形成されている場合は、絶縁膜１６を設けることによる発光分布の均一化の効果が特に大きい。本実施形態は、発光強度よりも発光分布の均一さを重視する用途に特に適している。
また、ｎ型表面電極６は、絶縁膜１６および導電体部９の上に設けられる。ｎ型導電層２よりも絶縁膜１６のほうがｎ型表面電極６との密着性が高いため、本実施形態では、ｎ型表面電極６がより剥がれにくくなる。一般的に、フリップチップ実装でバンプを形成するときに、電極が剥がれるなどの課題があるが、本実施形態では、この課題を克服することができる。
なお、本実施の形態では、導電体部９とｎ型導電層２との間に絶縁膜１５のある構造を示したが、絶縁膜１５のない構造でも効果は得られる。
（実施の形態１２）
図３２（ａ）は、実施の形態１２の発光ダイオード装置５１Ｄを示す断面図である。図３２（ｂ）は、図３２（ａ）に示す発光ダイオード素子５０Ｄの裏面を示す平面図である。図３２（ｃ）は、図３２（ａ）に示す発光ダイオード素子５０Ｄの主面を示す平面図である。図３２（ａ）から（ｃ）では、図３１（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図３２（ａ）に示すように、本実施の形態では、凹部２０（図３１（ａ）等に示す）が設けられていない。スルーホール８は、ｎ型導電層２だけでなく、活性層３およびｐ型導電層４をも貫いている。
絶縁膜１５は、スルーホール８の内壁を構成するｎ型導電層２、活性層３およびｐ型導電層４の内壁に設けられている。さらに、スルーホール８における絶縁膜１５の内側には、導電体部９が埋め込まれている。
ｐ型導電層４の主面のうちスルーホール８の周囲を囲む領域（第２の領域４ｄ）には、絶縁膜１６が設けられている。一方、ｐ型導電層４の主面における第１の領域４ｃには、ｐ型電極５が設けられている。図３２（ｃ）に示すように、第２の領域４ｄは、ｐ型導電層４の四角形の主面における１つの角部に配置された領域であり、第１の領域４ｃは、ｐ型導電層４の主面において第２の領域４ｄ以外の領域である。
ｐ型導電層４の主面側の表面に露出する導電体部９の上から導電体部９の周囲を囲む絶縁膜１６の上にかけて、ｎ型表面電極６が設けられている。絶縁膜１５、１６によって、ｎ型表面電極６および導電体部９は、活性層３およびｐ型導電層４から電気的に絶縁されている。
本実施形態において、実施の形態１１と同様の構成についての説明は省略する。また、本実施形態によって得られる効果のうち、実施の形態１１と同様の効果については、説明を省略する。
本実施形態によると、絶縁膜１５、１６によってｎ型表面電極６および導電体部９を活性層３およびｐ型導電層４から電気的に絶縁できるため、凹部２０（図３１（ａ）等に示す）を形成する必要がない。したがって、工程の簡略化が可能になる。
また、実装側の面（発光ダイオード素子５０Ｄの主面）が平坦になり、段差がなくなるので、フリップチップ実装する際に、ｎ型表面電極６、ｐ型電極５のどちらに対しても同じ高さのバンプを使用することができ、実装を簡単化することができる。
また、段差部分での形状不良や電界集中を防ぐことができるので、段差部分で発生するリーク電流や破壊による不良もなくなり、信頼性と歩留まりが向上する。
（実施の形態１３）
次に、図３３（ａ）から図３５を用いて、本発明による発光ダイオード装置の実施の形態１３を説明する。本実施形態では、発光ダイオード素子の裏面側にも絶縁膜を設ける。
図３３（ａ）は、実施の形態１３の第１の発光ダイオード装置５３Ａを示す断面図である。第１の発光ダイオード装置５３Ａは、実施の形態１１の発光ダイオード装置５１Ｃの変形例である。図３３（ｂ）は、図３３（ａ）に示す発光ダイオード素子５２Ａの裏面を示す平面図である。図３３（ｃ）は、図３３（ａ）に示す発光ダイオード素子５２Ａの主面を示す平面図である。図３３（ａ）から（ｃ）では、図３１（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図３３に示すように、本実施の形態の発光ダイオード素子５２Ａでは、ｎ型導電層２の裏面２ｃに、絶縁膜１７が設けられている。絶縁膜１７は、ｎ型導電層２の裏面２ｃのうち、スルーホール８の周辺に位置する部分（絶縁膜１６と対向する部分）に設けられている。
ｎ型導電層２の裏面２ｃには、ｎ型裏面電極７が設けられている。ｎ型裏面電極７は、ｎ型導電層２の裏面２ｃのうち絶縁膜１７が設けられている部分においては絶縁膜１７の裏面側に設けられている。ｎ型導電層２の裏面２ｃのうち絶縁膜１７が設けられていない部分においては、ｎ型裏面電極７は、ｎ型導電層２に直接接して設けられている。ｎ型裏面電極７は、スルーホール８の開口部において、導電体部９と接触している。
絶縁膜１７は、絶縁膜１５と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。絶縁膜１６の厚さは、１００ｎｍ以上５００ｎｍ以下であることが好ましい。絶縁膜１７は、スルーホール８を形成した後に、ｎ型導電層２の裏面２ｃ側にシリコン酸化膜を形成するためのＣＶＤ法などを行うことにより形成することができる。その後、絶縁膜１７の裏面側およびｎ型導電層２の裏面２ｃのうち露出する部分に、ｎ型裏面電極７を設ける。
また、ｐ型導電層４の主面のうちｐ型電極５が形成される領域以外の領域には、絶縁膜が残っていてもよい。
それ以外の第１の発光ダイオード装置５３Ａの構成は、図３１（ａ）から（ｃ）に示す発光ダイオード装置５１Ｃと同様である。
図３４（ａ）は、実施の形態１３の第２の発光ダイオード装置５３Ｂを示す断面図である。第２の発光ダイオード装置５３Ｂは、実施の形態１２の発光ダイオード装置５１Ｄの変形例である。図３４（ｂ）は、図３４（ａ）に示す発光ダイオード素子５２Ｂの裏面を示す平面図である。図３４（ｃ）は、図３４（ａ）に示す発光ダイオード素子５２Ｂの主面を示す平面図である。図３４（ａ）から（ｃ）では、図３２（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図３４に示すように、本実施の形態の発光ダイオード素子５２Ｂでは、ｎ型導電層２の裏面２ｃに、絶縁膜１７が設けられている。絶縁膜１７は、ｎ型導電層２の裏面２ｃのうち、スルーホール８の周辺に位置する部分（絶縁膜１６と対向する部分）に設けられている。
ｎ型導電層２の裏面２ｃには、ｎ型裏面電極７が設けられている。ｎ型裏面電極７は、ｎ型導電層２の裏面２ｃのうち絶縁膜１７が設けられている部分においては絶縁膜１７の裏面側に設けられている。ｎ型導電層２の裏面２ｃのうち絶縁膜１７が設けられていない部分においては、ｎ型裏面電極７は、ｎ型導電層２に直接接して設けられている。ｎ型裏面電極７は、スルーホール８の開口において、導電体部９と接触している。
それ以外の第２の発光ダイオード装置５３Ｂの構成は、図３２（ａ）から（ｃ）に示す発光ダイオード装置５１Ｄと同様である。
図３５は、図３３に示す第２の発光ダイオード装置５３Ｂの発光レートのシミュレーション結果を示すグラフである。図３５に示すグラフは図３３（ｃ）における活性層３内のＡ−Ａ’断面に沿った発光レートを示す。このシミュレーションは、アノード電極幅が１００μｍの素子を想定して行った。図３５に示すグラフの横軸は、Ａ’側のアノード電極端をｘ＝０μｍ、Ａ側のアノード電極端をｘ＝１００μｍとした場合の位置を示す。縦軸は、ｘ＝１００μｍのときの発光レートを１とした場合の比の値を示す。図３５には、比較のため、実施の形態９（図２８に示す）と実施の形態１１（図３１に示す）のシミュレーション結果を示す。本実施形態の構造および実施の形態９および実施の形態１１の構造として、いずれもｃ面を主面とする素子を想定し、電流０．８Ａの場合の発光レートの分布を比較した。本実施形態の素子は、第１の実施形態よりも高出力に対応させやすい構造であるため、図３５のシミュレーションは、図２９（ｂ）のシミュレーションよりもより多くの電流を流す動作条件で行った。その結果、例えば図２９（ｂ）においては、実施の形態９の発光レートはほぼ均一であるが、図３５において、実施の形態９の発光レートはｘ値が大きくなるほど小さくなっている。
図３５に示す結果から、本実施形態によると、スルーホール８の周辺の発光レートが小さくなり、均一な発光が得られていることがわかる。実施の形態９の構造（図２８に示す）よりも、実施の形態１１の構造（図３１に示す）が、また、実施の形態１１（図３１に示す）よりも実施の形態１３（図３３に示す）のほうが均一な発光が得られている。
本実施形態の第１、第２の発光ダイオード装置５３Ａ、５３Ｂのそれぞれによると、実施の形態１１または１２のそれぞれと同様の効果を得ることができる。
さらに、本実施形態によると、絶縁膜１７を設けることにより、ｎ型裏面電極７のうちスルーホール８の周辺に位置する部分がｎ型導電層２に接触しないようにすることができる。これにより、スルーホール８の周辺で発光強度が強くなることが抑制され、均一な発光パターンを得ることができる。ｎ型導電層２の厚さが５μｍなどの小さい値のときは、ｎ型裏面電極７側に流れる電流の量が多いため、特に効果が大きい。
なお、本実施形態として、実施の形態１１および実施の形態１２の変形例を示したが、実施の形態９や実施の形態１０の構造に絶縁膜１７を設けてもよい。
（実施の形態１４）
次に、図３６（ａ）から図３７（ｃ）を用いて、本発明による発光ダイオード装置の実施の形態１４を説明する。本実施形態では、ｎ型基板１の上にｎ型半導体層２ｅを形成した後、基板が全体的には除去されず、基板（の全体または一部）が残ってｎ型導電層２が形成されている。
図３６（ａ）は、実施の形態１４の第１の発光ダイオード装置５５Ａを示す断面図である。第１の発光ダイオード装置５５Ａは、実施の形態９の発光ダイオード装置５１Ａの変形例である。図３６（ｂ）は、図３６（ａ）に示す発光ダイオード素子５４Ａの裏面を示す平面図である。図３６（ｃ）は、図３６（ａ）に示す発光ダイオード素子５４Ａの主面を示す平面図である。
図３６に示すように、本実施形態の第１の発光ダイオード装置５５Ａは、ｎ型基板１を有する。ｎ型基板１の主面１ａにはｎ型半導体層２ｅが設けられ、ｎ型基板１の裏面１ｂには、ＩＴＯ（Indium Tin Oxide）等の透明な材料からなるｎ型裏面電極７が設けられている。スルーホール８は、ｎ型半導体層２ｅだけではなく、ｎ型基板１も貫通している。スルーホール８の内壁を構成するｎ型半導体層２ｅおよびｎ型基板１は、絶縁膜１５によって覆われている。それ以外の第１の発光ダイオード装置５５Ａの構成は、図２８（ａ）から（ｃ）に示す発光ダイオード装置５１Ａと同様である。図３６（ａ）から（ｃ）では、図２８（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図３７（ａ）は、実施の形態１４の第２の発光ダイオード装置５５Ｂを示す断面図である。第２の発光ダイオード装置５５Ｂは、実施の形態１２の発光ダイオード装置５１Ｄの変形例である。図３７（ｂ）は、図３７（ａ）に示す発光ダイオード素子５４Ｂの裏面を示す平面図である。図３７（ｃ）は、図３７（ａ）に示す発光ダイオード素子５４Ｂの主面を示す平面図である。
図３７に示すように、本実施形態の第２の発光ダイオード装置５５Ｂは、ｎ型基板１を有する。ｎ型基板１の主面１ａにはｎ型半導体層２ｅが設けられ、ｎ型基板１の裏面１ｂには、ＩＴＯ（Indium Tin Oxide）等の透明な材料からなるｎ型裏面電極７が設けられている。スルーホール８は、ｎ型半導体層２ｅ、活性層３およびｐ型導電層４だけではなく、ｎ型基板１も貫通している。スルーホール８の内壁を構成するｎ型半導体層２ｅ、活性層３、ｐ型導電層４およびｎ型基板１は、絶縁膜１５によって覆われている。それ以外の第２の発光ダイオード装置５５Ｂの構成は、図３２（ａ）から（ｃ）に示す発光ダイオード装置５１Ｄと同様である。図３７（ａ）から（ｃ）では、図３２（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
ｎ型基板１の不純物濃度は例えば１×１０17ｃｍ-3以上１×１０18ｃｍ-3以下である。ｎ型基板１の厚さは例えばおよそ５０μｍ以上１００μｍ以下である。通常、ｎ型基板１は、研磨等によって所望の厚さまで削られる。ｎ型導電層２はｎ型基板１の上にエピタキシャル成長によって形成され、例えば３μｍ以上１０μｍ以下の厚さを有する。
ｎ型基板１およびｎ型半導体層２ｅの合計の厚さが小さいほど取り出せる光の量が多くなるが、基板をｎ型導電層２から除去、剥離する工程は困難である。特に、ＧａＮ基板はＧａＮからなるｎ型半導体層２ｅと同一の材料であるため、サファイア基板やＳｉＣ基板を用いる場合と比較して、除去、剥離がさらに困難である。
本実施形態の第１、第２の発光ダイオード装置５５Ａ、５５Ｂのそれぞれによると、実施の形態９、１２のそれぞれと同様の効果を得ることができる。それについての説明は省略する。さらに、本実施形態では、基板の除去、剥離工程を省略できるため、工程を簡略化できる。また、ＧａＮの熱伝導は高いため、活性層３とｎ型裏面電極７との間にｎ型基板１を配置させることにより、活性層３の熱をすばやく裏面側に逃すことができる。これにより、活性層３の温度の上昇を抑えることができる。
なお、本実施形態として、実施の形態９および１２の変形例を示したが、実施の形態１０、１１、１３の構造に基板を設けてもよい。
（実施の形態１５）
次に、図３８（ａ）から図４１（ｃ）を用いて、本発明による発光ダイオード装置の実施の形態１５を説明する。本実施形態では、スルーホール８の内部に空洞が形成される。
図３８（ａ）は、実施形態１５の第１の発光ダイオード装置５７Ａを示す断面図である。第１の発光ダイオード装置５７Ａは、実施の形態９の発光ダイオード装置５１Ａの変形例である。図３８（ｂ）は、図３８（ａ）に示す発光ダイオード素子５６Ａの裏面を示す平面図である。図３８（ｃ）は、図３８（ａ）に示す発光ダイオード素子５６Ａの主面を示す平面図である。
第１の発光ダイオード装置５７Ａでは、スルーホール８の内壁には導電体部９が形成されている。導電体部９はスルーホール８内に充填されておらず、スルーホール８の内部には空洞が形成されている。
それ以外の第１の発光ダイオード装置５７Ａの構成は、図２８（ａ）から（ｃ）に示す発光ダイオード装置５１Ａと同様である。図３８（ａ）から（ｃ）では、図２８（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図３９（ａ）は、実施形態１５の第２の発光ダイオード装置５７Ｂを示す断面図である。第２の発光ダイオード装置５７Ｂは、実施の形態１０の発光ダイオード装置５１Ｂの変形例である。図３９（ｂ）は、図３９（ａ）に示す発光ダイオード素子５６Ｂの裏面を示す平面図である。図３９（ｃ）は、図３９（ａ）に示す発光ダイオード素子５６Ｂの主面を示す平面図である。
第２の発光ダイオード装置５７Ｂでは、スルーホール８の内壁を絶縁膜１５が覆っており、絶縁膜１５の内側には導電体部９が形成されている。導電体部９はスルーホール８内に充填されておらず、スルーホール８の内部には空洞が形成されている。
それ以外の第２の発光ダイオード装置５７Ｂの構成は、図３０（ａ）から（ｃ）に示す発光ダイオード装置５１Ｂと同様である。図３９（ａ）から（ｃ）では、図３０（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図４０（ａ）は、実施の形態１５の第３の発光ダイオード装置５７Ｃを示す断面図である。第３の発光ダイオード装置５７Ｃは、実施の形態１５の第１の発光ダイオード装置５３Ａの変形例である。図４０（ｂ）は、図４０（ａ）に示す発光ダイオード素子５６Ｃを示す平面図である。図４０（ｃ）は、図４０（ａ）に示す発光ダイオード素子５６Ｃの主面を示す平面図である。
第３の発光ダイオード装置５７Ｃでは、スルーホール８の内壁を絶縁膜１５が覆っており、絶縁膜１５の内側には導電体部９が形成されている。導電体部９はスルーホール８内に充填されておらず、スルーホール８の内部には空洞が形成されている。ｎ型導電層２の裏面２ｃのうちスルーホール８の周辺に位置する部分には絶縁膜１７が設けられている。ｎ型導電層２の主面２ｄのうちスルーホール８の周辺に位置する部分には絶縁膜１６が設けられている。
それ以外の第３の発光ダイオード装置５７Ｃの構成は、図３３（ａ）から（ｃ）に示す発光ダイオード装置５１Ｂと同様である。図４０（ａ）から（ｃ）では、図３３（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図４１（ａ）は、実施の形態１５の第４の発光ダイオード装置５７Ｄを示す断面図である。第４の発光ダイオード装置５７Ｄは、実施の形態１５の第２の発光ダイオード装置５３Ｂの変形例である。図４１（ｂ）は、図４１（ａ）に示す発光ダイオード素子５６Ｄの裏面を示す平面図である。図４１（ｃ）は、図４１（ａ）に示す発光ダイオード素子５６Ｄの主面を示す平面図である。
第４の発光ダイオード装置５７Ｄでは、スルーホール８は、ｎ型導電層２、活性層３、ｐ型導電層４に設けられている。スルーホール８の内壁を絶縁膜１５が覆っており、絶縁膜１５の内側には導電体部９が形成されている。導電体部９はスルーホール８内に充填されておらず、スルーホール８の内部には空洞が形成されている。ｎ型導電層２の裏面のうちスルーホール８の周辺に位置する部分には絶縁膜１７が設けられている。ｎ型導電層２の主面２ｄのうちスルーホール８の周辺に位置する部分には絶縁膜１６が設けられている。
それ以外の第４の発光ダイオード装置５７Ｄの構成は、図３４（ａ）から（ｃ）に示す第２の発光ダイオード装置５３Ｂと同様である。図４１（ａ）から（ｃ）では、図３４（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
本実施形態の第１、第２、第３、第４の発光ダイオード装置５７Ａ、５７Ｂ、５７Ｃ、５７Ｄのそれぞれによると、実施の形態９、１０、１３のそれぞれと同様の効果を得ることができる。さらに、本実施形態によると、次の効果を得ることができる。ＧａＮ発光ダイオードは、発熱しやすく、１００Ｋ近くチップ温度が上昇することもある。ＧａＮと、導電体部９として用いるＡｌの線膨張率の差は大きく、それぞれ、３〜６×１０-6／Ｋ、２３×１０-6／Ｋである。本実施形態のようにスルーホール８内に空洞を設けておくことにより、素子の温度が上昇して導電体部９が膨張しても、ｎ型導電層２のうちスルーホール８の周辺に位置する部分に強い応力がかかるのを防止することができる。これにより、スルーホール８の周辺にひび割れまたは剥離が生じるのを防止することができる。
なお、本実施形態は、実施の形態９、１０、１３の構造の導電体部９の中央部に空洞を設けた構造を有しているが、実施の形態１１、１２、１４などの構造において、導電体部９の中央部に空洞をもうけてもよい。
（実施の形態１６）
次に、図４２（ａ）から図４４（ｃ）を用いて、本発明による発光ダイオード装置の実施の形態１６を説明する。実施の形態９から１５では、ｎ型裏面電極７をｎ型導電層２（またはｎ型基板１）の裏面に全体的に設けていたが、本実施形態では、ｎ型裏面電極７を、互いに間隔を空けて設けている。
図４２（ａ）は、実施の形態１６の第１の発光ダイオード装置５９Ａを示す断面図である。第１の発光ダイオード装置５９Ａは、実施形態９の発光ダイオード装置５１Ａの変形例である。図４２（ｂ）は、図４２（ａ）に示す発光ダイオード素子５８Ａの裏面を示す平面図である。図４２（ｃ）は、図４２（ａ）に示す発光ダイオード素子５８Ａの主面を示す平面図である。
本実施形態の第１の発光ダイオード装置５９Ａでは、ｎ型導電層２の裏面２ｃにｎ型裏面電極７が形成されている。ｎ型導電層２の主面２ｄに垂直な方向（ｙ方向）から見たとき、ｎ型裏面電極７は、ｎ型表面電極６に重なる部分だけではなく、活性層３を挟んでｐ型電極５に重なる部分にも設けられている。ｎ型裏面電極７は、導電体部（ｎ型貫通電極）９を覆う主部７ａと、主部７ａからｘ方向に延びる線状のｘ方向延長部７ｂと、ｚ方向に延びる複数の線状のｚ方向延長部７ｃとを有する。それぞれのｚ方向延長部７ｃの両端部にはｘ方向延長部７ｂが接続されており、これによって、主部７ａ、ｘ方向延長部７ｂおよびｚ方向延長部７ｃは全て電気的に接続されている。このように、ｎ型裏面電極７が裏面２ｃに均一に近い密度で設けられることにより、活性層３に均一に電圧を印加することができる。活性層３において発生した光は、ｎ型導電層２の裏面において、ｘ方向延長部７ｂおよびｚ方向延長部７ｃの隙間から取り出される。
それ以外の第１の発光ダイオード装置５９Ａの構成は、図２８（ａ）から（ｃ）に示す発光ダイオード装置５１Ａと同様である。図４２（ａ）から（ｃ）では、図２８（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
図４３（ａ）は、実施の形態１６の第２の発光ダイオード装置５９Ｂを示す断面図である。第２の発光ダイオード装置５９Ｂは、実施の形態１２の発光ダイオード装置５１Ｄの変形例である。図４３（ｂ）は、図４３（ａ）に示す発光ダイオード素子５８Ｂの裏面を示す平面図である。図４３（ｃ）は、図４３（ａ）に示す発光ダイオード素子５８Ｂの主面を示す平面図である。
本実施形態の第２の発光ダイオード装置５９Ｂでは、ｎ型導電層２の裏面２ｃにｎ型裏面電極７が形成されている。ｎ型導電層２の主面２ｄに垂直な方向（ｙ方向）から見たとき、ｎ型裏面電極７は、ｎ型表面電極６に重なる部分だけではなく、活性層３を挟んでｐ型電極５に重なる部分にも設けられている。ｎ型裏面電極７は、導電体部９を覆う主部７ａと、主部７ａからｘ方向に延びる線状のｘ方向延長部７ｂと、ｚ方向に延びる複数の線状のｚ方向延長部７ｃとを有する。それぞれのｚ方向延長部７ｃの両端部にはｘ方向延長部７ｂが接続されており、これによって、主部７ａ、ｘ方向延長部７ｂおよびｚ方向延長部７ｃは全て電気的に接続されている。このように、ｎ型裏面電極７が裏面２ｃに均一に近い密度で設けられることにより、活性層３に均一に電圧を印加することができる。活性層３において発生した光は、ｎ型導電層２の裏面において、ｘ方向延長部７ｂおよびｚ方向延長部７ｃの隙間から取り出される。
それ以外の第２の発光ダイオード装置５９Ｂの構成は、図３２（ａ）から（ｃ）に示す発光ダイオード装置５１Ｄと同様である。図４３（ａ）から（ｃ）では、図３２（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
なお、本実施形態におけるｎ型裏面電極７は、必ずしも図４２（ｂ）、図４３（ｂ）に示すような形状を有していなくてもよい。裏面２ｃに均一に近い密度で配置され、裏面２ｃから光を取り出すための隙間が設けられていれば、格子形状などの他の形状を有していてもよい。図４４は、格子形状のｎ型裏面電極７を示す平面図である。
本実施形態の第１、第２の発光ダイオード装置５９Ａ、５９Ｂのそれぞれによると、実施の形態９、１２のそれぞれと同様の効果を得ることができる。さらに、本実施形態では、ｎ型裏面電極７に光を取り出すための隙間が設けられているため、ｎ型裏面電極７の材料として、透明でない材質を用いることができる。例えば、コンタクト抵抗が低く、安価なＴｉ／Ａｌなどの金属をｎ型裏面電極７として用いることができる。
なお、本実施形態は、実施の形態９、１２の構造の変形例であるが、実施の形態１０、１１、１３から１５などの構造において、ｎ型裏面電極７を互いに離間させてもよい。
（実施の形態１７）
次に、図４５（ａ）を用いて、本発明による発光ダイオード装置の実施の形態１７を説明する。実施の形態９から１６では、スルーホール８を、四角形の平面形状（ｎ型導電層２の主面２ｄに平行な方向における平面形状）を有するｎ型導電層２の角部に設けていたが、本実施形態では、スルーホール８を、四角形の１辺に沿って形成している。
図４５（ａ）は、実施形態１７の発光ダイオード装置６１Ａを示す断面図である。発光ダイオード装置６１Ａは、実施の形態１０の発光ダイオード装置５１Ｂの変形例である。図４５（ｂ）は、図４５（ａ）に示す発光ダイオード素子６０Ａの裏面を示す平面図である。図４５（ｃ）は、発光ダイオード素子６０Ａの主面を示す平面図である。
本実施形態では、スルーホール８およびｎ型表面電極６は、四角形の平面形状を有するｎ型導電層２の端（ｘ方向の端）に配置されている。スルーホール８およびｎ型表面電極６は、ｘ方向に沿った辺と、ｚ方向に沿った辺とを有する。スルーホール８およびｎ型表面電極６においてｚ方向に沿った辺はｘ方向に沿った辺よりも長く、スルーホール８およびｎ型表面電極６は、長方形の平面形状を有する。
実施形態１０では、四角形の平面形状を有する発光ダイオード素子５０Ｂの角部（ｎ型導電層２の主面２ｄに垂直な方向から見た角部）にｎ型表面電極６（図３０（ｃ）等に示す）を設け、ｎ型表面電極６の周囲を囲むように活性層３、ｐ型導電層４およびｐ型電極５を設けている。それに対して、本実施形態では、ｎ型表面電極６は、ｎ型導電層２の一辺（ｚ方向に沿った辺）に沿って長方形の平面形状で形成されており、ｎ型表面電極６に隣接して、四角形の平面形状を有する活性層３、ｐ型導電層４およびｐ型電極５が設けられている。
スルーホール８およびｎ型表面電極６の４つの角部は丸まっていてもよく、略円形でもよい。すなわち、スルーホール８およびｎ型表面電極６の形状は、所望の配光パターンを得られるように決定されればよい。
それ以外の発光ダイオード装置６１Ａの構成は、図３０（ａ）から（ｃ）に示す発光ダイオード装置５１Ｂと同様である。図３８（ａ）から（ｃ）では、図３０（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。
本実施形態の発光ダイオード装置６１Ａによると、実施の形態１０と同様の効果を得ることができる。
さらに、本実施形態では、四角形の平面形状を有するｐ型電極５、ｐ型導電層４および活性層３を設けている。これにより、実施の形態１０と比較して、対称で欠ける部分のない発光分布を得ることができる。活性層３の平面形状は、所望の配光パターンを提供できる形状であればよく、たとえば円形であってもよい。本実施形態によると、発光の形状をバランスよくすることができる。
なお、本実施形態は、実施の形態１０の構造の変形例であるが、実施の形態９、１１から１６などの構造において、スルーホール８の平面形状を長方形にしてもよい。
実施の形態９から１７によると、ワイヤやボンディング部分の影が発生しないので、良好な放射パターンを実現できる。
なお、上記の記載は、好ましい実施形態の一例を説明するものに過ぎず、本発明は、上記の記載に限定されない。
本発明の半導体発光素子は、表示装置、照明装置、ＬＣＤバックライトの光源として好適に用いられる。
１ ｎ型基板
１ａ 主面
１ｂ 裏面
２ ｎ型導電層
２ａ 第１の領域
２ｂ 第２の領域
２ｃ 裏面
２ｄ 主面
２ｅ ｎ型半導体層
３ 活性層
４ ｐ型導電層
４ａ 主面
４ｃ 第１の領域
４ｄ 第２の領域
５ ｐ型電極
６ ｎ型表面電極
７ ｎ型裏面電極
７ａ 主部
７ｂ ｘ方向延長部
７ｃ ｚ方向延長部
８ スルーホール
９ 導電体部
１０ バンプ
１１ バンプ
１２ 実装基板
１３ バンプ位置
１４ 発光ダイオード素子
１４Ａ 発光ダイオード装置
１５ 絶縁膜
１６ 絶縁膜
２０ 凹部
２１ 半導体積層構造
２２ ボンディングパッド
２３ ワイヤ
３０Ａ、３０Ｂ、３０Ｃ 発光ダイオード素子
３１Ａ、３１Ｂ、３１Ｃ 発光ダイオード装置
３２Ａ、３２Ｂ、３２Ｃ 発光ダイオード素子
３３Ａ、３３Ｂ、３３Ｃ 第１、第２、第３の発光ダイオード装置
３４Ａ、３４Ｂ、３４Ｃ 発光ダイオード素子
３５Ａ、３５Ｂ、３５Ｃ 第１、第２、第３の発光ダイオード装置
３６Ａ、３６Ｂ、３６Ｃ 発光ダイオード素子
３７Ａ、３７Ｂ、３７Ｃ 第１、第２、第３の発光ダイオード装置
３８Ａ、３８Ｂ、３８Ｃ 発光ダイオード素子
３９Ａ、３９Ｂ、３９Ｃ 第１、第２、第３の発光ダイオード装置
４０Ａ、４０Ｂ 発光ダイオード素子
４１Ａ、４１Ｂ 発光ダイオード装置
５０Ａ、５０Ｂ、５０Ｃ、５０Ｄ 発光ダイオード素子
５１Ａ、５１Ｂ、５１Ｃ、５１Ｄ 発光ダイオード装置
５２Ａ、５２Ｂ 発光ダイオード素子
５３Ａ、５３Ｂ 発光ダイオード装置
５４Ａ、５４Ｂ 発光ダイオード素子
５５Ａ、５５Ｂ 発光ダイオード装置
５６Ａ、５６Ｂ、５６Ｃ、５６Ｄ 発光ダイオード素子
５７Ａ、５７Ｂ、５７Ｃ、５７Ｄ 発光ダイオード装置
５８Ａ、５８Ｂ 発光ダイオード素子
５９Ａ、５９Ｂ 発光ダイオード装置
６０Ａ 発光ダイオード素子
６１Ａ 発光ダイオード装置

Claims (20)

  1. 第１の表面領域、第２の表面領域および裏面を有し、窒化ガリウム系化合物からなる第１導電型の第１の半導体層と、
    前記第１の表面領域の上に設けられた第２導電型の第２の半導体層と、
    前記第１の半導体層と前記第２の半導体層との間に位置する活性層と、
    前記第２の半導体層の主面に設けられた第１の電極と、
    前記第１の半導体層を貫通し、前記第２の表面領域および前記裏面に開口を有するスルーホールの内壁に設けられた第１の絶縁膜と、
    前記スルーホールの内部において、前記第１の絶縁膜の表面に設けられた導電体部と、
    前記第２の表面領域の上に設けられ、前記導電体部と接する第２の電極と、
    前記第１の半導体層の前記裏面に設けられ、前記導電体部と接する第３の電極とを備える、発光ダイオード素子。
  2. 前記第１の半導体層は、半導体基板と、前記半導体基板の主面上に形成された窒化ガリウム系化合物半導体層とを有し、前記第１の半導体層の前記裏面は前記半導体基板の裏面であり、前記第１の表面領域および前記第２の表面領域は前記窒化ガリウム系化合物半導体層の表面上の領域である、請求項１に記載の発光ダイオード素子。
  3. 前記第２の表面領域のうち前記スルーホールの周囲に位置する領域には第２の絶縁膜が設けられ、前記第２の電極は、前記第２の絶縁膜上に設けられている、請求項１または２に記載の発光ダイオード素子。
  4. 前記第１の半導体層の主面に垂直な方向から見たとき、前記第３の電極は、前記第１の電極と重なる領域に設けられている、請求項１から３のいずれかに記載の発光ダイオード素子。
  5. 前記第１の半導体層の主面に垂直な方向から見たとき、前記スルーホールは前記第１の半導体層の一辺に沿って設けられ、前記活性層は、前記第１の半導体層のうち前記スルーホールが設けられた領域の隣に、略四角形の平面形状で設けられている、請求項１から４のいずれかに記載の発光ダイオード素子。
  6. 前記第１の半導体層の主面に垂直な方向から見たとき、前記第３の電極は、前記第１の電極と重なる領域に、互いに間隔をおいて配置されている、請求項１から５のいずれかに記載の発光ダイオード素子。
  7. 前記スルーホール内には、前記導電体部に囲まれた空間が配置されている、請求項１から６のいずれかに記載の発光ダイオード素子。
  8. 前記第１の半導体層の前記裏面において前記スルーホールの周囲に位置する領域には第３の絶縁膜が設けられ、前記第３の電極は、前記第３の絶縁膜の裏面側に設けられている、請求項１から７のいずれかに記載の発光ダイオード素子。
  9. 前記第１の表面領域および前記第２の表面領域はｍ面上の領域である、請求項１から８のいずれかに記載の発光ダイオード素子。
  10. 前記第１の表面領域および前記第２の表面領域はｍ面以外の面上の領域である、請求項１から８のいずれかに記載の発光ダイオード素子。
  11. 主面および裏面を有する半導体基板と、前記半導体基板の主面上に形成された窒化ガリウム系化合物半導体層とを有する第１導電型の第１の半導体層と、
    前記窒化ガリウム系化合物半導体層の主面の上に設けられ、第２導電型の第２の半導体層と、
    前記第１の半導体層と前記第２の半導体層との間に位置する活性層と、
    前記第２の半導体層の主面における第１の領域に設けられた第１の電極と、
    前記第１の半導体層、前記第２の半導体層および前記活性層を貫通し、前記第２の半導体層の主面における第２の領域および前記半導体基板の前記裏面に開口を有するスルーホールの内壁に設けられた第１の絶縁膜と、
    前記スルーホールの内部において前記第１の絶縁膜の表面に設けられた導電体部と、
    前記第２の領域の上に設けられ、前記導電体部と接する第２の電極と、
    前記半導体基板の前記裏面に設けられ、前記導電体部と接する第３の電極とを備える、発光ダイオード素子。
  12. 前記第２の領域のうち前記スルーホールの周囲に位置する領域には第２の絶縁膜が設けられ、前記第２の電極は、前記第２の絶縁膜上に設けられている、請求項１１に記載の発光ダイオード素子。
  13. 前記第１の半導体層の前記主面に垂直な方向から見たとき、前記第３の電極は、前記第１の電極と重なる領域に設けられている、請求項１１または１２に記載の発光ダイオード素子。
  14. 前記第１の半導体層の前記主面に垂直な方向から見たとき、前記スルーホールは前記第１の半導体層の一辺に沿って設けられ、前記活性層は、前記第１の半導体層のうち前記スルーホールが設けられた領域の隣に、略四角形の平面形状で設けられている、請求項１１から１３のいずれかに記載の発光ダイオード素子。
  15. 前記第１の半導体層の前記主面に垂直な方向から見たとき、前記第３の電極は、前記第１の電極と重なる領域に、互いに間隔をおいて配置されている、請求項１１から１４のいずれかに記載の発光ダイオード素子。
  16. 前記スルーホール内には、前記導電体部に囲まれた空間が配置されている、請求項１１から１５のいずれかに記載の発光ダイオード素子。
  17. 前記第１の半導体層の前記裏面において前記スルーホールの周囲に位置する領域には第３の絶縁膜が設けられ、前記第３の電極は、前記第３の絶縁膜の裏面側に設けられている、請求項１１から１６のいずれかに記載の発光ダイオード素子。
  18. 前記窒化ガリウム系化合物半導体層の主面はｍ面である、請求項１１から１７のいずれかに記載の発光ダイオード素子。
  19. 前記窒化ガリウム系化合物半導体層の主面はｍ面以外の面上の領域である、請求項１１から１７のいずれかに記載の発光ダイオード素子。
  20. 請求項１から１９のいずれかに記載の発光ダイオード素子と、
    実装基板とを備える発光ダイオード装置であって、
    前記第１の電極および前記第２の電極が配置されている側が前記実装基板に対向するように前記発光ダイオード素子は前記実装基板上に配置される発光ダイオード装置。
JP2011526166A 2010-04-01 2011-03-30 発光ダイオード素子および発光ダイオード装置 Expired - Fee Related JP4866491B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011526166A JP4866491B2 (ja) 2010-04-01 2011-03-30 発光ダイオード素子および発光ダイオード装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2010085378 2010-04-01
JP2010085378 2010-04-01
JP2010085379 2010-04-01
JP2010085379 2010-04-01
JP2011526166A JP4866491B2 (ja) 2010-04-01 2011-03-30 発光ダイオード素子および発光ダイオード装置
PCT/JP2011/001895 WO2011125311A1 (ja) 2010-04-01 2011-03-30 発光ダイオード素子および発光ダイオード装置

Publications (2)

Publication Number Publication Date
JP4866491B2 JP4866491B2 (ja) 2012-02-01
JPWO2011125311A1 true JPWO2011125311A1 (ja) 2013-07-08

Family

ID=44762282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011526166A Expired - Fee Related JP4866491B2 (ja) 2010-04-01 2011-03-30 発光ダイオード素子および発光ダイオード装置

Country Status (5)

Country Link
US (1) US20130009196A1 (ja)
JP (1) JP4866491B2 (ja)
CN (1) CN102792471A (ja)
DE (1) DE112011101156T5 (ja)
WO (1) WO2011125311A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5284472B2 (ja) 2009-07-22 2013-09-11 パナソニック株式会社 発光ダイオード
WO2014041769A1 (ja) * 2012-09-14 2014-03-20 パナソニック株式会社 発光ダイオード素子および発光ダイオード装置
JP6155608B2 (ja) * 2012-11-21 2017-07-05 市光工業株式会社 車両用灯具
JP5986904B2 (ja) * 2012-11-21 2016-09-06 スタンレー電気株式会社 半導体発光素子アレイおよび車両用灯具
JP2014116392A (ja) * 2012-12-07 2014-06-26 Stanley Electric Co Ltd 半導体発光素子アレイおよび車両用灯具
US9425359B2 (en) 2013-02-04 2016-08-23 Industrial Technology Research Institute Light emitting diode
TWI557942B (zh) 2013-02-04 2016-11-11 財團法人工業技術研究院 發光二極體
US9548424B2 (en) 2013-02-04 2017-01-17 Industrial Technology Research Institute Light emitting diode
JP5814968B2 (ja) * 2013-03-22 2015-11-17 株式会社東芝 窒化物半導体発光装置
US10121822B2 (en) * 2013-12-02 2018-11-06 Nanyang Technological University Light-emitting device and method of forming the same
US9608168B2 (en) 2014-06-13 2017-03-28 Seoul Viosys Co., Ltd. Light emitting diode
JP6555247B2 (ja) * 2016-12-28 2019-08-07 日亜化学工業株式会社 発光装置及びその製造方法
CN107170773B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
CN109698264B (zh) * 2017-10-20 2020-08-18 展晶科技(深圳)有限公司 发光二极管及其制造方法
DE102018103505A1 (de) * 2018-02-16 2019-08-22 Osram Opto Semiconductors Gmbh Komposithalbleiterbauelement und Verfahren zur Herstellung eines Komposithalbleiterbauelements
DE102018127201A1 (de) * 2018-10-31 2020-04-30 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
KR102276296B1 (ko) * 2018-12-10 2021-07-13 한양대학교 산학협력단 단결정 반도체층 제조방법, 단결정 반도체층을 포함하는 구조체, 및 상기 구조체를 포함하는 반도체 소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003044872A1 (en) * 2001-11-19 2003-05-30 Sanyo Electric Co., Ltd. Compound semiconductor light emitting device and its manufacturing method
JP2007523483A (ja) * 2004-02-20 2007-08-16 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 光電素子、多数の光電素子を有する装置および光電素子を製造する方法
JP2008235792A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2009043832A (ja) * 2007-08-07 2009-02-26 Rohm Co Ltd 半導体発光素子
WO2011010436A1 (ja) * 2009-07-22 2011-01-27 パナソニック株式会社 発光ダイオード

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812502B1 (en) * 1999-11-04 2004-11-02 Uni Light Technology Incorporation Flip-chip light-emitting device
JP5965095B2 (ja) * 1999-12-03 2016-08-10 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 内部および外部光学要素による光取出しを向上させた発光ダイオード
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
JP2001308462A (ja) 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
US7053413B2 (en) * 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
WO2003063312A1 (fr) * 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Dispositif laser a semi-conducteurs a base de nitrures et son procede de fabrication
JP2003332697A (ja) 2002-05-09 2003-11-21 Sony Corp 窒化物半導体素子及びその製造方法
US7714345B2 (en) * 2003-04-30 2010-05-11 Cree, Inc. Light-emitting devices having coplanar electrical contacts adjacent to a substrate surface opposite an active region and methods of forming the same
TWI312582B (en) * 2003-07-24 2009-07-21 Epistar Corporatio Led device, flip-chip led package and light reflecting structure
TWI220578B (en) * 2003-09-16 2004-08-21 Opto Tech Corp Light-emitting device capable of increasing light-emitting active region
JP4027914B2 (ja) * 2004-05-21 2007-12-26 株式会社半導体エネルギー研究所 照明装置及びそれを用いた機器
JP4996463B2 (ja) * 2004-06-30 2012-08-08 クリー インコーポレイテッド 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
KR101097301B1 (ko) * 2005-02-05 2011-12-23 삼성모바일디스플레이주식회사 백색발광소자
US7625778B2 (en) * 2005-06-08 2009-12-01 Chunghwa Picture Tubes, Ltd. Method of manufacturing a substrate-free flip chip light emitting diode
US7566913B2 (en) * 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
CN100477303C (zh) * 2006-01-24 2009-04-08 新世纪光电股份有限公司 氮化镓系半导体的成长方法
JP5486759B2 (ja) * 2006-04-14 2014-05-07 日亜化学工業株式会社 半導体発光素子の製造方法
CN100452460C (zh) * 2006-05-29 2009-01-14 金芃 通孔垂直结构的半导体芯片及其制造方法
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
US7601989B2 (en) * 2007-03-27 2009-10-13 Philips Lumileds Lighting Company, Llc LED with porous diffusing reflector
KR100981275B1 (ko) * 2008-09-25 2010-09-10 주식회사 에피밸리 3족 질화물 반도체 발광소자
JP5356312B2 (ja) * 2010-05-24 2013-12-04 株式会社東芝 半導体発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003044872A1 (en) * 2001-11-19 2003-05-30 Sanyo Electric Co., Ltd. Compound semiconductor light emitting device and its manufacturing method
JP2007523483A (ja) * 2004-02-20 2007-08-16 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 光電素子、多数の光電素子を有する装置および光電素子を製造する方法
JP2008235792A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2009043832A (ja) * 2007-08-07 2009-02-26 Rohm Co Ltd 半導体発光素子
WO2011010436A1 (ja) * 2009-07-22 2011-01-27 パナソニック株式会社 発光ダイオード

Also Published As

Publication number Publication date
DE112011101156T5 (de) 2013-01-24
CN102792471A (zh) 2012-11-21
US20130009196A1 (en) 2013-01-10
JP4866491B2 (ja) 2012-02-01
WO2011125311A1 (ja) 2011-10-13

Similar Documents

Publication Publication Date Title
JP4866491B2 (ja) 発光ダイオード素子および発光ダイオード装置
JP5284472B2 (ja) 発光ダイオード
US9166109B2 (en) Semiconductor light emitting element, and light emitting device having conductive vias of first electrode structure disposed below second pad electrode of second electrode structure
TWI300245B (ja)
KR100652133B1 (ko) 플립칩 구조의 발광 소자
US9059149B2 (en) Electronic device package and packaging substrate for the same
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
US10177281B2 (en) Light-emitting diode
WO2010146808A1 (ja) 窒化ガリウム系化合物半導体発光ダイオード
WO2011083551A1 (ja) 窒化物系半導体発光素子およびその製造方法
JP2012114184A (ja) 発光ダイオード
JP2014003283A (ja) 半導体発光装置および光源ユニット
JP5982179B2 (ja) 半導体発光装置およびその製造方法
KR100774198B1 (ko) 수직형 발광 소자
KR101260000B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR102256590B1 (ko) 발광 다이오드
KR101364718B1 (ko) 발광 소자 및 그 제조 방법
JP4058595B2 (ja) 半導体発光素子及びその製造方法
JP2010165983A (ja) 発光チップ集積デバイスおよびその製造方法
JP5398937B1 (ja) 窒化物半導体発光チップ、窒化物半導体発光装置及び窒化物半導体チップの製造方法
JP4058592B2 (ja) 半導体発光素子及びその製造方法
JP4058593B2 (ja) 半導体発光素子
KR100762093B1 (ko) 수직형 발광 소자 및 그 패키지 제조방법
KR20140059522A (ko) 질화갈륨 기판을 포함하는 발광소자 및 이를 포함하는 발광 다이오드 패키지
KR101681573B1 (ko) 발광소자의 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4866491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees