JPWO2011096125A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JPWO2011096125A1
JPWO2011096125A1 JP2011552663A JP2011552663A JPWO2011096125A1 JP WO2011096125 A1 JPWO2011096125 A1 JP WO2011096125A1 JP 2011552663 A JP2011552663 A JP 2011552663A JP 2011552663 A JP2011552663 A JP 2011552663A JP WO2011096125 A1 JPWO2011096125 A1 JP WO2011096125A1
Authority
JP
Japan
Prior art keywords
redundant
tft element
wiring
signal line
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011552663A
Other languages
English (en)
Other versions
JP5350495B2 (ja
Inventor
田中　信也
信也 田中
菊池　哲郎
哲郎 菊池
純也 嶋田
純也 嶋田
吉田　昌弘
昌弘 吉田
小笠原　功
功 小笠原
智 堀内
堀内　　智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011552663A priority Critical patent/JP5350495B2/ja
Publication of JPWO2011096125A1 publication Critical patent/JPWO2011096125A1/ja
Application granted granted Critical
Publication of JP5350495B2 publication Critical patent/JP5350495B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

信号分配回路（３）には、駆動ＴＦＴ素子（７）と同じチャネル幅を有するように形成された冗長ＴＦＴ素子（８）と第１の冗長配線（９ａ・９ｂ）と第２の冗長配線（１０）と第３の冗長配線（１１）とが備えられている。したがって、信号分配回路（３）に備えられた駆動ＴＦＴ（７）にリーク部（欠陥部）が生じた場合であっても、リーク部（欠陥部）の修復に時間が掛からず、生産性の向上が図れるとともに、修復後にも、異なるチャネル幅となるＴＦＴを有さない信号分配回路（３）を備えた液晶表示装置を実現できる。

Description

本発明は、表示パネルにモノリシックに形成され、従来のＴＦＴに比べ、ＴＦＴにおけるチャネル幅が大きいＴＦＴを用いた駆動回路を備えた表示装置に関するものである。
従来から、表示装置、特には、液晶表示装置の分野においては、信頼性の向上、額縁領域の狭小化および製造コストの削減などを実現するため、ｐ−Ｓｉ（Ｐｏｌｙ Ｓｉｌｉｃｏｎ：多結晶シリコン）やＣＧ‐Ｓｉ（Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ：連続粒界結晶シリコン）や微結晶Ｓｉ（μｃ‐Ｓｉ：マイクロクリスタルシリコン）のように、比較的に高い移動度を有する半導体膜を用いて、液晶表示装置の表示領域に形成される画素ＴＦＴと、上記表示領域の周辺領域に形成される走査信号線駆動回路およびデータ信号線駆動回路に備えられる駆動ＴＦＴとをモノリシックに形成していた。
また、近年では、製造コストを削減する他の方法として、上記ｐ−Ｓｉ、上記ＣＧシリコンおよび上記微結晶シリコンからなる半導体膜より移動度は低いが、結晶化プロセスを省くことができ、より安価に形成することができるａ‐Ｓｉ（Ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ：非晶質シリコン）半導体膜を用いて、上記画素ＴＦＴと上記走査線駆動回路に備えられる駆動ＴＦＴとをモノリシックに形成する、いわゆる、ａ‐Ｓｉ半導体膜を用いた走査線駆動回路のＧＤＭ化（ゲートドライバモノリシック化）が提案されている。
一方、液晶表示装置の高精細化に伴い、データ信号線の本数が増加しているため、図１８に示すように、データ信号線駆動回路は、複数のデータ信号線駆動回路１１６ａ・１１６ｂ・１１６ｃで構成されることが多い。
図１８は、複数のデータ信号線駆動回路１１６ａ・１１６ｂ・１１６ｃを備えた従来の液晶表示装置１４１の構成を示す。
液晶表示装置１４１は、表示パネル１１２、フレキシブルプリント基板１１３およびコントロール基板１１４を備えている。
液晶表示装置１４１に備えられた表示パネル１１２には、ガラス基板上に形成されたａ‐Ｓｉを用いて、表示領域１１２ａの各画素毎に形成された画素ＴＦＴ１２１と走査信号線駆動回路１１５に備えられた駆動ＴＦＴとが作り込まれている。
表示領域１１２ａは、複数の画素ＰＩＸがマトリクス状に配置された領域であり、画素ＰＩＸには、画素ＴＦＴ１２１と液晶容量ＣＬと補助容量Ｃｓとが備えられている。
画素ＴＦＴ１２１のゲート電極は走査線ＧＬに接続されており、画素ＴＦＴ１２１のソース電極はデータ信号線ＳＬに接続されている。また、液晶容量ＣＬおよび補助容量Ｃｓは、画素ＴＦＴ１２１のドレイン電極に接続されている。
複数の走査線は走査線ＧＬ１・ＧＬ２・ＧＬ３・・・ＧＬｎからなり、それぞれ走査信号線駆動回路１１５の出力に接続されており、一方、複数のデータ信号線はデータ信号線ＳＬ１・ＳＬ２・ＳＬ３・・・ＳＬｍからなり、それぞれ複数のデータ信号線駆動回路１１６ａ・１１６ｂ・１１６ｃの出力に接続されている。
さらには、図示されてないが、各画素ＰＩＸ毎に備えられている補助容量Ｃｓの一方の電極に補助容量電圧を与える補助容量配線が形成されている。
図示されているように、走査信号線駆動回路１１５は、表示パネル１１２の表示領域１１２ａにおいて、走査線ＧＬ１・ＧＬ２・ＧＬ３・・・ＧＬｎの延びる方向の一方側に隣接する領域に設けられており、各走査線ＧＬ１・ＧＬ２・ＧＬ３・・・ＧＬｎに順次走査パルス（ゲートパルス）を供給するようになっている。
走査信号線駆動回路１１５は、表示パネル１１２に、ｐ−Ｓｉ膜やＣＧ‐Ｓｉ膜や微結晶Ｓｉ膜やａ‐Ｓｉ膜を用いて、表示領域１１２ａとモノリシックに作り込むことができる。
一方、フレキシブルプリント基板１１３は、複数のデータ信号線駆動回路１１６ａ・１１６ｂ・１１６ｃを備えている。データ信号線駆動回路１１６ａ・１１６ｂ・１１６ｃは、データ信号線ＳＬ１・ＳＬ２・ＳＬ３・・・ＳＬｍのそれぞれにデータ信号を供給する。
また、コントロール基板１１４は、フレキシブルプリント基板１１３に接続されており、走査信号線駆動回路１１５およびデータ信号線駆動回路１１６ａ・１１６ｂ・１１６ｃに必要な信号や電源を供給する。すなわち、コントロール基板１１４から出力され、走査信号線駆動回路１１５へ供給される信号および電源は、フレキシブルプリント基板１１３を介して表示パネル１１２の走査信号線駆動回路１１５へ供給される。
図１８の液晶表示装置１４１に示すように、データ信号線駆動回路が複数のデータ信号線駆動回路１１６ａ・１１６ｂ・１１６ｃで構成される場合においては、製造単価のアップや実装面積の増加を招いてしまうという問題がある。
そこで、データ信号線駆動回路の出力数を減らしてＲＧＢの各データ信号線を時分割で駆動させるＳＳＤ（Ｓｏｕｒｃｅ Ｓｈａｒｅｄ Ｄｒｉｖｉｎｇ）方式の駆動を行う液晶表示装置が提案されている。
図１９は、ＳＳＤ方式の液晶表示装置１５１の一例を示す。
なお、図１９に示すマトリクス状に配置された複数の画素ＰＩＸの構造は、図１８と同様であるため、その説明は省略する。
図示されているように、液晶表示装置１５１は、表示パネル１１２およびフレキシブルプリント基板１１３を備えており、表示パネル１１２には、画素ＰＩＸ、走査信号線駆動回路（ゲートドライバ）１５３およびＳＳＤ回路１５５が設けられており、フレキシブルプリント基板１１３には、チップ状のデータ信号線駆動回路（ソースドライバ）１５２が実装されている。
Ｒ（赤色）の画素ＰＩＸが接続されたデータ信号線ＲＳＬと、Ｇ（緑色）の画素ＰＩＸが接続されたデータ信号線ＧＳＬと、Ｂ（青色）の画素ＰＩＸが接続されたデータ信号線ＢＳＬとが組になって、各組が隣接配置されている。
図１９ではｎ−１番目の組のデータ信号線ＳＬｎ−１（ＲＳＬｎ−１、ＧＳＬｎ−１、ＢＳＬｎ−１）、ｎ番目の組のデータ信号線ＳＬｎ（ＲＳＬｎ、ＧＳＬｎ、ＢＳＬｎ）、ｎ＋１番目の組のデータ信号線ＳＬｎ＋１（ＲＳＬｎ＋１、ＧＳＬｎ＋１、ＢＳＬｎ＋１）が示されている。
ＳＳＤ回路１５５は、各データ信号線ＲＳＬのデータ信号供給側の一端に接続されたトランジスタ（ＴＦＴ）ＡＳＷＲ（図１９中のＡＳＷＲｎ−１、ＡＳＷＲｎ、ＡＳＷＲｎ＋１）と、各データ信号線ＧＳＬのデータ信号供給側の一端に接続されたトランジスタＡＳＷＧ（図１９中のＡＳＷＧｎ−１、ＡＳＷＧｎ、ＡＳＷＧｎ＋１）と、各データ信号線ＢＳＬのデータ信号供給側の一端に接続されたトランジスタＡＳＷＢ（図１９中のＡＳＷＢｎ−１、ＡＳＷＢｎ、ＡＳＷＢｎ＋１）とを備えている。
そして、図示されているように、例えば、一端が同じ組のデータ信号線ＲＳＬｎ・ＧＳＬｎ・ＢＳＬｎに接続されたトランジスタＡＳＷＲｎ・ＡＳＷＧｎ・ＡＳＷＢｎは、それぞれ他端側で互いに接続されて、データ信号線駆動回路１５２の出力ＤＡＴＡ（図１９のＤＡＴＡｎ）に接続されている。
このようにＳＳＤ回路１５５を備えた構成においては、データ信号線駆動回路１５２における出力ＤＡＴＡ線の本数を、図１８に示す液晶表示装置１４１に備えられた複数のチップからなるデータ信号線駆動回路１１６ａ・１１６ｂ・１１６ｃにおける出力ＤＡＴＡ線の合計本数の３分の１とすることができ、データ信号線駆動回路の個数を３分の１とすることができるので、製造単価のアップや実装面積の増加を抑制することができる。
以下、図１９に基づいて、ＳＳＤ回路１５５の構成についてさらに詳しく説明する。
トランジスタＡＳＷＲ・ＡＳＷＧ・ＡＳＷＢは、ゲート電極に入力されるＯＮ信号Ｒｏｎ・Ｇｏｎ・Ｂｏｎによって、１水平期間のほぼ３分の１ずつ時分割で順次ＯＮ状態となる。ＯＮ信号ＲｏｎがＨｉｇｈであるときにはトランジスタＡＳＷＲがＯＮ状態となり、そのときにデータ信号線駆動回路１５２から出力されるＲの出力ＤＡＴＡがデータ信号線ＲＳＬに供給される。また、ＯＮ信号ＧｏｎがＨｉｇｈであるときには、トランジスタＡＳＷＧがＯＮ状態となり、そのときにデータ信号線駆動回路１５２から出力されるＧの出力ＤＡＴＡがデータ信号線ＧＳＬに供給される。さらに、ＯＮ信号ＢｏｎがＨｉｇｈであるときには、トランジスタＡＳＷＢがＯＮ状態となり、そのときにデータ信号線駆動回路１５２から出力されるＢの出力ＤＡＴＡがデータ信号線ＢＳＬに供給される。
すなわち、図示されているように、各トランジスタＡＳＷＲ・ＡＳＷＧ・ＡＳＷＢのソース電極およびドレイン電極中の一方は、各データ信号線ＲＳＬ・ＧＳＬ・ＢＳＬに接続されており、他方はデータ信号線駆動回路１５２の出力ＤＡＴＡに接続されている。
なお、走査信号線駆動回路１５３とＳＳＤ回路１５５とは、表示パネル１１２に、ｐ−Ｓｉ膜やＣＧ‐Ｓｉ膜や微結晶Ｓｉ膜や酸化物半導体膜やａ‐Ｓｉ膜を用いて、表示パネル１１２の表示領域における画素ＴＦＴ１２１とモノリシックに作り込むことができる。
以上のように、ｐ−Ｓｉ膜やＣＧ‐Ｓｉ膜や微結晶Ｓｉ膜や酸化物半導体膜やａ‐Ｓｉ膜を用いて、液晶表示装置の表示領域に形成される画素ＴＦＴとモノリシックに作り込むことができる走査線駆動回路やデータ信号線駆動回路やＳＳＤ回路における駆動ＴＦＴが、回路の駆動に要求される所定の移動度を満たさない場合、特に、ａ‐Ｓｉ膜を用いて駆動ＴＦＴが形成されている場合には、上記駆動ＴＦＴとして、従来のＴＦＴに比べ、チャネル幅が大きいＴＦＴを用いる必要がある。
図２０は、チャネル幅が大きいＴＦＴの一例を示す図である。
図２０の（ａ）は、連続したＵ字（櫛歯）形状の電極を備えたチャネル幅の大きいＴＦＴの一部領域を示す図である。
図２０の（ａ）は、上記ＴＦＴにおいて繰り返される一部領域２００を示し、一部領域２００は、ゲート電極ライン２１０とソース電極ライン２３０とドレイン電極ライン２４０とからなり、ドレイン電極ライン２４０におけるＩ字形状部分をソース電極ライン２３０におけるＵ字形状部分が取り囲み、両者の間にチャネルが形成されている。
また、図示されてないが、上記ＴＦＴは、並列に接続された図２０の（ａ）に示す一部領域２００を多数備えた構成となっている。
また、図２０の（ａ）に図示されているように、上記ＴＦＴの一部領域２００におけるチャネル幅は、２×ＤＬ１＋ＤＬ２を含む距離Ｗで表すことができ、チャネル長は、ソース電極ライン２３０のチャネル領域との境界線と、ドレイン電極ライン２４０のチャネル領域との境界線との間の距離Ｌで表すことができる。
以上のように上記ＴＦＴは、並列に接続された図２０の（ａ）に示す一部領域２００を多数備えた構成であるため、チャネル幅が非常に大きいＴＦＴを実現することができる。
しかしながら、図２０の（ａ）に示す構造を有するＴＦＴでは、ソース電極ライン２３０とドレイン電極ライン２４０との間にいずれか１箇所でもリークが発生すると、ＴＦＴ全体の特性に異常が生じてしまうという問題がある。
したがって、ソース電極ライン２３０のＵ字形状部分とドレイン電極ライン２４０のＩ字形状部分とが工程不良などによりショートしてしまった場合には、ドレイン電極ライン２４０におけるＩ字形状部分の上部をレーザー溶断により分離し、ＴＦＴ全体を正常に使用することができるようにしている。
しかし、図２０の（ａ）に示す構造を有するＴＦＴは、ドレイン電極ライン２４０の本体からゲート電極ライン２１０の上方の領域までの距離が小さいために、ドレイン電極ライン２４０のＩ字形状部分をレーザー溶断しようとすると、レーザー・スポットの範囲が、ゲート電極ライン２１０の上方の領域に設けられた半導体層とｎ＋層との積層体にまで及んでしまう。
上記積層体が、レーザー照射により損傷すると、上記積層体はＴＦＴ全体に繋がっているため、損傷熱を隣接領域へとさらに伝達してしまい、その結果、レーザー照射により損傷された積層体の隣接する部分を含めた広範囲が損傷してしまう。
国際公開特許公報「ＷＯ２００９/１０４３０２号公報（２００９年８月２７日公開）」
そこで、特許文献１に記載の図２０の（ｂ）に示す構造を有するＴＦＴを用いることが考えられている。
ＴＦＴ３００は、ゲート電極３０２、第１ソース・ドレイン電極３０３および第２ソース・ドレイン電極３０４を備えている。第１ソース・ドレイン電極３０３および第２ソース・ドレイン電極３０４は、それぞれ、一方がソース電極として用いられるときは他方がドレイン電極として用いられるものである。
ゲート電極３０２はコの字状に形成されており、ガラス基板上に、第１ソース・ドレイン電極３０３および第２ソース・ドレイン電極３０４よりも下層側に形成されている。
ゲート電極３０２の上層には、ゲート絶縁膜を隔てて半導体層とｎ＋層との積層体が設けられており、半導体層が設けられている領域をハッチングで示す第１の領域Ｒとすると、上記積層体の領域は、第１の領域Ｒ内にあり、第１ソース・ドレイン電極３０３は、第１の領域Ｒ内のｎ＋層上に設けられている。なお、第１の領域Ｒにおいて、第１ソース・ドレイン電極３０３以外の領域３０５は、上方にｎ＋層が設けられていない半導体層の領域である。
一方、第２ソース・ドレイン電極３０４は、１本の電極ライン３０４ａと、複数の枝電極３０４ｂとを備えている。
電極ライン３０４ａは、ゲート電極３０２のコの字状領域の中央の間隙領域に設けられたライン状電極であり、枝電極３０４ｂ…は、電極ライン３０４ａから両側の第１ソース・ドレイン電極３０３に向って分岐して延びる電極群である。各枝電極３０４ｂは、第１の領域Ｒ内のｎ＋層上まで延びており、第１ソース・ドレイン電極３０３は、各枝電極３０４ｂを所定の距離だけ離して囲むように配置されている。
したがって、第１ソース・ドレイン電極３０３は、第１の領域Ｒ内にある枝電極３０４ｂ…との間に、上記積層体においてｎ＋層が存在しないように形成された半導体層のパターンをパネル面内方向に挟んでおり、この半導体層のパターンがＴＦＴ３００のチャネル形成領域３０５ａとなっている。
第２ソース・ドレイン電極３０４の枝電極３０４ｂが、図中ハッチングを施した第１の領域Ｒと交差開始する箇所Ｄでは、第１の領域Ｒの外縁は、ゲート電極３０２のコの字の内側にある境界ラインｅよりも電極ライン３０４ａ側となるラインｆの位置にあり、半導体層とｎ＋層との積層体が、境界ラインｅからラインｆまでせり出している領域３０６が設けられている。
また、隣接する領域３０６同士の間には、第１の領域Ｒの外縁は、境界ラインｅよりも電極ライン３０４ａから離れた箇所にあるラインｇまで後退している。
そして、上記箇所Ｄから電極ライン３０４ａまでの距離ｄ１は、５μｍ以上となるように設定されている。
このような構成においては、距離ｄ１が５μｍ以上で設定されていることにより、第１ソース・ドレイン電極３０３と第２ソース・ドレイン電極３０４の枝電極３０４ｂとが互いにリークした場合、図２０の（ｂ）に図示するように、例えば箇所Ｓでショートした場合に、枝電極３０４ｂ上の点Ｑにおいて、レーザー・スポットを容易に箇所Ｄおよび電極ライン３０４ａから離れるように当てることができる。
したがって、上記構成によれば、ソース電極とドレイン電極間とのリークを容易に修復することのできるチャネル幅の大きいＴＦＴを実現することができると記載されている。
しかしながら、上記ＴＦＴの構成においては、図２０の（ｂ）に示すように、チャネル幅が大きいため、リーク部（欠陥部）を探し出し、レーザー・スポットで切断する過程に時間が掛かってしまうため、生産性の向上を図れないという問題がある。
また、上記ＴＦＴの構成においては、リーク部（欠陥部）のみをレーザー・スポットで切断するようになっているため、レーザー・スポットで切断した箇所を有するＴＦＴとレーザー・スポットで切断した箇所を有さないＴＦＴとでは、チャネル幅が異なってしまうため、これらのＴＦＴを用いた駆動回路を備えた表示装置においては、表示品位の低下が生じてしまうという問題がある。
本発明は、上記の問題点に鑑みてなされたものであり、駆動回路に備えられたＴＦＴにリーク部（欠陥部）が生じた場合であっても、リーク部（欠陥部）の修復に時間が掛からず、生産性の向上が図れるとともに、修復後にも、異なるチャネル幅となるＴＦＴを有さない駆動回路を備えた表示装置を提供することを目的とする。
本発明の表示装置は、上記の課題を解決するために、マトリクス状に配された各画素と上記各画素毎に設けられた画素ＴＦＴ素子とが設けられている表示領域と、上記画素ＴＦＴ素子とモノリシックに形成された複数の駆動ＴＦＴ素子を備えている駆動回路が設けられている上記表示領域の周辺領域とを有する表示装置であって、上記駆動ＴＦＴ素子は、半導体層とゲート電極とソース電極とドレイン電極とを備えており、上記半導体層の一方の面には上記ゲート電極が、上記半導体層の一方の面と対向する他方の面には上記ソース電極および上記ドレイン電極が、それぞれ設けられ、上記ソース電極または上記ドレイン電極の何れか一方の電極は、他方の電極の一部を取り囲むように形成されており、上記一方の電極が、上記他方の電極の一部を取り囲むように形成されている領域においては、上記一方の電極と上記他方の電極とは一定間隔離されており、上記駆動回路には、上記駆動ＴＦＴ素子と同じチャネル幅を有するように形成された冗長ＴＦＴ素子と第１の冗長配線と第２の冗長配線と第３の冗長配線とが備えられており、上記第１の冗長配線は、上記第１の冗長配線と上記複数の駆動ＴＦＴ素子のゲート電極に異なる第１の信号を入力するために設けられた複数の配線中の何れか１本とを電気的に接続することにより、上記冗長ＴＦＴ素子のゲート電極に、上記第１の冗長配線と電気的に接続された配線における上記第１の信号が入力されるように形成されており、上記第２の冗長配線は、上記第２の冗長配線と上記複数の駆動ＴＦＴ素子の上記ソース電極に異なる第２の信号を入力するために設けられた複数の配線中の何れか１本とを電気的に接続することにより、上記冗長ＴＦＴ素子のソース電極に、上記第２の冗長配線と電気的に接続された配線における上記第２の信号が入力されるように形成されており、上記第３の冗長配線は、上記冗長ＴＦＴ素子のドレイン電極に電気的に接続されており、上記第３の冗長配線と上記複数の駆動ＴＦＴ素子の上記ドレイン電極から上記異なる第２の信号を出力するために設けられた複数の配線中の何れか１本とを電気的に接続することにより、上記冗長ＴＦＴ素子のドレイン電極から出力される上記第２の信号が、上記第３の冗長配線と電気的に接続された配線から出力されるように形成されていることを特徴としている。
上記構成によれば、上記駆動ＴＦＴ素子および上記冗長ＴＦＴ素子における上記ソース電極または上記ドレイン電極の何れか一方の電極は、他方の電極の一部を取り囲むように形成されており、上記一方の電極が、上記他方の電極の一部を取り囲むように形成されている領域においては、上記一方の電極と上記他方の電極とは一定間隔離されている、いわゆる、Ｕ字形状の電極または櫛歯形状の電極を備えたチャネル幅の大きい駆動ＴＦＴ素子を用いている。
従来においては、上記一方の電極と上記他方の電極との間にリーク部（欠陥部）が生じた場合、上記チャネル幅の大きい駆動ＴＦＴ素子内をレーザー・スポットなどで切断して修復していたが、上記構成によれば、上記駆動ＴＦＴ素子とは、別途に設けられた冗長ＴＦＴ素子と第１の冗長配線と第２の冗長配線と第３の冗長配線とを用いて修復を行う構成となっている。
したがって、上記構成によれば、従来のように上記駆動ＴＦＴ素子のチャネル幅が大きいため、リーク部（欠陥部）を探し出し、レーザー・スポットで切断する過程に時間が掛かってしまい、生産性が落ちるという問題は生じない。
また、従来においては、上記チャネル幅の大きい駆動ＴＦＴ素子内におけるリーク部（欠陥部）のみをレーザー・スポットで切断するようになっていたため、レーザー・スポットで切断した箇所を有する駆動ＴＦＴ素子とレーザー・スポットで切断した箇所を有さない駆動ＴＦＴ素子とでは、チャネル幅が異なってしまうため、これらの駆動ＴＦＴ素子を用いた駆動回路を備えた表示装置においては、表示品位の低下が生じてしまうという問題があった。
一方、上記構成によれば、リーク部（欠陥部）が生じた駆動ＴＦＴ素子を用いることなく、上記駆動ＴＦＴ素子と同じチャネル幅を有するように形成された上記冗長ＴＦＴ素子と第１の冗長配線と第２の冗長配線と第３の冗長配線とを用いて修復を行う構成となっているため、上記表示品位の低下を抑制することができる表示装置を実現することができる。
本発明の表示装置は、以上のように、上記駆動ＴＦＴ素子は、半導体層とゲート電極とソース電極とドレイン電極とを備えており、上記半導体層の一方の面には上記ゲート電極が、上記半導体層の一方の面と対向する他方の面には上記ソース電極および上記ドレイン電極が、それぞれ設けられ、上記ソース電極または上記ドレイン電極の何れか一方の電極は、他方の電極の一部を取り囲むように形成されており、上記一方の電極が、上記他方の電極の一部を取り囲むように形成されている領域においては、上記一方の電極と上記他方の電極とは一定間隔離されており、上記駆動回路には、上記駆動ＴＦＴ素子と同じチャネル幅を有するように形成された冗長ＴＦＴ素子と第１の冗長配線と第２の冗長配線と第３の冗長配線とが備えられており、上記第１の冗長配線は、上記第１の冗長配線と上記複数の駆動ＴＦＴ素子のゲート電極に異なる第１の信号を入力するために設けられた複数の配線中の何れか１本とを電気的に接続することにより、上記冗長ＴＦＴ素子のゲート電極に、上記第１の冗長配線と電気的に接続された配線における上記第１の信号が入力されるように形成されており、上記第２の冗長配線は、上記第２の冗長配線と上記複数の駆動ＴＦＴ素子の上記ソース電極に異なる第２の信号を入力するために設けられた複数の配線中の何れか１本とを電気的に接続することにより、上記冗長ＴＦＴ素子のソース電極に、上記第２の冗長配線と電気的に接続された配線における上記第２の信号が入力されるように形成されており、上記第３の冗長配線は、上記冗長ＴＦＴ素子のドレイン電極に電気的に接続されており、上記第３の冗長配線と上記複数の駆動ＴＦＴ素子の上記ドレイン電極から上記異なる第２の信号を出力するために設けられた複数の配線中の何れか１本とを電気的に接続することにより、上記冗長ＴＦＴ素子のドレイン電極から出力される上記第２の信号が、上記第３の冗長配線と電気的に接続された配線から出力されるように形成されている構成である。
それゆえ、駆動回路に備えられた駆動ＴＦＴにリーク部（欠陥部）が生じた場合であっても、リーク部（欠陥部）の修復に時間が掛からず、生産性の向上が図れるとともに、修復後にも、異なるチャネル幅となるＴＦＴを有さない駆動回路を備えた表示装置を実現することができる。
本発明の一実施の形態の液晶表示装置に備えられた信号分配回路の一部を概略的に示す図である。 本発明の一実施の形態の液晶表示装置の概略構成を示す図である。 本発明の一実施の形態の液晶表示装置に備えられた信号分配回路において、ある駆動ＴＦＴ素子にリーク（欠陥）が生じた場合の一例を示す図である。 図３に示す信号分配回路を冗長ＴＦＴ素子と第１の冗長配線と第２の冗長配線と第３の冗長配線とを用いて修復する場合を説明するための図である。 図４に示すように修復した場合における、データ信号線駆動回路の出力端子から出力された出力ＤＡＴＡの流れを示す図である。 本発明の一実施の形態の液晶表示装置に備えられた信号分配回路において、ある制御信号線ＳＥＬ Ｇに断線が生じた場合の一例を示す図である。 図６に示す信号分配回路における断線を第４の冗長配線を用いて修復する場合を説明するための図である。 図７に示すように修復した場合における、制御信号線ＳＥＬ Ｇを介して供給される制御信号の流れを示す図である。 本発明の一実施の形態の液晶表示装置に備えられた信号分配回路のレイアウトを示す図である。 本発明の一実施の形態の液晶表示装置に備えることができる他の信号分配回路のレイアウトを示す図である。 本発明の他の実施の形態の液晶表示装置に備えられた信号分配回路の一部を概略的に示す図である。 本発明の他の実施の形態の液晶表示装置に備えられた信号分配回路において、ある駆動ＴＦＴ素子にリーク（欠陥）が生じた場合の一例を示す図である。 図１２に示す信号分配回路を冗長ＴＦＴ素子と第１の冗長配線と第２の冗長配線と第３の冗長配線とを用いて修復する場合を説明するための図である。 図１３に示すように修復した場合における、データ信号線駆動回路の出力端子から出力された出力ＤＡＴＡの流れを示す図である。 本発明の他の実施の形態の液晶表示装置に備えられた信号分配回路において、ある制御信号線ＳＥＬ Ｇに断線が生じた場合の一例を示す図である。 図１５に示す信号分配回路における断線を第４の冗長配線を用いて修復する場合を説明するための図である。 図１６に示すように修復した場合における、制御信号線ＳＥＬ Ｇ介して供給される制御信号の流れを示す図である。 複数のデータ信号線駆動回路を備えた従来の液晶表示装置の構成を示す。 ＳＳＤ方式の液晶表示装置の一例を示す。 チャネル幅が大きいＴＦＴの一例を示す図である。
以下、図面に基づいて本発明の実施の形態について詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などはあくまで一実施形態に過ぎず、これらによってこの発明の範囲が限定解釈されるべきではない。
〔実施の形態１〕
以下、図１〜図１０に基づいて、本発明のチャネル幅の大きい駆動ＴＦＴ素子を用いた駆動回路を備えた表示装置として、チャネル幅の大きい駆動ＴＦＴ素子を用いた信号分配回路（ＳＳＤ回路）を備えた液晶表示装置を例に挙げて説明をするが、上記駆動回路としては、上記信号分配回路に限定されることなく、チャネル幅の大きい駆動ＴＦＴ素子を用いた構成であれば、例えば、走査信号線駆動回路やデータ信号線駆動回路などであってもよい。
また、本実施の形態においては、液晶表示装置を表示装置の一例として挙げているが、これに限定されることはなく、ＥＬ表示装置などであってもよい。
図２は、本実施の形態の液晶表示装置１の概略構成を示す図である。
図２に図示されているように、液晶表示装置１は、表示領域Ｒ１と信号分配回路３と走査信号線駆動回路４とを備えた液晶表示パネル２と、フレキシブルプリント基板５上に実装されたデータ信号線駆動回路６とを備えている。
図示されてないが、表示領域Ｒ１には、マトリクス状に配された各画素と、上記各画素毎に設けられた画素ＴＦＴ素子と、上記各画素ＴＦＴ素子のゲート電極に接続された走査信号線と、上記各画素ＴＦＴ素子のソース電極に接続されたデータ信号線とが設けられている。
一方、表示領域Ｒ１の周辺領域には、信号分配回路３と走査信号線駆動回路４とが上記画素ＴＦＴ素子とモノリシックに形成されている。
本実施の形態においては、液晶表示装置１の製造単価の向上を抑制するため、信号分配回路３と走査信号線駆動回路４とに備えられた駆動ＴＦＴ素子および上記画素ＴＦＴ素子における半導体層を、非晶質シリコンで形成しているが、これに限定されることはなく、上記半導体層として、例えば、酸化物層、微結晶シリコン層、微結晶シリコンと非晶質シリコンとが積層された層、多結晶シリコン層、連続粒界結晶シリコン層などを用いることもできる。
さらには、非晶質ゲルマニウム、多結晶ゲルマニウム、非晶質シリコン・ゲルマニウム、多結晶シリコン・ゲルマニウム、非晶質シリコン・カーバイド、多結晶シリコン・カーバイドなども用いることができる。
なお、上記酸化物層は、例えば、Ｉｎ、Ｇａ、Ｚｎから選択される少なくとも一つの元素を含む非晶質酸化物から形成することができるが、これに限定されることはない。
さらに、本実施の形態においては、上記半導体層として、移動度が比較的低い非晶質シリコンを用いているため、データ信号線駆動回路６をフレキシブルプリント基板５上に別途の工程で設けているが、移動度が比較的高い半導体層を用いる場合には、データ信号線駆動回路６も上記画素ＴＦＴ素子とモノリシックに形成することができる。
なお、液晶表示装置１に備えられた信号分配回路３は、冗長ＴＦＴ素子と第１の冗長配線と第２の冗長配線と第３の冗長配線と第４の冗長配線とが備えられている点以外は、図１９に示す従来の液晶表示装置１５１に備えられたＳＳＤ回路１５５と同様である。
図１は、本実施の形態の液晶表示装置１に備えられた信号分配回路３の一部を概略的に示す図である。
図示されているように、Ｒ（赤色）の画素ＰＩＸが接続されたデータ信号線ＳＲｎと、Ｇ（緑色）の画素ＰＩＸが接続されたデータ信号線ＳＧｎと、Ｂ（青色）の画素ＰＩＸが接続されたデータ信号線ＳＢｎとが組になって、各組が隣接配置されている。
図１ではｎ番目の組のデータ信号線ＳＲｎ・ＳＧｎ・ＳＢｎとｎ＋１番目の組のデータ信号線ＳＲｎ＋１・ＳＧｎ＋１・ＳＢｎ＋１とが示されている。
信号分配回路３においては、各データ信号線ＳＲｎ・ＳＧｎ・ＳＢｎ・・・のデータ信号供給側の一端には、駆動ＴＦＴ素子７がそれぞれ設けられている。
駆動ＴＦＴ素子７の半導体層は、非晶質シリコンで形成されており、移動度が低いので、図２０に示すようにチャネル幅が大きいＴＦＴとするため、駆動ＴＦＴ素子７におけるソース電極またはドレイン電極の何れか一方の電極は、他方の電極の一部を取り囲むように形成されており、上記一方の電極が、上記他方の電極の一部を取り囲むように形成されている領域においては、上記一方の電極と上記他方の電極とは一定間隔離されている、いわゆる、Ｕ字形状の電極または櫛歯形状の電極を備えている。
そして、図示されているように、同じ組のデータ信号線ＳＲｎ・ＳＧｎ・ＳＢｎは、駆動ＴＦＴ素子７の一方端側で互いに接続されて、データ信号線駆動回路６の出力端子ＳＩＮｎに接続されており、一方、他の同じ組のデータ信号ＳＲｎ＋１・ＳＧｎ＋１・ＳＢｎ＋１は、データ信号線駆動回路６の他の出力端子ＳＩＮｎ＋１に接続されている。
また、駆動ＴＦＴ素子７のゲート電極に入力される制御信号（第１の信号）は、第１の制御信号線ＳＥＬ Ｒ、第２の制御信号線ＳＥＬ Ｇおよび第３の制御信号線ＳＥＬ Ｂを介して入力されるようになっており、同じ組のデータ信号線ＳＲｎ・ＳＧｎ・ＳＢｎに接続されている駆動ＴＦＴ素子７は、１水平期間のほぼ３分の１ずつ時分割で順次ＯＮ状態となる。
第１の制御信号線ＳＥＬ Ｒに入力される制御信号がＨｉｇｈであるときには、データ信号線ＳＲｎ・ＳＲｎ＋１・・・に接続された駆動ＴＦＴ素子７がＯＮ状態となり、そのときにデータ信号線駆動回路６の出力端子ＳＩＮｎ・ＳＩＮｎ＋１・・・から出力されるＲの出力ＤＡＴＡ（第２の信号・画像信号）がデータ信号線ＳＲｎ・ＳＲｎ＋１・・・に供給される。
第２の制御信号線ＳＥＬ Ｇに入力される制御信号がＨｉｇｈであるときには、データ信号線ＳＧｎ・ＳＧｎ＋１・・・に接続された駆動ＴＦＴ素子７がＯＮ状態となり、そのときにデータ信号線駆動回路６の出力端子ＳＩＮｎ・ＳＩＮｎ＋１・・・から出力されるＧの出力ＤＡＴＡがデータ信号線ＳＧｎ・ＳＧｎ＋１・・・に供給される。
また、第３の制御信号線ＳＥＬ Ｂに入力される制御信号がＨｉｇｈであるときには、データ信号線ＳＢｎ・ＳＢｎ＋１・・・に接続された駆動ＴＦＴ素子７がＯＮ状態となり、そのときにデータ信号線駆動回路６の出力端子ＳＩＮｎ・ＳＩＮｎ＋１・・・から出力されるＢの出力ＤＡＴＡがデータ信号線ＳＢｎ・ＳＢｎ＋１・・・に供給される。
すなわち、図示されているように、駆動ＴＦＴ素子７のドレイン電極は、各データ信号線ＳＲｎ・ＳＧｎ・ＳＢｎ・・・に接続されており、駆動ＴＦＴ素子７のソース電極はデータ信号線駆動回路６の出力端子ＳＩＮｎ・ＳＩＮｎ＋１・・・に接続されている。
図示されているように、信号分配回路３には、駆動ＴＦＴ素子７と同じチャネル幅を有するように形成された冗長ＴＦＴ素子８と第１の冗長配線９ａ・９ｂと第２の冗長配線１０と第３の冗長配線１１と第４の冗長配線１２ａ・１２ｂが備えられている。
図３は、本実施の形態の液晶表示装置１に備えられた信号分配回路３において、ある駆動ＴＦＴ素子７にリーク（欠陥）が生じた場合の一例を示す図である。
図３においては、データ信号線ＳＧｎに接続されている駆動ＴＦＴ素子７にリーク（欠陥）が生じた場合の一例を示している。
図４は、図３に示す信号分配回路３を冗長ＴＦＴ素子８と第１の冗長配線９ａ・９ｂと第２の冗長配線１０と第３の冗長配線１１とを用いて修復する場合を説明するための図である。
図４において○箇所は、レーザーを用いて電気的に接続する箇所を示し、Ｘ箇所は、レーザーを用いて電気的に切断する箇所を示し、Ｖ箇所は、周辺の負荷（抵抗・容量）に合わせて適宜レーザーを用いて電気的に切断する箇所を示す。
図示されているように、データ信号線ＳＧｎに接続されている駆動ＴＦＴ素子７にリーク（欠陥）が生じた場合には、データ信号線ＳＧｎと接続されている駆動ＴＦＴ素子７の両端を電気的に切断し、駆動ＴＦＴ素子７をデータ信号線ＳＧｎから電気的に分離させる。
そして、各駆動ＴＦＴ素子７のゲート電極と電気的に接続された制御信号線ＳＥＬ Ｒ・ＳＥＬ Ｇ・ＳＥＬ Ｂと交差するように第１の冗長配線９ａが形成され、制御信号線ＳＥＬ Ｒ・ＳＥＬ Ｇ・ＳＥＬ Ｂと平行に第１の冗長配線９ｂが形成されている。
それから、第１の冗長配線９ａと第２の制御信号線ＳＥＬ Ｇとが交差する箇所と、第１の冗長配線９ａ・９ｂ同士が交差する箇所とを電気的に接続し、第２の制御信号線ＳＥＬ Ｇを介して供給される制御信号を冗長ＴＦＴ素子８のゲート電極に供給することができる。
また、図示されているように、第２の冗長配線１０は、データ信号線駆動回路６の出力端子ＳＩＮｎ・ＳＩＮｎ＋１・・・のいずれか１つに接続されている。
本実施の形態においては、冗長ＴＦＴ素子８をデータ信号線駆動回路６の出力端子ＳＩＮｎ・ＳＩＮｎ＋１に対して１つ（すなわち、データ信号線駆動回路６の出力端子２つに対して、冗長ＴＦＴ素子８を１つ）設けているため、第２の冗長配線１０をデータ信号線駆動回路６の出力端子ＳＩＮｎ・ＳＩＮｎ＋１に予め接続させているが、これに限定されることはなく、冗長ＴＦＴ素子８をデータ信号線駆動回路６の出力端子の数分設けでもよく、第２の冗長配線１０を後述する実施の形態２のように設けることもできる。
そして、第３の冗長配線１１は、各データ信号線ＳＲｎ・ＳＧｎ・ＳＢｎ・・・と交差するように形成されており、冗長ＴＦＴ素子８のドレイン電極およびデータ信号線ＳＧｎに接続されている。
図５は、図４に示すように修復した場合における、データ信号線駆動回路６の出力端子から出力された出力ＤＡＴＡの流れを示す図である。
図示されているように、上記構成によれば、リーク（欠陥）が生じた駆動ＴＦＴ素子７の代わりに冗長ＴＦＴ素子８を介して、データ信号線駆動回路６の出力端子ＳＩＮｎから出力された出力ＤＡＴＡをデータ信号線ＳＧｎに供給することができる。
上記構成によれば、従来のように、駆動ＴＦＴ素子７内のリーク部（欠陥部）をレーザーを用いて電気的に切断する必要がなく、信号分配回路３に備えられた冗長ＴＦＴ素子８と第１の冗長配線９ａ・９ｂと第２の冗長配線１０と第３の冗長配線１１とを用いて修復を行うことができる。
したがって、従来のように駆動ＴＦＴ素子７のチャネル幅が大きいため、リーク部（欠陥部）を探し出し、レーザーで切断する過程に時間が掛かってしまい、生産性が落ちるという問題は生じない。
また、従来の構成においては、チャネル幅の大きい駆動ＴＦＴ素子７内におけるリーク部（欠陥部）のみをレーザーで切断する必要があるため、レーザーで切断した箇所を有する駆動ＴＦＴ素子７とレーザーで切断した箇所を有さない他の駆動ＴＦＴ素子７とでは、チャネル幅が異なってしまうため、これらの駆動ＴＦＴ素子７を用いた信号分配回路３を備えた液晶表示装置においては、表示品位の低下が生じてしまうという問題があった。
一方、上記構成によれば、リーク部（欠陥部）が生じた駆動ＴＦＴ素子７を用いることなく、駆動ＴＦＴ素子７と同じチャネル幅を有するように形成された冗長ＴＦＴ素子８と第１の冗長配線９ａ・９ｂと第２の冗長配線１０と第３の冗長配線１１とを用いて修復を行う構成となっているため、上記表示品位の低下を抑制することができる液晶表示装置１を実現することができる。
なお、本実施の形態の液晶表示装置１においては、ＲＧＢという３分割数で時分割駆動を行う構成を例示的に挙げたが、これに限定されることなく、２分割や４分割以上などの任意の分割数で時分割駆動を行うことができるのは勿論である。分割数が増せば、それだけデータ信号線駆動回路６の出力端子ＳＩＮｎ・ＳＩＮｎ＋１・・・の数やデータ信号線駆動回路６の個数をより大きく減少させることができる。
以下、図６〜図８に基づいて、駆動ＴＦＴ素子７のゲート電極にそれぞれ異なる制御信号を入力するための制御信号線ＳＥＬ Ｒ・ＳＥＬ Ｇ・ＳＥＬ Ｂに、断線が生じた場合、第４の冗長配線１２ａ・１２ｂを用いて修復を行う構成について説明する。
図６は、本実施の形態の液晶表示装置１に備えられた信号分配回路３において、ある制御信号線ＳＥＬ Ｇに断線が生じた場合の一例を示す図である。
図示されているように、制御信号線ＳＥＬ Ｇにおける制御信号線ＳＥＬ Ｇと接続されている駆動ＴＦＴ素子７・７間で断線が生じている。
図７は、図６に示す信号分配回路３における断線を第４の冗長配線１２ａ・１２ｂを用いて修復する場合を説明するための図である。
本実施の形態においては、信号分配回路３の形成面積を縮小するため、第１の冗長配線９ａを第４の冗長配線１２ａとして共用しているが、これに限定されることはなく、第１の冗長配線９ａに該当する配線を第４の冗長配線１２ａとして別途に設けることもできる。
図７において○箇所は、レーザーを用いて電気的に接続する箇所を示し、Ｖ箇所は、周辺の負荷（抵抗・容量）に合わせて適宜レーザーを用いて電気的に切断する箇所を示す。
図示されているように、第４の冗長配線１２ｂは、２つの第１の冗長配線９ａ・９ａと交差するように形成されており、制御信号線ＳＥＬ Ｇと２つの第１の冗長配線９ａ・９ａとが交差する箇所と、第４の冗長配線１２ｂと２つの第１の冗長配線９ａ・９ａとが交差する箇所を電気的に接続することによって、図６に示す信号分配回路３における断線を修復することができる。
図８は、図７に示すように修復した場合における、制御信号線ＳＥＬ Ｇを介して供給される制御信号の流れを示す図である。
図示されているように、上記構成によれば、制御信号線ＳＥＬ Ｇにおいて断線が生じた領域の代わりに第４の冗長配線１２ａ・１２ｂを介して、制御信号が制御信号線ＳＥＬ Ｇに接続された次の駆動ＴＦＴ素子７に供給されるようになっている。
図９は、本実施の形態の液晶表示装置１に備えられた信号分配回路３のレイアウトの一例を示す図である。
図示されているように、信号分配回路３に備えられた駆動ＴＦＴ素子７および冗長ＴＦＴ素子８は、櫛歯形状の電極を備えた構成となっている。
なお、駆動ＴＦＴ素子７と冗長ＴＦＴ素子８とは、その電極形状は異なるがチャネル幅は同じになるように設計されている。
図示されているように、駆動ＴＦＴ素子７は、データ信号線駆動回路６と上記冗長ＴＦＴ素子８との間に挟まれるように形成され、駆動ＴＦＴ素子７の長手方向は、データ信号線駆動回路６の各出力端子が配列される方向に対して直交するように配置され、冗長ＴＦＴ素子８の長手方向は、データ信号線駆動回路６の各出力端子が配列される方向と平行に配置されている。
上記構成によれば、信号分配回路３の形成面積を小さくすることができるので、上記液晶表示装置１における非表示領域となる額縁領域の狭小化を実現することができる。
図１０は、後述する実施の形態２の液晶表示装置１に備えられた信号分配回路３ａのレイアウトの一例を示す図である。
図示されているように、信号分配回路３ａに備えられた駆動ＴＦＴ素子７と冗長ＴＦＴ素子８とは、何れも櫛歯形状の電極を備えた構成であり、冗長ＴＦＴ素子８は、上記図９とは異なり、駆動ＴＦＴ素子７が形成されている領域内に形成されている。
なお、図１０においても上記図９と同様に駆動ＴＦＴ素子７と冗長ＴＦＴ素子８とは、そのチャネル幅は同じになるように設計されている。
上記構成によれば、信号分配回路３ａを備えた構成であっても、データ信号線駆動回路６の各出力端子が配列される方向に対して直交する方向の幅、すなわち、データ信号線駆動回路６の一端と表示領域の一端との間の距離を縮めることができるので、上記液晶表示装置１における非表示領域となる額縁領域の狭小化を実現することができる。
以下、例えば、図１におけるデータ信号線ＳＧｎ＋１に接続されている駆動ＴＦＴ素子７にリーク（欠陥）が生じた場合の修復方法の一例について説明する。
図示は省略するが、図１におけるデータ信号線ＳＧｎ＋１に接続されている駆動ＴＦＴ素子７にリーク（欠陥）が生じた場合には、データ信号線ＳＧｎ＋１と接続されている駆動ＴＦＴ素子７の両端を電気的に切断し、駆動ＴＦＴ素子７をデータ信号線ＳＧｎ＋１から電気的に分離させる。
そして、第１の冗長配線９ａと第２の制御信号線ＳＥＬ Ｇとが交差する箇所と、第１の冗長配線９ａ・９ｂ同士が交差する箇所とを電気的に接続し、第２の制御信号線ＳＥＬ Ｇを介して供給される制御信号を冗長ＴＦＴ素子８のゲート電極に供給することができる。
それから、データ信号線駆動回路６の出力端子ＳＩＮｎ＋１に接続されている第２の冗長配線１０と第４の冗長配線１２ｂとが交差する箇所と、第４の冗長配線１２ｂとデータ信号線駆動回路６の出力端子ＳＩＮｎに接続されている第２の冗長配線１０とが交差する箇所とを接続させる。
そして、データ信号線駆動回路６の出力端子ＳＩＮｎと接続されている第２の冗長配線１０を電気的に切断し、冗長ＴＦＴ素子８のソース電極にデータ信号線駆動回路６の出力端子ＳＩＮｎから出力された出力ＤＡＴＡが供給されないようにする。
最後に、第３の冗長配線１１は、冗長ＴＦＴ素子８のドレイン電極およびデータ信号線ＳＧｎ＋１に接続させる。
以上のようにすることにより、従来のように、駆動ＴＦＴ素子７内のリーク部（欠陥部）をレーザーを用いて電気的に切断する必要がなく、信号分配回路３に備えられた冗長ＴＦＴ素子８と第１の冗長配線９ａ・９ｂと第２の冗長配線１０と第３の冗長配線１１と第４の冗長配線１２ｂとを用いて修復を行うことができる。
〔実施の形態２〕
次に、図１１〜図１７に基づいて、本発明の第２の実施形態について説明する。本実施の形態は、第２の冗長配線１０ａ・１０ｂの配置位置および形状とが実施の形態１とは異なっており、冗長ＴＦＴ素子８の数をデータ信号線駆動回路６の出力端子ＳＩＮｎ・ＳＩＮｎ＋１・・・の数よりさらに少なく設けることができるという点以外については実施の形態１において説明したとおりである。説明の便宜上、上記の実施の形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
図１１は、本実施の形態の液晶表示装置１に備えられた信号分配回路３ａの一部を概略的に示す図である。
図示されているように、第２の冗長配線１０ａは、冗長ＴＦＴ素子８のソース電極に接続されており、一方、第２の冗長配線１０ｂは、第２の冗長配線１０ａおよびデータ信号線駆動回路６の出力端子ＳＩＮｎ・ＳＩＮｎ＋１・・・と交差するように、データ信号線駆動回路６の出力端子ＳＩＮｎ・ＳＩＮｎ＋１・・・近傍に形成されている。
図１２は、本実施の形態の液晶表示装置１に備えられた信号分配回路３ａにおいて、ある駆動ＴＦＴ素子７にリーク（欠陥）が生じた場合の一例を示す図である。
図１２においては、データ信号線ＳＲｎ＋１に接続されている駆動ＴＦＴ素子７にリーク（欠陥）が生じた場合の一例を示している。
図１３は、図１２に示す信号分配回路３ａを冗長ＴＦＴ素子８と第１の冗長配線９ａ・９ｂと第２の冗長配線１０ａ・１０ｂと第３の冗長配線１１とを用いて修復する場合を説明するための図である。
図１３において○箇所は、レーザーを用いて電気的に接続する箇所を示し、Ｘ箇所は、レーザーを用いて電気的に切断する箇所を示し、Ｖ箇所は、周辺の負荷（抵抗・容量）に合わせて適宜レーザーを用いて電気的に切断する箇所を示す。
図示されているように、データ信号線ＳＲｎ＋１に接続されている駆動ＴＦＴ素子７にリーク（欠陥）が生じた場合には、データ信号線ＳＲｎ＋１と接続されている駆動ＴＦＴ素子７の両端を電気的に切断し、駆動ＴＦＴ素子７をデータ信号線ＳＲｎ＋１から電気的に分離させる。
そして、第２の冗長配線１０ｂが、データ信号線駆動回路６の出力端子ＳＩＮｎ＋１および第２の冗長配線１０ａと交差する箇所を電気的に接続し、冗長ＴＦＴ素子８のソース電極にデータ信号線駆動回路６の出力端子ＳＩＮｎ＋１から出力される出力ＤＡＴＡを供給することができる。
それから、第１の冗長配線９ａが、制御信号線ＳＥＬ Ｒおよび第１の冗長配線９ｂと交差する箇所を電気的に接続し、冗長ＴＦＴ素子８のゲート電極に制御信号線ＳＥＬ Ｒを介して供給される制御信号を供給することができる。
そして、第３の冗長配線１１がデータ信号線ＳＲｎ＋１と交差する箇所を電気的に接続し、冗長ＴＦＴ素子８のドレイン電極から出力される出力ＤＡＴＡをデータ信号線ＳＲｎ＋１に出力させることができる。
図１４は、図１３に示すように修復した場合における、データ信号線駆動回路６の出力端子ＳＩＮｎ＋１から出力された出力ＤＡＴＡの流れを示す図である。
図示されているように、上記構成によれば、リーク（欠陥）が生じた駆動ＴＦＴ素子７の代わりに冗長ＴＦＴ素子８を介して、データ信号線駆動回路６の出力端子ＳＩＮｎ＋１から出力された出力ＤＡＴＡをデータ信号線ＳＲｎ＋１に供給することができる。
上記構成によれば、冗長ＴＦＴ素子８の数をデータ信号線駆動回路６の出力端子ＳＩＮｎ・ＳＩＮｎ＋１・・・の数より少なく設けることができ、上記液晶表示装置１における非表示領域となる額縁領域の狭小化を実現することができる。
以下、図１５〜図１７に基づいて、駆動ＴＦＴ素子７のゲート電極にそれぞれ異なる制御信号を入力するための制御信号線ＳＥＬ Ｒ・ＳＥＬ Ｇ・ＳＥＬ Ｂに、断線が生じた場合、第４の冗長配線１２ａ・１２ｂを用いて修復を行う構成について説明する。
なお、本実施の形態においては、信号分配回路３ａの形成面積を縮小するため、第２の冗長配線１０ｂを第４の冗長配線１２ｂと共用しているが、これに限定されることはなく、第２の冗長配線１０ｂに該当する配線を第４の冗長配線１２ｂとして別途に設けることもできる。
図１５は、本実施の形態の液晶表示装置１に備えられた信号分配回路３ａにおいて、ある制御信号線ＳＥＬ Ｇに断線が生じた場合の一例を示す図である。
図示されているように、制御信号線ＳＥＬ Ｇにおける制御信号線ＳＥＬ Ｇと接続されている駆動ＴＦＴ素子７・７間で断線が生じている。
図１６は、図１５に示す信号分配回路３ａにおける断線を第４の冗長配線１２ａ・１２ｂを用いて修復する場合を説明するための図である。
図１６において○箇所は、レーザーを用いて電気的に接続する箇所を示し、Ｖ箇所は、周辺の負荷（抵抗・容量）に合わせて適宜レーザーを用いて電気的に切断する箇所を示す。
図示されているように、第４の冗長配線１２ａは、制御信号線ＳＥＬ Ｒ・ＳＥＬ Ｇ・ＳＥＬ Ｂおよび第４の冗長配線１２ｂと交差するように形成されており、第４の冗長配線１２ｂは、複数の第４の冗長配線１２ａと交差するように形成されている。
第４の冗長配線１２ａが、制御信号線ＳＥＬ Ｇおよび第４の冗長配線１２ｂと交差する箇所を電気的に接続することによって、データ信号線ＳＧｎ＋１に接続されている駆動ＴＦＴ素子７のゲート電極に、第４の冗長配線１２ａ・１２ｂを介して制御信号線ＳＥＬ Ｇに供給される制御信号を供給することができる。
図１７は、図１６に示すように修復した場合における、制御信号線ＳＥＬ Ｇ介して供給される制御信号の流れを示す図である。
図示されているように、上記構成によれば、制御信号線ＳＥＬ Ｇにおいて断線が生じた領域の代わりに第４の冗長配線１２ａ・１２ｂを介して、制御信号が制御信号線ＳＥＬ Ｇに接続された次の駆動ＴＦＴ素子７に供給されるようになっている。
また、図示は省略するが、信号分配回路３ａには、制御信号線ＳＥＬ Ｒ、制御信号線ＳＥＬ Ｇおよび制御信号線ＳＥＬ Ｂのそれぞれに対応した３組（３つ）の冗長ＴＦＴ素子８が備えられ、各冗長ＴＦＴ素子８のゲート電極に対応する制御信号を供給するための第１の冗長配線と、各冗長ＴＦＴ素子８のソース電極に対応するデータ信号線駆動回路６の出力端子から出力される出力ＤＡＴＡを供給する第２の冗長配線と、各冗長ＴＦＴ素子８のドレイン電極から出力される出力ＤＡＴＡを対応するデータ信号線に出力させる第３の冗長配線とを備えた構成とすることもできる。
上記構成によれば、生産時における修復時間の短縮化を実現することができる。
本発明の表示装置において、上記駆動回路には、さらに、第４の冗長配線が備えられており、上記第４の冗長配線は、上記第４の冗長配線と上記複数の駆動ＴＦＴ素子のゲート電極に異なる第１の信号を入力するために設けられた複数の配線中の何れか１本とを、所定の間隔を有する複数の箇所で電気的に接続することにより、上記第４の冗長配線と電気的に接続された配線における上記第１の信号が、上記第４の冗長配線を介して上記配線に入力されるように形成されていることが好ましい。
上記構成によれば、上記複数の駆動ＴＦＴ素子のゲート電極に異なる第１の信号を入力するために設けられた複数の配線において、欠陥部が生じた場合、上記第４の冗長配線を用いて修復を行う構成となっている。
本発明の表示装置において、上記駆動回路は、上記表示領域に表示する画像信号を出力するデータ信号線駆動回路の各出力端子を複数の経路に分枝させた配線と、上記分枝させた各配線に設けられた上記駆動ＴＦＴ素子と、上記データ信号線駆動回路の各出力端子に電気的に接続された上記各駆動ＴＦＴ素子を水平期間の時分割で導通できるように駆動させるため、上記各駆動ＴＦＴ素子のゲート電極に制御信号を入力するための制御信号線とを備えた信号分配回路であることが好ましい。
上記構成によれば、チャネル幅の大きい駆動ＴＦＴ素子が備えられた信号分配回路（ＳＳＤ回路）において、上記駆動ＴＦＴ素子や上記複数の駆動ＴＦＴ素子のゲート電極に異なる第１の信号を入力するために設けられた複数の配線において、欠陥部が生じた場合でも、リーク部（欠陥部）の修復に時間が掛からず、生産性の向上が図れるとともに、修復後にも、異なるチャネル幅となるＴＦＴを有さない信号分配回路を備えた表示装置を実現することができる。
本発明の表示装置において、上記データ信号線駆動回路の各出力端子は、第１の配線、第２の配線および第３の配線に分枝されており、上記第１の配線、上記第２の配線および上記第３の配線のそれぞれには、上記駆動ＴＦＴ素子が設けられており、上記各駆動ＴＦＴ素子のゲート電極には、上記制御信号を入力するための第１の制御信号線、第２の制御信号線および第３の制御信号線が設けられており、上記信号分配回路には、上記各制御信号線に対応した３組の上記冗長ＴＦＴ素子と上記第１の冗長配線と上記第２の冗長配線と上記第３の冗長配線とが備えられていることが好ましい。
上記構成によれば、上記各制御信号線毎に、上記冗長ＴＦＴ素子と上記第１の冗長配線と上記第２の冗長配線と上記第３の冗長配線とを備えた構成となっており、例えば、第１の制御信号線に電気的に接続された駆動ＴＦＴ素子や第１の制御信号線に欠陥部が生じた場合には、上記第１の制御信号線に対応した上記冗長ＴＦＴ素子と上記第１の冗長配線と上記第２の冗長配線と上記第３の冗長配線とを用いて修復を行うことができるようになっている。
したがって、生産時における修復時間の短縮化を実現することができる。
本発明の表示装置において、上記駆動ＴＦＴ素子は、上記データ信号線駆動回路と上記冗長ＴＦＴ素子との間に挟まれるように形成され、上記駆動ＴＦＴ素子の長手方向は、上記データ信号線駆動回路の各出力端子が配列される方向に対して直交するように配置され、上記冗長ＴＦＴ素子の長手方向は、上記データ信号線駆動回路の各出力端子が配列される方向と平行に配置されていることが好ましい。
本発明の表示装置において、上記駆動ＴＦＴ素子は、上記データ信号線駆動回路と上記表示領域との間に挟まれるように形成され、上記駆動ＴＦＴ素子および上記冗長ＴＦＴ素子の長手方向は、上記データ信号線駆動回路の各出力端子が配列される方向に対して直交するように配置され、上記冗長ＴＦＴ素子は、上記駆動ＴＦＴ素子の間に挟まれるように形成されていることが好ましい。
上記構成によれば、信号分配回路（ＳＳＤ回路）の形成面積を小さくすることができるので、上記表示装置における非表示領域となる額縁領域の狭小化を実現することができる。
本発明の表示装置において、上記画素ＴＦＴ素子および上記駆動ＴＦＴ素子における半導体層は、非晶質シリコンで形成されていることが好ましい。
上記構成によれば、上記表示装置の製造単価の向上を抑制することができる。
本発明の表示装置において、上記画素ＴＦＴ素子および上記駆動ＴＦＴ素子における半導体層は、酸化物で形成されていることが好ましい。
上記半導体層は、例えば、Ｉｎ、Ｇａ、Ｚｎから選択される少なくとも一つの元素を含む非晶質酸化物から形成することができるが、これに限定されることはない。
本発明の表示装置において、記画素ＴＦＴ素子および上記駆動ＴＦＴ素子における半導体層は、微結晶シリコンで形成されていることが好ましい。
本発明の表示装置において、上記画素ＴＦＴ素子および上記駆動ＴＦＴ素子における半導体層は、微結晶シリコンと非晶質シリコンとが積層されて形成されていることが好ましい。
上記構成によれば、上記駆動ＴＦＴ素子における半導体層は、微結晶シリコンまたは、微結晶シリコンと非晶質シリコンとが積層されて形成されているため、比較的安価に上記表示装置を製作することができる。
本発明の表示装置において、上記画素ＴＦＴ素子および上記駆動ＴＦＴ素子における半導体層は、多結晶シリコンで形成されていることが好ましい。
本発明の表示装置において、上記画素ＴＦＴ素子および上記駆動ＴＦＴ素子における半導体層は、連続粒界結晶シリコンで形成されていることが好ましい。
上記構成によれば、上記駆動ＴＦＴ素子における半導体層は、多結晶シリコンまたは、連続粒界結晶シリコンで形成されているため、走査線駆動回路および信号分配回路（ＳＳＤ回路）以外にデータ信号線駆動回路も上記画素ＴＦＴ素子とモノリシックに形成することができるので、信頼性が高く、非表示領域となる額縁領域を狭小化させた表示装置を実現することができる。
本発明は上記した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。
本発明は、半導体装置や、表示装置に適用することができる。
１ 液晶表示装置（表示装置）
３、３ａ 信号分配回路（駆動回路）
４ 走査線駆動回路（駆動回路）
６ データ信号線駆動回路（駆動回路）
７ 駆動ＴＦＴ素子
８ 冗長ＴＦＴ素子
９ａ、９ｂ 第１の冗長配線
１０ａ、１０ｂ 第２の冗長配線
１１ 第３の冗長配線
１２ａ、１２ｂ 第４の冗長配線
ＳＥＬ Ｒ、ＳＥＬ Ｇ、ＳＥＬ Ｂ 制御信号線
Ｒ１ 表示領域

Claims (12)

  1. マトリクス状に配された各画素と上記各画素毎に設けられた画素ＴＦＴ素子とが設けられている表示領域と、
    上記画素ＴＦＴ素子とモノリシックに形成された複数の駆動ＴＦＴ素子を備えている駆動回路が設けられている上記表示領域の周辺領域とを有する表示装置であって、
    上記駆動ＴＦＴ素子は、半導体層とゲート電極とソース電極とドレイン電極とを備えており、
    上記半導体層の一方の面には上記ゲート電極が、上記半導体層の一方の面と対向する他方の面には上記ソース電極および上記ドレイン電極が、それぞれ設けられ、
    上記ソース電極または上記ドレイン電極の何れか一方の電極は、他方の電極の一部を取り囲むように形成されており、
    上記一方の電極が、上記他方の電極の一部を取り囲むように形成されている領域においては、上記一方の電極と上記他方の電極とは一定間隔離されており、
    上記駆動回路には、上記駆動ＴＦＴ素子と同じチャネル幅を有するように形成された冗長ＴＦＴ素子と第１の冗長配線と第２の冗長配線と第３の冗長配線とが備えられており、
    上記第１の冗長配線は、上記第１の冗長配線と上記複数の駆動ＴＦＴ素子のゲート電極に異なる第１の信号を入力するために設けられた複数の配線中の何れか１本とを電気的に接続することにより、上記冗長ＴＦＴ素子のゲート電極に、上記第１の冗長配線と電気的に接続された配線における上記第１の信号が入力されるように形成されており、
    上記第２の冗長配線は、上記第２の冗長配線と上記複数の駆動ＴＦＴ素子の上記ソース電極に異なる第２の信号を入力するために設けられた複数の配線中の何れか１本とを電気的に接続することにより、上記冗長ＴＦＴ素子のソース電極に、上記第２の冗長配線と電気的に接続された配線における上記第２の信号が入力されるように形成されており、
    上記第３の冗長配線は、上記冗長ＴＦＴ素子のドレイン電極に電気的に接続されており、上記第３の冗長配線と上記複数の駆動ＴＦＴ素子の上記ドレイン電極から上記異なる第２の信号を出力するために設けられた複数の配線中の何れか１本とを電気的に接続することにより、上記冗長ＴＦＴ素子のドレイン電極から出力される上記第２の信号が、上記第３の冗長配線と電気的に接続された配線から出力されるように形成されていることを特徴とする表示装置。
  2. 上記駆動回路には、さらに、第４の冗長配線が備えられており、
    上記第４の冗長配線は、上記第４の冗長配線と上記複数の駆動ＴＦＴ素子のゲート電極に異なる第１の信号を入力するために設けられた複数の配線中の何れか１本とを、所定の間隔を有する複数の箇所で電気的に接続することにより、上記第４の冗長配線と電気的に接続された配線における上記第１の信号が、上記第４の冗長配線を介して上記配線に入力されるように形成されていることを特徴とする請求項１に記載の表示装置。
  3. 上記駆動回路は、上記表示領域に表示する画像信号を出力するデータ信号線駆動回路の各出力端子を複数の経路に分枝させた配線と、上記分枝させた各配線に設けられた上記駆動ＴＦＴ素子と、上記データ信号線駆動回路の各出力端子に電気的に接続された上記各駆動ＴＦＴ素子を水平期間の時分割で導通できるように駆動させるため、上記各駆動ＴＦＴ素子のゲート電極に制御信号を入力するための制御信号線とを備えた信号分配回路であることを特徴とする請求項１または２に記載の表示装置。
  4. 上記データ信号線駆動回路の各出力端子は、第１の配線、第２の配線および第３の配線に分枝されており、
    上記第１の配線、上記第２の配線および上記第３の配線のそれぞれには、上記駆動ＴＦＴ素子が設けられており、
    上記各駆動ＴＦＴ素子のゲート電極には、上記制御信号を入力するための第１の制御信号線、第２の制御信号線および第３の制御信号線が設けられており、
    上記信号分配回路には、上記各制御信号線に対応した３組の上記冗長ＴＦＴ素子と上記第１の冗長配線と上記第２の冗長配線と上記第３の冗長配線とが備えられていることを特徴とする請求項３に記載の表示装置。
  5. 上記駆動ＴＦＴ素子は、上記データ信号線駆動回路と上記冗長ＴＦＴ素子との間に挟まれるように形成され、
    上記駆動ＴＦＴ素子の長手方向は、上記データ信号線駆動回路の各出力端子が配列される方向に対して直交するように配置され、
    上記冗長ＴＦＴ素子の長手方向は、上記データ信号線駆動回路の各出力端子が配列される方向と平行に配置されていることを特徴とする請求項３または４に記載の表示装置。
  6. 上記駆動ＴＦＴ素子は、上記データ信号線駆動回路と上記表示領域との間に挟まれるように形成され、
    上記駆動ＴＦＴ素子および上記冗長ＴＦＴ素子の長手方向は、上記データ信号線駆動回路の各出力端子が配列される方向に対して直交するように配置され、
    上記冗長ＴＦＴ素子は、上記駆動ＴＦＴ素子の間に挟まれるように形成されていることを特徴とする請求項３または４に記載の表示装置。
  7. 上記画素ＴＦＴ素子および上記駆動ＴＦＴ素子における半導体層は、非晶質シリコンで形成されていることを特徴とする請求項１から６の何れか１項に記載の表示装置。
  8. 上記画素ＴＦＴ素子および上記駆動ＴＦＴ素子における半導体層は、酸化物で形成されていることを特徴とする請求項１から６の何れか１項に記載の表示装置。
  9. 上記画素ＴＦＴ素子および上記駆動ＴＦＴ素子における半導体層は、微結晶シリコンで形成されていることを特徴とする請求項１から６の何れか１項に記載の表示装置。
  10. 上記画素ＴＦＴ素子および上記駆動ＴＦＴ素子における半導体層は、多結晶シリコンで形成されていることを特徴とする請求項１から６の何れか１項に記載の表示装置。
  11. 上記画素ＴＦＴ素子および上記駆動ＴＦＴ素子における半導体層は、連続粒界結晶シリコンで形成されていることを特徴とする請求項１から６の何れか１項に記載の表示装置。
  12. 上記画素ＴＦＴ素子および上記駆動ＴＦＴ素子における半導体層は、微結晶シリコンと非晶質シリコンとが積層されて形成されていることを特徴とする請求項１から６の何れか１項に記載の表示装置。
JP2011552663A 2010-02-08 2010-11-26 表示装置 Expired - Fee Related JP5350495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011552663A JP5350495B2 (ja) 2010-02-08 2010-11-26 表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010025220 2010-02-08
JP2010025220 2010-02-08
PCT/JP2010/071162 WO2011096125A1 (ja) 2010-02-08 2010-11-26 表示装置
JP2011552663A JP5350495B2 (ja) 2010-02-08 2010-11-26 表示装置

Publications (2)

Publication Number Publication Date
JPWO2011096125A1 true JPWO2011096125A1 (ja) 2013-06-10
JP5350495B2 JP5350495B2 (ja) 2013-11-27

Family

ID=44355147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011552663A Expired - Fee Related JP5350495B2 (ja) 2010-02-08 2010-11-26 表示装置

Country Status (5)

Country Link
US (1) US8723845B2 (ja)
EP (1) EP2535888A4 (ja)
JP (1) JP5350495B2 (ja)
CN (1) CN102741913A (ja)
WO (1) WO2011096125A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5370221B2 (ja) * 2010-03-11 2013-12-18 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101245400B1 (ko) * 2010-03-24 2013-03-19 샤프 가부시키가이샤 신호 분배 회로, 신호 분배 장치 및 표시 장치
US9911799B2 (en) * 2013-05-22 2018-03-06 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of repairing the same
US20160048066A1 (en) * 2013-08-07 2016-02-18 Sakai Display Products Corporation Method for Manufacturing Display Panel and Display Panel
WO2015052991A1 (ja) * 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
KR102141204B1 (ko) * 2013-11-20 2020-08-05 삼성디스플레이 주식회사 유기 발광 표시 장치, 및 유기 발광 표시 장치의 리페어 방법
CN103680370A (zh) * 2013-12-17 2014-03-26 深圳市华星光电技术有限公司 显示装置及其测试线路修复方法
KR102152950B1 (ko) * 2014-04-09 2020-09-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102179563B1 (ko) * 2014-10-28 2020-11-18 삼성디스플레이 주식회사 표시장치
CN105096867B (zh) * 2015-08-07 2018-04-10 深圳市华星光电技术有限公司 一种液晶显示器及其控制方法
CN105867040A (zh) * 2016-06-23 2016-08-17 武汉华星光电技术有限公司 阵列基板及其液晶显示面板
CN106252418B (zh) * 2016-09-22 2018-05-15 南京华东电子信息科技股份有限公司 一种薄膜晶体管
CN108598094B (zh) * 2018-05-25 2020-09-11 友达光电（昆山）有限公司 一种显示装置及该显示装置的薄膜晶体管的修补检测方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624750B2 (ja) 1988-03-07 1997-06-25 株式会社日立製作所 液晶表示装置
US5555001A (en) * 1994-03-08 1996-09-10 Prime View Hk Limited Redundant scheme for LCD display with integrated data driving circuit
US5619223A (en) * 1994-04-14 1997-04-08 Prime View Hk Limited Apparatus for increasing the effective yield of displays with integregated row select driver circuit
JP4080057B2 (ja) * 1998-04-13 2008-04-23 シャープ株式会社 液晶表示装置の検査方法
JP4498489B2 (ja) 1999-03-19 2010-07-07 シャープ株式会社 液晶表示装置とその製造方法
JP2005031135A (ja) * 2003-07-07 2005-02-03 Mitsubishi Electric Corp 駆動回路およびそれを用いた液晶表示装置
KR101048365B1 (ko) 2004-09-09 2011-07-11 삼성전자주식회사 트랜지스터와 이를 갖는 표시장치
US7667702B2 (en) * 2005-12-20 2010-02-23 Xerox Corporation Normalization of vector-based graphical representations
KR100870500B1 (ko) * 2007-01-15 2008-11-26 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
US8963152B2 (en) 2008-02-19 2015-02-24 Sharp Kabushiki Kaisha TFT, shift register, scanning signal line drive circuit, switch circuit, and display device
WO2009128179A1 (ja) 2008-04-17 2009-10-22 シャープ株式会社 Ｔｆｔアレイ基板、及び、液晶表示装置
WO2009150862A1 (ja) 2008-06-12 2009-12-17 シャープ株式会社 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法
CN101978504A (zh) 2008-06-12 2011-02-16 夏普株式会社 Tft、移位寄存器、扫描信号线驱动电路以及显示装置
CN101963724B (zh) * 2009-07-22 2012-07-18 北京京东方光电科技有限公司 液晶显示驱动装置

Also Published As

Publication number Publication date
JP5350495B2 (ja) 2013-11-27
CN102741913A (zh) 2012-10-17
EP2535888A4 (en) 2013-10-23
EP2535888A1 (en) 2012-12-19
WO2011096125A1 (ja) 2011-08-11
US20120299887A1 (en) 2012-11-29
US8723845B2 (en) 2014-05-13

Similar Documents

Publication Publication Date Title
JP5350495B2 (ja) 表示装置
US8102481B2 (en) Array substrate of liquid crystal display
KR100895311B1 (ko) 액정 표시 장치 및 그 검사 방법
JP6004560B2 (ja) 表示装置
WO2009104302A1 (ja) Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、スイッチ回路、および、表示装置
KR100864501B1 (ko) 액정 표시 장치
JP5014582B2 (ja) 薄膜トランジスタ表示板
US11114003B2 (en) Foldable OLED display panel
KR20090126052A (ko) 박막 트랜지스터 기판 및 이를 표함하는 표시 장치
JP2008003134A (ja) 配線構造、及び表示装置
JP5431502B2 (ja) アレイ基板、及び、液晶表示パネル
US20120121061A1 (en) Shift register
WO2013011855A1 (ja) アクティブマトリクス型表示装置
JP2007298791A (ja) 液晶表示装置及びその欠陥修復方法
US10401698B2 (en) Display device comprising a plurality of common wirings each having an associated connecting portion disposed in a common plane with one another
CN103984174A (zh) 一种像素结构及其制造方法与修复方法
US20200363688A1 (en) Display panel and manufacturing method thereof
EP2889682A1 (en) Display device with redundant transistor structure
KR101046927B1 (ko) 박막 트랜지스터 표시판
US8257986B2 (en) Testing wiring structure and method for forming the same
CN104298035A (zh) 阵列基板、阵列基板的数据线断线的修复方法、显示装置
US10199401B2 (en) Array substrate and method for maintaining the same, display panel and display device
US20190011747A1 (en) Liquid crystal display panel and method for correcting same
JP6602136B2 (ja) 表示装置
KR20090043750A (ko) 액정표시장치

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130821

R150 Certificate of patent or registration of utility model

Ref document number: 5350495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees