JPWO2011052399A1 - 配線板及びその製造方法 - Google Patents

配線板及びその製造方法 Download PDF

Info

Publication number
JPWO2011052399A1
JPWO2011052399A1 JP2011538346A JP2011538346A JPWO2011052399A1 JP WO2011052399 A1 JPWO2011052399 A1 JP WO2011052399A1 JP 2011538346 A JP2011538346 A JP 2011538346A JP 2011538346 A JP2011538346 A JP 2011538346A JP WO2011052399 A1 JPWO2011052399 A1 JP WO2011052399A1
Authority
JP
Japan
Prior art keywords
wiring board
layer
wiring
rigid
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011538346A
Other languages
English (en)
Inventor
伸幸 長沼
伸幸 長沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JPWO2011052399A1 publication Critical patent/JPWO2011052399A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/142Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

配線板(1000)が、収容スペースを有する基板(100)と、収容スペースにより形成される基板(100)の開口を塞ぐように、基板(100)上に形成される第1絶縁層(102)と、第1絶縁層の上に形成される第1配線層(112)とを有する第1リジッド配線板(10)と、主面上に第2配線層(214)を有し、収容スペースに収容される第2リジッド配線板(20)と、第1配線層と第2配線層とを接続する第1接続用導体(122)と、第1配線層の上に形成される第1層間絶縁層(302)と、を有する。

Description

本発明は、配線板及びその製造方法に関する。
特許文献1には、部分的に配線密度の高い領域が設けられた多層配線板が開示されている。この配線板では、第1配線板上に第2配線板が接着され、第1配線板の配線と第2配線板の配線とが電気的に接続されている。
日本国特許出願公開2003−298234号公報
特許文献1に記載の配線板には、次のような問題点があると考えられる。
配線板の表面に第2配線板が突き出ているため、外部衝撃等に対する第1配線板と第2配線板との接続信頼性が低いと考えられる。配線板の対称性が悪いため、反りなどが懸念される。表面実装領域が平坦になっていないため、部品の配置や配線の引き回しについての制約が大きいと考えられる。また、第1配線板と第2配線板とが一体的に形成されないため、別途の方法(例えば半田や接着剤等)で、第1配線板と第2配線板とを接続することが必要になると考えられる。
本発明は、配線板に含まれる第1リジッド配線板と第2リジッド配線板との接続に関して、より良好な電気特性を得ることを目的とする。
本発明の第1の観点に係る配線板は、収容スペースを有する基板と、前記収容スペースにより形成される前記基板の開口を塞ぐように、前記基板上に形成される第1絶縁層と、前記第1絶縁層の上に形成される第1配線層とを有する第1リジッド配線板と、主面上に第2配線層を有し、前記収容スペースに収容される第2リジッド配線板と、前記第1配線層と前記第2配線層とを接続する第1接続用導体と、前記第1配線層の上に形成される第1層間絶縁層と、を有する。
本発明の第2の観点に係る配線板の製造方法は、第1リジッド配線板の基板に設けられた収容スペースに、主面上に第2配線層を有する第2リジッド配線板を配置することと、前記基板及び前記第2リジッド配線板上に絶縁層を形成し、該絶縁層に第1バイアホールを形成し、該第1バイアホールに第1接続用導体を形成し、前記絶縁層上に第1配線層を形成することにより、前記第1配線層を有し前記第2リジッド配線板を内部に収容する前記第1リジッド配線板を製造することと、を含み、前記第1バイアホールは、前記配線板の内層に形成され、前記第1配線層と前記第2配線層とは、前記第1接続用導体によって電気的に接続される。
本発明によれば、配線板に含まれる第1リジッド配線板と第2リジッド配線板との接続に関して、より良好な電気特性を得ることができる。
本発明の実施形態に係る配線板の概略構造を示す断面図である。 第2リジッド配線板の概略構造を示す断面図である。 第1リジッド配線板の概略構造を示す断面図である。 第2リジッド配線板の配置を示す平面図である。 本発明の実施形態に係る配線板の製造方法の手順を示すフローチャートである。 第2リジット配線板を用意する工程を説明するための図である。 収容スペースに第2リジッド配線板を配置する工程を説明するための図である。 第1層の形成について、絶縁層及び銅箔を配置する工程を説明するための図である。 第1層の形成について、プレス工程を説明するための図である。 第1層にバイアホール及びスルーホールを形成する工程を説明するための図である。 第2層の形成について、絶縁層及び銅箔を配置する工程を説明するための図である。 第2層の形成について、プレス工程を説明するための図である。 第2層にバイアホールを形成する工程を説明するための図である。 第2層の形成について、めっき工程及びパターニング工程を説明するための図である。 ソルダーレジスト層を形成する工程を説明するための図である。 第2リジッド配線板が電子部品を内蔵する例を示す図である。 複数の第2リジッド配線板を内蔵する配線板の一例を示す図である。 第1リジッド配線板及び第2リジッド配線板が片面のみに配線層を有する例を示す図である。 収容スペースが窪みである例を示す図である。 セミアディティブ法を用いた製造方法を説明するための図(その1)である。 セミアディティブ法を用いた製造方法を説明するための図(その2)である。 セミアディティブ法を用いた製造方法を説明するための図(その3)である。 セミアディティブ法を用いた製造方法を説明するための図(その4)である。 セミアディティブ法を用いた製造方法を説明するための図(その5)である。 セミアディティブ法を用いた製造方法を説明するための図(その6)である。 セミアディティブ法を用いた製造方法を説明するための図(その7)である。 セミアディティブ法を用いた製造方法を説明するための図(その8)である。 転写法を用いた製造方法を説明するための図(その1)である。 転写法を用いた製造方法を説明するための図(その2)である。 転写法を用いた製造方法を説明するための図(その3)である。 転写法を用いた製造方法を説明するための図(その4)である。 転写法を用いた製造方法を説明するための図(その5)である。 転写法を用いた製造方法を説明するための図(その6)である。 転写法を用いた製造方法を説明するための図(その7)である。 配線層がスルーホール導体によって接続された配線板を説明するための図(その1)である。 配線層がスルーホール導体によって接続された配線板を説明するための図(その2)である。
以下、本発明の実施形態について図面を参照しつつ説明する。なお、図中、矢印Z1、Z2は、それぞれ配線板の主面(表裏面)の法線方向(又はコア基板の厚み方向)に相当する配線板の積層方向を指す。一方、矢印X1、X2及びY1、Y2は、それぞれ積層方向に直交する方向(配線板の主面に平行な方向)を指す。配線板の主面は、X−Y平面となる。また、配線板の側面は、X−Z平面又はY−Z平面となる。
実施形態の説明中では、相反する法線方向を向いた2つの主面を、第1面(矢印Z1側の面)、第2面(矢印Z2側の面)という。積層方向において、コアに近い側を下層(又は内層側)、コアから遠い側を上層(又は外層側)という。外層とは、最も上層の層(最外層)をいい、内層とは、外層よりも下層の層(最外層以外の層)をいう。回路等の配線として機能し得る導体パターンを含む層を、配線層という。配線層には、上記導体パターンのほかに、スルーホール導体又はバイア導体のランドなどが含まれることもある。スルーホールに形成されて基板両面の配線層を相互に電気的に接続する導体を、スルーホール導体という。バイアホールに形成されて上層の配線層と下層の配線層とを相互に電気的に接続する導体を、バイア導体という。
本実施形態の配線板1000は、図1に示すように、低密度導体領域R1と、高密度導体領域R2と、を有する。高密度導体領域R2の導体密度は、低密度導体領域R1の導体密度よりも大きい。低密度導体領域R1と高密度導体領域R2とについて、単位厚さあたりの配線層数を比べると、高密度導体領域R2の配線層数は、低密度導体領域R1の配線層数よりも多い。本実施形態では、この配線層数の相違により、高密度導体領域R2における導体の存在密度が、低密度導体領域R1における導体の存在密度よりも大きくなっている。
低密度導体領域R1及び高密度導体領域R2は、それぞれ第1リジッド配線板10の一部である。また、第1リジッド配線板10は、第2リジッド配線板20を内蔵する。第1リジッド配線板10において、第2リジッド配線板20が高密度導体領域R2に相当し、それ以外の部分が低密度導体領域R1になっている。したがって、第2リジッド配線板20における導体の存在密度は、第1リジッド配線板10における導体の存在密度よりも高い。配線板1000、第1リジッド配線板10、及び第2リジッド配線板20は、それぞれプリント配線板である。第2リジッド配線板20は、複数の配線層を備える多層配線板である。
第2リジッド配線板20は、図2に示すように、基板200と、絶縁層201、202と、配線層211〜214と、バイア導体221、222と、を有する。配線層213、214は、第2リジッド配線板20の主面(第1面、第2面)に形成されている。バイア導体221及び222は、フィルドバイアである。配線層211〜214及びバイア導体221、222は、例えば銅からなる。また、絶縁層201、202は、層間絶縁層として機能する。絶縁層201、202は、例えば硬化したプリプレグからなる。プリプレグとしては、例えばガラス繊維又はアラミド繊維等の基材に、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)、イミド樹脂(ポリイミド)、フェノール樹脂、又はアリル化フェニレンエーテル樹脂(A−PPE樹脂)等の樹脂を含浸させたものを用いる。
基板200は、例えばエポキシ樹脂からなる。エポキシ樹脂は、例えば樹脂含浸処理により、ガラス繊維やアラミド繊維等の補強材を含んでいることが好ましい。補強材は、主材料(エポキシ樹脂)よりも熱膨張率の小さい材料である。補強材としては、例えばガラスクロス、シリカフィラー、又はガラスフィラー等の無機材料が好ましい。
基板200の第1面には配線層211が形成され、基板200の第2面には配線層212が形成される。基板200にはスルーホール200aが形成される。そして、スルーホール200aの壁面には、スルーホール導体200bが形成される。スルーホール導体200bは、配線層211と配線層212とを相互に電気的に接続させる。スルーホール200aには、例えば絶縁層201、202から流出した樹脂200cが充填される。基板200、配線層211、212、及びスルーホール導体200bからなる配線板は、第2リジッド配線板20のコア基板に相当する。
基板200の第1面には絶縁層201が形成され、基板200の第2面には絶縁層202が形成される。絶縁層201上には配線層213が形成され、絶縁層202上には配線層214が形成される。絶縁層201にはバイアホール201aが形成され、絶縁層202にはバイアホール202aが形成される。バイアホール201a、202aには、それぞれ例えばめっきにより導体(例えば銅)が充填され、バイア導体221、222が形成される。配線層211と配線層213とは、バイア導体221を介して相互に電気的に接続される。また、配線層212と配線層214とは、バイア導体222を介して相互に電気的に接続される。
図3に示すように、第1リジッド配線板10は、第2リジッド配線板20を内蔵する。また、第1リジッド配線板10は、基板100と絶縁層101、102とからなる絶縁基板103と、配線層111、112と、バイア導体121、122と、を有する。配線層111、112は、第1リジッド配線板10の主面(第1面、第2面)に形成されている。
基板100は、例えば5層の絶縁層、すなわち絶縁層100a〜100eからなる。絶縁層100a〜100eは、第1面から第2面に向かって、絶縁層100a、100b、100c、100d、100eの順に積層される。基板100の厚さ(絶縁層100a〜100eの厚さの合計)は、第2リジッド配線板20の厚さと略同じである。第2リジッド配線板20の少なくとも1つの配線層の厚みは、第1リジッド配線板10の配線層の厚みよりも小さいことが好ましい。
図4に示すように、基板100には、貫通孔20bが形成される。そして、この貫通孔20bが収容スペースR11(収容部)となる。収容スペースR11により、基板100に開口が形成される。第2リジッド配線板20は、図3に示すように、第1リジッド配線板10(基板100)に設けられた収容スペースR11に収容される。第1リジッド配線板10と第2リジッド配線板20との隙間には、周囲の絶縁層(絶縁層100a〜100eや絶縁層101、102等)から流出した樹脂20aが充填される。
基板100と第2リジッド配線板20とは、図4に示すように、X方向又はY方向に並べて配置される。図4には、1つの矩形の第1リジッド配線板10(基板100)に複数(例えば4つ)の矩形の収容スペースR11を形成し、それら収容スペースR11の各々に、矩形の第2リジッド配線板20を配置する例を示しているが、これに限定されない。第1リジッド配線板10及び第2リジッド配線板20の数や形状等は任意である。
絶縁層100a〜100eは、例えば硬化したプリプレグからなる。プリプレグとしては、例えばガラス繊維又はアラミド繊維等の基材に、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)、イミド樹脂(ポリイミド)、フェノール樹脂、又はアリル化フェニレンエーテル樹脂(A−PPE樹脂)等の樹脂を含浸させたものを用いる。
第2リジッド配線板20及び絶縁層100aの第1面には絶縁層101(第2絶縁層)が形成され、第2リジッド配線板20及び絶縁層100eの第2面には絶縁層102(第1絶縁層)が形成される。貫通孔20bにより形成される基板100の一方(第1面側)の開口は、基板100の第1面側に形成される絶縁層101によって塞がれ、貫通孔20bにより形成される基板100の他方(第2面側)の開口は、基板100の第2面側に形成される絶縁層102によって塞がれる。
絶縁層101上には配線層111が形成され、絶縁層102上には配線層112が形成される。絶縁層101にはバイアホール101aが形成され、絶縁層102にはバイアホール102aが形成される。バイアホール101a、102aには、それぞれ例えばめっきにより導体(例えば銅)が充填され、バイア導体121、122が形成される。配線層213と配線層111とは、バイア導体121を介して相互に電気的に接続される。また、配線層214と配線層112とは、バイア導体122を介して相互に電気的に接続される。これにより、低密度導体領域R1と高密度導体領域R2とが、バイア導体121及びバイア導体122を介して、相互に電気的に接続される。本実施形態において、バイア導体121及び122は、フィルドバイアである。本実施形態では、バイア導体122が第1接続用導体に相当し、バイア導体121が第2接続用導体に相当する。
基板100及び絶縁層101、102にはスルーホール10aが形成される。そして、スルーホール10aの壁面には、スルーホール導体10bが形成される。スルーホール導体10bは、配線層111と配線層112とを相互に電気的に接続させる。
配線板1000は、図1に示すように、上記第1リジッド配線板10(第2リジッド配線板20を含む)に加え、絶縁層301、302と、配線層311、312と、バイア導体321、322と、ソルダーレジスト層331、332と、を有する。バイア導体321及び322は、フィルドバイアである。配線板1000は、基板200の第1面側に、バイア導体221、121、321がZ方向に積層(スタック)される構造を有し、基板200の第2面側に、バイア導体222、122、322がZ方向に積層(スタック)される構造を有する。
絶縁層101の第1面には絶縁層301(第2層間絶縁層)が形成され、絶縁層102の第2面には絶縁層302(第1層間絶縁層)が形成される。スルーホール10aには、絶縁層301、302から流出した樹脂10cが充填される。
絶縁層301上には配線層311が形成され、絶縁層302上には配線層312が形成される。絶縁層301にはバイアホール301aが形成され、絶縁層302にはバイアホール302aが形成される。バイアホール301a、302aには、それぞれ例えばめっきにより導体(例えば銅)が充填され、バイア導体321、322が形成される。配線層111と配線層311とは、バイア導体321を介して相互に電気的に接続される。また、配線層112と配線層312とは、バイア導体322を介して相互に電気的に接続される。
絶縁層301の第1面にはソルダーレジスト層331が形成され、絶縁層302の第2面にはソルダーレジスト層332が形成される。ソルダーレジスト層331及び332の各々は、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、又は紫外線硬化型の樹脂等からなる。
ソルダーレジスト層331には開口331aが形成され、ソルダーレジスト層332には開口332aが形成される。開口331aには外部接続端子331bが形成され、開口332aには外部接続端子332bが形成される。外部接続端子331bは配線層311上に形成され、外部接続端子332bは配線層312上に形成される。外部接続端子331b、332bは、例えば半田バンプである。外部接続端子331b、332bは、例えば他の配線板や電子部品等との電気的な接続に用いられる。配線板1000は、例えば片面又は両面において他の配線板に実装されることで、携帯電話等の回路基板として使用することができる。
本実施形態の配線板1000では、第1リジッド配線板10の収容スペースR11に第2リジッド配線板20が収容される。そして、配線板1000の内層で、第1リジッド配線板10と第2リジッド配線板20とが、バイア導体121及び122により相互に電気的に接続される。すなわち、配線板1000では、第1リジッド配線板10と第2リジッド配線板20とが配線板1000の内層で一体的に形成される。このため、外部衝撃等に対し、第1リジッド配線板10と第2リジッド配線板20との接続信頼性が高い。その結果、クラックも抑制される。
本実施形態の配線板1000では、第1リジッド配線板10と第2リジッド配線板20とがバイア導体121及び122で相互に電気的に接続される。このため、配線板1000の内層パターンの形成や層間接続用のバイア導体の形成などの、通常の製造工程において、第1リジッド配線板10と第2リジッド配線板20とを電気的に接続させることができる。また、製造プロセスの共有化により、製造コストや製造時間を削減することができる。また、第1リジッド配線板10と第2リジッド配線板20との接続に別途の方法(例えば半田や接着剤等)を必要としない。
第1リジッド配線板10と第2リジッド配線板20とが配線板1000の内層で相互に電気的に接続されるため、配線板1000の表面は、平坦で、シームレスになる。その結果、配線板1000の表面における部品実装エリア又は配線エリアは広くなる。また、第1リジッド配線板10と第2リジッド配線板20とを最外層で接続する場合に比べて、配線距離が短くなるため、インピーダンスを低減することができる。また、配線に必要な導体材料も少なくなる。さらに、信号ノイズの影響も低減される。
本実施形態の配線板1000では、第2リジッド配線板20の両主面の配線層213、214が、配線板1000の内層のバイア導体121、122を介して、第1リジッド配線板10の配線層111、112と電気的に接続される。そのため、配線板1000の両面について、上述の効果(耐衝撃性や平坦性の向上など)が得られる。
また、第1リジッド配線板10及び第2リジッド配線板20の両面に配線層及び絶縁層をビルドアップする。このため、配線板1000の対称性(特にZ方向の対称性)が高まり、配線板1000の反りが抑制される。
本実施形態の配線板1000は、導体密度の高い第2リジッド配線板20を第1リジッド配線板10が内蔵することで、部分的に高密度導体領域R2を有する。こうすることで、容易に配線板1000を部分的にファインピッチ化することができる。
本実施形態の配線板1000では、第1リジッド配線板10と第2リジッド配線板20とが、周囲の絶縁層から流出した樹脂20aを介して接続される。これにより、第1リジッド配線板10と第2リジッド配線板20との密着性が向上する。また、樹脂20aが緩衝材となることで、外部から衝撃が加わった場合にも、第2リジッド配線板20に衝撃が直接伝わらなくなる。これにより、第2リジッド配線板20の耐衝撃性が高くなる。
バイア導体221、121、321がZ方向に積層されることで、第2リジッド配線板20は第1面側からの衝撃を受け止めることが可能になる。また、バイア導体222、122、322がZ方向に積層されることで、第2リジッド配線板20は第2面側からの衝撃を受け止めることも可能になる。これにより、第2リジッド配線板20の耐衝撃性が高くなる。
本実施形態の配線板1000では、基板100が複数(5層)のプリプレグの層(絶縁層100a〜100e)からなる。このため、基板100の厚みの調整が容易である。特に厚みの大きい基板100を容易に形成することができる。
配線板1000は、例えば図5に示すような手順で製造する。
まず、ステップS10で、貫通孔20b(図4)を有する絶縁層100a〜100e(基板100)と、第2リジット配線板20と、を用意する。第2リジット配線板20は、例えば図6に示すように、複数枚(例えば12枚)の配線板(第2リジット配線板20)を有する多ピース基板21から切り取ることにより用意する。
続けて、図5のステップS11で、図7に示すように、絶縁層100a〜100eの貫通孔20b(収容スペースR11)に、第2リジッド配線板20を配置する。収容スペースR11は、例えばレーザにより絶縁層100a〜100eに貫通孔20bを形成することで、生成される。この段階では、絶縁層100a〜100eは互いに分離しているため、絶縁層100a〜100eの各々に収容スペースR11を形成する。絶縁層100a〜100eは、収容スペースR11の位置を合わせて積層される。収容スペースR11の大きさは、例えば第2リジッド配線板20の大きさと略同じにすることが好ましい。例えば第2リジッド配線板20よりも所定のマージンだけ収容スペースR11を大きくすることが好ましい。一方、第2リジッド配線板20は、例えば周知のビルドアップ法で製造することができる。
続けて、図5のステップS12で、第1リジッド配線板10を製造する。これにより、第1リジッド配線板10の内部に第2リジッド配線板20が埋設される。
具体的には、上記ステップS11の処理により、第2リジッド配線板20は収容スペースR11に配置される。この状態から、さらに図8に示すように、絶縁層100a及び第2リジッド配線板20の第1面側に絶縁層101、銅箔1001を配置し、絶縁層100e及び第2リジッド配線板20の第2面側に絶縁層102、銅箔1002を配置する。なお、この段階では、絶縁層101、102(プリプレグ)は未硬化の状態にある。
続けて、図9に示すように、最外の銅箔1001、1002に圧力を加える。このプレスは、例えばホットプレスである。このプレスに際しては、例えばピンで位置決めしたプレス用の治具により上記配置された部材(プレスの対象)を挟み、主面に対してほぼ垂直に加圧することが好ましい。
これにより、貫通孔20b(図7)の両端の開口が、第1面側に形成される絶縁層101及び第2面側に形成される絶縁層102で塞がれる。また、絶縁層100a〜100e及び絶縁層101、102の各々を構成するプリプレグから、樹脂20aが流出する。樹脂20aは、絶縁層100a〜100eと第2リジッド配線板20との隙間に充填される。プレス及び加熱により、各プリプレグは硬化し、部材同士は付着する。絶縁層100a〜100eは一体化し、基板100となる。なお、プレス及び加熱処理は、複数回に分けて行ってもよい。また、加熱処理とプレスとは別々に行ってもよい。
続けて、図10に示すように、例えばCOレーザを照射することにより、バイアホール101a、102a、及びスルーホール10aを形成する。その後、必要に応じて、デスミアやソフトエッチをする。
続けて、パネルめっき(例えば化学銅めっき及び電気銅めっき)により、第1面及び第2面の全面にめっき皮膜を形成し、所定のリソグラフィ工程(例えば前処理、ラミネート、露光、現像、エッチング、剥膜等)により、そのめっき皮膜をパターニングする。これにより、先の図3に示したような第1リジッド配線板10が製造される。すなわち、このめっきにより、バイアホール101aにバイア導体121が形成され、バイアホール102aにバイア導体122が形成され、スルーホール10aの壁面にスルーホール導体10bが形成される。また、絶縁層101の第1面に配線層111が形成され、絶縁層102の第2面に配線層112が形成される。その後、必要に応じて粗面化する。
続けて、図5のステップS13で、第1リジッド配線板10の両面に配線層及び絶縁層をビルドアップする。
具体的には、図11に示すように、第1リジッド配線板10の第1面側に絶縁層301、銅箔1003を配置し、第1リジッド配線板10の第2面側に絶縁層302、銅箔1004を配置する。なお、この段階では、絶縁層301、302(プリプレグ)は未硬化の状態にある。
続けて、図12に示すように、図9の工程と同様にして、最外の銅箔1003、1004に圧力を加える。これにより、絶縁層301、302の各々を構成するプリプレグから、樹脂10cが流出する。樹脂10cは、スルーホール10aに充填される。プレス及び加熱により、各プリプレグは硬化し、部材同士は付着する。
続けて、図13に示すように、例えばCOレーザを照射することにより、バイアホール301a及び302aを形成する。その後、必要に応じて、デスミアやソフトエッチをする。
続けて、パネルめっき(例えば化学銅めっき及び電気銅めっき)により、第1面及び第2面の全面にめっき皮膜を形成し、図14に示すように、所定のリソグラフィ工程により、そのめっき皮膜をパターニングする。このめっきにより、バイアホール301aにバイア導体321が形成され、バイアホール302aにバイア導体322が形成される。また、絶縁層301の第1面に配線層311が形成され、絶縁層302の第2面に配線層312が形成される。その後、必要に応じて粗面化する。
続けて、図5のステップS14で、最外層に外部接続端子を形成する。
具体的には、塗布又はラミネートによりソルダーレジスト層331及び332を形成した後、図15に示すように、所定のリソグラフィ工程により、ソルダーレジスト層331、332に開口331a、332aを形成する。開口331a、332aにより、配線層311、312の一部がパッドとして露出する。その後、必要に応じて、例えばNi/AuめっきやOSP(Organic Solderability Preservative)等、それらパッドの表面処理をする。なお、本実施形態では、ソルダーレジスト層331、332の形成後に開口331a、332aを形成しているが、これに限定されない。例えば予め開口331a、332aの位置にマスク材を設けた状態でソルダーレジスト層331、332を選択的に形成するなどして、はじめから開口331a、332aを有するソルダーレジスト層331、332を形成してもよい。
続けて、半田ペーストを印刷し、リフローすることにより、開口331a、332aに外部接続端子331b、332b(半田バンプ)を形成する。外部接続端子331b、332bは、パッド上に位置する。これにより、配線板1000(図1)が完成する。また、必要に応じて、外形加工、反り修正、通電検査、外観検査、又は最終検査を行う。
本実施形態の製造方法は、配線板1000の製造に適している。こうした製造方法であれば、低コストで、良好な配線板1000が得られる。
以上、本発明の実施形態に係る配線板及びその製造方法について説明したが、本発明は、上記実施形態に限定されない。例えば以下のように変形して実施することもできる。
上記実施形態では、この配線層数の相違により、高密度導体領域R2における導体の存在密度が、低密度導体領域R1における導体の存在密度よりも大きくなっているが、これに限定されない。例えばバイア導体の数の相違により、又は導体パターンの線幅やピッチの相違により、高密度導体領域R2における導体の存在密度が、低密度導体領域R1における導体の存在密度よりも大きくなっていてもよい。
バイア導体121、122、221、222、321、322は、フィルドバイアではなく、コンフォーマルバイアであってもよい。ただし、耐衝撃性を高める上では、フィルドバイアが好ましい。また、フィルドバイアは、積層するように形成することができる。したがって、設計の自由度を高める上では、フィルドバイアが好ましい。
図16に示すように、第2リジッド配線板20は、電子部品500を内蔵する配線板であってもよい。第2リジッド配線板20は、複数の電子部品を内蔵していてもよい。
図17に示すように、第1リジッド配線板10の1つの収容スペースR11に、複数の第2リジッド配線板20が内蔵されていてもよい。
上記実施形態では、基板100と第2リジッド配線板20との隙間に、上層の絶縁層から流出した樹脂を充填するようにしたが、これに限定されない。例えば別途用意した樹脂等を、上層の絶縁層を形成する前にその隙間に充填してもよい。この場合、樹脂の注入(充填)には、ディスペンサー等を用いることが有効である。また、上層の絶縁層を形成する前に、接着剤で第2リジッド配線板20の仮止めをしてもよい。
配線板1000中の導体パターンは、部品接続端子(例えば外部接続端子331b)からボード接続端子(例えば外部接続端子332b)にかけて、ファンアウトする形態を有していてもよい。
図18に示すように、第1リジッド配線板10及び第2リジッド配線板20は、片面のみに配線層を有するものであってもよい。
図18に示すように、第2リジッド配線板20の一方の主面の配線層214のみが、配線板1000の内層のバイア導体122を介して、第1リジッド配線板10の配線層112と電気的に接続されていてもよい。
図18に示すように、配線板1000と第1リジッド配線板10とが区別できず、実質的に一致している場合でも、配線板1000(第1リジッド配線板10)の内層で、第1リジッド配線板10と第2リジッド配線板20とがバイア導体122により相互に電気的に接続されていることで、外部衝撃等に対し、第1リジッド配線板10と第2リジッド配線板20との接続信頼性は高い。
収容スペースR11の形状及び大きさは、任意である。ただし、第2リジッド配線板20の位置決めをする上では、第2リジッド配線板20に対応した形状及び大きさが好ましい。
収容スペースR11は、貫通孔に限られない。例えば図19に示すように、収容スペースR11は、窪みであってもよい。
上記実施形態では、基板100が5層のプリプレグの層(絶縁層100a〜100e)からなる。しかしこれに限定されず、例えば図19に示すように、基板100は単一の基板(例えばエポキシ樹脂等)であってもよい。
その他の点についても、上記実施形態において、各構成要素の位置、形状、材質、サイズ、パターン、又は層数等は、本発明の趣旨を逸脱しない範囲において任意に変更可能である。
収容スペースR11の形成方法は任意である。収容スペースR11は、例えばエッチング等で形成してもよい。
本発明の製造方法は、図5のフローチャートに示した内容及び順序に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に内容及び順序を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。
例えば導体パターン又は接続用導体の形成方法は任意である。例えばパネルめっき法、パターンめっき法、フルアディティブ法、セミアディティブ(SAP)法、サブトラクティブ法、転写法、及びテンティング法のいずれか1つ、又はこれらの2以上を任意に組み合わせた方法で、導体パターンを形成してもよい。以下、代表的な例として、セミアディティブ法、及び転写法を用いた製造方法について説明する。なお、上記実施形態と同一又は同等の構成については、同等の符号を用いるとともに、その説明を省略又は簡略する。
〈セミアディティブ法を用いた製造方法〉
セミアディティブ法を用いた製造方法では、例えば図7の工程と同様、絶縁層100a〜100eの貫通孔20b(収容スペースR11)に、第2リジッド配線板20を配置した後、図20に示すように、絶縁層100a及び第2リジッド配線板20の第1面側に絶縁層101を配置し、絶縁層100e及び第2リジッド配線板20の第2面側に絶縁層102を配置する。
続けて、図21に示される矢印の向きに力を加えるホットプレスを行う。これにより、絶縁層100a〜100eが一体化し、基板100となる。また、基板100と第2リジッド配線板20との隙間には、周囲の絶縁層(絶縁層100a〜100eや絶縁層101、102等)から流出した樹脂20aが充填される。
続けて、図22に示すように、例えばCOレーザを照射することにより、バイアホール101a、102a、及びスルーホール10aを形成する。その後、必要に応じて、デスミアやソフトエッチをする。
続けて、図23に示すように、絶縁層101、102の第1面及び第2面に無電解銅めっきをして、スルーホール10a内及び絶縁層101、102上にめっき皮膜130を形成する。
続けて、図24に示すように、絶縁層101、102上に形成されためっき皮膜130上に、パターニングされためっきレジスト131を形成する。めっきレジスト131は、開口部131aを有する。
続けて、図25に示すように、めっきレジスト131が形成されためっき皮膜130に、電解銅めっきをして、めっき皮膜130を被覆するめっき皮膜132を形成する。めっき皮膜132は、めっきレジスト131の開口部131aに形成される。
続けて、図26に示すように、めっきレジスト131を除去(剥離)した後、例えばエッチングにより、めっき皮膜130のうち、めっき皮膜132で覆われていない部分(露出部)を除去する。これにより、図27に示すように、絶縁層101、102上にそれぞれ、めっき皮膜130とめっき皮膜132との2層構造を有する導体パターンが形成される。その結果、第2リジッド配線板20を内蔵した第1リジッド配線板10が完成する。
以降、上記実施形態で説明した手順で、第1リジッド配線板10の第1面及び第2面側に、絶縁層301、302、配線層311、312を形成すると、図1に示される配線板1000が完成する。
〈転写法を用いた製造方法〉
転写法を用いた製造方法では、例えば図28に示すように、一組のステンレス鋼板141、142を用意する。ステンレス鋼板141、142は、それぞれ表面に電解銅からなる導体パターン150を有する。転写法では、この導体パターン150を用いて導体パターンを形成する。
具体的には、例えば図21の工程と同様、絶縁層100a〜100e(基板100)、第2リジッド配線板20、及び絶縁層101、102をホットプレスして、これらを一体化した後、図28に示すように、導体パターン150が形成された面がそれぞれ絶縁層101、102に対向するように、ステンレス鋼板141、142を配置する。
続けて、図29に示される矢印の向きに力を加えるプレスを行う。これにより、導体パターン150は、絶縁層101、102に転写される。
続けて、図30に示すように、例えばCOレーザを照射することにより、バイアホール101a、102a、及びスルーホール10aを形成する。その後、必要に応じて、デスミアやソフトエッチをする。
続けて、図31に示すように、絶縁層101、102の第1面及び第2面に無電解銅めっきをして、スルーホール10a内及び絶縁層101、102上にめっき皮膜151を形成する。
続けて、図32に示すように、絶縁層101、102上に形成されためっき皮膜151上に、パターニングされためっきレジスト152を形成する。めっきレジスト152は、開口部152aを有する。そして、めっきレジスト152が形成されためっき皮膜151に、電解銅めっきをして、めっき皮膜153を形成する。めっき皮膜153は、めっきレジスト152の開口部152aに形成される。
続けて、図33に示すように、めっきレジスト152を除去(剥離)した後、例えばエッチングにより、めっき皮膜151のうち、めっき皮膜153で覆われていない部分(露出部)を除去する。これにより、図34に示すように、絶縁層101、102上にそれぞれ、導体パターン150とめっき皮膜151とめっき皮膜153との3層構造を有する導体パターンが形成される。その結果、第2リジッド配線板20を内蔵した第1リジッド配線板10が完成する。
以降、上記実施形態で説明した手順で、第1リジッド配線板10の第1面及び第2面側に、絶縁層301、302、配線層311、312を形成すると、図1に示される配線板1000が完成する。
以上説明したセミアディティブ法又は転写法を用いた製造方法は、配線板1000の製造に適している。こうした製造方法であれば、低コストで、良好な配線板1000が得られる。
上記実施形態では、配線層112(第1配線層)と、配線層214(第2配線層)とが、バイア導体122(第1接続用導体)で接続され、配線層111(第3配線層)と、配線層213(第4配線層)とが、バイア導体121(第2接続用導体)で接続されてる。本発明はこれに限らず、配線層112(第1配線層)と配線層214(第2配線層)、或いは配線層111(第3配線層)と配線層213(第4配線層)が、スルーホール導体(第1接続用導体、第2接続用導体)によって接続されていてもよい。
こうしたスルーホール導体を有する配線板を製造する場合には、例えば図9の工程と同様、プレス処理を行った後、図35に示すように、例えばCOレーザを照射することにより、バイアホール101a、102a、及びスルーホール10a、11aを形成する。その後、必要に応じて、デスミアやソフトエッチをする。
続けて、パネルめっきにより、第1面及び第2面の全面にめっき皮膜を形成し、所定のリソグラフィ工程(例えば前処理、ラミネート、露光、現像、エッチング、剥膜等)により、そのめっき皮膜をパターニングする。これにより、図36に示すように、スルーホール導体154を有する第1リジッド配線板10が製造される。
この第1リジッド配線板10では、配線層112(第1配線層)と配線層214(第2配線層)、及び配線層111(第3配線層)と配線層213(第4配線層)が、スルーホール11aの内部に形成されためっき皮膜(スルーホール導体154)によって電気的に接続されている。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
本発明に係る配線板は、電子機器の回路基板に適している。また、本発明に係る配線板の製造方法は、電子機器の回路基板の製造に適している。
10 第1リジッド配線板
10a スルーホール
10b スルーホール導体
10c 樹脂
11a スルーホール
20 第2リジッド配線板
20a 樹脂
20b 貫通孔
100 基板
100a〜100e 絶縁層
101、102 絶縁層
101a バイアホール
102a バイアホール
111 配線層
112 配線層
121 バイア導体(第2接続用導体)
122 バイア導体(第1接続用導体)
154 スルーホール導体
200 基板
200a スルーホール
200b スルーホール導体
200c 樹脂
201、202 絶縁層
201a、202a バイアホール
211、212 配線層
213 配線層
214 配線層
221、222 バイア導体
301 絶縁層(第2層間絶縁層)
302 絶縁層(第1層間絶縁層)
301a、302a バイアホール
311、312 配線層
321、322 バイア導体
331、332 ソルダーレジスト層
331b、332b 外部接続端子
500 電子部品
1000 配線板
R1 低密度導体領域
R2 高密度導体領域
R11 収容スペース

Claims (11)

  1. 収容スペースを有する基板と、前記収容スペースにより形成される前記基板の開口を塞ぐように、前記基板上に形成される第1絶縁層と、前記第1絶縁層の上に形成される第1配線層とを有する第1リジッド配線板と、
    主面上に第2配線層を有し、前記収容スペースに収容される第2リジッド配線板と、
    前記第1配線層と前記第2配線層とを接続する第1接続用導体と、
    前記第1配線層の上に形成される第1層間絶縁層と、
    を有する配線板。
  2. 前記第1絶縁層がプリプレグからなり、
    前記第1リジッド配線板と前記第2リジッド配線板との隙間には、前記第1絶縁層から流出した樹脂が充填されている、
    ことを特徴とする請求項1に記載の配線板。
  3. 前記第2リジッド配線板における導体の存在密度は、前記第1リジッド配線板における導体の存在密度よりも高い、
    ことを特徴とする請求項1又は2に記載の配線板。
  4. 前記第2リジッド配線板は、前記第2配線層を含む複数の配線層を備える多層配線板であり、
    前記第2リジッド配線板の前記配線層の総数は、前記第1リジッド配線板の前記第1配線層を含む配線層の総数よりも多い、
    ことを特徴とする請求項1又は2に記載の配線板。
  5. 前記第2リジッド配線板は、前記第2配線層を含む複数の配線層を備える多層配線板であり、
    前記第2リジッド配線板の少なくとも1つの配線層の厚みは、前記第1リジッド配線板の配線層の厚みよりも小さい、
    ことを特徴とする請求項1又は2に記載の配線板。
  6. 前記第1接続用導体は、前記第1絶縁層に形成されたバイア導体である、
    ことを特徴とする請求項1又は2に記載の配線板。
  7. 前記第1接続用導体は、フィルドバイアである、
    ことを特徴とする請求項6に記載の配線板。
  8. 前記第1接続用導体は、前記第2リジッド配線板及び前記第1絶縁層を貫通するスルーホール導体である、
    ことを特徴とする請求項1又は2に記載の配線板。
  9. 前記収容スペースは貫通孔であり、
    前記第1リジッド配線板は、前記収容スペースにより形成される前記基板の他方の開口を塞ぐように、前記基板上に形成される第2絶縁層と、前記第2絶縁層の上に形成される第3配線層とを有しており、
    前記第2リジッド配線板は、前記第2配線層が形成された前記主面とは反対側の主面に、第4配線層を有しており、
    さらに、当該配線板は、
    前記第3配線層と前記第4配線層とを接続する第2接続用導体と、
    前記第3配線層の上に形成される第2層間絶縁層と、
    を有する、
    ことを特徴とする請求項1又は2に記載の配線板。
  10. 第1リジッド配線板の基板に設けられた収容スペースに、主面上に第2配線層を有する第2リジッド配線板を配置することと、
    前記基板及び前記第2リジッド配線板上に絶縁層を形成し、該絶縁層に第1バイアホールを形成し、該第1バイアホールに第1接続用導体を形成し、前記絶縁層上に第1配線層を形成することにより、前記第1配線層を有し前記第2リジッド配線板を内部に収容する前記第1リジッド配線板を製造することと、
    を含む配線板の製造方法において、
    前記第1バイアホールは、前記配線板の内層に形成され、
    前記第1配線層と前記第2配線層とは、前記第1接続用導体によって電気的に接続される、
    ことを特徴とする配線板の製造方法。
  11. 前記絶縁層をプレスすることにより該絶縁層から樹脂を流出させ、該樹脂を、前記基板と前記第2リジッド配線板との隙間に充填することを含む、
    ことを特徴とする請求項10に記載の配線板の製造方法。
JP2011538346A 2009-10-30 2010-10-15 配線板及びその製造方法 Pending JPWO2011052399A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US25637409P 2009-10-30 2009-10-30
US61/256,374 2009-10-30
US12/795,737 US8334463B2 (en) 2009-10-30 2010-06-08 Wiring board and method for manufacturing the same
US12/795,737 2010-06-08
PCT/JP2010/068129 WO2011052399A1 (ja) 2009-10-30 2010-10-15 配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2011052399A1 true JPWO2011052399A1 (ja) 2013-03-21

Family

ID=43921825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011538346A Pending JPWO2011052399A1 (ja) 2009-10-30 2010-10-15 配線板及びその製造方法

Country Status (6)

Country Link
US (1) US8334463B2 (ja)
JP (1) JPWO2011052399A1 (ja)
KR (1) KR20120064126A (ja)
CN (1) CN102598885A (ja)
TW (1) TW201132266A (ja)
WO (1) WO2011052399A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013992B1 (ko) * 2008-12-02 2011-02-14 삼성전기주식회사 인쇄회로기판 제조방법
US8400782B2 (en) 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5579108B2 (ja) * 2011-03-16 2014-08-27 株式会社東芝 半導体装置
US8908377B2 (en) 2011-07-25 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5931547B2 (ja) 2012-03-30 2016-06-08 イビデン株式会社 配線板及びその製造方法
JP2013214578A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
TWI433632B (zh) * 2012-05-03 2014-04-01 Subtron Technology Co Ltd 基板結構的製作方法
JP6160308B2 (ja) * 2013-07-02 2017-07-12 富士通株式会社 積層基板
US10034704B2 (en) 2015-06-30 2018-07-31 Ethicon Llc Surgical instrument with user adaptable algorithms
KR20220086320A (ko) * 2020-12-16 2022-06-23 삼성전기주식회사 연결구조체 내장기판

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897564A (ja) * 1994-09-27 1996-04-12 Matsushita Electric Works Ltd 多層配線板及びその製造方法
JPH10284632A (ja) * 1997-04-08 1998-10-23 Fujitsu Ltd 回路基板及びその製造方法
JPH11317582A (ja) * 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2004087786A (ja) * 2002-08-27 2004-03-18 Dt Circuit Technology Co Ltd プリント配線板の製造方法、プリント配線板の製造装置、プリント配線板
JP2005093811A (ja) * 2003-09-18 2005-04-07 Denso Corp 回路基板
JP2006140213A (ja) * 2004-11-10 2006-06-01 Cmk Corp リジッドフレックス多層プリント配線板
WO2008050399A1 (fr) * 2006-10-24 2008-05-02 Ibiden Co., Ltd. Tableau de connexions rigide et flexible et son procédé de fabrication

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JP2003298234A (ja) 2002-04-01 2003-10-17 Hitachi Cable Ltd 多層配線板及びその製造方法、ならびに配線基板
JP2007027683A (ja) * 2005-06-15 2007-02-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US7808799B2 (en) * 2006-04-25 2010-10-05 Ngk Spark Plug Co., Ltd. Wiring board
TWI339880B (en) 2007-05-31 2011-04-01 Unimicron Technology Corp Structure of pachaging substrate and package structure thereof having chip embedded therein
AT12319U1 (de) 2009-07-10 2012-03-15 Austria Tech & System Tech Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897564A (ja) * 1994-09-27 1996-04-12 Matsushita Electric Works Ltd 多層配線板及びその製造方法
JPH10284632A (ja) * 1997-04-08 1998-10-23 Fujitsu Ltd 回路基板及びその製造方法
JPH11317582A (ja) * 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2004087786A (ja) * 2002-08-27 2004-03-18 Dt Circuit Technology Co Ltd プリント配線板の製造方法、プリント配線板の製造装置、プリント配線板
JP2005093811A (ja) * 2003-09-18 2005-04-07 Denso Corp 回路基板
JP2006140213A (ja) * 2004-11-10 2006-06-01 Cmk Corp リジッドフレックス多層プリント配線板
WO2008050399A1 (fr) * 2006-10-24 2008-05-02 Ibiden Co., Ltd. Tableau de connexions rigide et flexible et son procédé de fabrication

Also Published As

Publication number Publication date
WO2011052399A1 (ja) 2011-05-05
TW201132266A (en) 2011-09-16
KR20120064126A (ko) 2012-06-18
US8334463B2 (en) 2012-12-18
US20110100698A1 (en) 2011-05-05
CN102598885A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
WO2011052399A1 (ja) 配線板及びその製造方法
US8383948B2 (en) Flex-rigid wiring board and method for manufacturing the same
US8687380B2 (en) Wiring board and method for manufacturing the same
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
US8340480B2 (en) Opto-electrical hybrid wiring board and method for manufacturing the same
JP5022392B2 (ja) ペーストバンプを用いた印刷回路基板の製造方法
WO2010137421A1 (ja) 配線板及びその製造方法
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
WO2009118935A1 (ja) フレックスリジッド配線板及びその製造方法
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
WO2011052358A1 (ja) 配線板及びその製造方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
JP4319917B2 (ja) 部品内蔵配線板の製造方法
KR101109277B1 (ko) 인쇄회로기판의 제조방법
JP2020004930A (ja) プリント配線板
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
KR100601476B1 (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
JP2022119655A (ja) 配線基板
KR20130065216A (ko) 다층 인쇄회로기판 및 그 제조방법
JP2006032830A (ja) 部分ビルドアップ配線板の製造方法
JP2016001764A (ja) プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130521