JPWO2011033599A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2011033599A1 JPWO2011033599A1 JP2011531670A JP2011531670A JPWO2011033599A1 JP WO2011033599 A1 JPWO2011033599 A1 JP WO2011033599A1 JP 2011531670 A JP2011531670 A JP 2011531670A JP 2011531670 A JP2011531670 A JP 2011531670A JP WO2011033599 A1 JPWO2011033599 A1 JP WO2011033599A1
- Authority
- JP
- Japan
- Prior art keywords
- ground
- metal
- ground metal
- semiconductor device
- patch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Waveguides (AREA)
Abstract
半導体装置は、基板と、前記基板の一面に順に積層された第1,2,…,n(nは2以上の自然数)誘電体層と、第k(kは1≦k<nの自然数)誘電体層と第k+1誘電体層との間に設けられ、第1の穴が形成され、第1直流電位を有する第kグランドメタルと、前記第1の穴の内部に設けられた第kグランドパッチと、第k+m(mは1≦m<n-kの自然数)誘電体層と、第k+m+1誘電体層との間に設けられ、少なくとも1つの第2の穴が形成され、第2直流電位を有する第k+mグランドメタルと、前記第2の穴の内部に設けられた第k+mグランドパッチと、前記第kグランドメタルと前記第k+mグランドパッチとを接続する第1ビアと、前記第k+mグランドメタルと前記第kグランドパッチとを接続する第2ビアと、を備えることを特徴とする。
Description
本発明は、半導体装置に関する。
一般に半導体装置に用いられる伝送線路は、信号メタルと、グランドメタルとで構成される。通常、グランドメタルは、例えば0Vのように1つの直流電位を有する場合が多い。
半導体装置の回路構成によっては、例えばトランジスタといった素子に0V以外の直流電流を与える必要がある。この場合、一部の伝送線路の構造を崩し、素子に0V以外の直流電流を与えることになり、伝送線路の電磁界が乱れ、伝送線路が高周波的に不連続となるという問題があった。
特許文献1には、複数の直流電位を有する伝送線路が開示されている。特許文献1では、コプレーナ線路のグランドを第1メタル及び第2メタルの2層とすることで2種類の直流電位を有する構造となっている。
上述した構造で第1メタル及び第2メタルをコプレーナ線路のグランドとして動作させるためには第1メタル及び第2メタルの面積を大きくする必要があり、回路面積が大きくなるという問題がある。
本発明は、この問題を解決するためになされたものであり、小型化が可能な半導体装置を提供することを目的とする。
本発明の一観点によると、基板と、前記基板の一面に順に積層された第1,2,…,n(nは2以上の自然数)誘電体層と、伝送線路のグランド用メタルであって、第k(kは1≦k<nの自然数)誘電体層と第k+1誘電体層との間に設けられ、第1の穴が形成され、第1直流電位を有する第kグランドメタルと、前記第1の穴の内部に設けられた第kグランドパッチと、伝送線路のグランド用メタルであって、第k+m(mは1≦m<n-kの自然数)誘電体層と、第k+m+1誘電体層との間に設けられ、少なくとも1つの第2の穴が形成され、第2直流電位を有する第k+mグランドメタルと、前記第2の穴の内部に設けられた第k+mグランドパッチと、前記第kグランドメタルと前記第k+mグランドパッチとを接続する第1ビアと、前記第k+mグランドメタルと前記第kグランドパッチとを接続する第2ビアと、を備えることを特徴とする半導体装置を提供する。
本発明によれば、小型化が可能な半導体装置を提供することができる。
以下、図面を参照し本発明の実施の形態を説明する。なお、以下の実施例中では、同一の番号を付した部分については同様の動作を行うものとし、重ねての説明を省略する。また、本発明の各実施例に係る半導体装置は、伝送線路の他に回路素子等を有しているが、以下の説明では回路素子等は省略し、伝送線路のみを説明する。なお、伝送線路は、高周波信号メタル(以下、信号メタル)と高周波グランドメタル(以下、グランドメタル)で構成される。
(第1実施例)
図1に本発明の第1実施例に係る半導体装置1を示す。半導体装置1は、基板100と、基板100の一面に積層された第1〜n(nは2以上の整数、図1ではn=6)誘電体層111〜11nと、第k(kは、1≦k<nの整数、図1ではk=1,3,5)誘電体層11kと第k+1誘電体層11(k+1)との間に設けられた第kグランドメタル12kと、第k+m(mは、1≦m<n-kの整数、図1では、m=1)誘電体層11(k+m)と第k+m+1誘電体層11(k+m+1)との間に設けられた第k+mグランドメタル12(k+m)と、を備える。第kグランドメタル12kは第1直流電位を、第k+mグランドメタル12(k+m)は第1直流電位を有している。半導体装置1は、信号メタル130をさらに有している。図1の例では、信号メタル130は第k-1グランドメタル12k-1と、第k-2グランドメタル12k-2との間に設けられている。半導体装置1の伝送線路は、高周波信号用メタルである信号メタル130と、高周波グランド用メタルであるグランドメタル(第kグランドメタル12k及び第k+mグランドメタル12(k+m))とによって構成される。
図1に本発明の第1実施例に係る半導体装置1を示す。半導体装置1は、基板100と、基板100の一面に積層された第1〜n(nは2以上の整数、図1ではn=6)誘電体層111〜11nと、第k(kは、1≦k<nの整数、図1ではk=1,3,5)誘電体層11kと第k+1誘電体層11(k+1)との間に設けられた第kグランドメタル12kと、第k+m(mは、1≦m<n-kの整数、図1では、m=1)誘電体層11(k+m)と第k+m+1誘電体層11(k+m+1)との間に設けられた第k+mグランドメタル12(k+m)と、を備える。第kグランドメタル12kは第1直流電位を、第k+mグランドメタル12(k+m)は第1直流電位を有している。半導体装置1は、信号メタル130をさらに有している。図1の例では、信号メタル130は第k-1グランドメタル12k-1と、第k-2グランドメタル12k-2との間に設けられている。半導体装置1の伝送線路は、高周波信号用メタルである信号メタル130と、高周波グランド用メタルであるグランドメタル(第kグランドメタル12k及び第k+mグランドメタル12(k+m))とによって構成される。
図1を用いて半導体装置1の詳細を説明する。図1(a)は、半導体装置1が有する伝送線路の上面図、図1(b)は上面図の一点鎖線Aにおける半導体装置1が有する伝送線路の断面図である。なお、図1(a)は、伝送線路の一部を切り出した図であり、実際の伝送線路の長さは、半導体装置1の大きさや半導体装置1が有する回路素子(図示しない)の配置等によって変化する。
基板100は、シリコン基板である。第1〜n誘電体層111〜11nは、SiO等を材料とする誘電体の薄い層であり、薄膜誘電体層とも称する。図1(b)に示すように、本実施例では、n=6である。第1〜6誘電体層111〜116は、基板100の一面に、基板から近い方から第1、第2、…、第6誘電体層の順に積層されている。図1(b)では、基板100は一部のみを記載しているため、第1〜n誘電体層111〜11nが基板100より厚みがあるように見えるが、実際は基板100の方が第1〜n誘電体層111〜11nより厚くなる。
第k誘電体層11kと第k+1誘電体層11(k+1)との間には、それぞれ第k-1グランドメタル12k-1及び第k-2グランドメタル12k-2が設けられている。第k-1グランドメタル12k-1は、第k-2グランドメタル12k-2と平行になるよう設けられる。具体的には、第1誘電体層111と第2誘電体層112との間に第1-1グランドメタル121-1及び第1-2グランドメタル121-2が、第2誘電体層112と第3誘電体層113との間に第2-1グランドメタル122-1及び第2-2グランドメタル122-2が設けられる。第3,4誘電体層113,114、第4,5誘電体層114,115、第5,6誘電体層115,116の間にもそれぞれ第3-1,3-2グランドメタル123-1,123-2、第4-1,4-2グランドメタル124-1,124-2、第5-1,5-2グランドメタル125-1,125-2が設けられる。図1の例では、第6誘電体層116にさらに第6-1,6-2グランドメタル126-1,126-2が積層されている。第1-1〜6-1グランドメタル121-1〜126-1、第1-2〜6-2グランドメタル121-2〜126-2は、いずれもCu,Al,Au等の金属で構成される。
以下、第k-1グランドメタル12k-1及び第k-2グランドメタル12k-2をまとめて第kグランドメタル12kと称する。
図1(b)では、第1,3,5グランドメタル121,123,125は第1直流電位を有している。第2,4,6グランドメタル122,124,126は第1直流電位を有している。例えば第1直流電位はグランド(0V)を、第1直流電位は電源電圧(Vdd)である。
信号メタル130は、第6誘電体層116の一面であって第6-1,6-2グランドメタル126-1,126-2の間に設けられる。信号メタル130は、第6-1,6-2グランドメタル126-1,126-2と平行に配置される。信号メタル130は、Cu,Al,Au等の金属で構成される。第1〜6グランドメタル121〜126及び信号メタル130によって伝送線路が構成される。
以上のように、第1実施例では、積層されたグランドメタルのうち、一部のグランドメタルは第1直流電位を、他のグランドメタルは第1直流電位を有するように構成することで、複数の直流電位を有する伝送線路を小面積で実現できる。従って半導体装置1を小型化することが可能となる。また、伝送線路が複数の直流電位を有しているので、回路素子に複数の直流電位を供給する場合に、伝送線路の一部を崩して直流電位を供給しなくてもよくなるため、伝送線路の電磁界が乱れることなく、伝送線路の連続性を保つことができる。
(変形例1)
図2に本実施例の変形例1に係る半導体装置2を示す。第1実施例では、第1〜6グランドメタル121〜126は第1直流電位又は第1直流電位のどちらかを有していたが、本変形例では、第1〜6グランドメタル121〜126は第1〜第1直流電位のいずれかを有している。図2は、本変形例に係る半導体装置2の断面図を示している。
図2に本実施例の変形例1に係る半導体装置2を示す。第1実施例では、第1〜6グランドメタル121〜126は第1直流電位又は第1直流電位のどちらかを有していたが、本変形例では、第1〜6グランドメタル121〜126は第1〜第1直流電位のいずれかを有している。図2は、本変形例に係る半導体装置2の断面図を示している。
第1,4グランドメタル121,124は第1直流電位を有している。第2,5グランドメタル122,125は第1直流電位を有している。第3,6グランドメタル123,126は第1直流電位を有している。第1実施例では、第1直流電位を有するグランドメタルと第1直流電位を有するグランドメタルを交互に積層していたが、第1直流電位を有するグランドメタル、第1直流電位を有するグランドメタル、第1直流電位を有するグランドメタル…というように順にグランドメタルを積層することによって3種類以上の直流電位を有する伝送線路を実現できる。
(第2実施例)
図3に本発明の第2実施例に係る半導体装置3を示す。本実施例では、第1直流電位を有するグランドメタル同士を第1ビアで接続し、第1直流電位を有するグランドメタル同士を第2ビアで接続しているところが第1実施例と異なる。
図3に本発明の第2実施例に係る半導体装置3を示す。本実施例では、第1直流電位を有するグランドメタル同士を第1ビアで接続し、第1直流電位を有するグランドメタル同士を第2ビアで接続しているところが第1実施例と異なる。
本実施例に係る半導体装置3は、図1の半導体装置1の第kグランドメタル11kの代わりに、少なくとも1つの穴(第1の穴)150を有する第kグランドメタル14kを、第k+mグランドメタルの代わりに、少なくとも1つの穴(第2の穴)160を有する第k+mグランドメタル14(k+m)を有している。
また半導体装置3は、第k誘電体層11kと第k+1誘電体層11(k+1)との間であって、かつ第1の穴150の内部に設けられた第kグランドパッチ17kと、第k+m誘電体層11(k+m)と、第k+m+1誘電体層11(k+m+1)との間であって、かつ第2の穴160の内部に設けられた第k+mグランドパッチ17(k+m)と、を有している。第kグランドメタル14kと第k+mグランドパッチ17(k+m)とが第1ビア180で接続されており、第k+mグランドメタル14(k+m)と第kグランドパッチ17(k+m)とが第2ビア190で接続されている。このように、第1の穴または第2の穴の内部に設けられるグランドメタルの小片をグランドメタルと称する。
図3(a)は、半導体装置3の上面図、図3(b)は上面図の一点鎖線Bにおける半導体装置3の断面図、図3(c)は上面図の一点鎖線Cにおける半導体装置3の断面図である。
第t誘電体層11tと第t+1誘電体層11(t+1)との間には、それぞれ第t-1グランドメタル14t-1及び第t-2グランドメタル14t-2が設けられている。第t-1グランドメタル14t-1は、第t-2グランドメタル14t-2と平行になるよう設けられる。以下、第t-1グランドメタル14t-1及び第t-2グランドメタル14t-2をまとめて第tグランドメタル14tと称する。なお、tは1以上n以下の整数である。
図3の例では、n=6である。従って、半導体装置3は第1〜第6グランドメタル141〜146を有している。
第1グランドメタル141は、図1の第1グランドメタル121と同様第1直流電位を有する。
第3,5グランドメタル143,145は、複数の第1の穴150を有している。図4(a)に第3グランドメタル143の一例を示す。図4(a)の例では、第1の穴150の形状は四角形であり、第1の穴150は周期的に第3グランドメタル143に形成されている。即ち、第3グランドメタル143は、格子状(メッシュ状)のグランドメタルである。なお、第5グランドメタル145も同様の形状をしている。
図3(a),(b)に示すように、第3,5グランドメタル143,145が有する第1の穴150は、半導体装置3の上面、即ち基板130の、誘電体層111〜116が積層されている一面に垂直な方向において重なるように配置される。即ち、第3グランドメタル143に形成される第1の穴150は、基板130の一面に垂直な方向において第5グランドメタル145に形成された第1の穴150と同じ場所に配置される。第3,5グランドメタル143,145は、第1直流電位を有する。
第2,4グランドメタル142,144は、複数の第2の穴160と切り込み200とを有している。図4(b)に第2グランドメタル142の一例を示す。図4(b)の例では、第2の穴160の形状は四角形であり、第2の穴160は周期的に第2グランドメタル142に形成されている。また、第2グランドメタル142の互いに対抗する2辺には切り込み200が設けられている。即ち、第2グランドメタル142は、格子状(メッシュ状)のグランドメタルである。なお、第4グランドメタル144も同様の形状をしている。
図3(a),(b)に示すように、第2,4グランドメタル142,144が有する第2の穴160及び切り込み200は、半導体装置3の上面、即ち基板130の、誘電体層111〜116が積層されている一面に垂直な方向において重なるように配置される。第2グランドメタル142に形成された第2の穴160及び切り込み200は、基板130の一面に垂直な方向において第4グランドメタル144に形成された第2の穴160及び切り込み200と同じ場所に配置される。なお、図3の例では、第1の穴150と、第2の穴160及び切り込み200は、基板130の、誘電体層111〜116が積層されている一面に垂直な方向において重ならないように配置される。第2,4グランドメタル142,144は、第1直流電位を有する。
第6グランドメタル146は、図1の第6グランドメタル126と同様第1直流電位を有する。
本実施例では、第kグランドメタル14kは第2,4グランドメタル142,144を、第k+mグランドメタル14(k+m)は第3,5グランドメタル143,145を示している。
図4(a)に戻る。第3グランドパッチ173は、第3グランドメタル143の第1の穴150の内部に設けられる。第5グランドパッチ175は、第5グランドメタル145の第1の穴150の内部に設けられる。第3,5グランドパッチ173,175は、Cu,Al,Au等の金属で構成される。図4(a)の例では第3グランドパッチ173の形状は、四角形である。第1の穴150が複数形成されている場合は、第3,5グランドパッチ173,175も複数の第1の穴150の内部それぞれに設けられる。
図3(b)に示すように、第3,5グランドパッチ173,175は、半導体装置3の上面、即ち基板130の、誘電体層111〜116が積層されている一面に垂直な方向において第2,4,6グランドメタル142,144,146と重なるように配置される。第3,5グランドパッチ173,175は、第1直流電位を有している。
図4(b)を用いて第2,4グランドパッチ172,174を説明する。第2グランドパッチ172は、第2グランドメタル142の第2の穴160及び切り込み200の内部に設けられる。第4グランドパッチ174は、第4グランドメタル144の第2の穴160及び切り込み200に設けられる。第2,4グランドパッチ172,174は、Cu,Al,Au等の金属で構成される。図4(b)の例では第2グランドパッチ172の形状は、四角形である。第2の穴160及び切り込み200が複数形成されている場合、第2,4グランドパッチ172,174も複数の第2の穴160及び複数の切り込み200の内部それぞれに設けられる。
図3(c)に示すように、第2,4グランドパッチ172,174は、半導体装置3の上面、即ち基板130の、誘電体層111〜116が積層されている一面に垂直な方向において第2,4,6グランドメタル142,144,146と重なるように配置される。第2,4グランドパッチ172,174は、第1直流電位を有している。
本実施例では、第kグランドパッチ17kは第2,4グランドパッチ172,174を、第k+mグランドパッチ17(k+m)は第3,5グランドパッチ173,175を示している。
第1のビア180は、第kグランドメタル14kと第k+mグランドパッチ17(k+m)とを接続する。図3(b),(c)に示すように、第1のビア180は第2誘電体層112内部に設けられ、第1グランドメタル141と第2グランドパッチ172を接続する。第1のビア180は第3誘電体層123内部に設けられ第2グランドパッチ172と第3グランドメタル143とを接続する。第1のビア180は第4誘電体層124内部に設けられ第3グランドメタル143と第4グランドパッチ174とを接続する。第1のビア180は第5誘電体層125内部に設けられ第4グランドパッチ174と第5グランドメタル145とを接続する。
第2のビア190は、第k+mグランドメタル14(k+m)と第kグランドパッチ17kとを接続する。図3(b),(c)に示すように、第2のビア190は第3誘電体層113内部に設けられ、第2グランドメタル142と第3グランドパッチ173を接続する。第2のビア190は第4誘電体層124内部に設けられ第3グランドパッチ173と第4グランドメタル144とを接続する。第2のビア190は第5誘電体層125内部に設けられ第4グランドメタル144と第5グランドパッチ175とを接続する。第2のビア190は第6誘電体層126内部に設けられ第5グランドパッチ175と第6グランドメタル146とを接続する。
以上のように、本実施例に係る半導体装置3は、第1実施例と同様の効果が得られるとともに、同じ直流電位を有するグランドメタルをグランドパッチを介してビアで接続することで、各グランドメタルの直流電位を等しく保つことができる。即ち、第1,3,5グランドメタル141,143,145のいずれか1つに第1直流電位を与えることで、第1,3,5グランドメタル141,143,145すべてが第1直流電位を有することができる。
(変形例2)
図5に本実施例の変形例2に係る半導体装置4を示す。図5(a)は、半導体装置4の上面図、図5(b)は上面図の一点鎖線Bにおける半導体装置4の断面図、図5(c)は上面図の一点鎖線Cにおける半導体装置4の断面図である。半導体装置4は、第1誘電体層111と第2誘電体層112との間にグランドメタル210を有している点を除き図3の半導体装置3と同じ構成である。
図5に本実施例の変形例2に係る半導体装置4を示す。図5(a)は、半導体装置4の上面図、図5(b)は上面図の一点鎖線Bにおける半導体装置4の断面図、図5(c)は上面図の一点鎖線Cにおける半導体装置4の断面図である。半導体装置4は、第1誘電体層111と第2誘電体層112との間にグランドメタル210を有している点を除き図3の半導体装置3と同じ構成である。
グランドメタル210は、一辺が第1-1グランドメタル141-1の一辺に、他辺が第1-2グランドメタル141-2の一辺に接続している。グランドメタル210は、信号メタル130と基板100との間に設けられる。グランドメタル210を設けることで、基板が信号メタル130に与える影響を小さくできる。例えば基板から雑音が伝播してきても信号メタル130には該雑音がのりにくくなる。グランドメタル210は、第1グランドメタル141と一体形成してもよい。
(変形例3)
図6に本実施例の変形例3に係る半導体装置5を示す。半導体装置5は第2-1グランドメタル142-1に代えて第2-1グランドメタル220-1を、第3-1グランドメタル143-1に代えて第3-1グランドメタル221-1を有している。
図6に本実施例の変形例3に係る半導体装置5を示す。半導体装置5は第2-1グランドメタル142-1に代えて第2-1グランドメタル220-1を、第3-1グランドメタル143-1に代えて第3-1グランドメタル221-1を有している。
第2-1グランドメタル220-1及び第3-1グランドメタル221-1には穴が形成されていない。第2-1グランドメタル220-1及び第3-1グランドメタル221-1は第1直流電位を有している。図6では、第2-1グランドメタル220-1は、第1-1グランドメタル141-1とビアを介して接続しており、第3-1グランドメタル221-1は、第2-1グランドメタル220-1とビアを介して接続しているが、接続していなくてもよい。
図4では、第1〜6グランドメタル141〜146は交互に異なる直流電位を有しているが、交互に異なる直流電位を有していなくてもよい。図6のように、同じ直流電位を有するグランドメタルが連続して積層されてもよい。この場合、同じ直流電位を有するグランドメタルにはさまれるグランドメタルは穴を形成しなくともよい。
(第3実施例)
図7に本発明の第3実施例に係る半導体装置6を示す。本実施例では、グランドメタルが第1,2直流電位に加え、第1直流電位を有する点で第2実施例と異なる。
図7に本発明の第3実施例に係る半導体装置6を示す。本実施例では、グランドメタルが第1,2直流電位に加え、第1直流電位を有する点で第2実施例と異なる。
本実施例に係る半導体装置6は、第1の穴310と第2の穴320とを有し、第1直流電位を有する第kグランドメタル30kと、第3の穴330と第4の穴350とを有し、第1直流電位を有する第k+mグランドメタル30(k+m)と、第5の穴350と第6の穴360とを有し、第1直流電位を有する第k+sグランドメタル30(k+s)(sは、1≦s<n-kの整数)とを有している点で、図3に示す半導体装置3と異なる。
また半導体装置6は、第k誘電体層11kと第k+1誘電体層11(k+1)との間であって、かつ第1の穴310の内部に設けられた第kグランドパッチ410と、第k誘電体層11kと第k+1誘電体層11(k+1)との間であって、かつ第2の穴320の内部に設けられた第k’グランドパッチ420と、を有している。
半導体装置6は、第k+m誘電体層11(k+m)と第k+m+1誘電体層11(k+m+1)との間であって、かつ第3の穴330の内部に設けられた第k+mグランドパッチ430と、第k+m誘電体層11(k+m)と第k+m+1誘電体層11(k+m+1)との間であって、かつ第4の穴340の内部に設けられた第k+m’グランドパッチ440と、を有している。
半導体装置6は、第k+s誘電体層11(k+s)と第k+s+1誘電体層11(k+s+1)との間であって、かつ第5の穴350の内部に設けられた第k+sグランドパッチ450と、第k+s誘電体層11(k+s)と第k+s+1誘電体層11(k+s+1)との間であって、かつ第6の穴360の内部に設けられた第k+s’グランドパッチ460と、を有している。
第kグランドメタル30k、第k+mグランドパッチ430及び第k+s’グランドパッチ460が第1のビアで接続されている。
第k’グランドパッチ420、第k+mグランドメタル30(k+m)及び第k+sグランドパッチ450が第2のビアで接続されている。
第kグランドパッチ410、第k+m’グランドパッチ440及び第k+sグランドメタル30(k+s)が第3のビアで接続されている。
図7(a)は、半導体装置6の上面図、図7(b)は上面図の一点鎖線Dにおける半導体装置6の断面図である。
第t誘電体層11tと第t+1誘電体層11(t+1)との間には、それぞれ第t-1グランドメタル30t-1及び第t-2グランドメタル30t-2が設けられている。第t-1グランドメタル30t-1は、第t-2グランドメタル30t-2と平行になるよう設けられる。以下、第t-1グランドメタル30t-1及び第t-2グランドメタル30t-2をまとめて第tグランドメタル30tと称する。
図7の例では、n=6である。従って、半導体装置6は第1〜第6グランドメタル301〜306を有している。
第1グランドメタル301は、図1の第1グランドメタル121と同様第1直流電位を有する。第2グランドメタル301は、複数の第3の穴330及び複数の第4の穴340を有し、第1直流電位を有する。第3グランドメタル303は、複数の第4の穴340及び複数の第5の穴350を有し、第1直流電位を有する。第4グランドメタル304は、複数の第1の穴310及び複数の第2の穴320を有し、第1直流電位を有する。第5グランドメタル305は、複数の第3の穴330及び複数の第4の穴340を有し、第1直流電位を有する。第6グランドメタル306は、図1の第6グランドメタル126と同様の形状をしており、第1直流電位を有する。本実施例では、第kグランドメタル30kは、第4グランドメタル304を、第k+mグランドメタル30(k+m)は第2,5グランドメタル302,305を、第k+sグランドメタル30(k+s)は、第3グランドメタル303を示している。
第1〜第6の穴の形状は四角形であり、第1〜第6の穴は各グランドメタルに周期的に形成される。
図7(b)に示すように、第2,5グランドメタル302,305が有する第3の穴330及び第3グランドメタル303が有する第6の穴360は、半導体装置6の上面、即ち基板130の誘電体層111〜116が積層されている一面に垂直な方向において重なるように配置される。
第4グランドメタル304が有する第2の穴320及び第3グランドメタル303が有する第5の穴350は、基板130の誘電体層111〜116が積層されている一面に垂直な方向において重なるように配置される。
第4グランドメタル304が有する第1の穴及び第2,5グランドメタル302,305が有する第4の穴340は、半導体装置6の上面、即ち基板130の誘電体層111〜116が積層されている一面に垂直な方向において重なるように配置される。
図8を用いて各グランドパッチについて説明する。各グランドパッチの形状は、四角形である。各グランドパッチは、Cu,Al,Au等の金属で構成される。
図8(a)に示すように、第4グランドパッチ441は、第4グランドメタル304の第1の穴310の内部に設けられる。第4’グランドパッチ442は、第4グランドメタル304の第2の穴320の内部に設けられる。
図8(b)に示すように、第2グランドパッチ423は、第2グランドメタル302の第3の穴330の内部に設けられる。第2’グランドパッチ424は、第2グランドメタル302の第4の穴340の内部に設けられる。また、図示しないが、第5グランドパッチ453は、第5グランドメタル305の第3の穴330の内部に設けられる。第5’グランドパッチ454は、第5グランドメタル305の第4の穴340の内部に設けられる。
図8(c)に示すように、第3グランドパッチ435は、第3グランドメタル303の第5の穴350の内部に設けられる。第3’グランドパッチ436は、第3グランドメタル303の第6の穴360の内部に設けられる。
図7(b)からわかるように、第1,4グランドメタル301,304、第2,5グランドパッチ423,453及び第3’グランドパッチ436は、基板130の誘電体層111〜116が積層されている一面に垂直な方向において互いに重なるように配置される。
第4’グランドパッチ442、第2,5グランドメタル302,305及び第3グランドパッチ435は、基板130の誘電体層111〜116が積層されている一面に垂直な方向において互いに重なるように配置される。
第4グランドパッチ441、第2’,5’グランドパッチ424,454及び第3,6グランドメタル303,306は、基板130の誘電体層111〜116が積層されている一面に垂直な方向において互いに重なるように配置される。
本実施例では、第kグランドパッチ4k1が第3グランドパッチ431を、第k’グランドパッチ4k2が第3’グランドパッチ432を示している。第k+mグランドパッチ4(k+m)3が第2,5グランドパッチ423,453を、第k+m’グランドパッチ4(k+m’) 3が第2’,5’グランドパッチ424,454を示している。第k+sグランドパッチ4(k+s)5が第3グランドパッチ435を、第k+s’グランドパッチ4(k+s’)6が第3グランドパッチ436を示している。
図7(b)に示すように、第1のビア510は、第1,4グランドメタル301,304、第2,5グランドパッチ423,453及び第3’グランドパッチ436を接続する。第2のビア520は、第4’グランドパッチ442、第2,5グランドメタル302,305及び第3グランドパッチ435を接続する。第3のビア530は、第4グランドパッチ441、第2’,5’グランドパッチ424,454及び第3,6グランドメタル303,306を接続する。
なお、上述した半導体装置6は、グランドメタルが有する直流電位を3種類としたが同様にグランドメタル上に穴を設け、グランドパッチを配置することで4種類以上とすることも可能である。
また、図7の構成の場合、第5グランドメタル305が有する第3の穴330及び第5グランドパッチ453は省略してもよい。この場合、第5グランドパッチ453と第4グランドメタル304とを接続する第1のビア510も省略する。同様に、第2グランドメタル302が有する第4の穴340及び第2’グランドパッチ424は省略してもよい。この場合、第2’グランドパッチ424と第3グランドメタル303とを接続する第3のビア530も省略する。
図9は、半導体装置6の伝送線路を用いて100pHのインダクタ素子を作った場合の特性を示す図である。図9は、図7に示す半導体装置6の第1〜第6グランドメタル141〜146の直流電位をすべて第1直流電位にした場合(いわゆる通常の半導体装置)の特性と、図7に示す半導体装置6の特性とを比較している。なお図9に示す値は試作により求めた測定値である。半導体装置6のインダクタ素子は、通常の半導体装置のインダクタ素子に比べ、線路の物理長(length)が1%短い252.7μmとなり、挿入損失(loss)が0.02dB増加し0.16dBとなる。一般的に、グランドメタルに穴をあけると、挿入損失が非常に大きくなることが知られているが、図7の半導体装置6は、伝送線路として、通常の半導体装置と比較しても有意な差は無く、実用的に同等であることを示す。
以上のように、本実施例に係る半導体装置6は、第2実施例と同様の効果が得られる。さらに本実施例に係る半導体装置6は、第kグランドメタル30k、第k+mグランドパッチ430及び第k+s’グランドパッチ460を同一直線上に配置し、第k’グランドパッチ420、第k+mグランドメタル30(k+m)及び第k+sグランドパッチ450を同一直線上に配置し、第kグランドパッチ410、第k+m’グランドパッチ440及び第k+sグランドメタル30(k+s)を同一直線上に配置することで、グランドメタルが有する直流電位を3種類以上にすることができる。
(第4実施例)
図9に本発明の第4実施例に係る半導体装置7を示す。図9(a)は、半導体装置7の上面図、図9(b)は上面図の一点鎖線Bにおける半導体装置7の断面図、図9(c)は上面図の一点鎖線Cにおける半導体装置7の断面図である。
図9に本発明の第4実施例に係る半導体装置7を示す。図9(a)は、半導体装置7の上面図、図9(b)は上面図の一点鎖線Bにおける半導体装置7の断面図、図9(c)は上面図の一点鎖線Cにおける半導体装置7の断面図である。
半導体装置7は、図3の第2〜第5グランドメタル142〜145の代わりに第2〜第5グランドメタル502〜505を有している点が図3の半導体装置3と異なる。なお、半導体装置7は、第2-1グランドメタル502-1〜第5-1グランドメタル505-1及び第2-2グランドメタル502-2〜第5-2グランドメタル505-2を有しているが、本実施例でも、まとめて第2〜第5グランドメタル502〜505と称する。
第2〜第5グランドメタル502〜505は、第1の穴150、第2の穴160及び切り込み200の配置が図3の第2〜第5グランドメタル142〜145と異なる。
第kグランドメタル50k(図9ではkは3又は5)は、辺L1及び辺L2を有している。辺L1は、辺L2と比べて信号メタル130に近い辺を指す。辺L1から最も近い第1の穴150までの距離d1と、辺L2からもっとも近い第2の穴までの距離d2とを比較すると、距離d1の方が距離d2より長い。
図10(a)を用いて、第3グランドメタル503の例を示す。第5グランドメタル505も第3グランドメタル503と同じ構成のため説明を省略する。第3グランドメタル503は、図3の第3グランドメタル143と同様に複数の第1の穴150を有している。さらに第1の穴150の内部には、第3グランドパッチ173が配置される。第3グランドメタル503の第1の穴150は、辺L2側に寄せて配置されている。即ち、辺L1から最も近い第1の穴150までの距離d1と、辺L2からもっとも近い第2の穴までの距離d2とを比較すると、距離d1の方が距離d2より長くなる。
第k+mグランドメタル50(k+m)(図9ではk+mは2又は4)は、辺L1及び辺L2を有している。辺L1は、辺L2と比べて信号メタル130に近い辺を指す。第k+mグランドメタル50(k+m)は辺L2に切り込み200が設けられているが辺L1には切り込み200が設けられていない。
図10(b)を用いて、第2グランドメタル502の例を示す。第4グランドメタル504も第2グランドメタル502と同じ構成のため説明を省略する。第2グランドメタル502の辺L2には、図3の第3グランドメタル143と同様に複数の切り込み200が形成されているが、辺L1には切り込みが設けられていない。
以上のように、第4実施例によると、第2実施例と同様の効果が得られるとともに、第2、第4グランドメタル502,504の辺L1に切り込みを設けないことで、第2、第4グランドメタル502,504の損失を低減することができる。ここでグランドメタルの損失とは、グランドメタルに入力した信号を、グランドメタルから出力した場合に、出力した信号が入力した信号より小さくなることを意味する。グランドメタルの電流分布は主に線路の辺に集中する。特に信号メタル130に近い辺L1は辺L2より大きな電流が分布する。図3の第2、第4グランドメタル142,144のように辺L1に切り込み200を設けるとグランドメタルの損失が大きくなってしまう。そこで、本実施例では、第2、第4グランドメタル502,504の辺L1に切り込みを設けないことで、第2、第4グランドメタル502,504の損失を低減することができる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
100 基板、111〜116 誘電体層、121〜126,131〜136,141〜146,210,220,221,301〜306,502〜505 グランドメタル、130 信号メタル、172,173,441,442,423,424,435,436 グランドパッチ
Claims (5)
- 基板と、
前記基板の一面に順に積層された第1,2,…,n(nは2以上の自然数)誘電体層と、
伝送線路のグランド用メタルであって、第k(kは1≦k<nの自然数)誘電体層と第k+1誘電体層との間に設けられ、第1の穴が形成され、第1直流電位を有する第kグランドメタルと、
前記第1の穴の内部に設けられた第kグランドパッチと、
伝送線路のグランド用メタルであって、第k+m(mは1≦m<n-kの自然数)誘電体層と、第k+m+1誘電体層との間に設けられ、少なくとも1つの第2の穴が形成され、第2直流電位を有する第k+mグランドメタルと、
前記第2の穴の内部に設けられた第k+mグランドパッチと、
前記第kグランドメタルと前記第k+mグランドパッチとを接続する第1ビアと、
前記第k+mグランドメタルと前記第kグランドパッチとを接続する第2ビアと、
を備えることを特徴とする半導体装置。 - 前記第kグランドメタルには、複数の前記第1の穴が形成されており、
前記第kグランドパッチは、複数の前記第1の穴にそれぞれ設けられ、かつ前記基板の前記一面に対して垂直方向において前記第k+mグランドメタルと重なるように配置され、
前記第k+mグランドメタルには、複数の前記第2の穴が形成されており、
前記第k+mグランドパッチは、複数の前記第2の穴にそれぞれ設けられ、かつ前記基板の前記一面に対して垂直方向において前記第kグランドメタルと重なるように配置されることを特徴とする請求項1記載の半導体装置。 - 前記第1の穴は四角形状をしており、前記第kグランドメタル上に周期的に設けられており、
前記第2の穴は四角形状をしており、前記第k+mグランドメタル上に周期的に設けられていることを特徴とする請求項2記載の半導体装置。 - 前記第k+mグランドメタルが有する第一辺及び第二辺のうち、前記第一辺にのみ切り込みが設けられており、
前記第k+m誘電体層と、前記第k+m+1誘電体層との間であって、かつ前記切り込みの内部に設けられた第(k+m)’グランドパッチと、
前記第kグランドメタルと前記第(k+m)’グランドパッチとを接続する第2’ビアと、
前記第k+mグランドメタルと平行であって、前記第二辺側に配置された信号メタルと、
をさらに有することを特徴とする請求項3記載の半導体装置。 - 前記第kグランドメタルが有する2辺のうち、前記信号メタルに近い方の一辺からもっとも近い前記第1の穴までの距離d1より、他辺からもっとも近い前記第1の穴までの距離d2が長いことを特徴とする請求項4記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2009/004780 WO2011033599A1 (ja) | 2009-09-21 | 2009-09-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011033599A1 true JPWO2011033599A1 (ja) | 2013-02-07 |
JP5331891B2 JP5331891B2 (ja) | 2013-10-30 |
Family
ID=43758227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011531670A Expired - Fee Related JP5331891B2 (ja) | 2009-09-21 | 2009-09-21 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8598699B2 (ja) |
JP (1) | JP5331891B2 (ja) |
WO (1) | WO2011033599A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109777733A (zh) * | 2019-02-26 | 2019-05-21 | 中国人民解放军军事科学院军事医学研究院 | 微波生物效应照射装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH038360A (ja) * | 1989-06-06 | 1991-01-16 | Toshiba Corp | 半導体装置 |
JPH07297188A (ja) * | 1994-04-25 | 1995-11-10 | Hitachi Ltd | 半導体集積回路装置 |
JP2666046B2 (ja) | 1995-01-06 | 1997-10-22 | ローム株式会社 | チップ型複合電子部品 |
JP2912184B2 (ja) * | 1995-03-30 | 1999-06-28 | 日本電気株式会社 | 半導体装置 |
JP3432963B2 (ja) * | 1995-06-15 | 2003-08-04 | 沖電気工業株式会社 | 半導体集積回路 |
US5789807A (en) * | 1996-10-15 | 1998-08-04 | International Business Machines Corporation | On-chip power distribution for improved decoupling |
EP0837503A3 (en) * | 1996-10-16 | 1998-07-15 | Digital Equipment Corporation | Reference plane metallization on an integrated circuit |
JPH1117003A (ja) * | 1997-06-23 | 1999-01-22 | Seiko Epson Corp | 半導体集積回路における配線層間接続用コンポーネント |
JP3455413B2 (ja) | 1998-03-17 | 2003-10-14 | 株式会社東芝 | 半導体装置 |
JPH11285983A (ja) | 1998-04-06 | 1999-10-19 | Sekisui House Ltd | 蝶形ねじの締付け補助具 |
US6495442B1 (en) * | 2000-10-18 | 2002-12-17 | Magic Corporation | Post passivation interconnection schemes on top of the IC chips |
US6717270B1 (en) * | 2003-04-09 | 2004-04-06 | Motorola, Inc. | Integrated circuit die I/O cells |
US7208837B2 (en) * | 2004-02-10 | 2007-04-24 | United Microelectronics Corp. | Semiconductor chip capable of implementing wire bonding over active circuits |
US7078816B2 (en) * | 2004-03-31 | 2006-07-18 | Endicott Interconnect Technologies, Inc. | Circuitized substrate |
JP5021891B2 (ja) | 2004-05-10 | 2012-09-12 | 株式会社リコー | 半導体集積回路のパターン生成方法および半導体集積回路、その製造方法 |
US7535107B2 (en) * | 2004-10-12 | 2009-05-19 | Salmon Technologies, Llc | Tiled construction of layered materials |
US8084863B2 (en) * | 2005-03-23 | 2011-12-27 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with continuous thermoplastic support film dielectric layers |
US7646098B2 (en) * | 2005-03-23 | 2010-01-12 | Endicott Interconnect Technologies, Inc. | Multilayered circuitized substrate with p-aramid dielectric layers and method of making same |
JP2007134468A (ja) | 2005-11-10 | 2007-05-31 | Kawasaki Microelectronics Kk | 半導体集積回路 |
US7868459B2 (en) * | 2006-09-05 | 2011-01-11 | International Business Machines Corporation | Semiconductor package having non-aligned active vias |
US20080246152A1 (en) * | 2007-04-04 | 2008-10-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with bonding pad |
-
2009
- 2009-09-21 WO PCT/JP2009/004780 patent/WO2011033599A1/ja active Application Filing
- 2009-09-21 JP JP2011531670A patent/JP5331891B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-20 US US13/424,625 patent/US8598699B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109777733A (zh) * | 2019-02-26 | 2019-05-21 | 中国人民解放军军事科学院军事医学研究院 | 微波生物效应照射装置 |
CN109777733B (zh) * | 2019-02-26 | 2022-02-01 | 中国人民解放军军事科学院军事医学研究院 | 微波生物效应照射装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2011033599A1 (ja) | 2011-03-24 |
US20120175785A1 (en) | 2012-07-12 |
JP5331891B2 (ja) | 2013-10-30 |
US8598699B2 (en) | 2013-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6579205B2 (ja) | 半導体装置 | |
JP4800084B2 (ja) | 半導体装置およびその製造方法 | |
TWI749937B (zh) | 共平面波導管通量量子位元 | |
US8227894B2 (en) | Stepwise capacitor structure and substrate employing the same | |
US7978006B2 (en) | Quantum interference transistors and methods of manufacturing and operating the same | |
JP6273247B2 (ja) | 高周波半導体増幅器 | |
WO2021014885A1 (ja) | 共振器、発振器、及び量子計算機 | |
US9602061B2 (en) | Distributed amplifier | |
JP5331891B2 (ja) | 半導体装置 | |
US20200076394A1 (en) | Ic chip and method of determining a fuse to be cut off | |
JP6265415B2 (ja) | 増幅装置 | |
JP2017135356A (ja) | 差動増幅器のための高周波変圧器 | |
JP4818894B2 (ja) | 高周波伝送線路 | |
JP7456517B2 (ja) | トランジスタ | |
US9786640B2 (en) | Transistor arrangement | |
JP5483207B2 (ja) | 論理回路 | |
JP2010245819A (ja) | 増幅回路 | |
US9374035B2 (en) | Oscillator with differential structure | |
KR100806299B1 (ko) | 고임피던스 변환비를 가지며 소형화에 적합한 전송선변압기 | |
JP6426498B2 (ja) | 高周波半導体装置 | |
JP7183709B2 (ja) | トランスインピーダンスアンプ | |
JP5960622B2 (ja) | 高周波rf回路 | |
WO2018109926A1 (ja) | 半導体装置 | |
WO2013154013A1 (ja) | 電力増幅器 | |
JP5594780B2 (ja) | 半導体回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130729 |
|
LAPS | Cancellation because of no payment of annual fees |