JPWO2011027834A1 - Co膜の形成方法及びCu配線膜の形成方法 - Google Patents
Co膜の形成方法及びCu配線膜の形成方法 Download PDFInfo
- Publication number
- JPWO2011027834A1 JPWO2011027834A1 JP2011529944A JP2011529944A JPWO2011027834A1 JP WO2011027834 A1 JPWO2011027834 A1 JP WO2011027834A1 JP 2011529944 A JP2011529944 A JP 2011529944A JP 2011529944 A JP2011529944 A JP 2011529944A JP WO2011027834 A1 JPWO2011027834 A1 JP WO2011027834A1
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- gas
- wiring
- cobalt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 114
- 230000004888 barrier function Effects 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 42
- 239000010941 cobalt Substances 0.000 claims abstract description 42
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000007789 gas Substances 0.000 claims description 157
- 230000015572 biosynthetic process Effects 0.000 claims description 74
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 25
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 21
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 18
- 238000007747 plating Methods 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 229910019001 CoSi Inorganic materials 0.000 claims description 4
- 229910005881 NiSi 2 Inorganic materials 0.000 claims description 4
- 229910008484 TiSi Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 230000008569 process Effects 0.000 description 23
- 239000000463 material Substances 0.000 description 22
- 238000000151 deposition Methods 0.000 description 14
- 230000008021 deposition Effects 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 10
- 230000006911 nucleation Effects 0.000 description 9
- 238000010899 nucleation Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 239000012528 membrane Substances 0.000 description 7
- 125000002524 organometallic group Chemical group 0.000 description 7
- 239000011800 void material Substances 0.000 description 7
- 238000012360 testing method Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 5
- 239000002994 raw material Substances 0.000 description 4
- 230000002776 aggregation Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011982 device technology Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 229910000428 cobalt oxide Inorganic materials 0.000 description 1
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000004925 denaturation Methods 0.000 description 1
- 230000036425 denaturation Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
- H01L21/28562—Selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
下地としてのSiO2膜又はバリア膜からなる基材表面上に、コバルトアルキルアミジナート、並びに還元ガスとして、H2ガスと、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスとを組み合わせたガス、又は還元ガスとして、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスを供給してCo膜を形成する。このCo膜上にCu配線膜を形成する。
Description
本発明は、Co膜の形成方法及びCu配線膜の形成方法に関し、特に、半導体デバイスの製造プロセスにおいて、下地層との密着層として使用されるCo膜の形成方法及びこの方法により得られたCo膜を密着層として有するCu配線膜の形成方法に関する。
現行のCu配線膜形成プロセスでは、PVD−バリア膜(例えば、PVD−Ti膜やTa膜)とPVD−シード膜(PVD−Cu膜)とを真空一貫(in-situ)で形成し、その後、Cuメッキ工程、CMP工程を行っている。しかし、近年の配線の微細化によって、デバイスノード32nm世代以降では、PVD膜のウェハーエッジの非対称性やオーバーハングが顕著になってきており、メッキ工程でボイドが発生するという問題がある。
ここで、PVD−バリア膜とは、PVD法により形成されたバリア膜を意味し、PVD−シード膜とは、PVD法により形成されたシード膜を意味する。以下に記載するPVD(CVD)−Cu膜、ALD−バリア膜、CVD(ALD)−Co膜は、それぞれ、PVD、CVD、ALDにより形成された各膜を意味するものとする。
例えば、図1(a)及び(b)に示すように、Φ32nmのホールやトレンチが設けられている基板101上に形成されているバリア膜102上にPVD−シード膜103(PVD−Cu膜)を形成すると、ホールやトレンチの上部がオーバーハング(A部分)してホール等の開口部が狭まり、次いでメッキ工程によりホール等の内部をCu膜104で埋め込む際に、メッキ液が内部に入り難くなると共に、Cu膜とバリア膜との密着性が良くないために、Cu膜が埋め込まれるにつれてCu膜が吸いあげられて、Cu膜中にボイド(B部分)が発生するという問題がある。また、図1(c)及び(d)に示すように、ホール等の側面にPVD−シード膜103が均一に対称的に形成できず(C部分)、このバリア膜の非対称性のために、次のメッキ工程において埋め込まれるCu膜104中にボイド(D部分)が発生するという問題もある。
ALD法やCVD法で形成したバリア膜及びCVD−Cu膜は非対称性やオーバーハングがないので、この2つのプロセスを用いてCu配線膜を形成する方法が試みられている(例えば、特許文献1参照)。しかし、この場合の問題点は、CVD−Cu膜とその下地膜のALD−バリア膜との密着性が悪いために、Cu膜中にボイドが発生することである。そのため、いまだ実用化には至っていない。
例えば、図2(a)及び(b)に示すように、基板201に設けられたホールやトレンチ内にALD法によりTiNバリア膜(ALD−TiNバリア膜)202を形成した後、ホール等の内部をCVD−Cu膜203で埋め込んだ場合、Cu膜内部にボイド(A部分)が発生する。図2(a)は、CVD−Cu膜203で埋め込んだ状態の基板断面のSEM写真であり、図2(b)はその模式図である。
上記したようなCVD−Cu膜とその下地膜のALD−バリア膜との密着性が悪いために発生するCu膜中のボイドをなくし、バリア性/密着性を改善するために、カバレッジ性がよく、薄膜で低抵抗なCo膜を利用しようとする試みが始まり、CVD法やALD法によるCo膜の成膜技術の開発が急務となっている。Co膜については、Cu配線膜の分野のみならず、シリサイド層やキャップ層の分野においても、同様にカバレッジ性の高いCo膜への要求が高まりつつある。
これに対し、従来技術によるCoとアミンとを含む有機金属材料を用い、CVD法により得られたCo膜の場合(例えば、特許文献2参照)、Co核の成長時間が20分と長く、Co核の成長速度も1nm/分と遅く、また、Cの不純物濃度が30%と多いなどの問題を有していた。
本発明の課題は、上述の従来技術の問題点を解決することにあり、特定の還元ガスを用いて、CVD法等によりCo膜を形成する方法、及び半導体デバイス製造プロセスにおいて、Cu配線膜との密着性を向上せしめた密着層(下地膜)としてCo膜を用いるCu配線膜の形成方法を提供することにある。
本発明に係るCo膜の形成方法の第1の発明は、下地としてのSiO2膜又はバリア膜からなる基材表面上に、コバルトアルキルアミジナート、並びに還元ガスとして、H2ガスと、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスとを組み合わせたガス、又は還元ガスとして、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスを供給してCo膜を形成することを特徴とする。
上記したように、還元ガスとして、従来のH2ガスの代わりに、又はH2ガスに加えて、上記したNH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスを用いて、所望の成膜条件を設定することにより、Coの核生成時間の抑制や、Co膜の成長速度の制御、表面モフォロジーの改善、不純物濃度の抑制、低抵抗化を可能にし、半導体デバイスの微細パターンにおけるCo膜の密着層としての利用が可能になる。
上記Co膜の形成方法の第1の発明において、バリア膜が、Ti、TiN、Ta、TaN、W、WN、又はシリサイドからなる膜であることを特徴とする。
上記Co膜の形成方法の第1の発明において、シリサイド膜がCoSi2、TiSi2、NiSi2、又はWSiであることを特徴とする。
上記Co膜の形成方法の第1の発明において、コバルトアルキルアミジナートが、Co(tBu−Et−Et−amd)2であることを特徴とする。
上記Co膜の形成方法の第1の発明において、Co膜を形成する際の成膜温度が、180〜400℃、好ましくは180〜300℃、より好ましくは200〜300℃であることを特徴とする。
成膜温度が180℃未満であると、Co核の成長時間が長く、Co膜の成長速度が遅いという傾向があり、また、300℃を超えると抵抗率が徐々に高くなる傾向があり、さらに400℃を超えると成膜速度は高いが、抵抗率も高くなるという傾向がある。
上記Co膜の形成方法の第1の発明において、Co膜を形成する際の成膜圧力が50〜1000Pa、好ましくは100〜1000Paであることを特徴とする。
成膜圧力が50Pa未満であると、成膜速度が低くなり、量産装置としては好ましくない傾向があり、量産装置を考えると100Pa以上が好ましく、また、1000Paを超えると、得られるCo膜の表面がかなり荒れてくる傾向があり、膜として使い難くなる。
上記Co膜の形成方法の第1の発明において、H2と、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガス(第2還元ガスと称す)とを組み合わせた場合の供給割合を、流量基準で、40%≦H2/(H2+第2還元ガス)≦80%の範囲内とすることを特徴とする。
上記供給割合が40%未満であり、かつ80%を超えると、8分成膜時の膜厚(nm)が薄くなる傾向があり、100%(H2のみ)になると膜を形成しない。また、抵抗率(μΩcm)に関しては、40%未満であり、かつ80%を超えると、高くなる傾向がある。
上記Co膜の形成方法の第1の発明において、供給される際のコバルトアルキルアミジナートの温度が、65〜80℃であることを特徴とする。
上記コバルトアルキルアミジナート供給温度が65℃未満であると、十分な蒸気圧が得られず、その結果所望の成膜速度が得られない傾向があり、また、80℃を超えると、化合物自体の変性が開始される。
上記Co膜の形成方法の第1の発明において、コバルトアルキルアミジナートと還元ガスとの供給前に基材表面をNH3ガスで前処理することを特徴とする。これによりCo膜を成長させ易くなる。
上記Co膜の形成方法の第1の発明において、コバルトアルキルアミジナートと還元ガスとの供給時に、Ar又はN2を同時に供給することを特徴とする。
上記したように、Ar又はN2を同時に供給することにより反応系の分圧のコントロールが容易になると共に、Coの核生成時間の抑制や、Co膜の成長速度の制御、表面モフォロジーの改善、不純物濃度の抑制、低抵抗化を可能にし、微細パターンにおけるCo膜の利用が可能になる。
本発明に係るCo膜の形成方法の第2の発明は、下地としてのSiO2膜又はバリア膜からなる基材表面上に、コバルトアルキルアミジナートと、還元ガスとしてのH2及びNH3とを供給し、CVD法により、成膜温度180〜400℃、好ましくは180〜300℃、より好ましくは200〜300℃でCo膜を形成することを特徴とする。
成膜温度が180℃未満であると、Co核の成長時間が長く、Co膜の成長速度が遅いという傾向があり、また、300℃を超えると抵抗率が徐々に高くなる傾向があり、さらに400℃を超えると成膜速度は高いが、抵抗率も高くなるという傾向がある。
上記Co膜の形成方法の第2の発明において、Co膜を形成する際の成膜圧力が50〜1000Pa、好ましくは100〜1000Paであることを特徴とする。
成膜圧力が50Pa未満であると、成膜速度が低くなり、量産装置としては好ましくない傾向があり、量産装置を考えると100Pa以上が好ましく、また、1000Paを超えると、得られるCo膜の表面がかなり荒れてくる傾向があり、膜として使い難くなる。
上記Co膜の形成方法の第2の発明において、還元ガスとしてのH2及びNH3の供給割合を、流量基準で、40%≦H2/(H2+NH3)≦80%の範囲内とすることを特徴とする。
上記供給割合が40%未満であり、かつ80%を超えると、8分成膜時の膜厚(nm)が薄くなる傾向があり、100%(H2のみ)になると膜を形成しない。また、抵抗率(μΩcm)に関しては、40%未満であり、かつ80%を超えると、高くなる傾向がある。
上記Co膜の形成方法の第2の発明において、供給される際のコバルトアルキルアミジナートの温度が、65〜80℃であることを特徴とする。
上記コバルトアルキルアミジナート供給温度が65℃未満であると、十分な蒸気圧が得られず、その結果所望の成膜速度が得られない傾向があり、また、80℃を超えると、変性が開始される。
上記Co膜の形成方法の第2の発明において、コバルトアルキルアミジナートと、還元ガスとしてのH2及びNH3との供給前に基材表面をNH3ガスで前処理することを特徴とする。これによりCo膜を成長させ易くなる。
上記Co膜の形成方法の第2の発明において、コバルトアルキルアミジナートと、還元ガスとしてのH2及びNH3との供給時に、Ar又はN2を同時に供給することを特徴とする。
上記したように、Ar又はN2を同時に供給することにより反応系の分圧のコントロールが容易になると共に、Coの核生成時間の抑制や、Co膜の成長速度の制御、表面モフォロジーの改善、不純物濃度の抑制、低抵抗化を可能にし、微細パターンにおけるCo膜の利用が可能になる。
上記Co膜の形成方法の第2の発明において、バリア膜が、Ti、TiN、Ta、TaN、W、WN、又はCoSi2、TiSi2、NiSi2、及びWSiから選ばれたシリサイドからなる膜であることを特徴とする。
上記Co膜の形成方法の第2の発明において、コバルトアルキルアミジナートが、Co(tBu−Et−Et−amd)2であることを特徴とする。
本発明に係るCu配線膜の形成方法の第1の発明は、ホール又はトレンチが形成されている基材上にTi、TiN、Ta、TaN、W、WN、及びシリサイドから選ばれたバリア膜又はSiO2膜を形成した後、その上に、コバルトアルキルアミジナート、並びに還元ガスとして、H2ガスと、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスとを組み合わせたガス、又は還元ガスとして、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスを供給してCo膜を形成し、このCo膜が表面に形成されたホール又はトレンチ内をCu膜で埋め込んだ後、350℃以下、好ましくは250〜350℃の温度で加熱処理することによりCu配線膜を形成することを特徴とする。
本発明に係るCu配線膜の形成方法の第2の発明は、ホール又はトレンチが形成されている基材上にTi、TiN、Ta、TaN、W、WN、及びシリサイドから選ばれたバリア膜又はSiO2膜を形成した後、その上に、コバルトアルキルアミジナート、並びに還元ガスとして、H2ガスと、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスとを組み合わせたガス、又は還元ガスとして、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスを供給してCo膜を形成し、このCo膜上にシード膜としてCu膜を形成し、次いで該シード膜が表面に形成されたホール又はトレンチ内をメッキ法によりCu膜で埋め込んだ後、350℃以下、好ましくは250〜350℃の温度で加熱処理することによりCu配線膜を形成することを特徴とする。
本発明に係るCu配線膜の形成方法の第3の発明は、ホール又はトレンチが形成されている基材上にバリア膜を形成した後に大気暴露し、次いでバリア膜上に、コバルトアルキルアミジナート、並びに還元ガスとして、H2ガスと、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスとを組み合わせたガス、又は還元ガスとして、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスを供給してCo膜を形成した後に大気暴露し又は大気暴露せずに、このCo膜が表面に形成されたホール又はトレンチ内をCu膜で埋め込んだ後、350℃以下、好ましくは250〜350℃の温度で加熱処理することによりCu配線膜を形成することを特徴とする。
本発明に係るCu配線膜の形成方法の第4の発明は、ホール又はトレンチが形成されている基材上にバリア膜を形成した後に大気暴露し、次いでバリア膜上に、コバルトアルキルアミジナート、並びに還元ガスとして、H2ガスと、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスとを組み合わせたガス、又は還元ガスとして、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスを供給してCo膜を形成した後に大気暴露し又は大気暴露せずに、このCo膜上にシード膜としてCVD−Cu膜又はPVD−Cu膜を形成し、次いで該シード膜が表面に形成されたホール又はトレンチ内をメッキ法によりCu膜で埋め込んだ後、350℃以下、好ましくは250〜350℃の温度で加熱処理することによりCu配線膜を形成することを特徴とする。
上記Cu配線膜の形成方法の第1〜4の発明において、Co膜の形成が、コバルトアルキルアミジナートと、還元ガスとしてのH2及びNH3とを供給し、CVD法により、成膜温度180〜400℃、好ましくは180〜300℃、より好ましくは200〜300℃で実施されることを特徴とする。
上記Cu配線膜の形成方法の第1〜4の発明において、Co膜を形成する際の成膜圧力が50〜1000Paであることを特徴とする。
上記Cu配線膜の形成方法の第1〜4の発明において、還元ガスとしてのH2及びNH3の供給割合を、流量基準で、40%≦H2/(NH3+H2)≦80%の範囲内とすることを特徴とする。
上記Cu配線膜の形成方法の第1〜4の発明において、供給される際のコバルトアルキルアミジナートの温度が、65〜80℃であることを特徴とする。
上記Cu配線膜の形成方法の第1〜4の発明において、コバルトアルキルアミジナートと還元ガスとの供給前に基材表面をNH3ガスで前処理することを特徴とする。
上記Cu配線膜の形成方法の第1〜4の発明において、コバルトアルキルアミジナートと還元ガスとの供給時に、Ar又はN2を同時に供給することを特徴とする。
上記Cu配線膜の形成方法の第1〜4の発明において、前記加熱処理が、250〜350℃で行われることを特徴とする。
また、上記したSiO2膜からなる基材には、SiO2基材自体も含まれるものとする。
本発明によれば、Coの核生成時間の短縮や、Co膜の低抵抗化、表面モフォロジーの改善、低温成膜が可能となり、半導体デバイス作製工程においてスループットの向上をもたらし、Co膜の使用温度領域を広げることで微細加工へのCo膜の使用を可能にするという効果を達成できると共に、Co膜とバリア膜との積層膜を下地膜として使用することにより、Cu配線膜と下地膜との密着性が極めて良好になるために、Cu配線膜中にボイドが生じることもなく、耐SM、耐EMといった配線信頼性が向上するという効果を達成できる。
また、本発明によれば、半導体デバイス作製プロセスにおいて密着層、シリサイド層、キャップ層に使用されるCo膜を形成できるという効果を達成できる。
さらに本発明によれば、Co膜をCVD法、ALD法で形成することができると共に、薄膜化することができ、半導体デバイスにおいてCo膜をより多くの工程で利用できるようになるという効果を達成できる。
本発明に係るCo膜の形成方法の実施の形態によれば、下地としてのSiO2膜、又はTi、TiN、Ta、TaN、W、WN、及びシリサイドから選ばれたバリア膜を基材とし、その基材表面上に、コバルト2−アルキルアミジナートのようなCoとアルキルアミジナート基(このアルキルは、エチル、ブチルである。)とを含む有機金属材料、及びこの有機金属材料を還元してCo膜を形成するための還元ガスとして、公知の還元ガスであるNH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガス、又はH2ガスと前記還元ガスとを組み合わせたガス(この中でも、特にNH3が好ましい)を供給し、CVD法やALD法で、プロセス条件(例えば、成膜圧力:50〜1000Pa、基材温度(成膜温度):180〜400℃、好ましくは180〜300℃、より好ましくは200〜300℃、還元ガス(例えば、NH3等)の流量:100〜1000sccm)の下で、CVD(ALD)−Co膜を形成することができ、このような還元ガスを用いることにより、Coの核生成時間の抑制や、Co膜の成長速度の制御、表面モフォロジーの改善、不純物濃度の抑制、低抵抗化を可能にし、微細パターンにおけるCo膜の密着層、シリサイド層、キャップ層での利用が可能になる。
上記したコバルトアルキルアミジナートからなる有機金属材料としては、例えば、Co(tBu−Et−Et−amd)2を挙げることができる。
また、本発明に係るCu配線膜の形成方法の好ましい実施の形態によれば、Cu配線膜は、ホール又はトレンチが形成されている基材上に、公知の方法によりTi、TiN、Ta、TaN、W、WN、及びシリサイドから選ばれたバリア膜又はSiO2膜を所定の膜厚で形成した後、その上に、CVD法やALD法で、プロセス条件(例えば、成膜圧力:50〜1000Pa、基材温度(成膜温度):180〜400℃、好ましくは180〜300℃、より好ましくは200〜300℃、還元ガス(例えば、NH3等)の流量:100〜1000sccm)の下で、コバルトアルキルアミジナートと、H2、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種の還元ガスとを用いて、CVD−Co膜又はALD−Co膜を所定の膜厚で形成し、このCo膜が表面に形成されたホール又はトレンチ内を公知のプロセス条件によりCVD−Cu膜又はPVD−Cu膜で埋め込むか、又は上記のようにして形成されたCVD−Co膜又はALD−Co膜上に公知のプロセス条件によりシード膜としてCVD−Cu膜又はPVD−Cu膜を所定の膜厚で形成した後に、シード膜が表面に形成されたホール又はトレンチ内をメッキ法によって公知のプロセス条件でCu膜により埋め込み、次いで350℃以下の温度、好ましくは250〜350℃の温度、より好ましくは250〜300℃の温度で所定の時間加熱処理することによりCu配線膜が形成される。この場合、ホール又はトレンチが形成されている基材が、SiO2基材であれば、その基材上にCo膜を形成することができる。
従来から、Cu配線膜のバリア膜(密着層)としてTi膜、TiN膜等が、先端デバイス(Flash Memory)の分野等で使用されているが、本発明者らは、Co膜はTi膜、TiN膜等に比べてCu配線膜との密着性が優れていることを見出した。
上記した図2に示すように、適切な密着層ではない従来のALD−TiNバリア膜の形成とCVD−Cu膜による埋め込みとでは、例えばΦ100nmのホールの場合、ホール内にボイドが多数見られている。これは、CVD−Cu膜とALD−TiNバリア膜との密着性が悪いために、一部のCu膜がバリア膜から剥がれて凝集してしまうからである。一方、CVD−Co膜又はALD−Co膜を密着層としてALD−TiNバリア膜とCVD−Cu膜との間に挟むことにより、Cu膜の凝集現象が起きなくなり、Cu膜中にボイドが生じることもなく、ホール内を隙間なく埋め込みができるようになる。
図3(a−1)及び(b−1)は、Φ300mmの基材上に形成されている酸化膜(SiO2膜)100nm上にPVD法によって公知のプロセス条件でTi膜を15nm形成し、その上に公知のプロセス条件でCVD−Cu膜を1000nm形成した場合に、成膜直後(図3(a−1))と成膜後に350℃で10分間加熱を行った後(図3(b−1))との、Ti膜とCu膜との界面状態を観察するための断面TEM写真である。成膜直後では、Ti膜とCu膜との間に約5nmの境界層が観察される。EDX分析を行ったところ、この境界層には酸素が含まれていることがわかった。また、成膜後に350℃加熱を10分間行った後では、Ti膜とCu膜との間に境界層は観察されず、EDX分析を行ったところ、この境界層には加熱処理しない場合と比べて酸素はほとんど含まれていないことがわかった。
上記のようにして得られた基材に対して、Ti膜とCu膜と密着性を検討するために行った公知のテープ試験の結果を図3(a−2)及び図3(b−2)に示す。図3(a−1)に示す基材の場合には、Cu膜が剥がれてしまう(例えば、図中のA部分)。これは、Ti膜とCu膜との境界層がCu膜との密着性を劣化させているからと考えられる。一方、図3(b−1)に示す基材の場合には、350℃での加熱処理により、境界層は観察されなくなる。これは、オージェ分析の結果、加熱処理によってCuがTi膜中に拡散して合金を形成したものと考えられる。このような状態になると密着性が増すので、テープ試験でもCu膜は剥がれなくなる(図3(b−2))。
上記と同様に、Φ300mmの基材上に形成されている酸化膜(SiO2膜)100nm上にCVD法によって公知のプロセス条件で、コバルトアルキルアミジナートと、H2と、NH3とを用いてCo膜を15nm形成し、その上に公知のプロセス条件でCVD−Cu膜を1000nm形成し、次いで250℃で10分間加熱を行った。この場合のCo膜とCu膜との界面の断面TEM写真を、成膜直後及び成膜後に加熱処理した後について、それぞれ、図4(a−1)及び図4(b−1)に示し、また、テープ試験の結果を、それぞれ、図4(a−2)及び図4(b−2)に示す。Co膜の場合も、Ti膜の場合と同様に境界層が観測されるが、Co膜の厚さは、Ti膜の場合の約半分で2.6nmであり、テープ試験の結果、Cu膜の剥離が生じている。一方、250℃、10分間の加熱処理で、CuとCoとが相互拡散して合金化することによって境界層はなくなっている。このために、テープ試験によるCu膜の剥離は生じていない。かくして、250℃の熱処理後に形成されたCu配線膜は、Cu配線膜とCo膜との密着性が極めて良好であるために、Cu配線膜中にボイドが生じることもなく、耐SM、耐EMといった配線信頼性を向上することができる。
上記から明らかなように、Co膜は、境界層がTi膜に比べて薄くなり(約半分)、その結果、Ti膜の場合の加熱温度350℃に比べて、250℃という低い加熱温度でも密着性を確保できるというメリットがある。この境界層が薄くなるという性質は、CoがTiに比べて酸化されにくいという性質があるからと考えられる。酸化されにくいということは、フッ素、塩素等のハロゲン系の元素に対しても耐腐食性を有するものと推定される。このことは、O、F、C、Clなど不純物を含む場合が多いCVD−Cu原料を使う場合に極めて有利になる。
図5は、PVD−Ti膜、CVD−Co膜の上に公知のプロセス条件でCVD−Cu膜を10nm形成し、所定の温度で所定の時間、加熱処理した後にCu膜表面をSEM観察したものである。
図5(a−1)〜(a−4)は、それぞれ、下地膜としてPVD−Ti膜を15nm形成した後に真空ブレーク(真空解放)することなくPVD−Cu膜を10nm形成した場合の成膜直後(図5(a−1))、Ti膜を形成した後に真空ブレーク(真空解放)することなくCu膜を形成し、次いで400℃で1時間加熱処理した場合(図5(a−2))、Ti膜を形成した後に大気暴露し、Cu膜を形成し、次いで300℃で1時間加熱処理した場合(図5(a−3))、及びTi膜を形成した後に大気暴露し、Cu膜を形成し、次いで400℃で1時間加熱処理した場合(図5(a−4))について、Cu膜表面に対する所定角度からのSEM写真を示す。
また、図5(b−1)〜(b−4)は、それぞれ、下地膜としてCVD−Co膜を15nm形成した後に真空ブレーク(真空解放)することなくPVD−Cu膜を10nm形成した場合の成膜直後(図5(b−1))、Co膜を形成した後に真空ブレーク(真空解放)することなくCu膜を形成し、次いで400℃で1時間加熱処理した場合(図5(b−2))、Co膜を形成した後に大気暴露し、Cu膜を形成し、次いで300℃で1時間加熱処理した場合(図5(b−3))、及びCo膜を形成した後に大気暴露し、Cu膜を形成し、次いで400℃で1時間加熱処理した場合(図5(b−4))について、Cu膜表面に対する所定角度からのSEM写真を示す。
下地膜とCu膜との密着性が悪い場合、Cu膜は、下地膜から剥がれて表面張力によって凝集する。
図5(a−1)〜(a−2)及び(b−1)〜(b−2)から明らかなように、Ti膜、Co膜とも、膜形成後に真空ブレークすることなくCu膜を形成した場合も、Cu膜形成後に400℃で加熱処理した場合も、Cu膜の凝集は起きない。つまり、密着性が良い。
一方、Ti膜、Co膜の形成後に大気暴露し、Cu膜を形成し、次いで加熱処理した場合には、Cu膜の密着性に差が見られる。図5(a−3)〜(a−4)及び(b−3)〜(b−4)から明らかなように、Ti膜の場合は、300℃、400℃で極めて顕著なCu膜の凝集が起きているが、Co膜の場合は300℃でわずかにCu膜の凝集がみられる程度で、400℃でもCu膜は完全には凝集していない。このことは、Ti膜の場合は、大気開放中に表面が酸化して酸化物を形成するためにCu膜との密着性は劣化するが、Co膜の場合は酸化が進まないために、表面が金属膜の性質を保持していることによって密着性が良いものと推定できる。従って、下地膜がCo膜である場合、加熱処理温度は350℃以下、好ましくは300℃以下である。下限温度は図4から250℃であるといえる。
本発明によれば、上記したように、Co膜とバリア膜との積層膜を下地膜として用いることができる。Co膜の下に使用するバリア膜としては、Ti、TiN、Ta、TaN、W、WN、及びシリサイドから選ばれた膜を使用でき、微細なトレンチやホールに均一に形成されていることが望ましい。そのため、成膜の際に非対称性やオーバーハングが起きにくく、均一な膜となるALD法やCVD法によって形成されたW、TiN膜が好ましく、TiN膜が最適である。
本発明において、基材は半導体デバイスに用いられるものであれば、特に制限なく用いることができる。
本実施例では、SiO2基材上に、還元ガスとして200sccmのH2、有機金属材料としてCo(tBu−Et−Et−amd)2を用い、CVD法により、成膜圧力:500Pa、基材温度:300℃の条件で、Co膜を10nm形成した試料(以下、「H2還元Co膜」と称す)と、還元ガスとしてH2(400sccm)及びNH3(500sccm)の混合ガスを用いて、CVD法により、成膜圧力:500Pa、基材温度:300℃のプロセス条件に従ってCo膜を形成した試料(以下、「H2−NH3還元Co膜」と称す)との表面モフォロジーを検討した。
かくして得られた結果を、図6(a)及び(b)に示す。H2−NH3還元Co膜の場合(図6(b))は、H2還元Co膜の場合(図6(a))に比べ表面が平滑であり、より改善されていることが分かる。従って、H2−NH3還元Co膜の方がより好ましい。また、このときの比抵抗は、H2還元Co膜の場合が150μΩcmなのに対し、H2−NH3還元Co膜の場合は100μΩcmであり、H2−NH3還元Co膜の場合の方が低抵抗であった。NH3を還元ガスとして用いることによる膜表面の平滑化と低抵抗化とは、膜中の不純物量に起因している。
本実施例では、SiO2基材上に、CVD法により、成膜圧力:500Pa、基材温度:300℃、還元ガス(NH3)流量:500sccmのプロセス条件下で、NH3のみを還元ガスに用いた場合に形成したCo膜(NH3還元Co膜)と、成膜圧力:500Pa、基材温度:300℃、還元ガス(H2)流量:500sccmのプロセス条件下で、CVD法により、H2還元Co膜を形成した場合との、成膜時間(分)に対する膜厚(nm)の関係を検討した。この膜厚は、単位時間当たり成膜速度に相当する。
得られた結果を図7に示す。図7から明らかなように、H2還元Co膜の場合は、成膜速度1nm/分、核生成時間20分であり、これに対し、NH3還元Co膜の場合は、成膜速度が8nm/分で核生成時間はゼロであり、核が直ちに生成されると共に成膜が始まることが分かる。従って、NH3還元Co膜の方がより好ましい。
これらのNH3を還元ガスに用いたことによる不純物量の低下に起因した膜表面の平滑化、低抵抗化及び成膜速度の増大、核生成時間の短縮はNH3ラジカルが原料の分解を促進することでCoの分圧が増大するためだと考えられる。
本実施例では、還元ガスとして、NH3の代わりに、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれたガスを用い、実施例2に従ってCo成膜した。いずれの場合も、Coの核が極めて良く成長し、所望の成膜速度でCo膜が形成されることが分かる。
本実施例では、バリア膜としてTa膜、TaN膜、W膜、WN膜を用い、還元ガスとして、H2ガス+NH3ガス、又はNH3ガスを用い、実施例2に従ってCo成膜した。Coの核が極めて良く成長し、所望の成膜速度でCo膜が形成されることが分かる。
本実施例では、密着層としてのCo膜について、図8及び9を参照して説明する。図8は、得られたウェハー表面のSEM写真であり、図9は得られたウェハーの断面模式図である。
まず、ホール又はトレンチの形成されたΦ300mmのSiO2ウェハー上に、バリア膜として、PVD法によりTi膜901を3nmの厚さで形成し、このTi膜901上に、有機金属材料としてCo(tBu−Et−Et−amd)2、還元ガスとしてH2ガス(400sccm)+NH3ガス(500scccm)、又はNH3ガス(500scccm)を用い、CVD法により、成膜圧力:500Pa、基材温度:300の条件で、Co膜902を5nmの厚さに成長させた。次いで、ウェハー上のホール又はトレンチ内部を、CVD法(成膜圧力:200Pa、基材温度:200℃)により、又はメッキ法により、Cu903で埋め込め込んだ。
還元ガスとしてH2ガス+NH3ガスを用いた場合について、得られた結果を図8及び9に示す。得られたウェハー表面のモフォロジーは良好であり、また、Cu膜中にボイドは観察されなかった。還元ガスとしてNH3ガスを用いた場合も、H2ガス+NH3ガスを用いた場合と同様な結果が得られた。
ホール又はトレンチの形成されたΦ300mmのSiO2ウェハー上に、バリア膜として、ALD法により、原料としてTiCl4を用い、成膜圧力:数Pa〜数十Pa、成膜温度:350℃で、TiN膜を1.5nm〜3.0nmの厚さで形成し、このTiN膜上に、実施例5と同様にしてCVD−Co膜を1.5nm〜3.0nmの厚さに成長させた。次いで、ウェハー上のホール又はトレンチ内部を、実施例2と同様にしてCVD法及びメッキ法によりCuで埋め込め込んだ。この範囲内の厚さのTiN膜及びCo膜であっても、得られたウェハー表面のモフォロジーは良好であり、また、Cu膜中にボイドは観察されなかった。
Φ100nm、AR(アスペクト比)=5のホールパターンを有するΦ300mmウェハーを用いてCu配線膜の形成を行った。
まず、Cat−ALD法(原料:TiCl4、成膜温度:350℃、成膜圧力:数Pa〜数十Pa)によりTiNバリア膜を3nm形成した。ALD−TiNバリア膜の形成後に大気暴露し、次いで実施例1記載の方法に従って、H2−NH3還元Co膜を3nm形成し、再び大気暴露した後、CVD法(成膜温度:200℃、成膜圧力:500Pa)によりCu膜を100nm形成した。その後、250℃で1時間加熱処理を行った。その結果、SEM写真から明らかなように、Cu膜中にボイドが生じることもなく、ホールの中に隙間なくCVD−Cu膜が埋め込まれていた。
また、Cu膜をPVD法(成膜温度:−20℃、成膜圧力:0.5Pa)により形成した場合も、Cu膜形成後の加熱処理を、200℃及び300℃でそれぞれ1時間行った場合も、上記と同様に、Cu膜中にボイドが生じることもなく、ホールの中に隙間なくCVD−Cu膜が埋め込まれていた。
さらに、上記Co膜形成後に大気暴露せずに、真空一貫でCVD−Cu膜を形成した場合も、上記と同様に、Cu膜中にボイドが生じることもなく、ホールの中に隙間なくCVD−Cu膜が埋め込まれていた。
本実施例では、300mmΦSi基材上にSiO2膜を形成し、そのSiO2膜上に、有機金属材料としてCo(tBu−Et−Et−amd)2を供給し、還元ガスとして200sccmのH2ガスと100sccmのNH3ガスとを供給して、CVD法により、成膜圧力:200Pa、基材温度(成膜温度):180〜350℃の条件で、Co膜を形成し、基材温度と成膜速度との関係を検討した。上記成膜プロセスにおいて、100sccmのArガスを同時に流した。かくして得られた結果を図10に示す。図10において、横軸は基材温度(ウェハ温度)であり、縦軸は成膜速度(nm/min)である。図10から明らかなように、成膜速度は、基材温度の増加と共に増加することが分かる。
また、上記のようにして形成されたCo膜の抵抗率を公知の方法により測定し、得られた結果を図11に示す。図11において、横軸は基材温度(ウェハ温度)(℃)であり、縦軸は抵抗率(μΩcm)である。図11から明らかなように、成膜温度が低いとCo膜の抵抗率が増加することが分かる。350℃では、図示していないが、950μΩcmであった。成膜温度の低い領域で抵抗率が増加する原因は、Co(tBu−Et−Et−amd)2に含まれるN(窒素)がCo膜中に含まれるためであることがAESによる膜組成分析から確認された。一方、成膜温度が高くなるにつれて再度、抵抗率が増加する原因は、Co(tBu−Et−Et−amd)2に含まれるC(炭素)がCo膜中に混入するためであることがAESによる膜組成分析から確認された。
かくして、図10及び11から明らかなように、成膜速度及び抵抗率の観点からみれば、成膜温度は180〜400℃、好ましくは180〜300℃、より好ましくは200〜300℃である。成膜温度は、量産装置を考慮すれば、低い方が扱いやすいが、成膜温度が低すぎると得られたCo膜の抵抗率が増加してしまう傾向があるので、目的に合わせてそのバランスを取る必要がある。実際のデバイスでは、3nm〜10nm程度の膜厚が要求される場合が多いことを考慮すると、180℃未満では成膜速度が遅すぎて実用的ではない。また、成膜速度及び抵抗率の点から見れば、成膜温度は180〜300℃が好ましく、230〜300℃がより好ましい。
本実施例では、還元ガスとしてH2ガス及びNH3ガスを用いて実験を行ったが、NH3ガスの代わりに上記した本発明の他の還元ガスを用いた場合も、同様の結果が得られることは確認されている。
本実施例では、300mmφSi基材上にSiO2膜を形成し、そのSiO2膜上に、有機金属材料としてCo(tBu−Et−Et−amd)2を供給し、還元ガスとして200sccmのH2ガスと100sccmのNH3ガスとを供給して、CVD法により、成膜圧力:50〜1500Pa、基材温度(成膜温度):250℃の条件で、Co膜を形成し、成膜圧力と成膜速度との関係を検討した。上記成膜プロセスにおいて、100sccmのArガスを同時に流した。
かくして得られた結果を図12に示す。図12において、横軸は成膜圧力(Pa)であり、縦軸は成膜速度(nm/min)である。図12から明らかなように、成膜速度は、成膜圧力の増加と共に増加することが分かる。また、成膜圧力100Pa、500Pa及び1000Paの場合について、得られたCo膜の表面モフォロジーを観察するために、図13(a)〜(c)にSEM写真を示す。図12及び13から明らかなように、成膜圧力50Paでは成膜速度が0.5nm/minを切ってしまい、実用化の下限ではあるが、さらに50Pa未満であると、成膜速度が低くなりすぎ、量産装置としては好ましくない傾向がある。量産装置を考えると100Pa以上が好ましく、また、1000Paを超えると、得られるCo膜の表面がかなり荒れてくる傾向があり、膜として使い難くなり、好ましくない。
上記Co膜の形成後、加熱してシリサイド化したところ、膜の表面粗さとシリサイドのミクロな均一性が比例関係にあることが分かった。このことからも、成膜圧力1000Paを超えると膜表面が荒くなり、本発明の目的では使用できなくなる。
本実施例では、300mmΦSi基材上にSiO2膜を形成し、そのSiO2膜上に、有機金属材料としてCo(tBu−Et−Et−amd)2を供給し、還元ガスとしてH2ガス+NH3ガス800sccmを供給して、CVD法により、成膜圧力:200Pa、基材温度(成膜温度):250℃、成膜時間:8分の条件で、Co膜を形成し、還元ガスの供給割合と成膜速度(8分成膜時の膜厚(nm))及び抵抗率(μΩcm)との関係を検討した。上記成膜プロセスにおいて、100sccmのArガスを同時に流した。
かくして得られた結果を図14及び15に示す。図14において、横軸は還元ガスの供給割合(H2/(H2+NH3):流量%)であり、縦軸は8分成膜時の膜厚(nm)である。また、図15において、横軸は還元ガスの供給割合(H2/(H2+NH3):流量%)であり、縦軸は抵抗率(μΩcm)である。図14及び15から明らかなように、膜厚及び抵抗率の点から判断して、還元ガスの供給割合は、流量基準で、40%≦(H2/(H2+NH3)≦80%の範囲において所望の膜厚及び抵抗率が得られることが分かる。供給割合が40%未満で80%を超えると、膜厚は減少する傾向があり、また、抵抗率は高くなる傾向がある200μΩcm程度以下の抵抗率が得られるのは上記した範囲内である。200μΩcm程度以下であれば、Co膜上に直接Cuをメッキすることが可能である。
本実施例では、還元ガスとしてH2ガス及びNH3ガスを用いて実験を行ったが、NH3ガスの代わりに上記した本発明の他の還元ガスを用いた場合についても、同様の結果が得られることは確認されている。
本発明によれば、得られたCo膜は、Coの核生成時間の短縮や、Co膜の低抵抗化、表面モフォロジーの改善、低温成膜が可能となり、半導体デバイス作製工程においてスループットの向上をもたらし、Co膜の使用温度領域を広げることで、微細パターン加工においてCo膜を密着層、シリサイド膜、キャップ膜として利用できるので、本発明は、半導体デバイス技術分野において利用可能である。
また、本発明によれば、半導体デバイス作製プロセスにおいて、Co膜とバリア膜との積層膜を下地膜として用いることにより、Cu配線膜と下地膜との密着性が極めて良好になり、ボイドが生じない極めて良好なCu配線膜を形成することができ、耐SMや耐EMといった配線信頼性が向上するので、本発明は、半導体デバイス技術分野において利用可能である。
101 基板 102 バリア膜
103 PVD−シード膜 104 Cu膜
201 基板 202 TiNバリア膜
203 CVD−Cu膜 901 Ti膜
902 Co膜 903 Cu
103 PVD−シード膜 104 Cu膜
201 基板 202 TiNバリア膜
203 CVD−Cu膜 901 Ti膜
902 Co膜 903 Cu
Claims (29)
- 下地としてのSiO2膜又はバリア膜からなる基材表面上に、コバルトアルキルアミジナート、並びに還元ガスとして、H2ガスと、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスとを組み合わせたガス、又は還元ガスとして、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスを供給してCo膜を形成することを特徴とするCo膜の形成方法。
- 前記バリア膜が、Ti、TiN、Ta、TaN、W、WN、又はシリサイドからなる膜であることを特徴とする請求項1に記載のCo膜の形成方法。
- 前記シリサイド膜が、CoSi2、TiSi2、NiSi2、又はWSiであることを特徴とする請求項2に記載のCo膜の形成方法。
- 前記コバルトアルキルアミジナートが、Co(tBu−Et−Et−amd)2であることを特徴とする請求項1〜3のいずれか1項に記載のCo膜の形成方法。
- 前記Co膜を形成する際の成膜温度が、180〜400℃であることを特徴とする請求項1〜4のいずれか1項に記載のCo膜の形成方法。
- 前記Co膜を形成する際の成膜圧力が50〜1000Paであることを特徴とする請求項1〜5のいずれか1項に記載のCo膜の形成方法。
- 前記H2と、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガス(第2還元ガスと称す)との供給割合を、流量基準で、40%≦H2/(H2+第2還元ガス)≦80%の範囲内とすることを特徴とする請求項1〜6のいずれか1項に記載のCo膜の形成方法。
- 前記供給される際のコバルトアルキルアミジナートの温度が、65〜80℃であることを特徴とする請求項1〜7のいずれか1項に記載のCo膜の形成方法。
- 前記コバルトアルキルアミジナートと還元ガスとの供給前に基材表面をNH3ガスで前処理することを特徴とする請求項1〜8のいずれか1項に記載のCo膜の形成方法。
- 前記コバルトアルキルアミジナートと還元ガスとの供給時に、Ar又はN2を同時に供給することを特徴とする請求項1〜9のいずれか1項に記載のCo膜の形成方法。
- 下地としてのSiO2膜又はバリア膜からなる基材表面上に、コバルトアルキルアミジナートと、還元ガスとしてのH2及びNH3とを供給し、CVD法により、成膜温度180〜400℃でCo膜を形成することを特徴とするCo膜の形成方法。
- 前記Co膜を形成する際の成膜圧力が50〜1000Paであることを特徴とする請求項11記載のCo膜の形成方法。
- 前記H2及びNH3の供給割合を、流量基準で、40%≦H2/(H2+NH3)≦80%の範囲内とすることを特徴とする請求項11又は12に記載のCo膜の形成方法。
- 前記供給される際のコバルトアルキルアミジナートの温度が、65〜80℃であることを特徴とする請求項11〜13のいずれか1項に記載のCo膜の形成方法。
- 前記コバルトアルキルアミジナートと、還元ガスとしてのH2及びNH3との供給前に基材表面をNH3ガスで前処理することを特徴とする請求項11〜14のいずれか1項に記載のCo膜の形成方法。
- 前記コバルトアルキルアミジナートと、還元ガスとしてのH2及びNH3との供給時に、Ar又はN2を同時に供給することを特徴とする請求項11〜15のいずれか1項に記載のCo膜の形成方法。
- 前記バリア膜が、Ti、TiN、Ta、TaN、W、WN、又はCoSi2、TiSi2、NiSi2、及びWSiから選ばれたシリサイドからなる膜であることを特徴とする請求項11〜16のいずれか1項に記載のCo膜の形成方法。
- 前記コバルトアルキルアミジナートが、Co(tBu−Et−Et−amd)2であることを特徴とする請求項11〜17のいずれか1項に記載のCo膜の形成方法。
- ホール又はトレンチが形成されている基材上にTi、TiN、Ta、TaN、W、WN、及びシリサイドから選ばれたバリア膜又はSiO2膜を形成した後、その上に、コバルトアルキルアミジナート、並びに還元ガスとして、H2ガスと、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスとを組み合わせたガス、又は還元ガスとして、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスを供給してCo膜を形成し、このCo膜が表面に形成されたホール又はトレンチ内をCu膜で埋め込んだ後、350℃以下の温度で加熱処理することによりCu配線膜を形成することを特徴とするCu配線膜の形成方法。
- ホール又はトレンチが形成されている基材上にTi、TiN、Ta、TaN、W、WN、及びシリサイドから選ばれたバリア膜又はSiO2膜を形成した後、その上に、コバルトアルキルアミジナート、並びに還元ガスとして、H2ガスと、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスとを組み合わせたガス、又は還元ガスとして、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスを供給してCo膜を形成し、このCo膜上にシード膜としてCu膜を形成し、次いで該シード膜が表面に形成されたホール又はトレンチ内をメッキ法によりCu膜で埋め込んだ後、350℃以下の温度で加熱処理することによりCu配線膜を形成することを特徴とするCu配線膜の形成方法。
- ホール又はトレンチが形成されている基材上にバリア膜を形成した後に大気暴露し、次いでバリア膜上に、コバルトアルキルアミジナート、並びに還元ガスとして、H2ガスと、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスとを組み合わせたガス、又は還元ガスとして、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスを供給してCo膜を形成した後に大気暴露し又は大気暴露せずに、このCo膜が表面に形成されたホール又はトレンチ内をCu膜で埋め込んだ後、350℃以下の温度で加熱処理することによりCu配線膜を形成することを特徴とするCu配線膜の形成方法。
- ホール又はトレンチが形成されている基材上にバリア膜を形成した後に大気暴露し、次いでバリア膜上に、コバルトアルキルアミジナート、並びに還元ガスとして、H2ガスと、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスとを組み合わせたガス、又は還元ガスとして、NH3、N2H4、NH(CH3)2、N2H3CH、及びN2から選ばれた少なくとも1種のガスを供給してCo膜を形成した後に大気暴露し又は大気暴露せずに、このCo膜上にシード膜としてCVD−Cu膜又はPVD−Cu膜を形成し、次いで該シード膜が表面に形成されたホール又はトレンチ内をメッキ法によりCu膜で埋め込んだ後、350℃以下の温度で加熱処理することによりCu配線膜を形成することを特徴とするCu配線膜の形成方法。
- 前記Co膜の形成が、コバルトアルキルアミジナートと、還元ガスとしてのH2及びNH3とを供給し、CVD法により、成膜温度180〜400℃で実施されることを特徴とする請求項19〜22のいずれか1項に記載のCu配線膜の形成方法。
- 前記Co膜を形成する際の成膜圧力が50〜1000Paであることを特徴とする請求項19〜23のいずれか1項に記載のCu配線膜の形成方法。
- 前記H2及びNH3の供給割合を、流量基準で、40%≦H2/(H2+NH3)≦80%の範囲内とすることを特徴とする請求項23に記載のCu配線膜の形成方法。
- 前記供給される際のコバルトアルキルアミジナートの温度が、65〜80℃であることを特徴とする請求項19〜25のいずれか1項に記載のCu配線膜の形成方法。
- 前記コバルトアルキルアミジナートと還元ガスとの供給前に基材表面をNH3ガスで前処理することを特徴とする請求項19〜26のいずれか1項に記載のCu配線膜の形成方法。
- 前記コバルトアルキルアミジナートと還元ガスとの供給時に、Ar又はN2を同時に供給することを特徴とする請求項19〜27のいずれか1項に記載のCu配線膜の形成方法。
- 前記加熱処理が、250〜350℃で行われることを特徴とする請求項19〜28のいずれか1項に記載のCu配線膜の形成方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009202891 | 2009-09-02 | ||
JP2009202891 | 2009-09-02 | ||
PCT/JP2010/065063 WO2011027834A1 (ja) | 2009-09-02 | 2010-09-02 | Co膜の形成方法及びCu配線膜の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2011027834A1 true JPWO2011027834A1 (ja) | 2013-02-04 |
Family
ID=43649368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011529944A Pending JPWO2011027834A1 (ja) | 2009-09-02 | 2010-09-02 | Co膜の形成方法及びCu配線膜の形成方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8809193B2 (ja) |
JP (1) | JPWO2011027834A1 (ja) |
KR (1) | KR20120046786A (ja) |
TW (1) | TW201125028A (ja) |
WO (1) | WO2011027834A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
WO2013051670A1 (ja) * | 2011-10-07 | 2013-04-11 | 気相成長株式会社 | コバルト系膜形成方法、コバルト系膜形成材料、及び新規化合物 |
JP2013104100A (ja) * | 2011-11-14 | 2013-05-30 | Taiyo Nippon Sanso Corp | 金属薄膜の成膜方法および金属薄膜成膜用原料 |
CN104272441A (zh) | 2012-03-27 | 2015-01-07 | 诺发系统公司 | 钨特征填充 |
US11437269B2 (en) | 2012-03-27 | 2022-09-06 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
US9330939B2 (en) * | 2012-03-28 | 2016-05-03 | Applied Materials, Inc. | Method of enabling seamless cobalt gap-fill |
JP6008682B2 (ja) * | 2012-10-05 | 2016-10-19 | 大陽日酸株式会社 | 気相成長装置用配管のクリーニング方法 |
JP2014101564A (ja) * | 2012-11-21 | 2014-06-05 | Ulvac Japan Ltd | コバルト膜の形成方法 |
CN110066984B (zh) | 2013-09-27 | 2021-06-08 | 应用材料公司 | 实现无缝钴间隙填充的方法 |
US9349637B2 (en) * | 2014-08-21 | 2016-05-24 | Lam Research Corporation | Method for void-free cobalt gap fill |
US9997405B2 (en) | 2014-09-30 | 2018-06-12 | Lam Research Corporation | Feature fill with nucleation inhibition |
US10170320B2 (en) | 2015-05-18 | 2019-01-01 | Lam Research Corporation | Feature fill with multi-stage nucleation inhibition |
JP6419982B2 (ja) * | 2015-09-30 | 2018-11-07 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置および記録媒体 |
US10573522B2 (en) | 2016-08-16 | 2020-02-25 | Lam Research Corporation | Method for preventing line bending during metal fill process |
JP7164349B2 (ja) * | 2018-07-31 | 2022-11-01 | 株式会社アルバック | Co膜製造方法 |
CN113166929A (zh) | 2018-12-05 | 2021-07-23 | 朗姆研究公司 | 无空隙低应力填充 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6365502B1 (en) * | 1998-12-22 | 2002-04-02 | Cvc Products, Inc. | Microelectronic interconnect material with adhesion promotion layer and fabrication method |
JP2003133377A (ja) * | 2001-08-14 | 2003-05-09 | Oki Electric Ind Co Ltd | 多層配線構造の検査パターン、検査パターンを備えた半導体装置、半導体装置の検査方法、及び半導体装置の検査システム |
JP2005086185A (ja) * | 2003-09-11 | 2005-03-31 | Tokyo Electron Ltd | 成膜方法 |
JP2006511716A (ja) * | 2002-11-15 | 2006-04-06 | プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ | 金属アミジナートを用いる原子層の析出 |
JP2009130288A (ja) * | 2007-11-27 | 2009-06-11 | Ulvac Japan Ltd | 薄膜形成方法 |
WO2009088522A2 (en) * | 2007-04-09 | 2009-07-16 | President And Fellows Of Harvard College | Cobalt nitride layers for copper interconnects and methods for forming them |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6627995B2 (en) | 2000-03-03 | 2003-09-30 | Cvc Products, Inc. | Microelectronic interconnect material with adhesion promotion layer and fabrication method |
KR100413482B1 (ko) | 2001-06-12 | 2003-12-31 | 주식회사 하이닉스반도체 | 화학적 강화제(ce) 처리 챔버 |
US9051641B2 (en) | 2001-07-25 | 2015-06-09 | Applied Materials, Inc. | Cobalt deposition on barrier surfaces |
KR101076927B1 (ko) | 2004-06-25 | 2011-10-26 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리 배선 구조 및 그 형성방법 |
JP2006299407A (ja) | 2005-03-23 | 2006-11-02 | Tokyo Electron Ltd | 成膜方法、成膜装置およびコンピュータ読取可能な記憶媒体 |
-
2010
- 2010-09-02 WO PCT/JP2010/065063 patent/WO2011027834A1/ja active Application Filing
- 2010-09-02 TW TW099129688A patent/TW201125028A/zh unknown
- 2010-09-02 US US13/393,790 patent/US8809193B2/en active Active
- 2010-09-02 KR KR1020127008154A patent/KR20120046786A/ko not_active Application Discontinuation
- 2010-09-02 JP JP2011529944A patent/JPWO2011027834A1/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6365502B1 (en) * | 1998-12-22 | 2002-04-02 | Cvc Products, Inc. | Microelectronic interconnect material with adhesion promotion layer and fabrication method |
JP2003133377A (ja) * | 2001-08-14 | 2003-05-09 | Oki Electric Ind Co Ltd | 多層配線構造の検査パターン、検査パターンを備えた半導体装置、半導体装置の検査方法、及び半導体装置の検査システム |
JP2006511716A (ja) * | 2002-11-15 | 2006-04-06 | プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ | 金属アミジナートを用いる原子層の析出 |
JP2005086185A (ja) * | 2003-09-11 | 2005-03-31 | Tokyo Electron Ltd | 成膜方法 |
WO2009088522A2 (en) * | 2007-04-09 | 2009-07-16 | President And Fellows Of Harvard College | Cobalt nitride layers for copper interconnects and methods for forming them |
JP2009130288A (ja) * | 2007-11-27 | 2009-06-11 | Ulvac Japan Ltd | 薄膜形成方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20120046786A (ko) | 2012-05-10 |
TW201125028A (en) | 2011-07-16 |
WO2011027834A1 (ja) | 2011-03-10 |
US8809193B2 (en) | 2014-08-19 |
US20130023116A1 (en) | 2013-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011027834A1 (ja) | Co膜の形成方法及びCu配線膜の形成方法 | |
TWI809712B (zh) | 用於在基板上形成鈷層的方法 | |
US6962873B1 (en) | Nitridation of electrolessly deposited cobalt | |
JP4674061B2 (ja) | 薄膜形成方法 | |
JP5593320B2 (ja) | Co膜の形成方法 | |
US10784157B2 (en) | Doped tantalum nitride for copper barrier applications | |
TWI374482B (ja) | ||
JP2004525510A (ja) | 拡散バリアを有する銅の配線構造 | |
JP2010037622A (ja) | 無電解置換めっきにより銅薄膜を形成しためっき物 | |
JP5300156B2 (ja) | 無電解めっきにより銅薄膜を形成しためっき物 | |
TWI384552B (zh) | 基板及其製造方法 | |
JP5371783B2 (ja) | バリア層上にルテニウム電気めっき層を有するulsi微細配線部材 | |
JP5377489B2 (ja) | Cu配線膜の形成方法 | |
JPH10144627A (ja) | 導電性拡散障壁層の付着法 | |
TWI408749B (zh) | 基板及其製造方法 | |
JP2008024978A (ja) | 成膜方法、成膜装置及び記憶媒体 | |
JP2004014626A (ja) | シード膜及びその形成方法、Cu配線及びその形成方法、半導体装置及びその製造方法、並びに半導体装置の製造装置。 | |
JP2009044056A (ja) | 銅膜作製方法 | |
You et al. | WNx Film Prepared by Atomic Layer Deposition using F-Free BTBMW and NH3 Plasma Radical for ULSI Applications | |
JP2005044961A (ja) | タングステン膜の成膜方法および半導体装置の製造方法 | |
JP2008166847A (ja) | Cu配線膜形成方法 | |
JP2013258183A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130805 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140226 |