WO2011027834A1 - Ｃｏ膜の形成方法及びＣｕ配線膜の形成方法 - Google Patents

Ｃｏ膜の形成方法及びＣｕ配線膜の形成方法 Download PDF

Info

Publication number
WO2011027834A1
WO2011027834A1 PCT/JP2010/065063 JP2010065063W WO2011027834A1 WO 2011027834 A1 WO2011027834 A1 WO 2011027834A1 JP 2010065063 W JP2010065063 W JP 2010065063W WO 2011027834 A1 WO2011027834 A1 WO 2011027834A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
forming
gas
wiring
cobalt
Prior art date
Application number
PCT/JP2010/065063
Other languages
English (en)
French (fr)
Inventor
正一郎 熊本
豊田　聡
治憲 牛川
Original Assignee
株式会社アルバック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アルバック filed Critical 株式会社アルバック
Priority to US13/393,790 priority Critical patent/US8809193B2/en
Priority to JP2011529944A priority patent/JPWO2011027834A1/ja
Publication of WO2011027834A1 publication Critical patent/WO2011027834A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

　下地としてのＳｉＯ２膜又はバリア膜からなる基材表面上に、コバルトアルキルアミジナート、並びに還元ガスとして、Ｈ２ガスと、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスとを組み合わせたガス、又は還元ガスとして、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスを供給してＣｏ膜を形成する。このＣｏ膜上にＣｕ配線膜を形成する。

Description

Ｃｏ膜の形成方法及びＣｕ配線膜の形成方法
　本発明は、Ｃｏ膜の形成方法及びＣｕ配線膜の形成方法に関し、特に、半導体デバイスの製造プロセスにおいて、下地層との密着層として使用されるＣｏ膜の形成方法及びこの方法により得られたＣｏ膜を密着層として有するＣｕ配線膜の形成方法に関する。
　現行のＣｕ配線膜形成プロセスでは、ＰＶＤ－バリア膜（例えば、ＰＶＤ－Ｔｉ膜やＴａ膜）とＰＶＤ－シード膜（ＰＶＤ－Ｃｕ膜）とを真空一貫（in-situ）で形成し、その後、Ｃｕメッキ工程、ＣＭＰ工程を行っている。しかし、近年の配線の微細化によって、デバイスノード３２ｎｍ世代以降では、ＰＶＤ膜のウェハーエッジの非対称性やオーバーハングが顕著になってきており、メッキ工程でボイドが発生するという問題がある。
　ここで、ＰＶＤ－バリア膜とは、ＰＶＤ法により形成されたバリア膜を意味し、ＰＶＤ－シード膜とは、ＰＶＤ法により形成されたシード膜を意味する。以下に記載するＰＶＤ（ＣＶＤ）－Ｃｕ膜、ＡＬＤ－バリア膜、ＣＶＤ（ＡＬＤ）－Ｃｏ膜は、それぞれ、ＰＶＤ、ＣＶＤ、ＡＬＤにより形成された各膜を意味するものとする。
　例えば、図１（ａ）及び（ｂ）に示すように、Φ３２ｎｍのホールやトレンチが設けられている基板１０１上に形成されているバリア膜１０２上にＰＶＤ－シード膜１０３（ＰＶＤ－Ｃｕ膜）を形成すると、ホールやトレンチの上部がオーバーハング（Ａ部分）してホール等の開口部が狭まり、次いでメッキ工程によりホール等の内部をＣｕ膜１０４で埋め込む際に、メッキ液が内部に入り難くなると共に、Ｃｕ膜とバリア膜との密着性が良くないために、Ｃｕ膜が埋め込まれるにつれてＣｕ膜が吸いあげられて、Ｃｕ膜中にボイド（Ｂ部分）が発生するという問題がある。また、図１（ｃ）及び（ｄ）に示すように、ホール等の側面にＰＶＤ－シード膜１０３が均一に対称的に形成できず（Ｃ部分）、このバリア膜の非対称性のために、次のメッキ工程において埋め込まれるＣｕ膜１０４中にボイド（Ｄ部分）が発生するという問題もある。
　ＡＬＤ法やＣＶＤ法で形成したバリア膜及びＣＶＤ－Ｃｕ膜は非対称性やオーバーハングがないので、この２つのプロセスを用いてＣｕ配線膜を形成する方法が試みられている（例えば、特許文献１参照）。しかし、この場合の問題点は、ＣＶＤ－Ｃｕ膜とその下地膜のＡＬＤ－バリア膜との密着性が悪いために、Ｃｕ膜中にボイドが発生することである。そのため、いまだ実用化には至っていない。
　例えば、図２（ａ）及び（ｂ）に示すように、基板２０１に設けられたホールやトレンチ内にＡＬＤ法によりＴｉＮバリア膜（ＡＬＤ－ＴｉＮバリア膜）２０２を形成した後、ホール等の内部をＣＶＤ－Ｃｕ膜２０３で埋め込んだ場合、Ｃｕ膜内部にボイド（Ａ部分）が発生する。図２（ａ）は、ＣＶＤ－Ｃｕ膜２０３で埋め込んだ状態の基板断面のＳＥＭ写真であり、図２（ｂ）はその模式図である。
　上記したようなＣＶＤ－Ｃｕ膜とその下地膜のＡＬＤ－バリア膜との密着性が悪いために発生するＣｕ膜中のボイドをなくし、バリア性／密着性を改善するために、カバレッジ性がよく、薄膜で低抵抗なＣｏ膜を利用しようとする試みが始まり、ＣＶＤ法やＡＬＤ法によるＣｏ膜の成膜技術の開発が急務となっている。Ｃｏ膜については、Ｃｕ配線膜の分野のみならず、シリサイド層やキャップ層の分野においても、同様にカバレッジ性の高いＣｏ膜への要求が高まりつつある。
　これに対し、従来技術によるＣｏとアミンとを含む有機金属材料を用い、ＣＶＤ法により得られたＣｏ膜の場合（例えば、特許文献２参照）、Ｃｏ核の成長時間が２０分と長く、Ｃｏ核の成長速度も１ｎｍ／分と遅く、また、Ｃの不純物濃度が３０％と多いなどの問題を有していた。
特開２００３－０５５７６９号公報 特開２００６－２９９４０７号公報
　本発明の課題は、上述の従来技術の問題点を解決することにあり、特定の還元ガスを用いて、ＣＶＤ法等によりＣｏ膜を形成する方法、及び半導体デバイス製造プロセスにおいて、Ｃｕ配線膜との密着性を向上せしめた密着層（下地膜）としてＣｏ膜を用いるＣｕ配線膜の形成方法を提供することにある。
　本発明に係るＣｏ膜の形成方法の第１の発明は、下地としてのＳｉＯ２膜又はバリア膜からなる基材表面上に、コバルトアルキルアミジナート、並びに還元ガスとして、Ｈ２ガスと、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスとを組み合わせたガス、又は還元ガスとして、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスを供給してＣｏ膜を形成することを特徴とする。
　上記したように、還元ガスとして、従来のＨ２ガスの代わりに、又はＨ２ガスに加えて、上記したＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスを用いて、所望の成膜条件を設定することにより、Ｃｏの核生成時間の抑制や、Ｃｏ膜の成長速度の制御、表面モフォロジーの改善、不純物濃度の抑制、低抵抗化を可能にし、半導体デバイスの微細パターンにおけるＣｏ膜の密着層としての利用が可能になる。
　上記Ｃｏ膜の形成方法の第１の発明において、バリア膜が、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、又はシリサイドからなる膜であることを特徴とする。
　上記Ｃｏ膜の形成方法の第１の発明において、シリサイド膜がＣｏＳｉ２、ＴｉＳｉ２、ＮｉＳｉ２、又はＷＳｉであることを特徴とする。
　上記Ｃｏ膜の形成方法の第１の発明において、コバルトアルキルアミジナートが、Ｃｏ（ｔＢｕ－Ｅｔ－Ｅｔ－ａｍｄ）２であることを特徴とする。
　上記Ｃｏ膜の形成方法の第１の発明において、Ｃｏ膜を形成する際の成膜温度が、１８０～４００℃、好ましくは１８０～３００℃、より好ましくは２００～３００℃であることを特徴とする。
　成膜温度が１８０℃未満であると、Ｃｏ核の成長時間が長く、Ｃｏ膜の成長速度が遅いという傾向があり、また、３００℃を超えると抵抗率が徐々に高くなる傾向があり、さらに４００℃を超えると成膜速度は高いが、抵抗率も高くなるという傾向がある。
　上記Ｃｏ膜の形成方法の第１の発明において、Ｃｏ膜を形成する際の成膜圧力が５０～１０００Ｐａ、好ましくは１００～１０００Ｐａであることを特徴とする。
　成膜圧力が５０Ｐａ未満であると、成膜速度が低くなり、量産装置としては好ましくない傾向があり、量産装置を考えると１００Ｐａ以上が好ましく、また、１０００Ｐａを超えると、得られるＣｏ膜の表面がかなり荒れてくる傾向があり、膜として使い難くなる。
　上記Ｃｏ膜の形成方法の第１の発明において、Ｈ２と、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガス（第２還元ガスと称す）とを組み合わせた場合の供給割合を、流量基準で、４０％≦Ｈ２／（Ｈ２＋第２還元ガス）≦８０％の範囲内とすることを特徴とする。
　上記供給割合が４０％未満であり、かつ８０％を超えると、８分成膜時の膜厚（ｎｍ）が薄くなる傾向があり、１００％（Ｈ２のみ）になると膜を形成しない。また、抵抗率（μΩｃｍ）に関しては、４０％未満であり、かつ８０％を超えると、高くなる傾向がある。
　上記Ｃｏ膜の形成方法の第１の発明において、供給される際のコバルトアルキルアミジナートの温度が、６５～８０℃であることを特徴とする。
　上記コバルトアルキルアミジナート供給温度が６５℃未満であると、十分な蒸気圧が得られず、その結果所望の成膜速度が得られない傾向があり、また、８０℃を超えると、化合物自体の変性が開始される。
　上記Ｃｏ膜の形成方法の第１の発明において、コバルトアルキルアミジナートと還元ガスとの供給前に基材表面をＮＨ３ガスで前処理することを特徴とする。これによりＣｏ膜を成長させ易くなる。
　上記Ｃｏ膜の形成方法の第１の発明において、コバルトアルキルアミジナートと還元ガスとの供給時に、Ａｒ又はＮ２を同時に供給することを特徴とする。
　上記したように、Ａｒ又はＮ２を同時に供給することにより反応系の分圧のコントロールが容易になると共に、Ｃｏの核生成時間の抑制や、Ｃｏ膜の成長速度の制御、表面モフォロジーの改善、不純物濃度の抑制、低抵抗化を可能にし、微細パターンにおけるＣｏ膜の利用が可能になる。
　本発明に係るＣｏ膜の形成方法の第２の発明は、下地としてのＳｉＯ２膜又はバリア膜からなる基材表面上に、コバルトアルキルアミジナートと、還元ガスとしてのＨ２及びＮＨ３とを供給し、ＣＶＤ法により、成膜温度１８０～４００℃、好ましくは１８０～３００℃、より好ましくは２００～３００℃でＣｏ膜を形成することを特徴とする。
　成膜温度が１８０℃未満であると、Ｃｏ核の成長時間が長く、Ｃｏ膜の成長速度が遅いという傾向があり、また、３００℃を超えると抵抗率が徐々に高くなる傾向があり、さらに４００℃を超えると成膜速度は高いが、抵抗率も高くなるという傾向がある。
　上記Ｃｏ膜の形成方法の第２の発明において、Ｃｏ膜を形成する際の成膜圧力が５０～１０００Ｐａ、好ましくは１００～１０００Ｐａであることを特徴とする。
　成膜圧力が５０Ｐａ未満であると、成膜速度が低くなり、量産装置としては好ましくない傾向があり、量産装置を考えると１００Ｐａ以上が好ましく、また、１０００Ｐａを超えると、得られるＣｏ膜の表面がかなり荒れてくる傾向があり、膜として使い難くなる。
　上記Ｃｏ膜の形成方法の第２の発明において、還元ガスとしてのＨ２及びＮＨ３の供給割合を、流量基準で、４０％≦Ｈ２／（Ｈ２＋ＮＨ３）≦８０％の範囲内とすることを特徴とする。
　上記供給割合が４０％未満であり、かつ８０％を超えると、８分成膜時の膜厚（ｎｍ）が薄くなる傾向があり、１００％（Ｈ２のみ）になると膜を形成しない。また、抵抗率（μΩｃｍ）に関しては、４０％未満であり、かつ８０％を超えると、高くなる傾向がある。
　上記Ｃｏ膜の形成方法の第２の発明において、供給される際のコバルトアルキルアミジナートの温度が、６５～８０℃であることを特徴とする。
　上記コバルトアルキルアミジナート供給温度が６５℃未満であると、十分な蒸気圧が得られず、その結果所望の成膜速度が得られない傾向があり、また、８０℃を超えると、変性が開始される。
　上記Ｃｏ膜の形成方法の第２の発明において、コバルトアルキルアミジナートと、還元ガスとしてのＨ２及びＮＨ３との供給前に基材表面をＮＨ３ガスで前処理することを特徴とする。これによりＣｏ膜を成長させ易くなる。
　上記Ｃｏ膜の形成方法の第２の発明において、コバルトアルキルアミジナートと、還元ガスとしてのＨ２及びＮＨ３との供給時に、Ａｒ又はＮ２を同時に供給することを特徴とする。
　上記したように、Ａｒ又はＮ２を同時に供給することにより反応系の分圧のコントロールが容易になると共に、Ｃｏの核生成時間の抑制や、Ｃｏ膜の成長速度の制御、表面モフォロジーの改善、不純物濃度の抑制、低抵抗化を可能にし、微細パターンにおけるＣｏ膜の利用が可能になる。
　上記Ｃｏ膜の形成方法の第２の発明において、バリア膜が、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、又はＣｏＳｉ２、ＴｉＳｉ２、ＮｉＳｉ２、及びＷＳｉから選ばれたシリサイドからなる膜であることを特徴とする。
　上記Ｃｏ膜の形成方法の第２の発明において、コバルトアルキルアミジナートが、Ｃｏ（ｔＢｕ－Ｅｔ－Ｅｔ－ａｍｄ）２であることを特徴とする。
　本発明に係るＣｕ配線膜の形成方法の第１の発明は、ホール又はトレンチが形成されている基材上にＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、及びシリサイドから選ばれたバリア膜又はＳｉＯ２膜を形成した後、その上に、コバルトアルキルアミジナート、並びに還元ガスとして、Ｈ２ガスと、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスとを組み合わせたガス、又は還元ガスとして、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスを供給してＣｏ膜を形成し、このＣｏ膜が表面に形成されたホール又はトレンチ内をＣｕ膜で埋め込んだ後、３５０℃以下、好ましくは２５０～３５０℃の温度で加熱処理することによりＣｕ配線膜を形成することを特徴とする。
　本発明に係るＣｕ配線膜の形成方法の第２の発明は、ホール又はトレンチが形成されている基材上にＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、及びシリサイドから選ばれたバリア膜又はＳｉＯ２膜を形成した後、その上に、コバルトアルキルアミジナート、並びに還元ガスとして、Ｈ２ガスと、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスとを組み合わせたガス、又は還元ガスとして、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスを供給してＣｏ膜を形成し、このＣｏ膜上にシード膜としてＣｕ膜を形成し、次いで該シード膜が表面に形成されたホール又はトレンチ内をメッキ法によりＣｕ膜で埋め込んだ後、３５０℃以下、好ましくは２５０～３５０℃の温度で加熱処理することによりＣｕ配線膜を形成することを特徴とする。
　本発明に係るＣｕ配線膜の形成方法の第３の発明は、ホール又はトレンチが形成されている基材上にバリア膜を形成した後に大気暴露し、次いでバリア膜上に、コバルトアルキルアミジナート、並びに還元ガスとして、Ｈ２ガスと、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスとを組み合わせたガス、又は還元ガスとして、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスを供給してＣｏ膜を形成した後に大気暴露し又は大気暴露せずに、このＣｏ膜が表面に形成されたホール又はトレンチ内をＣｕ膜で埋め込んだ後、３５０℃以下、好ましくは２５０～３５０℃の温度で加熱処理することによりＣｕ配線膜を形成することを特徴とする。
　本発明に係るＣｕ配線膜の形成方法の第４の発明は、ホール又はトレンチが形成されている基材上にバリア膜を形成した後に大気暴露し、次いでバリア膜上に、コバルトアルキルアミジナート、並びに還元ガスとして、Ｈ２ガスと、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスとを組み合わせたガス、又は還元ガスとして、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスを供給してＣｏ膜を形成した後に大気暴露し又は大気暴露せずに、このＣｏ膜上にシード膜としてＣＶＤ－Ｃｕ膜又はＰＶＤ－Ｃｕ膜を形成し、次いで該シード膜が表面に形成されたホール又はトレンチ内をメッキ法によりＣｕ膜で埋め込んだ後、３５０℃以下、好ましくは２５０～３５０℃の温度で加熱処理することによりＣｕ配線膜を形成することを特徴とする。
　上記Ｃｕ配線膜の形成方法の第１～４の発明において、Ｃｏ膜の形成が、コバルトアルキルアミジナートと、還元ガスとしてのＨ２及びＮＨ３とを供給し、ＣＶＤ法により、成膜温度１８０～４００℃、好ましくは１８０～３００℃、より好ましくは２００～３００℃で実施されることを特徴とする。
　上記Ｃｕ配線膜の形成方法の第１～４の発明において、Ｃｏ膜を形成する際の成膜圧力が５０～１０００Ｐａであることを特徴とする。
　上記Ｃｕ配線膜の形成方法の第１～４の発明において、還元ガスとしてのＨ２及びＮＨ３の供給割合を、流量基準で、４０％≦Ｈ２／（ＮＨ３＋Ｈ２）≦８０％の範囲内とすることを特徴とする。
　上記Ｃｕ配線膜の形成方法の第１～４の発明において、供給される際のコバルトアルキルアミジナートの温度が、６５～８０℃であることを特徴とする。
　上記Ｃｕ配線膜の形成方法の第１～４の発明において、コバルトアルキルアミジナートと還元ガスとの供給前に基材表面をＮＨ３ガスで前処理することを特徴とする。
　上記Ｃｕ配線膜の形成方法の第１～４の発明において、コバルトアルキルアミジナートと還元ガスとの供給時に、Ａｒ又はＮ２を同時に供給することを特徴とする。
　上記Ｃｕ配線膜の形成方法の第１～４の発明において、前記加熱処理が、２５０～３５０℃で行われることを特徴とする。
　また、上記したＳｉＯ２膜からなる基材には、ＳｉＯ２基材自体も含まれるものとする。
　本発明によれば、Ｃｏの核生成時間の短縮や、Ｃｏ膜の低抵抗化、表面モフォロジーの改善、低温成膜が可能となり、半導体デバイス作製工程においてスループットの向上をもたらし、Ｃｏ膜の使用温度領域を広げることで微細加工へのＣｏ膜の使用を可能にするという効果を達成できると共に、Ｃｏ膜とバリア膜との積層膜を下地膜として使用することにより、Ｃｕ配線膜と下地膜との密着性が極めて良好になるために、Ｃｕ配線膜中にボイドが生じることもなく、耐ＳＭ、耐ＥＭといった配線信頼性が向上するという効果を達成できる。
　また、本発明によれば、半導体デバイス作製プロセスにおいて密着層、シリサイド層、キャップ層に使用されるＣｏ膜を形成できるという効果を達成できる。
　さらに本発明によれば、Ｃｏ膜をＣＶＤ法、ＡＬＤ法で形成することができると共に、薄膜化することができ、半導体デバイスにおいてＣｏ膜をより多くの工程で利用できるようになるという効果を達成できる。
従来技術の場合のボイド発生を示す模式図であり、（ａ）及び（ｂ）は、ホール上部のオーバーハングによるボイドの発生、また、（ｃ）及び（ｄ）は、ホール側面におけるバリア膜の非対称性によるボイドの発生を示す図である。 従来技術によるボイドの発生を示すＳＥＭ写真（ａ）及びその模式図（ｂ）である。 従来技術によりＣｕ配線膜を形成した場合の、基材の断面ＴＥＭ写真及びＥＤＸ分析結果、並びにテープ試験結果を示す写真であり、（ａ－１）及び（ａ－２）は成膜直後の場合、また、（ｂ－１）及び（ｂ－２）は成膜後加熱処理した場合である。 本発明によりＣｕ配線膜を形成した場合の、基材の断面ＴＥＭ写真及びテープ試験結果を示す写真であり、（ａ－１）及び（ａ－２）は成膜直後の場合、また、（ｂ－１）及び（ｂ－２）は成膜後加熱処理した場合である。 従来技術及び本発明によりＣｕ配線膜を形成した場合の、基材表面のＳＥＭ写真であり、（ａ－１）～（ａ－４）は従来技術による場合、また、（ｂ－１）～（ｂ－４）は本発明による場合である。 実施例１で得られた基材表面のＳＥＭ写真であり、（ａ）はＨ２還元Ｃｏ膜の場合、（ｂ）はＨ２－ＮＨ３還元Ｃｏ膜の場合である。 実施例２で得られたＨ２－ＮＨ３還元Ｃｏ膜及びＨ２還元Ｃｏ膜の成膜時間（分）と単位時間当たりの成膜速度（１ｎｍ／分）に相当する膜厚（ｎｍ）との関係を示すグラフである。 実施例５で得られたウェハー表面のＳＥＭ写真である。 実施例５で得られたウェハーの断面模式図である。 実施例８で得られたＣｏ膜に関し、基材温度（ウェハ温度）と成膜速度との関係を示すグラフである。 実施例８で得られたＣｏ膜に関し、基材温度と抵抗率との関係を示すグラフである。 実施例９で得られたＣｏ膜に関し、成膜圧力と成膜速度との関係を示すグラフである。 実施例９で得られたＣｏ膜の表面モフォロジーを観察するためのＳＥＭ写真であり、（ａ）は成膜圧力１００Ｐａの場合、（ｂ）は成膜圧力５００Ｐａの場合、（ｃ）は成膜圧力１０００Ｐａの場合である。 実施例１０で得られたＣｏ膜に関し、還元ガスの供給割合と８分成膜時の膜厚との関係を示すグラフである。 実施例１０で得られたＣｏ膜に関し、還元ガスの供給割合と抵抗率との関係を示すグラフである。
　本発明に係るＣｏ膜の形成方法の実施の形態によれば、下地としてのＳｉＯ２膜、又はＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、及びシリサイドから選ばれたバリア膜を基材とし、その基材表面上に、コバルト２－アルキルアミジナートのようなＣｏとアルキルアミジナート基（このアルキルは、エチル、ブチルである。）とを含む有機金属材料、及びこの有機金属材料を還元してＣｏ膜を形成するための還元ガスとして、公知の還元ガスであるＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガス、又はＨ２ガスと前記還元ガスとを組み合わせたガス（この中でも、特にＮＨ３が好ましい）を供給し、ＣＶＤ法やＡＬＤ法で、プロセス条件（例えば、成膜圧力：５０～１０００Ｐａ、基材温度（成膜温度）：１８０～４００℃、好ましくは１８０～３００℃、より好ましくは２００～３００℃、還元ガス（例えば、ＮＨ３等）の流量：１００～１０００ｓｃｃｍ）の下で、ＣＶＤ（ＡＬＤ）－Ｃｏ膜を形成することができ、このような還元ガスを用いることにより、Ｃｏの核生成時間の抑制や、Ｃｏ膜の成長速度の制御、表面モフォロジーの改善、不純物濃度の抑制、低抵抗化を可能にし、微細パターンにおけるＣｏ膜の密着層、シリサイド層、キャップ層での利用が可能になる。
　上記したコバルトアルキルアミジナートからなる有機金属材料としては、例えば、Ｃｏ（ｔＢｕ－Ｅｔ－Ｅｔ－ａｍｄ）２を挙げることができる。
　また、本発明に係るＣｕ配線膜の形成方法の好ましい実施の形態によれば、Ｃｕ配線膜は、ホール又はトレンチが形成されている基材上に、公知の方法によりＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、及びシリサイドから選ばれたバリア膜又はＳｉＯ２膜を所定の膜厚で形成した後、その上に、ＣＶＤ法やＡＬＤ法で、プロセス条件（例えば、成膜圧力：５０～１０００Ｐａ、基材温度（成膜温度）：１８０～４００℃、好ましくは１８０～３００℃、より好ましくは２００～３００℃、還元ガス（例えば、ＮＨ３等）の流量：１００～１０００ｓｃｃｍ）の下で、コバルトアルキルアミジナートと、Ｈ２、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種の還元ガスとを用いて、ＣＶＤ－Ｃｏ膜又はＡＬＤ－Ｃｏ膜を所定の膜厚で形成し、このＣｏ膜が表面に形成されたホール又はトレンチ内を公知のプロセス条件によりＣＶＤ－Ｃｕ膜又はＰＶＤ－Ｃｕ膜で埋め込むか、又は上記のようにして形成されたＣＶＤ－Ｃｏ膜又はＡＬＤ－Ｃｏ膜上に公知のプロセス条件によりシード膜としてＣＶＤ－Ｃｕ膜又はＰＶＤ－Ｃｕ膜を所定の膜厚で形成した後に、シード膜が表面に形成されたホール又はトレンチ内をメッキ法によって公知のプロセス条件でＣｕ膜により埋め込み、次いで３５０℃以下の温度、好ましくは２５０～３５０℃の温度、より好ましくは２５０～３００℃の温度で所定の時間加熱処理することによりＣｕ配線膜が形成される。この場合、ホール又はトレンチが形成されている基材が、ＳｉＯ２基材であれば、その基材上にＣｏ膜を形成することができる。
　従来から、Ｃｕ配線膜のバリア膜（密着層）としてＴｉ膜、ＴｉＮ膜等が、先端デバイス（Flash Memory）の分野等で使用されているが、本発明者らは、Ｃｏ膜はＴｉ膜、ＴｉＮ膜等に比べてＣｕ配線膜との密着性が優れていることを見出した。
　上記した図２に示すように、適切な密着層ではない従来のＡＬＤ－ＴｉＮバリア膜の形成とＣＶＤ－Ｃｕ膜による埋め込みとでは、例えばΦ１００ｎｍのホールの場合、ホール内にボイドが多数見られている。これは、ＣＶＤ－Ｃｕ膜とＡＬＤ－ＴｉＮバリア膜との密着性が悪いために、一部のＣｕ膜がバリア膜から剥がれて凝集してしまうからである。一方、ＣＶＤ－Ｃｏ膜又はＡＬＤ－Ｃｏ膜を密着層としてＡＬＤ－ＴｉＮバリア膜とＣＶＤ－Ｃｕ膜との間に挟むことにより、Ｃｕ膜の凝集現象が起きなくなり、Ｃｕ膜中にボイドが生じることもなく、ホール内を隙間なく埋め込みができるようになる。
　図３（ａ－１）及び（ｂ－１）は、Φ３００ｍｍの基材上に形成されている酸化膜（ＳｉＯ２膜）１００ｎｍ上にＰＶＤ法によって公知のプロセス条件でＴｉ膜を１５ｎｍ形成し、その上に公知のプロセス条件でＣＶＤ－Ｃｕ膜を１０００ｎｍ形成した場合に、成膜直後（図３（ａ－１））と成膜後に３５０℃で１０分間加熱を行った後（図３（ｂ－１））との、Ｔｉ膜とＣｕ膜との界面状態を観察するための断面ＴＥＭ写真である。成膜直後では、Ｔｉ膜とＣｕ膜との間に約５ｎｍの境界層が観察される。ＥＤＸ分析を行ったところ、この境界層には酸素が含まれていることがわかった。また、成膜後に３５０℃加熱を１０分間行った後では、Ｔｉ膜とＣｕ膜との間に境界層は観察されず、ＥＤＸ分析を行ったところ、この境界層には加熱処理しない場合と比べて酸素はほとんど含まれていないことがわかった。
　上記のようにして得られた基材に対して、Ｔｉ膜とＣｕ膜と密着性を検討するために行った公知のテープ試験の結果を図３（ａ－２）及び図３（ｂ－２）に示す。図３（ａ－１）に示す基材の場合には、Ｃｕ膜が剥がれてしまう（例えば、図中のＡ部分）。これは、Ｔｉ膜とＣｕ膜との境界層がＣｕ膜との密着性を劣化させているからと考えられる。一方、図３（ｂ－１）に示す基材の場合には、３５０℃での加熱処理により、境界層は観察されなくなる。これは、オージェ分析の結果、加熱処理によってＣｕがＴｉ膜中に拡散して合金を形成したものと考えられる。このような状態になると密着性が増すので、テープ試験でもＣｕ膜は剥がれなくなる（図３（ｂ－２））。
　上記と同様に、Φ３００ｍｍの基材上に形成されている酸化膜（ＳｉＯ２膜）１００ｎｍ上にＣＶＤ法によって公知のプロセス条件で、コバルトアルキルアミジナートと、Ｈ２と、ＮＨ３とを用いてＣｏ膜を１５ｎｍ形成し、その上に公知のプロセス条件でＣＶＤ－Ｃｕ膜を１０００ｎｍ形成し、次いで２５０℃で１０分間加熱を行った。この場合のＣｏ膜とＣｕ膜との界面の断面ＴＥＭ写真を、成膜直後及び成膜後に加熱処理した後について、それぞれ、図４（ａ－１）及び図４（ｂ－１）に示し、また、テープ試験の結果を、それぞれ、図４（ａ－２）及び図４（ｂ－２）に示す。Ｃｏ膜の場合も、Ｔｉ膜の場合と同様に境界層が観測されるが、Ｃｏ膜の厚さは、Ｔｉ膜の場合の約半分で２．６ｎｍであり、テープ試験の結果、Ｃｕ膜の剥離が生じている。一方、２５０℃、１０分間の加熱処理で、ＣｕとＣｏとが相互拡散して合金化することによって境界層はなくなっている。このために、テープ試験によるＣｕ膜の剥離は生じていない。かくして、２５０℃の熱処理後に形成されたＣｕ配線膜は、Ｃｕ配線膜とＣｏ膜との密着性が極めて良好であるために、Ｃｕ配線膜中にボイドが生じることもなく、耐ＳＭ、耐ＥＭといった配線信頼性を向上することができる。
　上記から明らかなように、Ｃｏ膜は、境界層がＴｉ膜に比べて薄くなり（約半分）、その結果、Ｔｉ膜の場合の加熱温度３５０℃に比べて、２５０℃という低い加熱温度でも密着性を確保できるというメリットがある。この境界層が薄くなるという性質は、ＣｏがＴｉに比べて酸化されにくいという性質があるからと考えられる。酸化されにくいということは、フッ素、塩素等のハロゲン系の元素に対しても耐腐食性を有するものと推定される。このことは、Ｏ、Ｆ、Ｃ、Ｃｌなど不純物を含む場合が多いＣＶＤ－Ｃｕ原料を使う場合に極めて有利になる。
　図５は、ＰＶＤ－Ｔｉ膜、ＣＶＤ－Ｃｏ膜の上に公知のプロセス条件でＣＶＤ－Ｃｕ膜を１０ｎｍ形成し、所定の温度で所定の時間、加熱処理した後にＣｕ膜表面をＳＥＭ観察したものである。
　図５（ａ－１）～（ａ－４）は、それぞれ、下地膜としてＰＶＤ－Ｔｉ膜を１５ｎｍ形成した後に真空ブレーク（真空解放）することなくＰＶＤ－Ｃｕ膜を１０ｎｍ形成した場合の成膜直後（図５（ａ－１））、Ｔｉ膜を形成した後に真空ブレーク（真空解放）することなくＣｕ膜を形成し、次いで４００℃で１時間加熱処理した場合（図５（ａ－２））、Ｔｉ膜を形成した後に大気暴露し、Ｃｕ膜を形成し、次いで３００℃で１時間加熱処理した場合（図５（ａ－３））、及びＴｉ膜を形成した後に大気暴露し、Ｃｕ膜を形成し、次いで４００℃で１時間加熱処理した場合（図５（ａ－４））について、Ｃｕ膜表面に対する所定角度からのＳＥＭ写真を示す。
　また、図５（ｂ－１）～（ｂ－４）は、それぞれ、下地膜としてＣＶＤ－Ｃｏ膜を１５ｎｍ形成した後に真空ブレーク（真空解放）することなくＰＶＤ－Ｃｕ膜を１０ｎｍ形成した場合の成膜直後（図５（ｂ－１））、Ｃｏ膜を形成した後に真空ブレーク（真空解放）することなくＣｕ膜を形成し、次いで４００℃で１時間加熱処理した場合（図５（ｂ－２））、Ｃｏ膜を形成した後に大気暴露し、Ｃｕ膜を形成し、次いで３００℃で１時間加熱処理した場合（図５（ｂ－３））、及びＣｏ膜を形成した後に大気暴露し、Ｃｕ膜を形成し、次いで４００℃で１時間加熱処理した場合（図５（ｂ－４））について、Ｃｕ膜表面に対する所定角度からのＳＥＭ写真を示す。
　下地膜とＣｕ膜との密着性が悪い場合、Ｃｕ膜は、下地膜から剥がれて表面張力によって凝集する。
　図５（ａ－１）～（ａ－２）及び（ｂ－１）～（ｂ－２）から明らかなように、Ｔｉ膜、Ｃｏ膜とも、膜形成後に真空ブレークすることなくＣｕ膜を形成した場合も、Ｃｕ膜形成後に４００℃で加熱処理した場合も、Ｃｕ膜の凝集は起きない。つまり、密着性が良い。
　一方、Ｔｉ膜、Ｃｏ膜の形成後に大気暴露し、Ｃｕ膜を形成し、次いで加熱処理した場合には、Ｃｕ膜の密着性に差が見られる。図５（ａ－３）～（ａ－４）及び（ｂ－３）～（ｂ－４）から明らかなように、Ｔｉ膜の場合は、３００℃、４００℃で極めて顕著なＣｕ膜の凝集が起きているが、Ｃｏ膜の場合は３００℃でわずかにＣｕ膜の凝集がみられる程度で、４００℃でもＣｕ膜は完全には凝集していない。このことは、Ｔｉ膜の場合は、大気開放中に表面が酸化して酸化物を形成するためにＣｕ膜との密着性は劣化するが、Ｃｏ膜の場合は酸化が進まないために、表面が金属膜の性質を保持していることによって密着性が良いものと推定できる。従って、下地膜がＣｏ膜である場合、加熱処理温度は３５０℃以下、好ましくは３００℃以下である。下限温度は図４から２５０℃であるといえる。
　本発明によれば、上記したように、Ｃｏ膜とバリア膜との積層膜を下地膜として用いることができる。Ｃｏ膜の下に使用するバリア膜としては、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、及びシリサイドから選ばれた膜を使用でき、微細なトレンチやホールに均一に形成されていることが望ましい。そのため、成膜の際に非対称性やオーバーハングが起きにくく、均一な膜となるＡＬＤ法やＣＶＤ法によって形成されたＷ、ＴｉＮ膜が好ましく、ＴｉＮ膜が最適である。
　本発明において、基材は半導体デバイスに用いられるものであれば、特に制限なく用いることができる。
　本実施例では、ＳｉＯ２基材上に、還元ガスとして２００ｓｃｃｍのＨ２、有機金属材料としてＣｏ（ｔＢｕ－Ｅｔ－Ｅｔ－ａｍｄ）２を用い、ＣＶＤ法により、成膜圧力：５００Ｐａ、基材温度：３００℃の条件で、Ｃｏ膜を１０ｎｍ形成した試料（以下、「Ｈ２還元Ｃｏ膜」と称す）と、還元ガスとしてＨ２（４００ｓｃｃｍ）及びＮＨ３（５００ｓｃｃｍ）の混合ガスを用いて、ＣＶＤ法により、成膜圧力：５００Ｐａ、基材温度：３００℃のプロセス条件に従ってＣｏ膜を形成した試料（以下、「Ｈ２－ＮＨ３還元Ｃｏ膜」と称す）との表面モフォロジーを検討した。
　かくして得られた結果を、図６（ａ）及び（ｂ）に示す。Ｈ２－ＮＨ３還元Ｃｏ膜の場合（図６（ｂ））は、Ｈ２還元Ｃｏ膜の場合（図６（ａ））に比べ表面が平滑であり、より改善されていることが分かる。従って、Ｈ２－ＮＨ３還元Ｃｏ膜の方がより好ましい。また、このときの比抵抗は、Ｈ２還元Ｃｏ膜の場合が１５０μΩｃｍなのに対し、Ｈ２－ＮＨ３還元Ｃｏ膜の場合は１００μΩｃｍであり、Ｈ２－ＮＨ３還元Ｃｏ膜の場合の方が低抵抗であった。ＮＨ３を還元ガスとして用いることによる膜表面の平滑化と低抵抗化とは、膜中の不純物量に起因している。
　本実施例では、ＳｉＯ２基材上に、ＣＶＤ法により、成膜圧力：５００Ｐａ、基材温度：３００℃、還元ガス（ＮＨ３）流量：５００ｓｃｃｍのプロセス条件下で、ＮＨ３のみを還元ガスに用いた場合に形成したＣｏ膜（ＮＨ３還元Ｃｏ膜）と、成膜圧力：５００Ｐａ、基材温度：３００℃、還元ガス（Ｈ２）流量：５００ｓｃｃｍのプロセス条件下で、ＣＶＤ法により、Ｈ２還元Ｃｏ膜を形成した場合との、成膜時間（分）に対する膜厚（ｎｍ）の関係を検討した。この膜厚は、単位時間当たり成膜速度に相当する。
　得られた結果を図７に示す。図７から明らかなように、Ｈ２還元Ｃｏ膜の場合は、成膜速度１ｎｍ／分、核生成時間２０分であり、これに対し、ＮＨ３還元Ｃｏ膜の場合は、成膜速度が８ｎｍ／分で核生成時間はゼロであり、核が直ちに生成されると共に成膜が始まることが分かる。従って、ＮＨ３還元Ｃｏ膜の方がより好ましい。
　これらのＮＨ３を還元ガスに用いたことによる不純物量の低下に起因した膜表面の平滑化、低抵抗化及び成膜速度の増大、核生成時間の短縮はＮＨ３ラジカルが原料の分解を促進することでＣｏの分圧が増大するためだと考えられる。
　本実施例では、還元ガスとして、ＮＨ３の代わりに、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれたガスを用い、実施例２に従ってＣｏ成膜した。いずれの場合も、Ｃｏの核が極めて良く成長し、所望の成膜速度でＣｏ膜が形成されることが分かる。
　本実施例では、バリア膜としてＴａ膜、ＴａＮ膜、Ｗ膜、ＷＮ膜を用い、還元ガスとして、Ｈ２ガス＋ＮＨ３ガス、又はＮＨ３ガスを用い、実施例２に従ってＣｏ成膜した。Ｃｏの核が極めて良く成長し、所望の成膜速度でＣｏ膜が形成されることが分かる。
　本実施例では、密着層としてのＣｏ膜について、図８及び９を参照して説明する。図８は、得られたウェハー表面のＳＥＭ写真であり、図９は得られたウェハーの断面模式図である。
　まず、ホール又はトレンチの形成されたΦ３００ｍｍのＳｉＯ２ウェハー上に、バリア膜として、ＰＶＤ法によりＴｉ膜９０１を３ｎｍの厚さで形成し、このＴｉ膜９０１上に、有機金属材料としてＣｏ（ｔＢｕ－Ｅｔ－Ｅｔ－ａｍｄ）２、還元ガスとしてＨ２ガス（４００ｓｃｃｍ）＋ＮＨ３ガス（５００ｓｃｃｃｍ）、又はＮＨ３ガス（５００ｓｃｃｃｍ）を用い、ＣＶＤ法により、成膜圧力：５００Ｐａ、基材温度：３００の条件で、Ｃｏ膜９０２を５ｎｍの厚さに成長させた。次いで、ウェハー上のホール又はトレンチ内部を、ＣＶＤ法（成膜圧力：２００Ｐａ、基材温度：２００℃）により、又はメッキ法により、Ｃｕ９０３で埋め込め込んだ。
　還元ガスとしてＨ２ガス＋ＮＨ３ガスを用いた場合について、得られた結果を図８及び９に示す。得られたウェハー表面のモフォロジーは良好であり、また、Ｃｕ膜中にボイドは観察されなかった。還元ガスとしてＮＨ３ガスを用いた場合も、Ｈ２ガス＋ＮＨ３ガスを用いた場合と同様な結果が得られた。
　ホール又はトレンチの形成されたΦ３００ｍｍのＳｉＯ２ウェハー上に、バリア膜として、ＡＬＤ法により、原料としてＴｉＣｌ４を用い、成膜圧力：数Ｐａ～数十Ｐａ、成膜温度：３５０℃で、ＴｉＮ膜を１．５ｎｍ～３．０ｎｍの厚さで形成し、このＴｉＮ膜上に、実施例５と同様にしてＣＶＤ－Ｃｏ膜を１．５ｎｍ～３．０ｎｍの厚さに成長させた。次いで、ウェハー上のホール又はトレンチ内部を、実施例２と同様にしてＣＶＤ法及びメッキ法によりＣｕで埋め込め込んだ。この範囲内の厚さのＴｉＮ膜及びＣｏ膜であっても、得られたウェハー表面のモフォロジーは良好であり、また、Ｃｕ膜中にボイドは観察されなかった。
　Φ１００ｎｍ、ＡＲ（アスペクト比）＝５のホールパターンを有するΦ３００ｍｍウェハーを用いてＣｕ配線膜の形成を行った。
　まず、Ｃａｔ－ＡＬＤ法（原料：ＴｉＣｌ４、成膜温度：３５０℃、成膜圧力：数Ｐａ～数十Ｐａ）によりＴｉＮバリア膜を３ｎｍ形成した。ＡＬＤ－ＴｉＮバリア膜の形成後に大気暴露し、次いで実施例１記載の方法に従って、Ｈ２－ＮＨ３還元Ｃｏ膜を３ｎｍ形成し、再び大気暴露した後、ＣＶＤ法（成膜温度：２００℃、成膜圧力：５００Ｐａ）によりＣｕ膜を１００ｎｍ形成した。その後、２５０℃で１時間加熱処理を行った。その結果、ＳＥＭ写真から明らかなように、Ｃｕ膜中にボイドが生じることもなく、ホールの中に隙間なくＣＶＤ－Ｃｕ膜が埋め込まれていた。
　また、Ｃｕ膜をＰＶＤ法（成膜温度：－２０℃、成膜圧力：０．５Ｐａ）により形成した場合も、Ｃｕ膜形成後の加熱処理を、２００℃及び３００℃でそれぞれ１時間行った場合も、上記と同様に、Ｃｕ膜中にボイドが生じることもなく、ホールの中に隙間なくＣＶＤ－Ｃｕ膜が埋め込まれていた。
　さらに、上記Ｃｏ膜形成後に大気暴露せずに、真空一貫でＣＶＤ－Ｃｕ膜を形成した場合も、上記と同様に、Ｃｕ膜中にボイドが生じることもなく、ホールの中に隙間なくＣＶＤ－Ｃｕ膜が埋め込まれていた。
　本実施例では、３００ｍｍΦＳｉ基材上にＳｉＯ２膜を形成し、そのＳｉＯ２膜上に、有機金属材料としてＣｏ（ｔＢｕ－Ｅｔ－Ｅｔ－ａｍｄ）２を供給し、還元ガスとして２００ｓｃｃｍのＨ２ガスと１００ｓｃｃｍのＮＨ３ガスとを供給して、ＣＶＤ法により、成膜圧力：２００Ｐａ、基材温度（成膜温度）：１８０～３５０℃の条件で、Ｃｏ膜を形成し、基材温度と成膜速度との関係を検討した。上記成膜プロセスにおいて、１００ｓｃｃｍのＡｒガスを同時に流した。かくして得られた結果を図１０に示す。図１０において、横軸は基材温度（ウェハ温度）であり、縦軸は成膜速度（ｎｍ／ｍｉｎ）である。図１０から明らかなように、成膜速度は、基材温度の増加と共に増加することが分かる。
　また、上記のようにして形成されたＣｏ膜の抵抗率を公知の方法により測定し、得られた結果を図１１に示す。図１１において、横軸は基材温度（ウェハ温度）（℃）であり、縦軸は抵抗率（μΩｃｍ）である。図１１から明らかなように、成膜温度が低いとＣｏ膜の抵抗率が増加することが分かる。３５０℃では、図示していないが、９５０μΩｃｍであった。成膜温度の低い領域で抵抗率が増加する原因は、Ｃｏ（ｔＢｕ－Ｅｔ－Ｅｔ－ａｍｄ）２に含まれるＮ（窒素）がＣｏ膜中に含まれるためであることがＡＥＳによる膜組成分析から確認された。一方、成膜温度が高くなるにつれて再度、抵抗率が増加する原因は、Ｃｏ（ｔＢｕ－Ｅｔ－Ｅｔ－ａｍｄ）２に含まれるＣ（炭素）がＣｏ膜中に混入するためであることがＡＥＳによる膜組成分析から確認された。
　かくして、図１０及び１１から明らかなように、成膜速度及び抵抗率の観点からみれば、成膜温度は１８０～４００℃、好ましくは１８０～３００℃、より好ましくは２００～３００℃である。成膜温度は、量産装置を考慮すれば、低い方が扱いやすいが、成膜温度が低すぎると得られたＣｏ膜の抵抗率が増加してしまう傾向があるので、目的に合わせてそのバランスを取る必要がある。実際のデバイスでは、３ｎｍ～１０ｎｍ程度の膜厚が要求される場合が多いことを考慮すると、１８０℃未満では成膜速度が遅すぎて実用的ではない。また、成膜速度及び抵抗率の点から見れば、成膜温度は１８０～３００℃が好ましく、２３０～３００℃がより好ましい。
　本実施例では、還元ガスとしてＨ２ガス及びＮＨ３ガスを用いて実験を行ったが、ＮＨ３ガスの代わりに上記した本発明の他の還元ガスを用いた場合も、同様の結果が得られることは確認されている。
　本実施例では、３００ｍｍφＳｉ基材上にＳｉＯ２膜を形成し、そのＳｉＯ２膜上に、有機金属材料としてＣｏ（ｔＢｕ－Ｅｔ－Ｅｔ－ａｍｄ）２を供給し、還元ガスとして２００ｓｃｃｍのＨ２ガスと１００ｓｃｃｍのＮＨ３ガスとを供給して、ＣＶＤ法により、成膜圧力：５０～１５００Ｐａ、基材温度（成膜温度）：２５０℃の条件で、Ｃｏ膜を形成し、成膜圧力と成膜速度との関係を検討した。上記成膜プロセスにおいて、１００ｓｃｃｍのＡｒガスを同時に流した。
　かくして得られた結果を図１２に示す。図１２において、横軸は成膜圧力（Ｐａ）であり、縦軸は成膜速度（ｎｍ／ｍｉｎ）である。図１２から明らかなように、成膜速度は、成膜圧力の増加と共に増加することが分かる。また、成膜圧力１００Ｐａ、５００Ｐａ及び１０００Ｐａの場合について、得られたＣｏ膜の表面モフォロジーを観察するために、図１３（ａ）～（ｃ）にＳＥＭ写真を示す。図１２及び１３から明らかなように、成膜圧力５０Ｐａでは成膜速度が０．５ｎｍ／ｍｉｎを切ってしまい、実用化の下限ではあるが、さらに５０Ｐａ未満であると、成膜速度が低くなりすぎ、量産装置としては好ましくない傾向がある。量産装置を考えると１００Ｐａ以上が好ましく、また、１０００Ｐａを超えると、得られるＣｏ膜の表面がかなり荒れてくる傾向があり、膜として使い難くなり、好ましくない。
　上記Ｃｏ膜の形成後、加熱してシリサイド化したところ、膜の表面粗さとシリサイドのミクロな均一性が比例関係にあることが分かった。このことからも、成膜圧力１０００Ｐａを超えると膜表面が荒くなり、本発明の目的では使用できなくなる。
　本実施例では、３００ｍｍΦＳｉ基材上にＳｉＯ２膜を形成し、そのＳｉＯ２膜上に、有機金属材料としてＣｏ（ｔＢｕ－Ｅｔ－Ｅｔ－ａｍｄ）２を供給し、還元ガスとしてＨ２ガス＋ＮＨ３ガス８００ｓｃｃｍを供給して、ＣＶＤ法により、成膜圧力：２００Ｐａ、基材温度（成膜温度）：２５０℃、成膜時間：８分の条件で、Ｃｏ膜を形成し、還元ガスの供給割合と成膜速度（８分成膜時の膜厚（ｎｍ））及び抵抗率（μΩｃｍ）との関係を検討した。上記成膜プロセスにおいて、１００ｓｃｃｍのＡｒガスを同時に流した。
　かくして得られた結果を図１４及び１５に示す。図１４において、横軸は還元ガスの供給割合（Ｈ２／（Ｈ２＋ＮＨ３）：流量％）であり、縦軸は８分成膜時の膜厚（ｎｍ）である。また、図１５において、横軸は還元ガスの供給割合（Ｈ２／（Ｈ２＋ＮＨ３）：流量％）であり、縦軸は抵抗率（μΩｃｍ）である。図１４及び１５から明らかなように、膜厚及び抵抗率の点から判断して、還元ガスの供給割合は、流量基準で、４０％≦（Ｈ２／（Ｈ２＋ＮＨ３）≦８０％の範囲において所望の膜厚及び抵抗率が得られることが分かる。供給割合が４０％未満で８０％を超えると、膜厚は減少する傾向があり、また、抵抗率は高くなる傾向がある２００μΩｃｍ程度以下の抵抗率が得られるのは上記した範囲内である。２００μΩｃｍ程度以下であれば、Ｃｏ膜上に直接Ｃｕをメッキすることが可能である。
　本実施例では、還元ガスとしてＨ２ガス及びＮＨ３ガスを用いて実験を行ったが、ＮＨ３ガスの代わりに上記した本発明の他の還元ガスを用いた場合についても、同様の結果が得られることは確認されている。
　本発明によれば、得られたＣｏ膜は、Ｃｏの核生成時間の短縮や、Ｃｏ膜の低抵抗化、表面モフォロジーの改善、低温成膜が可能となり、半導体デバイス作製工程においてスループットの向上をもたらし、Ｃｏ膜の使用温度領域を広げることで、微細パターン加工においてＣｏ膜を密着層、シリサイド膜、キャップ膜として利用できるので、本発明は、半導体デバイス技術分野において利用可能である。
　また、本発明によれば、半導体デバイス作製プロセスにおいて、Ｃｏ膜とバリア膜との積層膜を下地膜として用いることにより、Ｃｕ配線膜と下地膜との密着性が極めて良好になり、ボイドが生じない極めて良好なＣｕ配線膜を形成することができ、耐ＳＭや耐ＥＭといった配線信頼性が向上するので、本発明は、半導体デバイス技術分野において利用可能である。
１０１　基板　　　　　　　　　　　　　　１０２　バリア膜
１０３　ＰＶＤ－シード膜　　　　　　　　１０４　Ｃｕ膜
２０１　基板　　　　　　　　　　　　　　２０２　ＴｉＮバリア膜
２０３　ＣＶＤ－Ｃｕ膜　　　　　　　　　９０１　Ｔｉ膜
９０２　Ｃｏ膜　　　　　　　　　　　　　９０３　Ｃｕ

Claims (29)

  1. 　下地としてのＳｉＯ２膜又はバリア膜からなる基材表面上に、コバルトアルキルアミジナート、並びに還元ガスとして、Ｈ２ガスと、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスとを組み合わせたガス、又は還元ガスとして、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスを供給してＣｏ膜を形成することを特徴とするＣｏ膜の形成方法。
  2. 　前記バリア膜が、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、又はシリサイドからなる膜であることを特徴とする請求項１に記載のＣｏ膜の形成方法。
  3. 　前記シリサイド膜が、ＣｏＳｉ２、ＴｉＳｉ２、ＮｉＳｉ２、又はＷＳｉであることを特徴とする請求項２に記載のＣｏ膜の形成方法。
  4. 　前記コバルトアルキルアミジナートが、Ｃｏ（ｔＢｕ－Ｅｔ－Ｅｔ－ａｍｄ）２であることを特徴とする請求項１～３のいずれか１項に記載のＣｏ膜の形成方法。
  5. 　前記Ｃｏ膜を形成する際の成膜温度が、１８０～４００℃であることを特徴とする請求項１～４のいずれか１項に記載のＣｏ膜の形成方法。
  6. 　前記Ｃｏ膜を形成する際の成膜圧力が５０～１０００Ｐａであることを特徴とする請求項１～５のいずれか１項に記載のＣｏ膜の形成方法。
  7. 　前記Ｈ２と、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガス（第２還元ガスと称す）との供給割合を、流量基準で、４０％≦Ｈ２／（Ｈ２＋第２還元ガス）≦８０％の範囲内とすることを特徴とする請求項１～６のいずれか１項に記載のＣｏ膜の形成方法。
  8. 　前記供給される際のコバルトアルキルアミジナートの温度が、６５～８０℃であることを特徴とする請求項１～７のいずれか１項に記載のＣｏ膜の形成方法。
  9. 　前記コバルトアルキルアミジナートと還元ガスとの供給前に基材表面をＮＨ３ガスで前処理することを特徴とする請求項１～８のいずれか１項に記載のＣｏ膜の形成方法。
  10. 　前記コバルトアルキルアミジナートと還元ガスとの供給時に、Ａｒ又はＮ２を同時に供給することを特徴とする請求項１～９のいずれか１項に記載のＣｏ膜の形成方法。
  11. 　下地としてのＳｉＯ２膜又はバリア膜からなる基材表面上に、コバルトアルキルアミジナートと、還元ガスとしてのＨ２及びＮＨ３とを供給し、ＣＶＤ法により、成膜温度１８０～４００℃でＣｏ膜を形成することを特徴とするＣｏ膜の形成方法。
  12. 　前記Ｃｏ膜を形成する際の成膜圧力が５０～１０００Ｐａであることを特徴とする請求項１１記載のＣｏ膜の形成方法。
  13. 　前記Ｈ２及びＮＨ３の供給割合を、流量基準で、４０％≦Ｈ２／（Ｈ２＋ＮＨ３）≦８０％の範囲内とすることを特徴とする請求項１１又は１２に記載のＣｏ膜の形成方法。
  14. 　前記供給される際のコバルトアルキルアミジナートの温度が、６５～８０℃であることを特徴とする請求項１１～１３のいずれか１項に記載のＣｏ膜の形成方法。
  15. 　前記コバルトアルキルアミジナートと、還元ガスとしてのＨ２及びＮＨ３との供給前に基材表面をＮＨ３ガスで前処理することを特徴とする請求項１１～１４のいずれか１項に記載のＣｏ膜の形成方法。
  16. 　前記コバルトアルキルアミジナートと、還元ガスとしてのＨ２及びＮＨ３との供給時に、Ａｒ又はＮ２を同時に供給することを特徴とする請求項１１～１５のいずれか１項に記載のＣｏ膜の形成方法。
  17. 　前記バリア膜が、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、又はＣｏＳｉ２、ＴｉＳｉ２、ＮｉＳｉ２、及びＷＳｉから選ばれたシリサイドからなる膜であることを特徴とする請求項１１～１６のいずれか１項に記載のＣｏ膜の形成方法。
  18. 　前記コバルトアルキルアミジナートが、Ｃｏ（ｔＢｕ－Ｅｔ－Ｅｔ－ａｍｄ）２であることを特徴とする請求項１１～１７のいずれか１項に記載のＣｏ膜の形成方法。
  19. 　ホール又はトレンチが形成されている基材上にＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、及びシリサイドから選ばれたバリア膜又はＳｉＯ２膜を形成した後、その上に、コバルトアルキルアミジナート、並びに還元ガスとして、Ｈ２ガスと、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスとを組み合わせたガス、又は還元ガスとして、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスを供給してＣｏ膜を形成し、このＣｏ膜が表面に形成されたホール又はトレンチ内をＣｕ膜で埋め込んだ後、３５０℃以下の温度で加熱処理することによりＣｕ配線膜を形成することを特徴とするＣｕ配線膜の形成方法。
  20. 　ホール又はトレンチが形成されている基材上にＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、及びシリサイドから選ばれたバリア膜又はＳｉＯ２膜を形成した後、その上に、コバルトアルキルアミジナート、並びに還元ガスとして、Ｈ２ガスと、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスとを組み合わせたガス、又は還元ガスとして、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスを供給してＣｏ膜を形成し、このＣｏ膜上にシード膜としてＣｕ膜を形成し、次いで該シード膜が表面に形成されたホール又はトレンチ内をメッキ法によりＣｕ膜で埋め込んだ後、３５０℃以下の温度で加熱処理することによりＣｕ配線膜を形成することを特徴とするＣｕ配線膜の形成方法。
  21. 　ホール又はトレンチが形成されている基材上にバリア膜を形成した後に大気暴露し、次いでバリア膜上に、コバルトアルキルアミジナート、並びに還元ガスとして、Ｈ２ガスと、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスとを組み合わせたガス、又は還元ガスとして、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスを供給してＣｏ膜を形成した後に大気暴露し又は大気暴露せずに、このＣｏ膜が表面に形成されたホール又はトレンチ内をＣｕ膜で埋め込んだ後、３５０℃以下の温度で加熱処理することによりＣｕ配線膜を形成することを特徴とするＣｕ配線膜の形成方法。
  22. 　ホール又はトレンチが形成されている基材上にバリア膜を形成した後に大気暴露し、次いでバリア膜上に、コバルトアルキルアミジナート、並びに還元ガスとして、Ｈ２ガスと、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスとを組み合わせたガス、又は還元ガスとして、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガスを供給してＣｏ膜を形成した後に大気暴露し又は大気暴露せずに、このＣｏ膜上にシード膜としてＣＶＤ－Ｃｕ膜又はＰＶＤ－Ｃｕ膜を形成し、次いで該シード膜が表面に形成されたホール又はトレンチ内をメッキ法によりＣｕ膜で埋め込んだ後、３５０℃以下の温度で加熱処理することによりＣｕ配線膜を形成することを特徴とするＣｕ配線膜の形成方法。
  23. 　前記Ｃｏ膜の形成が、コバルトアルキルアミジナートと、還元ガスとしてのＨ２及びＮＨ３とを供給し、ＣＶＤ法により、成膜温度１８０～４００℃で実施されることを特徴とする請求項１９～２２のいずれか１項に記載のＣｕ配線膜の形成方法。
  24. 　前記Ｃｏ膜を形成する際の成膜圧力が５０～１０００Ｐａであることを特徴とする請求項１９～２３のいずれか１項に記載のＣｕ配線膜の形成方法。
  25. 　前記Ｈ２及びＮＨ３の供給割合を、流量基準で、４０％≦Ｈ２／（Ｈ２＋ＮＨ３）≦８０％の範囲内とすることを特徴とする請求項２３に記載のＣｕ配線膜の形成方法。
  26. 　前記供給される際のコバルトアルキルアミジナートの温度が、６５～８０℃であることを特徴とする請求項１９～２５のいずれか１項に記載のＣｕ配線膜の形成方法。
  27. 　前記コバルトアルキルアミジナートと還元ガスとの供給前に基材表面をＮＨ３ガスで前処理することを特徴とする請求項１９～２６のいずれか１項に記載のＣｕ配線膜の形成方法。
  28. 　前記コバルトアルキルアミジナートと還元ガスとの供給時に、Ａｒ又はＮ２を同時に供給することを特徴とする請求項１９～２７のいずれか１項に記載のＣｕ配線膜の形成方法。
  29. 　前記加熱処理が、２５０～３５０℃で行われることを特徴とする請求項１９～２８のいずれか１項に記載のＣｕ配線膜の形成方法。
PCT/JP2010/065063 2009-09-02 2010-09-02 Ｃｏ膜の形成方法及びＣｕ配線膜の形成方法 WO2011027834A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/393,790 US8809193B2 (en) 2009-09-02 2010-09-02 Method for the formation of Co film and method for the formation of Cu interconnection film
JP2011529944A JPWO2011027834A1 (ja) 2009-09-02 2010-09-02 Ｃｏ膜の形成方法及びＣｕ配線膜の形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-202891 2009-09-02
JP2009202891 2009-09-02

Publications (1)

Publication Number Publication Date
WO2011027834A1 true WO2011027834A1 (ja) 2011-03-10

Family

ID=43649368

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/065063 WO2011027834A1 (ja) 2009-09-02 2010-09-02 Ｃｏ膜の形成方法及びＣｕ配線膜の形成方法

Country Status (5)

Country Link
US (1) US8809193B2 (ja)
JP (1) JPWO2011027834A1 (ja)
KR (1) KR20120046786A (ja)
TW (1) TW201125028A (ja)
WO (1) WO2011027834A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013051670A1 (ja) * 2011-10-07 2013-04-11 気相成長株式会社 コバルト系膜形成方法、コバルト系膜形成材料、及び新規化合物
JP2013104100A (ja) * 2011-11-14 2013-05-30 Taiyo Nippon Sanso Corp 金属薄膜の成膜方法および金属薄膜成膜用原料
JP2014101564A (ja) * 2012-11-21 2014-06-05 Ulvac Japan Ltd コバルト膜の形成方法
JP2016046532A (ja) * 2014-08-21 2016-04-04 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ コバルトの間隙をボイドなしで充填する方法及び装置
WO2017056242A1 (ja) * 2015-09-30 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
JP2019106549A (ja) * 2012-03-28 2019-06-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ シームレスのコバルト間隙充填を可能にする方法
JP2020021802A (ja) * 2018-07-31 2020-02-06 株式会社アルバック Ｃｏ膜製造方法
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10916434B2 (en) 2015-05-18 2021-02-09 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US11075115B2 (en) 2009-08-04 2021-07-27 Novellus Systems, Inc. Tungsten feature fill
US11410883B2 (en) 2009-08-04 2022-08-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11901227B2 (en) 2014-09-30 2024-02-13 Lam Research Corporation Feature fill with nucleation inhibition
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6008682B2 (ja) * 2012-10-05 2016-10-19 大陽日酸株式会社 気相成長装置用配管のクリーニング方法
WO2015047731A1 (en) 2013-09-27 2015-04-02 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365502B1 (en) * 1998-12-22 2002-04-02 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
JP2003133377A (ja) * 2001-08-14 2003-05-09 Oki Electric Ind Co Ltd 多層配線構造の検査パターン、検査パターンを備えた半導体装置、半導体装置の検査方法、及び半導体装置の検査システム
JP2005086185A (ja) * 2003-09-11 2005-03-31 Tokyo Electron Ltd 成膜方法
JP2006511716A (ja) * 2002-11-15 2006-04-06 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ 金属アミジナートを用いる原子層の析出
JP2009130288A (ja) * 2007-11-27 2009-06-11 Ulvac Japan Ltd 薄膜形成方法
WO2009088522A2 (en) * 2007-04-09 2009-07-16 President And Fellows Of Harvard College Cobalt nitride layers for copper interconnects and methods for forming them

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627995B2 (en) 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
KR100413482B1 (ko) 2001-06-12 2003-12-31 주식회사 하이닉스반도체 화학적 강화제(ｃｅ) 처리 챔버
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
KR101076927B1 (ko) 2004-06-25 2011-10-26 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 구조 및 그 형성방법
JP2006299407A (ja) 2005-03-23 2006-11-02 Tokyo Electron Ltd 成膜方法、成膜装置およびコンピュータ読取可能な記憶媒体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365502B1 (en) * 1998-12-22 2002-04-02 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
JP2003133377A (ja) * 2001-08-14 2003-05-09 Oki Electric Ind Co Ltd 多層配線構造の検査パターン、検査パターンを備えた半導体装置、半導体装置の検査方法、及び半導体装置の検査システム
JP2006511716A (ja) * 2002-11-15 2006-04-06 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ 金属アミジナートを用いる原子層の析出
JP2005086185A (ja) * 2003-09-11 2005-03-31 Tokyo Electron Ltd 成膜方法
WO2009088522A2 (en) * 2007-04-09 2009-07-16 President And Fellows Of Harvard College Cobalt nitride layers for copper interconnects and methods for forming them
JP2009130288A (ja) * 2007-11-27 2009-06-11 Ulvac Japan Ltd 薄膜形成方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410883B2 (en) 2009-08-04 2022-08-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11075115B2 (en) 2009-08-04 2021-07-27 Novellus Systems, Inc. Tungsten feature fill
CN103874781A (zh) * 2011-10-07 2014-06-18 气相成长株式会社 钴基膜形成方法、钴基膜形成材料和新型化合物
JPWO2013051670A1 (ja) * 2011-10-07 2015-03-30 気相成長株式会社 コバルト系膜形成方法、コバルト系膜形成材料、及び新規化合物
WO2013051670A1 (ja) * 2011-10-07 2013-04-11 気相成長株式会社 コバルト系膜形成方法、コバルト系膜形成材料、及び新規化合物
US9428835B2 (en) 2011-10-07 2016-08-30 Gas-Phase Growth Ltd. Cobalt base film-forming method, cobalt base film-forming material, and novel compound
JP2013104100A (ja) * 2011-11-14 2013-05-30 Taiyo Nippon Sanso Corp 金属薄膜の成膜方法および金属薄膜成膜用原料
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
JP2019106549A (ja) * 2012-03-28 2019-06-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ シームレスのコバルト間隙充填を可能にする方法
JP2014101564A (ja) * 2012-11-21 2014-06-05 Ulvac Japan Ltd コバルト膜の形成方法
JP2016046532A (ja) * 2014-08-21 2016-04-04 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ コバルトの間隙をボイドなしで充填する方法及び装置
US11901227B2 (en) 2014-09-30 2024-02-13 Lam Research Corporation Feature fill with nucleation inhibition
US10916434B2 (en) 2015-05-18 2021-02-09 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US10410870B2 (en) 2015-09-30 2019-09-10 Kokusa Electric Corporation Method of manufacturing semiconductor device
CN107924829B (zh) * 2015-09-30 2021-07-23 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
CN107924829A (zh) * 2015-09-30 2018-04-17 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置及记录介质
JPWO2017056242A1 (ja) * 2015-09-30 2018-04-05 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
WO2017056242A1 (ja) * 2015-09-30 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US11355345B2 (en) 2016-08-16 2022-06-07 Lam Research Corporation Method for preventing line bending during metal fill process
JP2020021802A (ja) * 2018-07-31 2020-02-06 株式会社アルバック Ｃｏ膜製造方法
JP7164349B2 (ja) 2018-07-31 2022-11-01 株式会社アルバック Ｃｏ膜製造方法
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill

Also Published As

Publication number Publication date
JPWO2011027834A1 (ja) 2013-02-04
KR20120046786A (ko) 2012-05-10
US20130023116A1 (en) 2013-01-24
TW201125028A (en) 2011-07-16
US8809193B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
WO2011027834A1 (ja) Ｃｏ膜の形成方法及びＣｕ配線膜の形成方法
TW495801B (en) Semiconductor device fabricating method and system for carrying out the same
US20050124154A1 (en) Method of forming copper interconnections for semiconductor integrated circuits on a substrate
TWI374482B (ja)
JP5593320B2 (ja) Ｃｏ膜の形成方法
JP5141683B2 (ja) 半導体装置の製造方法
JP2006028572A (ja) 薄膜形成方法
JP2004525510A (ja) 拡散バリアを有する銅の配線構造
JP2009206472A (ja) 半導体装置の製造方法、半導体装置、電子機器、半導体製造装置及び記憶媒体
TW201029185A (en) Thin-film transistor and thin-film transistor intermediate
JP2010037622A (ja) 無電解置換めっきにより銅薄膜を形成しためっき物
JP5300156B2 (ja) 無電解めっきにより銅薄膜を形成しためっき物
TWI384552B (zh) 基板及其製造方法
JP5371783B2 (ja) バリア層上にルテニウム電気めっき層を有するｕｌｓｉ微細配線部材
TWI803510B (zh) 用於銅互連件之晶種層
JP5377489B2 (ja) Ｃｕ配線膜の形成方法
JPH10144627A (ja) 導電性拡散障壁層の付着法
TWI408749B (zh) 基板及其製造方法
JP2004179605A (ja) アルミニウム金属配線形成方法
JP2000200762A (ja) 半導体装置の製造方法及び半導体製造装置
JP3868043B2 (ja) タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法
JP2004014626A (ja) シード膜及びその形成方法、Ｃｕ配線及びその形成方法、半導体装置及びその製造方法、並びに半導体装置の製造装置。
JP2009044056A (ja) 銅膜作製方法
JPWO2017199767A1 (ja) Ｃｕ膜の形成方法
JP2013258183A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10813782

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011529944

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20127008154

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 10813782

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13393790

Country of ref document: US