TW201125028A - Method for forming co film and method for forming cu wiring film - Google Patents

Method for forming co film and method for forming cu wiring film Download PDF

Info

Publication number
TW201125028A
TW201125028A TW099129688A TW99129688A TW201125028A TW 201125028 A TW201125028 A TW 201125028A TW 099129688 A TW099129688 A TW 099129688A TW 99129688 A TW99129688 A TW 99129688A TW 201125028 A TW201125028 A TW 201125028A
Authority
TW
Taiwan
Prior art keywords
film
cobalt
gas
forming
copper
Prior art date
Application number
TW099129688A
Other languages
English (en)
Inventor
Shoichiro Kumamoto
Satoru Toyoda
Harunori Ushikawa
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW201125028A publication Critical patent/TW201125028A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

201125028 六、發明說明： 【發明所屬之技術領域】 本發明，係有關於鈷膜之形成方法以及銅配線膜之形 成方法，特別是有關於在半導體裝置之製造製程中，作爲 與基底層間之密著層而被使用的鈷膜之形成方法、以及將 藉由此方法所得到的鈷膜作爲密著層來具備的銅配線膜之 形成方法。 【先前技術】 在現今之銅配線膜形成製程中，係將PVD-阻障膜（例 如PVD-Ti膜或者是Ta膜）和PVD-種晶膜（PVD-銅膜）以 一貫真空（in-situ )來形成，之後，進行銅電鍍工程、 CMP工程。但是，由於近年之配線的細微化，在裝置節點 3 2nm世代之後，PVD膜之晶圓邊緣的非對稱性或者是懸垂 (overhang )係變得顯著，並有著在電鍍工程中而產生空 洞（void )的問題。 於此，所謂PVD-阻障膜，係指藉由PVD法所形成之阻 障膜，所謂PVD-種晶膜，係指藉由PVD法所形成之種晶膜 。以下所記載之PVD(CVD)-銅膜、ALD-阻障膜、CVD (ALD )-鈷膜，係分別指藉由PVD、CVD、ALD所形成之 各膜。 例如’如同圖1 ( a )以及（b )中所示一般，若是在 被形成於設置有Φ32ηιη之孔或者是溝渠的基板1〇1上之阻 障膜102之上’形成pVD-種晶膜1〇3 ( PVD-銅膜），則孔 201125028 或者是溝渠之上部會產生懸垂（A部分）並使孔等之開口 部變得狹窄，而當接著藉由電鍍工程來將孔等之內部以銅 膜104來作塡埋時’電鍍液係會成爲難以進入至內部，並 且’銅膜與阻障膜之間的密著性亦並不佳，故而，隨著銅 膜之被埋入，銅膜係會被吸起，而有著在銅膜中產生空洞 (B部分）的問題。又，如同圖1 (c)以及（d)中所示一 般’在孔等之側面處，係無法均一地對稱性形成P V D -種晶 膜1 〇 3 ( C部分），而，起因於此阻障膜之非對稱性，在後 續之電鍍工程中所被埋入了的銅膜104之中，係亦會有產 生空洞（D部分）之問題。 藉由ALD法或者是CVD法所形成之阻障膜以及CVD-銅 膜，由於係並不會有非對稱性或者是懸垂的問題，因此， 係嘗試有使用此2種的製程來形成銅配線膜之方法（例如 ，參考專利文獻1 )。但是，此情況下之問題點，係在於 :由於CVD-銅膜與身爲其之基底膜的ALD-阻障膜之間的 密著性係爲低，因此，會有在銅膜中產生空洞的情況。故 而，現今係尙未被實用化。 例如，如圖2 ( a )以及（b )中所示一般，當在被設 置於基板201上之孔或者是溝渠內，藉由ALD法來形成TiN 阻障膜（ALD-TiN阻障膜）202，之後’將孔等之內部藉 由CVD-銅膜203而作了塡埋的情況時，在銅膜內部，係會 產生空洞（A部分）《圖2(a)，係爲藉由CVD-銅膜203 而作了塡埋的狀態下之基板剖面的SEM照片，圖2 ( b )， 係爲其之模式圖。 -6 - 201125028 爲了將如同上述一般之起因於CVD-銅膜與身爲 基底膜的ALD-阻障膜之間的密著性不佳所產生的銅膜 空洞消除，並對於阻障性/密著性作改善，係開始嘗 用覆蓋性爲佳且在薄膜下係爲低電阻之鈷膜，而，由 法或者是ALD法所進行之鈷膜之成膜技術的開發，係 當務之急。針對鈷膜，不僅是在銅配線膜之領域中， 是在矽化層或者是帽層之領域中，亦同樣的對於覆蓋 之鈷膜的要求曰益提升。 相對於此，在由先前技術所進行之使用包含有鈷 之有機金屬材料並藉由CVD法所得到之鈷膜的情況時 如’參考專利文獻2 )，鈷核之成長時間，係爲20分 爲長，又，鈷核之成長速度，係爲1 nm /分而爲慢， ，亦有著C之雜質濃度爲30%而爲多等等的問題。 〔先前技術文獻〕 〔專利文獻〕 〔專利文獻1〕日本特開2003-055769號公報 〔專利文獻2〕日本特開2006-299407號公報 【發明內容】 〔發明所欲解決之課題〕 本發明之課題，係在於對上述之先前技術的問題 解決，其目的’係在於提供一種：使用特定之還原氣 藉由CVD法等而形成鈷膜之方法、以及在半導體製造 其之 中之 試利 C VD 成爲 就算 性高 與胺 (例 鐘而 並且 點作 體來 製程 201125028 中，作爲能夠使其與銅配線膜間之密著性作提升的密著層 (基底膜）而使用鈷膜之銅配線膜之形成方法。 〔用以解決課題之手段〕 本發明之鈷膜之形成方法的第1發明，其特徵爲：係 在作爲基底之由Si 02膜或者是阻障膜所成的基材表面上， 供給烷基脒基鈷；和作爲還原氣體之將心氣體與由NH3、 N2H4、NH(CH3)2、N2H3CH以及N2中所選擇之至少一種之 氣體作了組合的氣體、或者是作爲還原氣體之由NH3、 N2H4、NH(CH3)2、N2H3CH以及N2*所選擇之至少一種的 氣體，來形成鈷膜。 如同上述一般，藉由作爲還原氣體，而代替先前技術 之心氣體或者是除了該H2氣體之外更進而使用上述之由 NH3、N2H4、NH(CH3)2、N2H3CH以及N2中所選擇之至少一 種的氣體，來設定所期望之成膜條件，係成爲能夠抑制鈷 之核生成時間、控制鈷膜之成長速度、改善表面形態（ morphology)、抑制雜質濃度，並成爲低電阻化，而使鈷 膜成爲能夠作爲在半導體裝置之細微圖案中的密著層來作 利用。 在上述鈷膜之形成方法的第1發明中，係具備有下述 特徵：亦即是，阻障膜，係爲由Ti、TiN、Ta、TaN、W、 WN或者是矽化物所成之膜。 在上述鈷膜之形成方法的第1發明中，係具備有下述 特徵：亦即是，矽化物膜，係爲CoSi2、TiSi2、NiSi2或者 201125028 是 WSi。 在上述鈷膜之形成方法的第1發明中，係具備有下述 特徵：亦即是，烷基脒基鈷，係爲Co(tBu-Et-Et-amd)2。 在上述鈷膜之形成方法的第1發明中，係具備有下述 特徵：亦即是，形成鈷膜時之成膜溫度，係爲180〜400 °C 、較理想爲180〜300°C、更理想爲200〜300°C。 若是成膜溫度未滿1 8 0 °C，則有者鈷核之成長時間爲 長且鈷膜之成長速度爲慢之傾向，又，若是超過3 0 0 t， 則電阻率會有逐漸變高的傾向，而若是更進而超過400 t ’則雖然成膜速度係爲高，但是會有著電阻率亦會變高的 傾向。 在上述鈷膜之形成方法的第1發明中，係具備有下述 特徵：亦即是，形成鈷膜時之成膜壓力，係爲50〜lOOOPa 、較理想爲100〜lOOOPa。 若是成膜壓力未滿5 OPa，則成膜速度係有著變低的傾 向’作爲量產裝置’係並不理想，若是對於量產裝置作考 量，則係以1 〇 0 P a以上爲理想，又，若是超過1 〇 〇 〇 p a，則 所得到之鈷膜表面’會有變得相當粗糙之傾向，並成爲難 以作爲膜來使用。 在上述銅配線膜之形成方法的第1發明中，係具備有 下述特徵：亦即是，將當把H2、和由NH3、N2H4、NH(CH3)2 ' N2H3CH以及N2中所選擇之至少一種的氣體（稱爲第2還 原氣體）作了組合時’其兩者間之供給比例，以流量基準 而設爲40%s H2/ ( H2+第2還原氣體）$ 80%的範圍內。 201125028 若是上述供給比例爲未滿40%、且爲超過80%，則在8 分成膜時之膜厚（nm)會有變薄的傾向，而若是成爲1〇〇% (僅有I ) ’則膜係不會形成。又，關於電阻率（v Q cm )，若是爲未滿4 0 %，且爲超過8 0 %，則係有變高的傾向 〇 在上述鈷膜之形成方法的第1發明中，係具備有下述 特徵：亦即是，被作供給時之烷基脒基鈷的溫度，係爲65 〜8 0。(：。 若是上述烷基脒基鈷之供給溫度係爲未滿65 t，則係 無法得到充分之蒸氣壓，其結果，會有無法得到所期望之 成膜速度的傾向，又，若是超過80 °C，則化合物自身之變 性係會開始。 在上述鈷膜之形成方法的第1發明中，係具備有下述 特徵：亦即是，在供給烷基脒基鈷與還原氣體之前，係藉 由NH3氣體來對於基材表面進行前置處理。藉由此，係成 爲容易使鈷膜成長。 在上述鈷膜之形成方法的第1發明中，係具備有下述 特徵：亦即是，在供給烷基脒基鈷與還原氣體時，係亦同 時供給Ar或者是N2 » 如同上述一般，藉由亦同時供給Ar或者是N2，係能夠 使反應系統之分壓的控制成爲容易，並且，係成爲能夠抑 制鈷之核生成時間、控制鈷膜之成長速度、改善表面形態 (morphology )、抑制雜質濃度，並成爲低電阻化，而使 鈷膜成爲能夠利用在細微圖案中。 -10 - 201125028 本發明之銘膜之形成方法的第2發明，其特徵爲：在 作爲基底之由Si〇2膜或者是阻障膜所成的基材表面上，供 給院基脒基鈷和作爲還原氣體之以及NH3，並藉由CVD 法’而以成膜溫度1 8 0〜4 0 0 t、較理想爲1 8 0〜3 0 0 t '更 理想爲200〜3 00 °C，來形成鈷膜。
若是成膜溫度未滿1 8 0 °C，則有者鈷核之成長時間爲 長且鈷膜之成長速度爲慢之傾向，又，若是超過300 °C， 則電阻率會有逐漸變高的傾向，而若是更進而超過4 0 0 °C ’則雖然成膜速度係爲高，但是會有著電阻率亦會變高的 傾向。 在上述鈷膜之形成方法的第2發明中，係具備有下述 特徵：亦即是，形成鈷膜時之成膜壓力，係爲50〜1 000P a 、較理想爲100〜lOOOPa。 若是成膜壓力未滿50Pa，則成膜速度係有著變低的傾 向，作爲量產裝置，係並不理想，若是對於量產裝置作考 量，則係以1 〇〇Pa以上爲理想，又，若是超過lOOOPa，則 所得到之鈷膜表面，會有變得相當粗糙之傾向，並成爲難 以作爲膜來使用。 在上述鈷膜之形成方法的第2發明中，係具備有下述 特徵：亦即是，將作爲還原氣體之H2以及NH3之供給比例 ，以流量基準而設爲40%S H2/ ( H2+ NH3 ) $ 80%的範圍 內。 若是上述供給比例爲未滿40% '且爲超過80% ’則在8 分成膜時之膜厚（nm)會有變薄的傾向’而若是成爲1 00% -11 - 201125028 (僅有Η；；)，則膜係不會形成。又，關於電阻率（ )’若是爲未滿40% ’且爲超過80%，則係有變高 〇 在上述鈷膜之形成方法的第2發明中，係具備 特徵：亦即是’被作供給時之烷基脒基鈷的溫度， 〜8 0。(：。 若是上述烷基脒基鈷之供給溫度係爲未滿65 °C 無法得到充分之蒸氣壓，其結果，會有無法得到所 成膜速度的傾向，又，若是超過8 (TC，則變性係會 在上述鈷膜之形成方法的第2發明中，係具備 特徵：亦即是，在供給烷基脒基鈷與作爲還原氣體 及NH3之前，係藉由NH3氣體來對於基材表面進行 理。藉由此，係成爲容易使鈷膜成長。 在上述鈷膜之形成方法的第2發明中，係具備 特徵：亦即是，在供給烷基脒基鈷與作爲還原氣體 及^心時，係亦同時供給Ar或者是N2。 如同上述一般，藉由亦同時供給Ar或者是N2， 使反應系統之分壓的控制成爲容易，並且，係成爲 制鈷之核生成時間、控制鈷膜之成長速度、改善表 (morphology )、抑制雜質濃度，並成爲低電阻化 鈷膜成爲能夠利用在細微圖案中。 在上述鈷膜之形成方法的第2發明中，阻障膜 由 Ti、TiN、Ta、TaN、W、WN、或者是由 CoSi2、 NiSi2、WSi所選擇之矽化物所成之膜。 ^ Ω cm 的傾向 有下述 係爲65 ，則係 期望之 開始。 有下述 之⑴以 前置處 有下述 之H2以 係能夠 能夠抑 面形態 ，而使 ，係爲 TiSi2 、 -12- 201125028 在上述鈷膜之形成方法的第2發明中，係具備有下述 特徵：亦即是’烷基脒基鈷，係爲Co(tBu-Et-Et-amdh。 本發明之銅配線膜之形成方法的第1發明，其特徵爲 :係在被形成有孔或者是溝渠之基材上，形成由Ti、TiN 、Ta、TaN、W、WN以及矽化物所選擇之阻障膜或者是 Si 〇2膜’之後，於其上’供給烷基脒基鈷；和作爲還原氣 體之將H2氣體與由NH3、N2H4、NH(CH3)2、N2H3CH以及 N2中所選擇之至少一種之氣體作了組合的氣體、或者是作 爲還原氣體之由NH3、N2H4' NH(CH3)2、N2H3CH以及]^2中 所選擇之至少一種的氣體，來形成鈷膜，並將於表面處被 形成有此鈷膜之孔或者是溝渠內，藉由銅膜來作塡埋，之 後’藉由以3 5 0 °C以下、較理想係爲2 5 0〜3 5 0 °C之溫度來 進行加熱處理，而形成銅配線膜。 本發明之銅配線膜之形成方法的第2發明，其特徵爲 :係在被形成有孔或者是溝渠之基材上，形成由Ti、TiN 、Ta、TaN、W、WN以及矽化物所選擇之阻障膜或者是 Si 〇2膜，之後’於其上，供給烷基脒基鈷；和作爲還原氣 體之將H2氣體與由NH3、N2H4、nh(ch3)2、n2h3ch以及 N2中所選擇之至少一種之氣體作了組合的氣體、或者是作 爲還原氣體之由nh3、N2H4、NH(CH3)2、N2H3CH以及]^2中 所選擇之至少一種的氣體，來形成鈷膜，並在此鈷膜上， 作爲種晶膜而形成銅膜，接著，將於表面處被形成有該種 晶膜之孔或者是溝渠內，藉由電鍍法來以銅膜而作塡埋， 之後，藉由以3 5 0 °c以下、較理想係爲2 5 0〜3 5 0 °c之溫度 -13- 201125028 來進行加熱處理，而形成銅配線膜。 本發明之銅配線膜之形成方法的第3發明，其特徵爲 :係在被形成有孔或者是溝渠之基材上，形成阻障膜，之 後’進行大氣暴露’接著’在阻障膜上，供給烷基脒基鈷 ，和作爲還原氣體之將H2氣體與由NH3、N2H4、NHiCH3)2 、ΝζΗ/Η以及N2中所選擇之至少一種之氣體作了組合的 氣體、或者是作爲還原氣體之由NH3、N2H4、：NH(CH3)2、 NzHsCH以及N2中所選擇之至少一種的氣體，來形成鈷膜 ’之後，進行大氣暴露、或者是並不進行大氣暴露地，而 將於表面處被形成有此鈷膜之孔或者是溝渠內，藉由銅膜 來作塡埋’之後’藉由以350 t以下、較理想係爲250〜 3 5 0 °C之溫度來進行加熱處理，而形成銅配線膜。 本發明之銅配線膜之形成方法的第4發明，其特徵爲 :係在被形成有孔或者是溝渠之基材上，形成阻障膜，之 後’進行大氣暴露’接著’在阻障膜上，供給烷基脒基鈷 ;和作爲還原氣體之將h2氣體與由nh3、N2H4、NH(CH3)2 、N2H3CH以及N2中所選擇之至少一種之氣體作了組合的 氣體、或者是作爲還原氣體之由nh3、N2H4、nh(ch3)2、 NzHsCH以及N2中所選擇之至少—種的氣體，來形成鈷膜 ’之後’進行大氣暴露、或者是並不進行大氣暴露地，而 在此鈷膜上’作爲種晶膜而形成CVD-銅膜或者是pVD-銅 膜’接著’將於表面處被形成有該種晶膜之孔或者是溝渠 內’藉由電鍍法而以銅膜來作塡埋，之後，藉由以35〇«c 以下、較理想爲250〜3 50°C之溫度來進行加熱處理，而形 -14 - 201125028 成銅配線膜。 在上述銅配線膜之形成方法的第1〜4發 有下述特徵：亦即是，鈷膜之形成，係供給 作爲還原氣體之}12以及NH3，並藉由CVD法 度1 8 0〜4 0 0 °c、較理想爲1 8 0〜3 0 0 °C、更理 °C，而實施之。 在上述銅配線膜之形成方法的第1〜4發 有下述特徵：亦即是，形成鈷膜時之成膜壓 1 OOOPa ° 在上述銅配線膜之形成方法的第1〜4發 有下述特徵：亦即是，將作爲還原氣體之Η 給比例，以流量基準而設爲40%S H2/ ( ΝΗ 的範圍內。 在上述銅配線膜之形成方法的第1〜4發 有下述特徵：亦即是，被作供給時之烷基脒 係爲6 5〜8 0 °C。
在上述銅配線膜之形成方法的第1〜4發 有下述特徵：亦即是，在供給烷基脒基鈷與 ，係藉由NH3氣體來對於基材表面進行前置I 在上述銅配線膜之形成方法的第1〜4發 有下述特徵：亦即是，在供給烷基眯基鈷與 係亦同時供給Ar或者是N2。 在上述銅配線膜之形成方法的第1〜4發 有下述特徵：亦即是，前述加熱處理，係以 明中，係具備 烷基脒基鈷和 ，而以成膜溫 想爲200〜300 明中，係具備 力，係爲5 0〜 明中，係具備 2以及NH3之供 3 + H2 )各 80% 明中，係具備 基鈷的溫度， 明中，係具備 還原氣體之前 !理。 明中，係具備 還原氣體時， 明中，係具備 250 〜350 °C 來 -15- 201125028 進行。 又，在上述之由3丨02膜所成之基材中，係設爲亦包含 有Si02基材本身。 〔發明之效果〕 若依據本發明，則係成爲能夠縮短鈷之核生成時間、 使鈷膜低電阻化、改善表面形態（morphology )，並成爲 能夠作低溫成膜，在半導體裝置製作工程中，係能夠對於 產率之提升有所助益，並能夠藉由將鈷膜之使用溫度區域 擴廣，而使鈷膜能夠使用在細微加工中。並且，除了能夠 達成上述效果之外，藉由將鈷膜與阻障膜之層積膜作爲基 底膜來使用，由於銅配線膜與基底膜之間的密著性係成爲 極爲良好，因此，亦不會有在銅配線膜中而產生空洞的情 形，而能夠達成使耐SM、耐EM之類的配線信賴性提升的 效果。 又，若依據本發明，則能夠達成下述之效果：亦即是 ，在半導體裝置製作製程中，能夠形成被使用於密著層、 矽化物層、帽層中之鈷膜。 進而，若依據本發明，則能夠達成下述之效果：亦即 是，係能夠將鈷膜藉由CVD法、ALD法來形成，並且，係 能夠將其薄膜化，而成爲能夠在半導體裝置中而將鈷膜利 用在更多的工程中。 【實施方式】 -16 - 201125028 若依據本發明之鈷膜的形成方法之實施形態，則係將 作爲基底之Si02膜或者是由Ti、TiN、Ta、TaN、W、WN 以及矽化物所選擇之阻障膜作爲基材，並在該基材之表面 上，使用如同雙烷基脒基鈷一般之包含有鈷以及烷基脒基 (此烷基，係爲乙基、丁基）的有機金屬材料，以及作爲 用以將此有機金屬材料還原並形成鈷膜的還原氣體之由身 爲週知之還原氣體的NH3、N2H4、NH(CH3)2、N2H3CH以及 N2中所選擇之還原氣體或者是將H2以及前述還原氣體（於 該些之中，特別是以NH3爲理想）作了組合之氣體，而能 夠藉由CVD法或者是ALD法，在製程條件（例如，成膜壓 力：50〜lOOOPa;基材溫度（成膜溫度）：180〜400°C、 較理想爲180〜3 00 °C、更理想爲200〜3 00°C ;還原氣體（ 例如：N Η 3 )流量：1 0 0〜1 0 0 0 s c c m )的條件下，形成C V D (ALD )-鈷膜，藉由使用此種還原氣體，係成爲能夠抑制 鈷之核生成時間、控制鈷膜之成長速度、改善表面形態（ morphology)、抑制雜質濃度，並成爲低電阻化，而使鈷 膜之在細微圖案中的作爲密著層、矽化層、帽層之利用成 爲可能。 作爲上述之由烷基脒基鈷所成之有機金屬材料，例如 ’係可列舉出 Co(tBu-Et-Et-amd)2。 又，若依據本發明之銅配線膜的形成方法之理想實施 形態，則銅配線膜，係在被形成有孔或者是溝渠之基材上 ，藉由週知之方法而將由Ti、TiN、Ta、TaN、W、WN以 及矽化物所選擇之阻障膜或者是Si02膜形成爲特定之膜厚 -17- 201125028 ，之後，於其上，藉由CVD法或者是ALD法，在製程條件 (例如，成膜壓力：50〜lOOOPa ;基材溫度（成膜溫度） :· 180〜400 °C、較理想爲180〜300 °C、更理想爲200〜300 °C ;還原氣體（例如：NH3等）流量：100〜lOOOsccm)的 條件下，使用烷基脒基鈷；和由H2、nh3、n2h4、nh(ch3)2 、n2h3ch以及n2中所選擇之至少一種之還原氣體，而以 特定之膜厚來形成CVD-鈷膜或者是ALD-鈷膜，並將於表 面處被形成有此鈷膜之孔或者是溝渠內，藉由週知之製程 條件來以CVD-銅膜或者是PVD-銅膜作塡埋，又或是，在 如同上述一般所形成之CVD -鈷膜或者是ALD -鈷膜上，藉 由週知之製程條件來作爲種晶膜而以特定之膜厚來形成 CVD-銅膜或者是PVD-銅膜，之後，將於表面處被形成有 種晶膜之孔或者是溝渠內，藉由電鍍法來以週知之製程條 件而以銅膜來作塡埋，接著，藉由以3 5 0 °C以下之溫度、 較理想爲250〜3 50 °C之溫度、更理想爲250〜300°C之溫度 ’來以特定之時間進行加熱處理，而形成銅配線膜。於此 情況’被形成有孔或者是溝渠之基材，如果是S i Ο 2基材， 則係能夠在該基材上形成鈷膜。 從先前技術起，在先端裝置（Flash Memory )的領域 等之中’ Ti膜、TiN膜等係作爲銅配線膜之阻障膜（密著 層）而被使用’但是，本發明者們，係發現了：相較於Ti 膜' TiN膜，鈷膜之與銅配線膜間的密著性係更加優良。 如同上述之圖2中所示一般，如果並非爲適當之密著 層，則在先前技術之ALD-TiN膜之形成與由CVD-銅膜所致 -18- 201125028 之塡埋中，例如在φ 1 〇〇nm之孔的情況時，在孔內係會出 現有多數之空洞。此係因爲，由於CVD-銅膜與ALD-TiN膜 之間的密著性係爲差，因此，一部份的銅膜會從阻障膜而 剝離並凝集之故。另一方面，藉由將CVD-鈷膜或者是 ALD-鈷膜作爲密著層而挾持在ALD-TiN膜與CVD-銅膜之 間，銅膜之凝集現象係成爲不會產生，在銅膜中亦不會有 產生空洞的情況，而成爲能夠將孔內無空隙地作塡埋。 圖3(a-l)以及（b-Ι)，係爲在被形成於</>300mm之 基材上的氧化膜（S i Ο 2膜）1 0 0 n m上，經由P V D法而以週 知之製程條件來形成15nm之Ti膜，並於其上，藉由週知之 製程條件而形成了 1 0 0 〇 n m之C V D -銅膜的情況時，用以對 於剛成膜後（圖3 ( a-Ι ))與在成膜後而以3 5 0 °C來進行 了 1 〇分鐘之加熱後（圖3 ( b - 1 ))的情況下之T i膜與銅膜 間的界面狀態作觀察之剖面T E Μ照片。在剛成膜後，於T i 膜與銅膜之間，係觀察到約5 n m之邊界層。在進行了 E D X 分析之後，係得知：在此邊界層中，係包含有氧。又，在 成膜後而以35〇°C來進行了 1〇分鐘之加熱之後，在Ti膜與 銅膜之間係並未觀察到邊界層，在進行了 EDX分析之後， 係得知：相較於並未作加熱處理的情況，在此邊界層中， 係幾乎未包含氧。 對於如同上述一般所得到之基材，爲了對於T i膜與銅 膜間之密著性作檢討’而進行了週知之膠帶試驗，於圖3 (a-2 )以及圖3 ( b-2 )中’展示其結果。於圖3 ( ^ )所 示之基材的情況時’銅膜係剝離（例如，圖中之A部分） -19- 201125028 。可以想見，此係因爲Ti膜與銅膜間之邊界層使得Ti膜與 銅膜間之密著性有所劣化之故。另一方面，在圖3 ( b-1 ) 所示之基材的情況時，藉由35〇°C下之加熱處理，係成爲 不會觀察到邊界層。根據歐傑分析之結果，可以想見，此 係因爲，經由加熱處理，銅係在Ti膜中擴散並形成合金之 故。若是成爲此種狀態，則由於密著性係增加，因此，在 膠帶試驗中，銅膜亦成爲不會剝離（圖3(b-2))。 與上述相同的，在被形成於Φ3 00mm之基材上的氧化 膜（Si02膜）100nm上，經由CVD法而藉由週知之製程條 件來使用烷基脒基鈷與H2以及NH3而形成15nm之鈷膜，並 於其上，藉由週知之製程條件，而形成lOOOnm之CVD-銅 膜，接著，藉由25 (TC而進行了 10分鐘的加熱。針對剛成 膜後以及在成膜後而進行了加熱處理之後的情況，將此鈷 膜與銅膜之間的界面之剖面TEM照片，分別在圖4 ( a-1 ) 以及圖4 ( b-1 )中作展示，並將膠帶試驗之結果，分別在 圖4 ( a-2 )及圖4 ( b-2 )中作展示。於鈷膜之情況時，係 與Ti膜之情況相同的，而觀測到邊界層，但是，鈷膜之厚 度，係爲Ti膜之情況的約一半而爲2.6nm，而，膠帶試驗 之結果，係產生有銅膜之剝離。另一方面，藉由250 °C下 之10分鐘的加熱處理，銅與鈷係相互擴散並合金化，藉由 此，邊界層係消失。因此，在膠帶試驗中係並未產生銅膜 之剝離。如此這般，在250 °C之熱處理後所形成之銅配線 膜，由於銅配線膜與鈷膜間之密著性係極爲良好，因此， 並不會有在銅配線膜中而產生空洞的情況，而能夠將耐 -20- 201125028 S Μ、耐E Μ之內的配線信賴性提升。 如同由上述而可明顯得知一般，鈷膜，其邊界層相較 於T i膜，係變得更薄（約一半）’其結果，相較於T i膜的 情況時之加熱溫度3 5 0 °C，係有著就算是以2 5 0 °C —般之較 低的加熱溫度亦能夠對於密著性作確保的優點。可以想見 ，此一使邊界層變薄之性質，係由於鈷相較於T i而有著難 以被氧化的性質之故。可以推測到，難以被氧化一事，係 代表著相對於氟素、氯素等之鹵素系的元素而具備有耐腐 蝕性。此事，在使用於多數情況中會包含有Ο、F、c、C1 等之雜質CVD-銅原料的情況時，係成爲極爲有利。 圖5，係爲在PVD-Ti膜、CVD-鈷膜之上而藉由週知之 製程條件來形成lOnm之CVD-銅膜，並以特定之溫度來進 行了特定時間之加熱處理後，對於銅膜表面而作了 S E Μ觀 察者。 圖5 ( a-1 )〜（a-4 )，係分別對於下述情況下而對於 銅膜之表面來以特定之角度所作了觀察的SEM照片作展示 :亦即是，在作爲基底膜而形成了 15nm之PVD-Ti膜之後 ，並不進行真空破壞（真空開放）地而形成lOnm之PVD-銅膜的情況下，剛成膜後的情況（圖5 ( a-1 ))、和在形 成了 Ti膜之後，並不進行真空破壞（真空開放）地而形成 銅膜’並接著藉由4 0 0 °C而進行了 1小時之加熱處理的情況 (圖5 ( a-2 ))、和在形成了 Ti膜之後，進行大氣暴露， 並形成銅膜，接著，以3 00 °C而作了 1小時之加熱處理的情 況（圖5 ( a-3 ))、以及在形成了 Ti膜之後，進行大氣暴 -21 - 201125028 露，並形成銅膜，接著，以400°C而作了 1小時之加熱處理 的情況（圖5 ( a-4))。 又，圖5 ( b-Ι )〜（b-4 )，係分別對於下述情況下而 對於銅膜之表面來以特定之角度所作了觀察的SEM照片作 展示：亦即是，在作爲基底膜而形成了 15nm之CVD-鈷膜 之後，並不進行真空破壞（真空開放）地而形成1 Onm之 PVD-銅膜的情況下，剛成膜後的情況（圖5 ( b-Ι ))、和 在形成了鈷膜之後，並不進行真空破壞（真空開放）地而 形成銅膜，並接著藉由400°C而進行了 1小時之加熱處理的 情況（圖5 ( b-2 ))、和在形成了鈷膜之後，進行大氣暴 露，並形成銅膜，接著，以3 00°C而作了 1小時之加熱處理 的情況（圖5 ( b-3 ))、以及在形成了鈷膜之後，進行大 氣暴露，並形成銅膜，接著，以400 °C而作了 1小時之加熱 處理的情況（圖5 ( b-4))。 當基底膜與鈷膜間之密著性爲差的情況時，銅膜係會 從基底膜而剝離並經由表面張力而作凝集。 如同由圖5(a-l)〜（a-2)以及（b-Ι)〜（b-2)而 可明顯得知一般，不論是ΤΊ膜或者是鈷膜，在形成膜後而 並不進行真空破壞地形成了銅膜的情況以及在銅膜之形成 後而以400 t來進行了加熱處理的情況時，均不會發生銅 膜之凝集。亦即是，密著性係爲佳》 另一方面，當在Ti膜、鈷膜之形成後，進行大氣暴露 ，而形成銅膜，並接著進行了加熱處理的情況時，在銅膜 之密著性中係出現有差異。如同由圖5 ( a-3 )〜（a-4 )以 -22- 201125028 及（b-3 )〜（b-4 )而可以明顯得知一般，在Ti膜的情況 時，於3 00 °C、400°C下係發生有極爲顯著之銅膜的凝集， 但是，在鈷膜的情況時，係僅有在3 00 °C處而出現有些微 之銅膜的凝集，而就算是在400 °C下，銅膜亦並未完全凝 集。由此，可以推測出，在Ti膜的情況時，由於在大氣開 放中，表面會氧化並形成氧化物，因此，其與銅膜間之密 著性係劣化，但是，在鈷膜的情況時，由於氧化係並不會 進行，因此，表面係維持爲金屬膜的性質，藉由此，密著 性係爲佳。故而，當基底膜係爲鈷膜的情況時，加熱溫度 係爲3 5 0 °C以下，較理想係爲3 0 0 °C以下。關於下限溫度， 根據圖4，係可設爲250 °C。 若依據本發明，則如同上述一般，可將鈷膜與阻障膜 之層積膜作爲基底膜來使用。作爲在鈷膜之下所使用之阻 障膜，係可使用由Ti、TiN、Ta、TaN、W、WN以及矽化 物中所選擇之膜，並以均一地被形成在細微之溝渠或者是 孔中爲理想。因此，係以經由在成膜時而難以產生非對稱 性或者是懸垂並會成爲均一之膜的ALD法或者是CVD法所 形成之W、TiN膜爲理想，又以TiN膜爲最適當。 在本發明中，基材’只要是被使用在半導體裝置中者 ，而係可並無特別限制地來作使用。 〔實施例1〕 於本實施例中’係在Si 〇2基材上，作爲還原氣體，而 使用20〇sccm之& ’並作爲有機金屬材料而使用C0(tBu-Et- -23- 201125028
Et-amd)2，再藉由CVD法，而以成膜壓力：500Pa、基材溫 度：300°C的條件下，形成l〇nm之鈷膜，並使用此試料（ 以下，稱爲「H2還原鈷膜」）、和作爲還原氣體所使用之 H2 ( 400sccm)以及NH3 ( 500sccm)之混合氣體，來藉由 CVD法，而根據成膜壓力：50 0Pa、基材溫度：300 °C之製 程條件，來形成鈷膜，並對於此試料（以下，稱爲「H2-nh3還原銘膜」）之表面形態作了檢討。 將如此這般所得到之結果，展示於圖6 ( a )以及（b )中。在H2-NH3還原鈷膜的情況時（圖6 ( b ))，相較於 H2還原鈷膜之情況（圖6(a))，表面係爲平滑，而可以 得知係被作了改善。故而，係以H2-NH3還原鈷膜爲更理想 。又’此時之比電阻，在H2還原鈷膜的情況時，係爲1 50 β Ω cm ’相對於此，在H2-NH3還原鈷膜的情況時，係爲 100 " Ω cm，係以H2-NH3還原鈷膜的情況爲更加低電阻》 藉由將NH3作爲還原氣體來使用一事所導致的膜表面之平 滑化以及低電阻化，係起因於膜中之雜質量。 〔實施例2〕 在本實施例中，係對於下述之2種情況下，相對於成 膜時間（分）之膜厚（nm )的關係作了檢討：亦即是，在 SiCh基材上’藉由CVD法，而在成膜壓力：5〇OPa、基材 溫度：3 00 °C、還原氣體（NH3)流量：5 00sccm的製程條 件下，作爲還原氣體而僅使用NH3所形成的鈷膜（NH3還 原鈷膜）的情況；和藉由CVD法，而在成膜壓力：500P2 -24- 201125028 、基板溫度：3 00°C、還原氣體（H2 )流量：5 00sCcm的製 程條件下，來形成了仏還原鈷膜的情況。此膜厚’係相當 於每單位時間之成膜速度。 將所得到之結果展示於圖7中。如同由圖7而能夠明顯 得知一般，在H2還原鈷膜的情況時，成膜速度係爲1 nm/ 分，核生成時間係爲20分，相對於此，在NH3還原鈷膜的 情況時，成膜速度係爲8 nm/分，核生成時間係爲〇，故能 夠得知，係立即產生有核，並立即開始成膜。故而’係以 NH3還原鈷膜爲更理想。 可以想見，起因於將此些之NH 3作爲還原氣體來使用 一事所導致的雜質量之降低而造成的膜表面之平滑化、低 電阻化以及成膜速度之增大、核之生成時間的縮短，係由 於NH3自由基會促進原料之分解並藉此而使鈷之分壓增大 之故。 〔實施例3〕 在本實施例中，作爲還原氣體，代替NH3，係使用由 N2H4、NH(CH3)2、N2H3CH以及N2中所選擇之氣體，並依 據實施例2而將鈷作了成膜。可以得知，不論在何者的情 況中，鈷之核均係極爲良好的成長，並以所期望之成膜速 度而形成鈷膜。 〔實施例4〕 在本實施例中，作爲阻障膜，係使用Ta膜、TaN膜、 -25- 201125028 w膜、WN膜，並作爲還原氣體，而使用H2氣體+ NH3氣體 ，或者是使用NH3氣體，來依據實施例2而將鈷作了成膜。 可以得知，鈷之核係極爲良好的成長，並以所期望之成膜 速度而形成鈷膜。 〔實施例5〕 在本實施例中’針對作爲密著層之鈷膜，參考圖8以 及圖9來作說明。圖8 ’係爲所得到之晶圓表面的s Ε μ照片 ’圖9，係爲所得到之晶圓的剖面模式圖。 首先，在被形成有孔或者是溝渠的Φ3 00mm之Si 02晶 圓上，作爲阻障膜，而藉由PVD法來以3nm之厚度而形成 Ti膜901 ’並在此Ti膜901上，作爲有機金屬材料而使用 C〇(tBU-Et-Et-anid)2 ’並作爲還原氣體而使用h2氣體（ 400sccm) +NH3氣體（ 500sccm)、或者是使用NH3氣體 ( 500sccm)，來藉由CVD法’而以成膜壓力：500Pa、基 材溫度：300 °C的條件下’以5nm之厚度而使鈷膜902作了 成長。接著’在晶圓上之孔或者是溝渠內部，藉由CVD法 (成膜壓力：200Pa、基材溫度：2〇0°C )或者是藉由電鍍 法來藉由銅903而作了塡埋。 於圖8以及圖9中’針對作爲還原氣體而使用了 h2氣體 + NHs氣體之情況下所得到的結果作展示。所得到之晶圓 表面的形態係爲良好’又’在銅膜中係並未觀察到有空洞 。在作爲還原氣體而使用了 NH3氣體之情況下，亦係得到 與使用了 h2氣體+ NH3氣體之情況下相同之結果。 -26- 201125028 〔實施例6〕 在被形成有孔或者疋溝渠的03〇〇mm之Si〇2晶圓上， 作爲阻障膜’而藉由ALD法並使用TiCl4f爲原料，而以成 膜壓力：數Pa〜數十pa、成膜溫度：35〇工的條件下，以 1.5nm〜3_0nm之厚度而形成TiN膜，並在此TiN膜上，與實 施例5相同的而以1.5nm〜3.〇nm之厚度來使cVD_鈷膜作了 成長。接著，將晶圓上之孔或者是溝渠內部，與實施例2 相同地而藉由CVD法以及電鍍法來以銅而作了塡埋。就算 是此範圍內之厚度的T i N膜以及銘膜的情況下，所得到之 晶圓表面的形態亦係爲良好，又，在銅膜中係並未觀察到 有空洞。 〔實施例7〕 使用具備有<M〇〇nm且AR (縱橫比）=5之孔圖案的 φ 3 0 0 m m晶圓，而進行了銅配線膜之形成。 首先，藉由Cat-ALD法（原料：TiCl4、成膜溫度： 3 5 0 °C、成膜壓力：數Pa〜數十Pa)而形成了 3nm之TiN阻 障膜。在形成了 ALD-TiN阻障膜後，進行大氣暴露，接著 ，根據實施例1所記載之方法’而形成3nm之H2-NH3還原 鈷膜，並再度進行大氣暴露，之後，藉由CVD法（成膜溫 度：200°C、成膜壓力：500Pa)，而形成了 l〇〇nm之銅膜 。之後’以2 5 0 °C而進行了 1小時之加熱處理。其結果’如 同由SEM照片而可明顯得知一般，在銅膜中並沒有產生空 洞的情況，而孔中係無空隙地被CVD-銅膜作了塡埋。 -27- 201125028 又’就算是將銅膜藉由PVD法（成膜溫度：-2〇°C、成 膜壓力：0.5Pa)而作了形成的情況、或者是將銅膜形成 後之加熱處理藉由2 0 0 °C以及3 0 0 t而分別進行了 1小時的 情況時，均係與上述相同的，在銅膜中並不會產生空洞， 而孔中係無空隙地被C V D -銅膜作了塡埋。 進而’就算是在上述鈷膜形成後並不進行大氣暴露地 而一貫真空性的形成了 CVD-銅膜的情況時，亦與上述相 同的，在銅膜中並沒有產生空洞的情況，而孔中係無空隙 地被CVD-銅膜作了塡埋。 〔實施例8〕 在本實施例中，係在300mm<i>Si基材上形成Si〇2膜， 並在該Si02膜上，作爲有機金屬材料而供給Co(tBu-Et-Et-amd)2，並作爲還原氣體而供給200sccm之H2氣體與 lOOsccm之NH3氣體，來藉由CVD法，而以成膜壓力： 2〇OPa、基材溫度（成膜溫度）：180〜350°C的條件下， 形成鈷膜，並對於基材溫度與成膜速度間的關係作了檢討 。在上述成膜製程中，係同時流動有100seem之Ar氣體。 將如此這般所得到之結果展示於圖1 〇中。於圖1 〇中，橫軸 係爲基材溫度（晶圓溫度），縱軸係爲成膜速度（nm/ min )。如同由圖10而可明顯得知一般，成膜速度，係隨 著基材溫度之增加而一同增加。 又，藉由週知之方法，而對於如同上述一般所形成了 的鈷膜之電阻率作測定，並將所得到之結果展示於圖1 1中 -28- 201125028 。於圖Π中’橫軸係爲基材溫度（晶圓溫度）（t )，縱 軸係爲電阻率（/Z Ω cm )。如同由圖1 1而可明顯得知一般 ’若是成膜溫度爲低，則銘膜之電阻率係增加。雖並未圖 示，但是’在350 °C下’係爲950μ Qcm。藉由以AES所進 行之膜組成分析’係確認了 ：在成膜溫度爲低之區域處而 電阻率增加的原因，係在於在c〇(tBu-Et-Et-amd)2中所含 有之N (氮）被包含在鈷膜中之故。另一方面，藉由以 AES所進行之膜組成分析，係確認了 ：隨著成膜溫度變高 而電阻率再度增加的原因，係在於在Co(tBu-Et-Et-amd)2中 所含有之C (碳）混入至了銘膜中之故。 如此這般，如同由圖1 0以及圖1 1而能夠明顯得知一般 ，若是從成膜速度以及電阻率之觀點來看，則成膜溫度係 爲1 8 0〜4 0 0 °C、較理想係爲1 8 0〜3 0 0。(：、更理想係爲2 0 0 〜3 0 0 °C。成膜溫度，若是對於量產裝置作考慮，則係以 較低者爲更易於處理，但是，由於若是成膜溫度過低，則 會有使所得到之鈷膜的電阻率增加的傾向，因此，係有必 要配合於目的而取得兩者間的平衡。在實際的裝置中，若 是對於多係要求有3 n m〜1 0 n m左右的膜厚一事作考慮，則 在未滿180 °C時’成膜速度係過慢，而並不實用。又，若 是從成膜速度以及電阻率之點來作考慮，則成膜溫度係以 1 8 0〜3 0 0 °C爲理想，又以2 3 0〜3 0 0 °C爲更理想。 在本實施例中’作爲還原氣體，雖係使用H2氣體以及 NH3氣體而進行了實驗，但是，亦確認到：就算是在代替 nh3氣體而使用了上述之本發明之其他還原氣體的情況時 29 - 201125028 ，亦能夠得到相同的結果。 〔實施例9〕 在本實施例中’係在300mm<i)Si基材上形成Si〇2膜， 並在該Si02膜上，作爲有機金屬材料而供給c〇(tBu-Et-Et-amd)2 ’並作爲還原氣體而供給200sccm之H2氣體與100 seem之NH3氣體，來藉由CVD法，而以成膜壓力：50〜 l5〇OPa、基材溫度（成膜溫度）：25〇°C的條件下，形成 鈷膜’並對於成膜壓力與成膜速度間的關係作了檢討。在 上述成膜製程中，係同時流動有1 00 seem之Ar氣體。 將如此這般所得到之結果展示於圖1 2中。於圖1 2中， 橫軸係爲成膜壓力（Pa )，縱軸係爲成膜速度（nm/ min )。如同由圖12而可明顯得知一般，成膜速度，係隨著成 膜壓力之增加而一同增加。又，爲了對於在成膜壓力 lOOPa、500Pa以及l〇〇〇pa的情況下所得到之鈷膜的表面形 態作觀察，係在圖1 3 ( a )〜（c )中對於SEM照片作展示 。如同由圖1 2以及圖1 3而能夠明顯得知一般，在成膜壓力 5〇Pa的情況下，成膜速度係低於〇.5nm/min，而成爲實用 化之下限，但是，若是更進而成爲未滿50Pa，則成膜速度 係變得過低，作爲量產裝置係並不理想。若是對於量產裝 置作考量，則係以lOOPa以上爲理想，又，若是超過 1 OOOPa，則所得到之鈷膜表面，會有變得相當粗糙之傾向 ’並成爲難以作爲膜來使用，故並不理想。 在上述鈷膜之形成後，藉由加熱而使其矽化，其結果 -30- 201125028 ，可以得知，在膜之表面粗度與矽化物之微觀性的均一性 之間，係存在有比例關係。由此事，亦可以得知，若是成 膜壓力超過l〇〇〇Pa，則膜表面係變得粗糙，在本發明之目 的下係成爲無法作使用。 〔實施例1 〇〕 在本實施例中，係在3 00mm<|)Si基材上形成Si02膜， 並在該Si02膜上，作爲有機金屬材料而供給Co(tBu-Et-Et-amd)2，並作爲還原氣體而供給800sccm之H2氣體+ NH3氣 體，來藉由CVD法，而以成膜壓力：200Pa、基材溫度（ 成膜溫度）：2 5 0 °C、成膜時間：8分鐘的條件下，形成鈷 膜，並對於還原氣體之供給比例與成膜速度（8分鐘成膜 時之膜厚（nm ))以及電阻率（Ω cm )間的關係作了 檢討。在上述成膜製程中，係同時流動有lOOsccm之Ar氣 體。 將如此這般所得到之結果展示於圖1 4以及圖1 5中。於 圖14中，橫軸係爲還原氣體之供給比例（H2/ ( H2+ NH3 ):流量％ )，縱軸係爲8分成膜時之膜厚（nm )。又， 於圖1 5中，橫軸係爲還原氣體之供給比例（H2/ ( H2 + Ν Η 3 ):流量。/〇 )，縱軸係爲電阻率（Ω c m )。如同由 圖1 4以及圖1 5而能夠明顯得知一般，若是從膜厚以及電阻 率之點來作判斷，則可以得知，還原氣體之供給比例，在 流量基準下，係在4 0 % $ H 2 / ( H 2 + Ν Η 3 ) $ 8 0 %的範圍內 ，能夠得到所期望之膜厚以及電阻率。若是供給比例爲未 -31 - 201125028 滿4 0 %或超過8 0 %，則膜厚係有減少的傾向，又，電阻率 成爲變高之傾向且能夠得到200# Ω cm以下之電阻率的範 圍，係爲上述之範圍內。只要是200/z Q cm程度以下，則 能夠在鈷膜上直接將銅作電鍍。 在本實施例中，作爲還原氣體，雖係使用H2氣體以及 NH3氣體而進行了實驗，但是，亦確認到：就算是在使用 了上述之本發明之其他還原氣體的情況時，亦能夠得到相 同的結果。 〔產業上之利用可能性〕 若依據本發明，則所得到之鈷膜，係成爲能夠縮短鈷 之核生成時間、將鈷膜低電阻化、改善表面形態、並作低 溫成膜，而在半導體裝置製作工程中，對於產率之提升有 所助益，並且，藉由使鈷膜之使用溫度區域增廣，而成爲 能夠在細微圖案加工中，將鈷膜作爲密著層矽化物膜、帽 膜來作利用，因此，本發明，係能夠利用在半導體裝置之 技術領域中。 又，若依據本發明，則在半導體裝置製作製程中，藉 由將鈷膜與阻障膜之層積膜作爲基底膜來使用，銅配線膜 與基底膜之間的密著性係成爲極爲良好，而並不會產生空 洞，能夠形成極爲良好之銅配線膜，而能夠使耐SM或者 是耐EM之類的配線信賴性提升，因此，本發明，係能夠 利用在半導體裝置之技術領域中。 -32- 201125028 【圖式簡單說明】 〔圖1〕對於先前技術的情況時之空洞產生作展示的 模式圖，（a )以及（b )，係爲對於由於孔上部之懸垂所 導致的空洞之產生作展示之圖，又，（c)以及（d)，係 爲對於由於在孔側面之阻障膜的非對稱性所導致的空洞之 產生作展示之圖。 〔圖2〕對於由於先前技術所導致之空洞的產生作展 示之SEM照片（a )以及其之模式圖（b )。 〔圖3〕係爲對於藉由先前技術而形成了銅配線膜的 情況時之基材的剖面TEM照片以及EDX分析結果還有膠帶 試驗結果作展示之照片，（a-1 )以及（a-2 )，係爲剛成 膜後之情況，又，（b-1 )以及（b-2 )，係爲在成膜後而 進行了加熱處理的情況。 〔圖4〕係爲對於藉由本發明而形成了銅配線膜的情 況時之基材的剖面TEM照片以及膠帶試驗結果作展示之照 片，（a- 1 )以及（a-2 )，係爲剛成膜後之情況，又，（ b-Ι )以及（b_2 )，係爲在成膜後而進行了加熱處理的情 況。 〔圖5〕係爲對於藉由先前技術以及本發明而形成了 銅配線膜的情況時之基材表面的SEM照片，（a-Ι)〜（a-4 )，係爲由先前技術所致之情況，又，（b- 1 )〜（b-4 ) ，係爲由本發明所致之情況。 〔圖6〕係爲藉由實施例1所得到之基材表面的S E Μ照 片，（a)係爲Η2還原鈷膜的情況，（b)係爲Η2-ΝΗ3還原 -33- 201125028 鈷膜的情況。 〔圖7〕對於藉由實施例2所得到之H2-NH3還原鈷膜以 及H2還原鈷膜的成膜時間（分鐘）與相當於每單位時間之 成膜速率（lnm/分）的膜厚（nm )間之關係作展示的圖 表。 〔圖8〕藉由實施例5所得到之晶圓表面的SEM照片。 〔圖9〕藉由實施例5所得到之晶圓的剖面模式圖。 〔圖10〕對於藉由實施例8所得到之鈷膜，而對於基 材溫度（晶圓溫度）與成膜速度間之關係作展示的圖表。 〔圖11〕對於藉由實施例8所得到之鈷膜，而對於基 材溫度與電阻率間之關係作展示的圖表。 〔圖12〕對於藉由實施例9所得到之鈷膜，而對於成 膜壓力與成膜速度間之關係作展示的圖表。 〔圖1 3〕係爲用以對於藉由實施例9所得到之鈷膜的 表面形態作觀察之SEM照片，（a)係爲成膜壓力l〇〇Pa的 情況，（b )係爲成膜壓力500Pa的情況，（c )係爲成膜 壓力lOOOPa的情況。 〔圖14〕對於藉由實施例10所得到之鈷膜，而對於還 原氣體之供給比例與8分成膜時之膜厚間之關係作展示的 圖表。 〔圖15〕對於藉由實施例10所得到之鈷膜，而對於還 原氣體之供給比例與電阻率間之關係作展示的圖表。 【主要元件符號說明】 -34- 201125028 1 ο 1 :基板 102 :阻障膜 103 : PVD-種晶膜 104 :銅膜 2 0 1 :基板 2 0 2 : T i Ν阻障膜 203 ： C V D -銅膜 901 : Ti膜 902 :鈷膜 :銅 903

Claims (1)

  1. 201125028 七、申請專利範圍： 1. 一種鈷膜之形成方法，其特徵爲： 係在作爲基底之由3丨02膜或者是阻障膜所成的基材表 面上’供給院基脉基銘（Cobalt Alkyl Amidinate):和作 爲還原氣體之將H2氣體與由NH3、N2H4、NH(CH3)2、 N2 H3 CH以及N2中所選擇之至少—種之氣體作了組合的氣 體、或者是作爲還原氣體之由nh3、n2h4、NH(CH3)2、 NzH3 CH以及N2中所選擇之至少—種的氣體，來形成鈷膜 〇 2 ·如申請專利範圍第1項所記載之鈷膜之形成方法， 其中，前述阻障膜，係爲由Ti、TiN、Ta、TaN、W、WN 或者是矽化物所成之膜。 3 .如申請專利範圍第2項所記載之鈷膜之形成方法， 其中，前述矽化物膜’係爲CoSi2、TiSi2、NiSi2或者是 WSi。 4.如申請專利範圍第1項所記載之鈷膜之形成方法， 其中’前述烷基脒基鈷，係爲C〇(tBu-Et-Et-amd)2。 5 .如申請專利範圍第1項所記載之鈷膜之形成方法， 其中，形成前述鈷膜時之成膜溫度，係爲180〜400 t。 6 ·如申請專利範圍第1項所記載之鈷膜之形成方法， 其中，形成前述鈷膜時之成膜壓力，係爲50〜lOOOPa。 7.如申請專利範圍第1項所記載之鈷膜之形成方法， 其中，前述供給時之烷基脒基鈷的溫度，係爲65〜80t。 8 ·如申請專利範圍第1項所記載之鈷膜之形成方法， -36- 201125028 其中’係在供給前述烷基脒基鈷與還原氣體之前，藉由 NH3氣體來對於基材表面進行前置處理。 9 ·如申請專利範圍第丨項所記載之鈷膜之形成方法， 其中’在供給前述烷基脒基鈷與還原氣體時，係亦同時供 給A r或者是N 2。 1 〇.如申請專利範圍第1項至第9項中之任一項所記載 之鈷膜之形成方法，其中，係將前述H2、和由nh3、n2h4 、：NH(CH3)2、NiHsCH以及N2中所選擇之至少一種的氣體 (稱爲第2還原氣體），其兩者間之供給比例，以流量基 準而設爲40%$Η2/ (H2 +第2還原氣體）$80%的範圍內 〇 11· 一種鈷膜之形成方法，其特徵爲：在作爲基底之 由Si 〇2膜或者是阻障膜所成的基材表面上，供給烷基脒基 姑和作爲還原氣體之H2以及NH3，並藉由CVD法，而以成 膜溫度1 80〜400t來形成鈷膜。 1 2 ·如申請專利範圍第〗丨項所記載之鈷膜之形成方法 ’其中’形成前述鈷膜時之成膜壓力，係爲50〜1 000P a。 1 3 ·如申請專利範圍第〗丨項所記載之鈷膜之形成方法 ’其中’前述供給時之烷基脒基鈷的溫度，係爲6 5〜8 0 t 〇 1 4_如申請專利範圍第n項所記載之鈷膜之形成方法 ’其中’係在供給前述烷基脒基鈷與作爲還原氣體之1以 及NHs之前，藉由nh3氣體來對於基材表面進行前置處理 -37- 201125028 1 5 ·如申請專利範圍第1 1項所記載之鈷膜之形成方法 ，其中’在供給前述烷基脒基鈷與作爲還原氣體之H2以及 nh3時，係亦同時供給Ar或者是n2。 1 6.如申請專利範圍第1 1項所記載之鈷膜之形成方法 ’其中，前述阻障膜，係爲由Ti、TiN、Ta、TaN、W、 WN、或者是由CoSi2、TiSi2、NiSi2、WSi所選擇之矽化物 所成之膜。 1 7.如申請專利範圍第1 1項所記載之鈷膜之形成方法 ，其中，前述烷基脒基鈷，係爲Co(tBu-Et-Et-amd)2。 1 8 ·如申請專利範圍第1 1項至第1 7項中之任一項所記 載之鈷腠之形成方法’其中，係將前述H2以及NH3之供給 比例’以流量基準而設爲4 0 % S Η 2 /( Η 2 + N Η 3 ) $ 8 0 %的 範圍內。 1 9 · 一種銅配線膜之形成方法，其特徵爲： 係在被形成有孔或者是溝渠之基材上，形成由Ti、 TiN、Ta、TaN ' W、WN以及矽化物所選擇之阻障膜或者 是Si〇2膜’之後’於其上，供給烷基脒基鈷；和作爲還原 氣體之將H2氣體與由NH3、N2H4、NH(CH3)2、N2H3CH以及 N2中所選擇之至少一種之氣體作了組合的氣體、或者是作 爲還原氣體之由NH3、N2H4、NH(CH3)2、N2H3CH以及n2中 所選擇之至少一種的氣體，來形成鈷膜，並將於表面處被 形成有此鈷膜之孔或者是溝渠內，藉由銅膜來作塡埋，之 後’藉由以3 5 0 °C以下之溫度來進行加熱處理，而形成銅 配線膜。 -38- 201125028 2 0.如申請專利範圍第1 9項所記載之銅配線膜之形成 方法，其中，係將前述H2、和由NH3、N2H4、NH(CH3)2、 N2H3CH以及N2中所選擇之至少一種的氣體（稱爲第2還原 氣體），其兩者間之供給比例，以流量基準而設爲40% S H2/ (H2 +第2還原氣體）S 80 %的範圍內。 2 1 .如申請專利範圍第1 9項所記載之銅配線膜之形成 方法，其中，係作爲前述還原氣體，而供給H2以及NH 3， 並將其供給比例，以流量基準而設爲40% $ H2/ ( H2 + Ν Η 3 ) $ 8 0 %的範圍內。 2 2.—種銅配線膜之形成方法，其特徵爲： 係在被形成有孔或者是溝渠之基材上，形成由Ti、 TiN、Ta、TaN、W、WN以及矽化物所選擇之阻障膜或者 是3102膜，之後，於其上，供給烷基脒基鈷；和作爲還原 氣體之將H2氣體與由NH3、N2H4、NH(CH3)2、N2H3CH以及 N 2中所選擇之至少一種之氣體作了組合的氣體、或者是作 爲還原氣體之由NH3、N2H4、nh(ch3)2、N2H3CH以及n2中 所選擇之至少一種的氣體，來形成鈷膜，並在此鈷膜上， 作爲種晶膜而形成銅膜，接著，將於表面處被形成有該種 晶膜之孔或者是溝渠內，藉由電鍍法來以銅膜而作塡埋， 之後’藉由以3 50 °c以下之溫度來進行加熱處理，而形成 銅配線膜。 2 3 .如申請專利範圍第2 2項所記載之銅配線膜之形成 方法，其中，係將前述H2、和由NH3、N2H4、NH(CH3)2、 ΝίΗ/Η以及N2中所選擇之至少一種的氣體（稱爲第2還原 201125028 氣體），其兩者間之供給比例，以流量基準而設爲4 0 % $ H2/ (H2 +第2還原氣體）$80%的範圍內。 2 4.如申請專利範圍第22項所記載之銅配線膜之形成 方法，其中，係供給前述H2以及NH3，並將其供給比例， 以流量基準而設爲40%$Η2/ (H2+NH3) $80%的範圍內 〇 25.—種銅配線膜之形成方法，其特徵爲： 係在被形成有孔或者是溝渠之基材上，形成阻障膜， 之後，進行大氣暴露，接著，在阻障膜上，供給烷基脒基 鈷；和作爲還原氣體之將h2氣體與由nh3、n2h4、 nh(ch3)2、n2h3ch以及n2中所選擇之至少一種之氣體作 了組合的氣體、或者是作爲還原氣體之由nh3、n2h4、 nh(ch3)2、n2h3ch以及n2中所選擇之至少一種的氣體， 來形成鈷膜，之後，進行大氣暴露、或者是並不進行大氣 暴露地，而將於表面處被形成有此鈷膜之孔或者是溝渠內 ，藉由銅膜來作塡埋，之後，藉由以350。(：以下之溫度來 進行加熱處理，而形成銅配線膜。 2 6.如申請專利範圍第25項所記載之銅配線膜之形成 方法，其中’係將前述h2、和由nh3、n2h4、nh(ch3)2、 N2H3CH以及N2中所選擇之至少一種的氣體（稱爲第2還原 氣體），其兩者間之供給比例，以流量基準而設爲40% S H2/ (H2 +第2還原氣體）$80%的範圍內。 2 7.如申請專利範圍第25項所記載之銅配線膜之形成 方法，其中，係供給前述Η2以及ΝΗ3，並將其供給比例， •40 - 201125028 以流量基準而設爲4 0 % g Η 2 / ( Η 2 + Ν Η 3 ) S 8 Ο %的範圍內 ο 2 8 . —種銅配線膜之形成方法，其特徵爲： 係在被形成有孔或者是溝渠之基材上，形成阻障膜， 之後，進行大氣暴露，接著，在阻障膜上，供給烷基脒基 鈷；和作爲還原氣體之將η2氣體與由νη3、Ν2Η4、 NH(CH3)2、N2H3CH以及&中所選擇之至少一種之氣體作 了組合的氣體、或者是作爲還原氣體之由NH3、N2H4、 NH(CH3)2、N2H3CH以及n2中所選擇之至少一種的氣體， 來形成鈷膜，之後，進行大氣暴露、或者是並不進行大氣 暴露地，而在此鈷膜上，作爲種晶膜而形成CVD-銅膜或 者是PVD-銅膜，接著，將於表面處被形成有該種晶膜之孔 或者是溝渠內，藉由電鍍法而以銅膜來作塡埋，之後，藉 由以3 5 0 °c以下之溫度來進行加熱處理，而形成銅配線膜 〇 2 9 .如申請專利範圍第2 8項所記載之銅配線膜之形成 方法，其中，係將前述h2、和由nh3、n2h4' nh(ch3)2、 N2H3CH以及N2中所選擇之至少一種的氣體（稱爲第2還原 氣體），其兩者間之供給比例，以流量基準而設爲40% S H2/ ( H2+第2還原氣體）S 80%的範圍內。 3 0 ·如申請專利範圍第2 8項所記載之銅配線膜之形成 方法，其中，係供給前述Η 2以及N Η 3，並將其供給比例， 以流量基準而設爲40% S H2/ ( H2 + NH3 ) S 80%的範圍內 -41 -
TW099129688A 2009-09-02 2010-09-02 Method for forming co film and method for forming cu wiring film TW201125028A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009202891 2009-09-02

Publications (1)

Publication Number Publication Date
TW201125028A true TW201125028A (en) 2011-07-16

Family

ID=43649368

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099129688A TW201125028A (en) 2009-09-02 2010-09-02 Method for forming co film and method for forming cu wiring film

Country Status (5)

Country Link
US (1) US8809193B2 (zh)
JP (1) JPWO2011027834A1 (zh)
KR (1) KR20120046786A (zh)
TW (1) TW201125028A (zh)
WO (1) WO2011027834A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
KR101841811B1 (ko) 2011-10-07 2018-03-23 도쿄엘렉트론가부시키가이샤 코발트계 막 형성 방법, 코발트계 막 형성 재료 및 신규 화합물
JP2013104100A (ja) * 2011-11-14 2013-05-30 Taiyo Nippon Sanso Corp 金属薄膜の成膜方法および金属薄膜成膜用原料
TWI602283B (zh) 2012-03-27 2017-10-11 諾發系統有限公司 鎢特徵部塡充
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US9330939B2 (en) * 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
JP6008682B2 (ja) * 2012-10-05 2016-10-19 大陽日酸株式会社 気相成長装置用配管のクリーニング方法
JP2014101564A (ja) * 2012-11-21 2014-06-05 Ulvac Japan Ltd コバルト膜の形成方法
US9685371B2 (en) 2013-09-27 2017-06-20 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
US9349637B2 (en) * 2014-08-21 2016-05-24 Lam Research Corporation Method for void-free cobalt gap fill
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
JP6419982B2 (ja) * 2015-09-30 2018-11-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置および記録媒体
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
JP7164349B2 (ja) * 2018-07-31 2022-11-01 株式会社アルバック Ｃｏ膜製造方法
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294836B1 (en) 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
US6627995B2 (en) 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
KR100413482B1 (ko) 2001-06-12 2003-12-31 주식회사 하이닉스반도체 화학적 강화제(ｃｅ) 처리 챔버
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
JP3592318B2 (ja) 2001-08-14 2004-11-24 沖電気工業株式会社 半導体装置の検査方法及び半導体装置の検査システム
EP1563117B1 (en) 2002-11-15 2010-01-06 President And Fellows Of Harvard College Atomic layer deposition using metal amidinates
JP2005086185A (ja) 2003-09-11 2005-03-31 Tokyo Electron Ltd 成膜方法
KR101076927B1 (ko) 2004-06-25 2011-10-26 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 구조 및 그 형성방법
JP2006299407A (ja) 2005-03-23 2006-11-02 Tokyo Electron Ltd 成膜方法、成膜装置およびコンピュータ読取可能な記憶媒体
EP2142682B1 (en) 2007-04-09 2014-12-03 President and Fellows of Harvard College Cobalt nitride layers for copper interconnects and methods for forming them
JP2009130288A (ja) 2007-11-27 2009-06-11 Ulvac Japan Ltd 薄膜形成方法

Also Published As

Publication number Publication date
US8809193B2 (en) 2014-08-19
WO2011027834A1 (ja) 2011-03-10
KR20120046786A (ko) 2012-05-10
US20130023116A1 (en) 2013-01-24
JPWO2011027834A1 (ja) 2013-02-04

Similar Documents

Publication Publication Date Title
TW201125028A (en) Method for forming co film and method for forming cu wiring film
TWI645511B (zh) 用於銅阻障層應用之摻雜的氮化鉭
US9048294B2 (en) Methods for depositing manganese and manganese nitrides
TWI374482B (zh)
JP2004525510A (ja) 拡散バリアを有する銅の配線構造
JP5593320B2 (ja) Ｃｏ膜の形成方法
US20080223287A1 (en) Plasma enhanced ALD process for copper alloy seed layers
TW201030173A (en) Densification process for titanium nitride layer for submicron applications
JP2012204655A (ja) ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置
JP5371783B2 (ja) バリア層上にルテニウム電気めっき層を有するｕｌｓｉ微細配線部材
TW201001499A (en) A thin-film transistor, method for manufacturing a thin-film transistor
US9805936B2 (en) Method for producing nickel thin film on a Si substrate by chemical vapor deposition method, and method for producing Ni silicide thin film on Si substrate
JP5377489B2 (ja) Ｃｕ配線膜の形成方法
TW201131656A (en) Method of forming cu wiring
TW201212125A (en) Process for production of barrier film, and process for production of metal wiring film
JP2004014626A (ja) シード膜及びその形成方法、Ｃｕ配線及びその形成方法、半導体装置及びその製造方法、並びに半導体装置の製造装置。
Shimizu et al. CVD and ALD of Cobalt-tungsten alloy film as a novel Copper diffusion barrier
Lay et al. Seedless Copper Electrochemical Deposition on Air Exposed TaN Barrier Layers with Pd and Ru Adhesion Promoters
JP2016006228A (ja) 化学蒸着法によるＳｉ基板上へのニッケル薄膜、及び、Ｓｉ基板上へのＮｉシリサイド薄膜の製造方法
KR20070097188A (ko) 반도체 소자의 제조 방법
KR20100042940A (ko) 반도체 소자 및 그 제조 방법
JP2013258183A (ja) 半導体装置及びその製造方法