JPWO2010106839A1 - 回路基板及びマザー積層体 - Google Patents

回路基板及びマザー積層体 Download PDF

Info

Publication number
JPWO2010106839A1
JPWO2010106839A1 JP2011504773A JP2011504773A JPWO2010106839A1 JP WO2010106839 A1 JPWO2010106839 A1 JP WO2010106839A1 JP 2011504773 A JP2011504773 A JP 2011504773A JP 2011504773 A JP2011504773 A JP 2011504773A JP WO2010106839 A1 JPWO2010106839 A1 JP WO2010106839A1
Authority
JP
Japan
Prior art keywords
circuit board
viewed
plan
region
inner conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011504773A
Other languages
English (en)
Other versions
JP5333577B2 (ja
Inventor
加藤　登
登 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011504773A priority Critical patent/JP5333577B2/ja
Publication of JPWO2010106839A1 publication Critical patent/JPWO2010106839A1/ja
Application granted granted Critical
Publication of JP5333577B2 publication Critical patent/JP5333577B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

プリント配線基板に実装される回路基板であって、プリント配線基板が変形したとしても、プリント配線基板から外れることを抑制できる回路基板及びマザー積層体を提供する。積層体（１１）は、可撓性材料からなる絶縁体層（１６）が積層されることにより構成されている。外部電極は、積層体（１１）の下面に設けられている。グランド導体（１８ａ，１８ｂ）は、積層体（１１）に設けられ、かつ、絶縁体層（１６）よりも硬い。積層体（１１）は、フレキシブル領域（Ｅ２）と、ｚ軸方向から平面視したときに、フレキシブル領域（Ｅ２）と隣接しているリジッド領域（Ｅ１）と、を有している。リジッド領域（Ｅ１）は、ｚ軸方向から平面視したときに、グランド導体（１８ａ，１８ｂ）により規定されている。外部電極は、ｚ軸方向から平面視したときに、前記フレキシブル領域（Ｅ２）内に設けられている。

Description

本発明は、回路基板及びマザー積層体に関し、より特定的には、電子部品が実装される回路基板及びマザー積層体に関する。
従来の一般的な回路基板としては、セラミック層やエポキシ樹脂層等が積層されてなる硬質な多層基板が知られている（例えば、特許文献１及び特許文献２参照）。多層基板は、硬質基板であるプリント配線基板に実装される。多層基板の実装の際には、多層基板の外部電極とプリント配線基板の外部電極とがはんだにより固定される。更に、多層基板上には、コイルやコンデンサ等の表面実装部品が実装されている。このような多層基板は、例えば、携帯電話等の電子装置に用いられている。
ところで、従来の多層基板は、プリント配線基板から外れるおそれがあるという問題を有している。より詳細には、電子装置が落下した際の衝撃によりプリント配線基板に撓みが発生する場合がある。このとき、多層基板は、硬質な基板であるので、プリント配線基板の変形に伴って、十分に撓むことができない。そのため、プリント配線基板の外部電極と多層基板の外部電極とを固定しているはんだに負荷がかかる。その結果、はんだが破損して、多層基板がプリント配線基板から外れてしまう。
特開平７−６６３１３号公報 特開平１１−２２０２６２号公報
そこで、本発明の目的は、プリント配線基板に実装される回路基板であって、プリント配線基板が撓んだとしても、プリント配線基板から外れることを抑制できる回路基板及びマザー積層体を提供することである。
本発明の一形態に係る回路基板は、可撓性材料からなる絶縁体層が積層されることにより構成されている積層体と、前記積層体の下面に設けられている複数の外部電極と、前記積層体に設けられ、かつ、前記絶縁体層よりも硬い硬質部材と、を備え、前記積層体は、第１のフレキシブル領域と、積層方向から平面視したときに、該第１のフレキシブル領域と隣接しているリジッド領域と、を有し、積層方向から平面視したときに、前記リジッド領域において前記硬質部材が占める割合は、前記第１のフレキシブル領域において該硬質部材が占める割合よりも高く、前記複数の外部電極の少なくとも一部は、積層方向から平面視したときに、前記第１のフレキシブル領域内に設けられていること、を特徴とする。
本発明のその他の形態に係るマザー積層体は、マトリクス状に並んでいる複数の前記回路基板と、積層方向から平面視したときに、マトリクス状に並んだ前記複数の回路基板の周囲を囲むように設けられている補強導体と、備えていることを特徴とする。
本発明によれば、プリント配線基板が撓んだとしても、回路基板がプリント配線基板から外れることを抑制できる。
本発明の一実施形態に係る回路基板及び電子部品の外観斜視図である。 図１の回路基板の分解斜視図である。 図１の回路基板のＡ−Ａにおける断面構造図である。 図１の回路基板を積層方向から透視した図である。 マザー積層体を積層方向から平面視した図である。 第１の変形例に係る回路基板の断面構造図である。 第２の変形例に係る回路基板を積層方向から透視した図である。 第３の変形例に係る回路基板を積層方向から平面視した図である。
以下に、本発明の実施形態に係る回路基板及びマザー積層体について図面を参照しながら説明する。
（回路基板の構成）
以下に、本発明の一実施形態に係る回路基板の構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る回路基板１０及び電子部品５０の外観斜視図である。図２は、図１の回路基板１０の分解斜視図である。図３は、図１の回路基板１０のＡ−Ａにおける断面構造図である。図４は、図１の回路基板１０を積層方向から透視した図である。図１ないし図４において、回路基板１０の形成時に、絶縁体層が積層される方向を積層方向と定義する。そして、この積層方向をｚ軸方向とし、回路基板１０の長辺に沿った方向をｘ軸方向とし、回路基板１０の短辺に沿った方向をｙ軸方向とする。また、回路基板１０において、ｚ軸方向の正方向側の面を上面と称し、ｚ軸方向の負方向側の面を下面と称し、その他の面を側面と称す。
回路基板１０は、図１及び図２に示すように、積層体１１、外部電極１２（１２ａ，１２ｂ），１４（１４ａ〜１４ｊ）、グランド導体１８（１８ａ，１８ｂ）及びビアホール導体ｂ１〜ｂ３６を備えている。積層体１１は、図２に示すように、可撓性材料（例えば、液晶ポリマー等の熱可塑性樹脂）からなる長方形状の絶縁体層１６ａ〜１６ｆが積層されて構成されている。以下では、絶縁体層１６の表面とは、ｚ軸方向の正方向側の主面を指し、絶縁体層１６の裏面とは、ｚ軸方向の負方向側の主面を指すものとする。
グランド導体１８ａ，１８ｂは、比較的に大きな面積を有する導電性材料（例えば、銅箔等の金属箔）からなるベタ電極（膜状の電極）であり、絶縁体層１６よりも硬い硬質部材である。硬いとは、ヤング率が大きいことを意味し、グランド導体１８のヤング率は１００ＧＰａであり、絶縁体層１６のヤング率は２ＧＰａ〜１０ＧＰａである。グランド導体１８ａ，１８ｂは、積層体１１内に設けられ、接地電位が印加される。具体的には、グランド導体１８ａは、図２に示すように、絶縁体層１６ｂの表面に設けられ、ｚ軸方向から平面視したときに長方形状をなしている。グランド導体１８ｂは、図２に示すように、絶縁体層１６ｅの表面に設けられ、ｚ軸方向から平面視したときに長方形状をなしている。本実施形態では、グランド導体１８ａとグランド導体１８ｂとは、ｚ軸方向から平面視したときに、一致した状態で重なっている。
ここで、回路基板１０は、図３及び図４に示すように、ｚ軸方向から平面視したときに互いに隣接しているリジッド領域Ｅ１及びフレキシブル領域Ｅ２を有している。リジッド領域Ｅ１内には、絶縁体層１６よりも硬いグランド導体１８ａ，１８ｂが設けられている。一方、フレキシブル領域Ｅ２内には、グランド導体１８ａ，１８ｂは設けられていない。これにより、リジッド領域Ｅ１は、フレキシブル領域Ｅ２よりも変形しにくい（撓みにくい）構造をとっている。なお、本実施形態では、リジッド領域Ｅ１は、ｚ軸方向から平面視したときに、グランド導体１８ａ，１８ｂと同じ形状を有している。すなわち、リジッド領域Ｅ１は、ｚ軸方向から平面視したときに、グランド導体１８ａ，１８ｂにより規定されている。更に、フレキシブル領域Ｅ２は、ｚ軸方向から平面視したときに、リジッド領域Ｅ１を取り囲むように設けられている。
外部電極１２は、導電性材料（例えば、銅箔等の金属箔）からなる層であって、図１に示すように、積層体１１の上面に設けられている。すなわち、外部電極１２は、ｚ軸方向の最も正方向側に設けられている絶縁体層１６ａの表面に設けられている。更に、外部電極１２の一部は、図４に示すように、ｚ軸方向から平面視したときに、リジッド領域Ｅ１と重なるように設けられている。
外部電極１４は、導電性材料（例えば、銅箔等の金属箔）からなる層であって、図１に示すように、積層体１１の下面に設けられている。すなわち、外部電極１４は、ｚ軸方向の最も負方向側に設けられている絶縁体層１６ｆの裏面に設けられている。更に、外部電極１４は、積層体１１の下面の外周に沿って設けられている。これにより、全ての外部電極１４は、図４に示すように、ｚ軸方向から平面視したときに、フレキシブル領域Ｅ２内に位置している。
また、積層体１１は、図３に示すように、コイル（回路素子）Ｌ及びコンデンサ（回路素子）Ｃを内蔵している。コイルＬ及びコンデンサＣは、図２の絶縁体層１６ｃ，１６ｄの表面に設けられた内部導体（図２では省略）により構成されている。これにより、コイルＬ及びコンデンサＣは、ｚ軸方向において、グランド導体１８ａ，１８ｂ間に位置している。更に、図３に示すように、コイルＬ及びコンデンサＣは、ｚ軸方向から平面視したときに、グランド導体１８ａ，１８ｂからはみ出すことなく、グランド導体１８ａ，１８ｂと重なっている。すなわち、コイルＬ及びコンデンサＣは、ｚ軸方向から平面視したときに、リジッド領域Ｅ１内に設けられている。
ビアホール導体ｂ１〜ｂ３６は、外部電極１２，１４、グランド導体１８、コイルＬ及びコンデンサＣを接続し、絶縁体層１６をｚ軸方向に貫通するように設けられている。具体的には、ビアホール導体ｂ１，ｂ２はそれぞれ、図２に示すように、フレキシブル領域Ｅ２内において絶縁体層１６ａをｚ軸方向に貫通しており、外部電極１２ａ，１２ｂに接続されている。
ビアホール導体ｂ３，ｂ４は、図２に示すように、フレキシブル領域Ｅ２内において絶縁体層１６ｂをｚ軸方向に貫通している。ビアホール導体ｂ３，ｂ４は、ビアホール導体ｂ１，ｂ２に接続されていると共に、絶縁体層１６ｃ，１６ｄに設けられているコイルＬやコンデンサＣ等（図２には図示せず）に接続されている。ビアホール導体ｂ５〜ｂ８は、図２に示すように、リジッド領域Ｅ１内において絶縁体層１６ｂをｚ軸方向に貫通している。ビアホール導体ｂ５〜ｂ８は、グランド導体１８ａの四隅近傍に接続されている。
ビアホール導体ｂ９〜ｂ１２は、図２に示すように、リジッド領域Ｅ１内において絶縁体層１６ｃをｚ軸方向に貫通している。ビアホール導体ｂ９〜ｂ１２はそれぞれ、ビアホール導体ｂ５〜ｂ８に接続されている。なお、図２では、絶縁体層１６ｃには、ビアホール導体ｂ９〜ｂ１２が設けられているが、実際には、その他のビアホール導体も設けられている。
ビアホール導体ｂ１３〜ｂ１６は、図２に示すように、リジッド領域Ｅ１内において絶縁体層１６ｄをｚ軸方向に貫通している。ビアホール導体ｂ１３〜ｂ１６はそれぞれ、ビアホール導体ｂ９〜ｂ１２に接続されていると共に、グランド導体１８ｂの四隅近傍に接続されている。これにより、ビアホール導体ｂ５〜ｂ１６は、グランド導体１８ａとグランド導体１８ｂとを４箇所において接続している。なお、図２では、絶縁体層１６ｄには、ビアホール導体ｂ１３〜ｂ１６が設けられているが、実際には、その他のビアホール導体も設けられている。
ビアホール導体ｂ１７〜ｂ２６は、図２に示すように、フレキシブル領域Ｅ２内において絶縁体層１６ｅをｚ軸方向に貫通している。ビアホール導体ｂ１７〜ｂ２６は、絶縁体層１６ｃ，１６ｄに設けられているコイルＬやコンデンサＣ等（図２には図示せず）に接続されている。
ビアホール導体ｂ２７〜ｂ３６は、図２に示すように、フレキシブル領域Ｅ２内において絶縁体層１６ｆをｚ軸方向に貫通している。ビアホール導体ｂ２７〜ｂ３６はそれぞれ、ビアホール導体ｂ１７〜ｂ２６に接続されていると共に、外部電極１４ａ〜１４ｊに接続されている。
以上のように構成された絶縁体層１６ａ〜１６ｆが積層されることにより、図１に示すような回路基板１０が得られる。
電子部品５０は、図１に示すように、回路基板１０に実装されるコイルやコンデンサ等の素子である。電子部品５０は、外部電極５２ａ，５２ｂを有している。外部電極５２ａ，５２ｂはそれぞれ、外部電極１２ａ，１２ｂにはんだ等により接続される。外部電極１２ａ，１２ｂの一部は、図４に示すように、ｚ軸方向から平面視したときに、リジッド領域Ｅ１に重なるように設けられているので、電子部品５０は、ｚ軸方向から平面視したときに、リジッド領域Ｅ１内に位置している。
以上のように、電子部品５０が実装された回路基板１０は、図示しないプリント配線基板上に実装される。この際、プリント配線基板側の外部電極と、外部電極１４とがはんだにより固定される。更に、回路基板１０が実装されたプリント配線基板は、例えば、携帯電話等の電子装置に搭載される。
（回路基板の製造方法）
以下に、回路基板１０の製造方法について図面を参照しながら説明する。まず、一方の主面の全面に銅箔が形成された絶縁体層１６を準備する。ここで、絶縁体層１６ａ〜１６ｅでは、銅箔が形成された主面を表面とする。一方、絶縁体層１６ｆでは、銅箔が形成された主面を裏面とする。
次に、絶縁体層１６ａ〜１６ｅのビアホール導体ｂ１〜ｂ２６が形成される位置（図２参照）に対して、裏面側からレーザービームを照射して、ビアホールを形成する。また、絶縁体層１６ｆのビアホール導体ｂ２７〜ｂ３６が形成される位置（図２参照）に対して、表面側からレーザービームを照射して、ビアホールを形成する。
次に、フォトリソグラフィ工程により、図２に示す外部電極１２を絶縁体層１６ａの表面に形成する。具体的には、絶縁体層１６ａの銅箔上に、図２に示す外部電極１２と同じ形状のレジストを印刷する。そして、銅箔に対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔を除去する。その後、レジストを除去する。これにより、図２に示すような、外部電極１２が絶縁体層１６ａの表面に形成される。
次に、フォトリソグラフィ工程により、図２に示すグランド導体１８ａを絶縁体層１６ｂの表面に形成する。また、フォトリソグラフィ工程により、図３のコイルＬ及びコンデンサＣとなる内部導体（図２には図示せず）を絶縁体層１６ｃ，１６ｄの表面に形成する。また、フォトリソグラフィ工程により、図２に示すグランド導体１８ｂを絶縁体層１６ｅの表面に形成する。また、フォトリソグラフィ工程により、図２に示す外部電極１４を絶縁体層１６ｆの裏面に形成する。なお、これらのフォトリソグラフィ工程は、外部電極１２を形成する際のフォトリソグラフィ工程と同様であるので、説明を省略する。
次に、絶縁体層１６ａ〜１６ｆに形成したビアホールに対して、銅を主成分とする導電性ペーストを充填し、図２に示すビアホール導体ｂ１〜ｂ３６を形成する。
次に、絶縁体層１６ａ〜１６ｆをこの順に積み重ねる。そして、絶縁体層１６ａ〜１６ｆに対して積層方向の上下方向から力を加えることにより、絶縁体層１６ａ〜１６ｆを圧着する。これにより、図１に示す回路基板１０が得られる。
なお、前記製造方法では、一つの回路基板１０を作製する場合を例にとって説明した。しかしながら、実際には、大判の絶縁体層１６を積層して、マザー積層体を得る。そして、該マザー積層体をカットすることにより、複数の回路基板１０を同時に作製する。図５は、マザー積層体１１１を積層方向から平面視した図である。マザー積層体１１１では、図５に示すように、隣接する積層体１１のフレキシブル領域Ｅ２同士が隣接してしまう。そのため、マザー積層体１１１の運搬時に、マザー積層体１１１がフレキシブル領域Ｅ２において折れ曲がってしまうおそれがある。そこで、図５のマザー積層体１１１では、ｚ軸方向から平面視したときに、マトリクス状に並んでいる複数の積層体１１の周囲を取り囲むように、マザー積層体１１１の上面に補強導体（補強部材）１１３が設けられている。これにより、マザー積層体１１１が、運搬時に折れ曲がることが抑制される。なお、補強導体１１３の代わりの補強部材として、レジスト膜等が用いられてもよい。
（効果）
回路基板１０によれば、以下に説明するように、プリント配線基板が変形したとしても、回路基板１０がプリント配線基板から外れることを抑制できる。より詳細には、電子装置が落下した際の衝撃によりプリント配線基板が変形する場合がある。この際、プリント配線基板の変形により、プリント配線基板の外部電極と多層基板の外部電極とを固定しているはんだに負荷がかかる。その結果、はんだが破損して、多層基板がプリント配線基板から外れてしまう。
これに対して、回路基板１０では、外部電極１４は、ｚ軸方向から平面視したときに、フレキシブル領域Ｅ２に位置している。フレキシブル領域Ｅ２は、リジッド領域Ｅ１に比べて容易に変形するように構成されている。そのため、回路基板１０が搭載された電子装置が落下することにより、回路基板１０が実装されているプリント配線基板に変形しても、回路基板１０は、プリント配線基板の変形に伴って、フレキシブル領域Ｅ２において変形できる。そのため、プリント配線基板の外部電極と回路基板１０の外部電極１４とを固定しているはんだに負荷がかかることが抑制される。その結果、はんだが破損して、回路基板１０がプリント配線基板から外れることが抑制される。
更に、回路基板１０では、外部電極１４は、フレキシブル領域Ｅ２に設けられていると共に、プリント配線基板の外部電極に対して固定される。これにより、プリント配線基板が変形して該プリント配線基板の外部電極の位置が変化したとしても、外部電極１４は、フレキシブル領域Ｅ２が変形することにより、プリント配線基板の外部電極の位置の変化に追従することができる。よって、回路基板１０がプリント配線基板から外れることが抑制される。特に、回路基板１０では、全ての外部電極１４がフレキシブル領域Ｅ２に設けられているので、回路基板１０がプリント配線基板から外れることがより効果的に抑制される。
また、回路基板１０では、上記のように、フレキシブル領域Ｅ２を設けて回路基板１０がプリント配線基板から外れることを抑制しつつ、内蔵しているコイルＬやコンデンサＣ等の回路素子の特性が変化することを抑制できる。より詳細には、回路基板がプリント配線基板から外れることを防止するためには、例えば、回路基板全体をフレキシブル領域とすればよい。ここで、回路基板全体がフレキシブル領域である場合には、回路基板全体が変形することができる。しかしながら、回路基板内にはコイルやコンデンサ等の回路素子が設けられている。そのため、回路基板全体が変形すると、コイルやコンデンサ等を構成する内部導体の形状や内部導体間の距離が変化してしまう。その結果、コイルのインダクタンス値が変化したり、コンデンサの容量が変化したりしてしまう。
そこで、回路基板１０では、フレキシブル領域Ｅ２に比べて変形しにくいリジッド領域Ｅ１が設けられている。そのため、回路基板１０に外力が加わった場合には、フレキシブル領域Ｅ２が変形し、リジッド領域Ｅ１は殆ど変形しない。ここで、コイルＬやコンデンサＣ等の回路素子は、図３に示すように、リジッド領域Ｅ１に設けられている。そのため、コイルＬやコンデンサＣ等の回路素子は、回路基板１０に外力が加わったとしても、殆ど変形しない。その結果、コイルＬのインダクタンス値が変化したり、コンデンサＣの容量が変化したりすることが抑制される。
更に、回路基板１０では、コイルＬ及びコンデンサＣは、ｚ軸方向においてグランド導体１８ａ，１８ｂ間に位置していると共に、ｚ軸方向から平面視したときに、グランド導体１８ａ，１８ｂに重なっている。すなわち、コイルＬ及びコンデンサＣは、グランド導体１８ａ，１８ｂに挟まれている領域内に設けられている。よって、回路基板１０では、グランド導体が１つだけ設けられている回路基板に比べて、コイルＬ及びコンデンサＣの変形をより効果的に抑制できる。
更に、回路基板１０では、グランド導体１８ａ，１８ｂは、四隅においてビアホール導体ｂ５〜ｂ１６により接続されている。よって、グランド導体１８ａとグランド導体１８ｂとは、四隅において互いに固定されている。そのため、回路基板１０が変形した際に、グランド導体１８ａ，１８ｂがｘ軸方向に伸び縮みすることが抑制されると共に、グランド導体１８ａ，１８ｂがｙ軸方向に伸び縮みすることが抑制される。その結果、リジッド領域Ｅ１の変形がより効果的に抑制されるようになり、コイルＬやコンデンサＣ等の回路素子の特性の変化がより効果的に抑制されるようになる。
なお、回路基板１０では、グランド導体１８ａ，１８ｂは、４箇所においてビアホール導体ｂ５〜ｂ１６によって固定されている。しかしながら、グランド導体１８ａ，１８ｂが固定される位置の数はこれに限らない。グランド導体１８ａ，１８ｂは、ｚ軸方向から平面視したときに、一直線に並んでいない少なくとも３箇所以上の位置に置いてグランド導体１８ａとグランド導体１８ｂとを接続していればよい。これにより、グランド導体１８ａ，１８ｂは、ｘ軸方向及びｙ軸方向に伸び縮みすることが抑制されるようになる。
また、回路基板１０では、リジッド領域Ｅ１の形成のために、回路基板１０内に設けられているグランド導体１８が用いられている。よって、回路基板１０は、リジッド領域の形成のために新たな構成が追加された回路基板に比べて、安価に作製可能である。なお、リジッド領域Ｅ１の形成のために用いられる内部導体は、グランド導体１８に限らない。よって、該内部導体として、コンデンサ導体が用いられてもよい。コンデンサ導体が用いられた場合でも、回路基板１０を安価に作製することができる。
また、回路基板１０では、リジッド領域Ｅ１内に電子部品５０が実装される。リジッド領域Ｅ１は、フレキシブル領域Ｅ２に比べて変形しにくい。よって、回路基板１０が変形することによって、外部電極１２と外部電極５２とを固定するはんだに負荷がかかることが抑制される。その結果、回路基板１０では、回路基板１０から電子部品５０が外れることが抑制される。
（第１の変形例）
以下に第１の変形例に係る回路基板１０ａについて図面を参照しながら説明する。図６は、第１の変形例に係る回路基板１０ａの断面構造図である。
回路基板１０ａは、フレキシブル領域Ｅ３を更に有している点において、回路基板１０と異なる。フレキシブル領域Ｅ３は、フレキシブル領域Ｅ２と同様に、リジッド領域Ｅ１に比べて変形しやすい。そして、フレキシブル領域Ｅ３は、リジッド領域Ｅ１のｚ軸方向の負方向側に位置している。このように、リジッド領域Ｅ１よりもｚ軸方向の負方向側にフレキシブル領域Ｅ３が設けられることにより、回路基板１０ａの下面全体がフレキシブル領域Ｅ２，Ｅ３となる。その結果、回路基板１０ａは、下面全体において変形することができるようになる。よって、プリント配線基板から回路基板１０ａが外れることが効果的に抑制されるようになる。
（第２の変形例）
以下に、第２の変形例に係る回路基板１０ｂについて図面を参照しながら説明する。図７は、第２の変形例に係る回路基板１０ｂを積層方向から透視した図である。
回路基板１０ｂは、図７に示すように、外部電極１４が下面の長辺に沿って設けられている点において、回路基板１０と異なる。このように、外部電極１４が下面の長辺に沿って設けられている場合には、グランド導体１８ａ，１８ｂは、下面の短辺近傍までｘ軸方向に延在することができる。よって、回路基板１０ｂでは、回路基板１０に比べて、グランド導体１８ａ，１８ｂの面積が大きくなるので、該グランド導体１８ａ，１８ｂにより規定されるリジッド部Ｅ１の面積も広くなる。そのため、回路基板１０ｂでは、回路基板１０に比べて、より多くの回路素子を回路基板１０ｂに内蔵させることが可能となる。
（第３の変形例）
以下に、第３の変形例に係る回路基板１０ｃについて図面を参照しながら説明する。図８は、第３の変形例に係る回路基板１０ｃを積層方向から平面視した図である。
回路基板１０ｃでは、グランド導体１８ａ，１８ｂは、ｚ軸方向から平面視したときに、外部電極１４ｂ，１４ｃ，１４ｅ，１４ｇ，１４ｈ，１４ｊと重なっている。すなわち、外部電極１４ｂ，１４ｃ，１４ｅ，１４ｇ，１４ｈ，１４ｊは、ｚ軸方向から平面視したときに、グランド導体１８ａ，１８ｂに規定されるリジッド領域Ｅ１内に設けられている。一方、回路基板１０ｃの下面の各角の最も近くに位置しいている外部電極１４ａ，１４ｄ，１４ｆ，１４ｉは、ｚ軸方向から平面視したときに、フレキシブル領域Ｅ２内に設けられている。回路基板１０ｃのように、全ての外部電極１４がフレキシブル領域Ｅ２内に設けられていなくてもよい。
更に、回路基板１０ｃでは、プリント配線基板が変形したときに最も負荷がかかりやすい外部電極１４ａ，１４ｄ，１４ｆ，１４ｉが、ｚ軸方向から平面視したときに、フレキシブル領域Ｅ２内に設けられている。その結果、回路基板１０ｃがプリント配線基板から外れることがより効果的に抑制される。
（その他の実施形態）
本発明に係る回路基板は、前記実施形態に示した回路基板１０，１０ａ〜１０ｃに限らず、その要旨の範囲内において変更可能である。
なお、回路基板１０，１０ａ〜１０ｃでは、リジッド領域Ｅ１は、グランド導体１８ａ，１８ｂにより規定されるものとしたが、他の構成によって規定されてもよい。他の構成とは、例えば、回路基板１０，１０ａ〜１０ｃの表面に設けられるレジスト膜が挙げられる。
また、回路基板１０，１０ａ〜１０ｃでは、リジッド領域Ｅ１をフレキシブル領域Ｅ２，Ｅ３よりも変形しにくい構造とするために、リジッド領域Ｅ１内にベタ電極からなるグランド導体１８を硬質部材として設けていた。しかしながら、リジッド領域Ｅ１内に設けられる硬質部材は、ベタ電極であるグランド導体１８のみに限らない。該硬質部材としては、例えば、コンデンサ導体や配線導体であってもよい。ただし、硬質部材が配線導体である場合には、リジッド領域Ｅ１内にベタ電極が設けられなくなる。そのため、ｚ軸方向から平面視したときに、リジッド領域Ｅ１内に硬質部材が設けられない領域が形成される。この場合には、ｚ軸方向から平面視したときに、リジッド領域Ｅ１において硬質部材が占める割合が、フレキシブル領域Ｅ２，Ｅ３において硬質部材が占める割合よりも高くなっていればよい。これにより、リジッド領域Ｅ１は、フレキシブル領域Ｅ２，Ｅ３よりも変形しにくくなる。なお、硬質部材が全て同じ材料で同じ厚みを有している場合には、リジッド領域Ｅ１において硬質部材が占める割合とは、リジッド領域Ｅ１において硬質部材が占める面積の割合であり、フレキシブル領域Ｅ２，Ｅ３において硬質部材が占める割合とは、フレキシブル領域Ｅ２，Ｅ３において硬質部材が占める面積の割合である。
なお、フレキシブル領域Ｅ２，Ｅ３内にも、内部導体が設けられていてもよい。
本発明は、回路基板及びマザー積層体に有用であり、特に、プリント配線基板が変形したとしても、プリント配線基板から外れることを抑制できる点において優れている。
Ｃ コンデンサ
Ｅ１ リジッド領域
Ｅ２，Ｅ３ フレキシブル領域
Ｌ コイル
ｂ１〜ｂ３６ ビアホール導体
１０，１０ａ〜１０ｃ 回路基板
１１ 積層体
１２ａ，１２ｂ，１４ａ〜１４ｊ 外部電極
１６ａ〜１６ｆ 絶縁体層
１８ａ，１８ｂ グランド導体
５０ 電子部品
１１１ マザー積層体
１１３ 補強導体

Claims (12)

  1. 可撓性材料からなる絶縁体層が積層されることにより構成されている積層体と、
    前記積層体の下面に設けられている複数の外部電極と、
    前記積層体に設けられ、かつ、前記絶縁体層よりも硬い硬質部材と、
    を備え、
    前記積層体は、
    第１のフレキシブル領域と、
    積層方向から平面視したときに、該第１のフレキシブル領域と隣接しているリジッド領域と、
    を有し、
    積層方向から平面視したときに、前記リジッド領域において前記硬質部材が占める割合は、前記第１のフレキシブル領域において該硬質部材が占める割合よりも高く、
    前記複数の外部電極の少なくとも一部は、積層方向から平面視したときに、前記第１のフレキシブル領域内に設けられていること、
    を特徴とする回路基板。
  2. 前記硬質部材は、第１の内部導体であり、
    前記リジッド領域は、積層方向から平面視したときに、前記第１の内部導体により規定されていること、
    を特徴とする請求項１に記載の回路基板。
  3. 前記第１の内部導体は、ベタ電極であること、
    を特徴とする請求項２に記載の回路基板。
  4. 前記第１の内部導体は、グランド導体又はコンデンサ導体であること、
    を特徴とする請求項２又は請求項３のいずれかに記載の回路基板。
  5. 前記積層体に内蔵されている回路素子を、
    更に備え、
    前記硬質部材は、第２の内部導体を更に含み、
    前記回路素子は、積層方向において、前記第１の内部導体と前記第２の内部導体との間に位置していると共に、積層方向から平面視したときに、該第１の内部導体及び該第２の内部導体に重なっていること、
    を特徴とする請求項２ないし請求項４のいずれかに記載の回路基板。
  6. 前記第１の内部導体及び前記第２の内部導体を接続するビアホール導体を更に備えていること、
    を特徴とする請求項５に記載の回路基板。
  7. 前記ビアホール導体は、積層方向から平面視したときに、一直線上に並んでいない少なくとも３箇所以上の位置において前記第１の内部導体と前記第２の内部導体とを接続していること、
    を特徴とする請求項６に記載の回路基板。
  8. 全ての前記外部電極は、積層方向から平面視したときに、前記第１のフレキシブル領域内に設けられていること、
    を特徴とする請求項１ないし請求項７のいずれかに記載の回路基板。
  9. 前記複数の外部電極は、長方形状をなしている前記下面の外周に沿って設けられており、
    前記下面の各角の最も近くに位置している前記外部電極は、前記第１のフレキシブル領域内に設けられていること、
    を特徴とする請求項１ないし請求項８のいずれかに記載の回路基板。
  10. 前記積層体は、
    前記リジッド領域よりも積層方向の下側に位置する第２のフレキシブル領域を、
    更に有し、
    積層方向から平面視したときに、前記リジッド部において前記硬質部材が占める割合は、前記第２のフレキシブル領域において該硬質部材が占める割合よりも高いこと、
    を特徴とする請求項１ないし請求項９のいずれかに記載の回路基板。
  11. 前記積層体の上面であって、かつ、前記リジッド領域内には、電子部品が実装されること、
    を特徴とする請求項１ないし請求項１０のいずれかに記載の回路基板。
  12. マトリクス状に並んでいる請求項１ないし請求項１１に記載の複数の回路基板と、
    積層方向から平面視したときに、マトリクス状に並んだ前記複数の回路基板の周囲を囲むように設けられている補強部材と、
    備えていることを特徴とするマザー積層体。
JP2011504773A 2009-03-19 2010-02-03 回路基板及びマザー積層体 Active JP5333577B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011504773A JP5333577B2 (ja) 2009-03-19 2010-02-03 回路基板及びマザー積層体

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009068134 2009-03-19
JP2009068134 2009-03-19
JP2011504773A JP5333577B2 (ja) 2009-03-19 2010-02-03 回路基板及びマザー積層体
PCT/JP2010/051487 WO2010106839A1 (ja) 2009-03-19 2010-02-03 回路基板及びマザー積層体

Publications (2)

Publication Number Publication Date
JPWO2010106839A1 true JPWO2010106839A1 (ja) 2012-09-20
JP5333577B2 JP5333577B2 (ja) 2013-11-06

Family

ID=42739505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011504773A Active JP5333577B2 (ja) 2009-03-19 2010-02-03 回路基板及びマザー積層体

Country Status (5)

Country Link
US (1) US8705247B2 (ja)
EP (1) EP2410827B1 (ja)
JP (1) JP5333577B2 (ja)
CN (1) CN102356703B (ja)
WO (1) WO2010106839A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130046388A (ko) * 2012-11-27 2013-05-07 대덕지디에스 주식회사 인쇄회로기판 및 그 제조방법
WO2014115433A1 (ja) * 2013-01-22 2014-07-31 株式会社村田製作所 コイル部品および電子機器
CN105208766B (zh) 2015-09-21 2018-03-23 京东方科技集团股份有限公司 柔性电路板及切割装置
WO2017065028A1 (ja) * 2015-10-15 2017-04-20 株式会社村田製作所 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法
EP3588550A4 (en) 2017-02-22 2021-01-13 Kyocera Corporation SWITCH SUBSTRATE, ELECTRONIC DEVICE AND ELECTRONIC MODULE
JP2020150026A (ja) * 2019-03-11 2020-09-17 株式会社村田製作所 多層配線基板

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5004639A (en) * 1990-01-23 1991-04-02 Sheldahl, Inc. Rigid flex printed circuit configuration
JP3164182B2 (ja) 1993-08-27 2001-05-08 株式会社村田製作所 複合電子部品
WO1998047331A1 (fr) 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JP3019027B2 (ja) 1997-05-16 2000-03-13 日本電気株式会社 リジッド・フレキシブル基板を用いたｉｃパッケージの構造
JP3375555B2 (ja) * 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JPH11186807A (ja) 1997-12-17 1999-07-09 Tdk Corp 積層バンドパスフィルタとその帯域幅制御方法
JPH11274363A (ja) * 1998-03-25 1999-10-08 Denso Corp 電子部品の実装構造
JP4479015B2 (ja) 1999-06-10 2010-06-09 パナソニック株式会社 コンデンサ内蔵キャリア基板およびその製造方法
EP1187206B1 (fr) * 2000-09-05 2009-12-09 Nxp B.V. Dispositif intégré de protection électromagnétique
US20020093351A1 (en) * 2001-01-18 2002-07-18 Holcombe Brent A. Method for constructing a flex-rigid laminate probe
JP2002329812A (ja) * 2001-04-26 2002-11-15 Sharp Corp 半導体パッケージ装置および半導体パッケージ装置実装用基板
JP2003133653A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 配線基板およびそれを用いた半導体装置の実装構造体
JP2003304065A (ja) 2002-04-08 2003-10-24 Sony Corp 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法
JP4178542B2 (ja) * 2002-05-08 2008-11-12 日本電気株式会社 裏面電極型半導体パッケージの実装構造
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
US20040231885A1 (en) * 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
JP4186737B2 (ja) 2003-07-17 2008-11-26 Ｊｓｒ株式会社 低弾性率熱硬化性樹脂組成物および該組成物を用いた熱硬化性フィルム、ならびにそれらの硬化物
US7186924B2 (en) * 2003-10-21 2007-03-06 International Business Machines Corporation Dielectric structure for printed circuit board traces
JP4403820B2 (ja) * 2004-02-17 2010-01-27 株式会社村田製作所 積層型電子部品およびその製造方法
KR101183272B1 (ko) 2004-02-23 2012-09-14 조지아 테크 리서치 코오포레이션 Ｒｆ/무선 다중 대역 응용들을 위한 액정 폴리머 및 다층폴리머 기반 수동 신호 처리 부품들
US7478472B2 (en) * 2004-03-03 2009-01-20 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with signal wire shielding
JP4470162B2 (ja) * 2004-06-29 2010-06-02 日立金属株式会社 セラミック積層基板
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP4452650B2 (ja) 2005-05-31 2010-04-21 新光電気工業株式会社 配線基板およびその製造方法
CN1925720B (zh) * 2005-09-01 2010-04-14 日本特殊陶业株式会社 布线基板、电容器
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
TWI294681B (en) * 2006-01-25 2008-03-11 Ind Tech Res Inst Image ground shielding structure
JP2007250884A (ja) * 2006-03-16 2007-09-27 Shirai Denshi Kogyo Kk フレキシブルプリント基板およびその製造方法
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
US7763983B2 (en) * 2007-07-02 2010-07-27 Tessera, Inc. Stackable microelectronic device carriers, stacked device carriers and methods of making the same
EP2217045A1 (en) * 2007-10-18 2010-08-11 Ibiden Co., Ltd. Wiring substrate and method of manufacturing the same
US20090213565A1 (en) * 2008-02-27 2009-08-27 International Business Machines Corporation Emc shielding for printed circuits using flexible printed circuit materials

Also Published As

Publication number Publication date
EP2410827A1 (en) 2012-01-25
US20120002380A1 (en) 2012-01-05
EP2410827A4 (en) 2017-07-12
CN102356703B (zh) 2015-05-13
WO2010106839A1 (ja) 2010-09-23
US8705247B2 (en) 2014-04-22
JP5333577B2 (ja) 2013-11-06
EP2410827B1 (en) 2018-09-19
CN102356703A (zh) 2012-02-15

Similar Documents

Publication Publication Date Title
JP3183322U (ja) 回路基板
JP4962660B2 (ja) 信号線路及び回路基板
US9252489B2 (en) Circuit board and circuit module
JP5240293B2 (ja) 回路基板
JP5574030B2 (ja) 多層基板
JP5333577B2 (ja) 回路基板及びマザー積層体
JP5725268B1 (ja) コンデンサ内蔵電子部品
US9433098B2 (en) Method of manufacturing a combined circuit board
US20140054079A1 (en) Multilayer flexible printed circuit board and method for manufacturing same
JP5434167B2 (ja) 回路基板
KR100678083B1 (ko) 임베디드 캐패시터와 임베디드 캐패시터의 제작 방법
KR101131289B1 (ko) 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법
JP2019145763A (ja) プリント回路基板及びこれを備えた電子機器
JP5344033B2 (ja) 電子装置
WO2011043382A1 (ja) 回路基板及びその製造方法
JP5344036B2 (ja) 回路基板及びその製造方法
WO2013121977A1 (ja) 部品内蔵基板
WO2013121976A1 (ja) 部品内蔵基板
KR20190111867A (ko) 연성코일과 그 제조방법 및 이를 포함하는 전자부품

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

R150 Certificate of patent or registration of utility model

Ref document number: 5333577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150