JPWO2010082305A1 - 直流直流変換器、直流直流変換器の制御方法、および電子機器 - Google Patents

Abstract

直流直流変換器は、入力電圧の通過と遮断を繰り返すことによりパルス波形を生成するスイッチング素子と、パルス波形に重畳して発生する前記パルス波形よりも周期の短い変動成分を抑制する変動成分抑制回路と、入力電圧が基準電圧以上となる場合に、変動成分抑制回路を作動させる制御回路と、を備える。

Description

本発明は、電子回路で処理される信号の変動成分の抑制技術に関する。

電源生成回路において、スイッチング方式による電圧変換回路としてＤＣ−ＤＣコンバータがある。ここで、スイッチングとは、ＦＥＴなどのスイッチング素子をＯＮ／ＯＦＦして、入力電圧を方形波としてチョッピングすることをいう。このような方形波を平滑回路によって平滑化する。そして、例えば、方形波の幅、すなわち、デューティ比を変更することで、所望の出力電圧値を得ることができる。

ところで、このスイッチング素子によって、入力電圧をパルス波形にする際に、ＦＥＴのＯＮスピード（動作速度、オン動作時の立ち上がり時間等）によっては、非常に大きなオーバーシュートを伴うリンギングが発生する。リンギングは、方形波のパルス幅よりも周期の短い変動成分である。「非常に大きな」とは、パルス波形の振幅と比較して、無視できないという意味である。

このリンギングは、自身の電源回路を含む、他の電子回路にも誤動作を引き起こすノイズ源となる。このリンギングを防止する方法としていくつかの方法がある。

図１は、リンギング対策のない電圧調整回路の例である。電圧調整回路は、ＤＣ−ＤＣコントローラ１と、ＤＣ−ＤＣコントローラ１からの制御信号を受け電源１０からの入力電圧ＶＩＮをスイッチングする一対のＦＥＴ１、ＦＥＴ２と、ＦＥＴ１、ＦＥＴ２によりスイッチングされたパルス状の電圧を供給され、エネルギーの蓄積とエネルギーの放出に伴って、パルス状の電圧を平滑化する、インダクタンス素子Ｌ１およびコンデンサＣ１とを含む。

ＤＣ−ＤＣコントローラ１は、ＦＥＴ１のゲートと、ＦＥＴ２のゲートに交互にパルス電圧を供給する。そして、ＤＣ−ＤＣコントローラ１は、交互にＦＥＴ１とＦＥＴ２をオンおよびオフに切り替える。インダクタンス素子Ｌ１とコンデンサＣ１は、ともに、電流、電圧の急激な変化を抑制するので、負荷には、ＦＥＴ１とＦＥＴ２のスイッチングによるパルス波形のデューティ比に応じた電圧が供給される。

図２および図３に、図１のＡ点の電圧波形の例を示す。Ａ点は、入力電圧ＶＩＮを供給する電源１０および接地電位のいずれか一方に、ＦＥＴ１とＦＥＴ２とによって交互に接続される点である。図３は、Ａ点の理想的な電圧波形例である。本来の理想波形は、図３のような方形波に近い波形である。方形波の波高値（振幅）は、通常入力電圧ＶＩＮにほぼ一致する。

一方、図２は、図１のＡ点の電圧の観測結果の例である。図２のように、Ａ点の波形を観測すると、入力電圧ＶＩＮよりも高い電圧で、スイッチング周波数よりも早い周期の変動成分が検知されることがある。この変動成分は、方形波よりも周期の短いスパイク状であることが多く、リンギングノイズと呼ばれる。リンギングノイズは、ＦＥＴ１、ＦＥＴ２のスイッチング速度、端子の浮遊容量、インダクタンス素子Ｌ１のインダクタンス等に応じて、それぞれの回路の特性に依存する周期、振幅にて発生する。リンギングノイズは、方形波に重畳し、方形波の本来の振幅値ＶＩＮより高いピーク値を含む電圧波形を形成する。
特開２０００−２０９８５７号公報 特開平５−３６７１号公報 特許第３３７００６５号公報

開示の技術は、上記スイッチング素子を含む回路に対して、変動成分が重畳することによって回路内の電圧が通常より高い値となることの不具合、例えば、素子耐圧を越えて素子を破壊することを抑制することを目的とする。これにより、開示の技術は、素子耐圧が必要以上に高い部品を選定しなくてもスイッチング素子を含む回路を安定して動作させる制御技術を提案するものである。

開示の技術はこのような課題を解決するために、以下の手段を採用した。すなわち、本開示の技術の一態様は、入力電圧を目標とする出力電圧に変換する直流直流変換器として例示できる。この直流直流変換器は、入力電圧の通過と遮断を繰り返すことによりパルス波形を生成するスイッチング素子と、パルス波形に重畳して発生するパルス波形よりも周期の短い変動成分を抑制する変動成分抑制回路と、入力電圧が基準電圧以上となる場合に、変動成分抑制回路を作動させる制御回路と、を備える。

本発明によれば、スイッチング素子を含む回路に対して、変動成分が重畳することによって回路内の電圧が通常より高い値となることの不具合を抑制できる。

リンギング対策のない電圧調整回路の例である。 電圧の観測結果の例である。 理想的な電圧波形例である。 リンギングノイズを抑えるための基本制御回路を例示する図である。 リンギングノイズを抑えるための基本制御回路を例示する図である。 リンギングノイズを抑えるための基本制御回路を例示する図である。 基本制御回路の観測波形の例を示す図である。 基本制御回路の観測波形の例を示す図である。 実施例１に係る電圧調整回路を例示する図である。 実施例２に係る電圧調整回路を例示する図である。 実施例３に係る電圧調整回路を例示する図である。 実施例４に係る電圧調整回路を例示する図である。 実施例５に係る電圧調整回路を例示する図である。 実施例６に係る電子機器の構成を例示する図である。 実施例６に係る電圧調整回路の作用を例示する図である。

符号の説明

１ ＤＣ−ＤＣコントローラ
１０ 電源
１４ 電池
１６ ＡＣアダプタ（１６Ｖ出力）
１９ ＡＣアダプタ（１９Ｖ出力）
２１，２２，２３，２４，２５ 電圧調整回路
５０ 負荷
Ｃ１ コンデンサ
Ｄ１，Ｄ２，Ｄ３ ダイオード
ＣＭＰ１ コンパレータ
Ｌ１ インダクタンス素子

以下、図面を参照して本発明を実施するための最良の形態（以下、実施形態という）に係る電子回路およびその電子回路を含む電子機器について説明する。以下の実施形態の構成は例示であり、本発明は実施形態の構成には限定されない。

＜回路の概要＞
本電子回路は、ＤＣ−ＤＣコンバータなどスイッチング素子を含む回路において、スイッチング時に出るリンギングノイズの除去に関し、その状況に見合った改善を施し、リンギングを低減させ、回路に影響を及ぼすノイズを防止する回路方式を提案する。さらに、他の電子回路にも誤動作を引き起こす可能性のあるノイズのピークを下げることにより、スイッチングの影響を少なくする電子回路を提案する。

＜基本回路＞
図４Ａ−図４Ｃに、リンギングノイズを抑えるための基本制御回路を例示する。図４Ａは、Ａ点と接地電位との間にダイオードＤ１（変動成分抑制回路に相当、以下では、リンギング防止回路ともいう）を設けた基本制御回路である。ダイオードＤ１は、一般にフライホイールダイオードとも呼ばれることがある。ダイオードＤ１は、ＦＥＴ１とＦＥＴ２の出力端子側にあるＡ点から、負荷５０に至る経路と接地電位との間に、カソードを経路側にし、アノードを接地電位側にして挿入される。したがって、ダイオードＤ１は、インダクタンス素子Ｌ１から負荷５０に向かう回路に対して、並列に挿入されることになる。そのため、ダイオードＤ１に逆バイアスが加えられた状態で接合部がキャパシタ、すなわち、ローパスフィルタとして機能する。その結果、Ａ点のパルス波形に重畳されたリンギングノイズが抑制される。

図４Ｂは、Ａ点と接地電位との間にコンデンサＣ２と抵抗Ｒ２の直列のＣＲ回路（変動成分抑制回路に相当）を設けた基本制御回路である。このＣＲ回路は、一般にスナバ回路とも呼ばれることがある。ＣＲ回路は、インダクタンス素子Ｌ１から負荷５０に向かう回路に対して、並列に挿入されることになる。そのため、コンデンサＣ２が急峻なリンギングノイズを吸収し、ローパスフィルタとして機能する。その結果、Ａ点のパルス波形に重畳されたリンギングノイズが抑制される。

図４Ｃは、スイッチング素子であるＦＥＴ１およびＦＥＴ２のゲートへの接続端子に抵抗Ｒ２，Ｒ３（変動成分抑制回路に相当）を挿入した基本制御回路である。抵抗Ｒ２とＦＥＴ１のゲートの浮遊容量とによって、直列のＣＲ回路が構成される。同様に、抵抗Ｒ３とＦＥＴ２のゲートの浮遊容量とによって、直列のＣＲ回路が構成される。したがって、ＦＥＴ１およびＦＥＴ２のスイッチング動作を制御するゲートへの制御信号の波形を鈍らせることになり、リンギングが抑制される。

図５および図６に、図４Ａ−４Ｃの基本制御回路のＡ点での観測波形の例を示す。図５および図６のように、これらの回路では、方形波の立ち上がり部分が、理想の波形（図３参照）と比較して、遅延する結果となる。したがって、立ち上がり部分の波形に鈍りが発生する。この場合、基本制御回路では、図６のＢ部（斜線部）がスイッチング損失となり、直流直流変換器の効率を悪化させる原因となる可能性がある。一方、リンギングノイズを抑制しない場合には、リンギングノイズは入力電圧よりもさらに大きな電圧値に達するため、ＦＥＴ１、ＦＥＴ２、その他の電子回路部品を高耐圧品に代える必要があり、場合によって素子耐圧オーバーによる破壊が発生し得る。

そこで、本実施形態では、リンギングノイズの抑制と、波形の鈍りに伴うスイッチング損失の抑制という両方の効果を発揮できる機能を基本制御回路に追加する例を説明する。

図７Ａに、実施例１に係る電圧調整回路２１を例示する。電圧調整回路２１は、基本制御回路である図４Ａの構成に加えて、ダイオードＤ１と接地電位との間にスイッチング素子であるＦＥＴ３を有する。ＦＥＴ３は、例えば、Ｎ型のＭＯＳ（Metal-Oxide-Semiconductor）トランジスタで構成できる。ＦＥＴ３のゲートには、コンパレータＣＭＰ１の出力端子が接続されている。

コンパレータＣＭＰ１は、電源１０からの入力電圧ＶＩＮと、スレショールド電圧ＶＲＥＦとを比較する。そして、入力電圧ＶＩＮがスレショールド電圧ＶＲＥＦより高い場合には、コンパレータＣＭＰ１は、ＦＥＴ３のゲートを高電位（ＨＩ）にする。その結果、ＦＥＴ３は、オン状態となり、ダイオードＤ１は、接地電位とＡ点との間に、接地電位からＡ点に向かう方向を順方向として挿入されることになる。コンパレータＣＭＰ１とＦＥＴ３が制御回路に相当する。

一方、入力電圧ＶＩＮがスレショールド電圧ＶＲＥＦより低い場合には、コンパレータＣＭＰ１は、ＦＥＴ３のゲートを低電位（ＬＯ）にする。その結果、ＦＥＴ３は、オフ状態となり、ダイオードＤ１は、接地電位から遮断されることになる。このようにして、コンパレータＣＭＰ１とＦＥＴ３とを含む回路は、電源１０からの入力電圧が基準値であるスレショールド電圧ＶＲＥＦを越える場合に限定して、ダイオードＤ１を作動させる。したがって、スイッチング時のパルス波形にリンギングノイズが重畳して、信号波形のピーク値が所定の限界、例えば、回路素子の耐圧、定格等を越える可能性のある場合に限定して、ダイオードＤ１を機能させ、リンギングノイズを抑制する。一方、そのような可能性の少ない場合には、ダイオードＤ１をフローティング状態として、図５および図６に示したようなスイッチングロスの発生を低減できる。

そのため、コンパレータＣＭＰ１の参照するスレショールド電圧は、使用する回路部品の耐圧に相当する電圧値から、リンギングノイズの最大振幅分だけ低下させた値未満の電圧値とすればよい。

図７Ｂに、実施例２に係る電圧調整回路２２を示す。電圧調整回路２２は、基本制御回路である図４Ｂの構成に加えて、コンデンサＣ２と抵抗Ｒ２の直列のＣＲ回路と接地電位との間にスイッチング素子であるＦＥＴ３を有する。図７Ａと同様、図７Ｂでも、ＦＥＴ３のゲートには、コンパレータＣＭＰ１の出力端子が接続されている。コンパレータＣＭＰ３の接続および作用は、図７Ａと同様であるので、その詳細は省略する。

実施例２では、電源１０からの入力電圧ＶＩＮがスレショールド電圧ＶＲＥＦを越える場合に、ＣＲ回路を機能させ、リンギングノイズを抑制する。一方、そのような可能性の少ない場合には、ＣＲ回路をフローティング状態として、図５および図６に示したようなスイッチングロスの発生を低減できる。

図７Ｃに、実施例３に係る電圧調整回路２３を示す。電圧調整回路２３は、基本制御回路である図４Ｃの構成に加えて、スイッチング素子であるＦＥＴ１，ＦＥＴ２のゲート回路に、それぞれ抵抗Ｒ２，Ｒ３と並列にスイッチング素子であるＦＥＴ４，ＦＥＴ５を設けている。ＦＥＴ４，ＦＥＴ５は、いずれもＰ型ＭＯＳトランジスタであり、ゲートが低電位（ＬＯ）のときに、オン状態となる。一方、ゲートが高電位（ＨＩ）のとき、あるいは、ゲートがフローティング状態のとき、ＦＥＴ４，ＦＥＴ５は、いずれもオフ状態となる。

図７Ｃでは、さらに、ＦＥＴ４，ＦＥＴ５のそれぞれのゲートが、スイッチング素子であるＦＥＴ３を介して接地電位に接続可能となっている。また、ＦＥＴ３をオンまたはオフにするため、ＦＥＴ３のゲートは、コンパレータＣＭＰ１に接続されている。ＦＥＴ３およびコンパレータＣＭＰ１の構成および作用は、実施例１、２の場合と同様であるので、その詳細を省略する。ただし、図７Ｃでは、コンパレータＣＭＰ１の負側入力端子に電源１０からの入力電圧ＶＩＮが接続されている。また、コンパレータＣＭＰ１の正側入力端子にスレショールド電圧ＶＲＥＦが接続されている。コンパレータＣＭＰ１とＦＥＴ３が制御回路に相当する。

実施例３では、電源１０からの入力電圧ＶＩＮがスレショールド電圧ＶＲＥＦを越える場合には、コンパレータＣＭＰ１は、ＦＥＴ３をオフにする。すると、ＦＥＴ４，ＦＥＴ５のゲートは、いずれもフローティング状態となり、ＦＥＴ４，ＦＥＴ５は、いずれもオフになる。この場合には、図７Ｃの電圧調整回路２３は、図４Ｃの場合と同様に機能する。

一方、電源１０からの入力電圧ＶＩＮがスレショールド電圧ＶＲＥＦより低い場合には、コンパレータＣＭＰ１は、ＦＥＴ３をオンにする。すると、ＦＥＴ４，ＦＥＴ５のゲートは、いずれも接地されることになり、Ｐ型のＭＯＳトランジスタであるＦＥＴ４，ＦＥＴ５は、いずれもオンになる。したがって、抵抗Ｒ２，Ｒ３のそれぞれの両端は、ＦＥＴ４，ＦＥＴ５によってショートされることになる。この場合には、ＤＣ−ＤＣコントローラ１からの制御パルス信号は、抵抗Ｒ２，Ｒ３をバイパスして、ＦＥＴ４，ＦＥＴ５を通過し、ＦＥＴ１およびＦＥＴ２のゲートに達する。したがって、図５および図６に示したようなスイッチングロスの発生が抑制される。

図７Ｄに、実施例４に係る電圧調整回路２４を示す。電圧調整回路２４は、実施例１のコンパレータＣＭＰ１を用いる代わりに、電源１０内の複数の電源電圧から、どれが供給されているかを示す信号により、ＦＥＴ３をオンまたはオフにする。図７Ｄの例では、電源１０内には、１４Ｖの入力電圧を供給可能な電池１４と、１９Ｖの入力電圧を供給可能なＡＣアダプタ１９を有している。これらの電圧値は、本実施例で適用される一例であり、本電子回路は、このような電圧の具体的な値に限定されるわけではない。

電池１４と、ＡＣアダプタ１９とは、それぞれ、ダイオードＤ２，Ｄ３を通じて、電源１０の出力端子に接続される。このようなダイオードＤ２，Ｄ３を突き合わせ回路という。突き合わせ回路が複数のダイオードを含み、それぞれのダイオードが異なる電源電圧の電源に接続される場合に、最も高い電源電圧が、ダイオードのカソード側から供給されることになる。ただし、図７Ｄでは、省略されているが、ＡＣアダプタ１９および電池１４は、突き合わせ回路（ダイオードＤ２，Ｄ３）に対して、それぞれ個別に電圧の供給と遮断とを制御可能である。そして、図７Ｄの回路構成では、ＡＣアダプタ１９から供給される電源ラインは、分岐して、ＦＥＴ３のゲートに供給されている。ＡＣアダプタ１９から供給される電源ラインから分岐した信号線とＦＥＴ３とが制御回路に相当する。

したがって、ＡＣアダプタ１９の電圧が突き合せ回路のダイオードＤ３に供給される場合には、ＦＥＴ３がオンとなり、ダイオードＤ１が、設置電位とＡ点の間に挿入されることになる。一方、ＡＣアダプタ１９の電圧が突き合せ回路のダイオードＤ３に供給されない場合には、ＦＥＴ３がオフとなり、ダイオードＤ１がフローティングとなる。以上のような構成の結果、実施例４の電圧調整回路２４は、実施例１の電圧調整回路と同様に機能する。

なお、このとき、ＡＣアダプタ１９ではない、電池１４の入力電圧値はリンギングが発生したとしても、素子耐圧をオーバーしない程度の電圧値である。このような、リンギングが発生したとしても素子耐圧をオーバーしない電圧として、図７Ｄでは、電池１４の電圧１４Ｖとしているが、これは、一例である。そこで、図７Ｄの構成を一般化すると、以下のように考えることができる。

回路素子の特性あるいは実験的な蓄積データ等から、リンギングノイズの振幅ΔＶが推定できる場合には、回路を構成する回路素子の耐圧ＶＬＩＭに対して、入力電圧ＶＩＮがＶＬＩＭ−ΔＶを越えるか否かによって、リンギングノイズを抑制する回路を動作させるか、否かにより回路を構成すればよい。すなわち、入力電圧ＶＩＮが、ＶＩＮ＞ＶＬＩＭ−ΔＶの場合には、回路の電圧（例えば、図１のＡ点の電圧ＶＡ）は、ＶＡ＝ＶＩＮ＋ΔＶ＞ＶＬＩＭとなり、回路素子の耐圧ＶＬＩＭを越える可能性がある。そして、上記条件となること、すなわち、入力電圧ＶＩＮ＞ＶＬＩＭ−ΔＶとなる可能性が高いことが、回路素子の特性、あるいは実験値、経験値等から事前に分かっている場合がある。

本実施例の電圧調整回路２４は、そのような場合に適用可能である。すなわち、電源電圧の選択結果を示す信号を基に、リンギングノイズ抑制機能の作動／非作動を制御する回路を構成すればよいからである。例えば、ＶＬＩＭ−ΔＶより高い電圧の電源から入力電圧ＶＩＮを供給するときに、ＦＥＴ３がオンになるように構成すればよい。また、ＶＬＩＭ−ΔＶより低い電圧の電源から入力電圧ＶＩＮを供給するときに、ＦＥＴ３がオフになるように構成すればよい。

実施例４では、実施例１の電圧調整回路２１を変形して、ＦＥＴ３を切り替える例を示したが、実施例２、３の電圧調整回路２１を同様に変形してもよい。ただし、実施例３の場合には、ＶＬＩＭ−ΔＶより高い電圧の電源から入力電圧ＶＩＮを供給するときに、ＦＥＴ３がオフになるように構成することになる。また、ＶＬＩＭ−ΔＶより低い電圧の電源から入力電圧ＶＩＮを供給するときに、ＦＥＴ３がオンになるように構成すればよい。

また図７Ｄでは、ＡＣアダプタ１９の電源ラインを直接分岐して、ＦＥＴ３に供給した。しかし、このような構成に代えて、ＡＣアダプタ１９の電圧を突き合わせ回路のダイオードＤ３に供給するか否かを制御する制御信号を分岐して、ＦＥＴ３を制御するようにしてもよい。

図７Ｅに、実施例５に係る電圧調整回路２５を示す。電圧調整回路２５は、実施例４の電圧調整回路２４とほぼ同様の回路構成である。ただし、実施例５では、電源１０は、１４Ｖ出力の電池１４、１６Ｖ出力のＡＣアダプタ１６および１９Ｖ出力のＡＣアダプタ１９を有している。これらの電圧値は、本実施例で適用される一例であり、本電子回路は、このような電圧の具体的な値に限定されるわけではない。

実施例５の場合も、ＡＣアダプタ１９が電源電圧を供給する場合には、ＦＥＴ３がオンとなり、ダイオードＤ１が、設置電位とＡ点の間に挿入されることになる。一方、ＡＣアダプタ１９が電源電圧を供給しない場合には、ＦＥＴ３がオフとなり、ダイオードＤ１がフローティングとなる。その結果、実施例５の電圧調整回路２５は、実施例１の電圧調整回路と同様に機能する。

実施例５も、リンギングノイズの振幅ΔＶが推定できる場合を想定している。そして、回路を構成する回路素子の耐圧ＶＬＩＭに対して、ＶＬＩＭ−ΔＶが、１６Ｖ程度である場合には、図７Ｅの回路構成によって、リンギングが発生したとしても、素子耐圧をオーバーしないように制御できる。

また、例えば、ＶＬＩＭ−ΔＶが、１５Ｖ程度である場合で、ＡＣアダプタ１６およびＡＣアダプタ１９のいずれかから電圧が供給される場合には、ＦＥＴ３をオンにして、ダイオードＤ１を機能させる必要がある。そのような場合には、例えば、１６Ｖ出力のＡＣアダプタ１６および１９Ｖ出力のＡＣアダプタ１９それぞれの電源ラインから分岐した信号を、ＯＲゲートを介して、ＦＥＴ３のゲートに接続すればよい。

なお、実施例４で述べたように、ＡＣアダプタ１６およびＡＣアダプタ１９それぞれの電源ラインから分岐した信号を用いる代わりに、制御信号を分岐してもよい。すなわち、ＡＣアダプタ１６およびＡＣアダプタ１９それぞれをオンまたはオフにする制御信号がある場合には、そのような制御信号を用いて、ＦＥＴ３をオンまたはオフにすればよい。

このように、ＦＥＴ３をオンにして、リンギング防止回路を機能させるべき場合（どの電源から電圧から供給された場合に、リンギング防止回路を機能させるべきか）は、回路部品の耐圧と、リンギングノイズの振幅との関係から設定される。したがって、リンギング防止回路を機能させるべき対象の電源は複数ありえる。その場合には、それらをＯＲ論理で結合して、ＦＥＴ３を制御すればよい。

図８および図９により、実施例６を説明する。図８は、実施例６に係る電子機器１００の構成を例示する図である。電子機器１００は、例えば、パーソナルコンピュータ、携帯情報端末、携帯用のテレビ受信機、携帯用のナビゲーション装置、携帯用の動画、音楽等の再生装置等である。図８のように、電子機器１００は、処理部１０２（本体部に相当）と、電圧調整回路２０とを含む。処理部１０２は、ＣＰＵ１１１、メモリ１１２、インターフェース１１３を介してＣＰＵ１１１に接続されるキーボード１１４Ａ、ポインティングデバイス１１４Ｂ、インターフェース１１５を介してＣＰＵ１１１に接続されるディスプレイ１１６、インターフェース１１７を介してＣＰＵ１１１に接続される通信部１１８、インターフェース１１９を介してＣＰＵ１１１に接続される外部記憶装置１２０、インターフェース１２１を介してＣＰＵ１１１に接続される着脱可能記憶媒体アクセス装置１２２等を有している。

ポインティングデバイス１１４Ｂは、例えば、マウス、トラックボール、フラットポイント等である。通信部１１８は、例えば、ＬＡＮ（Local Area Network）基板、赤外線通信部、無線ＬＡＮ、Bluetoothユニット、放送波受信回路等である。外部記憶装置１２０は、例えば、ハードディスク、フラッシュメモリデバイス等である。着脱可能記憶媒体アクセス装置１２２は、ＣＤ（Compact Disc），ＤＶＤ(Digital Versatile Disk)等の駆動装置、フラッシュメモリカードの入出力装置等である。

図８に示す電子機器１００には、一例として下記の電圧調整回路２０（リンギング防止回路付きＤＣ−ＤＣコンバータ回路）が搭載されている。なお、以下の電圧値は、本実施例で適用される一例であり、本電子回路は、このような電圧の具体的な値に限定されるわけではない。
負荷：ＣＰＵ： １Ｖ 電圧調整回路×３回路；
メモリ： １．５Ｖ 電圧調整回路×１回路；
バス、ＣＰＵ：１．０５Ｖ 電圧調整回路×１回路；
Ｉ／Ｏ： ５Ｖ 電圧調整回路×１回路；
Ｉ／Ｏ： ３．３Ｖ 電圧調整回路×１回路；
充電回路： １２〜１４Ｖ 電圧調整回路×１回路；
図９に、図８の電子機器１００における電圧調整回路２０の作用を例示する。例えば、ＡＣアダプタ入力時(入力電圧２０Ｖ時)で、入力電圧のリンギングによる最大電圧値が２６Ｖ程度になるため、一般的には、使用する回路部品の耐圧は３０Ｖ品を使用する必要がある。

一方、電圧調整回路２０の回路部品として、耐圧２０Ｖ品を使用する場合を想定している。また、電圧調整回路２０は、実施例１−３と同様、コンパレータＣＭＰ１によって、スレショールド電圧ＶＲＥＦを基準に、リンギングノイズを抑制するフライホイールダイオード、ＣＲ回路、ゲート端子の抵抗等（これらをリンギング抑制回路という）を接続する。今、回路構成および実験データの蓄積から、リンギングノイズの最大振幅が６Ｖであることが分かっているとする。

この場合には、スレショールド電圧ＶＲＥＦは、使用する回路部品の耐圧２０Ｖからリンギングによる最大振幅６Ｖだけ低下させた値１４Ｖ未満とする。これにより、図８の構成で、電圧調整回路２０として、バッテリ入力時(入力電圧１４Ｖ以下時)でリンギングしても、２０Ｖ耐圧内のため、回路部品の耐圧に関する問題は生じない。

なお、コンパレータＣＭＰ１による判定に代えて、電源電圧の選択結果を示す信号によって、リンギング抑制回路を作動させてもよい。すなわち、１６Ｖ出力のＡＣアダプタ１６、あるいは、１９出力のＡＣアダプタ１９から、入力電圧を供給する場合には、実施例４、５と同様、リンギング抑制回路を作動させる構成としてもよい。

このような構成により、ノイズのピークを下げることができ、他の電子機器への影響を少なくする効果もあると考えられる。すなわち、他の電子回路にも誤動作を引き起こす可能性を低減できる可能性もある。例えば、：ノイズピークが２６Ｖから２０Ｖとなれば、回路部品間を伝わるノイズが軽減される。

実施例１−３では、波形の鈍り方が若干異なる。このため、これらの回路を適宜選択することで効率とノイズ波高値との調整ができる。なお、実施例１−３では、例として上記３種類のリンギング防止回路について説明したが、その他のスイッチング波形のリンギング防止回路にも、同様の回路手法によって、本電圧調整回路の構成を適用できることはいうまでもない。
＜効果＞
各実施例１−３では、入力電圧値を検出して、入力電圧がコンパレータＣＭＰ１のスレショールド電圧ＶＲＥＦよりも高くなった場合にリンギング防止回路を作動させる。このような構成により、リンギングを抑え、各素子の耐圧を超えないように制御できる。そして、入力電圧の低い場合には各素子の耐圧が超えない程度のリンギングは出るが、スイッチングロスを低減して、スイッチング動作を実行でき、効率のよいスイッチング回路が構成できる。

また、ノート型のパーソナルコンピュータ等においては、電池からの電圧と、それよりも高いＡＣアダプタからの電圧が入力されるため、その種類によって切り換えることも可能であり、実施例４，５の構成よって、実施例１−３と同様の効果を発揮する。実施例４では、ＡＣアダプタ１９の接続というトリガ信号をＦＥＴ３に直接入力することで、コンパレータが不要となる。同様に、実施例５でも、所定の電圧より出力の高いＡＣアダプタ接続信号をＦＥＴ３に直接入力することで、コンパレータが不要となる。

ただし、実施例５の構成は、ＡＣアダプタが複数あることが前提であるので、ダイオード突き合わせなどの回路が必要となる。

さらに、本実施例１−５の構成によって、他の電子回路にも誤動作を引き起こす可能性のあるノイズのピークを下げることにより影響を少なくする効果が考えられる。

以上のような構成により、リンギングノイズを低下させ、回路部品の配置が容易になる。また、リンギングノイズを低下させることにより、耐圧の低い回路部品を使用できる。回路部品のコストを例えば、従来の約２／３程度まで低減できる。また、回路部品のスペースが例えば、従来約２／３程度まで削減できる。

Claims (9)

1. 入力電圧を目標とする出力電圧に変換する直流直流変換器において、
   前記入力電圧の通過と遮断を繰り返すことによりパルス波形を生成するスイッチング素子と、
   前記パルス波形に重畳して発生する前記パルス波形よりも周期の短い変動成分を抑制する変動成分抑制回路と、
   前記入力電圧が基準電圧以上となる場合に、前記変動成分抑制回路を作動させる制御回路と、を備える直流直流変換器。
2. 前記基準電圧は、使用する回路部品の許容電圧値から前記変動成分の最大振幅だけ低下させた電圧値未満の値である請求項１に記載の直流直流変換器。
3. 前記制御回路は、入力電圧がＡＣアダプタからの入力のときは前記変動成分抑制回路を作動し、電池からの入力のときは、前記変動成分抑制回路を非作動にする請求項１または２に記載の直流直流変換器。
4. 前記制御回路は、前記複数種類のＡＣアダプタから複数種類の異なる電圧が入力される場合に、ＡＣアダプタの種類に応じて、前記変動成分抑制回路を作動または非作動にする請求項１または２に記載の直流直流変換器。
5. 前記変動成分抑制回路は、前記スイッチング素子の出力端子から前記直流直流変換器の負荷に向かう経路と接地電位との間にカソードを前記経路側とし、アノードを前記接地電位として接続されるダイオードと前記ダイオードに直列に接続されるスイッチ回路とを有し、
   前記制御回路は、前記入力電圧が前記基準電圧以上である場合に前記スイッチ回路を接続状態として前記ダイオードを作動させる請求項１または２に記載の直流直流変換器。
6. 前記変動成分抑制回路は、前記スイッチング素子の出力端子から前記直流直流変換器の負荷に向かう経路と接地電位との間に、キャパシタおよび抵抗を含むＣＲ直列回路と前記ＣＲ直列回路に直列に接続されるスイッチ回路とを有し、
   前記制御回路は、前記入力電圧が前記基準電圧以上である場合に前記スイッチ回路を接続状態とし、前記ＣＲ直列回路を作動させる請求項１または２に記載の直流直流変換器。
7. 前記変動成分抑制回路は、前記スイッチング素子の制御端子の入力抵抗と前記入力抵抗をバイパスするスイッチ回路とを有し、
   前記制御回路は、前記入力電圧が前記基準電圧以上である場合に前記スイッチ回路を遮断して前記変動成分を抑制する請求項１または２に記載の直流直流変換器。
8. 入力電圧の通過と遮断を繰り返すことによりパルス波形を生成するスイッチング素子と、
   前記パルス波形に重畳して発生する前記パルス波形よりも周期の短い変動成分を抑制する変動成分抑制回路と、を備える直流直流変換器の制御方法であり、
   前記入力電圧が基準電圧以上となる場合に変動成分抑制回路を作動させる工程と、
   前記入力電圧を前記スイッチング素子に投入する工程と、を含む直流直流変換器の制御方法。
9. 入力電圧を目標とする出力電圧に変換する直流直流変換器と、前記直流直流変換器から前記出力電圧の供給を受ける本体部と、を有する電子機器において、前記直流直流変換器は、
   前記入力電圧の通過と遮断を繰り返すことによりパルス波形を生成するスイッチング素子と、
   前記パルス波形に重畳して発生する前記パルス波形よりも周期の短い変動成分を抑制する変動成分抑制回路と、
   前記入力電圧が基準電圧以上となる場合に、変動成分抑制回路を作動させる制御回路と、を備える、電子機器。

Images