JPWO2010079746A1 - 試験装置 - Google Patents

Abstract

被試験デバイスを試験する試験装置であって、被試験デバイスと対向して配置され、被試験デバイスを試験するモジュールが設けられるテストヘッドと、テストヘッドおよび被試験デバイスの間に配置されて信号を伝送するプローブアセンブリとを備え、プローブアセンブリには、互いに所定の間隔で配置される複数の低電圧ピンと、複数の低電圧ピンにおけるそれぞれの低電圧ピンとの距離が所定の間隔よりも大きくなるように配置され、低電圧ピンよりも高い電圧の信号を伝送する複数の高電圧ピンとが設けられ、複数の高電圧ピンにおけるそれぞれの高電圧ピンは、プローブアセンブリの面を２等分した領域のいずれか一方にのみ配置される試験装置を提供する。

Description

本発明は、試験装置に関する。

半導体デバイス等の試験装置として、例えば１５Ｖ程度の低電圧の信号を用いた試験機能と、例えば２ｋＶ程度の高電圧の信号を用いた試験機能との双方を有する装置が知られている（例えば、特許文献１参照）。これらの信号は、プローブ基板を介して半導体デバイスに伝送される。
特許文献１ 特開２００７−２０５７９２号公報

しかし、プローブ基板において、高電圧の信号を伝送するピンは、低電圧の信号を伝送するピンから、所定の距離以上はなして配置しなければならない。このため、高電圧用のピンが増大すると、低電圧用のピンを配置できる領域が限られてしまい、プローブ基板に設けられるピン数を確保できない。

また、このような高電圧の信号を生成する試験装置においては、信号を生成する試験モジュールを、半導体デバイスから離して設けることが考えられる。例えば、試験モジュールを格納するテストヘッドと、半導体デバイスを載置するプローバとを離して設け、テストヘッドおよびプローバをケーブルで接続して信号を伝送することが考えられる。

しかし、テストヘッドおよびプローバを比較的長いケーブルで接続すると、ケーブルにおける抵抗成分および容量成分等により、低電圧の信号を用いた試験の精度が劣化してしまう。特に、低電圧の高周波信号を用いた試験の精度が劣化してしまう。また、試験の精度が低い場合、複数回試験を繰り返すことで、良否判定の精度を向上させることも考えられるが、試験時間が長くなってしまう。

さらに、高電圧の信号は長いケーブルで接続すると、ケーブルまたはコネクタでの絶縁抵抗により微少電流測定の精度が劣化し、または、ケーブル若しくはコネクタの抵抗成分、容量成分等により、波形が劣化する。このため、正確な測定ができなくなる。

上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、被試験デバイスと対向して配置され、被試験デバイスを試験するモジュールが設けられるテストヘッドと、テストヘッドおよび被試験デバイスの間に配置されて信号を伝送するプローブアセンブリとを備え、プローブアセンブリには、互いに所定の間隔で配置される複数の低電圧ピンと、複数の低電圧ピンにおけるそれぞれの低電圧ピンとの距離が所定の間隔よりも大きくなるように配置され、低電圧ピンよりも高い電圧の信号を伝送する複数の高電圧ピンとが設けられ、複数の高電圧ピンにおけるそれぞれの高電圧ピンは、プローブアセンブリの面を２等分した領域のいずれか一方にのみ配置される試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

実施形態に係る試験装置１００の概要を示す図である。 テストヘッド２２からプローブカード５０までの構成を拡大した拡大図である。 プローブアセンブリ６０を被試験デバイス２００側からみた上面図の一例を示す。 高電圧ピンエリア６６のピン配置例を示す図である。 高電圧モジュール８０からプローブカード５０までの接続を確認する構成を説明する図である。 切替部２４を被試験デバイス２００側からみた上面図の一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、実施形態に係る試験装置１００の概要を示す図である。試験装置１００は、半導体デバイス等の被試験デバイス２００を試験する装置であって、プローバ１０、メインフレーム１２、ケーブル１４、駆動部１６、テストヘッド２２、フレーム部３０、高電圧モジュール８０、パフォーマンスボード４０、プローブアセンブリ６０、および、プローブカード５０を備える。なお、被試験デバイス２００は、ウエハに形成されたデバイスであってよい。また、被試験デバイス２００は、ＳＯＣデバイスであってよい。

プローバ１０は、被試験デバイス２００を所定の位置に載置する。また、プローバ１０は、複数の被試験デバイス２００を載置してよい。プローブカード５０は、プローバ１０に載置された被試験デバイス２００と対向して配置され、被試験デバイス２００と電気的に接続される。プローブカード５０は、プローブアセンブリ６０、パフォーマンスボード４０、フレーム部３０、および、切替部２４を介して、テストヘッド２２に固定される。なお、パフォーマンスボード４０およびフレーム部３０は、ネジ等により一体に固定される。これにより、パフォーマンスボード４０の剛性を向上させる。

駆動部１６は、テストヘッド２２を移動させる。例えば駆動部１６は、被試験デバイス２００の試験を行う場合に、図１に示すように、テストヘッド２２を被試験デバイス２００と対向する位置に移動させることで、プローブカード５０を被試験デバイス２００に接続させる。

テストヘッド２２は、被試験デバイス２００と対向して配置される。テストヘッド２２は、被試験デバイス２００の低電圧試験を行う試験モジュール２６を格納する。なお、テストヘッド２２の表面には、図２に示す切替部２４が設けられる。切替部２４には、試験モジュール２６よりも高電圧の試験を行う高電圧モジュール８０がネジ等により固定される。これにより、高電圧モジュール８０は、テストヘッド２２に対して固定される。

例えば高電圧モジュール８０は、試験モジュール２６よりも高電圧の信号を生成可能なモジュールであってよい。例えば試験モジュール２６は０〜２０Ｖ程度の信号を生成可能であり、高電圧モジュール８０は０〜２ｋＶ程度の信号を生成可能であってよい。また、高電圧モジュール８０は、被試験デバイス２００の耐圧を試験すべく、被試験デバイス２００の耐圧仕様に応じた電圧を生成可能であってよい。

高電圧モジュール８０は、切替部２４において、被試験デバイス２００と対向する表面に設けられてよい。メインフレーム１２は、ケーブル１４を介してこれらのモジュールを制御することで、被試験デバイス２００を試験させる。

フレーム部３０は、切替部２４における、被試験デバイス２００と対向する表面に固定される。フレーム部３０は、パフォーマンスボード４０と一体に固定されることで、パフォーマンスボード４０を、被試験デバイス２００と対向する位置に保持する。

パフォーマンスボード４０は、被試験デバイス２００および切替部２４の間に配置される。より具体的には、パフォーマンスボード４０は、プローブアセンブリ６０およびフレーム部３０の間に配置される。

プローブアセンブリ６０は、被試験デバイス２００およびパフォーマンスボード４０の間に配置される。より具体的には、プローブアセンブリ６０は、プローブカード５０およびパフォーマンスボード４０の間に設けられ、これらを電気的に接続する。このような構成により、テストヘッド２２は、プローブカード５０を介して被試験デバイス２００と電気的に接続され、被試験デバイス２００の低電圧試験および高電圧試験を行うことができる。また、試験モジュール２６を被試験デバイス２００の近傍に配置したので、低電圧試験を繰り返し行わなくとも、被試験デバイス２００を精度よく試験することができる。このため、試験時間を短縮することができる。

図２は、テストヘッド２２からプローブカード５０までの構成を拡大した拡大図である。本例の試験装置１００は、テストヘッド２２と、フレーム部３０との間に切替部２４を更に有する。フレーム部３０は、切替部２４に対して着脱可能に設けられる。また、高電圧モジュール８０は、切替部２４を介してテストヘッド２２にネジ等で固定される。テストヘッド２２は、複数の試験モジュール２６を格納する。切替部２４は、それぞれの試験モジュール２６が切替部２４の内部を伝送する伝送路２８を切り替えることで、それぞれの試験モジュール２６を被試験デバイス２００のいずれのピンに接続するかを切り替える。切替部２４は、複数の伝送路２８と、複数の切替スイッチとを格納する格納部を有してよい。

高電圧モジュール８０は、切替部２４において、被試験デバイス２００と対向する表面に固定される。また、フレーム部３０は、一方の開口が切替部２４側に形成され、他方の開口がパフォーマンスボード４０側に形成される筒形状を有してよい。上述したように、フレーム部３０は、パフォーマンスボード４０と一体化されてよい。高電圧モジュール８０は、切替部２４の表面において、フレーム部３０により囲まれる領域に配置されてよい。なお、高電圧モジュール８０の外壁は、高電圧モジュール８０が生成する電圧より高い耐圧を有することが好ましい。

試験モジュール２６およびプローブアセンブリ６０の間では、伝送路２８およびパフォーマンスボード４０におけるパターン配線を介して低電圧信号を伝送する。伝送路２８は、フレーム部３０の壁内部を通り、パフォーマンスボード４０と電気的に接続してよい。なお、伝送路２８は、切替部２４およびパフォーマンスボード４０の間を接続するスプリングピンを含む経路であってよい。

これに対し、高電圧モジュール８０およびプローブアセンブリ６０の間では、耐圧ケーブル３２、耐圧コネクタ３４、および、パフォーマンスボード４０のビアを介して高電圧信号を伝送する。耐圧ケーブル３２および耐圧コネクタ３４の耐圧は、高電圧モジュール８０が生成する電圧より高い耐圧を有することが好ましい。なお、低電圧信号および高電圧信号は、アナログ信号、デジタル信号、または、電源電力等であってよい。

パフォーマンスボード４０は、受け取った低電圧信号を、パターン配線、ビア、および、電極を介して伝送する。また、パフォーマンスボード４０は、受け取った高電圧信号を、ビアを介して伝送する。耐圧ケーブル３２は、パフォーマンスボード４０のビア電極に半田付けされてよい。なお、高電圧信号は、パフォーマンスボード４０においてパターン配線を介さずに伝送されることが好ましい。

また、パフォーマンスボード４０において、耐圧ケーブル３２と接続されるビア電極は、低電圧信号を伝送するビア電極、パターン配線、および、その他の素子から、高電圧モジュール８０が生成する最大電圧レベルに応じた沿面距離はなれて設けられる。例えば、高電圧用のビア電極は、高電圧モジュール８０が生成する電圧１００Ｖあたり、１ｍｍ程度の沿面距離を有して設けられてよい。つまり、高電圧モジュール８０が、最大１５００Ｖを生成する場合、高電圧用のビア電極は、低電圧信号用の電極、パターン配線、素子等に対して１５〜１６ｍｍ程度の沿面距離を有して設けられる。

プローブアセンブリ６０は、プローブカード５０およびパフォーマンスボード４０と対向するそれぞれの面に、プローブカード５０およびパフォーマンスボード４０の複数の電極と接触する複数のピン６２が設けられる。ピン６２は、例えばスプリングピンであってよい。プローブアセンブリ６０は、パフォーマンスボード４０の低電圧信号用の電極および高電圧信号用の電極の双方と接続される。

プローブアセンブリ６０のそれぞれのピン６２−１は、反対面に設けられた対応するピン６２−２と、ビア６４を介して接続される。このような構成で、プローブアセンブリ６０は、試験モジュール２６およびプローブカード５０の間の低電圧信号、並びに、高電圧モジュール８０およびプローブカード５０の間の高電圧信号を並列に伝送する。プローブアセンブリ６０においても、高電圧信号を伝送するピン６２は、低電圧信号を伝送するピン６２から、高電圧モジュール８０が生成する最大電圧レベルに応じた沿面距離はなれて設けられる。

このような構成により、高電圧モジュール８０と、プローブカード５０との間で、耐圧を確保して高電圧信号を伝送することができる。このため、プローブアセンブリ６０およびプローブカード５０を用いて被試験デバイス２００の近傍にテストヘッド２２を配置する構成の試験装置においても、テストヘッド２２に高電圧モジュール８０を設けることができる。このため、高電圧試験と、高精度の低電圧試験とを両立することができる。

また、プローブカード５０は、プローブアセンブリ６０と、被試験デバイス２００との間に設けられ低電圧信号および高電圧信号を並行して伝送する。プローブカード５０は、被試験デバイス２００の端子と電気的に接続するプローブピン５２を有する。プローブカード５０においても、パフォーマンスボード４０およびプローブアセンブリ６０と同様に、高電圧信号を伝送する経路の耐圧が確保されることが好ましい。

なお、試験装置１００は、パフォーマンスボード４０、プローブアセンブリ６０、および、プローブカード５０が交換できることが好ましい。例えば、プローブアセンブリ６０の高電圧信号用のピン６２の周囲には、上述したように、低電圧信号用のピン６２を設けることが好ましくない。このため、高電圧試験および低電圧試験の双方に対応するプローブアセンブリ６０においては、低電圧信号用のピン６２を配置する領域を十分確保できない場合がある。また、パフォーマンスボード４０も同様となる。このような場合、低電圧試験専用のパフォーマンスボード４０等に交換することが考えられる。

本例の試験装置１００は、高電圧モジュール８０およびパフォーマンスボード４０を、耐圧コネクタ３４を介して接続する。このため、耐圧コネクタ３４を切り離すことで、パフォーマンスボード４０等を交換することができる。また、耐圧コネクタ３４は、パフォーマンスボード４０において、プローブアセンブリ６０と対向する面に固定される。

また、耐圧ケーブル３２は、モジュール側ケーブル３２−１およびボード側ケーブル３２−２を含む。モジュール側ケーブル３２−１は、高電圧モジュール８０に電気的に接続される。ボード側ケーブル３２−２は、パフォーマンスボード４０を介してプローブアセンブリ６０に電気的に接続される。

また、耐圧コネクタ３４は、モジュール側コネクタ３４−１およびボード側コネクタ３４−２を有する。モジュール側コネクタ３４−１は、フレーム部３０に固定されずに設けられ、モジュール側ケーブル３２−１と電気的に接続され、ボード側コネクタ３４−２と嵌合する。ボード側コネクタ３４−２は、パフォーマンスボード４０に固定され、ボード側ケーブル３２−２と電気的に接続される。このような構成により、耐圧コネクタ３４をパフォーマンスボード４０に固定して、且つ、パフォーマンスボード４０を着脱可能にすることができる。

また、フレーム部３０に囲まれた領域は狭いので、耐圧コネクタ３４はパフォーマンスボード４０におけるプローブアセンブリ６０側の面に固定されることが好ましい。この場合、モジュール側ケーブル３２−１は、フレーム部３０の側面に形成された貫通孔を通って、高電圧モジュールと電気的に接続されてよい。

また、ボード側ケーブル３２−２は、パフォーマンスボード４０に形成された貫通孔４８を通って、パフォーマンスボード４０のテストヘッド２２側の面のビア電極に直接接続されてよい。これにより、パフォーマンスボード４０においてパターン配線を用いずに、高電圧信号を伝送することができる。

また、図２に示すように、プローブアセンブリ６０およびプローブカード５０は、パフォーマンスボード４０の中心に対して、偏って配置されてよい。耐圧ケーブル３２、耐圧コネクタ３４、および、貫通孔４８は、パフォーマンスボード４０の面において、プローブアセンブリ６０およびプローブカード５０が配置されない位置に設けられてよい。

図３は、プローブアセンブリ６０を被試験デバイス２００側からみた上面図の一例を示す。プローブアセンブリ６０には、複数の低電圧ピンエリア６５、および、複数の高電圧ピンエリア６６が設けられる。それぞれの低電圧ピンエリア６５には、低電圧信号を伝送する低電圧ピンが配置される。低電圧信号は、例えば１５Ｖ程度の信号であり、試験モジュール２６が生成する信号であってよい。つまり、低電圧ピンエリア６５における低電圧ピンは、試験モジュール２６との間で信号を伝送してよい。

また、それぞれの高電圧ピンエリア６６には、高電圧信号を伝送する高電圧ピンが配置される。高電圧信号は、例えば１５００Ｖ程度の信号であり、高電圧モジュール８０が生成する信号であってよい。つまり、高電圧ピンエリア６６における高電圧ピンは、高電圧モジュール８０との間で信号を伝送してよい。また、低電圧ピンエリア６５には、高電圧信号を伝送する高電圧ピンが配置されない。高電圧ピンエリア６６には、低電圧ピンおよび高電圧ピンの双方が配置されてよい。

図３に示すように、プローブアセンブリ６０を２つの領域に分割した場合、全ての低電圧ピンエリア６５は一方の領域Ａに配置され、全ての高電圧ピンエリア６６は他方の領域Ｂのみに配置されることが好ましい。つまり、高電圧ピンは、領域Ａおよび領域Ｂのいずれか一方のみに配置される。本例では、領域Ａおよび領域Ｂは、プローブアセンブリ６０の面を２等分した領域を指す。

上述したように、高電圧ピンは、低電圧ピンから所定の沿面距離を有して配置されるのが好ましいので、一方の領域に高電圧ピンを集めることで、効率よくピンを配置することができる。また、低電圧ピンエリア６５および高電圧ピンエリア６６は、同時に試験する被試験デバイス２００の個数に応じて設けられてよい。

図４は、高電圧ピンエリア６６のピン配置例を示す図である。本例の高電圧ピンエリア６６は、複数の低電圧ピン６８および複数の高電圧ピン６７が配置される。複数の低電圧ピン６８は、互いに所定の一定間隔ｄで配置される。なお、低電圧ピン６８は、低電圧ピンエリア６５においても、当該間隔で配置される。高電圧ピンエリア６６にも低電圧ピン６８が配置されるので、低電圧ピン６８は、領域Ａおよび領域Ｂの双方に配置される。

図４に示すように、高電圧ピン６７は、低電圧ピン６８に対して、所定の沿面距離Ｄを確保できるように、高電圧ピンエリア６６の略中央に配置されることが好ましい。高電圧ピンエリア６６の略中央とは、それぞれの高電圧ピン６７と、それぞれの低電圧ピン６８との距離が、所定の沿面距離Ｄ以上となる位置を指す。当該沿面距離Ｄは、複数の低電圧ピン６８が配置される一定の間隔よりも大きい。例えば、高電圧ピンエリア６６の周縁部には、高電圧ピンエリア６６からの沿面距離Ｄを確保することを条件として、低電圧ピン６８が配置される。例えば低電圧ピン６８として、グランドピン、接続確認用ピン等が設けられてよい。

また、沿面距離Ｄは、高電圧モジュール８０が生成する最大電圧１００Ｖあたり、１ｍｍ程度であってよい。つまり、高電圧モジュール８０が、最大１５００Ｖを生成する場合、沿面距離Ｄは１５〜１６ｍｍ程度となる。これに対し、低電圧ピン６８が配置される間隔ｄは、例えば１ｍｍ程度であってよい。

また、それぞれの高電圧ピン６７は、少なくとも１つの他の高電圧ピン６７との距離がｄとなるように配置されてよい。つまり、高電圧ピン６７どうしは、低電圧ピン６８どうしと同一の間隔で配置されてよい。このように、高電圧ピン６７をまとめて配置することで、所定の面積のプローブアセンブリに効率よくピンを配置することができる。

図５は、高電圧モジュール８０からプローブカード５０までの接続を確認する構成を説明する図である。上述したように、パフォーマンスボード４０には、複数の耐圧ケーブル３２と接続される複数の電極４２が設けられる。それぞれの電極４２は、プローブカード５０に設けられた対応する電極５４に、プローブアセンブリ６０を介して電気的に接続される。具体的には、それぞれの電極４２は、ビア４６を介して、パフォーマンスボード４０の反対面の電極４４に接続される。電極４４は、プローブアセンブリ６０の接続確認用ピン６９−１に接続される。接続確認用ピン６９−１は、高電圧ピンエリア６６の周縁部に設けられてよい。

接続確認用ピン６９−１は、ビア６４を介して、プローブアセンブリ６０の反対面の接続確認用ピン６９−２に接続される。接続確認用ピン６９−２は、プローブカード５０の電極５４に接続される。電極５４は、ビア５５を介して、プローブカード５０の反対面の電極５６に接続される。

プローブカード５０には、２つの電極５６どうしを電気的に接続するパターン配線５８が設けられる。２つの電極５６どうしを電気的に接続することで、パフォーマンスボード４０に与えられた信号を、プローブアセンブリ６０およびプローブカード５０を経由してパフォーマンスボード４０にループバックするループバック経路を形成する。

高電圧モジュール８０は、パフォーマンスボード４０の所定の電極４２からループバック経路に接続確認用信号を出力し、対応する電極４２から接続確認用信号がループバックされたことを条件として、高電圧の試験を開始する。このような構成により、高電圧試験を安全に行うことができる。

図６は、切替部２４を被試験デバイス２００側からみた上面図の一例を示す。上述したように、切替部２４の上面には、一体化されたフレーム部３０およびパフォーマンスボード４０が固定される。フレーム部３０は、切替部２４の周縁に沿って設けられてよい。高電圧モジュール８０は、フレーム部３０で囲まれた領域に配置される。

ここで、切替部２４の表面には、高電圧モジュール８０が設けられる領域に窪み８２が形成されることが好ましい。これにより、より大きい高電圧モジュール８０を設置することができる。また、フレーム部３０の壁内部の領域２７を、上述した伝送路２８が通過してよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・プローバ、１２・・・メインフレーム、１４・・・ケーブル、１６・・・駆動部、２２・・・テストヘッド、２４・・・切替部、２６・・・試験モジュール、２７・・・領域、２８・・・伝送路、３０・・・フレーム部、３２・・・耐圧ケーブル、３４・・・耐圧コネクタ、４０・・・パフォーマンスボード、４２、４４、５４、５６・・・電極、４６、５５、６４・・・ビア、４８・・・貫通孔、５０・・・プローブカード、５２・・・プローブピン、５８・・・パターン配線、６０・・・プローブアセンブリ、６２、６８・・・ピン、６５・・・低電圧ピンエリア、６６・・・高電圧ピンエリア、６７・・・高電圧ピン、６９・・・接続確認用ピン、８０・・・高電圧モジュール、１００・・・試験装置、２００・・・被試験デバイス

Claims (15)

1. 被試験デバイスを試験する試験装置であって、
   前記被試験デバイスと対向して配置され、前記被試験デバイスを試験するモジュールが設けられるテストヘッドと、
   前記テストヘッドおよび前記被試験デバイスの間に配置されて信号を伝送するプローブアセンブリと
   を備え、
   前記プローブアセンブリには、
   互いに所定の間隔で配置される複数の低電圧ピンと、
   前記複数の低電圧ピンにおけるそれぞれの低電圧ピンとの距離が前記所定の間隔よりも大きくなるように配置され、前記低電圧ピンよりも高い電圧の信号を伝送する複数の高電圧ピンと
   が設けられ、
   前記複数の高電圧ピンにおけるそれぞれの高電圧ピンは、前記プローブアセンブリの面を２等分した領域のいずれか一方にのみ配置される試験装置。
2. それぞれの前記高電圧ピンは、少なくとも１つの他の前記高電圧ピンとの距離が、前記所定の間隔となるように配置される
   請求項１に記載の試験装置。
3. 前記低電圧ピンは、前記プローブアセンブリの面を２等分した領域の双方に配置される
   請求項１に記載の試験装置。
4. 前記プローブアセンブリの面には、前記高電圧ピンおよび前記低電圧ピンが配置される高電圧ピンエリアが設けられ、
   前記高電圧ピンエリアにおいて、前記高電圧ピンは略中央に配置され、前記低電圧ピンは周縁部に配置される
   請求項２に記載の試験装置。
5. 前記プローブアセンブリの面を２等分した領域の一方に、前記高電圧ピンエリアが複数設けられる
   請求項４に記載の試験装置。
6. 前記テストヘッドは、低電圧信号を出力して前記被試験デバイスの低電圧試験を行う試験モジュール、および、前記低電圧信号より電圧の高い高電圧信号を出力して前記被試験デバイスの高電圧試験を行う高電圧モジュールが設けられ、
   前記高電圧ピンは、前記高電圧モジュールに接続される
   請求項２に記載の試験装置。
7. 前記被試験デバイスおよび前記テストヘッドの間に配置され、前記試験モジュールおよび前記被試験デバイスの間の信号を伝送するパフォーマンスボードを更に備え、
   前記プローブアセンブリは、前記被試験デバイスおよび前記パフォーマンスボードの間に配置される
   請求項６に記載の試験装置。
8. 前記高電圧モジュールおよび前記プローブアセンブリは、耐圧ケーブルを介して電気的に接続され、
   前記試験モジュールおよび前記プローブアセンブリは、前記パフォーマンスボードにおけるパターン配線を介して電気的に接続される
   請求項７に記載の試験装置。
9. 前記耐圧ケーブルは、前記パフォーマンスボードに固定された耐圧コネクタを介して、前記高電圧モジュールと、前記プローブアセンブリとを電気的に接続する
   請求項８に記載の試験装置。
10. 前記耐圧ケーブルは、
    前記パフォーマンスボードに電気的に接続されるボード側ケーブルと、
    前記高電圧モジュールに電気的に接続されるモジュール側ケーブルと
    を有し、
    前記耐圧コネクタは、
    前記パフォーマンスボードに固定され、前記ボード側ケーブルと電気的に接続されるボード側コネクタと、
    前記パフォーマンスボードに固定されずに設けられ、前記モジュール側ケーブルと電気的に接続され、前記ボード側コネクタと嵌合するモジュール側コネクタと
    を有する請求項９に記載の試験装置。
11. 前記モジュール側ケーブルは、前記パフォーマンスボードと一体に形成されたフレーム部の側面に設けられた貫通孔を通って、前記高電圧モジュールと電気的に接続される
    請求項１０に記載の試験装置。
12. 前記高電圧モジュールは、前記パフォーマンスボードと対向する前記テストヘッドの表面に設けられる
    請求項１１に記載の試験装置。
13. 前記テストヘッドの前記表面に設けられ、前記パフォーマンスボードを載置するフレーム部を更に備え、
    前記高電圧モジュールは、前記テストヘッドの前記表面において前記フレーム部により囲まれる領域に設けられる
    請求項１２に記載の試験装置。
14. 前記テストヘッドの前記表面には、前記高電圧モジュールが設けられる領域に窪みが形成される
    請求項１３に記載の試験装置。
15. 前記被試験デバイスに接触するプローブピンが設けられ、前記プローブアセンブリおよび前記被試験デバイスの間で信号を伝送するプローブカードを更に備え、
    前記パフォーマンスボードには、複数の前記耐圧ケーブルと接続される複数の電極が設けられ、
    前記パフォーマンスボードのそれぞれの電極は、前記プローブカードに設けられた対応する電極に、前記プローブアセンブリを介して電気的に接続され、
    前記プローブカードには、前記プローブカードの２つの電極どうしを電気的に接続することで、前記パフォーマンスボードに与えられた信号を、前記プローブアセンブリおよび前記プローブカードを介して前記パフォーマンスボードにループバックするループバック経路を形成するパターン配線が設けられ、
    前記高電圧モジュールは、前記パフォーマンスボードから前記ループバック経路に接続確認用信号を出力し、前記接続確認用信号がループバックされたことを条件として、高電圧の試験を開始する
    請求項１０に記載の試験装置。

Images