JPWO2010010944A1 - 相補型論理ゲート装置 - Google Patents

相補型論理ゲート装置 Download PDF

Info

Publication number
JPWO2010010944A1
JPWO2010010944A1 JP2010521747A JP2010521747A JPWO2010010944A1 JP WO2010010944 A1 JPWO2010010944 A1 JP WO2010010944A1 JP 2010521747 A JP2010521747 A JP 2010521747A JP 2010521747 A JP2010521747 A JP 2010521747A JP WO2010010944 A1 JPWO2010010944 A1 JP WO2010010944A1
Authority
JP
Japan
Prior art keywords
fet
gate
electrode
gate electrode
logic gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010521747A
Other languages
English (en)
Other versions
JP5424274B2 (ja
Inventor
泰一 尾辻
泰一 尾辻
栄一 佐野
栄一 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Hokkaido University NUC
Original Assignee
Tohoku University NUC
Hokkaido University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Hokkaido University NUC filed Critical Tohoku University NUC
Priority to JP2010521747A priority Critical patent/JP5424274B2/ja
Publication of JPWO2010010944A1 publication Critical patent/JPWO2010010944A1/ja
Application granted granted Critical
Publication of JP5424274B2 publication Critical patent/JP5424274B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】半導体集積論理回路、中でも特にシリコンＣＭＯＳ論理回路を代表とする相補型論理ゲート装置よりなる超高集積・超低消費電力型集積論理回路の速度性能限界を打破するのに有用な相補型論理ゲート装置を提供する。【解決手段】ｎチャネルＦＥＴおよびｐチャネルＦＥＴを用いずに、グラフェン３３で電子走行層が形成され、アンバイポーラ特性を有し、かつしきい値の異なる第１のＦＥＴ１および第２のＦＥＴ２のＦＥＴ２個のみを用いる。第１のＦＥＴ１のゲート電極１１と第２のＦＥＴ２のゲート電極２１とを短絡して入力端子とし、第１のＦＥＴ１のソース電極１２を低電位とする。第１のＦＥＴ１のドレイン電極１３と第２のＦＥＴ２のソース電極２２とを接続して出力端子とし、第２のＦＥＴ２のドレイン電極２３を高電位とする。【選択図】図１

Description

本発明は、半導体集積論理回路、中でも特にシリコンＣＭＯＳ（相補型金属酸化膜半導体）論理回路を代表とする相補型論理ゲート装置よりなる超高集積・超低消費電力型集積論理回路の速度性能限界を打破するのに有用な相補型論理ゲート装置に関する。
シリコンＣＭＯＳ論理ゲート装置は、超高集積性と超低消費電力性能とを併せ持つことから、今日の半導体集積回路技術の中核をなしている。図６に示す従来技術における論理ゲート装置の構成例のように、ＣＭＯＳ論理ゲートでは、ｎチャンネルＭＯＳＦＥＴ（金属酸化膜半導体型電界効果トランジスタ）とｐチャンネルＭＯＳＦＥＴとを組み合わせて相補的に動作させることによって、図７に示す動作電流・出力電圧特性のように、入出力論理レベルがローレベルおよびハイレベルのときには動作電流が流れず、論理レベルが遷移する間にのみ動作電流が流れるという特徴を有している。このことが、超低消費電力性能を与えている。通常、ＭＯＳＦＥＴは、いわゆるチャネルドーピング技術により、ドナーやアクセプタ不純物をドープすることにより、ｎ型半導体およびp型半導体を形成している。
これまで、素子の微細化によって電子・ホールが電極間を走行する距離と時間とを短縮することによって、トランジスタＦＥＴ、ひいては論理ゲート装置の高速化が図られてきた。しかしながら、ＦＥＴ（電界効果トランジスタ）の特性寸法が量子力学的トンネル効果をきたす１０ｎｍに迫ってきた今日では、もはや素子の微細化によって高速化を果たすことが困難となっている。このため、現在利用されているシリコンをはじめとする半導体材料よりも電子・ホールをより高速に輸送できるキャリア輸送特性にすぐれた材料の導入が、速度向上の残された方法となってきている。
そのような背景のなかで、六環構造をなす炭素の単層シート：グラフェンは、既存のあらゆる半導体よりも格段に電子輸送特性が優れることから、微細化限界で直面しているトランジスタ性能の速度性能を飛躍的に向上できる新半導体材料として注目されている。グラフェンは、価電子帯の最上点がＫ点に存在し、伝導帯の最下点と接している。すなわち、バンドギャップが存在しない。同時に、Ｋ点近傍では伝道帯・価電子帯ともに対称な線形分散特性を有することから、電子・ホールはともに有効質量が存在せず、したがって、電子移動度は従来の半導体材料に比べて１桁以上高く、かつ、ホール移動度も同等という、従来の半導体材料では実現できないすぐれたキャリア輸送特性を有している（例えば、非特許文献１，２，３参照）。
しかし、グラフェンは、以下に述べる２つの点により、そのまま、ＭＯＳＦＥＴを置換してＣＭＯＳと等価な論理動作を実現することができない。第１は、不純物のドーピングがきわめて困難であり、いわゆる真性半導体特性しか持ち得ず、十分なキャリア濃度を有するｎ型やｐ型の半導体特性の実現がきわめて困難なことである（例えば、非特許文献１，４，５参照）。第２は、グラフェンはバンドギャップが存在せず、電子・ホールが等しく存在することから、ＦＥＴとしての動作は、ゲートバイアスがゲートしきい値電位より高いときに電子モードで動作する領域と、ゲートバイアスがゲートしきい値電位より低いときにホールモードで動作する領域とを合わせもつ、いわゆるアンバイポーラ特性（単極双方特性）を有する。従って、ゲートバイアスがしきい値以下に低下しても、ＦＥＴがオフ状態にならない（例えば、非特許文献６，７，８，９参照）。以上の理由によって、これまで、グラフェン材料を電子走行層（チャネル）とするＦＥＴにあっては、ｐチャネルＦＥＴとｎチャネルＦＥＴとからなるＣＭＯＳ論理ゲートの構成が不可能であり、そのため、現在の超低消費電力超大規模集積化を可能とするＣＭＯＳ互換の相補型ゲートを構成することが不可能であった。
K.S.Novoselov,et al., "Two-dimensional gas of massless Dirac fermions in graphene",Nature, 10 November 2005, Vol.438, p.197-200 MikhailI.Katsnelson, "Graphene: carbon in two dimensions",Materials today, January 2007, Vol.10, No.1-2, p.20-27 安藤恒也，「グラフェンの特異な物理」，表面科学，2008，Vol.29，No.5，p.296-303 M.I.Katsnelson,et al., "Chiral tunnelling and the Klein paradox in graphene",Nature Physics, September 2006, Vol.2, p.620-625 Yu-Ming Lin, et al., "Chemical Doping of Graphene NanoribbonField-Effect Devices", 66th Device Research Conference Digest, Santa Barbara,CA, June 2008, p.27-28 BarbarosOzyilmaz, et al., "Electronic transport in locally gated graphenenanoconstrictions", Physical Review Letters, 2007, Vol.98, Iss.206805 Max C.Lemme, et al., "A Graphene Field-Effect Device", IEEEElectron Device Letters, April 2007, Vol.28, No.4, p.282-284 Walt A.de Heer, et al., "Pionics: the Emerging Science andTechnology of Graphene-based Nanoelectronics", International Electron DeviceMeeting (IEDM) Technical Digest, Washington DC., Dec. 2007, p.199-202 Zhihong Chen and Phaedon Avouris, "SemiconductingGraphene Ribbon Transistor", 65th Device Research Conference Digest, Notre Dome,June 2007, p.265-266
本発明は、従来の問題を解決し、半導体集積論理回路、中でも特にシリコンＣＭＯＳ論理回路を代表とする相補型論理ゲート装置よりなる超高集積・超低消費電力型集積論理回路の速度性能限界を打破するのに有用な相補型論理ゲート装置を提供することを目的とする。
上記目的を達成するために、本発明に係る相補型論理ゲート装置は、グラフェン材料で電子走行層が形成され、アンバイポーラ特性を有し、かつしきい値の異なる第１のＦＥＴと第２のＦＥＴとを有し、前記第１のＦＥＴのゲート電極と前記第２のＦＥＴのゲート電極とを短絡して入力端子とし、前記第１のＦＥＴのソース電極を低電位とし、前記第１のＦＥＴのドレイン電極と前記第２のＦＥＴのソース電極とを接続して出力端子とし、前記第２のＦＥＴのドレイン電極を高電位として構成されていることを、特徴とする。
本発明に係る相補型論理ゲート装置は、ｎチャネルＦＥＴおよびｐチャネルＦＥＴを用いずに、アンバイポーラ特性（単極双方特性）を有し、かつしきい値の異なるＦＥＴ２個のみを用い、両方のＦＥＴのゲート電極を短絡して入力端子とし、第１のＦＥＴのソース電極を低電位とし、前記第１のＦＥＴのドレイン電極と第２のＦＥＴのソース電極とを接続して出力端子とし、前記第２のＦＥＴのドレイン電極を高電位とすることが好ましい。また、前記第１のＦＥＴおよび前記第２のＦＥＴが、グラフェンを素材とする真性状態の半導体のみで電子走行層を形成することが好ましい。
本発明に係る相補型論理ゲート装置は、前記第１のＦＥＴのしきい値を第一レベルとし、前記第２のＦＥＴのしきい値を前記第一レベルよりも高い第二レベルとし、入力信号の論理ローレベルおよび論理ハイレベルをそれぞれ前記第一レベルおよび前記第二レベルに合致させたことが好ましい。
本発明に係る相補型論理ゲート装置で、前記第１のＦＥＴおよび前記第２のＦＥＴは、各々、前記電子走行層が１対の絶縁層でサンドイッチされ、一方の絶縁層の表面に第一のゲート電極が形成され、他方の絶縁層の表面に第二のゲート電極が形成され、前記第一のゲート電極に印加する電圧で、前記しきい値の電圧を制御可能であり、前記第二のゲート電極に印加する電圧で、前記電子走行層内の電流を制御可能に構成されていてもよい。
本発明に係る相補型論理ゲート装置で、前記第１のＦＥＴおよび前記第２のＦＥＴが、各々、電子走行層を絶縁性の薄層でサンドイッチし、半導体の絶縁層の対抗面に第一のゲート電極を形成し、他方の絶縁層の対抗面に第二のゲート電極を形成し、前記第一のゲート電極に印加する電圧で、それぞれのしきい値電圧を制御し、前記第二のゲート電極に印加する電圧で電子走行層内の電流を制御するよう構成されていてもよい。
本発明では、ｎ型、ｐ型半導体、従って、ｐチャネルＦＥＴもｎチャネルＦＥＴも用いることなく、グラフェンをＦＥＴの電子走行層に導入し（これをグラフェンチャネルＦＥＴと称する）、グラフェン材料が有するアンバイポーラ特性（電子モードと正孔モードとで動作する単極双方特性）を活用して、しきい値の異なる２つのグラフェンチャネルＦＥＴで、従来のＣＭＯＳ論理ゲートのｐチャネルＦＥＴとｎチャネルＦＥＴとを置換することによって、ＣＭＯＳと等価な相補型論理動作を実現するものである。
本発明の第１の実施形態の相補型論理ゲート装置を示す回路図である。 図１に示す相補型論理ゲート装置の第１および第２のＦＥＴの電流電圧特性を示すグラフである。 図１に示す相補型論理ゲート装置の数値解析による動作電流出力電圧特性を示すグラフである。 図１に示す相補型論理ゲート装置の数値解析による入出力電圧特性を示すグラフである。 本発明の第２の実施形態の相補型論理ゲート装置の第１および第２のＦＥＴの構成を示す断面図である。 従来のシリコンＣＭＯＳによる相補型論理ゲート装置を示す回路図である。 従来のシリコンＣＭＯＳによる相補型論理ゲート装置の動作電流出力電圧特性を示すグラフである。
以下、図面に従って本発明の実施の形態の相補型論理ゲート装置について説明する。
図１に、本発明の第１の実施形態を示す相補型論理ゲート装置の構成例を示す。例えば、グラフェンを電子走行層で形成して成るような、アンバイポーラ特性（単極双方特性）を有し、かつしきい値の異なる第１のＦＥＴ１および第２のＦＥＴ２の２個のＦＥＴを用意する。第１のＦＥＴ１および第２のＦＥＴ２のしきい値電圧をそれぞれＶth1，Ｖth2とすると、第１のＦＥＴ１および第２のＦＥＴ２のドレイン電流−ドレイン電圧特性は、図２に示す本発明の第１の実施形態を示す相補型論理ゲート装置のＦＥＴ電流電圧特性のように、それぞれ、Ｖth1，Ｖth2を境に、領域：Ｖds＞Ｖth1,2の電子輸送によるＦＥＴ特性と、領域：Ｖds＜Vth1,2のホール輸送によるＦＥＴ特性とを併せ持つ、いわゆる単極双方特性を有している。
これら第１のＦＥＴ１および第２のＦＥＴ２を図１のように接続して、相補型インバータ論理ゲートを構成する。すなわち、第１のＦＥＴ１のゲート電極１１と第２のＦＥＴ２のゲート電極２１とを短絡して入力端子とし、第１のＦＥＴ１のソース電極１２を低電位とし、第１のＦＥＴ１のドレイン電極１３と第２のＦＥＴ２のソース電極２２とを接続して出力端子とし、第２のＦＥＴ２のドレイン電極２３を高電位としている。今、通常のＣＭＯＳ論理ゲートと同様の電源条件、すなわち、第１のＦＥＴ１のソース電極１２を接地し、第２のＦＥＴ２のドレイン電極２３に電源電圧：Ｖddを印加する場合について説明する。このとき、Ｖth1を第１のＦＥＴ１のソース電位：0V、Ｖth2を第２のＦＥＴ２のドレイン電圧：Ｖddにそれぞれ設定する。また、第１のＦＥＴ１および第２のＦＥＴ２のチャネル抵抗は、オン状態では理想的にゼロ、オフ状態では理想的に無限大とする。
図３に、Ｖdd ＝ 2.5Vとした場合の、ドレインバイアスを0V（ ＝ Ｖth1）からVdd（ ＝ Ｖth2）の範囲で、第１のＦＥＴ１の電子モードにおける電流電圧特性(横軸0Vから右上向きのほうき状の特性)と、第２のＦＥＴ２のホールモードにおける電流電圧特性（横軸Ｖddから左上向きのほうき状の特性）とを重ね書きして示す。横軸は、第１のＦＥＴ１のドレイン・ソース電位、すなわち、出力電位：Ｖoutとして読み取れる。当該論理ゲートの入力電位および出力電位は、図３に示した第１のＦＥＴ１および第２のＦＥＴ２のいずれのＦＥＴの電流電圧特性も同時に満たすことから、第１のＦＥＴ１および第２のＦＥＴ２の電流電圧特性の交点が動作点を与えることに留意する必要がある。
入力端子への印加電位が0Vのとき、第１のＦＥＴ１はゲート電位がＶth1に等しいためオフ状態、第２のＦＥＴ２はゲート電位がＶth2より（Ｖddだけ）ずっと低いため、ホールモードでのオン状態となる。したがって、このときの動作点は、図３中の１（丸数字）となり、出力電位は、オン状態となっている第２のＦＥＴ２のドレイン電位：Ｖddと等しくなる。第１のＦＥＴ１がオフ状態なので、ドレイン電流（すなわち、論理ゲートの動作電流）は流れない。
入力電位を0Vから徐々に上昇させると、第１のＦＥＴ１はゲート電位がＶth1からしだいに上昇するので、電子モードでのオン状態となり、ドレイン電流は増加しようとする。第２のＦＥＴ２はゲート電位がしだいにＶth2に近づいていくので、ホールモードのオン状態からしだいにオフ状態へ向かい、ドレイン電流は減少しようとする。これらの両者の条件を満足し、第１のＦＥＴ１のドレイン電流が第２のＦＥＴ２のドレイン電流と等しくなることから、図３に示すように、２（丸数字）〜５（丸数字）で示した動作点を経て、出力電位はＶddからしだいに低下してゆく。
入力電位がＶddに到達すると、第１のＦＥＴ１はオン状態、第２のＦＥＴ２はオフ状態となるので、動作点は図３中の６（丸数字）となり、出力電位は第１のＦＥＴ１のソース電位と同通して0Vとなる。このとき、論理ゲートの動作電流は流れない。
図３に示す電流電圧特性を仮定して、当該論理ゲート装置の入出力電圧特性を数値解析した結果を図４に示す。本装置に、論理ローレベル入力を第１のＦＥＴ１のしきい値：Ｖth1（ ＝ 0V）、論理ハイレベル入力を第２のＦＥＴ２のしきい値：Ｖth2（ ＝ Ｖdd）で与えれば、論理反転出力、すなわち、論理ハイレベル出力：Ｖth2（
＝ Ｖdd）、論理ローレベル出力：Ｖth1（ ＝ 0V）が得られることになり、しかも、ＣＭＯＳインバータ論理ゲートと全く等価な、論理レベルがハイ・ローレベルのときには動作電流が流れず、論理レベルが遷移している間にのみ電流が流れるという、相補型論理動作が実現できる。
上述した論理ゲート装置を実現する手段として、図５に示す本発明の第２の実施形態における、第１のＦＥＴ１および第２のＦＥＴ２の構成例のように、単極双方特性を有し、かつ、バックゲート電位によってしきい値を制御可能なＦＥＴを構成することができる。半絶縁性の半導体基板３１上に絶縁膜３２としてたとえばＳｉＣを成長させ、その上面のトランジスタ形成領域内にグラフェン３３を電子走行層として形成する。グラフェン３３の両端にはソース電極１２，２２、ドレイン電極１３，２３を形成する。トランジスタ形成部のＳｉＣ下面には、導電性の第一のゲート電極１１ａ，２１ａを形成している。これは、一般にバックゲートと呼ばれるゲート電極である。一方、グラフェン３３の上面には、絶縁層３４を介して第二のゲート電極１１ｂ，２１ｂを形成している。これは、一般にトップゲートと呼ばれるゲート電極である。第一のゲート（バックゲート）電極１１ａ，２１ａは、しきい値を制御するために作用し、第二のゲート（トップゲート）電極１１ｂ，２１ｂは、通常のゲート電極としてドレイン電流を制御するために作用する。このことを、以下に説明する。
まず、第１のＦＥＴ１および第２のＦＥＴ２の電子走行層をグラフェン３３で形成したことによって、グラフェン固有の特徴から単極双方特性が実現できる。次に、第一のゲート（バックゲート）電極１１ａ，２１ａに印加する電位によって、電子走行層内の電子・ホール濃度を変調することができ、第一のゲート（バックゲート）電極１１ａ，２１ａに印加した電位によって電子走行層に誘起された電子もしくはホール電荷を相殺する分だけ第二のゲート（トップゲート）電極１１ｂ，２１ｂの電位を印加しなければ、電子走行層内のキャリア中性条件が実現されない。すなわち、このことは、その印加した第一のゲート（バックゲート）電極１１ａ，２１ａの電位分だけ、しきい値がシフトしたことを意味する。したがって、第一のゲート（バックゲート）電極１１ａ，２１ａに印加するバイアス電位によって、第１のＦＥＴ１および第２のＦＥＴ２のしきい値を制御することができる。加えて、グラフェン材料は、電子・ホールが全く対称な輸送特性を示し、有効質量が理想的には消失し、したがって電子・ホールともに通常のシリコン半導体に比して２桁以上、化合物半導体に比しても１桁以上の高い移動度を実現することが理論・実験両面から検証されていることから、従来のシリコンＣＭＯＳ論理集積回路のように、超高集積性と超低消費電力とを実現できるとともに、従来のシリコンＣＭＯＳ論理集積回路の動作速度を大幅に上回る、極めて優れた超高速性能を同時に実現することが可能である。
なお、ＦＥＴのしきい値制御の手段としては、上述した以外にも、一般的に知られている絶縁膜厚の制御や仕事関数の異なるゲート金属材料の選択という技術を適用することによっても、実現できることは言うまでもない。
本発明により、グラフェン材料の有する超高速特性を享受しながら、かつ従来のＣＭＯＳ集積回路が有する超低消費電力・超大規模集積化を同時に実現できる。本発明は、現在の半導体技術ロードマップが直面する技術飽和を解決するブレークスルーとなる極めて有力な発明である。
１ 第１のＦＥＴ
１１ ゲート電極
１２ ソース電極
１３ ドレイン電極
２ 第２のＦＥＴ
２１ ゲート電極
２２ ソース電極
２３ ドレイン電極
３１ 半導体基板
３２ 絶縁膜
３３ グラフェン
３４ 絶縁層

Claims (3)

  1. グラフェン材料で電子走行層が形成され、アンバイポーラ特性を有し、かつしきい値の異なる第１のＦＥＴと第２のＦＥＴとを有し、前記第１のＦＥＴのゲート電極と前記第２のＦＥＴのゲート電極とを短絡して入力端子とし、前記第１のＦＥＴのソース電極を低電位とし、前記第１のＦＥＴのドレイン電極と前記第２のＦＥＴのソース電極とを接続して出力端子とし、前記第２のＦＥＴのドレイン電極を高電位として構成されていることを、特徴とする相補型論理ゲート装置。
  2. 前記第１のＦＥＴのしきい値を第一レベルとし、前記第２のＦＥＴのしきい値を前記第一レベルよりも高い第二レベルとし、入力信号の論理ローレベルおよび論理ハイレベルをそれぞれ前記第一レベルおよび前記第二レベルに合致させたことを、特徴とする請求項１記載の相補型論理ゲート装置。
  3. 前記第１のＦＥＴおよび前記第２のＦＥＴは、各々、前記電子走行層が１対の絶縁層でサンドイッチされ、一方の絶縁層の表面に第一のゲート電極が形成され、他方の絶縁層の表面に第二のゲート電極が形成され、前記第一のゲート電極に印加する電圧で、前記しきい値の電圧を制御可能であり、前記第二のゲート電極に印加する電圧で、前記電子走行層内の電流を制御可能に構成されていることを、特徴とする請求項１または２記載の相補型論理ゲート装置。
JP2010521747A 2008-07-25 2009-07-24 相補型論理ゲート装置 Expired - Fee Related JP5424274B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010521747A JP5424274B2 (ja) 2008-07-25 2009-07-24 相補型論理ゲート装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008192162 2008-07-25
JP2008192162 2008-07-25
PCT/JP2009/063264 WO2010010944A1 (ja) 2008-07-25 2009-07-24 相補型論理ゲート装置
JP2010521747A JP5424274B2 (ja) 2008-07-25 2009-07-24 相補型論理ゲート装置

Publications (2)

Publication Number Publication Date
JPWO2010010944A1 true JPWO2010010944A1 (ja) 2012-01-05
JP5424274B2 JP5424274B2 (ja) 2014-02-26

Family

ID=41570404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010521747A Expired - Fee Related JP5424274B2 (ja) 2008-07-25 2009-07-24 相補型論理ゲート装置

Country Status (6)

Country Link
US (1) US8227794B2 (ja)
EP (1) EP2320456A4 (ja)
JP (1) JP5424274B2 (ja)
KR (1) KR101549286B1 (ja)
CN (1) CN102113114B (ja)
WO (1) WO2010010944A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5513955B2 (ja) * 2010-03-31 2014-06-04 株式会社東芝 半導体装置およびその製造方法
GB2506558B (en) 2011-07-22 2015-09-02 Ibm Tunnel field-effect transistor
KR101813181B1 (ko) 2011-08-26 2017-12-29 삼성전자주식회사 튜너블 배리어를 포함하는 그래핀 전계효과 트랜지스터를 구비한 인버터 논리소자
KR101878745B1 (ko) 2011-11-02 2018-08-20 삼성전자주식회사 에어갭을 구비한 그래핀 트랜지스터, 그를 구비한 하이브리드 트랜지스터 및 그 제조방법
KR101532311B1 (ko) 2012-04-27 2015-06-29 삼성전자주식회사 그래핀을 이용한 광검출기와 그 제조방법
KR102059131B1 (ko) 2013-04-05 2019-12-24 삼성전자주식회사 그래핀 소자 및 이의 제조 방법
KR102210325B1 (ko) 2013-09-06 2021-02-01 삼성전자주식회사 Ｃｍｏｓ 소자 및 그 제조 방법
KR102163725B1 (ko) * 2013-12-03 2020-10-08 삼성전자주식회사 반도체 소자 및 그 제조방법
US9431353B2 (en) * 2014-04-09 2016-08-30 Infineon Technologies Ag Method for manufacturing a digital circuit and digital circuit
KR102266615B1 (ko) * 2014-11-17 2021-06-21 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
KR101849360B1 (ko) * 2016-01-29 2018-04-16 한화테크윈 주식회사 그래핀 기반 적층체 및 이의 제조방법
US20220052284A1 (en) * 2018-12-17 2022-02-17 Sharp Kabushiki Kaisha Electroluminescence element and display device
DE102019123555B4 (de) 2019-09-03 2022-12-01 Infineon Technologies Ag Physisch obfuskierter schaltkreis
CN111584484B (zh) * 2019-12-24 2023-09-29 苏州大学 一种低压、低功率互补电路、一种反相器和一种nand器件
CN113472343A (zh) * 2021-07-14 2021-10-01 山东大学 一种逻辑门的构建方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3379050B2 (ja) * 1993-11-15 2003-02-17 富士通株式会社 半導体装置
JP3420168B2 (ja) * 2000-04-07 2003-06-23 株式会社東芝 電界効果トランジスタ及びこれを用いた集積化論理回路
US20040144972A1 (en) * 2002-10-04 2004-07-29 Hongjie Dai Carbon nanotube circuits with high-kappa dielectrics
JP4501339B2 (ja) * 2002-11-29 2010-07-14 ソニー株式会社 ｐｎ接合素子の製造方法
US7005711B2 (en) 2002-12-20 2006-02-28 Progressant Technologies, Inc. N-channel pull-up element and logic circuit
JP4810650B2 (ja) * 2004-05-11 2011-11-09 国立大学法人名古屋大学 カーボンナノチューブｆｅｔ
JP2008135415A (ja) * 2005-03-17 2008-06-12 Univ Of Tokushima 電子装置及びその製造方法
JP2008135414A (ja) * 2005-03-17 2008-06-12 Univ Of Tokushima 電子装置及びその製造方法
JP2008135413A (ja) * 2005-03-17 2008-06-12 Univ Of Tokushima 半導体装置及びその製造方法
JP2007123657A (ja) * 2005-10-31 2007-05-17 Nec Corp 半導体装置及びその製造方法
US7492015B2 (en) 2005-11-10 2009-02-17 International Business Machines Corporation Complementary carbon nanotube triple gate technology
US7619257B2 (en) * 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
JP5167479B2 (ja) * 2006-06-13 2013-03-21 国立大学法人北海道大学 グラフェン集積回路の製造方法
JP4669957B2 (ja) * 2007-03-02 2011-04-13 日本電気株式会社 グラフェンを用いる半導体装置及びその製造方法
KR101443215B1 (ko) * 2007-06-13 2014-09-24 삼성전자주식회사 앰비폴라 물질을 이용한 전계효과 트랜지스터 및 논리회로

Also Published As

Publication number Publication date
EP2320456A1 (en) 2011-05-11
CN102113114A (zh) 2011-06-29
JP5424274B2 (ja) 2014-02-26
US20110156007A1 (en) 2011-06-30
KR101549286B1 (ko) 2015-09-01
US8227794B2 (en) 2012-07-24
EP2320456A4 (en) 2014-08-06
CN102113114B (zh) 2013-08-28
WO2010010944A1 (ja) 2010-01-28
KR20110050621A (ko) 2011-05-16

Similar Documents

Publication Publication Date Title
JP5424274B2 (ja) 相補型論理ゲート装置
US9401435B2 (en) Reconfigurable electronic devices and operation method thereof
US8772877B2 (en) Tunnel field-effect transistor
CN101325218B (zh) 场效应晶体管、包括场效应晶体管的逻辑电路及制造方法
US8957404B2 (en) P-type graphene base transistor
Wu et al. Reconfigurable black phosphorus vertical tunneling field-effect transistor with record high on-currents
CN110148630B (zh) 一种双栅小带隙半导体晶体管及其制备方法
KR101508971B1 (ko) 재구성 가능한 전자 소자 및 이의 동작 방법
JP2011216714A (ja) 半導体装置およびその製造方法
Sharma et al. Graphene negative differential resistance circuit with voltage-tunable high performance at room temperature
US7312510B2 (en) Device using ambipolar transport in SB-MOSFET and method for operating the same
JP2011124268A (ja) 半導体装置
US11631757B2 (en) Graphene spin transistor and graphene Rashba spin logic gate for all-electrical operation at room temperature
Kim et al. Novel Design of a Ternary-CMOS With Vertical-Channel Double-Gate Field-Effect Transistors
Andreev et al. WSe 2 Field-effect Transistor with Electron-beam-induced W-shaped IV Characteristic and its Application to a Ternary NAND Gate
Gaillardon et al. Towards functionality-enhanced devices: Controlling the modes of operation in three-independent-gate transistors
JP5835771B2 (ja) 論理回路
Laurenciu et al. On Effective Graphene Based Computing
Knoch et al. Gate-controlled doping in carbon-based FETs
Karmakar MUX-DEMUX using a Spatial Wave-Function Switched Field Effect Transistor (SWSFET)
Bian et al. Polarity-Controllable WSE 2 Transistor Enabled by Inserting a h-BN Layer
Yang et al. The development status and future of the field effect transistor
KR20210058146A (ko) 부성 트랜스컨덕턴스 소자, 이를 이용한 부성 저항 소자 그리고 다치 논리 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131120

R150 Certificate of patent or registration of utility model

Ref document number: 5424274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees