JPWO2009081619A1

JPWO2009081619A1 - バッファおよび表示装置

Info

Publication number: JPWO2009081619A1
Application number: JP2009546970A
Authority: JP
Inventors: 悦雄山本; 村上　祐一郎; 祐一郎村上; 佐々木　寧; 寧佐々木; 業天　誠二郎; 誠二郎業天; 清水　新策; 新策清水
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2007-12-20
Filing date: 2008-08-19
Publication date: 2011-05-06
Anticipated expiration: 2028-08-19
Also published as: EP2221973A4; US20100253393A1; CN101868919B; CN101868919A; EP2221973A1; WO2009081619A1; JP5048081B2; US8427206B2; EP2221973B1

Abstract

互いに直列に接続されたｎチャネル型の２つのトランジスタ（４、６）からなる第１直列回路と、互いに直列に接続されたｎチャネル型の２つのトランジスタ（５、７）からなる第２直列回路と、容量（１０１）とを有するバッファ部（３２）と、ｎチャネル型のチャネル極性のみのトランジスタ（１〜３）を用いて構成され、入力信号の反転信号を生成する反転信号生成部（３１）とを備え、入力信号は、トランジスタ（６）のゲートとトランジスタ（７）のゲートとに入力され、反転信号生成部（３１）によって生成された反転信号がトランジスタ（４）のゲートに入力され、第２直列回路の２つのトランジスタどうしの接続点（ＯＵＴ）から出力信号を出力するこれにより、単極性のチャネルのトランジスタからなり、消費電流を抑制しながら負荷の駆動能力を大きくすることのできる片相入力のバッファを実現する。

Description

本発明は、単極性のチャネルのトランジスタで構成されるバッファに関するものである。

液晶表示装置には、電源電圧レベルを変換するレベルシフタや、入力信号に対して等倍の出力を得る増幅回路のように、低出力インピーダンスで広義の増幅信号を出力するいわゆるバッファが用いられる。これらのバッファをＣＭＯＳトランジスタで構成するとｐチャネルおよびｎチャネルのそれぞれを形成するプロセスが必要になるため、工程の簡略化を図って、ｎチャネルのみなど、単極性のチャネルのトランジスタでバッファを構成することも行われる（例えば特許文献１参照）。

図１８および図１９に、ｎチャネルのトランジスタのみを用いたバッファの構成例を示す。このバッファは入力端子Ｉｎ・Ｉｎｂを有する両相入力の構成である。

図１８に示すように、トランジスタ２０１・２０２・２０３のソースはＶＳＳに接続されている。従って、入力端子ＩｎにＶＤＤ、入力端子ＩｎｂにＶＳＳが入力される場合には、入力端子Ｉｎが接続されたゲートを有するトランジスタ２０１・２０２・２０３がＯＮ状態になる。また、トランジスタ２０４のドレインはＶＤＤに接続されている。従って、入力端子Ｉｎｂが接続されたトランジスタ２０４はＯＦＦ状態になる。これに伴い、トランジスタ２０１とトランジスタ２０４との接続点である点２１０の電位がＶＳＳになる。点２１０は、トランジスタ２０２にＶＤＤ側で直列に接続されたトランジスタ２０５のゲートと、トランジスタ２０３にＶＤＤ側で直列に接続されたトランジスタ２０６のゲートとに接続されている。トランジスタ２０５・２０６のドレインはＶＤＤに接続されている。

従って、トランジスタ２０５・２０６はＯＦＦ状態になる。

出力端子ＯＵＴには、トランジスタ２０６がＯＦＦ状態、トランジスタ２０３がＯＮ状態であるので、ＶＳＳが出力される。

図１９に示すように、入力端子ＩｎにＶＳＳ、入力端子ＩｎｂにＶＤＤが入力される場合には、トランジスタ２０１・２０２・２０３がＯＦＦ状態になる。また、トランジスタ２０４はＯＮ状態になる。これに伴い、点２１０の電位がＶＤＤ−トランジスタ２０４の閾値電圧Ｖｔｈになる。点２１０の電位が上昇するにつれて、トランジスタ２０５がＯＮ状態になってドレイン電流が増加していく。点２１０の電位がＶＤＤ−トランジスタ２０４の閾値電圧Ｖｔｈになったときに、トランジスタ２０４はＯＦＦ状態になる。

トランジスタ２０５のゲートとソースとの間にはブートストラップ容量１０１が設けられており、トランジスタ２０５のソースに接続された点２１１の電位が上昇すると、ブートストラップ容量１０１の効果で点２１０の電位が突き上げられる。この突き上げにより点２１０の電位がＶＤＤ＋トランジスタ２０５の閾値電圧Ｖｔｈ以上となるように設計を行えば、点２１１の電位を、閾値電圧Ｖｔｈ分低下することなくＶＤＤまで電位上昇させることができる。また、トランジスタ２０２のドレインとゲートとの間には容量１００が設けられている。

また、トランジスタ２０６のゲートにも点２１０の電位が入力されているため、出力端子ＯＵＴにも、閾値電圧Ｖｔｈ分低下することなくＶＤＤが出力される。

次に、図２０および図２１に、ｎチャネルのトランジスタのみを用いたバッファの他の構成例を示す。このバッファは入力端子Ｉｎのみを有する片相入力の構成である。図１８および図１９の入力端子Ｉｎｂを取り去り、トランジスタ２０４のゲートとドレインとを互いに接続した構成である。

図２０に示すように、入力端子ＩｎにＶＤＤが入力される場合には、トランジスタ２０１・２０２・２０３がＯＮ状態になる。これにより、点２１０の電位はＶＳＳになる。従って、トランジスタ２０４のドレイン・ソース間電圧すなわちゲート・ソース間電圧がＶＤＤ−ＶＳＳとなってトランジスタ２０４はＯＮ状態になる。トランジスタ２０４がＯＮ状態になるので、トランジスタ２０４を流れる貫通電流が発生する。点２１０の電位がＶＳＳに近くなるように、トランジスタ２０４とトランジスタ２０１とのサイズ比が設計されている。また、点２１０の電位がトランジスタ２０５・２０６のゲートに入力されていることにより、トランジスタ２０５・２０６はＯＦＦ状態になる。トランジスタ２０３がＯＮ状態でトランジスタ２０６がＯＦＦ状態であるので、出力端子ＯＵＴからはＶＳＳが出力される。

図２１に示すように、入力端子ＩｎにＶＳＳが入力される場合には、トランジスタ２０１・２０２・２０３がＯＦＦ状態になる。トランジスタ２０４は図２０の場合と同じくＯＮ状態のままである。それに伴い、点２１０の電位がＶＳＳからＶＤＤ−トランジスタ２０４の閾値電圧Ｖｔｈに持ち上げられる。点２１０の電位が上昇するにつれて、トランジスタ２０５がＯＮ状態になり、ドレイン電流が増加していく。点２１０の電位がＶＤＤ−トランジスタ２０４の閾値電圧Ｖｔｈになったときに、トランジスタ２０４はＯＦＦ状態になる。

この状態で点２１１の電位が上昇すると、ブートストラップ容量１０１の効果により、点２１０の電位が突き上げられる。この突き上げにより点２１０の電位がＶＤＤ＋トランジスタ２０５の閾値電圧Ｖｔｈ以上となるように設計を行えば、点２１１の電位を、閾値電圧Ｖｔｈ分低下することなくＶＤＤまで電位上昇させることができる。

上記図２０および図２１のように片相入力のバッファの場合には、貫通電流が発生するため、消費電流を抑制する必要が生じる。実際には、トランジスタ２０４のチャネル幅Ｗを小さめに設計したり、トランジスタ２０４を高抵抗値の抵抗に代えたりして貫通電流を抑制するという対策が採られる。

図２２に、トランジスタ２０４を高抵抗値の抵抗Ｔに代えた構成を示す。抵抗Ｔにより貫通電流は小さくなる。入力端子ＩｎにＶＤＤが入力される場合、および、入力端子ＩｎにＶＳＳが入力される場合の、それぞれにおける出力端子ＯＵＴの電位は図２０および図２１と同じである。
日本国公開特許公報「特開２００３−１７９４７６号公報（公開日：２００３年６月２７日）」

しかしながら、従来の単極性のチャネルのトランジスタからなるバッファを片相入力とした図２２の構成では、高抵抗値の抵抗Ｔにより貫通電流を抑制しているため、点２１０の電位がＶＤＤまで上昇するのに長い時間がかかる。従って、点２１０の電位がトランジスタ２０５・２０６のゲートに入力されていることから、入力端子ＩｎにＶＳＳが入力されてからトランジスタ２０５・２０６がＯＮ状態になるまでに長い時間が必要となる。この結果、出力端子ＯＵＴに大きな容量性負荷を接続する場合には、出力端子ＯＵＴの出力が遅延することとなる。

このような遅延を小さくするためには、高抵抗値の抵抗を低抵抗に代えたり、当該抵抗の代わりに用いられるトランジスタのチャネル幅Ｗを大きくしたりして、バッファの駆動能力を大きくする必要があるが、これは結局、貫通電流を抑制する対策を解除することであり、消費電流が増加してしまう。

本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、単極性のチャネルのトランジスタからなり、消費電流を抑制しながら負荷の駆動能力を大きくすることのできる片相入力のバッファ、およびそれを備えた表示装置を実現することにある。

本発明のバッファは、上記課題を解決するために、入力信号に対してインピーダンス変換を行って出力信号を出力するバッファであって、Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｎチャネル型のチャネル極性の２つのトランジスタからなる第１直列回路と、Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｎチャネル型のチャネル極性の２つのトランジスタからなる第２直列回路と、上記第１直列回路の上記２つのトランジスタどうしの接続点と上記第２直列回路の上記２つのトランジスタどうしの接続点との間に設けられた第１の容量とを有するバッファ部と、トランジスタとしてｎチャネル型のチャネル極性のトランジスタのみを含むように構成され、上記入力信号の極性と反対の極性を有するとともに信号レベルを任意に定めた信号である反転信号を生成する反転信号生成部とを備え、上記入力信号は、上記第１直列回路の上記Ｌｏｗ電源側の上記トランジスタのゲートと、上記第２直列回路の上記Ｌｏｗ電源側の上記トランジスタのゲートとに入力され、上記反転信号生成部によって生成された上記反転信号が、上記第１直列回路の上記Ｈｉｇｈ電源側の上記トランジスタのゲートに入力され、上記第２直列回路の上記２つのトランジスタどうしの接続点から上記出力信号を出力することを特徴としている。

上記の発明によれば、第１直列回路の２つのトランジスタどうしの接続点と、第２直列回路の２つのトランジスタどうしの接続点との間に設けられている第１の容量がブートストラップ容量の機能を有するため、第１直列回路のトランジスタの駆動能力が小さくても、第２直列回路の、第１直列回路にゲートが接続されたトランジスタを、電位の突き上げによって十分に駆動することが可能になる。そして、第１直列回路では、特に大きな電流を流す必要がないため、貫通電流を抑制することができるとともに、出力電圧の生成に長い時間をかけずに済む。また、入力端子が１つである片相入力でも、反転信号生成回路によって入力信号の反転信号を生成して第１直列回路に入力するため、バッファ部は、閾値電圧分低下させることなく出力電圧を生成することができる。

以上により、単極性のチャネルのトランジスタからなり、消費電流を抑制しながら負荷の駆動能力を大きくすることのできる片相入力のバッファを実現することができるという効果を奏する。

本発明のバッファは、上記課題を解決するために、入力信号に対してインピーダンス変換を行って出力信号を出力するバッファであって、Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｐチャネル型のチャネル極性の２つのトランジスタからなる第１直列回路と、Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｐチャネル型のチャネル極性の２つのトランジスタからなる第２直列回路と、上記第１直列回路の上記２つのトランジスタどうしの接続点と上記第２直列回路の上記２つのトランジスタどうしの接続点との間に設けられた第１の容量とを有するバッファ部と、トランジスタとしてｐチャネル型のチャネル極性のトランジスタのみを含むように構成され、上記入力信号の極性と反対の極性を有するとともに信号レベルを任意に定めた信号である反転信号を生成する反転信号生成部とを備え、上記入力信号は、上記第１直列回路の上記Ｈｉｇｈ電源側の上記トランジスタのゲートと、上記第２直列回路の上記Ｈｉｇｈ電源側の上記トランジスタのゲートとに入力され、上記反転信号生成部によって生成された上記反転信号が、上記第１直列回路の上記Ｌｏｗ電源側の上記トランジスタのゲートに入力され、上記第２直列回路の上記２つのトランジスタどうしの接続点から上記出力信号を出力することを特徴としている。

本発明のバッファは、上記課題を解決するために、上記反転信号生成部は、第１のトランジスタと第２のトランジスタと第３のトランジスタと第２の容量とを備えており、上記第３のトランジスタのゲートに上記入力信号が入力され、上記第２のトランジスタは上記第３のトランジスタに直列に接続されており、上記第１のトランジスタのゲートとドレインとは互いに接続されており、上記第１のトランジスタのソースは上記第２のトランジスタのゲートに接続されており、上記第２の容量は、上記第１のトランジスタのソースと、上記第２のトランジスタと上記第３のトランジスタとの接続点との間に接続されており、上記第１のトランジスタのドレインと上記第２のトランジスタのドレインとは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記第３のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、上記第２のトランジスタと上記第３のトランジスタとの接続点から上記反転信号が出力されることを特徴としている。

上記の発明によれば、第２の容量がブートストラップ容量の機能を有するため、反転信号をトランジスタの閾値電圧分だけ低下させることなく、得ることができる。従って、この反転信号が入力されるバッファ部は、容易に閾値電圧分の低下を伴うことなく出力信号を出力することができるという効果を奏する。

本発明のバッファは、上記課題を解決するために、上記反転信号生成部は、第１のトランジスタと第２のトランジスタ群と第３のトランジスタと第２の容量とを備えており、上記第３のトランジスタのゲートに上記入力信号が入力され、上記第２のトランジスタ群は、複数の縦続接続されたトランジスタからなるとともに、上記第３のトランジスタに直列に接続されており、上記第１のトランジスタのゲートとドレインとは互いに接続されており、上記第１のトランジスタのソースは上記第２のトランジスタ群の各トランジスタのゲートに接続されており、上記第２の容量は、上記第１のトランジスタのソースと、上記第２のトランジスタ群と上記第３のトランジスタとの接続点との間に接続されており、上記第１のトランジスタのドレインと、上記第２のトランジスタ群のドレインとなる側の一端とは、上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記第３のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、上記第２のトランジスタ群と上記第３のトランジスタとの接続点から上記反転信号が出力されることを特徴としている。

また、複数の縦続接続されたトランジスタからなる第２のトランジスタ群を備えているので、電流経路の抵抗を大きくして貫通電流を抑制することができるという効果を奏する。

本発明のバッファは、上記課題を解決するために、上記反転信号生成部は、第４のトランジスタと抵抗とを備えており、上記第４のトランジスタのゲートに上記入力信号が入力され、上記第４のトランジスタと上記抵抗とは互いに直列に接続されており、上記第４のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記抵抗の上記第４のトランジスタ側とは反対側の一端は、上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、上記第４のトランジスタと上記抵抗との接続点から上記反転信号が出力されることを特徴としている。

上記の発明によれば、反転信号を得るのに抵抗を用いているため、ブートストラップ容量が不要となって、回路のレイアウト面積を小さくすることができるとともに、トランジスタによる閾値電圧分の低下を補償する構成が不要であるという効果を奏する。

本発明のバッファは、上記課題を解決するために、上記反転信号生成部は、第４のトランジスタと、ゲートとドレインとが互いに接続された第５のトランジスタとを備えており、上記第４のトランジスタのゲートに上記入力信号が入力され、上記第４のトランジスタと上記第５のトランジスタとは互いに直列に接続されており、上記第４のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記第５のトランジスタのドレインは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、上記第４のトランジスタと上記第５のトランジスタとの接続点から上記反転信号が出力されることを特徴としている。

上記の発明によれば、反転信号を得るのにダイオード接続された第５のトランジスタを抵抗として用いているため、ブートストラップ容量が不要となって、回路のレイアウト面積を小さくすることができるという効果を奏する。

本発明のバッファは、上記課題を解決するために、上記反転信号生成部は、第４のトランジスタと、ゲートとドレインとが互いに接続されたダイオード接続トランジスタに対して他の１つ以上のトランジスタが上記ダイオード接続トランジスタのソース側に縦続接続されてなる第５のトランジスタ群と、を備えており、上記他の１つ以上のトランジスタの各ゲートは、上記ダイオード接続トランジスタのゲートに接続されており、上記第４のトランジスタのゲートに上記入力信号が入力され、上記第４のトランジスタと上記第５のトランジスタ群とは、上記第５のトランジスタ群のソースとなる側の一端で互いに直列に接続されており、上記第４のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記ダイオード接続トランジスタのドレインは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、上記第４のトランジスタと上記第５のトランジスタ群との接続点から上記反転信号が出力されることを特徴としている。

上記の発明によれば、反転信号を得るのにダイオード接続トランジスタを有する縦続接続を第５のトランジスタ群を抵抗として用いているため、ブートストラップ容量が不要となって、回路のレイアウト面積を小さくすることができるという効果を奏する。

本発明のバッファは、上記課題を解決するために、入力信号に対してインピーダンス変換を行って出力信号を出力するバッファであって、Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｎチャネル型のチャネル極性の２つのトランジスタからなる第１直列回路と、Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｎチャネル型のチャネル極性の２つのトランジスタからなる第２直列回路と、上記第１直列回路の上記２つのトランジスタどうしの接続点と上記第２直列回路の上記２つのトランジスタどうしの接続点との間に設けられた第１の容量とを有するバッファ部と、トランジスタとしてｎチャネル型のチャネル極性のトランジスタのみを含むように構成され、上記入力信号をレベル変換した信号であるレベル変換信号を出力する入力信号レベル変換部と、トランジスタとしてｎチャネル型のチャネル極性のトランジスタのみを含むように構成され、上記入力信号レベル変換部によって生成された上記レベル変換信号が入力されて、上記入力信号の極性と反対の極性を有するとともに信号レベルを任意に定めた信号である反転信号を生成する反転信号生成部とを備え、上記入力信号レベル変換部によって生成された上記レベル変換信号は、さらに、上記第１直列回路の上記Ｌｏｗ電源側の上記トランジスタのゲートと、上記第２直列回路の上記Ｌｏｗ電源側の上記トランジスタのゲートとに入力され、上記反転信号生成部によって生成された上記反転信号は、上記第１直列回路の上記Ｈｉｇｈ電源側の上記トランジスタのゲートに入力され、上記第２直列回路の上記２つのトランジスタどうしの接続点から上記出力信号を出力することを特徴としている。

上記の発明によれば、第１直列回路の２つのトランジスタどうしの接続点と、第２直列回路の２つのトランジスタどうしの接続点との間に設けられている第１の容量がブートストラップ容量の機能を有するため、第１直列回路のトランジスタの駆動能力が小さくても、第２直列回路の、第１直列回路にゲートが接続されたトランジスタを、電位の突き上げによって十分に駆動することが可能になる。そして、第１直列回路では、特に大きな電流を流す必要がないため、貫通電流を抑制することができるとともに、出力電圧の生成に長い時間をかけずに済む。また、入力端子が１つである片相入力でも、反転信号生成回路によって反転信号を生成して第１直列回路に入力するため、バッファ部は、閾値電圧分低下させることなく出力電圧を生成することができる。

また、入力信号レベル変換部を備えていることにより、入力信号のレベルによってバッファ部の入力信号が入力されるトランジスタがＯＦＦ状態にならないといった問題が発生することを回避することができるという効果を奏する。

本発明のバッファは、上記課題を解決するために、入力信号に対してインピーダンス変換を行って出力信号を出力するバッファであって、Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｐチャネル型のチャネル極性の２つのトランジスタからなる第１直列回路と、Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｐチャネル型のチャネル極性の２つのトランジスタからなる第２直列回路と、上記第１直列回路の上記２つのトランジスタどうしの接続点と上記第２直列回路の上記２つのトランジスタどうしの接続点との間に設けられた第１の容量とを有するバッファ部と、トランジスタとしてｐチャネル型のチャネル極性のトランジスタのみを含むように構成され、上記入力信号をレベル変換した信号であるレベル変換信号を出力する入力信号レベル変換部と、トランジスタとしてｐチャネル型のチャネル極性のトランジスタのみを含むように構成され、上記入力信号レベル変換部によって生成された上記レベル変換信号が入力されて、上記入力信号の極性と反対の極性を有するとともに信号レベルを任意に定めた信号である反転信号を生成する反転信号生成部とを備え、上記入力信号レベル変換部によって生成された上記レベル変換信号は、さらに、上記第１直列回路の上記Ｈｉｇｈ電源側の上記トランジスタのゲートと、上記第２直列回路の上記Ｈｉｇｈ電源側の上記トランジスタのゲートとに入力され、上記反転信号生成部によって生成された上記反転信号は、上記第１直列回路の上記Ｌｏｗ電源側の上記トランジスタのゲートに入力され、上記第２直列回路の上記２つのトランジスタどうしの接続点から上記出力信号を出力することを特徴としている。

本発明のバッファは、上記課題を解決するために、上記反転信号生成部は、第１のトランジスタと第２のトランジスタと第３のトランジスタと第２の容量とを備えており、上記第２のトランジスタは上記第３のトランジスタに直列に接続されており、上記第１のトランジスタのゲートとドレインとは互いに接続されており、上記第１のトランジスタのソースは上記第２のトランジスタのゲートに接続されており、上記第２の容量は、上記第１のトランジスタのソースと、上記第２のトランジスタと上記第３のトランジスタとの接続点との間に接続されており、上記第１のトランジスタのドレインと上記第２のトランジスタのドレインとは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記第３のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、上記第３のトランジスタのゲートに上記レベル変換信号が入力され、上記第２のトランジスタと上記第３のトランジスタとの接続点から上記反転信号が出力されることを特徴としている。

本発明のバッファは、上記課題を解決するために、上記反転信号生成部は、第１のトランジスタと第２のトランジスタ群と第３のトランジスタと第２の容量とを備えており、上記第３のトランジスタのゲートに上記入力信号が入力され、上記第２のトランジスタ群は、複数の縦続接続されたトランジスタからなるとともに、上記第３のトランジスタに直列に接続されており、上記第１のトランジスタのゲートとドレインとは互いに接続されており、上記第１のトランジスタのソースは上記第２のトランジスタ群の各トランジスタのゲートに接続されており、上記第２の容量は、上記第１のトランジスタのソースと、上記第２のトランジスタ群と上記第３のトランジスタとの接続点との間に接続されており、上記第１のトランジスタのドレインと、上記第２のトランジスタ群のドレインとなる側の一端とは、上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記第３のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、上記第３のトランジスタのゲートに上記レベル変換信号が入力され、上記第２のトランジスタ群と上記第３のトランジスタとの接続点から上記反転信号が出力されることを特徴としている。

本発明のバッファは、上記課題を解決するために、上記反転信号生成部は、第４のトランジスタと抵抗とを備えており、上記第４のトランジスタのゲートに上記入力信号が入力され、上記第４のトランジスタと上記抵抗とは互いに直列に接続されており、上記第４のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記抵抗の上記第４のトランジスタ側とは反対側の一端は、上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、上記第４のトランジスタのゲートに上記レベル変換信号が入力され、上記第４のトランジスタと上記抵抗との接続点から上記反転信号が出力されることを特徴としている。

本発明のバッファは、上記課題を解決するために、上記反転信号生成部は、第４のトランジスタと、ゲートとドレインとが互いに接続された第５のトランジスタとを備えており、上記第４のトランジスタのゲートに上記入力信号が入力され、上記第４のトランジスタと上記第５のトランジスタとは互いに直列に接続されており、上記第４のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記第５のトランジスタのドレインは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、上記第４のトランジスタのゲートに上記レベル変換信号が入力され、上記第４のトランジスタと上記第５のトランジスタとの接続点から上記反転信号が出力されることを特徴としている。

本発明のバッファは、上記課題を解決するために、上記反転信号生成部は、第４のトランジスタと、ゲートとドレインとが互いに接続されたダイオード接続トランジスタに対して他の１つ以上のトランジスタが上記ダイオード接続トランジスタのソース側に縦続接続されてなる第５のトランジスタ群と、を備えており、上記他の１つ以上のトランジスタの各ゲートは、上記ダイオード接続トランジスタのゲートに接続されており、上記第４のトランジスタのゲートに上記入力信号が入力され、上記第４のトランジスタと上記第５のトランジスタ群とは、上記第５のトランジスタ群のソースとなる側の一端で互いに直列に接続されており、上記第４のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記ダイオード接続トランジスタのドレインは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、上記第４のトランジスタのゲートに上記レベル変換信号が入力され、上記第４のトランジスタと上記第５のトランジスタ群との接続点から上記反転信号が出力されることを特徴としている。

上記の発明によれば、反転信号を得るのにダイオード接続トランジスタを有する縦続接続の第５のトランジスタ群を抵抗として用いているため、ブートストラップ容量が不要となって、回路のレイアウト面積を小さくすることができるという効果を奏する。

本発明のバッファは、上記課題を解決するために、上記入力信号レベル変換部は、それぞれがトランジスタからなる、第１のレベル変換部トランジスタ、第２のレベル変換部トランジスタ、第３のレベル変換部トランジスタ、第４のレベル変換部トランジスタ、および第５のレベル変換部トランジスタと、容量からなる、第１のレベル変換部容量および第２のレベル変換部容量とを備えており、上記第２のレベル変換部トランジスタは上記第３のレベル変換部トランジスタに直列に接続されており、上記第１のレベル変換部トランジスタのゲートとドレインとは互いに接続されており、上記第１のレベル変換部トランジスタのソースは上記第２のレベル変換部トランジスタのゲートに接続されており、上記第１のレベル変換部容量は、上記第１のレベル変換部トランジスタのソースと、上記第２のレベル変換部トランジスタと上記第３のレベル変換部トランジスタとの接続点との間に接続されており、上記第２のレベル変換部容量の一端は、上記第２のレベル変換部トランジスタと上記第３のレベル変換部トランジスタとの接続点に接続されており、上記第４のレベル変換部トランジスタのドレインおよびゲートは、上記第２のレベル変換部容量の他端に接続されており、上記第５のレベル変換部トランジスタのドレインは、上記第２のレベル変換部容量の他端に接続されており、上記第１のレベル変換部トランジスタのドレインと上記第２のレベル変換部トランジスタのドレインとは、上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記第３のレベル変換部トランジスタのソースと上記第４のレベル変換部トランジスタのソースと上記第５のレベル変換部トランジスタのソースとは、上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、上記第３のレベル変換部トランジスタのゲートに上記入力信号が入力され、上記第５のレベル変換部トランジスタのゲートに、上記第５のレベル変換部トランジスタをＯＮ状態とＯＦＦ状態との間で切り替える信号が入力可能であり、上記第２のレベル変換部容量の他端から上記レベル変換信号が出力されることを特徴としている。

上記の発明によれば、入力信号レベル変換部においては、第５のレベル変換部トランジスタのゲートに第５のレベル変換部トランジスタをＯＮ状態にする信号を入力し、続いて第５のレベル変換部トランジスタをＯＦＦ状態にする信号を入力することにより、第２のレベル変換部容量の他端を、第５のレベル変換部トランジスタのソースに接続されているＨｉｇｈ電源またはＬｏｗ電源の電位とすることができる。

そして、第３のレベル変換部トランジスタのゲートに第３のレベル変換部トランジスタをＯＮ状態とする入力信号が入力されている場合には、第２のレベル変換部容量の突き下げ効果または突き上げ効果によって、反転信号生成部のレベル変換信号が入力される第３のトランジスタと、バッファ部の第１直列回路および第２直列回路のレベル変換信号が入力される各トランジスタとを確実にＯＦＦ状態にすることができる。

また、第３のレベル変換部トランジスタのゲートに第３のレベル変換部トランジスタをＯＮ状態とする入力信号が入力されている場合には、第２のレベル変換部容量の突き下げ効果または突き上げ効果によって、第２のレベル変換部容量の他端の電位が、反転信号生成部のレベル変換信号が入力される第３のトランジスタと、バッファ部の第１直列回路および第２直列回路のレベル変換信号が入力される各トランジスタとをＯＦＦ状態にする電位になろうとしても、第４のトランジスタがＯＮ状態となるためにこれらのトランジスタのＯＦＦ状態を保つことができる。

以上により、反転信号生成部のレベル変換信号が入力される第３のトランジスタと、バッファ部の第１直列回路および第２直列回路のレベル変換信号が入力される各トランジスタとを確実にＯＦＦ状態にすることができるという効果を奏する。

本発明のバッファは、上記課題を解決するために、上記第２直列回路の上記２つのトランジスタどうしの接続点に、第３の容量が接続されていることを特徴としている。

上記の発明によれば、バッファの出力の電圧が、第２直列回路の上記２つのトランジスタどうしの接続点に接続された容量を充電することにより、急激には上昇しない。従って、第１直列回路と第２直列回路との間に接続されたブートストラップ容量による第１直列回路での電位突き上げを十分に行うことができ、従って、閾値電圧分の低下がない出力電圧を確実に得ることができるという効果を奏する。

本発明のバッファは、上記課題を解決するために、上記バッファである第１のバッファと、上記第１のバッファの上記第２の直列回路の上記入力信号が入力される上記トランジスタのゲートに、上記入力信号の代わりに上記第１のバッファの上記出力信号が入力される構成を少なくとも有する第２のバッファとを備えていることを特徴としている。

上記の発明によれば、互いに位相が反転した２つの出力電圧を得ることができるが、パネル内で生成した反転信号で消費電流を大きくすることなく駆動能力が大きい信号が必要となることに対して、一方のバッファの出力電圧を他方のバッファの第２直列回路のトランジスタを駆動するのに用いているので、２つの出力電圧を正常に出力することができるという効果を奏する。

本発明の表示装置は、上記課題を解決するために、上記バッファを備えていることを特徴としている。

上記の発明によれば、消費電力が抑制され、負荷を十分に駆動することができる表示装置を実現することができるという効果を奏する。

本発明の表示装置は、上記課題を解決するために、ソースドライバの出力回路が上記バッファを備えていることを特徴としている。

上記の発明によれば、消費電力が抑制され、負荷を十分に駆動することができるソースドライバを備えた表示装置を実現することができるという効果を奏する。

本発明の表示装置は、上記課題を解決するために、ゲートドライバの出力回路が上記バッファを備えていることを特徴としている。

上記の発明によれば、消費電力が抑制され、負荷を十分に駆動することができるゲートドライバを備えた表示装置を実現することができるという効果を奏する。

本発明の表示装置は、上記課題を解決するために、ソースドライバおよびゲートドライバに供給する信号を生成する回路に含まれるインバータが上記バッファを備えていることを特徴としている。

上記の発明によれば、消費電力が抑制され、負荷を十分に駆動することができるインバータを備えた表示装置を実現することができるという効果を奏する。

本発明の表示装置は、上記課題を解決するために、ソースドライバおよびゲートドライバに供給する信号を生成する回路に含まれるレベルシフタ回路が上記バッファを備えていることを特徴としている。

上記の発明によれば、消費電力が抑制され、負荷を十分に駆動することができるレベルシフタ回路を備えた表示装置を実現することができるという効果を奏する。

本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明によって明白になるであろう。

本発明の実施形態を示すものであり、第１のバッファの構成を示す回路図である。本発明の実施形態を示すものであり、第２のバッファの構成を示す回路図である。第１の反転信号生成部の第１の動作を示す回路図である。第１の反転信号生成部の第２の動作を示す回路図である。第２の反転信号生成部の第１の動作を示す回路図である。第２の反転信号生成部の第２の動作を示す回路図である。バッファ部の第１の動作を示す回路図である。バッファ部の第２の動作を示す回路図である。バッファ部の構成の詳細な説明を示す回路図である。本発明の実施形態を示すものであり、第３のバッファの構成を示す回路図である。入力信号レベル変換部の第１の動作を示す回路図である。入力信号レベル変換部の第２の動作を示す回路図である。入力信号レベル変換部の第３の動作を示す回路図である。本発明の実施形態を示すものであり、第４のバッファの構成を示す回路図である。本発明の実施形態を示すものであり、第５のバッファの構成を示す回路図である。本発明の実施形態を示すものであり、第６のバッファの構成を示す回路図である。本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である。従来技術を示すものであり、従来の第１のバッファの構成および第１の動作を示す回路図である。従来技術を示すものであり、従来の第１のバッファの構成および第２の動作を示す回路図である。従来技術を示すものであり、従来の第２のバッファの構成および第１の動作を示す回路図である。従来技術を示すものであり、従来の第２のバッファの構成および第２の動作を示す回路図である。従来技術を示すものであり、従来の第３のバッファの構成および動作を示す回路図である。第１のバッファが備える第１の反転信号生成部の変形例の構成を示す回路図である。第２の反転信号生成部の抵抗をトランジスタで構成した場合の第２のバッファの構成を示す回路図である。図２４の第２の反転信号生成部の変形例の構成を示す回路図である。図２５の第２の反転信号生成部の第１の動作を示す回路図である。図２５の第２の反転信号生成部の第２の動作を示す回路図である。第６のバッファの動作を示す回路図である。本発明の実施形態を示すものであり、第７のバッファの構成を示す回路図である。本発明の実施形態を示すものであり、第８のバッファの構成を示す回路図である。

符号の説明

１、／１トランジスタ（第１のトランジスタ）
２、／２トランジスタ（第２のトランジスタ）
３、／３トランジスタ（第３のトランジスタ）
２１、２２、２３、２４、２５、２６、２７、２８
バッファ
１００、／１００
容量（第２の容量）
１０１、／１０１
容量（第１の容量）
１０２、／１０２
容量
１５１液晶表示装置（表示装置）
Ａ、ＡＡ、ＡＢ
トランジスタ（第４のトランジスタ）
Ｔ抵抗
Ｔａトランジスタ（第５のトランジスタ、ダイオード接続トランジスタ）
ａ〜ｅ、／ａ〜／ｅ
トランジスタ（第１〜第５のレベル変換部トランジスタ）
１０３、／１０３
容量（第１のレベル変換部容量）
１０４、／１０４
容量（第２のレベル変換部容量）

本発明の一実施形態について図１ないし図１７、および、図２３ないし図３０に基づいて説明すると以下の通りである。

図１７に、本実施形態に係る液晶表示装置（表示装置）１５１の構成を示す。

液晶表示装置１５１は、パネル１５２上に、画素領域１５３、ソースドライバ１５４、ゲートドライバ１５５、ＢＵＦＦ/レベルシフタ回路１５６、電源回路１５７、および、端子１５８…を備えている。ソースドライバ１５４は出力回路１５４ａを備えており、画素領域１５３の各ソースバスラインにデータ信号を出力する。ゲートドライバ１５５は出力回路１５５ａを備えており、画素領域１５３の各画素にソースドライバ１５４からのデータ信号を書き込むためにゲートバスラインに選択信号を出力する。出力回路１５４ａ・１５５ａは、入力信号から等倍のデータ信号を生成する低出力インピーダンスの増幅回路であるバッファからなる。ＢＵＦＦ/レベルシフタ回路１５６は、インバータなどの信号の減衰を補正する等倍の増幅回路や、信号の電源電圧レベルを変換するレベルシフタ回路などの、低出力インピーダンスの増幅回路であるバッファを備えており、これらバッファを通した信号をソースドライバ１５４およびゲートドライバ１５５に供給する。このように、当該バッファは入力信号に対してインピーダンス変換を行って出力信号を出力する。電源回路１５７はデータ信号の基準電圧や対向電圧、補助容量電圧などを生成する。端子１５８…は、パネル１５２上の上述した各回路に信号や電源を入力するための端子である。

次に、上記のバッファの構成について説明する。

図１に、バッファ２１の構成を示す。

バッファ２１は、反転信号生成部３１およびＢＵＦＦ部３２を備えている。バッファ２１は、１つの入力端子ＩＮＢを有する片相入力のバッファであり、単極性のチャネル、ここではｎチャネル型、のトランジスタを用いて構成される。トランジスタには、ＴＦＴや、シリコン基板上に形成した電界効果トランジスタを使用することが可能である。

反転信号生成部３１は、入力端子ＩＮＢから入力される信号の極性と反対の極性を有する信号、すなわち、ＨｉｇｈとＬｏｗとを互いに入れ替えた極性の信号である反転信号を生成する回路であり、トランジスタ１〜３および容量１００を備えている。また、上記反転信号のＨｉｇｈ／Ｌｏｗのレベルを表す信号レベルは、反転信号生成部３１内の電源電圧を任意に定めることによって、任意に定めることが可能である。反転信号の定義は、以下に述べる全ての反転信号生成部にも適用される。容量（第２の容量）１００はブートストラップ容量である。電源はＨｉｇｈ電源のＶＤＤとＬｏｗ電源のＶＳＳとからなる。トランジスタ（第１のトランジスタ）１のドレインはＶＤＤに接続されており、ゲートはドレインに接続されている。トランジスタ１のソースは容量１００の一方の端子に接続されている。トランジスタ（第２のトランジスタ）２のドレインはＶＤＤに接続されており、ゲートはトランジスタ１のソースに接続されている。トランジスタ２のソースはトランジスタ（第３のトランジスタ）３のドレインおよび容量１００の他方の端子に接続されている。トランジスタ３のソースはＶＳＳに接続されており、ゲートは入力端子ＩＮＢに接続されている。トランジスタ２とトランジスタ３との接続点は反転信号生成部３１の出力端子１１である。

ＢＵＦＦ部（バッファ部）３２は、トランジスタ４〜７および容量１０１・１０２を備えている。容量（第１の容量）１０１はブートストラップ容量である。ＢＵＦＦ部３２は低出力インピーダンスの出力部を有しており、入力端子ＩＮＢから入力される信号に対してインピーダンス変換を施す回路である。電源はＨｉｇｈ電源のＶＤＤとＬｏｗ電源のＶＳＳとからなる。トランジスタ４のドレインはＶＤＤに接続されており、ゲートは反転信号生成部３１の出力端子１１に接続されている。トランジスタ６のドレインはトランジスタ４のソースに接続されており、ゲートは入力端子ＩＮＢに接続されている。トランジスタ６のソースはＶＳＳに接続されている。トランジスタ５のドレインはＶＤＤに接続されており、ゲートはトランジスタ４のソースに接続されており、その接続点を点１２とする。トランジスタ７のドレインはトランジスタ５のソースに接続されており、ゲートは入力端子ＩＮＢに接続されている。トランジスタ７のソースはＶＳＳに接続されている。容量１０１は、トランジスタ４のソースとトランジスタ５のソースとの間に接続されている。トランジスタ５とトランジスタ７との接続点が、ＢＵＦＦ部３２の出力端子ＯＵＴである。また、容量１０２は出力端子ＯＵＴとＶＳＳとの間に接続されている。

上記構成において、トランジスタ４とトランジスタ６とは互いに直列に接続されており、第１直列回路を構成している。また、トランジスタ５とトランジスタ７とは互いに直列に接続されており、第２直列回路を構成している。

上記容量１００・１０１は、寄生容量で構成することも可能であるし、容量１０２も寄生容量で構成することは可能である。

容量１００・１０１を寄生容量で構成する場合には、以下の条件を満たすようにするとよい。

図１および図２において、容量１０１を寄生容量で構成する場合には、
Ｃａ＝（トランジスタ４の寄生容量）＋（トランジスタ６の寄生容量）＋（トランジスタ５のゲートとトランジスタ４のソースおよびトランジスタ６のドレインとの間の配線の容量）、
Ｃｇ＝（トランジスタ５のＯＮ容量（＝ソース・ドレインからみたゲート容量））、
Ｖ＝ＶＤＤ−ＶＳＳ：突き上げ時におけるトランジスタ５のソースの電位変動分、
△Ｖ＝（Ｃｇ／（Ｃａ＋Ｃｇ））×Ｖ：突き上げられる点１２の電圧、
とおくと、ＢＵＦＦ部３２を設計する時に、
ＶＤＤ−（トランジスタ４の閾値電圧Ｖｔｈ＋△Ｖ）＞ＶＤＤ＋（トランジスタ５の閾値電圧）・・・・・・・（１）
となるように設計する。

Ｃｇのみで式（１）を満たす場合は、容量１０１を構成するのに寄生容量だけで十分であるが、もし満たさない時には、容量１０１を構成するためにブートストラップ用容量を追加して、確実に式（１）を満たすように設計すればよい。

また、図１において、容量１００を寄生容量で構成する場合には、
Ｃａ＝（トランジスタ１の寄生容量）＋（トランジスタ２のゲートとトランジスタ１のソースとの間の配線の容量）、
Ｃｇ＝（トランジスタ２のＯＮ容量（＝ソース・ドレインからみたゲート容量））、
Ｖ＝ＶＤＤ−ＶＳＳ：突き上げ時における点１１の電位変動分、
ΔＶ＝（Ｃｇ／（Ｃａ＋Ｃｇ））×Ｖ：突き上げられる点１０の電圧、
とおくと、反転信号生成部３１を設計する時に、
ＶＤＤ−（トランジスタ１の閾値電圧Ｖｔｈ＋△Ｖ）＞ＶＤＤ＋（トランジスタ２の閾値電圧）・・・・・・・（２）
となるように設計する。

Ｃｇのみで式（２）を満たす場合は、容量１００を構成するのに寄生容量だけで十分であるが、もし満たさない時には、容量１０１を構成するのに、ブートストラップ用容量を追加して、確実に式（２）を満たすように設計すればよい。

また、図２に、バッファ２２の構成を示す。

バッファ２２は、反転信号生成部３３およびＢＵＦＦ部３２を備えている。バッファ２２は、１つの入力端子ＩＮＢを有する片相入力のバッファであり、単極性のチャネル、ここではｎチャネル型、のトランジスタを用いて構成される。ＢＵＦＦ部３２はバッファ２１のＢＵＦＦ部３２と同じである。

反転信号生成部３３は、トランジスタＡおよび抵抗Ｔを備えている。電源はＨｉｇｈ電源のＶＤＤとＬｏｗ電源のＶＳＳとからなる。抵抗Ｔは高抵抗値の抵抗であり、一端がＶＤＤに接続されている。トランジスタ（第４のトランジスタ）Ａのドレインは抵抗Ｔの他端に接続されており、ゲートは入力端子ＩＮＢに接続されている。トランジスタＡのソースはＶＳＳに接続されている。抵抗ＴとトランジスタＡとの接続点である点Ｚが、反転信号生成部３３の出力端子である。

次に、上述したバッファ２１・２２の各回路の動作について、以下に説明していく。

図３および図４に、バッファ２１の反転信号生成部３１の動作を示す。

図３に示すように、入力端子ＩＮＢに入力信号のＨｉｇｈ側の電圧ＶＤＤＡが入力されている場合には、ＶＤＤＡ−ＶＳＳがトランジスタ３の閾値電圧Ｖｔｈ以上となるように設定されており、トランジスタ３がＯＮ状態になる。トランジスタ１のゲートにはＶＤＤが入力されており、容量１００が設けられているために、点１１の電位が低下すると点１０の電位も低下する。点１０の電位がＶＤＤ−トランジスタ１の閾値電圧Ｖｔｈ以下になるとトランジスタ１がＯＮ状態になるので、ＶＤＤからトランジスタ１にドレイン電流が流れて点１０の電位が上昇する。この結果、点１０の電位がＶＤＤ−トランジスタ１の閾値電圧Ｖｔｈまで上昇した時点でトランジスタ１はＯＦＦ状態になる。最終的に、点１０の電位は電位がＶＤＤ−トランジスタ１の閾値電圧Ｖｔｈとなる。トランジスタ２は、ゲートに電位がＶＤＤ−トランジスタ１の閾値電圧Ｖｔｈが入力されることと、点１１の電位がＶＳＳであることとにより、ＯＮ状態になる。このようにしてトランジスタ２・３がＯＮ状態になるので、トランジスタ２・３を通る貫通電流が発生する。ここで、トランジスタ２を駆動能力を抑えた構成とすれば、消費電流を抑制することが可能である。トランジスタ２の駆動能力を落とすために、トランジスタ２を、図２３に示すように、トランジスタ２ａとトランジスタ２ｂとのような同じチャネル極性を有する複数の縦積みにしたトランジスタ、すなわち縦続接続されたトランジスタにより構成し、これによって電流経路の抵抗を高くして、貫通電流を抑制するようにしてもよい。この場合に、縦積みにする各トランジスタのゲートを、図２３に示すように点１０に接続すればよい。トランジスタ２ａとトランジスタ２ｂとは第２のトランジスタ群を構成している。

図４に示すように、入力端子ＩＮＢに入力信号のＬｏｗ側の電圧ＶＳＳが入力されている場合には、トランジスタ３はＯＦＦ状態になる。点１１の電位はＶＤＤ−トランジスタ２の閾値電圧Ｖｔｈまで上昇する。点１０の電位はＶＤＤ−トランジスタ１の閾値電圧Ｖｔｈとなっており、トランジスタ１はＯＦＦ状態になっている。この状態で点１１の電位が上昇すると、容量１００により点１０の電位が突き上げられる。従って、点１０の電位が突き上げによりＶＤＤ−トランジスタ１の閾値電圧ＶｔｈからＶＤＤ＋トランジスタ２の閾値電圧Ｖｔｈ以上となるように設計を行えば、点１１の電位はＶＤＤから閾値電圧Ｖｔｈ分低下することなく、ＶＤＤとして出力される。

図５および図６に、バッファ２２の反転信号生成部３３の動作を示す。

図５に示すように、入力端子ＩＮＢにＶＤＤＡが入力されている場合には、トランジスタＡがＯＮ状態になる。これにより、点Ｚの電位がＶＳＳになる。このとき貫通電流が発生するが、高抵抗値の抵抗Ｔが設けられているので、貫通電流を抑制することができる。

図６に示すように、入力端子ＩＮＢにＶＳＳが入力されている場合には、トランジスタＡがＯＦＦ状態になる。これにより、抵抗Ｔから点Ｚを介してＢＵＦＦ部３２側へ電流が流れる。この電流は小さいので、点Ｚの電位はＶＤＤとなる。

このように、反転信号生成部３３ではトランジスタの代わりに抵抗Ｔを用いる部分が存在するので、回路のレイアウト面積を小さくすることができる。

また、図２４に、バッファ２２ａの構成を示す。

バッファ２２ａは、反転信号生成部３３ａおよびＢＵＦＦ部３２を備えている。反転信号生成部３３ａは、バッファ２２の反転信号生成部３３の抵抗Ｔをトランジスタ（第５のトランジスタ）Ｔａで構成したものである。トランジスタＴａはｎチャネル型のトランジスタであり、ドレインがＶＤＤに接続されているとともにソースがトランジスタＡのドレインすなわち点Ｚに接続されている。また、トランジスタＴａは、ゲートとドレインとが互いに接続された、ダイオード接続のトランジスタである。ＢＵＦＦ部３２はバッファ２１のＢＵＦＦ部３２と同じである。

反転信号生成部３３ａでは、トランジスタＴａがダイオード接続されていることにより貫通電流が生じるが、この貫通電流を抑制したい場合には、図２５に示すように、トランジスタＴａにトランジスタＴｂなどの同じチャネル極性を有する他のトランジスタを縦積みすなわち縦続接続すればよい。縦積みの段数はこのような２段に限らず、一般に複数段でよい。この場合に、トランジスタＴｂのゲートはトランジスタＴａのゲートに接続して、ＶＤＤが印加されるようにする。また、トランジスタＴｂのドレインはトランジスタＴａのソースに、トランジスタＴｂのソースはトランジスタＡのドレインすなわち点Ｚに、それぞれ接続されている。トランジスタＴａとトランジスタＴｂとは第５のトランジスタ群を構成している。

図２６および図２７に、図２５の構成を有する反転信号生成部３３ａの動作を示す。

図２６に示すように、入力端子ＩＮＢにＶＤＤＡが入力されている場合には、トランジスタＡがＯＮ状態になり、点Ｚの電位はＶＳＳになる。このとき、電流経路に貫通電流が発生するが、トランジスタＴａとトランジスタＴｂとが縦積みされているので、トランジスタＴａとトランジスタＴｂとを合わせた経路の抵抗を大きくすることができ、これによって貫通電流を抑制することができる。

図２７に示すように、入力端子ＩＮＢにＶＳＳが入力されている場合には、トランジスタＡがＯＦＦ状態になる。従って、トランジスタＴａおよびトランジスタＴｂを流れる電流は、点ＺからＢＵＦＦ部３２側へ向って流れる。これにより、点Ｚの電位はＶＤＤ−閾値電圧Ｖｔｈとなって出力される。後続のＢＵＦＦ部の構成は、このＶＤＤから閾値電圧Ｖｔｈ分だけ低下する出力に合わせて設計することができる。

図２４および図２５の構成の反転信号生成部３３ａを備えるバッファは、反転信号生成部３３ａにダイオード接続されたトランジスタを備えるので、反転信号生成部３１のような容量を備える必要がなく、その分だけレイアウト面積を小さくすることができる。

図７および図８に、バッファ２１・２２のＢＵＦＦ部３２の動作を示す。

図７に示すように、入力端子ＩＮＢにＶＤＤＡが入力されている場合には、ＶＤＤＡ−ＶＳＳがトランジスタ６・７の閾値電圧Ｖｔｈ以上となるように設定されており、トランジスタ６・７はＯＮ状態になる。トランジスタ４のゲートには、反転信号生成部３１または３３の点１１またはＺからＶＳＳが入力されるため、トランジスタ４はＯＦＦ状態になる。従って、点１２の電位はＶＳＳになる。トランジスタ５のゲートにはＶＳＳが入力されるので、トランジスタ５はＯＦＦ状態になる。この結果、出力端子ＯＵＴにはＶＳＳが出力される。

図８に示すように、入力端子ＩＮＢにＶＳＳが入力されている場合には、トランジスタ６・７はＯＦＦ状態になる。トランジスタ４のゲートには反転信号生成部３１または３３の点１１またはＺからＶＤＤが入力されるが、ＶＤＤ−ＶＳＳがトランジスタ４の閾値電圧Ｖｔｈ以上に設定されており、トランジスタ４はＯＮ状態になる。従って、点１２の電位はＶＳＳからＶＤＤ−トランジスタ４の閾値電圧Ｖｔｈに上昇していく。これにより、トランジスタ５は、ゲートにＶＤＤ−トランジスタ４の閾値電圧Ｖｔｈが入力されることとなるので、ＯＮ状態になる。これに伴い、出力端子ＯＵＴの電位は徐々にＶＤＤ−トランジスタ５の閾値電圧Ｖｔｈに上昇していく。点１２の電位がＶＤＤ−トランジスタ４の閾値電圧Ｖｔｈまで上昇すると、トランジスタ４はＯＦＦ状態になる。この状態で出力端子ＯＵＴの電位が上昇すると、容量１０１により点１２の電位が突き上げられる。従って、点１２の電位が突き上げによりＶＤＤ−トランジスタ４の閾値電圧ＶｔｈからＶＤＤ＋トランジスタ５の閾値電圧Ｖｔｈ以上になるように設計を行うことで、出力端子ＯＵＴには閾値電圧Ｖｔｈ分の低下がないＶＤＤが出力される。

次に、図９に、ＢＵＦＦ部３２の容量１０２の機能を示す。

ＢＵＦＦ部３２では、容量１０２を設けることにより、トランジスタ５がＯＮ状態になって出力端子ＯＵＴの電位がＶＳＳからＶＤＤに上昇するまでの時間を遅らせている。これにより、先にトランジスタ４をＯＮ状態にして点１２の電位をＶＤＤ−トランジスタ４の閾値電圧Ｖｔｈまで上昇させてからトランジスタ４がＯＦＦ状態になるようにしている。トランジスタ４がＯＦＦ状態になるまでにトランジスタ５のＯＮ状態により出力端子ＯＵＴの電位がＶＤＤに近くなってしまうと、容量１０１により点１２の電位を十分に突き上げることができなくなってしまう。すると、出力端子ＯＵＴへの出力がＶＤＤから閾値電圧Ｖｔｈ分低下してしまう可能性があるため、上記のように容量１０２を設けて、出力端子ＯＵＴの電位をＶＤＤに上昇させるのに時間がかかるようにし、確実にブートストラップを行うことができるようにしている。

次に、図１０に、他のバッファ２３の構成を示す。

バッファ２３は、反転信号生成部３１、反転信号生成部３４、および、ＢＵＦＦ部３２を備えている。反転信号生成部３１およびＢＵＦＦ部３２は、バッファ２１・２２で説明したものや本実施形態で述べる他の構成と同じである。図１および図２で説明したバッファ２１・２２は、ＶＤＤＡ/ＶＳＳのレベルで入力された入力信号を、レベルシフトしてＶＤＤ/ＶＳＳのレベルで出力するものであった。しかし、バッファ２１・２２で入力信号がＶＳＳよりも高いＶＳＳＡで入力された場合には、トランジスタ３・６・７はＯＦＦ状態にすることができない。これに対して、バッファ２３では、反転信号生成部３４により、入力信号のＶＳＳＡをＶＳＳにレベルシフトする。

反転信号生成部（入力信号レベル変換部）３４は、トランジスタ（第１のレベル変換部トランジスタ）ａ、トランジスタ（第２のレベル変換部トランジスタ）ｂ、トランジスタ（第３のレベル変換部トランジスタ）ｃ、トランジスタ（第４のレベル変換部トランジスタ）ｄ、トランジスタ（第５のレベル変換部トランジスタ）ｅ、容量（第１のレベル変換部容量）１０３、および、容量（第２のレベル変換部容量）１０４を備えている。容量１０３はブートストラップ容量である。電源はＨｉｇｈ電源のＶＤＤとＬｏｗ電源のＶＳＳＡとからなる。トランジスタａのドレインはＶＤＤに接続されており、ゲートはドレインに接続されている。トランジスタａのソースは容量１０３の一方の端子に接続されている。トランジスタｂのドレインはＶＤＤに接続されており、ゲートはトランジスタａのソースに接続されている。トランジスタｂのソースはトランジスタｃのドレインおよび容量１０３の他方の端子に接続されている。トランジスタｃのソースはＶＳＳＡに接続されており、ゲートは入力端子ＩＮに接続されている。容量１０４の一方の端子は、トランジスタｂとトランジスタｃとの接続点である点１４に接続されている。トランジスタｄのドレインはゲートおよび容量１０４の他方の端子に接続されており、ソースはＶＳＳＡに接続されている。トランジスタｅのドレインは容量１０４の上記他方の端子に接続されており、ゲートは端子ＩＮＩＴに接続されている。トランジスタｅのソースはＶＳＳＡに接続されている。トランジスタｄ・ｅと容量１０４の上記他方の端子との接続点である点１５は、反転信号生成部３４の出力端子である。

図１１ないし図１３に、反転信号生成部３４の動作を示す。

図１１に示すように、反転信号生成部３４には初期化行程があり、端子ＩＮＩＴにＶＤＤＡを入力する。このとき、トランジスタｅはＯＮ状態になり、点１５の電位はＶＳＳＡになる。従って、トランジスタｄはゲートにＶＳＳＡが入力されてＯＦＦ状態になる。点線で囲んだ回路は反転信号生成部３１と同様の構成であり、トランジスタｃのゲートに、入力端子ＩＮからＶＳＳＡが入力されていることが異なっている。

図１２に示すように、次いで端子ＩＮＩＴにＶＳＳＡを入力し、トランジスタｅをＯＦＦ状態にする。そして、入力端子ＩＮにＶＤＤＡが入力される場合には、図３と同様の動作を行う。よって、点１４の電位はＶＤＤからＶＳＳＡへと変化する。この突き下げにより、容量１０４によって点１５の電位もＶＳＳＡから突き下げられる。点１５において突き下がった電位がＶＳＳよりも低くなるように設計を行っておけば、図１０のトランジスタ３・６・７を確実にＯＦＦ状態にすることができる。

図１３に示すように、図１２と同様に端子ＩＮＩＴにＶＳＳＡを入力した状態で、入力端子ＩＮにＶＳＳＡが入力される場合には、図４と同様の動作を行う。従って、点１４の電位はＶＳＳＡからＶＤＤに変化する。点１４の電位がＶＤＤに突き上げられると、容量１０４により点１５の電位もＶＳＳＡから突き上げられる。このとき、トランジスタｄは、点１５の電位がＶＳＳＡ＋トランジスタｄの閾値電圧Ｖｔｈ以上になると、ＯＮ状態になるので、点１５の電位をＶＳＳＡ＋トランジスタｄの閾値電圧Ｖｔｈ以上にならないように制御していることになる。そのため、図１２に示すように、入力端子ＩＮにＶＤＤＡが入力される場合には、点１５の電位は、容量１０４によって突き下げられ、確実にＶＳＳ以下に突き下げるようになっている。

以上のバッファは、全て、極性としてｎチャネル型のトランジスタのみを用いて構成されたものであるが、図１４および図１５に示すように、ｐチャネル型のトランジスタのみを用いて構成することも可能である。

図１４に示すバッファ２４は、反転信号生成部３５およびＢＵＦＦ部３６を備えており、バッファ２１の極性をｎ型からｐ型へ反転させたものである。スラッシュのついた各符号が、バッファ２１の同じ符号に対応している。電源はＨｉｇｈ電源のＶＤＤＡとＬｏｗ電源のＶＳＳとからなる。

図１５に示すバッファ２５は、反転信号生成部３５・３７およびＢＵＦＦ部３６を備えており、バッファ２３の極性をｎ型からｐ型へ反転させたものである。スラッシュのついた各符号が、バッファ２３の同じ符号に対応している。電源は、反転信号生成部３５およびＢＵＦＦ部３６においてはＨｉｇｈ電源ＶＤＤとＬｏｗ電源ＶＳＳとからなり、反転信号生成部３７においてはＨｉｇｈ電源のＶＤＤＡとＬｏｗ電源のＶＳＳとからなる。

なお、上記例に限らず、全てのバッファについてｎチャネル型およびｐチャネル型のそれぞれで実現可能である。

図１６に、バッファの出力として、互いに位相が反転した関係にある２つの信号を出力する、バッファ２６の構成を示す。

バッファ２６はＡ系統のバッファ（第１のバッファ）とＢ系統のバッファ（第２のバッファ）との２系統のバッファを有している。Ａ系統は入力端子ＩＮから入力された信号をレベルシフトして出力端子ＩＮＢから出力する。Ｂ系統は入力端子ＩＮから入力された信号をレベルシフトして出力端子ＩＮから出力する。Ａ系統およびＢ系統の両方とも、基本的にはバッファ２２の構成を用いており、バッファ２２の対応する符号の後にＡ系統にはＡ、Ｂ系統にはＢを付してある。ただし、トランジスタＡＢのゲートおよびトランジスタ６Ｂのゲートは、抵抗ＴＡとトランジスタＡＡとの接続点に接続されており、トランジスタ７Ｂのゲートはトランジスタ５Ａとトランジスタ７Ａとの接続点に接続されている。このような構成とすることにより、以下の利点が得られる。

すなわち、トランジスタ７Ｂは大きな駆動能力で駆動する必要があるため、トランジスタ６Ｂを駆動する信号ＳＢで駆動しようとすると、ＴＡを高抵抗にして貫通電流を抑制しているため駆動能力が不足する。そこで、トランジスタ５Ａとトランジスタ７Ａとの接続点から取り出した駆動能力の大きい信号ＳＡによりトランジスタ７Ｂを駆動するようにしている。従って、大きな駆動能力が必要なトランジスタ７Ｂをすばやく駆動することが可能となり、出力端子ＩＮの電位をすばやくＶＥＥに引くことが可能となる。

また、図１６のバッファ２６を発展させた形態のバッファも構成することができる。

図２８に示すように、図１６のバッファ２６の入力端子ＩＮに、Ｌｏｗ側の電圧がＶＥＥよりも低いＶＳＳである信号の当該ＶＳＳが入力されている場合には、トランジスタ６ＡのゲートにはＶＳＳが入力される。また、トランジスタ５Ａのゲートと容量１０１Ａとの接続点２０の電位は、ブートストラップ容量である容量１０１Ａによって突き上げられてＶＤＤよりも高い電位となる。このため、トランジスタ６Ａのゲート・ドレイン間には非常に高い電圧差ＶＨが発生して、トランジスタの耐圧を越える場合がある。

このような電圧差ＶＨが問題になる場合には、図２９に示すバッファ２７を構成するとよい。バッファ２７は、バッファ２６において、トランジスタ６Ａのゲートを入力端子ＩＮに接続する代わりに、抵抗ＴＢとトランジスタＡＢとの接続点ＺＢに接続したものである。これにより、入力端子ＩＮにＶＳＳが入力されている場合には、トランジスタＡＡがＯＦＦ状態となることにより、抵抗ＴＡとトランジスタＡＡとの接続点ＺＡの電位がＶＤＤとなるので、トランジスタＡＢがＯＮ状態となって点ＺＢの電位がＶＥＥとなる。従って、ＶＥＥ＞ＶＳＳであることから、トランジスタ６Ａのゲート・ドレイン間には電圧差ＶＨよりも小さい電圧差ＶＩが発生することになり、トランジスタの耐圧を越える問題を回避することができる。

また、図１６のバッファ２６において電圧差ＶＨが問題になる場合に、図３０に示すバッファ２８を構成してもよい。バッファ２８は、バッファ２６において、トランジスタ６Ａのドレインと接続点２０との間にトランジスタ８Ａを縦続に挿入したものである。トランジスタ８Ａは他のトランジスタとチャネル極性が同じである。トランジスタ８ＡのゲートはＶＤＤに接続されている。

これにより、入力端子ＩＮにＶＳＳが入力されている場合には、接続点２０の電位はＶＤＤよりも高くなるが、トランジスタ６Ａのドレインの電位はＶＤＤよりも低くなる。従って、トランジスタ６Ａのゲート・ドレイン間にはＶＤＤ−ＶＳＳよりも小さい電圧差ＶＪが発生することになり、トランジスタの耐圧を越える問題を回避することができる。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。例えばＥＬ表示装置にも適用可能である。

本発明のバッファは、以上のように、入力信号に対してインピーダンス変換を行って出力信号を出力するバッファであって、Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｎチャネル型のチャネル極性の２つのトランジスタからなる第１直列回路と、Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｎチャネル型のチャネル極性の２つのトランジスタからなる第２直列回路と、上記第１直列回路の上記２つのトランジスタどうしの接続点と上記第２直列回路の上記２つのトランジスタどうしの接続点との間に設けられた第１の容量とを有するバッファ部と、トランジスタとしてｎチャネル型のチャネル極性のトランジスタのみを含むように構成され、上記入力信号の極性と反対の極性を有するとともに信号レベルを任意に定めた信号である反転信号を生成する反転信号生成部とを備え、上記入力信号は、上記第１直列回路の上記Ｌｏｗ電源側の上記トランジスタのゲートと、上記第２直列回路の上記Ｌｏｗ電源側の上記トランジスタのゲートとに入力され、上記反転信号生成部によって生成された上記反転信号が、上記第１直列回路の上記Ｈｉｇｈ電源側の上記トランジスタのゲートに入力され、上記第２直列回路の上記２つのトランジスタどうしの接続点から上記出力信号を出力する。

また、本発明のバッファは、以上のように、入力信号に対してインピーダンス変換を行って出力信号を出力するバッファであって、Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｐチャネル型のチャネル極性の２つのトランジスタからなる第１直列回路と、Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｐチャネル型のチャネル極性の２つのトランジスタからなる第２直列回路と、上記第１直列回路の上記２つのトランジスタどうしの接続点と上記第２直列回路の上記２つのトランジスタどうしの接続点との間に設けられた第１の容量とを有するバッファ部と、トランジスタとしてｐチャネル型のチャネル極性のトランジスタのみを含むように構成され、上記入力信号の極性と反対の極性を有するとともに信号レベルを任意に定めた信号である反転信号を生成する反転信号生成部とを備え、上記入力信号は、上記第１直列回路の上記Ｈｉｇｈ電源側の上記トランジスタのゲートと、上記第２直列回路の上記Ｈｉｇｈ電源側の上記トランジスタのゲートとに入力され、上記反転信号生成部によって生成された上記反転信号が、上記第１直列回路の上記Ｌｏｗ電源側の上記トランジスタのゲートに入力され、上記第２直列回路の上記２つのトランジスタどうしの接続点から上記出力信号を出力する。

発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内において、いろいろと変更して実施することができるものである。

本発明は、液晶表示装置に特に好適に使用することができる。

Claims

入力信号に対してインピーダンス変換を行って出力信号を出力するバッファであって、
Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｎチャネル型のチャネル極性の２つのトランジスタからなる第１直列回路と、Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｎチャネル型のチャネル極性の２つのトランジスタからなる第２直列回路と、上記第１直列回路の上記２つのトランジスタどうしの接続点と上記第２直列回路の上記２つのトランジスタどうしの接続点との間に設けられた第１の容量とを有するバッファ部と、
トランジスタとしてｎチャネル型のチャネル極性のトランジスタのみを含むように構成され、上記入力信号の極性と反対の極性を有するとともに信号レベルを任意に定めた信号である反転信号を生成する反転信号生成部とを備え、
上記入力信号は、上記第１直列回路の上記Ｌｏｗ電源側の上記トランジスタのゲートと、上記第２直列回路の上記Ｌｏｗ電源側の上記トランジスタのゲートとに入力され、
上記反転信号生成部によって生成された上記反転信号が、上記第１直列回路の上記Ｈｉｇｈ電源側の上記トランジスタのゲートに入力され、
上記第２直列回路の上記２つのトランジスタどうしの接続点から上記出力信号を出力することを特徴とするバッファ。
入力信号に対してインピーダンス変換を行って出力信号を出力するバッファであって、
Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｐチャネル型のチャネル極性の２つのトランジスタからなる第１直列回路と、Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｐチャネル型のチャネル極性の２つのトランジスタからなる第２直列回路と、上記第１直列回路の上記２つのトランジスタどうしの接続点と上記第２直列回路の上記２つのトランジスタどうしの接続点との間に設けられた第１の容量とを有するバッファ部と、
トランジスタとしてｐチャネル型のチャネル極性のトランジスタのみを含むように構成され、上記入力信号の極性と反対の極性を有するとともに信号レベルを任意に定めた信号である反転信号を生成する反転信号生成部とを備え、
上記入力信号は、上記第１直列回路の上記Ｈｉｇｈ電源側の上記トランジスタのゲートと、上記第２直列回路の上記Ｈｉｇｈ電源側の上記トランジスタのゲートとに入力され、
上記反転信号生成部によって生成された上記反転信号が、上記第１直列回路の上記Ｌｏｗ電源側の上記トランジスタのゲートに入力され、
上記第２直列回路の上記２つのトランジスタどうしの接続点から上記出力信号を出力することを特徴とするバッファ。
上記反転信号生成部は、第１のトランジスタと第２のトランジスタと第３のトランジスタと第２の容量とを備えており、
上記第３のトランジスタのゲートに上記入力信号が入力され、
上記第２のトランジスタは上記第３のトランジスタに直列に接続されており、
上記第１のトランジスタのゲートとドレインとは互いに接続されており、
上記第１のトランジスタのソースは上記第２のトランジスタのゲートに接続されており、
上記第２の容量は、上記第１のトランジスタのソースと、上記第２のトランジスタと上記第３のトランジスタとの接続点との間に接続されており、
上記第１のトランジスタのドレインと上記第２のトランジスタのドレインとは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記第３のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、
上記第２のトランジスタと上記第３のトランジスタとの接続点から上記反転信号が出力されることを特徴とする請求の範囲第１項または第２項に記載のバッファ。
上記反転信号生成部は、第１のトランジスタと第２のトランジスタ群と第３のトランジスタと第２の容量とを備えており、
上記第３のトランジスタのゲートに上記入力信号が入力され、
上記第２のトランジスタ群は、複数の縦続接続されたトランジスタからなるとともに、上記第３のトランジスタに直列に接続されており、
上記第１のトランジスタのゲートとドレインとは互いに接続されており、
上記第１のトランジスタのソースは上記第２のトランジスタ群の各トランジスタのゲートに接続されており、
上記第２の容量は、上記第１のトランジスタのソースと、上記第２のトランジスタ群と上記第３のトランジスタとの接続点との間に接続されており、
上記第１のトランジスタのドレインと、上記第２のトランジスタ群のドレインとなる側の一端とは、上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記第３のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、
上記第２のトランジスタ群と上記第３のトランジスタとの接続点から上記反転信号が出力されることを特徴とする請求の範囲第１項または第２項に記載のバッファ。
上記反転信号生成部は、第４のトランジスタと抵抗とを備えており、
上記第４のトランジスタのゲートに上記入力信号が入力され、
上記第４のトランジスタと上記抵抗とは互いに直列に接続されており、
上記第４のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記抵抗の上記第４のトランジスタ側とは反対側の一端は、上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、
上記第４のトランジスタと上記抵抗との接続点から上記反転信号が出力されることを特徴とする請求の範囲第１項または第２項に記載のバッファ。
上記反転信号生成部は、第４のトランジスタと、ゲートとドレインとが互いに接続された第５のトランジスタとを備えており、
上記第４のトランジスタのゲートに上記入力信号が入力され、
上記第４のトランジスタと上記第５のトランジスタとは互いに直列に接続されており、
上記第４のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記第５のトランジスタのドレインは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、
上記第４のトランジスタと上記第５のトランジスタとの接続点から上記反転信号が出力されることを特徴とする請求の範囲第１項または第２項に記載のバッファ。
上記反転信号生成部は、第４のトランジスタと、
ゲートとドレインとが互いに接続されたダイオード接続トランジスタに対して他の１つ以上のトランジスタが上記ダイオード接続トランジスタのソース側に縦続接続されてなる第５のトランジスタ群と、
を備えており、
上記他の１つ以上のトランジスタの各ゲートは、上記ダイオード接続トランジスタのゲートに接続されており、
上記第４のトランジスタのゲートに上記入力信号が入力され、
上記第４のトランジスタと上記第５のトランジスタ群とは、上記第５のトランジスタ群のソースとなる側の一端で互いに直列に接続されており、
上記第４のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記ダイオード接続トランジスタのドレインは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、
上記第４のトランジスタと上記第５のトランジスタ群との接続点から上記反転信号が出力されることを特徴とする請求の範囲第１項または第２項に記載のバッファ。
入力信号に対してインピーダンス変換を行って出力信号を出力するバッファであって、
Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｎチャネル型のチャネル極性の２つのトランジスタからなる第１直列回路と、Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｎチャネル型のチャネル極性の２つのトランジスタからなる第２直列回路と、上記第１直列回路の上記２つのトランジスタどうしの接続点と上記第２直列回路の上記２つのトランジスタどうしの接続点との間に設けられた第１の容量とを有するバッファ部と、
トランジスタとしてｎチャネル型のチャネル極性のトランジスタのみを含むように構成され、上記入力信号をレベル変換した信号であるレベル変換信号を出力する入力信号レベル変換部と、
トランジスタとしてｎチャネル型のチャネル極性のトランジスタのみを含むように構成され、上記入力信号レベル変換部によって生成された上記レベル変換信号が入力されて、上記入力信号の極性と反対の極性を有するとともに信号レベルを任意に定めた信号である反転信号を生成する反転信号生成部とを備え、
上記入力信号レベル変換部によって生成された上記レベル変換信号は、さらに、上記第１直列回路の上記Ｌｏｗ電源側の上記トランジスタのゲートと、上記第２直列回路の上記Ｌｏｗ電源側の上記トランジスタのゲートとに入力され、
上記反転信号生成部によって生成された上記反転信号は、上記第１直列回路の上記Ｈｉｇｈ電源側の上記トランジスタのゲートに入力され、
上記第２直列回路の上記２つのトランジスタどうしの接続点から上記出力信号を出力することを特徴とするバッファ。
入力信号に対してインピーダンス変換を行って出力信号を出力するバッファであって、
Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｐチャネル型のチャネル極性の２つのトランジスタからなる第１直列回路と、Ｈｉｇｈ電源とＬｏｗ電源との間に互いに直列に接続されたｐチャネル型のチャネル極性の２つのトランジスタからなる第２直列回路と、上記第１直列回路の上記２つのトランジスタどうしの接続点と上記第２直列回路の上記２つのトランジスタどうしの接続点との間に設けられた第１の容量とを有するバッファ部と、
トランジスタとしてｐチャネル型のチャネル極性のトランジスタのみを含むように構成され、上記入力信号をレベル変換した信号であるレベル変換信号を出力する入力信号レベル変換部と、
トランジスタとしてｐチャネル型のチャネル極性のトランジスタのみを含むように構成され、上記入力信号レベル変換部によって生成された上記レベル変換信号が入力されて、上記入力信号の極性と反対の極性を有するとともに信号レベルを任意に定めた信号である反転信号を生成する反転信号生成部とを備え、
上記入力信号レベル変換部によって生成された上記レベル変換信号は、さらに、上記第１直列回路の上記Ｈｉｇｈ電源側の上記トランジスタのゲートと、上記第２直列回路の上記Ｈｉｇｈ電源側の上記トランジスタのゲートとに入力され、
上記反転信号生成部によって生成された上記反転信号は、上記第１直列回路の上記Ｌｏｗ電源側の上記トランジスタのゲートに入力され、
上記第２直列回路の上記２つのトランジスタどうしの接続点から上記出力信号を出力することを特徴とするバッファ。
上記反転信号生成部は、第１のトランジスタと第２のトランジスタと第３のトランジスタと第２の容量とを備えており、
上記第２のトランジスタは上記第３のトランジスタに直列に接続されており、
上記第１のトランジスタのゲートとドレインとは互いに接続されており、
上記第１のトランジスタのソースは上記第２のトランジスタのゲートに接続されており、
上記第２の容量は、上記第１のトランジスタのソースと、上記第２のトランジスタと上記第３のトランジスタとの接続点との間に接続されており、
上記第１のトランジスタのドレインと上記第２のトランジスタのドレインとは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記第３のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、
上記第３のトランジスタのゲートに上記レベル変換信号が入力され、
上記第２のトランジスタと上記第３のトランジスタとの接続点から上記反転信号が出力されることを特徴とする請求の範囲第８項または第９項に記載のバッファ。
上記反転信号生成部は、第１のトランジスタと第２のトランジスタ群と第３のトランジスタと第２の容量とを備えており、
上記第３のトランジスタのゲートに上記入力信号が入力され、
上記第２のトランジスタ群は、複数の縦続接続されたトランジスタからなるとともに、上記第３のトランジスタに直列に接続されており、
上記第１のトランジスタのゲートとドレインとは互いに接続されており、
上記第１のトランジスタのソースは上記第２のトランジスタ群の各トランジスタのゲートに接続されており、
上記第２の容量は、上記第１のトランジスタのソースと、上記第２のトランジスタ群と上記第３のトランジスタとの接続点との間に接続されており、
上記第１のトランジスタのドレインと、上記第２のトランジスタ群のドレインとなる側の一端とは、上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記第３のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、
上記第３のトランジスタのゲートに上記レベル変換信号が入力され、
上記第２のトランジスタ群と上記第３のトランジスタとの接続点から上記反転信号が出力されることを特徴とする請求の範囲第８項または第９項に記載のバッファ。
上記反転信号生成部は、第４のトランジスタと抵抗とを備えており、
上記第４のトランジスタのゲートに上記入力信号が入力され、
上記第４のトランジスタと上記抵抗とは互いに直列に接続されており、
上記第４のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記抵抗の上記第４のトランジスタ側とは反対側の一端は、上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、
上記第４のトランジスタのゲートに上記レベル変換信号が入力され、
上記第４のトランジスタと上記抵抗との接続点から上記反転信号が出力されることを特徴とする請求の範囲第８項または第９項に記載のバッファ。
上記反転信号生成部は、第４のトランジスタと、ゲートとドレインとが互いに接続された第５のトランジスタとを備えており、
上記第４のトランジスタのゲートに上記入力信号が入力され、
上記第４のトランジスタと上記第５のトランジスタとは互いに直列に接続されており、
上記第４のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記第５のトランジスタのドレインは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、
上記第４のトランジスタのゲートに上記レベル変換信号が入力され、
上記第４のトランジスタと上記第５のトランジスタとの接続点から上記反転信号が出力されることを特徴とする請求の範囲第８項または第９項に記載のバッファ。
上記反転信号生成部は、第４のトランジスタと、
ゲートとドレインとが互いに接続されたダイオード接続トランジスタに対して他の１つ以上のトランジスタが上記ダイオード接続トランジスタのソース側に縦続接続されてなる第５のトランジスタ群と、
を備えており、
上記他の１つ以上のトランジスタの各ゲートは、上記ダイオード接続トランジスタのゲートに接続されており、
上記第４のトランジスタのゲートに上記入力信号が入力され、
上記第４のトランジスタと上記第５のトランジスタ群とは、上記第５のトランジスタ群のソースとなる側の一端で互いに直列に接続されており、
上記第４のトランジスタのソースは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、上記ダイオード接続トランジスタのドレインは上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、
上記第４のトランジスタのゲートに上記レベル変換信号が入力され、
上記第４のトランジスタと上記第５のトランジスタ群との接続点から上記反転信号が出力されることを特徴とする請求の範囲第８項または第９項に記載のバッファ。
上記入力信号レベル変換部は、それぞれがトランジスタからなる、第１のレベル変換部トランジスタ、第２のレベル変換部トランジスタ、第３のレベル変換部トランジスタ、第４のレベル変換部トランジスタ、および第５のレベル変換部トランジスタと、容量からなる、第１のレベル変換部容量および第２のレベル変換部容量とを備えており、
上記第２のレベル変換部トランジスタは上記第３のレベル変換部トランジスタに直列に接続されており、
上記第１のレベル変換部トランジスタのゲートとドレインとは互いに接続されており、
上記第１のレベル変換部トランジスタのソースは上記第２のレベル変換部トランジスタのゲートに接続されており、
上記第１のレベル変換部容量は、上記第１のレベル変換部トランジスタのソースと、上記第２のレベル変換部トランジスタと上記第３のレベル変換部トランジスタとの接続点との間に接続されており、
上記第２のレベル変換部容量の一端は、上記第２のレベル変換部トランジスタと上記第３のレベル変換部トランジスタとの接続点に接続されており、
上記第４のレベル変換部トランジスタのドレインおよびゲートは、上記第２のレベル変換部容量の他端に接続されており、
上記第５のレベル変換部トランジスタのドレインは、上記第２のレベル変換部容量の他端に接続されており、
上記第１のレベル変換部トランジスタのドレインと上記第２のレベル変換部トランジスタのドレインとは、上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの一方に接続されており、
上記第３のレベル変換部トランジスタのソースと上記第４のレベル変換部トランジスタのソースと上記第５のレベル変換部トランジスタのソースとは、上記反転信号生成部のＨｉｇｈ電源とＬｏｗ電源とのうちの他方に接続されており、
上記第３のレベル変換部トランジスタのゲートに上記入力信号が入力され、
上記第５のレベル変換部トランジスタのゲートに、上記第５のレベル変換部トランジスタをＯＮ状態とＯＦＦ状態との間で切り替える信号が入力可能であり、
上記第２のレベル変換部容量の他端から上記レベル変換信号が出力されることを特徴とする請求の範囲第８項から第１４項までのいずれか１項に記載のバッファ。
上記第２直列回路の上記２つのトランジスタどうしの接続点に、第３の容量が接続されていることを特徴とする請求の範囲第１項から第１５項までのいずれか１項に記載のバッファ。
請求の範囲第１項から第１６項までのいずれか１項に記載のバッファである第１のバッファと、
上記第１のバッファの上記第２の直列回路の上記入力信号が入力される上記トランジスタのゲートに、上記入力信号の代わりに上記第１のバッファの上記出力信号が入力される構成を少なくとも有する第２のバッファとを備えていることを特徴とするバッファ。
請求の範囲第１項から第１７項までのいずれか１項に記載のバッファを備えていることを特徴とする表示装置。
ソースドライバの出力回路が上記バッファを備えていることを特徴とする請求の範囲第１８項に記載の表示装置。
ゲートドライバの出力回路が上記バッファを備えていることを特徴とする請求の範囲第１８項または第１９項に記載の表示装置。
ソースドライバおよびゲートドライバに供給する信号を生成する回路に含まれるインバータが上記バッファを備えていることを特徴とする請求の範囲第１８項から第２０項までのいずれか１項に記載の表示装置。
ソースドライバおよびゲートドライバに供給する信号を生成する回路に含まれるレベルシフタ回路が上記バッファを備えていることを特徴とする請求の範囲第１８項から第２１項までのいずれか１項に記載の表示装置。