WO2012132281A1

WO2012132281A1 - レベルシフト回路及び半導体装置

Info

Publication number: WO2012132281A1
Application number: PCT/JP2012/001749
Authority: WO
Inventors: 悟司山口; 政則中村; 崇敏田中; 友啓平山
Original assignee: パナソニック株式会社
Priority date: 2011-03-30
Filing date: 2012-03-14
Publication date: 2012-10-04

Abstract

出力信号の高電位を決定づける第２の電源電位が高くなった場合でも、構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能である高耐圧仕様のレベルシフト回路を提供する。第１の基準電位Ｖｓｓ１に維持される第１の基準端子（Ｔｖｓｓ１）と、第２の基準電位Ｖｓｓ２を出力するための第２の基準端子（Ｔｖｓｓ２）と、第１の電源電位Ｖｄｄ１が印加される第１の電源端子（Ｔｖｄｄ１）と、第２の電源電位Ｖｄｄ２が印加される第２の電源端子（Ｔｖｄｄ２）と、第１の基準電位Ｖｓｓ１と第１の電源電位Ｖｄｄ１との電位差に対応する振幅を有する入力信号ＶＩＮを、第２の基準電位Ｖｓｓ２と第２の電源電位Ｖｄｄ２との電位差に対応する振幅を有する出力信号ＶＯＵＴにレベルシフトするレベルシフタ（１）と、第２の電源電位Ｖｄｄ２の値に依存して第２の基準電位Ｖｓｓ２を変化させる可変電圧源（２）とを備える。

Description

レベルシフト回路及び半導体装置

　本発明は、レベルシフト回路及びそれに用いられる半導体装置に関し、例えば、低電圧電源側の信号を高電圧電源側へ伝達するレベルシフト回路であって、レベルシフト回路を構成するＭＯＳトランジスタのゲート酸化膜を厚くすることなくレベルシフト回路の高耐圧化を実現するのに好適なレベルシフト回路及び半導体装置に関する。

　従来から、異なる電源間で信号を伝播させる信号系統においてレベルシフト回路が用いられている（例えば、特許文献１参照）。以下、従来のレベルシフト回路について図面を参照しながら説明する。図１２は、特許文献１で開示されている、従来のレベルシフト回路を示している。

　図１２を用いて、従来のレベルシフト回路について説明する。

　図１２に示すレベルシフト回路では、符号６、７はインバータ、符号１０、１１はＰＭＯＳトランジスタ（以下、単に「ＰＭＯＳ」と略称する。）、符号８及び９はＮＭＯＳトランジスタ（以下、単に「ＮＭＯＳ」と略称する。）、Ｔｖｄｄ１は第１の電源電位Ｖｄｄ１が印加される第１の電源端子、Ｔｖｄｄ２は第２の電源電位Ｖｄｄ２が印加される第２の電源端子、Ｔｖｓｓ１は第１の基準電位Ｖｓｓ１に維持される第１の基準端子、Ｔｖｉｎは入力信号ＶＩＮが入力される入力端子、Ｔｖｏｕｔは出力信号ＶＯＵＴが出力される出力端子である。ここで、第１の電源電位Ｖｄｄ１、第２の電源電位Ｖｄｄ２、第１の基準電位Ｖｓｓ１は、それぞれ、例えば、低電圧電源の電位、高電圧電源の電位、低電圧電源及び高電圧電源に共通の基準電位である。

　このような従来のレベルシフト回路では、入力端子ＴｖｉｎはＮＭＯＳ９のゲート及びインバータ６の入力端子に接続され、インバータ６は第１の基準電位Ｖｓｓ１にその接地端子が接続され、第１の電源電位Ｖｄｄ１にその電源端子が接続され、インバータ６の出力端子はＮＭＯＳ８のゲートに接続される。

　第２の電源電位Ｖｄｄ２にソースが接続されるＰＭＯＳ１０及びＰＭＯＳ１１のゲートはそれぞれ他方のＰＭＯＳのドレインに相互接続され、ＰＭＯＳ１０のドレインはＮＭＯＳ８を介して第１の基準電位Ｖｓｓ１に接続され、ＰＭＯＳ１１のドレインはＮＭＯＳ９を介して第１の基準電位Ｖｓｓ１に接続されている。ＰＭＯＳ１１のドレインは、インバータ７の入力端子にも接続されている。インバータ７は、第１の基準電位Ｖｓｓ１にその接地端子が接続され、第２の電源電位Ｖｄｄ２にその電源端子が接続され、インバータ７の出力端子はこのレベルシフト回路の出力端子Ｔｖｏｕｔに接続されている。

　このように構成された従来のレベルシフト回路は、電源電圧［Ｖｄｄ１－Ｖｓｓ１（ＧＮＤ）］によって第１の電源電位Ｖｄｄ１と第１の基準電位Ｖｓｓ１との電位差に対応する振幅を有する入力信号ＶＩＮを、入力信号ＶＩＮとは異なる振幅の第２の電源電位Ｖｄｄ２と第１の基準電位Ｖｓｓ１との電位差に対応する振幅を有する出力信号ＶＯＵＴにレベルシフトする回路である。

　ところで、図１２に示す従来のレベルシフト回路では、第２の電源電位Ｖｄｄ２が高くなった場合、ＰＭＯＳ１０及びＰＭＯＳ１１のゲート・ソース間電圧ＶＧＳに、［Ｖｄｄ２－Ｖｓｓ１］の高い電位差が印加されるため、レベルシフト回路を構成するトランジスタ素子（以下、単に「素子」ともいう。）の高耐圧化を図る必要がある。一般に、素子のゲート酸化膜を厚く形成することで、ゲート・ソース間に大きな電圧がかかっても素子破壊が生じないように高耐圧化を図っている。

特開２００４－７２８２９号公報（第１１頁、図６）

　しかしながら、上記のようにレベルシフト回路を構成する素子のゲート酸化膜を厚くすると、それに伴って素子サイズが大きくなることから、レベルシフト回路全体の占有面積が大きくなり、レベルシフト回路を含むＩＣのコストが高くなってしまう。さらに、ゲート酸化膜を厚くすると、ＭＯＳトランジスタの閾値電圧Ｖｔｈすなわち動作電圧が高くなったり、ＭＯＳトランジスタの反転スピードが遅くなるなどの不都合が生じる。そのため、小型、低価格、低電圧動作、高耐圧、高速動作が求められる、例えばスイッチング・レギュレータ等を構成するレベルシフト回路としては、図１２のような従来のレベルシフト回路は余り適したものではないという問題がある。

　そこで、本発明は上記従来の問題点を解決するものであり、出力信号の高電位を決定づける第２の電源電位が高くなった場合でも、構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能である高耐圧仕様のレベルシフト回路及びそれに用いられる半導体装置を提供することを目的とする。

　以下の課題を解決するために、本発明のレベルシフト回路の一形態は、第１の基準電位に維持される第１の基準端子と、第２の基準電位を出力するための第２の基準端子と、第１の電源電位が印加される第１の電源端子と、第２の電源電位が印加される第２の電源端子と、前記第１の基準電位と前記第１の電源電位との電位差に対応する振幅を有する入力信号が入力される入力端子と、前記第２の基準電位と前記第２の電源電位との電位差に対応する振幅を有する出力信号を出力するための出力端子と、前記第１の基準端子、前記第１の電源端子、前記第２の基準端子、前記第２の電源端子、前記入力端子及び前記出力端子と接続されるとともに、前記入力信号を前記出力信号に変換して前記出力端子から出力するレベルシフタと、前記第１の基準端子、前記第２の基準端子及び前記第２の電源端子と接続されるとともに、前記第２の電源電位に依存して変化する前記第２の基準電位を生成して前記第２の基準端子に出力する可変電圧源とを備える。

　これにより、前記可変電圧源の出力である第２の基準電位が第２の電源電位に依存して変化するので、例えば、第２の基準電位と第２の電源電位との電位差が一定電位に固定されるように設計することが可能となり、レベルシフト回路を構成する素子の耐圧が確保された状態でレベルシフト回路を動作させることができる。

　具体的には、前記可変電圧源は、前記第２の電源電位が所定の電位より低い場合に前記第１の基準電位と同等の電位を前記第２の基準電位として前記第２の基準端子に出力し、前記第２の電源電位が前記所定の電位より高い場合に前記第２の電源電位に依存して前記第２の基準電位を変化させて前記第２の基準端子に出力する。より詳しくは、前記可変電圧源は、前記第２の電源電位が前記所定の電位より高い場合に、前記第２の基準電位と前記第２の電源電位との電位差が前記第１の基準電位と前記所定の電位との電位差と同じ一定電圧に維持されるように、前記第２の基準電位を前記第２の基準端子に出力する。

　これにより、可変電圧源の出力である第２の基準電位を変化させることで、第２の電源電位が所定の電位よりも高い場合には、第２の基準電位と第２の電源電位との電位差を、第１の基準電位と前記所定の電位との電位差と同じ一定電圧に維持することができる。よって、所定の電位を、レベルシフト回路を構成している素子の耐圧を超えない範囲に設定することで、レベルシフト回路を構成する素子の耐圧が確保された状態でレベルシフト回路を動作させることができる。

　また、前記可変電圧源は、前記第２の電源端子と前記第１の基準端子との間に直列に接続された第１の抵抗及び電流源と、演算増幅器とを有し、前記演算増幅器の非反転入力端子は、前記第１の抵抗と前記電流源とが互いに接続されたノードに接続され、前記演算増幅器の反転入力端子は、前記演算増幅器の出力端子に接続され、前記演算増幅器の出力端子は、前記第２の基準端子と接続されていてもよい。

　これにより、特徴的な可変電圧源が演算増幅器を用いて簡易に実現される。

　また、前記レベルシフタは、前記第１の電源端子と前記第１の基準端子との間に接続された第１のインバータと、前記第２の電源端子と前記第２の基準端子との間に接続された第２のインバータと、前記第２の電源端子と前記第２の基準端子との間に直列に接続された第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタと、前記第２の電源端子と前記第２の基準端子との間に直列に接続された第２のＰＭＯＳトランジスタ及び第２のＮＭＯＳトランジスタとを有し、前記第１のＮＭＯＳトランジスタのゲートは、前記入力端子及び前記第１のインバータの入力端子に接続され、前記第１のＮＭＯＳトランジスタのドレインは、前記第１のＰＭＯＳトランジスタのドレイン、前記第２のＰＭＯＳトランジスタのゲート及び前記第２のインバータの入力端子に接続され、前記第２のＮＭＯＳトランジスタのゲートは、前記第１のインバータの出力端子に接続され、前記第２のＮＭＯＳトランジスタのドレインは、前記第２のＰＭＯＳトランジスタのドレイン及び前記第１のＰＭＯＳトランジスタのゲートに接続され、前記第２のインバータの出力端子は、前記レベルシフト回路の出力端子に接続されていてもよい。

　これにより、レベルシフタが従来と同様の回路で実現される。

　また、前記レベルシフト回路はさらに、閾値制御信号が入力される制御端子を備え、前記可変電圧源は、さらに前記制御端子と接続されるとともに、前記第２の電源電位が所定の電位より低い場合に第１の基準電位と同等の電位を前記第２の基準電位として前記第２の基準端子に出力し、前記第２の電源電位が前記所定の電位より高い場合に前記第２の電源電位に依存して前記第２の基準電位を変化させて前記第２の基準端子に出力し、前記所定の電位が前記閾値制御信号により変化するよう構成されていてもよい。より詳しくは、前記可変電圧源は、前記第２の電源電位が前記所定の電位より高い場合に、前記第２の基準電位と前記第２の電源電位との電位差が前記第１の基準電位と前記所定の電位との電位差と同じ一定電圧に維持されるように、前記第２の基準電位を前記第２の基準端子に出力する。

　これにより、閾値制御信号に依存して所定の電位を変化させることができるので、第２の基準電位と第２の電源電位との電位差を所望の一定電圧に設定することが可能となり、出力信号の振幅を所望の値に設定することが可能となる。

　また、前記可変電圧源は、前記第２の電源端子と前記第１の基準端子との間に直列に接続された第１のスイッチ、第１の抵抗及び電流源と、前記第１の抵抗と前記電流源が互いに接続されたノードと、前記第２の電源端子との間に直列に接続された、少なくとも１組以上の第ｎのスイッチ及び第ｎの抵抗と、演算増幅器とを有し、前記演算増幅器の非反転入力端子は、前記第１の抵抗と前記電流源とが互いに接続されたノードに接続され、前記演算増幅器の反転入力端子は、前記演算増幅器の出力端子に接続され、前記演算増幅器の出力端子は、前記第２の基準端子と接続され、前記制御端子は、前記第１のスイッチ及び少なくとも１つ以上の前記第ｎのスイッチに接続され、前記第１のスイッチ及び少なくとも１つ以上の前記第ｎのスイッチは、入力される前記閾値制御信号によって、短絡又は開放動作してもよい。

　これにより、閾値制御信号により複数のスイッチを短絡又は開放動作させることで所定の電位を変化させることができ、このような閾値制御機能付き可変電圧源が簡易に実現される。

　また、前記可変電圧源は、前記第２の電源端子と前記第１の基準端子との間に直列に接続された第１の抵抗及び可変電流源と、演算増幅器とを有し、前記演算増幅器の非反転入力端子は、前記第１の抵抗と前記可変電流源とが互いに接続されたノードに接続され、前記演算増幅器の反転入力端子は、前記演算増幅器の出力端子に接続され、前記演算増幅器の出力端子は、前記第２の基準端子と接続され、前記制御端子は、前記可変電流源に接続され、前記可変電流源は、入力される前記閾値制御信号に依存して、出力する電流値を変化させてもよい。

　これにより、閾値制御信号により可変電流源の出力電流を変化させることで所定の電位を変化させることができ、このような閾値制御機能付き可変電圧源が簡易に実現される。

　なお、本発明は、このようなレベルシフト回路として実現できるだけでなく、レベルシフト回路を構成する可変電圧源として機能する半導体装置として実現してもよい。

　本発明においては、出力信号の高電位を決定づける第２の電源電位に依存して、その基準電位である第２の基準電位を変化させる可変電圧源を備えることで、第２の基準電位と第２の電源電位との電位差を、レベルシフト回路を構成する素子が耐圧を超えない範囲に設定しておくことが可能となる。よって、第２の電源電位が高くなった場合でも、レベルシフト回路を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能である高耐圧仕様のレベルシフト回路及び半導体装置を提供することができる。

図１は、本発明の実施の形態１におけるレベルシフト回路の回路図である。図２は、本発明の実施の形態２における半導体装置の回路図である。図３は、同半導体装置の特性を示す図である。図４は、本発明の実施の形態３におけるレベルシフト回路の回路図である。図５は、本発明の実施の形態４におけるレベルシフト回路の回路図である。図６は、本発明の実施の形態５におけるレベルシフト回路の回路図である。図７は、本発明の実施の形態６における半導体装置の回路図である。図８は、同半導体装置の特性を示す図である。図９は、本発明の実施の形態７におけるレベルシフト回路の回路図である。図１０は、本発明の実施の形態８におけるレベルシフト回路の回路図である。図１１は、本発明の実施の形態９におけるレベルシフト回路の回路図である。図１２は、従来のレベルシフト回路の回路図である。

　以下、本発明のレベルシフト回路の好適な実施の形態について、添付の図面を参照しながら説明する。なお、以下の実施の形態の説明において同じ符号を付した構成要素は実質的に同様の機能、構成、動作を示すものであり、記載が重複するときにはその説明を省略する場合がある。また、実施の形態の説明は例示として示したものであり、同様の技術的思想に基づく同様のレベルシフト回路及び半導体装置は本発明に含まれるものである。

　つまり、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲によって特定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。

　（実施の形態１）
　まず、本発明の実施の形態１について説明する。

　図１は、本発明に係る実施の形態１のレベルシフト回路２０の構成を示す図である。

　図１において、レベルシフト回路２０は、入力信号ＶＩＮに対してレベルシフトした信号ＶＯＵＴを出力する回路であり、レベルシフタ１、可変電圧源２、第１の基準電位Ｖｓｓ１に維持される第１の基準端子Ｔｖｓｓ１、第２の基準電位Ｖｓｓ２を出力するための第２の基準端子Ｔｖｓｓ２、第１の電源電位Ｖｄｄ１が印加される第１の電源端子Ｔｖｄｄ１、第２の電源電位Ｖｄｄ２が印加される第２の電源端子Ｔｖｄｄ２、入力信号ＶＩＮが入力される入力端子Ｔｖｉｎ、及び、レベルシフトされた信号ＶＯＵＴを出力するための出力端子Ｔｖｏｕｔを備える。ここで、第１の電源電位Ｖｄｄ１、第２の電源電位Ｖｄｄ２、第１の基準電位Ｖｓｓ１、第２の基準電位Ｖｓｓ２は、それぞれ、例えば、低電圧電源の電位、高電圧電源の電位、低電圧電源用の基準電位、高電圧電源用の基準電位である。

　レベルシフタ１は、第１の基準端子Ｔｖｓｓ１、第２の基準端子Ｔｖｓｓ２、第１の電源端子Ｔｖｄｄ１、第２の電源端子Ｔｖｄｄ２、入力端子Ｔｖｉｎ、及び、出力端子Ｔｖｏｕｔに接続され、第１の電源電位Ｖｄｄ１と第１の基準電位Ｖｓｓ１との電位差に対応する振幅を有する入力信号ＶＩＮを入力とし、その入力信号ＶＩＮを、入力信号ＶＩＮの振幅とは異なる振幅、つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差に対応する振幅を有する出力信号ＶＯＵＴにレベルシフトして出力端子Ｔｖｏｕｔから出力する機能を有する。なお、「電位差に対応する振幅」とは、その「電位差」によって規制される振幅をいい、一般に、その「電位差」以下の振幅となる。

　可変電圧源２は、第１の基準端子Ｔｖｓｓ１、第２の基準端子Ｔｖｓｓ２、及び、第２の電源端子Ｔｖｄｄ２に接続され、第１の基準電位Ｖｓｓ１を基準電位、第２の電源電位Ｖｄｄ２を入力、第２の基準電位Ｖｓｓ２を出力とし、第２の電源電位Ｖｄｄ２に依存して、出力となる第２の基準電位Ｖｓｓ２を変化させ、その第２の基準電位Ｖｓｓ２を第２の基準端子Ｔｖｓｓ２に出力する機能を有する。

　第１の基準端子Ｔｖｓｓ１は、レベルシフタ１のＶｓｓ１端子及び可変電圧源２の基準端子に接続される。第２の基準端子Ｔｖｓｓ２は、レベルシフタ１のＶｓｓ２端子及び可変電圧源２の出力端子に接続される。第１の電源端子Ｔｖｄｄ１は、レベルシフタ１のＶｄｄ１端子に接続される。第２の電源端子Ｔｖｄｄ２は、レベルシフタ１のＶｄｄ２端子及び可変電圧源２の入力端子に接続される。入力端子Ｔｖｉｎは、レベルシフタ１のＶＩＮ端子に接続される。出力端子Ｔｖｏｕｔは、レベルシフタ１のＶＯＵＴ端子に接続されている。

　以上のように構成される図１のレベルシフト回路２０は、可変電圧源２の出力である第２の基準電位Ｖｓｓ２を、第２の電源電位Ｖｄｄ２に依存して変化させることで、例えば、第２の基準電位Ｖｓｓ２と第２の電源電位Ｖｄｄ２との電位差が一定電位に固定されるように設計することが可能となる。これにより、第２の電源電位Ｖｄｄ２が高くなった場合でも、レベルシフト回路２０を構成する素子の耐圧が確保された状態でレベルシフト回路２０を動作させることができる。よって、レベルシフト回路２０を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路２０、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路２０が実現される。

　（実施の形態２）
　次に、本発明の実施の形態２について説明する。

　図２は、本発明に係る実施の形態２の半導体装置３０の構成を示す図である。

　図２において、半導体装置３０は、実施の形態１におけるレベルシフト回路２０の一部（可変電圧源）に相当する機能を有し、可変電圧源２ａ、第１の基準電位Ｖｓｓ１に維持される第１の基準端子Ｔｖｓｓ１、第２の基準電位Ｖｓｓ２が出力される第２の基準端子Ｔｖｓｓ２、及び、第２の電源電位Ｖｄｄ２が印加される第２の電源端子Ｔｖｄｄ２を備える。なお、「第２の電源電位Ｖｄｄ２」及び「第２の電源端子Ｔｖｄｄ２」は、他の実施の形態と整合させるための便宜上の名称であり、本実施の形態に「第１の電源電位」及び「第１の電源端子」が存在するわけではない。つまり、「第２の電源電位」及び「第２の電源端子」を、それぞれ、単に、「電源電位」及び「電源端子」と読み替えてもよい。後述する実施の形態６についても同様である。可変電圧源２ａは、第１の基準端子Ｔｖｓｓ１、第２の基準端子Ｔｖｓｓ２、及び、第２の電源端子Ｔｖｄｄ２に接続され、第１の基準電位Ｖｓｓ１を基準電位、第２の電源電位Ｖｄｄ２を入力、第２の基準電位Ｖｓｓ２を出力とし、第２の電源電位Ｖｄｄ２に依存して、出力となる第２の基準電位Ｖｓｓ２を変化させ、その第２の基準電位Ｖｓｓ２を第２の基準端子Ｔｖｓｓ２に出力する機能を有する。

　以上のように構成された実施の形態２の半導体装置３０の動作について図３を用いて詳細に説明する。図３は、実施の形態２の半導体装置３０（より厳密には、可変電圧源２ａ）の特性を示す図である。

　図３において、横軸は第２の電源電位Ｖｄｄ２を示し、縦軸は、第２の基準電位Ｖｓｓ２（実線）、及び、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差（破線）を示す。ＶＨ（１）は所定の電位（１）を示す。図中のＶｓｓ２（１）で示す実線は、第２の基準電位Ｖｓｓ２として、この可変電圧源２ａから出力される電位を示し、図中のＶＯＵＴ（１）で示す破線は、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差、つまり、本実施の形態における可変電圧源２ａを用いた後述の実施の形態３～５におけるレベルシフト回路の出力信号の振幅を示す。

　可変電圧源２ａは、第２の電源電位Ｖｄｄ２に依存して、図中のＶｓｓ２（１）で示す電位を第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力する。より詳しくは、この可変電圧源２ａは、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）より低い場合には、第１の基準電位Ｖｓｓ１と同等の電位を第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力することにより、図３に示されるように、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差であるＶＯＵＴ（１）を、右肩上がりの特性に維持する。一方、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）より高い場合には、可変電圧源２ａは、第２の電源電位Ｖｄｄ２に依存して第２の基準電位Ｖｓｓ２を変化させて第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力することにより、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差であるＶＯＵＴ（１）を、第１の基準電位Ｖｓｓ１と所定の電位ＶＨ（１）との電位差と同じ一定電圧に維持することができる。

　図３中の具体的な数値例を用いて説明すると、可変電圧源２ａは、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）＝５Ｖより低い場合には第１の基準電位Ｖｓｓ１＝０Ｖと同等の電位を第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力し、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）＝５Ｖより高い場合には第２の電源電位Ｖｄｄ２に依存して第２の基準電位Ｖｓｓ２を１対１の比で変化させて（つまり、第２の電源電位Ｖｄｄ２の変化分をそのまま第２の基準電位Ｖｓｓ２の変化分に反映させて）第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力する。これにより、第２の電源電位Ｖｄｄ２が高くなった場合でも、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差であるＶＯＵＴ（１）を、第１の基準電位Ｖｓｓ１と所定の電位ＶＨ（１）との電位差＝５Ｖと同じ一定電圧に維持することができる。つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差は、第２の電源電位Ｖｄｄ２の大きさによらず、所定の電位ＶＨ（１）＝５Ｖを超えることがない。

　以上のように、本実施の形態の半導体装置３０をレベルシフト回路の可変電圧源に適用することで、レベルシフト回路を構成する素子の耐圧が確保された状態でレベルシフト回路を動作させることができるので、レベルシフト回路を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路が実現される。

　（実施の形態３）
　次に、本発明の実施の形態３について説明する。

　図４は、本発明に係る実施の形態３のレベルシフト回路２１の構成を示す図である。このレベルシフト回路２１は、実施の形態１のレベルシフト回路２０における可変電圧源２を実施の形態２の可変電圧源２ａに置き換えたものに相当する。なお、図４において、要素、端子及びその接続は、図１に示される実施の形態１と同じであるため、説明を省略する。

　以下、実施の形態３におけるレベルシフト回路２１を、図３及び図４を用いて詳細に説明する。

　実施の形態３におけるレベルシフト回路２１は、第１の電源電位Ｖｄｄ１と第１の基準電位Ｖｓｓ１との電位差に対応する振幅を有する入力信号ＶＩＮを入力とし、その入力信号ＶＩＮを、入力信号ＶＩＮとは異なる振幅、つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差に対応する振幅を有する出力信号ＶＯＵＴにレベルシフトして出力端子Ｔｖｏｕｔから出力するレベルシフト回路である。可変電圧源２ａは、第２の電源電位Ｖｄｄ２に依存して、図３に示されるＶｓｓ２（１）で示す電位をレベルシフタ１のＶｓｓ２端子に出力する。より詳しくは、この可変電圧源２ａは、第２の電源電位Ｖｄｄ２が図中のＶＨ（１）で示す所定の電位（１）より低い場合には、第１の基準電位Ｖｓｓ１と同等の電位を第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力することにより、図３に示されるように、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差ＶＯＵＴ（１）、言い換えると、出力端子Ｔｖｏｕｔから出力される信号ＶＯＵＴの振幅であるＶＯＵＴ（１）を、右肩上がりの特性に維持する。一方、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）より高い場合には、可変電圧源２ａは、第２の電源電位Ｖｄｄ２に依存して第２の基準電位Ｖｓｓ２を変化させて第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力することにより、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差ＶＯＵＴ（１）、言い換えると、出力端子Ｔｖｏｕｔから出力される信号ＶＯＵＴの振幅であるＶＯＵＴ（１）を、第１の基準電位Ｖｓｓ１と所定の電位ＶＨ（１）との電位差と同じ一定電圧に維持する。ここで、所定の電位ＶＨ（１）を、レベルシフト回路２１を構成している素子の耐圧を超えない範囲に設定することで、レベルシフト回路２１を構成する素子の耐圧が確保された状態でレベルシフト回路２１を動作させることができる。

　図３中の具体的な数値例を用いて説明すると、可変電圧源２ａは、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）＝５Ｖより低い場合には第１の基準電位Ｖｓｓ１＝０Ｖと同等の電位を第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力し、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）＝５Ｖより高い場合には第２の電源電位Ｖｄｄ２に依存して第２の基準電位Ｖｓｓ２を１対１の比で変化させて（つまり、第２の電源電位Ｖｄｄ２の変化分をそのまま第２の基準電位Ｖｓｓ２の変化分に反映させて）第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力する。これにより、第２の電源電位Ｖｄｄ２が高くなった場合でも、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差ＶＯＵＴ（１）、言い換えると、出力端子Ｔｖｏｕｔから出力される信号ＶＯＵＴの振幅であるＶＯＵＴ（１）を第１の基準電位Ｖｓｓ１と所定の電位ＶＨ（１）との電位差＝５Ｖと同じ一定電圧に維持することができる。つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差は、第２の電源電位Ｖｄｄ２の大きさによらず、所定の電位ＶＨ（１）＝５Ｖを超えることがない。

　ここで、所定の電位ＶＨ（１）＝５Ｖが、レベルシフト回路２１を構成している素子の耐圧が確保された値であるので、レベルシフト回路２１を構成する素子の耐圧が確保された状態でレベルシフト回路２１を動作させることができる。

　以上のように、本実施の形態におけるレベルシフト回路２１により、レベルシフト回路２１を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路２１、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路２１が実現される。

　（実施の形態４）
　次に、本発明の実施の形態４について説明する。

　図５は、本発明に係る実施の形態４のレベルシフト回路２２の構成を示す図である。

　図５において、図１と同じ要素、端子及び接続は実施の形態１と同じであるため、説明を省略する。

　図５において、符号３は演算増幅器、符号４は電流源、符号５は抵抗である。

　実施の形態４のレベルシフト回路２２は、レベルシフタ１と可変電圧源２ｂとを備え、第１の電源電位Ｖｄｄ１と第１の基準電位Ｖｓｓ１との電位差に対応する振幅を有する入力信号ＶＩＮを入力とし、その入力信号ＶＩＮを、入力信号ＶＩＮの振幅とは異なる振幅、つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差に対応する振幅を有する出力信号ＶＯＵＴにレベルシフトして出力端子Ｔｖｏｕｔから出力するレベルシフト回路である。

　可変電圧源２ｂでは、第２の電源電位Ｖｄｄ２と第１の基準電位Ｖｓｓ１との間に、抵抗５及び電流源４が直列に接続され、抵抗５と電流源４とが互いに接続されたノードは、演算増幅器３の非反転入力端子に接続され、演算増幅器３の反転入力端子は演算増幅器３の出力端子に接続され、演算増幅器３の出力端子は第２の基準端子Ｔｖｓｓ２と接続されている。

　ここで、抵抗５での電圧降下により抵抗５の両端に生成される電位差を、第１の基準電位Ｖｓｓ１を基準とした所定の電位（１）であるＶＨ（１）とすると、その所定の電位ＶＨ（１）は、下記式１で示される値となる。

　さらに、抵抗５と電流源４とが互いに接続されたノードの電位が非反転入力端子に入力される演算増幅器３の出力端子からは、抵抗５と電流源４とが互いに接続されたノードの電位と同等の電位である第２の基準電位Ｖｓｓ２が出力される。よって、第２の基準電位Ｖｓｓ２は、第２の電源電位Ｖｄｄ２に依存して、下記式２及び下記式３に示される値となる。

　ＶＨ（１）＝抵抗５×電流源４の出力電流・・・式１
　Ｖｓｓ２＝Ｖｓｓ１（但し、Ｖｄｄ２≦ＶＨ（１））・・・式２
　Ｖｓｓ２＝Ｖｄｄ２－ＶＨ（１）（但し、Ｖｄｄ２＞ＶＨ（１））・・・式３

　以上のように構成された実施の形態４におけるレベルシフト回路２２の動作について、下記表１及び図３の具体的な数値例を用いて説明する。

　表１は図５及び後述の実施の形態５で用いる図６に記載の抵抗５及び電流源４の出力電流の具体的な数値例を記載した表である。表１より、抵抗５は５ｋΩ、電流源４の出力電流は１ｍＡである。この具体例より、所定の電位ＶＨ（１）は、上記式１を用いて、具体的な数値を計算した下記式４に示されるように、５Ｖとなる。さらに、所定の電位ＶＨ（１）＝５Ｖより、第２の基準電位Ｖｓｓ２は、上記式２及び上記式３を用いて具体的な数値を計算した下記式５及び下記式６に示される値となる。

　ＶＨ（１）＝５ｋΩ×１ｍＡ＝５Ｖ・・・式４
　Ｖｓｓ２＝Ｖｓｓ１（但し、Ｖｄｄ２≦５Ｖ）・・・式５
　Ｖｓｓ２＝Ｖｄｄ２－５Ｖ（但し、Ｖｄｄ２＞５Ｖ）・・・式６

　上記式４、上記式５及び上記式６より、実施の形態４の可変電圧源２ｂは、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）＝５Ｖより低い場合には第１の基準電位Ｖｓｓ１＝０Ｖと同等の電位を第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力し、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）＝５Ｖより高い場合には上記式６に示される関係で、第２の電源電位Ｖｄｄ２に依存して第２の基準電位Ｖｓｓ２を変化させて第２の基準端子Ｔｖｓｓ２に出力する。これにより、第２の電源電位Ｖｄｄ２が高くなった場合でも、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差ＶＯＵＴ（１）、言い換えると、出力端子Ｔｖｏｕｔから出力される信号ＶＯＵＴの振幅であるＶＯＵＴ（１）を、第１の基準電位Ｖｓｓ１と所定の電位ＶＨ（１）との電位差＝５Ｖと同じ一定電圧に維持することができる。つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差は、第２の電源電位Ｖｄｄ２の大きさによらず、所定の電位ＶＨ（１）＝５Ｖを超えることがない。

　ここで、所定の電位ＶＨ（１）＝５Ｖが、このレベルシフト回路２２を構成している素子の耐圧が確保された値であるので、レベルシフト回路２２を構成する素子の耐圧が確保された状態でレベルシフト回路２２を動作させることができる。

　以上のように、本実施の形態におけるレベルシフト回路２２により、レベルシフト回路２２を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路２２、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路２２が実現される。

　（実施の形態５）
　次に、本発明の実施の形態５について説明する。

　図６は、本発明に係る実施の形態５のレベルシフト回路２３の構成を示す図である。

　図６において、図５、図１２と同じ要素、素子、端子及び接続は実施の形態４及び従来例と同じであるため、説明を省略する。

　実施の形態５のレベルシフト回路２３は、レベルシフタ１と可変電圧源２ｂとを備え、第１の電源電位Ｖｄｄ１と第１の基準電位Ｖｓｓ１との電位差に対応する振幅を有する入力信号ＶＩＮを入力とし、その入力信号ＶＩＮを、入力信号ＶＩＮの振幅とは異なる振幅、つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差に対応する振幅を有する出力信号ＶＯＵＴにレベルシフトして出力端子Ｔｖｏｕｔから出力するレベルシフト回路である。

　レベルシフタ１では、第１の電源電位Ｖｄｄ１と第１の基準電位Ｖｓｓ１との間にインバータ６が接続され、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との間にインバータ７が接続され、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との間にＰＭＯＳ１１とＮＭＯＳ９とが直列に接続され、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との間にＰＭＯＳ１０とＮＭＯＳ８とが直列に接続されている。ＮＭＯＳ９のゲートは入力端子Ｔｖｉｎ及びインバータ６の入力端子に接続され、ＮＭＯＳ９のドレインはＰＭＯＳ１１のドレイン、ＰＭＯＳ１０のゲート及びインバータ７の入力端子に接続され、ＮＭＯＳ８のゲートはインバータ６の出力端子に接続され、ＮＭＯＳ８のドレインはＰＭＯＳ１０のドレイン及びＰＭＯＳ１１のゲートに接続され、インバータ７の出力端子は、このレベルシフト回路２３の出力端子Ｔｖｏｕｔに接続されている。

　以上のように構成された実施の形態５のレベルシフタ１の動作を説明する。

　第１の電源電位Ｖｄｄ１と第１の基準電位Ｖｓｓ１との電位差に対応する振幅を有する入力信号ＶＩＮが入力端子Ｔｖｉｎより入力される。入力信号ＶＩＮの電位が第１の電源電位Ｖｄｄ１と同等の場合、インバータ６の入力端子が第１の電源電位Ｖｄｄ１と同等の電位（Ｈｉ）となり、インバータ６出力端子及びＮＭＯＳ８のゲートが第１の基準電位Ｖｓｓ１と同等の電位（Ｌｏ）となり、ＮＭＯＳ８はＯＦＦ状態となる。入力端子Ｔｖｉｎにゲートが接続されるＮＭＯＳ９はＯＮ状態になるので、そのドレインは第２の基準電位Ｖｓｓ２と同等の電位となる。ＮＭＯＳ９のドレインはインバータ７の入力端子に接続されており、インバータ７の入力端子が第２の基準電位Ｖｓｓ２と同等の電位（Ｌｏ）であることより、出力端子Ｔｖｏｕｔには第２の電源電位Ｖｄｄ２と同等の電位（Ｈｉ）が出力される。

　一方、入力信号ＶＩＮの電位が第１の基準電位Ｖｓｓ１と同等の場合、インバータ６の入力端子及びＮＭＯＳ９のゲートは第１の基準電位Ｖｓｓ１と同等の電位（Ｌｏ）となり、ＮＭＯＳ９はＯＦＦ状態となる。インバータ６出力端子は第１の電源電位Ｖｄｄ１と同等の電位（Ｈｉ）となり、インバータ６の出力端子にゲートが接続されるＮＭＯＳ８はＯＮ状態となるので、そのドレイン及びＰＭＯＳ１１のゲートは第２の基準電位Ｖｓｓ２と同等の電位となり、ＰＭＯＳ１１はＯＮ状態でそのドレインが第２の電源電位Ｖｄｄ２と同等の電位となる。ＰＭＯＳ１１のドレインはインバータ７の入力端子に接続されており、インバータ７の入力端子が第２の電源電位Ｖｄｄ２と同等の電位（Ｈｉ）であることより、出力端子Ｔｖｏｕｔには第２の基準電位Ｖｓｓ２と同等の電位（Ｌｏ）が出力される。

　次に、実施の形態５のレベルシフト回路２３の動作について上記表１、下記表２及び図３の具体的な数値例を用いて説明する。

　表２は図６に記載のＭＯＳトランジスタ（ＮＭＯＳ８及び９、ＰＭＯＳ１０及び１１；表中の「Ｔｒ８～Ｔｒ１１」）の耐圧値の具体的な数値例を記載した表である。表２のＶＧＳはゲート・ソース間電圧、ＶＧＤはゲート・ドレイン間電圧、ＶＤＳはドレイン・ソース間電圧であり、表２に記載されているように、全て耐圧は６．５Ｖとする。

　可変電圧源２ｂは、第２の電源電位Ｖｄｄ２が上記式４より導出される、所定の電位ＶＨ（１）＝５Ｖより低い場合には、上記式５より、第１の基準電位Ｖｓｓ１と同等の電位を第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力し、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）＝５Ｖより高い場合には、上記式６で導出される電位を第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力する。これにより、第２の電源電位Ｖｄｄ２が高くなった場合でも、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差ＶＯＵＴ（１）、言い換えると、出力端子Ｔｖｏｕｔから出力される信号ＶＯＵＴの振幅であるＶＯＵＴ（１）を、第１の基準電位Ｖｓｓ１と所定の電位ＶＨ（１）との電位差＝５Ｖと同じ一定電圧に維持することができる。つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差は、第２の電源電位Ｖｄｄ２の大きさによらず、所定の電位ＶＨ（１）＝５Ｖを超えることがない。

　ここで、所定の電位ＶＨ（１）＝５Ｖは、上記表２に示される、素子の耐圧値＝６．５Ｖよりも低い電位に設定されているので、レベルシフト回路２３を構成する素子の耐圧が確保された状態でレベルシフト回路２３を動作させることができる。

　以上のように、本実施の形態におけるレベルシフト回路２３により、レベルシフト回路２３を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路２３、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路２３が実現される。

　（実施の形態６）
　次に、本発明の実施の形態６について説明する。

　図７は、本発明に係る実施の形態６の半導体装置３１の構成を示す図である。

　図７において、図２と同じ要素、端子及び接続は実施の形態２と同じであるため、説明を省略する。

　図７において、半導体装置３１は、閾値制御機能付き可変電圧源１２、閾値制御信号Ｃｏｎｔが入力される制御端子Ｔｃｏｎｔ、第１の基準端子Ｔｖｓｓ１、第２の基準端子Ｔｖｓｓ２、及び、第２の電源端子Ｔｖｄｄ２を備える。閾値制御機能付き可変電圧源１２は第１の基準電位Ｖｓｓ１を基準電位、第２の電源電位Ｖｄｄ２を入力、閾値制御信号Ｃｏｎｔを閾値制御入力、第２の基準電位Ｖｓｓ２を出力とし、第２の電源電位Ｖｄｄ２と制御端子Ｔｃｏｎｔから入力される閾値制御信号Ｃｏｎｔとに依存して、出力となる第２の基準電位Ｖｓｓ２を変化させる機能を有する。

　以上のように構成された実施の形態６の半導体装置３１の動作を図８を用いて詳細に説明する。図８は、実施の形態６の半導体装置３０（より厳密には、閾値制御機能付き可変電圧源１２）の特性を示す図である。

　図８において、図３と同じ軸、記号は実施の形態２と同じであるため、説明を省略する。図８において、所定の電位ＶＨ（ｎ）は、所定の電位ＶＨ（１）とは異なる、少なくとも１つ以上の所定の電位（ｎ）を示す。つまり、閾値制御機能付き可変電圧源１２は、制御端子Ｔｃｏｎｔから入力される閾値制御信号Ｃｏｎｔにより、所定の電位ＶＨ（１）と少なくとも１つ以上の所定の電位ＶＨ（ｎ）とが切り替えられる。つまり、閾値制御機能付き可変電圧源１２は、所定の電位が閾値制御信号Ｃｏｎｔにより変化するよう構成されている。図中のＶｓｓ２（ｎ）で示す実線は、制御端子Ｔｃｏｎｔから入力される閾値制御信号Ｃｏｎｔにより、所定の電位ＶＨ（１）とは異なる、少なくとも１つ以上の所定の電位（ｎ）であるＶＨ（ｎ）が設定された場合に第２の基準端子Ｔｖｓｓ２に出力される電位を示す。また、図中のＶＯＵＴ（ｎ）で示す破線は、所定の電位ＶＨ（１）とは異なる、少なくとも１つ以上の所定の電位（ｎ）であるＶＨ（ｎ）の場合の第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差、つまり、後述の実施の形態７～９で用いるレベルシフト回路の出力信号ＶＯＵＴの振幅を示す。

　図８中の具体的な数値例を用いて説明すると、閾値制御機能付き可変電圧源１２は、制御端子Ｔｃｏｎｔからの閾値制御信号Ｃｏｎｔによって、所定の電位がＶＨ（１）＝５Ｖに設定されている場合は、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）＝５Ｖより低いときには第１の基準電位Ｖｓｓ１＝０Ｖと同等の電位を第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力し、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）＝５Ｖより高いときには第２の電源電位Ｖｄｄ２に依存して第２の基準電位Ｖｓｓ２を１対１の比で変化させて（つまり、第２の電源電位Ｖｄｄ２の変化分をそのまま第２の基準電位Ｖｓｓ２の変化分に反映させて）第２の基準端子Ｔｖｓｓ２に出力する。これにより、第２の電源電位Ｖｄｄ２が高くなった場合でも、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差であるＶＯＵＴ（１）を、第１の基準電位Ｖｓｓ１と所定の電位ＶＨ（１）との電位差＝５Ｖと同じ一定電圧に維持することができる。つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差は、第２の電源電位Ｖｄｄ２の大きさによらず、所定の電位ＶＨ（１）＝５Ｖを超えることがない。

　一方、閾値制御機能付き可変電圧源１２は、制御端子Ｔｃｏｎｔからの閾値制御信号Ｃｏｎｔによって、所定の電位がＶＨ（１）とは異なるＶＨ（ｎ）＝６Ｖに設定されている場合は、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（ｎ）＝６Ｖより低いときには第１の基準電位Ｖｓｓ１＝０Ｖと同等の電位を第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力し、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（ｎ）＝６Ｖより高いときには第２の電源電位Ｖｄｄ２に依存して第２の基準電位Ｖｓｓ２を１対１の比で変化させて（つまり、第２の電源電位Ｖｄｄ２の変化分をそのまま第２の基準電位Ｖｓｓ２の変化分に反映させて）第２の基準端子Ｔｖｓｓ２に出力する。これにより、第２の電源電位Ｖｄｄ２が高くなった場合でも、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差であるＶＯＵＴ（ｎ）を、第１の電源電位Ｖｓｓ１と所定の電位ＶＨ（ｎ）との電位差＝６Ｖと同じ一定電圧に維持することができる。つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差は、第２の電源電位Ｖｄｄ２の大きさによらず、所定の電位ＶＨ（ｎ）＝６Ｖを超えることがない。

　以上のように、本実施の形態の半導体装置３１をレベルシフト回路の可変電圧源に適用することで、レベルシフト回路を構成する素子の耐圧が確保された状態でレベルシフト回路を動作させることができるので、レベルシフト回路を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路が実現される。

　（実施の形態７）
　次に、本発明の実施の形態７について説明する。

　図９は、本発明に係る実施の形態７のレベルシフト回路２４の構成を示す図である。

　図９において、図１、図７と同じ要素、端子及び接続は実施の形態３及び実施の形態６と同じであるため、説明を省略する。

　実施の形態７のレベルシフト回路２４は、レベルシフタ１と閾値制御機能付き可変電圧源１２を備え、第１の電源電位Ｖｄｄ１と第１の基準電位Ｖｓｓ１との電位差に対応する振幅を有する入力信号ＶＩＮを入力とし、その入力信号ＶＩＮを、入力信号ＶＩＮとは異なる振幅、つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差に対応する振幅を有する出力信号ＶＯＵＴにレベルシフトして出力端子Ｔｖｏｕｔから出力するレベルシフト回路である。

　閾値制御機能付き可変電圧源１２は、実施の形態６における閾値制御機能付き可変電圧源１２と同一であり、第２の電源電位Ｖｄｄ２と制御端子Ｔｃｏｎｔから入力される閾値制御信号Ｃｏｎｔとに依存して、出力となる第２の基準電位Ｖｓｓ２を変化させ第２の基準端子Ｔｖｓｓ２に出力する。

　以上のように構成された実施の形態７のレベルシフト回路２４の動作を図８を用いて詳細に説明する。

　図８において、所定の電位ＶＨ（ｎ）は、所定の電位ＶＨ（１）とは異なる、少なくとも１つ以上の所定の電位（ｎ）を示す。つまり、閾値制御機能付き可変電圧源１２では、制御端子Ｔｃｏｎｔから入力される閾値制御信号Ｃｏｎｔにより、所定の電位であるＶＨ（１）と少なくとも１つ以上の所定の電位ＶＨ（ｎ）とが切り替えられる。つまり、閾値制御機能付き可変電圧源１２は、所定の電位が閾値制御信号Ｃｏｎｔにより変化するよう構成されている。

　図８中の具体的な数値例を用いて説明すると、閾値制御機能付き可変電圧源１２は、制御端子Ｔｃｏｎｔからの閾値制御信号Ｃｏｎｔによって、所定の電位がＶＨ（１）＝５Ｖに設定されている場合は、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）＝５Ｖより低いときには第１の基準電位Ｖｓｓ１＝０Ｖと同等の電位を第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力し、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）＝５Ｖより高いときには第２の電源電位Ｖｄｄ２に依存して第２の基準電位Ｖｓｓ２を１対１の比で変化させて（つまり、第２の電源電位Ｖｄｄ２の変化分をそのまま第２の基準電位Ｖｓｓ２の変化分に反映させて）第２の基準端子Ｔｖｓｓ２に出力する。これにより、第２の電源電位Ｖｄｄ２が高くなった場合でも、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差ＶＯＵＴ（１）、言い換えると、出力端子Ｔｖｏｕｔから出力される信号ＶＯＵＴの振幅であるＶＯＵＴ（１）を、第１の基準電位Ｖｓｓ１と所定の電位ＶＨ（１）との電位差＝５Ｖと同じ一定電圧に維持することができる。つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差は、第２の電源電位Ｖｄｄ２の大きさによらず、所定の電位ＶＨ（１）＝５Ｖを超えることがない。

　一方、閾値制御機能付き可変電圧源１２は、制御端子Ｔｃｏｎｔからの閾値制御信号Ｃｏｎｔによって、所定の電位がＶＨ（１）とは異なるＶＨ（ｎ）＝６Ｖに設定されている場合は、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（ｎ）＝６Ｖより低いときには第１の基準電位Ｖｓｓ１＝０Ｖと同等の電位を第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力し、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（ｎ）＝６Ｖより高いときには第２の電源電位Ｖｄｄ２に依存して第２の基準電位Ｖｓｓ２を１対１の比で変化させて（つまり、第２の電源電位Ｖｄｄ２の変化分をそのまま第２の基準電位Ｖｓｓ２の変化分に反映させて）第２の基準端子Ｔｖｓｓ２に出力する。これにより、第２の電源電位Ｖｄｄ２が高くなった場合でも、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差ＶＯＵＴ（ｎ）、言い換えると、出力端子Ｔｖｏｕｔから出力される信号ＶＯＵＴの振幅であるＶＯＵＴ（ｎ）を、第１の基準電位Ｖｓｓ１と所定の電位ＶＨ（ｎ）との電位差＝６Ｖと同じ一定電圧に維持することができる。つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差は、第２の電源電位Ｖｄｄ２の大きさによらず、所定の電位ＶＨ（ｎ）＝６Ｖを超えることがない。

　ここで、所定の電位ＶＨ（１）及び所定の電位ＶＨ（ｎ）が、レベルシフト回路２４を構成している素子の耐圧が確保された値であるので、レベルシフト回路２４を構成する素子の耐圧が確保された状態でレベルシフト回路２４を動作させることができる。

　例えば、レベルシフタ１を構成する素子の耐圧が、上記表２に示す耐圧であった場合、所定の電位ＶＨ（１）＝５Ｖ及び所定の電位ＶＨ（ｎ）＝６Ｖは素子の耐圧値＝６．５Ｖよりも低い電位に設定されており、レベルシフト回路２４を構成する素子の耐圧が確保された状態でレベルシフト回路２４を動作させることができる。

　また、制御端子Ｔｃｏｎｔから入力される閾値制御信号Ｃｏｎｔによって所定の電位がＶＨ（１）～ＶＨ（ｎ）に切り替えられることは、すなわち出力端子Ｔｖｏｕｔから出力される信号ＶＯＵＴの振幅を切り替えられることを意味する。

　以上のように、本実施の形態におけるレベルシフト回路２４により、レベルシフト回路２４を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路２４、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路２４が実現される。

　（実施の形態８）
　次に、本発明の実施の形態８について説明する。

　図１０は、本発明に係る実施の形態８のレベルシフト回路２５の構成を示す図である。

　図１０において、図５、図９と同じ要素、素子、端子及び接続は実施の形態４、実施の形態７と同じであるため、説明を省略する。

　図１０において、符号１３は抵抗、符号１４及び符号１５スイッチはである。

　実施の形態８のレベルシフト回路２５は、レベルシフタ１と閾値制御機能付き可変電圧源１２ａを備え、第１の電源電位Ｖｄｄ１と第１の基準電位Ｖｓｓ１との電位差に対応する振幅を有する入力信号ＶＩＮを入力とし、その入力信号ＶＩＮを、入力信号ＶＩＮの振幅とは異なる振幅、つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差に対応する振幅を有する出力信号ＶＯＵＴにレベルシフトして出力端子Ｔｖｏｕｔから出力するレベルシフト回路である。

　閾値制御機能付き可変電圧源１２ａでは、第２の電源電位Ｖｄｄ２と第１の基準電位Ｖｓｓ１との間に第１のスイッチ１４と第１の抵抗５及び電流源４とが直列に接続され、抵抗５及び電流源４が互いに接続されたノードと、第２の電源電位Ｖｄｄ２との間に、スイッチ１４と、抵抗５とは異なる、第ｎのスイッチであるスイッチ１５と第ｎの抵抗である抵抗１３とが直列に接続された１式が、少なくとも１つ以上、接続される。抵抗５と電流源４とが互いに接続されたノードは、演算増幅器３の非反転入力端子に接続され、演算増幅器３の反転入力端子は演算増幅器３の出力端子に接続され、演算増幅器３の出力端子は第２の基準端子Ｔｖｓｓ２に接続されている。また、閾値制御信号Ｃｏｎｔが入力される制御端子Ｔｃｏｎｔは第１のスイッチ１４と、第ｎのスイッチ１５に接続され、これにより、入力される閾値制御信号Ｃｏｎｔによって、第１のスイッチ１４と、第ｎのスイッチ１５とが短絡又は開放動作する。

　制御端子Ｔｃｏｎｔから入力される閾値制御信号Ｃｏｎｔによって、第１のスイッチ１４が短絡し、第ｎのスイッチ１５が開放している場合、抵抗５での電圧降下により抵抗５の両端に生成される電位差を第１の基準電位Ｖｓｓ１を基準とした所定の電位１であるＶＨ（１）とすると、その所定の電位ＶＨ（１）は、上記式１で示される値となる。さらに、抵抗５と電流源４とが互いに接続されたノードの電位が非反転入力端子に入力される演算増幅器３の出力端子からは、抵抗５と電流源４とが互いに接続されたノードの電位と同等の電位である第２の基準電位Ｖｓｓ２が出力される。よって、第２の基準電位Ｖｓｓ２は、第２の電源電位Ｖｄｄ２に依存して、上記式２及び上記式３に示される値となる。

　一方、閾値制御信号Ｃｏｎｔによって、第１のスイッチ１４が開放し、第ｎのスイッチ１５が短絡している場合、第ｎの抵抗１３での電圧降下により抵抗１３の両端に生成される電位差を第１の基準電位Ｖｓｓ１を基準とした所定の電位（ｎ）であるＶＨ（ｎ）とすると、その所定の電位ＶＨ（ｎ）は、下記式７で示される値となり、その結果、第２の基準電位Ｖｓｓ２は、第２の電源電位Ｖｄｄ２に依存して、下記式８及び下記式９に示される値となる。但し、ｎは２から始まる少なくとも１つ以上の個数の数値である。

　ＶＨ（ｎ）＝抵抗１３×電流源４の出力電流（但し、ｎ＝２、３、・・・）・・・式７
　Ｖｓｓ２＝Ｖｓｓ１（但し、Ｖｄｄ２≦ＶＨ（ｎ））・・・式８
　Ｖｓｓ２＝Ｖｄｄ２－ＶＨ（ｎ）（但し、Ｖｄｄ２＞ＶＨ（ｎ））・・・式９

　以上のように構成された実施の形態８のレベルシフト回路２５の動作について下記表３及び図８の具体的な数値例を用いて説明する。

　表３は図１０に記載の抵抗５、抵抗１３及び電流源４の出力電流の具体的な数値例を記載した表である。表３より、抵抗５は５ｋΩ、抵抗１３は６ｋΩ、電流源４の出力電流は１ｍＡである。

　閾値制御信号Ｃｏｎｔによって、スイッチ１４が短絡し、スイッチ１５が開放している場合、所定の電位ＶＨ（１）は、上記式１を用いて、具体的な数値を計算した上記式４に示されるように、５Ｖとなる。よって、所定の電位ＶＨ（１）＝５Ｖより、第２の基準電位Ｖｓｓ２は、上記式２及び式３を用いて具体的な数値を計算した上記式５及び上記式６に示される値となる。

　一方、閾値制御信号によって、スイッチ１４が開放し、スイッチ１５が短絡している場合、所定の電位ＶＨ（ｎ）は、上記式７を用いて、具体的な数値を計算した下記式１０に示されるように、６Ｖとなる。よって、所定の電位ＶＨ（ｎ）＝６Ｖより、第２の基準電位Ｖｓｓ２は、上記式８及び上記式９を用いて具体的な数値を計算した下記式１１及び下記式１２に示される値となる。

　ＶＨ（ｎ）＝６ｋΩ×１ｍＡ＝６Ｖ・・・式１０
　Ｖｓｓ２＝Ｖｓｓ１（但し、Ｖｄｄ２≦６Ｖ）・・・式１１
　Ｖｓｓ２＝Ｖｄｄ２－６Ｖ（但し、Ｖｄｄ２＞６Ｖ）・・・式１２

　図８中の具体的な数値例を用いて説明すると、閾値制御機能付き可変電圧源１２ａにおいて、制御端子Ｔｃｏｎｔからの閾値制御信号Ｃｏｎｔによって、スイッチ１４が短絡し、スイッチ１５が開放している場合は、すなわち上記式４に示されるように、所定の電位ＶＨ１＝５Ｖに設定されている場合である。このとき、閾値制御機能付き可変電圧源１２ａは、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）＝５Ｖより低い場合には、上記式５に示されるように、第１の基準電位Ｖｓｓ１＝０Ｖと同等の電位を第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力し、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）＝５Ｖより高い場合には、上記式６に示されるように、第２の電源電位Ｖｄｄ２に依存して第２の基準電位を変化させて第２の基準端子Ｔｖｓｓ２に出力する。これにより、第２の電源電位Ｖｄｄ２が高くなった場合でも、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差ＶＯＵＴ（１）、言い換えると、出力端子Ｔｖｏｕｔから出力される信号ＶＯＵＴの振幅であるＶＯＵＴ（１）を、第１の基準電位Ｖｓｓ１と所定の電位ＶＨ（１）との電位差＝５Ｖと同じ一定電圧に維持することができる。つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差は、第２の電源電位Ｖｄｄ２の大きさによらず、所定の電位ＶＨ（１）＝５Ｖを超えることがない。

　一方、制御端子Ｔｃｏｎｔからの閾値制御信号Ｃｏｎｔによって、スイッチ１４が開放し、スイッチ１５が短絡している場合は、すなわち上記式１０に示されるように、所定の電位がＶＨ（１）とは異なるＶＨ（ｎ）＝６Ｖに設定されている場合である。このとき、閾値制御機能付き可変電圧源１２ａは、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（ｎ）＝６Ｖより低い場合には、上記式１１に示されるように、第１の基準電位Ｖｓｓ１＝０Ｖと同等の電位を第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力し、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（ｎ）＝６Ｖより高い場合には、上記式１２に示されるように、第２の電源電位Ｖｄｄ２に依存して第２の基準電位を変化させて第２の基準端子Ｔｖｓｓ２に出力する。これにより、第２の電源電位Ｖｄｄ２が高くなった場合でも、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差ＶＯＵＴ（ｎ）、言い換えると、出力端子Ｔｖｏｕｔから出力される信号ＶＯＵＴの振幅であるＶＯＵＴ（ｎ）を、第１の基準電位Ｖｓｓ１と所定の電位ＶＨ（ｎ）との電位差＝６Ｖと同じ一定電圧に維持することができる。つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差は、第２の電源電位Ｖｄｄ２の大きさによらず、所定の電位ＶＨ（ｎ）＝６Ｖを超えることがない。

　ここで、所定の電位ＶＨ（１）及び所定の電位ＶＨ（ｎ）が、レベルシフト回路２５を構成している素子の耐圧が確保された値であるので、レベルシフト回路２５を構成する素子の耐圧が確保された状態でレベルシフト回路２５を動作させることができる。

　例えば、レベルシフタ１を構成している素子の耐圧が、上記表２に示す耐圧であった場合、所定の電位ＶＨ（１）＝５Ｖ及び所定の電位ＶＨ（ｎ）＝６Ｖは素子の耐圧値＝６．５Ｖよりも低い電位に設定されており、レベルシフト回路２５を構成する素子の耐圧が確保された状態でレベルシフト回路２５を動作させることができる。

　以上のように、本実施の形態におけるレベルシフト回路２５により、レベルシフト回路２５を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路２５、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路２５が実現される。

　（実施の形態９）
　次に、本発明の実施の形態９について説明する。

　図１１は、本発明に係る実施の形態９のレベルシフト回路２６の構成を示す図である。

　図１１において、図１０と同じ要素、素子、端子及び接続は実施の形態８と同じであるため、説明を省略する。

　図１１において、符号１６は可変電流源である。

　実施の形態９のレベルシフト回路２６は、レベルシフタ１と閾値制御機能付き可変電圧源１２ｂを備え、第１の電源電位Ｖｄｄ１と第１の基準電位Ｖｓｓ１との電位差に対応する振幅を有する入力信号ＶＩＮを入力とし、その入力信号ＶＩＮを、入力信号ＶＩＮとは異なる振幅の第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差に対応する振幅を有する出力信号ＶＯＵＴにレベルシフトして出力端子Ｔｖｏｕｔから出力するレベルシフト回路である。

　閾値制御機能付き可変電圧源１２ｂでは、第２の電源電位Ｖｄｄ２と第１の基準電位Ｖｓｓ１との間に抵抗５及び可変電流源１６が直列に接続され、抵抗５と可変電流源１６とが互いに接続されたノードは、演算増幅器３の非反転入力端子に接続され、演算増幅器３の反転入力端子は演算増幅器３の出力端子に接続され、演算増幅器３の出力端子は第２の基準電位Ｖｓｓ２と接続されている。また、閾値制御信号Ｃｏｎｔが入力される制御端子Ｔｃｏｎｔは可変電流源１６に接続され、これにより、入力される閾値制御信号Ｃｏｎｔによって、可変電流源１６は少なくとも２値以上の電流値を切り替えて出力できる。

　ここで、制御端子Ｔｃｏｎｔから入力される閾値制御信号Ｃｏｎｔによって可変電流源１６の少なくとも２値以上の電流値を切り替えて出力される出力電流と抵抗５とに依存して定まる、抵抗５の両端に生成される電位差を、それぞれ、第１の基準電位Ｖｓｓ１を基準とした所定の電位（１）であるＶＨ（１）及び所定の電位（ｎ）であるＶＨ（ｎ）とすると、それら所定の電位ＶＨ（１）及び所定の電位ＶＨ（ｎ）は、下記式１３で示される値となる。但し、下記式１３におけるｎは２から始まる少なくとも２つ以上の個数の数値である。

　ＶＨ（１）、ＶＨ（ｎ）＝抵抗５×可変電流源１６の出力電流（ｎ＝２、３、・・・）・・・式１３

　抵抗５と可変電流源１６とが互いに接続されたノードの電位が非反転入力端子に入力される演算増幅器３の出力端子からは、抵抗５と可変電流源１６とが互いに接続されたノードの電位と同等の電位である第２の基準電位Ｖｓｓ２が出力される。よって、第２の基準電位Ｖｓｓ２は、第２の電源電位Ｖｄｄ２に依存して、上記式２、上記式３、上記式８及び上記式９に示される値となる。

　以上のように構成された実施の形態９のレベルシフト回路２６の動作について下記表４及び図８の具体的な数値例を用いて説明する。

　表４は図１１に記載の抵抗５及び可変電流源１６の出力電流の具体的な数値例を記載した表である。表４より、抵抗５は５ｋΩ、可変電流源１６の出力電流は１ｍＡと１．２ｍＡが閾値制御信号によって、切り替えて出力される。

　閾値制御信号Ｃｏｎｔによって、可変電流源１６の出力電流が１ｍＡの場合、所定の電位ＶＨ（１）は、上記式１３を用いて、具体的な数値を計算した上記式４に示されるように、５Ｖとなる。よって、所定の電位ＶＨ（１）＝５Ｖより、第２の基準電位Ｖｓｓ２は、具体的な数値を計算した上記式５及び上記式６に示される値となる。

　一方、閾値制御信号Ｃｏｎｔによって、可変電流源１６の出力電流が１．２ｍＡの場合、所定の電位ＶＨ（ｎ）は、上記式１３を用いて、具体的な数値を計算した下記式１４に示されるように、６Ｖとなる。よって、所定の電位ＶＨ（ｎ）＝６Ｖより、第２の基準電位Ｖｓｓ２は、具体的な数値を計算した上記式１１及び上記式１２に示される値となる。

　ＶＨ（ｎ）＝５ｋΩ×１．２ｍＡ＝６Ｖ・・・式１４

　図８中の具体的な数値例を用いて説明すると、閾値制御機能付き可変電圧源１２ｂにおいて、制御端子Ｔｃｏｎｔからの閾値制御信号Ｃｏｎｔによって、可変電流源１６の出力電流が１ｍＡの場合は、すなわち上記式４に示されるように、所定の電位ＶＨ（１）＝５Ｖに設定されている場合である。このとき、閾値制御機能付き可変電圧源１２ｂは、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）＝５Ｖより低い場合には、上記式５に示されるように、第１の基準電位Ｖｓｓ１＝０Ｖと同等の電位を第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力し、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（１）＝５Ｖより高い場合には、上記式６に示されるように、第２の電源電位Ｖｄｄ２に依存して第２の基準電位を変化させて第２の基準端子Ｔｖｓｓ２に出力する。これにより、第２の電源電位Ｖｄｄ２が高くなった場合でも、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差ＶＯＵＴ（１）、言い換えると、出力端子Ｔｖｏｕｔから出力される信号ＶＯＵＴの振幅であるＶＯＵＴ（１）を、第１の基準電位Ｖｓｓ１と所定の電位ＶＨ（１）との電位差＝５Ｖと同じ一定電圧に維持することができる。つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差は、第２の電源電位Ｖｄｄ２の大きさによらず、所定の電位ＶＨ（１）＝５Ｖを超えることがない。

　一方、制御端子Ｔｃｏｎｔからの閾値制御信号Ｃｏｎｔによって、可変電流源１６の出力電流が１．２ｍＡの場合は、すなわち上記式１４に示されるように、所定の電位ＶＨ（ｎ）＝６Ｖに設定されている場合である。このとき、閾値制御機能付き可変電圧源１２ｂは、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（ｎ）＝６Ｖより低い場合には、上記式１１に示されるように、第１の基準電位Ｖｓｓ１＝０Ｖと同等の電位を第２の基準電位Ｖｓｓ２として第２の基準端子Ｔｖｓｓ２に出力し、第２の電源電位Ｖｄｄ２が所定の電位ＶＨ（ｎ）＝６Ｖより高い場合には、上記式１２に示されるように、第２の電源電位Ｖｄｄ２に依存して第２の基準電位を変化させて第２の基準端子Ｔｖｓｓ２に出力する。これにより、第２の電源電位Ｖｄｄ２が高くなった場合でも、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差ＶＯＵＴ（ｎ）、言い換えると、出力端子Ｔｖｏｕｔから出力される信号ＶＯＵＴの振幅であるＶＯＵＴ（ｎ）を、第１の基準電位Ｖｓｓ１と所定の電位ＶＨ（ｎ）との電位差＝６Ｖと同じ一定電圧に維持することができる。つまり、第２の電源電位Ｖｄｄ２と第２の基準電位Ｖｓｓ２との電位差は、第２の電源電位Ｖｄｄ２の大きさによらず、所定の電位ＶＨ（ｎ）＝６Ｖを超えることがない。

　ここで、所定の電位ＶＨ（１）及び所定の電位ＶＨ（ｎ）が、レベルシフト回路２６を構成している素子の耐圧が確保された値であるので、レベルシフト回路２６を構成する素子の耐圧が確保された状態でレベルシフト回路２６を動作させることができる。

　例えば、レベルシフタ１を構成している素子の耐圧が、上記表２に示す耐圧であった場合、所定の電位ＶＨ（１）＝５Ｖ及び所定の電位ＶＨ（ｎ）＝６Ｖは素子の耐圧値＝６．５Ｖよりも低い電位に設定されており、レベルシフト回路２６を構成する素子の耐圧が確保された状態でレベルシフト回路２６を動作させることができる。

　以上のように、本実施の形態におけるレベルシフト回路２６により、レベルシフト回路２６を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路２６、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路２６が実現される。

　以上、本発明に係るレベルシフト回路及びそれに用いられる半導体装置について、実施の形態１～９に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。

　たとえば、本発明の主旨を逸脱しない範囲で、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、各実施の形態における構成要素を任意に組み合わせて得られる形態も、本発明に含まれる。

　また、実施の形態６～９における閾値制御機能付き可変電圧源では、所定の電圧として、２つの電位ＶＨ（１）（＝５Ｖ）及びＶＨ（ｎ）（＝６Ｖ）に切り替えられたが、本発明は、このような個数及び値に限定されるものではない。所定の電圧として、例えば、３つの電位ＶＨ（１）（＝４Ｖ）、ＶＨ（２）（＝５Ｖ）、ＶＨ（３）（＝６Ｖ）に切り替えられてもよい。これにより、３種類の振幅を有する出力信号を出力するレベルシフト回路が実現される。

　本発明は、レベルシフト回路及びそれに用いられる半導体装置として、例えば、低電圧電源側の信号を高電圧電源側へ伝達するレベルシフト回路であって、ＭＯＳトランジスタのゲート酸化膜を厚くすることなくレベルシフト回路の高耐圧化を実現するのに好適なレベルシフト回路及びそれに用いられる半導体装置として、特に、スイッチング・レギュレータ等に用いられ、小型、低価格、低電圧動作、高耐圧、動作周波数の向上を実現するレベルシフト回路及び半導体装置として有用である。

　１　レベルシフタ
　２、２ａ、２ｂ　可変電圧源
　３　演算増幅器
　４　電流源
　５　抵抗
　６、７　インバータ
　８、９　ＮＭＯＳトランジスタ
１０、１１　ＰＭＯＳトランジスタ
１２、１２ａ、１２ｂ　閾値制御機能付き可変電圧源
１３　抵抗
１４、１５　スイッチ
１６　可変電流源
２０～２６　レベルシフト回路
３０、３１　半導体装置

Claims

　第１の基準電位に維持される第１の基準端子と、
　第２の基準電位を出力するための第２の基準端子と、
　第１の電源電位が印加される第１の電源端子と、
　第２の電源電位が印加される第２の電源端子と、
　前記第１の基準電位と前記第１の電源電位との電位差に対応する振幅を有する入力信号が入力される入力端子と、
　前記第２の基準電位と前記第２の電源電位との電位差に対応する振幅を有する出力信号を出力するための出力端子と、
　前記第１の基準端子、前記第１の電源端子、前記第２の基準端子、前記第２の電源端子、前記入力端子及び前記出力端子と接続されるとともに、前記入力信号を前記出力信号に変換して前記出力端子から出力するレベルシフタと、
　前記第１の基準端子、前記第２の基準端子及び前記第２の電源端子と接続されるとともに、前記第２の電源電位に依存して変化する前記第２の基準電位を生成して前記第２の基準端子に出力する可変電圧源と
　を備えるレベルシフト回路。
　前記可変電圧源は、
　前記第２の電源電位が所定の電位より低い場合に前記第１の基準電位と同等の電位を前記第２の基準電位として前記第２の基準端子に出力し、前記第２の電源電位が前記所定の電位より高い場合に前記第２の電源電位に依存して前記第２の基準電位を変化させて前記第２の基準端子に出力する
　請求項１に記載のレベルシフト回路。
　前記可変電圧源は、前記第２の電源電位が前記所定の電位より高い場合に、前記第２の基準電位と前記第２の電源電位との電位差が前記第１の基準電位と前記所定の電位との電位差と同じ一定電圧に維持されるように、前記第２の基準電位を前記第２の基準端子に出力する
　請求項２に記載のレベルシフト回路。
　前記可変電圧源は、
　前記第２の電源端子と前記第１の基準端子との間に直列に接続された第１の抵抗及び電流源と、
　演算増幅器とを有し、
　前記演算増幅器の非反転入力端子は、前記第１の抵抗と前記電流源とが互いに接続されたノードに接続され、
　前記演算増幅器の反転入力端子は、前記演算増幅器の出力端子に接続され、
　前記演算増幅器の出力端子は、前記第２の基準端子と接続されている
　請求項１～３のいずれか１項に記載のレベルシフト回路。
　前記レベルシフタは、
　前記第１の電源端子と前記第１の基準端子との間に接続された第１のインバータと、
　前記第２の電源端子と前記第２の基準端子との間に接続された第２のインバータと、
　前記第２の電源端子と前記第２の基準端子との間に直列に接続された第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタと、
　前記第２の電源端子と前記第２の基準端子との間に直列に接続された第２のＰＭＯＳトランジスタ及び第２のＮＭＯＳトランジスタとを有し、
　前記第１のＮＭＯＳトランジスタのゲートは、前記入力端子及び前記第１のインバータの入力端子に接続され、
　前記第１のＮＭＯＳトランジスタのドレインは、前記第１のＰＭＯＳトランジスタのドレイン、前記第２のＰＭＯＳトランジスタのゲート及び前記第２のインバータの入力端子に接続され、
　前記第２のＮＭＯＳトランジスタのゲートは、前記第１のインバータの出力端子に接続され、
　前記第２のＮＭＯＳトランジスタのドレインは、前記第２のＰＭＯＳトランジスタのドレイン及び前記第１のＰＭＯＳトランジスタのゲートに接続され、
　前記第２のインバータの出力端子は、前記レベルシフト回路の出力端子に接続されている
　請求項１～４のいずれか１項に記載のレベルシフト回路。
　前記レベルシフト回路はさらに、閾値制御信号が入力される制御端子を備え、
　前記可変電圧源は、さらに前記制御端子と接続されるとともに、前記第２の電源電位が所定の電位より低い場合に第１の基準電位と同等の電位を前記第２の基準電位として前記第２の基準端子に出力し、前記第２の電源電位が前記所定の電位より高い場合に前記第２の電源電位に依存して前記第２の基準電位を変化させて前記第２の基準端子に出力し、前記所定の電位が前記閾値制御信号により変化するよう構成されている
　請求項１に記載のレベルシフト回路。
　前記可変電圧源は、前記第２の電源電位が前記所定の電位より高い場合に、前記第２の基準電位と前記第２の電源電位との電位差が前記第１の基準電位と前記所定の電位との電位差と同じ一定電圧に維持されるように、前記第２の基準電位を前記第２の基準端子に出力する
　請求項６に記載のレベルシフト回路。
　前記可変電圧源は、
　前記第２の電源端子と前記第１の基準端子との間に直列に接続された第１のスイッチ、第１の抵抗及び電流源と、
　前記第１の抵抗と前記電流源が互いに接続されたノードと、前記第２の電源端子との間に直列に接続された、少なくとも１組以上の第ｎのスイッチ及び第ｎの抵抗と、
　演算増幅器とを有し、
　前記演算増幅器の非反転入力端子は、前記第１の抵抗と前記電流源とが互いに接続されたノードに接続され、
　前記演算増幅器の反転入力端子は、前記演算増幅器の出力端子に接続され、
　前記演算増幅器の出力端子は、前記第２の基準端子と接続され、
　前記制御端子は、前記第１のスイッチ及び少なくとも１つ以上の前記第ｎのスイッチに接続され、
　前記第１のスイッチ及び少なくとも１つ以上の前記第ｎのスイッチは、入力される前記閾値制御信号によって、短絡又は開放動作する
　請求項６又は７に記載のレベルシフト回路。
　前記可変電圧源は、
　前記第２の電源端子と前記第１の基準端子との間に直列に接続された第１の抵抗及び可変電流源と、
　演算増幅器とを有し、
　前記演算増幅器の非反転入力端子は、前記第１の抵抗と前記可変電流源とが互いに接続されたノードに接続され、
　前記演算増幅器の反転入力端子は、前記演算増幅器の出力端子に接続され、
　前記演算増幅器の出力端子は、前記第２の基準端子と接続され、
　前記制御端子は、前記可変電流源に接続され、
　前記可変電流源は、入力される前記閾値制御信号に依存して、出力する電流値を変化させる
　請求項６又は７に記載のレベルシフト回路。
　レベルシフト回路に用いられる半導体装置であって、
　第１の基準電位に維持される第１の基準端子と、
　第２の基準電位を出力するための第２の基準端子と、
　電源電位が印加される電源端子と、
　前記第１の基準端子、前記第２の基準端子及び前記電源端子と接続されるとともに、前記電源電位に依存して変化する前記第２の基準電位を生成して前記第２の基準端子に出力する可変電圧源とを備え、
　前記可変電圧源は、
　前記電源電位が所定の電位より低い場合に前記第１の基準電位と同等の電位を前記第２の基準電位として前記第２の基準端子に出力し、前記電源電位が前記所定の電位より高い場合に前記電源電位に依存して前記第２の基準電位を変化させて前記第２の基準端子に出力する
　半導体装置。
　前記可変電圧源は、前記第２の電源電位が前記所定の電位より高い場合に、前記第２の基準電位と前記第２の電源電位との電位差が前記第１の基準電位と前記所定の電位との電位差と同じ一定電圧に維持されるように、前記第２の基準電位を前記第２の基準端子に出力する
　請求項１０に記載の半導体装置。
　前記半導体装置はさらに、閾値制御信号が入力される制御端子を備え、
　前記可変電圧源は、前記所定の電位が前記閾値制御信号により変化するよう構成されている
　請求項１０又は１１に記載の半導体装置。