WO2012132281A1 - レベルシフト回路及び半導体装置 - Google Patents

レベルシフト回路及び半導体装置 Download PDF

Info

Publication number
WO2012132281A1
WO2012132281A1 PCT/JP2012/001749 JP2012001749W WO2012132281A1 WO 2012132281 A1 WO2012132281 A1 WO 2012132281A1 JP 2012001749 W JP2012001749 W JP 2012001749W WO 2012132281 A1 WO2012132281 A1 WO 2012132281A1
Authority
WO
WIPO (PCT)
Prior art keywords
potential
terminal
power supply
output
shift circuit
Prior art date
Application number
PCT/JP2012/001749
Other languages
English (en)
French (fr)
Inventor
悟司 山口
政則 中村
崇敏 田中
友啓 平山
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2012132281A1 publication Critical patent/WO2012132281A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/356104Bistable circuits using complementary field-effect transistors
    • H03K3/356113Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration

Definitions

  • the present invention relates to a level shift circuit and a semiconductor device used therefor, for example, a level shift circuit for transmitting a signal on a low voltage power supply side to a high voltage power supply side, and a gate oxide film of a MOS transistor constituting the level shift circuit
  • the present invention relates to a level shift circuit and a semiconductor device suitable for realizing a high withstand voltage of a level shift circuit without increasing the thickness of the level shift circuit.
  • FIG. 12 shows a conventional level shift circuit disclosed in Patent Document 1.
  • reference numerals 6 and 7 are inverters
  • reference numerals 10 and 11 are PMOS transistors (hereinafter simply referred to as “PMOS”)
  • reference numerals 8 and 9 are NMOS transistors (hereinafter simply referred to as “NMOS”).
  • Tvdd1 is a first power supply terminal to which a first power supply potential Vdd1 is applied
  • Tvdd2 is a second power supply terminal to which a second power supply potential Vdd2 is applied
  • Tvss1 is a first reference potential Vss1.
  • Tvin is an input terminal to which the input signal VIN is input
  • Tvout is an output terminal to which the output signal VOUT is output.
  • the first power supply potential Vdd1, the second power supply potential Vdd2, and the first reference potential Vss1 are common to the low voltage power supply potential, the high voltage power supply potential, the low voltage power supply, and the high voltage power supply, respectively. Is the reference potential.
  • the input terminal Tvin is connected to the gate of the NMOS 9 and the input terminal of the inverter 6, and the inverter 6 has its ground terminal connected to the first reference potential Vss1, and the first power supply potential Vdd1. Is connected to the power supply terminal, and the output terminal of the inverter 6 is connected to the gate of the NMOS 8.
  • the gates of PMOS 10 and PMOS 11 whose sources are connected to the second power supply potential Vdd2 are interconnected to the drain of the other PMOS, respectively, and the drain of PMOS 10 is connected to the first reference potential Vss1 via NMOS 8, and the drain of PMOS 11 Is connected to the first reference potential Vss1 via the NMOS 9.
  • the drain of the PMOS 11 is also connected to the input terminal of the inverter 7.
  • the inverter 7 has its ground terminal connected to the first reference potential Vss1, its power supply terminal connected to the second power supply potential Vdd2, and the output terminal of the inverter 7 connected to the output terminal Tvout of this level shift circuit. Yes.
  • the conventional level shift circuit configured as described above receives the input signal VIN having an amplitude corresponding to the potential difference between the first power supply potential Vdd1 and the first reference potential Vss1 by the power supply voltage [Vdd1-Vss1 (GND)].
  • This is a circuit that shifts the level to an output signal VOUT having an amplitude corresponding to the potential difference between the second power supply potential Vdd2 having a different amplitude from the input signal VIN and the first reference potential Vss1.
  • the gate oxide film of the element constituting the level shift circuit is made thicker as described above, the element size is increased accordingly, so that the area occupied by the entire level shift circuit is increased, and the IC including the level shift circuit is increased. Cost becomes high. Further, when the gate oxide film is thickened, there arises a disadvantage that the threshold voltage Vth of the MOS transistor, that is, the operating voltage is increased, and the inversion speed of the MOS transistor is decreased. Therefore, a conventional level shift circuit as shown in FIG. 12 is not very suitable as a level shift circuit that constitutes, for example, a switching regulator or the like that requires small size, low price, low voltage operation, high breakdown voltage, and high speed operation. There is no problem.
  • An object of the present invention is to provide a high voltage level shift circuit that can be driven without exceeding the breakdown voltage, and a semiconductor device used therefor.
  • an embodiment of a level shift circuit includes a first reference terminal maintained at a first reference potential, and a second reference for outputting a second reference potential.
  • the input terminal is connected to the first reference terminal, the first power supply terminal, the second reference terminal, the second power supply terminal, the input terminal, and the output terminal, and converts the input signal into the output signal.
  • a level shifter for outputting from the output terminal, and the first The second reference potential is generated by generating the second reference potential that is connected to the reference terminal, the second reference terminal, and the second power supply terminal and that changes depending on the second power supply potential. And a variable voltage source that outputs to the terminal.
  • the second reference potential which is the output of the variable voltage source, changes depending on the second power supply potential.
  • the potential difference between the second reference potential and the second power supply potential becomes a constant potential. It is possible to design the circuit so as to be fixed, and the level shift circuit can be operated in a state where the withstand voltage of the elements constituting the level shift circuit is ensured.
  • variable voltage source supplies the second reference terminal with a potential equivalent to the first reference potential as the second reference potential when the second power supply potential is lower than a predetermined potential.
  • the second reference potential is changed depending on the second power supply potential and output to the second reference terminal.
  • the variable voltage source has a potential difference between the second reference potential and the second power supply potential that is different from the first reference potential when the second power supply potential is higher than the predetermined potential.
  • the second reference potential is output to the second reference terminal so that the same constant voltage as the potential difference from the predetermined potential is maintained.
  • the second reference potential that is the output of the variable voltage source
  • the second reference potential and the second power supply potential are The potential difference can be maintained at a constant voltage that is the same as the potential difference between the first reference potential and the predetermined potential. Therefore, by setting the predetermined potential within a range that does not exceed the breakdown voltage of the elements constituting the level shift circuit, the level shift circuit can be operated with the breakdown voltage of the elements constituting the level shift circuit secured. Can do.
  • the variable voltage source includes a first resistor and a current source connected in series between the second power supply terminal and the first reference terminal, and an operational amplifier.
  • a non-inverting input terminal is connected to a node where the first resistor and the current source are connected to each other, an inverting input terminal of the operational amplifier is connected to an output terminal of the operational amplifier, and an output of the operational amplifier The terminal may be connected to the second reference terminal.
  • the level shifter is connected between the first inverter connected between the first power supply terminal and the first reference terminal, and between the second power supply terminal and the second reference terminal.
  • a second inverter, a first PMOS transistor and a first NMOS transistor connected in series between the second power supply terminal and the second reference terminal, and the second power supply terminal.
  • a second PMOS transistor and a second NMOS transistor connected in series between the second reference terminal and the gate of the first NMOS transistor; the input terminal and the first inverter; The drain of the first NMOS transistor, the drain of the first PMOS transistor, the gate of the second PMOS transistor, and the second PMOS transistor.
  • the gate of the second NMOS transistor is connected to the output terminal of the first inverter; the drain of the second NMOS transistor is connected to the drain of the second PMOS transistor;
  • the second PMOS transistor may be connected to the gate of the first PMOS transistor, and the output terminal of the second inverter may be connected to the output terminal of the level shift circuit.
  • the level shifter is realized with the same circuit as the conventional one.
  • the level shift circuit further includes a control terminal to which a threshold control signal is input, the variable voltage source is further connected to the control terminal, and the second power supply potential is lower than a predetermined potential.
  • a potential equivalent to the first reference potential is output to the second reference terminal as the second reference potential, and when the second power supply potential is higher than the predetermined potential, the second power supply potential is set to the second power supply potential.
  • the second reference potential may be changed depending on the output and output to the second reference terminal, and the predetermined potential may be changed by the threshold control signal.
  • the variable voltage source has a potential difference between the second reference potential and the second power supply potential that is different from the first reference potential when the second power supply potential is higher than the predetermined potential.
  • the second reference potential is output to the second reference terminal so that the same constant voltage as the potential difference from the predetermined potential is maintained.
  • the potential difference between the second reference potential and the second power supply potential can be set to a desired constant voltage, and the output signal Can be set to a desired value.
  • the variable voltage source includes a first switch, a first resistor and a current source connected in series between the second power supply terminal and the first reference terminal, and the first resistor. At least one or more sets of nth switch and nth resistor connected in series between a node to which the current sources are connected to each other and the second power supply terminal, and an operational amplifier; A non-inverting input terminal of the operational amplifier is connected to a node where the first resistor and the current source are connected to each other; an inverting input terminal of the operational amplifier is connected to an output terminal of the operational amplifier; The output terminal of the operational amplifier is connected to the second reference terminal, the control terminal is connected to the first switch and at least one or more of the nth switches, and the first switch and at least 1 Two or more n-th switches Ji, by the threshold control signal input, may be short-circuited or open operation.
  • a predetermined potential can be changed by short-circuiting or opening a plurality of switches by a threshold control signal, and such a variable voltage source with a threshold control function can be easily realized.
  • the variable voltage source includes a first resistor and a variable current source connected in series between the second power supply terminal and the first reference terminal, and an operational amplifier.
  • the operational amplifier A non-inverting input terminal of the operational amplifier is connected to a node where the first resistor and the variable current source are connected to each other; an inverting input terminal of the operational amplifier is connected to an output terminal of the operational amplifier; The output terminal is connected to the second reference terminal, the control terminal is connected to the variable current source, and the variable current source outputs a current value depending on the input threshold control signal. May be changed.
  • the predetermined potential can be changed by changing the output current of the variable current source by the threshold control signal, and such a variable voltage source with a threshold control function can be easily realized.
  • the present invention can be realized not only as such a level shift circuit but also as a semiconductor device that functions as a variable voltage source constituting the level shift circuit.
  • a variable voltage source that changes the second reference potential that is the reference potential depending on the second power supply potential that determines the high potential of the output signal.
  • the potential difference from the power supply potential of 2 can be set in a range in which the elements constituting the level shift circuit do not exceed the breakdown voltage. Therefore, even when the second power supply potential becomes high, a high-voltage-specification level shift circuit that can be driven without exceeding the breakdown voltage without forming a thick gate oxide film of the elements constituting the level shift circuit, and A semiconductor device can be provided.
  • FIG. 1 is a circuit diagram of a level shift circuit according to Embodiment 1 of the present invention.
  • FIG. 2 is a circuit diagram of the semiconductor device according to the second embodiment of the present invention.
  • FIG. 3 is a diagram showing characteristics of the semiconductor device.
  • FIG. 4 is a circuit diagram of the level shift circuit according to the third embodiment of the present invention.
  • FIG. 5 is a circuit diagram of the level shift circuit according to the fourth embodiment of the present invention.
  • FIG. 6 is a circuit diagram of the level shift circuit according to the fifth embodiment of the present invention.
  • FIG. 7 is a circuit diagram of the semiconductor device according to the sixth embodiment of the present invention.
  • FIG. 8 is a diagram showing characteristics of the semiconductor device.
  • FIG. 9 is a circuit diagram of the level shift circuit according to the seventh embodiment of the present invention.
  • FIG. 10 is a circuit diagram of the level shift circuit according to the eighth embodiment of the present invention.
  • FIG. 11 is a circuit diagram of a level shift circuit according to the ninth embodiment of the
  • each of the embodiments described below shows a preferred specific example of the present invention.
  • the numerical values, shapes, materials, constituent elements, arrangement positions and connecting forms of the constituent elements, steps, order of steps, and the like shown in the following embodiments are merely examples, and are not intended to limit the present invention.
  • the invention is specified by the claims. Therefore, among the constituent elements in the following embodiments, constituent elements that are not described in the independent claims indicating the highest concept of the present invention are not necessarily required to achieve the object of the present invention. It will be described as constituting a preferred form.
  • FIG. 1 is a diagram showing a configuration of a level shift circuit 20 according to the first embodiment of the present invention.
  • a level shift circuit 20 is a circuit that outputs a signal VOUT that is level-shifted with respect to an input signal VIN, and is a first reference maintained at a level shifter 1, a variable voltage source 2, and a first reference potential Vss1.
  • Power supply terminal Tvdd2 an input terminal Tvin to which the input signal VIN is input, and an output terminal Tvout for outputting the level-shifted signal VOUT.
  • the first power supply potential Vdd1, the second power supply potential Vdd2, the first reference potential Vss1, and the second reference potential Vss2 are, for example, a low voltage power supply potential, a high voltage power supply potential, and a low voltage, respectively.
  • the level shifter 1 is connected to the first reference terminal Tvss1, the second reference terminal Tvss2, the first power supply terminal Tvdd1, the second power supply terminal Tvdd2, the input terminal Tvin, and the output terminal Tvout, and the first power supply potential.
  • An input signal VIN having an amplitude corresponding to the potential difference between Vdd1 and the first reference potential Vss1 is input, and the input signal VIN has an amplitude different from the amplitude of the input signal VIN, that is, the second power supply potential Vdd2 and the first reference potential Vss1.
  • 2 has a function of level-shifting to an output signal VOUT having an amplitude corresponding to the potential difference from the reference potential Vss2 and outputting from the output terminal Tvout.
  • the “amplitude corresponding to the potential difference” means an amplitude regulated by the “potential difference”, and is generally an amplitude equal to or smaller than the “potential difference”.
  • the variable voltage source 2 is connected to the first reference terminal Tvss1, the second reference terminal Tvss2, and the second power supply terminal Tvdd2, and receives the first reference potential Vss1 as the reference potential and the second power supply potential Vdd2.
  • the second reference potential Vss2 is output, the second reference potential Vss2 to be output is changed depending on the second power supply potential Vdd2, and the second reference potential Vss2 is applied to the second reference terminal Tvss2. Has a function to output.
  • the first reference terminal Tvss1 is connected to the Vss1 terminal of the level shifter 1 and the reference terminal of the variable voltage source 2.
  • the second reference terminal Tvss2 is connected to the Vss2 terminal of the level shifter 1 and the output terminal of the variable voltage source 2.
  • the first power supply terminal Tvdd1 is connected to the Vdd1 terminal of the level shifter 1.
  • the second power supply terminal Tvdd2 is connected to the Vdd2 terminal of the level shifter 1 and the input terminal of the variable voltage source 2.
  • the input terminal Tvin is connected to the VIN terminal of the level shifter 1.
  • the output terminal Tvout is connected to the VOUT terminal of the level shifter 1.
  • the level shift circuit 20 of FIG. 1 configured as described above changes the second reference potential Vss2 that is the output of the variable voltage source 2 depending on the second power supply potential Vdd2, for example, It is possible to design so that the potential difference between the second reference potential Vss2 and the second power supply potential Vdd2 is fixed to a constant potential. Thereby, even when the second power supply potential Vdd2 becomes high, the level shift circuit 20 can be operated in a state in which the withstand voltage of the elements constituting the level shift circuit 20 is ensured.
  • the level shift circuit 20 that can be driven without exceeding the breakdown voltage without forming a thick gate oxide film of the elements constituting the level shift circuit 20, that is, small size, low price, low voltage operation, high breakdown voltage, high speed A level shift circuit 20 capable of operation is realized.
  • FIG. 2 is a diagram showing a configuration of the semiconductor device 30 according to the second embodiment of the present invention.
  • the semiconductor device 30 has a function corresponding to a part (variable voltage source) of the level shift circuit 20 in the first embodiment, and is maintained at the variable voltage source 2a and the first reference potential Vss1.
  • 1 reference terminal Tvss1 a second reference terminal Tvss2 from which a second reference potential Vss2 is output, and a second power supply terminal Tvdd2 to which a second power supply potential Vdd2 is applied.
  • second power supply potential Vdd2” and “second power supply terminal Tvdd2” are names for convenience in matching with other embodiments, and in this embodiment, “first power supply potential” and There is no “first power supply terminal”.
  • second power supply potential and “second power supply terminal” may be simply read as “power supply potential” and “power supply terminal”, respectively.
  • the variable voltage source 2a is connected to the first reference terminal Tvss1, the second reference terminal Tvss2, and the second power supply terminal Tvdd2, and inputs the first reference potential Vss1 as the reference potential and the second power supply potential Vdd2.
  • the second reference potential Vss2 is output, the second reference potential Vss2 to be output is changed depending on the second power supply potential Vdd2, and the second reference potential Vss2 is applied to the second reference terminal Tvss2.
  • FIG. 3 is a diagram showing characteristics of the semiconductor device 30 (more strictly speaking, the variable voltage source 2a) according to the second embodiment.
  • the horizontal axis indicates the second power supply potential Vdd2
  • the vertical axis indicates the second reference potential Vss2 (solid line) and the potential difference between the second power supply potential Vdd2 and the second reference potential Vss2 (broken line). ).
  • VH (1) indicates a predetermined potential (1).
  • the solid line indicated by Vss2 (1) in the figure indicates the potential output from the variable voltage source 2a as the second reference potential Vss2, and the broken line indicated by VOUT (1) in the figure indicates the second power supply potential.
  • the potential difference between Vdd2 and the second reference potential Vss2, that is, the amplitude of the output signal of the level shift circuit in the third to fifth embodiments described later using the variable voltage source 2a in the present embodiment is shown.
  • the variable voltage source 2a outputs the potential indicated by Vss2 (1) in the figure to the second reference terminal Tvss2 as the second reference potential Vss2, depending on the second power supply potential Vdd2. More specifically, when the second power supply potential Vdd2 is lower than the predetermined potential VH (1), the variable voltage source 2a sets the potential equal to the first reference potential Vss1 as the second reference potential Vss2. By outputting the signal to the second reference terminal Tvss2, as shown in FIG. 3, the potential difference VOUT (1) between the second power supply potential Vdd2 and the second reference potential Vss2 is maintained in the upwardly rising characteristic. To do.
  • variable voltage source 2a changes the second reference potential Vss2 depending on the second power supply potential Vdd2 to change the second power supply potential Vdd2. Is output to the second reference terminal Tvss2 as the reference potential Vss2 of the second reference potential Vss2, whereby the VOUT (1) that is the potential difference between the second power supply potential Vdd2 and the second reference potential Vss2 is changed from the first reference potential Vss1 to a predetermined value. It can be maintained at the same constant voltage as the potential difference from the potential VH (1).
  • variable voltage source 2a will be described with reference to a specific numerical example in FIG. 3.
  • the first reference potential Vss1 0V.
  • the second power supply potential Vdd2 is set.
  • the second reference potential Vss2 is changed at a 1: 1 ratio (that is, the change in the second power supply potential Vdd2 is directly reflected in the change in the second reference potential Vss2).
  • the reference potential Vss2 is output to the second reference terminal Tvss2.
  • VOUT (1) which is the potential difference between the second power supply potential Vdd2 and the second reference potential Vss2 is changed from the first reference potential Vss1 to a predetermined potential.
  • the level shift circuit can be operated in a state where the breakdown voltage of the elements constituting the level shift circuit is ensured. Therefore, a level shift circuit that can be driven without exceeding the breakdown voltage without forming a thick gate oxide film of the elements constituting the level shift circuit, that is, small size, low price, low voltage operation, high breakdown voltage, high speed operation.
  • a level shift circuit capable of performing the above is realized.
  • FIG. 4 is a diagram showing a configuration of the level shift circuit 21 according to the third embodiment of the present invention.
  • the level shift circuit 21 corresponds to a circuit obtained by replacing the variable voltage source 2 in the level shift circuit 20 of the first embodiment with the variable voltage source 2a of the second embodiment.
  • elements, terminals, and connections thereof are the same as those in the first embodiment shown in FIG.
  • the level shift circuit 21 receives an input signal VIN having an amplitude corresponding to the potential difference between the first power supply potential Vdd1 and the first reference potential Vss1, and uses the input signal VIN as the input signal VIN.
  • the variable voltage source 2a outputs a potential indicated by Vss2 (1) shown in FIG. 3 to the Vss2 terminal of the level shifter 1 depending on the second power supply potential Vdd2.
  • variable voltage source 2a has a potential equivalent to the first reference potential Vss1 when the second power supply potential Vdd2 is lower than a predetermined potential (1) indicated by VH (1) in the drawing.
  • Vss2 By outputting the second reference potential Vss2 to the second reference terminal Tvss2, as shown in FIG. 3, the potential difference VOUT (1) between the second power supply potential Vdd2 and the second reference potential Vss2, in other words, , VOUT (1), which is the amplitude of the signal VOUT output from the output terminal Tvout, is maintained in the characteristic of rising right.
  • the variable voltage source 2a changes the second reference potential Vss2 depending on the second power supply potential Vdd2 to change the second power supply potential Vdd2. Is output to the second reference terminal Tvss2 as the reference potential Vss2 of the second power supply voltage Vdd2, and in other words, the signal VOUT output from the output terminal Tvout.
  • VOUT (1) which is the amplitude of, is maintained at the same constant voltage as the potential difference between the first reference potential Vss1 and the predetermined potential VH (1).
  • the predetermined potential VH (1) within a range not exceeding the breakdown voltage of the elements constituting the level shift circuit 21, the breakdown voltage of the elements constituting the level shift circuit 21 is ensured.
  • the level shift circuit 21 can be operated.
  • variable voltage source 2a will be described with reference to a specific numerical example in FIG. 3.
  • the first reference potential Vss1 0V.
  • the second power supply potential Vdd2 is set.
  • the second reference potential Vss2 is changed at a 1: 1 ratio (that is, the change in the second power supply potential Vdd2 is directly reflected in the change in the second reference potential Vss2).
  • the reference potential Vss2 is output to the second reference terminal Tvss2.
  • the potential difference VOUT (1) between the second power supply potential Vdd2 and the second reference potential Vss2 in other words, the signal VOUT output from the output terminal Tvout
  • the predetermined potential VH (1) 5V is a value with which the withstand voltage of the elements constituting the level shift circuit 21 is ensured, the withstand voltage of the elements constituting the level shift circuit 21 is ensured. Thus, the level shift circuit 21 can be operated.
  • the level shift circuit 21 allows the level shift circuit 21 that can be driven without exceeding the breakdown voltage without forming the gate oxide film of the elements constituting the level shift circuit 21 thick.
  • the level shift circuit 21 capable of small size, low price, low voltage operation, high breakdown voltage, and high speed operation is realized.
  • FIG. 5 is a diagram showing a configuration of the level shift circuit 22 according to the fourth embodiment of the present invention.
  • reference numeral 3 is an operational amplifier
  • reference numeral 4 is a current source
  • reference numeral 5 is a resistor
  • the level shift circuit 22 includes a level shifter 1 and a variable voltage source 2b, and receives an input signal VIN having an amplitude corresponding to the potential difference between the first power supply potential Vdd1 and the first reference potential Vss1.
  • the input signal VIN is level-shifted to an output signal VOUT having an amplitude different from the amplitude of the input signal VIN, that is, an amplitude corresponding to the potential difference between the second power supply potential Vdd2 and the second reference potential Vss2. It is a level shift circuit that outputs from a terminal Tvout.
  • the resistor 5 and the current source 4 are connected in series between the second power supply potential Vdd2 and the first reference potential Vss1, and the node where the resistor 5 and the current source 4 are connected to each other is Are connected to the non-inverting input terminal of the operational amplifier 3, the inverting input terminal of the operational amplifier 3 is connected to the output terminal of the operational amplifier 3, and the output terminal of the operational amplifier 3 is connected to the second reference terminal Tvss2.
  • VH (1) is a value represented by the following formula 1.
  • the potential of the node where the resistor 5 and the current source 4 are connected to each other is supplied from the output terminal of the operational amplifier 3 where the potential of the node where the resistor 5 and the current source 4 are connected to each other to the non-inverting input terminal. Is output as a second reference potential Vss2. Therefore, the second reference potential Vss2 has a value expressed by the following formula 2 and the following formula 3 depending on the second power supply potential Vdd2.
  • VH (1) resistance 5 ⁇ output current of current source 4 Equation 1
  • Vss2 Vss1 (however, Vdd2 ⁇ VH (1)) Equation 2
  • Vss2 Vdd2-VH (1) (where Vdd2> VH (1)) Equation 3
  • Vss2 Vss1 (however, Vdd2 ⁇ 5V) Equation 5
  • Vss2 Vdd2-5V (where Vdd2> 5V) Equation 6
  • the second reference potential Vss2 is changed depending on the second power supply potential Vdd2 and output to the second reference terminal Tvss2.
  • the potential difference VOUT (1) between the second power supply potential Vdd2 and the second reference potential Vss2 in other words, the signal VOUT output from the output terminal Tvout
  • the predetermined potential VH (1) 5V is a value with which the withstand voltage of the elements constituting the level shift circuit 22 is ensured, the withstand voltage of the elements constituting the level shift circuit 22 is ensured.
  • the level shift circuit 22 can be operated in the state.
  • the level shift circuit 22 according to the present embodiment can be driven without exceeding the breakdown voltage without forming the gate oxide film of the elements constituting the level shift circuit 22 thick.
  • the level shift circuit 22 capable of small size, low price, low voltage operation, high breakdown voltage, and high speed operation is realized.
  • FIG. 6 is a diagram showing a configuration of the level shift circuit 23 according to the fifth embodiment of the present invention.
  • the level shift circuit 23 of the fifth embodiment includes a level shifter 1 and a variable voltage source 2b, and receives an input signal VIN having an amplitude corresponding to the potential difference between the first power supply potential Vdd1 and the first reference potential Vss1.
  • the input signal VIN is level-shifted to an output signal VOUT having an amplitude different from the amplitude of the input signal VIN, that is, an amplitude corresponding to the potential difference between the second power supply potential Vdd2 and the second reference potential Vss2. It is a level shift circuit that outputs from a terminal Tvout.
  • an inverter 6 is connected between the first power supply potential Vdd1 and the first reference potential Vss1
  • an inverter 7 is connected between the second power supply potential Vdd2 and the second reference potential Vss2.
  • the PMOS 11 and NMOS 9 are connected in series between the second power supply potential Vdd2 and the second reference potential Vss2
  • the PMOS 10 and NMOS 8 are connected in series between the second power supply potential Vdd2 and the second reference potential Vss2. It is connected to the.
  • the gate of the NMOS 9 is connected to the input terminal Tvin and the input terminal of the inverter 6, the drain of the NMOS 9 is connected to the drain of the PMOS 11, the gate of the PMOS 10 and the input terminal of the inverter 7, and the gate of the NMOS 8 is connected to the output terminal of the inverter 6.
  • the drain of the NMOS 8 is connected to the drain of the PMOS 10 and the gate of the PMOS 11, and the output terminal of the inverter 7 is connected to the output terminal Tvout of the level shift circuit 23.
  • An input signal VIN having an amplitude corresponding to the potential difference between the first power supply potential Vdd1 and the first reference potential Vss1 is input from the input terminal Tvin.
  • the potential of the input signal VIN is equivalent to the first power supply potential Vdd1
  • the input terminal of the inverter 6 becomes a potential (Hi) equivalent to the first power supply potential Vdd1
  • the output terminal of the inverter 6 and the gate of the NMOS 8 are the first.
  • the potential (Lo) is equal to the reference potential Vss1
  • the NMOS 8 is turned off. Since the NMOS 9 whose gate is connected to the input terminal Tvin is in the ON state, its drain has a potential equivalent to the second reference potential Vss2.
  • the drain of the NMOS 9 is connected to the input terminal of the inverter 7, and since the input terminal of the inverter 7 is at the same potential (Lo) as the second reference potential Vss2, the output terminal Tvout has a second power supply potential Vdd2. Is equivalent to the potential (Hi).
  • the input terminal of the inverter 6 and the gate of the NMOS 9 become the same potential (Lo) as the first reference potential Vss1, and the NMOS 9 is turned off.
  • the output terminal of the inverter 6 becomes the same potential (Hi) as the first power supply potential Vdd1
  • the NMOS 8 whose gate is connected to the output terminal of the inverter 6 is in the ON state, so that the drain and the gate of the PMOS 11 are the second reference.
  • the potential becomes equal to the potential Vss2, the PMOS 11 is in the ON state, and the drain thereof is equal to the second power supply potential Vdd2.
  • the drain of the PMOS 11 is connected to the input terminal of the inverter 7, and since the input terminal of the inverter 7 is at the same potential (Hi) as the second power supply potential Vdd2, the output terminal Tvout has a second reference potential Vss2. Is equivalent to (Lo).
  • Table 2 is a table showing specific numerical examples of the withstand voltage values of the MOS transistors (NMOS 8 and 9, PMOS 10 and 11; “Tr8 to Tr11” in the table) shown in FIG.
  • VGS is a gate-source voltage
  • VGD is a gate-drain voltage
  • VDS is a drain-source voltage. As shown in Table 2, all have a breakdown voltage of 6.5V.
  • the second reference potential Vss2 is output to the second reference terminal Tvss2.
  • the potential difference VOUT (1) between the second power supply potential Vdd2 and the second reference potential Vss2 in other words, the signal VOUT output from the output terminal Tvout
  • the level shift circuit 23 can be operated in a state in which is secured.
  • the level shift circuit 23 allows the level shift circuit 23 that can be driven without exceeding the breakdown voltage without forming a thick gate oxide film of the elements constituting the level shift circuit 23, that is, Thus, a level shift circuit 23 capable of small size, low price, low voltage operation, high breakdown voltage, and high speed operation is realized.
  • FIG. 7 is a diagram showing a configuration of the semiconductor device 31 according to the sixth embodiment of the present invention.
  • the semiconductor device 31 includes a variable voltage source 12 with a threshold control function, a control terminal Tcont to which a threshold control signal Cont is input, a first reference terminal Tvss1, a second reference terminal Tvss2, and a second power supply.
  • a terminal Tvdd2 is provided.
  • the variable voltage source 12 with a threshold control function receives the first reference potential Vss1 as a reference potential, the second power supply potential Vdd2 as an input, the threshold control signal Cont as a threshold control input, and the second reference potential Vss2 as an output.
  • the second reference potential Vss2 serving as an output is changed.
  • FIG. 8 is a diagram showing characteristics of the semiconductor device 30 (more strictly speaking, the variable voltage source 12 with a threshold control function) according to the sixth embodiment.
  • a predetermined potential VH (n) indicates at least one or more predetermined potentials (n) different from the predetermined potential VH (1). That is, the variable voltage source 12 with a threshold control function is switched between the predetermined potential VH (1) and at least one or more predetermined potentials VH (n) by the threshold control signal Cont input from the control terminal Tcont. That is, the variable voltage source 12 with a threshold control function is configured such that a predetermined potential is changed by the threshold control signal Cont.
  • Vss2 (n) in the figure is VH which is at least one or more predetermined potentials (n) different from the predetermined potential VH (1) by the threshold control signal Cont input from the control terminal Tcont.
  • the potential output to the second reference terminal Tvss2 when (n) is set is shown.
  • the broken line indicated by VOUT (n) in the drawing is a second power supply potential in the case of VH (n) which is at least one or more predetermined potentials (n) different from the predetermined potential VH (1).
  • the potential difference between Vdd2 and the second reference potential Vss2, that is, the amplitude of the output signal VOUT of the level shift circuit used in Embodiments 7 to 9 described later is shown.
  • VH (1) 5V
  • the second reference potential Vss2 is changed at a 1: 1 ratio depending on the second power supply potential Vdd2 (ie, Then, the change amount of the second power supply potential Vdd2 is reflected on the change amount of the second reference potential Vss2 as it is) and output to the second reference terminal Tvss2.
  • VOUT (1) which is the potential difference between the second power supply potential Vdd2 and the second reference potential Vss2 is changed from the first reference potential Vss1 to a predetermined potential.
  • the variable voltage source 12 with the threshold control function is the second voltage source 12.
  • the second reference potential Vss2 is changed at a 1: 1 ratio depending on the second power supply potential Vdd2 (that is, the second power supply potential).
  • Vdd2 The change in Vdd2 is reflected on the change in the second reference potential Vss2 as it is and is output to the second reference terminal Tvss2.
  • VOUT (n) which is a potential difference between the second power supply potential Vdd2 and the second reference potential Vss2
  • the level shift circuit can be operated in a state where the breakdown voltage of the elements constituting the level shift circuit is ensured. Therefore, a level shift circuit that can be driven without exceeding the breakdown voltage without forming a thick gate oxide film of the elements constituting the level shift circuit, that is, small size, low price, low voltage operation, high breakdown voltage, high speed operation.
  • a level shift circuit capable of performing the above is realized.
  • FIG. 9 is a diagram showing a configuration of the level shift circuit 24 according to the seventh embodiment of the present invention.
  • FIGS. 1 and 7 the same elements, terminals, and connections as those in FIGS. 1 and 7 are the same as those in the third and sixth embodiments, and thus description thereof is omitted.
  • the level shift circuit 24 includes the level shifter 1 and the variable voltage source 12 with a threshold control function, and has an input signal VIN having an amplitude corresponding to the potential difference between the first power supply potential Vdd1 and the first reference potential Vss1. And the input signal VIN is level-shifted to an output signal VOUT having an amplitude different from that of the input signal VIN, that is, an amplitude corresponding to the potential difference between the second power supply potential Vdd2 and the second reference potential Vss2. It is a level shift circuit that outputs from an output terminal Tvout.
  • variable voltage source 12 with a threshold control function is the same as the variable voltage source 12 with a threshold control function in the sixth embodiment, and depends on the second power supply potential Vdd2 and the threshold control signal Cont input from the control terminal Tcont. Then, the second reference potential Vss2 to be output is changed and output to the second reference terminal Tvss2.
  • a predetermined potential VH (n) indicates at least one or more predetermined potentials (n) different from the predetermined potential VH (1). That is, in the variable voltage source 12 with a threshold control function, a predetermined potential VH (1) and at least one predetermined potential VH (n) are switched by the threshold control signal Cont input from the control terminal Tcont. It is done. That is, the variable voltage source 12 with a threshold control function is configured such that a predetermined potential is changed by the threshold control signal Cont.
  • VH (1) 5V
  • the second reference potential Vss2 is changed at a 1: 1 ratio depending on the second power supply potential Vdd2 (that is, Then, the change amount of the second power supply potential Vdd2 is reflected on the change amount of the second reference potential Vss2 as it is) and is output to the second reference terminal Tvss2.
  • the variable voltage source 12 with the threshold control function is the second voltage source 12.
  • the second reference potential Vss2 is changed at a 1: 1 ratio depending on the second power supply potential Vdd2 (that is, the second power supply potential).
  • the change in Vdd2 is reflected on the change in the second reference potential Vss2 as it is and is output to the second reference terminal Tvss2.
  • the potential difference VOUT (n) between the second power supply potential Vdd2 and the second reference potential Vss2 in other words, the signal VOUT output from the output terminal Tvout
  • the predetermined potential VH (1) and the predetermined potential VH (n) are values in which the withstand voltage of the elements constituting the level shift circuit 24 is ensured.
  • the level shift circuit 24 can be operated with the breakdown voltage secured.
  • the level shift circuit 24 can be operated in a state where the potential is set lower than 5 V and the breakdown voltage of the elements constituting the level shift circuit 24 is ensured.
  • the fact that the predetermined potential is switched from VH (1) to VH (n) by the threshold control signal Cont input from the control terminal Tcont means that the amplitude of the signal VOUT output from the output terminal Tvout can be switched. means.
  • the level shift circuit 24 according to the present embodiment can be driven without exceeding the breakdown voltage without forming the gate oxide film of the elements constituting the level shift circuit 24 thick.
  • a level shift circuit 24 capable of small size, low price, low voltage operation, high breakdown voltage, and high speed operation is realized.
  • FIG. 10 is a diagram showing a configuration of the level shift circuit 25 according to the eighth embodiment of the present invention.
  • reference numeral 13 is a resistor, and reference numerals 14 and 15 are switches.
  • the level shift circuit 25 includes a level shifter 1 and a variable voltage source 12a with a threshold control function, and an input signal VIN having an amplitude corresponding to the potential difference between the first power supply potential Vdd1 and the first reference potential Vss1.
  • the input signal VIN is level-shifted to an output signal VOUT having an amplitude different from the amplitude of the input signal VIN, that is, an amplitude corresponding to the potential difference between the second power supply potential Vdd2 and the second reference potential Vss2.
  • a level shift circuit for outputting from the output terminal Tvout.
  • the first switch 14, the first resistor 5, and the current source 4 are connected in series between the second power supply potential Vdd2 and the first reference potential Vss1, and the resistor 5, a switch 15 that is an nth switch and a resistance that is an nth resistor, which are different from the switch 14 and the resistor 5, between a node to which the current source 4 and the current source 4 are connected to each other and the second power supply potential Vdd ⁇ b> 2. At least one set of 13 connected in series is connected.
  • the node where the resistor 5 and the current source 4 are connected to each other is connected to the non-inverting input terminal of the operational amplifier 3, the inverting input terminal of the operational amplifier 3 is connected to the output terminal of the operational amplifier 3, and the output of the operational amplifier 3
  • the terminal is connected to the second reference terminal Tvss2.
  • the control terminal Tcont to which the threshold control signal Cont is input is connected to the first switch 14 and the nth switch 15, whereby the first switch 14 and the first switch 14 are controlled by the input threshold control signal Cont.
  • the n switch 15 is short-circuited or opened.
  • the predetermined potential VH (1) which is a predetermined potential 1 with reference to the first reference potential Vss1
  • the predetermined potential VH (1) has a value represented by the above equation 1.
  • the potential of the node where the resistor 5 and the current source 4 are connected to each other is supplied from the output terminal of the operational amplifier 3 where the potential of the node where the resistor 5 and the current source 4 are connected to each other to the non-inverting input terminal. Is output as a second reference potential Vss2. Therefore, the second reference potential Vss2 becomes a value represented by the above formula 2 and the above formula 3 depending on the second power supply potential Vdd2.
  • VH (n) which is a predetermined potential (n) with reference to one reference potential Vss1
  • VH (n) becomes a value represented by the following formula 7
  • the second reference The potential Vss2 has a value represented by the following formula 8 and the following formula 9 depending on the second power supply potential Vdd2.
  • n is a numerical value of at least one number starting from 2.
  • Table 3 is a table in which specific numerical examples of the output currents of the resistor 5, the resistor 13, and the current source 4 shown in FIG. From Table 3, the resistor 5 is 5 k ⁇ , the resistor 13 is 6 k ⁇ , and the output current of the current source 4 is 1 mA.
  • the predetermined potential VH (n) is expressed by the following formula 10 in which specific numerical values are calculated using the above formula 7.
  • the second reference potential Vss2 is a value expressed by the following formula 11 and the following formula 12 calculated by using the above formula 8 and the above formula 9.
  • Vss2 Vss1 (however, Vdd2 ⁇ 6V)
  • the potential difference VOUT (n) between the second power supply potential Vdd2 and the second reference potential Vss2 in other words, the signal VOUT output from the output terminal Tvout
  • the predetermined potential VH (1) and the predetermined potential VH (n) are values in which the withstand voltage of the elements constituting the level shift circuit 25 is ensured, the elements of the level shift circuit 25 are not affected.
  • the level shift circuit 25 can be operated with the breakdown voltage secured.
  • the level shift circuit 25 can be operated in a state where the potential is set lower than 6.5 V and the withstand voltage of the elements constituting the level shift circuit 25 is secured.
  • the fact that the predetermined potential is switched from VH (1) to VH (n) by the threshold control signal Cont input from the control terminal Tcont means that the amplitude of the signal VOUT output from the output terminal Tvout can be switched. means.
  • the level shift circuit 25 allows the level shift circuit 25 that can be driven without exceeding the breakdown voltage without forming a thick gate oxide film of the elements constituting the level shift circuit 25, that is, Thus, the level shift circuit 25 capable of small size, low price, low voltage operation, high breakdown voltage, and high speed operation is realized.
  • FIG. 11 is a diagram showing a configuration of the level shift circuit 26 according to the ninth embodiment of the present invention.
  • reference numeral 16 denotes a variable current source.
  • the level shift circuit 26 includes a level shifter 1 and a variable voltage source 12b with a threshold control function, and an input signal VIN having an amplitude corresponding to the potential difference between the first power supply potential Vdd1 and the first reference potential Vss1. And the input signal VIN is level-shifted to an output signal VOUT having an amplitude corresponding to the potential difference between the second power supply potential Vdd2 and the second reference potential Vss2 having an amplitude different from that of the input signal VIN. It is a level shift circuit that outputs from Tvout.
  • the resistor 5 and the variable current source 16 are connected in series between the second power supply potential Vdd2 and the first reference potential Vss1, and the resistor 5 and the variable current source 16 are mutually connected.
  • the connected node is connected to the non-inverting input terminal of the operational amplifier 3, the inverting input terminal of the operational amplifier 3 is connected to the output terminal of the operational amplifier 3, and the output terminal of the operational amplifier 3 is connected to the second reference potential Vss2. It is connected.
  • the control terminal Tcont to which the threshold control signal Cont is input is connected to the variable current source 16, so that the variable current source 16 switches and outputs at least two current values according to the input threshold control signal Cont. it can.
  • VH (1) which is a predetermined potential (1)
  • VH (n) which is a predetermined potential (n) with respect to the first reference potential Vss1, respectively.
  • VH (1) and the predetermined potential VH (n) are values represented by the following Expression 13.
  • n in the following formula 13 is a numerical value of at least two or more numbers starting from 2.
  • the potential of the node where the resistor 5 and the variable current source 16 are connected to each other is input from the output terminal of the operational amplifier 3 where the potential of the node where the resistor 5 and the variable current source 16 are connected to each other to the non-inverting input terminal. Is output as a second reference potential Vss2. Therefore, the second reference potential Vss2 becomes a value represented by the above formula 2, the above formula 3, the above formula 8, and the above formula 9 depending on the second power supply potential Vdd2.
  • Table 4 is a table in which specific numerical examples of the output current of the resistor 5 and the variable current source 16 shown in FIG. 11 are described. From Table 4, the resistance 5 is 5 k ⁇ , and the output current of the variable current source 16 is 1 mA and 1.2 mA, which are switched and output by the threshold control signal.
  • the variable voltage source 12b with a threshold control function has the first reference potential Vss1 as shown in the above equation 11.
  • the potential difference VOUT (n) between the second power supply potential Vdd2 and the second reference potential Vss2 in other words, the signal VOUT output from the output terminal Tvout
  • the predetermined potential VH (1) and the predetermined potential VH (n) are values in which the breakdown voltage of the elements constituting the level shift circuit 26 is ensured, the elements of the level shift circuit 26 are not affected.
  • the level shift circuit 26 can be operated in a state where the withstand voltage is ensured.
  • the level shift circuit 26 can be operated in a state where the potential is set lower than 6.5 V and the withstand voltage of the elements constituting the level shift circuit 26 is secured.
  • the fact that the predetermined potential is switched from VH (1) to VH (n) by the threshold control signal Cont input from the control terminal Tcont means that the amplitude of the signal VOUT output from the output terminal Tvout can be switched. means.
  • the level shift circuit 26 can be driven without exceeding the breakdown voltage without forming the gate oxide film of the elements constituting the level shift circuit 26 thick.
  • the level shift circuit 26 capable of small size, low price, low voltage operation, high breakdown voltage, and high speed operation is realized.
  • the level shift circuit and the semiconductor device used therefor according to the present invention have been described based on the first to ninth embodiments, but the present invention is not limited to these embodiments.
  • the invention is not limited to such numbers and values.
  • a level shift circuit that outputs output signals having three kinds of amplitudes is realized.
  • the present invention relates to a level shift circuit and a semiconductor device used therefor, for example, a level shift circuit for transmitting a signal on the low voltage power supply side to the high voltage power supply side, and without increasing the thickness of the gate oxide film of the MOS transistor.

Landscapes

  • Logic Circuits (AREA)

Abstract

出力信号の高電位を決定づける第2の電源電位が高くなった場合でも、構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能である高耐圧仕様のレベルシフト回路を提供する。第1の基準電位Vss1に維持される第1の基準端子(Tvss1)と、第2の基準電位Vss2を出力するための第2の基準端子(Tvss2)と、第1の電源電位Vdd1が印加される第1の電源端子(Tvdd1)と、第2の電源電位Vdd2が印加される第2の電源端子(Tvdd2)と、第1の基準電位Vss1と第1の電源電位Vdd1との電位差に対応する振幅を有する入力信号VINを、第2の基準電位Vss2と第2の電源電位Vdd2との電位差に対応する振幅を有する出力信号VOUTにレベルシフトするレベルシフタ(1)と、第2の電源電位Vdd2の値に依存して第2の基準電位Vss2を変化させる可変電圧源(2)とを備える。

Description

レベルシフト回路及び半導体装置
 本発明は、レベルシフト回路及びそれに用いられる半導体装置に関し、例えば、低電圧電源側の信号を高電圧電源側へ伝達するレベルシフト回路であって、レベルシフト回路を構成するMOSトランジスタのゲート酸化膜を厚くすることなくレベルシフト回路の高耐圧化を実現するのに好適なレベルシフト回路及び半導体装置に関する。
 従来から、異なる電源間で信号を伝播させる信号系統においてレベルシフト回路が用いられている(例えば、特許文献1参照)。以下、従来のレベルシフト回路について図面を参照しながら説明する。図12は、特許文献1で開示されている、従来のレベルシフト回路を示している。
 図12を用いて、従来のレベルシフト回路について説明する。
 図12に示すレベルシフト回路では、符号6、7はインバータ、符号10、11はPMOSトランジスタ(以下、単に「PMOS」と略称する。)、符号8及び9はNMOSトランジスタ(以下、単に「NMOS」と略称する。)、Tvdd1は第1の電源電位Vdd1が印加される第1の電源端子、Tvdd2は第2の電源電位Vdd2が印加される第2の電源端子、Tvss1は第1の基準電位Vss1に維持される第1の基準端子、Tvinは入力信号VINが入力される入力端子、Tvoutは出力信号VOUTが出力される出力端子である。ここで、第1の電源電位Vdd1、第2の電源電位Vdd2、第1の基準電位Vss1は、それぞれ、例えば、低電圧電源の電位、高電圧電源の電位、低電圧電源及び高電圧電源に共通の基準電位である。
 このような従来のレベルシフト回路では、入力端子TvinはNMOS9のゲート及びインバータ6の入力端子に接続され、インバータ6は第1の基準電位Vss1にその接地端子が接続され、第1の電源電位Vdd1にその電源端子が接続され、インバータ6の出力端子はNMOS8のゲートに接続される。
 第2の電源電位Vdd2にソースが接続されるPMOS10及びPMOS11のゲートはそれぞれ他方のPMOSのドレインに相互接続され、PMOS10のドレインはNMOS8を介して第1の基準電位Vss1に接続され、PMOS11のドレインはNMOS9を介して第1の基準電位Vss1に接続されている。PMOS11のドレインは、インバータ7の入力端子にも接続されている。インバータ7は、第1の基準電位Vss1にその接地端子が接続され、第2の電源電位Vdd2にその電源端子が接続され、インバータ7の出力端子はこのレベルシフト回路の出力端子Tvoutに接続されている。
 このように構成された従来のレベルシフト回路は、電源電圧[Vdd1-Vss1(GND)]によって第1の電源電位Vdd1と第1の基準電位Vss1との電位差に対応する振幅を有する入力信号VINを、入力信号VINとは異なる振幅の第2の電源電位Vdd2と第1の基準電位Vss1との電位差に対応する振幅を有する出力信号VOUTにレベルシフトする回路である。
 ところで、図12に示す従来のレベルシフト回路では、第2の電源電位Vdd2が高くなった場合、PMOS10及びPMOS11のゲート・ソース間電圧VGSに、[Vdd2-Vss1]の高い電位差が印加されるため、レベルシフト回路を構成するトランジスタ素子(以下、単に「素子」ともいう。)の高耐圧化を図る必要がある。一般に、素子のゲート酸化膜を厚く形成することで、ゲート・ソース間に大きな電圧がかかっても素子破壊が生じないように高耐圧化を図っている。
特開2004-72829号公報(第11頁、図6)
 しかしながら、上記のようにレベルシフト回路を構成する素子のゲート酸化膜を厚くすると、それに伴って素子サイズが大きくなることから、レベルシフト回路全体の占有面積が大きくなり、レベルシフト回路を含むICのコストが高くなってしまう。さらに、ゲート酸化膜を厚くすると、MOSトランジスタの閾値電圧Vthすなわち動作電圧が高くなったり、MOSトランジスタの反転スピードが遅くなるなどの不都合が生じる。そのため、小型、低価格、低電圧動作、高耐圧、高速動作が求められる、例えばスイッチング・レギュレータ等を構成するレベルシフト回路としては、図12のような従来のレベルシフト回路は余り適したものではないという問題がある。
 そこで、本発明は上記従来の問題点を解決するものであり、出力信号の高電位を決定づける第2の電源電位が高くなった場合でも、構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能である高耐圧仕様のレベルシフト回路及びそれに用いられる半導体装置を提供することを目的とする。
 以下の課題を解決するために、本発明のレベルシフト回路の一形態は、第1の基準電位に維持される第1の基準端子と、第2の基準電位を出力するための第2の基準端子と、第1の電源電位が印加される第1の電源端子と、第2の電源電位が印加される第2の電源端子と、前記第1の基準電位と前記第1の電源電位との電位差に対応する振幅を有する入力信号が入力される入力端子と、前記第2の基準電位と前記第2の電源電位との電位差に対応する振幅を有する出力信号を出力するための出力端子と、前記第1の基準端子、前記第1の電源端子、前記第2の基準端子、前記第2の電源端子、前記入力端子及び前記出力端子と接続されるとともに、前記入力信号を前記出力信号に変換して前記出力端子から出力するレベルシフタと、前記第1の基準端子、前記第2の基準端子及び前記第2の電源端子と接続されるとともに、前記第2の電源電位に依存して変化する前記第2の基準電位を生成して前記第2の基準端子に出力する可変電圧源とを備える。
 これにより、前記可変電圧源の出力である第2の基準電位が第2の電源電位に依存して変化するので、例えば、第2の基準電位と第2の電源電位との電位差が一定電位に固定されるように設計することが可能となり、レベルシフト回路を構成する素子の耐圧が確保された状態でレベルシフト回路を動作させることができる。
 具体的には、前記可変電圧源は、前記第2の電源電位が所定の電位より低い場合に前記第1の基準電位と同等の電位を前記第2の基準電位として前記第2の基準端子に出力し、前記第2の電源電位が前記所定の電位より高い場合に前記第2の電源電位に依存して前記第2の基準電位を変化させて前記第2の基準端子に出力する。より詳しくは、前記可変電圧源は、前記第2の電源電位が前記所定の電位より高い場合に、前記第2の基準電位と前記第2の電源電位との電位差が前記第1の基準電位と前記所定の電位との電位差と同じ一定電圧に維持されるように、前記第2の基準電位を前記第2の基準端子に出力する。
 これにより、可変電圧源の出力である第2の基準電位を変化させることで、第2の電源電位が所定の電位よりも高い場合には、第2の基準電位と第2の電源電位との電位差を、第1の基準電位と前記所定の電位との電位差と同じ一定電圧に維持することができる。よって、所定の電位を、レベルシフト回路を構成している素子の耐圧を超えない範囲に設定することで、レベルシフト回路を構成する素子の耐圧が確保された状態でレベルシフト回路を動作させることができる。
 また、前記可変電圧源は、前記第2の電源端子と前記第1の基準端子との間に直列に接続された第1の抵抗及び電流源と、演算増幅器とを有し、前記演算増幅器の非反転入力端子は、前記第1の抵抗と前記電流源とが互いに接続されたノードに接続され、前記演算増幅器の反転入力端子は、前記演算増幅器の出力端子に接続され、前記演算増幅器の出力端子は、前記第2の基準端子と接続されていてもよい。
 これにより、特徴的な可変電圧源が演算増幅器を用いて簡易に実現される。
 また、前記レベルシフタは、前記第1の電源端子と前記第1の基準端子との間に接続された第1のインバータと、前記第2の電源端子と前記第2の基準端子との間に接続された第2のインバータと、前記第2の電源端子と前記第2の基準端子との間に直列に接続された第1のPMOSトランジスタ及び第1のNMOSトランジスタと、前記第2の電源端子と前記第2の基準端子との間に直列に接続された第2のPMOSトランジスタ及び第2のNMOSトランジスタとを有し、前記第1のNMOSトランジスタのゲートは、前記入力端子及び前記第1のインバータの入力端子に接続され、前記第1のNMOSトランジスタのドレインは、前記第1のPMOSトランジスタのドレイン、前記第2のPMOSトランジスタのゲート及び前記第2のインバータの入力端子に接続され、前記第2のNMOSトランジスタのゲートは、前記第1のインバータの出力端子に接続され、前記第2のNMOSトランジスタのドレインは、前記第2のPMOSトランジスタのドレイン及び前記第1のPMOSトランジスタのゲートに接続され、前記第2のインバータの出力端子は、前記レベルシフト回路の出力端子に接続されていてもよい。
 これにより、レベルシフタが従来と同様の回路で実現される。
 また、前記レベルシフト回路はさらに、閾値制御信号が入力される制御端子を備え、前記可変電圧源は、さらに前記制御端子と接続されるとともに、前記第2の電源電位が所定の電位より低い場合に第1の基準電位と同等の電位を前記第2の基準電位として前記第2の基準端子に出力し、前記第2の電源電位が前記所定の電位より高い場合に前記第2の電源電位に依存して前記第2の基準電位を変化させて前記第2の基準端子に出力し、前記所定の電位が前記閾値制御信号により変化するよう構成されていてもよい。より詳しくは、前記可変電圧源は、前記第2の電源電位が前記所定の電位より高い場合に、前記第2の基準電位と前記第2の電源電位との電位差が前記第1の基準電位と前記所定の電位との電位差と同じ一定電圧に維持されるように、前記第2の基準電位を前記第2の基準端子に出力する。
 これにより、閾値制御信号に依存して所定の電位を変化させることができるので、第2の基準電位と第2の電源電位との電位差を所望の一定電圧に設定することが可能となり、出力信号の振幅を所望の値に設定することが可能となる。
 また、前記可変電圧源は、前記第2の電源端子と前記第1の基準端子との間に直列に接続された第1のスイッチ、第1の抵抗及び電流源と、前記第1の抵抗と前記電流源が互いに接続されたノードと、前記第2の電源端子との間に直列に接続された、少なくとも1組以上の第nのスイッチ及び第nの抵抗と、演算増幅器とを有し、前記演算増幅器の非反転入力端子は、前記第1の抵抗と前記電流源とが互いに接続されたノードに接続され、前記演算増幅器の反転入力端子は、前記演算増幅器の出力端子に接続され、前記演算増幅器の出力端子は、前記第2の基準端子と接続され、前記制御端子は、前記第1のスイッチ及び少なくとも1つ以上の前記第nのスイッチに接続され、前記第1のスイッチ及び少なくとも1つ以上の前記第nのスイッチは、入力される前記閾値制御信号によって、短絡又は開放動作してもよい。
 これにより、閾値制御信号により複数のスイッチを短絡又は開放動作させることで所定の電位を変化させることができ、このような閾値制御機能付き可変電圧源が簡易に実現される。
 また、前記可変電圧源は、前記第2の電源端子と前記第1の基準端子との間に直列に接続された第1の抵抗及び可変電流源と、演算増幅器とを有し、前記演算増幅器の非反転入力端子は、前記第1の抵抗と前記可変電流源とが互いに接続されたノードに接続され、前記演算増幅器の反転入力端子は、前記演算増幅器の出力端子に接続され、前記演算増幅器の出力端子は、前記第2の基準端子と接続され、前記制御端子は、前記可変電流源に接続され、前記可変電流源は、入力される前記閾値制御信号に依存して、出力する電流値を変化させてもよい。
 これにより、閾値制御信号により可変電流源の出力電流を変化させることで所定の電位を変化させることができ、このような閾値制御機能付き可変電圧源が簡易に実現される。
 なお、本発明は、このようなレベルシフト回路として実現できるだけでなく、レベルシフト回路を構成する可変電圧源として機能する半導体装置として実現してもよい。
 本発明においては、出力信号の高電位を決定づける第2の電源電位に依存して、その基準電位である第2の基準電位を変化させる可変電圧源を備えることで、第2の基準電位と第2の電源電位との電位差を、レベルシフト回路を構成する素子が耐圧を超えない範囲に設定しておくことが可能となる。よって、第2の電源電位が高くなった場合でも、レベルシフト回路を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能である高耐圧仕様のレベルシフト回路及び半導体装置を提供することができる。
図1は、本発明の実施の形態1におけるレベルシフト回路の回路図である。 図2は、本発明の実施の形態2における半導体装置の回路図である。 図3は、同半導体装置の特性を示す図である。 図4は、本発明の実施の形態3におけるレベルシフト回路の回路図である。 図5は、本発明の実施の形態4におけるレベルシフト回路の回路図である。 図6は、本発明の実施の形態5におけるレベルシフト回路の回路図である。 図7は、本発明の実施の形態6における半導体装置の回路図である。 図8は、同半導体装置の特性を示す図である。 図9は、本発明の実施の形態7におけるレベルシフト回路の回路図である。 図10は、本発明の実施の形態8におけるレベルシフト回路の回路図である。 図11は、本発明の実施の形態9におけるレベルシフト回路の回路図である。 図12は、従来のレベルシフト回路の回路図である。
 以下、本発明のレベルシフト回路の好適な実施の形態について、添付の図面を参照しながら説明する。なお、以下の実施の形態の説明において同じ符号を付した構成要素は実質的に同様の機能、構成、動作を示すものであり、記載が重複するときにはその説明を省略する場合がある。また、実施の形態の説明は例示として示したものであり、同様の技術的思想に基づく同様のレベルシフト回路及び半導体装置は本発明に含まれるものである。
 つまり、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲によって特定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
 (実施の形態1)
 まず、本発明の実施の形態1について説明する。
 図1は、本発明に係る実施の形態1のレベルシフト回路20の構成を示す図である。
 図1において、レベルシフト回路20は、入力信号VINに対してレベルシフトした信号VOUTを出力する回路であり、レベルシフタ1、可変電圧源2、第1の基準電位Vss1に維持される第1の基準端子Tvss1、第2の基準電位Vss2を出力するための第2の基準端子Tvss2、第1の電源電位Vdd1が印加される第1の電源端子Tvdd1、第2の電源電位Vdd2が印加される第2の電源端子Tvdd2、入力信号VINが入力される入力端子Tvin、及び、レベルシフトされた信号VOUTを出力するための出力端子Tvoutを備える。ここで、第1の電源電位Vdd1、第2の電源電位Vdd2、第1の基準電位Vss1、第2の基準電位Vss2は、それぞれ、例えば、低電圧電源の電位、高電圧電源の電位、低電圧電源用の基準電位、高電圧電源用の基準電位である。
 レベルシフタ1は、第1の基準端子Tvss1、第2の基準端子Tvss2、第1の電源端子Tvdd1、第2の電源端子Tvdd2、入力端子Tvin、及び、出力端子Tvoutに接続され、第1の電源電位Vdd1と第1の基準電位Vss1との電位差に対応する振幅を有する入力信号VINを入力とし、その入力信号VINを、入力信号VINの振幅とは異なる振幅、つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差に対応する振幅を有する出力信号VOUTにレベルシフトして出力端子Tvoutから出力する機能を有する。なお、「電位差に対応する振幅」とは、その「電位差」によって規制される振幅をいい、一般に、その「電位差」以下の振幅となる。
 可変電圧源2は、第1の基準端子Tvss1、第2の基準端子Tvss2、及び、第2の電源端子Tvdd2に接続され、第1の基準電位Vss1を基準電位、第2の電源電位Vdd2を入力、第2の基準電位Vss2を出力とし、第2の電源電位Vdd2に依存して、出力となる第2の基準電位Vss2を変化させ、その第2の基準電位Vss2を第2の基準端子Tvss2に出力する機能を有する。
 第1の基準端子Tvss1は、レベルシフタ1のVss1端子及び可変電圧源2の基準端子に接続される。第2の基準端子Tvss2は、レベルシフタ1のVss2端子及び可変電圧源2の出力端子に接続される。第1の電源端子Tvdd1は、レベルシフタ1のVdd1端子に接続される。第2の電源端子Tvdd2は、レベルシフタ1のVdd2端子及び可変電圧源2の入力端子に接続される。入力端子Tvinは、レベルシフタ1のVIN端子に接続される。出力端子Tvoutは、レベルシフタ1のVOUT端子に接続されている。
 以上のように構成される図1のレベルシフト回路20は、可変電圧源2の出力である第2の基準電位Vss2を、第2の電源電位Vdd2に依存して変化させることで、例えば、第2の基準電位Vss2と第2の電源電位Vdd2との電位差が一定電位に固定されるように設計することが可能となる。これにより、第2の電源電位Vdd2が高くなった場合でも、レベルシフト回路20を構成する素子の耐圧が確保された状態でレベルシフト回路20を動作させることができる。よって、レベルシフト回路20を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路20、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路20が実現される。
 (実施の形態2)
 次に、本発明の実施の形態2について説明する。
 図2は、本発明に係る実施の形態2の半導体装置30の構成を示す図である。
 図2において、半導体装置30は、実施の形態1におけるレベルシフト回路20の一部(可変電圧源)に相当する機能を有し、可変電圧源2a、第1の基準電位Vss1に維持される第1の基準端子Tvss1、第2の基準電位Vss2が出力される第2の基準端子Tvss2、及び、第2の電源電位Vdd2が印加される第2の電源端子Tvdd2を備える。なお、「第2の電源電位Vdd2」及び「第2の電源端子Tvdd2」は、他の実施の形態と整合させるための便宜上の名称であり、本実施の形態に「第1の電源電位」及び「第1の電源端子」が存在するわけではない。つまり、「第2の電源電位」及び「第2の電源端子」を、それぞれ、単に、「電源電位」及び「電源端子」と読み替えてもよい。後述する実施の形態6についても同様である。可変電圧源2aは、第1の基準端子Tvss1、第2の基準端子Tvss2、及び、第2の電源端子Tvdd2に接続され、第1の基準電位Vss1を基準電位、第2の電源電位Vdd2を入力、第2の基準電位Vss2を出力とし、第2の電源電位Vdd2に依存して、出力となる第2の基準電位Vss2を変化させ、その第2の基準電位Vss2を第2の基準端子Tvss2に出力する機能を有する。
 以上のように構成された実施の形態2の半導体装置30の動作について図3を用いて詳細に説明する。図3は、実施の形態2の半導体装置30(より厳密には、可変電圧源2a)の特性を示す図である。
 図3において、横軸は第2の電源電位Vdd2を示し、縦軸は、第2の基準電位Vss2(実線)、及び、第2の電源電位Vdd2と第2の基準電位Vss2との電位差(破線)を示す。VH(1)は所定の電位(1)を示す。図中のVss2(1)で示す実線は、第2の基準電位Vss2として、この可変電圧源2aから出力される電位を示し、図中のVOUT(1)で示す破線は、第2の電源電位Vdd2と第2の基準電位Vss2との電位差、つまり、本実施の形態における可変電圧源2aを用いた後述の実施の形態3~5におけるレベルシフト回路の出力信号の振幅を示す。
 可変電圧源2aは、第2の電源電位Vdd2に依存して、図中のVss2(1)で示す電位を第2の基準電位Vss2として第2の基準端子Tvss2に出力する。より詳しくは、この可変電圧源2aは、第2の電源電位Vdd2が所定の電位VH(1)より低い場合には、第1の基準電位Vss1と同等の電位を第2の基準電位Vss2として第2の基準端子Tvss2に出力することにより、図3に示されるように、第2の電源電位Vdd2と第2の基準電位Vss2との電位差であるVOUT(1)を、右肩上がりの特性に維持する。一方、第2の電源電位Vdd2が所定の電位VH(1)より高い場合には、可変電圧源2aは、第2の電源電位Vdd2に依存して第2の基準電位Vss2を変化させて第2の基準電位Vss2として第2の基準端子Tvss2に出力することにより、第2の電源電位Vdd2と第2の基準電位Vss2との電位差であるVOUT(1)を、第1の基準電位Vss1と所定の電位VH(1)との電位差と同じ一定電圧に維持することができる。
 図3中の具体的な数値例を用いて説明すると、可変電圧源2aは、第2の電源電位Vdd2が所定の電位VH(1)=5Vより低い場合には第1の基準電位Vss1=0Vと同等の電位を第2の基準電位Vss2として第2の基準端子Tvss2に出力し、第2の電源電位Vdd2が所定の電位VH(1)=5Vより高い場合には第2の電源電位Vdd2に依存して第2の基準電位Vss2を1対1の比で変化させて(つまり、第2の電源電位Vdd2の変化分をそのまま第2の基準電位Vss2の変化分に反映させて)第2の基準電位Vss2として第2の基準端子Tvss2に出力する。これにより、第2の電源電位Vdd2が高くなった場合でも、第2の電源電位Vdd2と第2の基準電位Vss2との電位差であるVOUT(1)を、第1の基準電位Vss1と所定の電位VH(1)との電位差=5Vと同じ一定電圧に維持することができる。つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差は、第2の電源電位Vdd2の大きさによらず、所定の電位VH(1)=5Vを超えることがない。
 以上のように、本実施の形態の半導体装置30をレベルシフト回路の可変電圧源に適用することで、レベルシフト回路を構成する素子の耐圧が確保された状態でレベルシフト回路を動作させることができるので、レベルシフト回路を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路が実現される。
 (実施の形態3)
 次に、本発明の実施の形態3について説明する。
 図4は、本発明に係る実施の形態3のレベルシフト回路21の構成を示す図である。このレベルシフト回路21は、実施の形態1のレベルシフト回路20における可変電圧源2を実施の形態2の可変電圧源2aに置き換えたものに相当する。なお、図4において、要素、端子及びその接続は、図1に示される実施の形態1と同じであるため、説明を省略する。
 以下、実施の形態3におけるレベルシフト回路21を、図3及び図4を用いて詳細に説明する。
 実施の形態3におけるレベルシフト回路21は、第1の電源電位Vdd1と第1の基準電位Vss1との電位差に対応する振幅を有する入力信号VINを入力とし、その入力信号VINを、入力信号VINとは異なる振幅、つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差に対応する振幅を有する出力信号VOUTにレベルシフトして出力端子Tvoutから出力するレベルシフト回路である。可変電圧源2aは、第2の電源電位Vdd2に依存して、図3に示されるVss2(1)で示す電位をレベルシフタ1のVss2端子に出力する。より詳しくは、この可変電圧源2aは、第2の電源電位Vdd2が図中のVH(1)で示す所定の電位(1)より低い場合には、第1の基準電位Vss1と同等の電位を第2の基準電位Vss2として第2の基準端子Tvss2に出力することにより、図3に示されるように、第2の電源電位Vdd2と第2の基準電位Vss2との電位差VOUT(1)、言い換えると、出力端子Tvoutから出力される信号VOUTの振幅であるVOUT(1)を、右肩上がりの特性に維持する。一方、第2の電源電位Vdd2が所定の電位VH(1)より高い場合には、可変電圧源2aは、第2の電源電位Vdd2に依存して第2の基準電位Vss2を変化させて第2の基準電位Vss2として第2の基準端子Tvss2に出力することにより、第2の電源電位Vdd2と第2の基準電位Vss2との電位差VOUT(1)、言い換えると、出力端子Tvoutから出力される信号VOUTの振幅であるVOUT(1)を、第1の基準電位Vss1と所定の電位VH(1)との電位差と同じ一定電圧に維持する。ここで、所定の電位VH(1)を、レベルシフト回路21を構成している素子の耐圧を超えない範囲に設定することで、レベルシフト回路21を構成する素子の耐圧が確保された状態でレベルシフト回路21を動作させることができる。
 図3中の具体的な数値例を用いて説明すると、可変電圧源2aは、第2の電源電位Vdd2が所定の電位VH(1)=5Vより低い場合には第1の基準電位Vss1=0Vと同等の電位を第2の基準電位Vss2として第2の基準端子Tvss2に出力し、第2の電源電位Vdd2が所定の電位VH(1)=5Vより高い場合には第2の電源電位Vdd2に依存して第2の基準電位Vss2を1対1の比で変化させて(つまり、第2の電源電位Vdd2の変化分をそのまま第2の基準電位Vss2の変化分に反映させて)第2の基準電位Vss2として第2の基準端子Tvss2に出力する。これにより、第2の電源電位Vdd2が高くなった場合でも、第2の電源電位Vdd2と第2の基準電位Vss2との電位差VOUT(1)、言い換えると、出力端子Tvoutから出力される信号VOUTの振幅であるVOUT(1)を第1の基準電位Vss1と所定の電位VH(1)との電位差=5Vと同じ一定電圧に維持することができる。つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差は、第2の電源電位Vdd2の大きさによらず、所定の電位VH(1)=5Vを超えることがない。
 ここで、所定の電位VH(1)=5Vが、レベルシフト回路21を構成している素子の耐圧が確保された値であるので、レベルシフト回路21を構成する素子の耐圧が確保された状態でレベルシフト回路21を動作させることができる。
 以上のように、本実施の形態におけるレベルシフト回路21により、レベルシフト回路21を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路21、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路21が実現される。
 (実施の形態4)
 次に、本発明の実施の形態4について説明する。
 図5は、本発明に係る実施の形態4のレベルシフト回路22の構成を示す図である。
 図5において、図1と同じ要素、端子及び接続は実施の形態1と同じであるため、説明を省略する。
 図5において、符号3は演算増幅器、符号4は電流源、符号5は抵抗である。
 実施の形態4のレベルシフト回路22は、レベルシフタ1と可変電圧源2bとを備え、第1の電源電位Vdd1と第1の基準電位Vss1との電位差に対応する振幅を有する入力信号VINを入力とし、その入力信号VINを、入力信号VINの振幅とは異なる振幅、つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差に対応する振幅を有する出力信号VOUTにレベルシフトして出力端子Tvoutから出力するレベルシフト回路である。
 可変電圧源2bでは、第2の電源電位Vdd2と第1の基準電位Vss1との間に、抵抗5及び電流源4が直列に接続され、抵抗5と電流源4とが互いに接続されたノードは、演算増幅器3の非反転入力端子に接続され、演算増幅器3の反転入力端子は演算増幅器3の出力端子に接続され、演算増幅器3の出力端子は第2の基準端子Tvss2と接続されている。
 ここで、抵抗5での電圧降下により抵抗5の両端に生成される電位差を、第1の基準電位Vss1を基準とした所定の電位(1)であるVH(1)とすると、その所定の電位VH(1)は、下記式1で示される値となる。
 さらに、抵抗5と電流源4とが互いに接続されたノードの電位が非反転入力端子に入力される演算増幅器3の出力端子からは、抵抗5と電流源4とが互いに接続されたノードの電位と同等の電位である第2の基準電位Vss2が出力される。よって、第2の基準電位Vss2は、第2の電源電位Vdd2に依存して、下記式2及び下記式3に示される値となる。
 VH(1)=抵抗5×電流源4の出力電流・・・式1
 Vss2=Vss1(但し、Vdd2≦VH(1))・・・式2
 Vss2=Vdd2-VH(1)(但し、Vdd2>VH(1))・・・式3
 以上のように構成された実施の形態4におけるレベルシフト回路22の動作について、下記表1及び図3の具体的な数値例を用いて説明する。
Figure JPOXMLDOC01-appb-T000001
 表1は図5及び後述の実施の形態5で用いる図6に記載の抵抗5及び電流源4の出力電流の具体的な数値例を記載した表である。表1より、抵抗5は5kΩ、電流源4の出力電流は1mAである。この具体例より、所定の電位VH(1)は、上記式1を用いて、具体的な数値を計算した下記式4に示されるように、5Vとなる。さらに、所定の電位VH(1)=5Vより、第2の基準電位Vss2は、上記式2及び上記式3を用いて具体的な数値を計算した下記式5及び下記式6に示される値となる。
 VH(1)=5kΩ×1mA=5V・・・式4
 Vss2=Vss1(但し、Vdd2≦5V)・・・式5
 Vss2=Vdd2-5V(但し、Vdd2>5V)・・・式6
 上記式4、上記式5及び上記式6より、実施の形態4の可変電圧源2bは、第2の電源電位Vdd2が所定の電位VH(1)=5Vより低い場合には第1の基準電位Vss1=0Vと同等の電位を第2の基準電位Vss2として第2の基準端子Tvss2に出力し、第2の電源電位Vdd2が所定の電位VH(1)=5Vより高い場合には上記式6に示される関係で、第2の電源電位Vdd2に依存して第2の基準電位Vss2を変化させて第2の基準端子Tvss2に出力する。これにより、第2の電源電位Vdd2が高くなった場合でも、第2の電源電位Vdd2と第2の基準電位Vss2との電位差VOUT(1)、言い換えると、出力端子Tvoutから出力される信号VOUTの振幅であるVOUT(1)を、第1の基準電位Vss1と所定の電位VH(1)との電位差=5Vと同じ一定電圧に維持することができる。つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差は、第2の電源電位Vdd2の大きさによらず、所定の電位VH(1)=5Vを超えることがない。
 ここで、所定の電位VH(1)=5Vが、このレベルシフト回路22を構成している素子の耐圧が確保された値であるので、レベルシフト回路22を構成する素子の耐圧が確保された状態でレベルシフト回路22を動作させることができる。
 以上のように、本実施の形態におけるレベルシフト回路22により、レベルシフト回路22を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路22、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路22が実現される。
 (実施の形態5)
 次に、本発明の実施の形態5について説明する。
 図6は、本発明に係る実施の形態5のレベルシフト回路23の構成を示す図である。
 図6において、図5、図12と同じ要素、素子、端子及び接続は実施の形態4及び従来例と同じであるため、説明を省略する。
 実施の形態5のレベルシフト回路23は、レベルシフタ1と可変電圧源2bとを備え、第1の電源電位Vdd1と第1の基準電位Vss1との電位差に対応する振幅を有する入力信号VINを入力とし、その入力信号VINを、入力信号VINの振幅とは異なる振幅、つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差に対応する振幅を有する出力信号VOUTにレベルシフトして出力端子Tvoutから出力するレベルシフト回路である。
 レベルシフタ1では、第1の電源電位Vdd1と第1の基準電位Vss1との間にインバータ6が接続され、第2の電源電位Vdd2と第2の基準電位Vss2との間にインバータ7が接続され、第2の電源電位Vdd2と第2の基準電位Vss2との間にPMOS11とNMOS9とが直列に接続され、第2の電源電位Vdd2と第2の基準電位Vss2との間にPMOS10とNMOS8とが直列に接続されている。NMOS9のゲートは入力端子Tvin及びインバータ6の入力端子に接続され、NMOS9のドレインはPMOS11のドレイン、PMOS10のゲート及びインバータ7の入力端子に接続され、NMOS8のゲートはインバータ6の出力端子に接続され、NMOS8のドレインはPMOS10のドレイン及びPMOS11のゲートに接続され、インバータ7の出力端子は、このレベルシフト回路23の出力端子Tvoutに接続されている。
 以上のように構成された実施の形態5のレベルシフタ1の動作を説明する。
 第1の電源電位Vdd1と第1の基準電位Vss1との電位差に対応する振幅を有する入力信号VINが入力端子Tvinより入力される。入力信号VINの電位が第1の電源電位Vdd1と同等の場合、インバータ6の入力端子が第1の電源電位Vdd1と同等の電位(Hi)となり、インバータ6出力端子及びNMOS8のゲートが第1の基準電位Vss1と同等の電位(Lo)となり、NMOS8はOFF状態となる。入力端子Tvinにゲートが接続されるNMOS9はON状態になるので、そのドレインは第2の基準電位Vss2と同等の電位となる。NMOS9のドレインはインバータ7の入力端子に接続されており、インバータ7の入力端子が第2の基準電位Vss2と同等の電位(Lo)であることより、出力端子Tvoutには第2の電源電位Vdd2と同等の電位(Hi)が出力される。
 一方、入力信号VINの電位が第1の基準電位Vss1と同等の場合、インバータ6の入力端子及びNMOS9のゲートは第1の基準電位Vss1と同等の電位(Lo)となり、NMOS9はOFF状態となる。インバータ6出力端子は第1の電源電位Vdd1と同等の電位(Hi)となり、インバータ6の出力端子にゲートが接続されるNMOS8はON状態となるので、そのドレイン及びPMOS11のゲートは第2の基準電位Vss2と同等の電位となり、PMOS11はON状態でそのドレインが第2の電源電位Vdd2と同等の電位となる。PMOS11のドレインはインバータ7の入力端子に接続されており、インバータ7の入力端子が第2の電源電位Vdd2と同等の電位(Hi)であることより、出力端子Tvoutには第2の基準電位Vss2と同等の電位(Lo)が出力される。
 次に、実施の形態5のレベルシフト回路23の動作について上記表1、下記表2及び図3の具体的な数値例を用いて説明する。
Figure JPOXMLDOC01-appb-T000002
 表2は図6に記載のMOSトランジスタ(NMOS8及び9、PMOS10及び11;表中の「Tr8~Tr11」)の耐圧値の具体的な数値例を記載した表である。表2のVGSはゲート・ソース間電圧、VGDはゲート・ドレイン間電圧、VDSはドレイン・ソース間電圧であり、表2に記載されているように、全て耐圧は6.5Vとする。
 可変電圧源2bは、第2の電源電位Vdd2が上記式4より導出される、所定の電位VH(1)=5Vより低い場合には、上記式5より、第1の基準電位Vss1と同等の電位を第2の基準電位Vss2として第2の基準端子Tvss2に出力し、第2の電源電位Vdd2が所定の電位VH(1)=5Vより高い場合には、上記式6で導出される電位を第2の基準電位Vss2として第2の基準端子Tvss2に出力する。これにより、第2の電源電位Vdd2が高くなった場合でも、第2の電源電位Vdd2と第2の基準電位Vss2との電位差VOUT(1)、言い換えると、出力端子Tvoutから出力される信号VOUTの振幅であるVOUT(1)を、第1の基準電位Vss1と所定の電位VH(1)との電位差=5Vと同じ一定電圧に維持することができる。つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差は、第2の電源電位Vdd2の大きさによらず、所定の電位VH(1)=5Vを超えることがない。
 ここで、所定の電位VH(1)=5Vは、上記表2に示される、素子の耐圧値=6.5Vよりも低い電位に設定されているので、レベルシフト回路23を構成する素子の耐圧が確保された状態でレベルシフト回路23を動作させることができる。
 以上のように、本実施の形態におけるレベルシフト回路23により、レベルシフト回路23を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路23、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路23が実現される。
 (実施の形態6)
 次に、本発明の実施の形態6について説明する。
 図7は、本発明に係る実施の形態6の半導体装置31の構成を示す図である。
 図7において、図2と同じ要素、端子及び接続は実施の形態2と同じであるため、説明を省略する。
 図7において、半導体装置31は、閾値制御機能付き可変電圧源12、閾値制御信号Contが入力される制御端子Tcont、第1の基準端子Tvss1、第2の基準端子Tvss2、及び、第2の電源端子Tvdd2を備える。閾値制御機能付き可変電圧源12は第1の基準電位Vss1を基準電位、第2の電源電位Vdd2を入力、閾値制御信号Contを閾値制御入力、第2の基準電位Vss2を出力とし、第2の電源電位Vdd2と制御端子Tcontから入力される閾値制御信号Contとに依存して、出力となる第2の基準電位Vss2を変化させる機能を有する。
 以上のように構成された実施の形態6の半導体装置31の動作を図8を用いて詳細に説明する。図8は、実施の形態6の半導体装置30(より厳密には、閾値制御機能付き可変電圧源12)の特性を示す図である。
 図8において、図3と同じ軸、記号は実施の形態2と同じであるため、説明を省略する。図8において、所定の電位VH(n)は、所定の電位VH(1)とは異なる、少なくとも1つ以上の所定の電位(n)を示す。つまり、閾値制御機能付き可変電圧源12は、制御端子Tcontから入力される閾値制御信号Contにより、所定の電位VH(1)と少なくとも1つ以上の所定の電位VH(n)とが切り替えられる。つまり、閾値制御機能付き可変電圧源12は、所定の電位が閾値制御信号Contにより変化するよう構成されている。図中のVss2(n)で示す実線は、制御端子Tcontから入力される閾値制御信号Contにより、所定の電位VH(1)とは異なる、少なくとも1つ以上の所定の電位(n)であるVH(n)が設定された場合に第2の基準端子Tvss2に出力される電位を示す。また、図中のVOUT(n)で示す破線は、所定の電位VH(1)とは異なる、少なくとも1つ以上の所定の電位(n)であるVH(n)の場合の第2の電源電位Vdd2と第2の基準電位Vss2との電位差、つまり、後述の実施の形態7~9で用いるレベルシフト回路の出力信号VOUTの振幅を示す。
 図8中の具体的な数値例を用いて説明すると、閾値制御機能付き可変電圧源12は、制御端子Tcontからの閾値制御信号Contによって、所定の電位がVH(1)=5Vに設定されている場合は、第2の電源電位Vdd2が所定の電位VH(1)=5Vより低いときには第1の基準電位Vss1=0Vと同等の電位を第2の基準電位Vss2として第2の基準端子Tvss2に出力し、第2の電源電位Vdd2が所定の電位VH(1)=5Vより高いときには第2の電源電位Vdd2に依存して第2の基準電位Vss2を1対1の比で変化させて(つまり、第2の電源電位Vdd2の変化分をそのまま第2の基準電位Vss2の変化分に反映させて)第2の基準端子Tvss2に出力する。これにより、第2の電源電位Vdd2が高くなった場合でも、第2の電源電位Vdd2と第2の基準電位Vss2との電位差であるVOUT(1)を、第1の基準電位Vss1と所定の電位VH(1)との電位差=5Vと同じ一定電圧に維持することができる。つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差は、第2の電源電位Vdd2の大きさによらず、所定の電位VH(1)=5Vを超えることがない。
 一方、閾値制御機能付き可変電圧源12は、制御端子Tcontからの閾値制御信号Contによって、所定の電位がVH(1)とは異なるVH(n)=6Vに設定されている場合は、第2の電源電位Vdd2が所定の電位VH(n)=6Vより低いときには第1の基準電位Vss1=0Vと同等の電位を第2の基準電位Vss2として第2の基準端子Tvss2に出力し、第2の電源電位Vdd2が所定の電位VH(n)=6Vより高いときには第2の電源電位Vdd2に依存して第2の基準電位Vss2を1対1の比で変化させて(つまり、第2の電源電位Vdd2の変化分をそのまま第2の基準電位Vss2の変化分に反映させて)第2の基準端子Tvss2に出力する。これにより、第2の電源電位Vdd2が高くなった場合でも、第2の電源電位Vdd2と第2の基準電位Vss2との電位差であるVOUT(n)を、第1の電源電位Vss1と所定の電位VH(n)との電位差=6Vと同じ一定電圧に維持することができる。つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差は、第2の電源電位Vdd2の大きさによらず、所定の電位VH(n)=6Vを超えることがない。
 以上のように、本実施の形態の半導体装置31をレベルシフト回路の可変電圧源に適用することで、レベルシフト回路を構成する素子の耐圧が確保された状態でレベルシフト回路を動作させることができるので、レベルシフト回路を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路が実現される。
 (実施の形態7)
 次に、本発明の実施の形態7について説明する。
 図9は、本発明に係る実施の形態7のレベルシフト回路24の構成を示す図である。
 図9において、図1、図7と同じ要素、端子及び接続は実施の形態3及び実施の形態6と同じであるため、説明を省略する。
 実施の形態7のレベルシフト回路24は、レベルシフタ1と閾値制御機能付き可変電圧源12を備え、第1の電源電位Vdd1と第1の基準電位Vss1との電位差に対応する振幅を有する入力信号VINを入力とし、その入力信号VINを、入力信号VINとは異なる振幅、つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差に対応する振幅を有する出力信号VOUTにレベルシフトして出力端子Tvoutから出力するレベルシフト回路である。
 閾値制御機能付き可変電圧源12は、実施の形態6における閾値制御機能付き可変電圧源12と同一であり、第2の電源電位Vdd2と制御端子Tcontから入力される閾値制御信号Contとに依存して、出力となる第2の基準電位Vss2を変化させ第2の基準端子Tvss2に出力する。
 以上のように構成された実施の形態7のレベルシフト回路24の動作を図8を用いて詳細に説明する。
 図8において、所定の電位VH(n)は、所定の電位VH(1)とは異なる、少なくとも1つ以上の所定の電位(n)を示す。つまり、閾値制御機能付き可変電圧源12では、制御端子Tcontから入力される閾値制御信号Contにより、所定の電位であるVH(1)と少なくとも1つ以上の所定の電位VH(n)とが切り替えられる。つまり、閾値制御機能付き可変電圧源12は、所定の電位が閾値制御信号Contにより変化するよう構成されている。
 図8中の具体的な数値例を用いて説明すると、閾値制御機能付き可変電圧源12は、制御端子Tcontからの閾値制御信号Contによって、所定の電位がVH(1)=5Vに設定されている場合は、第2の電源電位Vdd2が所定の電位VH(1)=5Vより低いときには第1の基準電位Vss1=0Vと同等の電位を第2の基準電位Vss2として第2の基準端子Tvss2に出力し、第2の電源電位Vdd2が所定の電位VH(1)=5Vより高いときには第2の電源電位Vdd2に依存して第2の基準電位Vss2を1対1の比で変化させて(つまり、第2の電源電位Vdd2の変化分をそのまま第2の基準電位Vss2の変化分に反映させて)第2の基準端子Tvss2に出力する。これにより、第2の電源電位Vdd2が高くなった場合でも、第2の電源電位Vdd2と第2の基準電位Vss2との電位差VOUT(1)、言い換えると、出力端子Tvoutから出力される信号VOUTの振幅であるVOUT(1)を、第1の基準電位Vss1と所定の電位VH(1)との電位差=5Vと同じ一定電圧に維持することができる。つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差は、第2の電源電位Vdd2の大きさによらず、所定の電位VH(1)=5Vを超えることがない。
 一方、閾値制御機能付き可変電圧源12は、制御端子Tcontからの閾値制御信号Contによって、所定の電位がVH(1)とは異なるVH(n)=6Vに設定されている場合は、第2の電源電位Vdd2が所定の電位VH(n)=6Vより低いときには第1の基準電位Vss1=0Vと同等の電位を第2の基準電位Vss2として第2の基準端子Tvss2に出力し、第2の電源電位Vdd2が所定の電位VH(n)=6Vより高いときには第2の電源電位Vdd2に依存して第2の基準電位Vss2を1対1の比で変化させて(つまり、第2の電源電位Vdd2の変化分をそのまま第2の基準電位Vss2の変化分に反映させて)第2の基準端子Tvss2に出力する。これにより、第2の電源電位Vdd2が高くなった場合でも、第2の電源電位Vdd2と第2の基準電位Vss2との電位差VOUT(n)、言い換えると、出力端子Tvoutから出力される信号VOUTの振幅であるVOUT(n)を、第1の基準電位Vss1と所定の電位VH(n)との電位差=6Vと同じ一定電圧に維持することができる。つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差は、第2の電源電位Vdd2の大きさによらず、所定の電位VH(n)=6Vを超えることがない。
 ここで、所定の電位VH(1)及び所定の電位VH(n)が、レベルシフト回路24を構成している素子の耐圧が確保された値であるので、レベルシフト回路24を構成する素子の耐圧が確保された状態でレベルシフト回路24を動作させることができる。
 例えば、レベルシフタ1を構成する素子の耐圧が、上記表2に示す耐圧であった場合、所定の電位VH(1)=5V及び所定の電位VH(n)=6Vは素子の耐圧値=6.5Vよりも低い電位に設定されており、レベルシフト回路24を構成する素子の耐圧が確保された状態でレベルシフト回路24を動作させることができる。
 また、制御端子Tcontから入力される閾値制御信号Contによって所定の電位がVH(1)~VH(n)に切り替えられることは、すなわち出力端子Tvoutから出力される信号VOUTの振幅を切り替えられることを意味する。
 以上のように、本実施の形態におけるレベルシフト回路24により、レベルシフト回路24を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路24、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路24が実現される。
 (実施の形態8)
 次に、本発明の実施の形態8について説明する。
 図10は、本発明に係る実施の形態8のレベルシフト回路25の構成を示す図である。
 図10において、図5、図9と同じ要素、素子、端子及び接続は実施の形態4、実施の形態7と同じであるため、説明を省略する。
 図10において、符号13は抵抗、符号14及び符号15スイッチはである。
 実施の形態8のレベルシフト回路25は、レベルシフタ1と閾値制御機能付き可変電圧源12aを備え、第1の電源電位Vdd1と第1の基準電位Vss1との電位差に対応する振幅を有する入力信号VINを入力とし、その入力信号VINを、入力信号VINの振幅とは異なる振幅、つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差に対応する振幅を有する出力信号VOUTにレベルシフトして出力端子Tvoutから出力するレベルシフト回路である。
 閾値制御機能付き可変電圧源12aでは、第2の電源電位Vdd2と第1の基準電位Vss1との間に第1のスイッチ14と第1の抵抗5及び電流源4とが直列に接続され、抵抗5及び電流源4が互いに接続されたノードと、第2の電源電位Vdd2との間に、スイッチ14と、抵抗5とは異なる、第nのスイッチであるスイッチ15と第nの抵抗である抵抗13とが直列に接続された1式が、少なくとも1つ以上、接続される。抵抗5と電流源4とが互いに接続されたノードは、演算増幅器3の非反転入力端子に接続され、演算増幅器3の反転入力端子は演算増幅器3の出力端子に接続され、演算増幅器3の出力端子は第2の基準端子Tvss2に接続されている。また、閾値制御信号Contが入力される制御端子Tcontは第1のスイッチ14と、第nのスイッチ15に接続され、これにより、入力される閾値制御信号Contによって、第1のスイッチ14と、第nのスイッチ15とが短絡又は開放動作する。
 制御端子Tcontから入力される閾値制御信号Contによって、第1のスイッチ14が短絡し、第nのスイッチ15が開放している場合、抵抗5での電圧降下により抵抗5の両端に生成される電位差を第1の基準電位Vss1を基準とした所定の電位1であるVH(1)とすると、その所定の電位VH(1)は、上記式1で示される値となる。さらに、抵抗5と電流源4とが互いに接続されたノードの電位が非反転入力端子に入力される演算増幅器3の出力端子からは、抵抗5と電流源4とが互いに接続されたノードの電位と同等の電位である第2の基準電位Vss2が出力される。よって、第2の基準電位Vss2は、第2の電源電位Vdd2に依存して、上記式2及び上記式3に示される値となる。
 一方、閾値制御信号Contによって、第1のスイッチ14が開放し、第nのスイッチ15が短絡している場合、第nの抵抗13での電圧降下により抵抗13の両端に生成される電位差を第1の基準電位Vss1を基準とした所定の電位(n)であるVH(n)とすると、その所定の電位VH(n)は、下記式7で示される値となり、その結果、第2の基準電位Vss2は、第2の電源電位Vdd2に依存して、下記式8及び下記式9に示される値となる。但し、nは2から始まる少なくとも1つ以上の個数の数値である。
 VH(n)=抵抗13×電流源4の出力電流(但し、n=2、3、・・・)・・・式7
 Vss2=Vss1(但し、Vdd2≦VH(n))・・・式8
 Vss2=Vdd2-VH(n)(但し、Vdd2>VH(n))・・・式9
 以上のように構成された実施の形態8のレベルシフト回路25の動作について下記表3及び図8の具体的な数値例を用いて説明する。
Figure JPOXMLDOC01-appb-T000003
 表3は図10に記載の抵抗5、抵抗13及び電流源4の出力電流の具体的な数値例を記載した表である。表3より、抵抗5は5kΩ、抵抗13は6kΩ、電流源4の出力電流は1mAである。
 閾値制御信号Contによって、スイッチ14が短絡し、スイッチ15が開放している場合、所定の電位VH(1)は、上記式1を用いて、具体的な数値を計算した上記式4に示されるように、5Vとなる。よって、所定の電位VH(1)=5Vより、第2の基準電位Vss2は、上記式2及び式3を用いて具体的な数値を計算した上記式5及び上記式6に示される値となる。
 一方、閾値制御信号によって、スイッチ14が開放し、スイッチ15が短絡している場合、所定の電位VH(n)は、上記式7を用いて、具体的な数値を計算した下記式10に示されるように、6Vとなる。よって、所定の電位VH(n)=6Vより、第2の基準電位Vss2は、上記式8及び上記式9を用いて具体的な数値を計算した下記式11及び下記式12に示される値となる。
 VH(n)=6kΩ×1mA=6V・・・式10
 Vss2=Vss1(但し、Vdd2≦6V)・・・式11
 Vss2=Vdd2-6V(但し、Vdd2>6V)・・・式12
 図8中の具体的な数値例を用いて説明すると、閾値制御機能付き可変電圧源12aにおいて、制御端子Tcontからの閾値制御信号Contによって、スイッチ14が短絡し、スイッチ15が開放している場合は、すなわち上記式4に示されるように、所定の電位VH1=5Vに設定されている場合である。このとき、閾値制御機能付き可変電圧源12aは、第2の電源電位Vdd2が所定の電位VH(1)=5Vより低い場合には、上記式5に示されるように、第1の基準電位Vss1=0Vと同等の電位を第2の基準電位Vss2として第2の基準端子Tvss2に出力し、第2の電源電位Vdd2が所定の電位VH(1)=5Vより高い場合には、上記式6に示されるように、第2の電源電位Vdd2に依存して第2の基準電位を変化させて第2の基準端子Tvss2に出力する。これにより、第2の電源電位Vdd2が高くなった場合でも、第2の電源電位Vdd2と第2の基準電位Vss2との電位差VOUT(1)、言い換えると、出力端子Tvoutから出力される信号VOUTの振幅であるVOUT(1)を、第1の基準電位Vss1と所定の電位VH(1)との電位差=5Vと同じ一定電圧に維持することができる。つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差は、第2の電源電位Vdd2の大きさによらず、所定の電位VH(1)=5Vを超えることがない。
 一方、制御端子Tcontからの閾値制御信号Contによって、スイッチ14が開放し、スイッチ15が短絡している場合は、すなわち上記式10に示されるように、所定の電位がVH(1)とは異なるVH(n)=6Vに設定されている場合である。このとき、閾値制御機能付き可変電圧源12aは、第2の電源電位Vdd2が所定の電位VH(n)=6Vより低い場合には、上記式11に示されるように、第1の基準電位Vss1=0Vと同等の電位を第2の基準電位Vss2として第2の基準端子Tvss2に出力し、第2の電源電位Vdd2が所定の電位VH(n)=6Vより高い場合には、上記式12に示されるように、第2の電源電位Vdd2に依存して第2の基準電位を変化させて第2の基準端子Tvss2に出力する。これにより、第2の電源電位Vdd2が高くなった場合でも、第2の電源電位Vdd2と第2の基準電位Vss2との電位差VOUT(n)、言い換えると、出力端子Tvoutから出力される信号VOUTの振幅であるVOUT(n)を、第1の基準電位Vss1と所定の電位VH(n)との電位差=6Vと同じ一定電圧に維持することができる。つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差は、第2の電源電位Vdd2の大きさによらず、所定の電位VH(n)=6Vを超えることがない。
 ここで、所定の電位VH(1)及び所定の電位VH(n)が、レベルシフト回路25を構成している素子の耐圧が確保された値であるので、レベルシフト回路25を構成する素子の耐圧が確保された状態でレベルシフト回路25を動作させることができる。
 例えば、レベルシフタ1を構成している素子の耐圧が、上記表2に示す耐圧であった場合、所定の電位VH(1)=5V及び所定の電位VH(n)=6Vは素子の耐圧値=6.5Vよりも低い電位に設定されており、レベルシフト回路25を構成する素子の耐圧が確保された状態でレベルシフト回路25を動作させることができる。
 また、制御端子Tcontから入力される閾値制御信号Contによって所定の電位がVH(1)~VH(n)に切り替えられることは、すなわち出力端子Tvoutから出力される信号VOUTの振幅を切り替えられることを意味する。
 以上のように、本実施の形態におけるレベルシフト回路25により、レベルシフト回路25を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路25、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路25が実現される。
 (実施の形態9)
 次に、本発明の実施の形態9について説明する。
 図11は、本発明に係る実施の形態9のレベルシフト回路26の構成を示す図である。
 図11において、図10と同じ要素、素子、端子及び接続は実施の形態8と同じであるため、説明を省略する。
 図11において、符号16は可変電流源である。
 実施の形態9のレベルシフト回路26は、レベルシフタ1と閾値制御機能付き可変電圧源12bを備え、第1の電源電位Vdd1と第1の基準電位Vss1との電位差に対応する振幅を有する入力信号VINを入力とし、その入力信号VINを、入力信号VINとは異なる振幅の第2の電源電位Vdd2と第2の基準電位Vss2との電位差に対応する振幅を有する出力信号VOUTにレベルシフトして出力端子Tvoutから出力するレベルシフト回路である。
 閾値制御機能付き可変電圧源12bでは、第2の電源電位Vdd2と第1の基準電位Vss1との間に抵抗5及び可変電流源16が直列に接続され、抵抗5と可変電流源16とが互いに接続されたノードは、演算増幅器3の非反転入力端子に接続され、演算増幅器3の反転入力端子は演算増幅器3の出力端子に接続され、演算増幅器3の出力端子は第2の基準電位Vss2と接続されている。また、閾値制御信号Contが入力される制御端子Tcontは可変電流源16に接続され、これにより、入力される閾値制御信号Contによって、可変電流源16は少なくとも2値以上の電流値を切り替えて出力できる。
 ここで、制御端子Tcontから入力される閾値制御信号Contによって可変電流源16の少なくとも2値以上の電流値を切り替えて出力される出力電流と抵抗5とに依存して定まる、抵抗5の両端に生成される電位差を、それぞれ、第1の基準電位Vss1を基準とした所定の電位(1)であるVH(1)及び所定の電位(n)であるVH(n)とすると、それら所定の電位VH(1)及び所定の電位VH(n)は、下記式13で示される値となる。但し、下記式13におけるnは2から始まる少なくとも2つ以上の個数の数値である。
 VH(1)、VH(n)=抵抗5×可変電流源16の出力電流(n=2、3、・・・)・・・式13
 抵抗5と可変電流源16とが互いに接続されたノードの電位が非反転入力端子に入力される演算増幅器3の出力端子からは、抵抗5と可変電流源16とが互いに接続されたノードの電位と同等の電位である第2の基準電位Vss2が出力される。よって、第2の基準電位Vss2は、第2の電源電位Vdd2に依存して、上記式2、上記式3、上記式8及び上記式9に示される値となる。
 以上のように構成された実施の形態9のレベルシフト回路26の動作について下記表4及び図8の具体的な数値例を用いて説明する。
Figure JPOXMLDOC01-appb-T000004
 表4は図11に記載の抵抗5及び可変電流源16の出力電流の具体的な数値例を記載した表である。表4より、抵抗5は5kΩ、可変電流源16の出力電流は1mAと1.2mAが閾値制御信号によって、切り替えて出力される。
 閾値制御信号Contによって、可変電流源16の出力電流が1mAの場合、所定の電位VH(1)は、上記式13を用いて、具体的な数値を計算した上記式4に示されるように、5Vとなる。よって、所定の電位VH(1)=5Vより、第2の基準電位Vss2は、具体的な数値を計算した上記式5及び上記式6に示される値となる。
 一方、閾値制御信号Contによって、可変電流源16の出力電流が1.2mAの場合、所定の電位VH(n)は、上記式13を用いて、具体的な数値を計算した下記式14に示されるように、6Vとなる。よって、所定の電位VH(n)=6Vより、第2の基準電位Vss2は、具体的な数値を計算した上記式11及び上記式12に示される値となる。
 VH(n)=5kΩ×1.2mA=6V・・・式14
 図8中の具体的な数値例を用いて説明すると、閾値制御機能付き可変電圧源12bにおいて、制御端子Tcontからの閾値制御信号Contによって、可変電流源16の出力電流が1mAの場合は、すなわち上記式4に示されるように、所定の電位VH(1)=5Vに設定されている場合である。このとき、閾値制御機能付き可変電圧源12bは、第2の電源電位Vdd2が所定の電位VH(1)=5Vより低い場合には、上記式5に示されるように、第1の基準電位Vss1=0Vと同等の電位を第2の基準電位Vss2として第2の基準端子Tvss2に出力し、第2の電源電位Vdd2が所定の電位VH(1)=5Vより高い場合には、上記式6に示されるように、第2の電源電位Vdd2に依存して第2の基準電位を変化させて第2の基準端子Tvss2に出力する。これにより、第2の電源電位Vdd2が高くなった場合でも、第2の電源電位Vdd2と第2の基準電位Vss2との電位差VOUT(1)、言い換えると、出力端子Tvoutから出力される信号VOUTの振幅であるVOUT(1)を、第1の基準電位Vss1と所定の電位VH(1)との電位差=5Vと同じ一定電圧に維持することができる。つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差は、第2の電源電位Vdd2の大きさによらず、所定の電位VH(1)=5Vを超えることがない。
 一方、制御端子Tcontからの閾値制御信号Contによって、可変電流源16の出力電流が1.2mAの場合は、すなわち上記式14に示されるように、所定の電位VH(n)=6Vに設定されている場合である。このとき、閾値制御機能付き可変電圧源12bは、第2の電源電位Vdd2が所定の電位VH(n)=6Vより低い場合には、上記式11に示されるように、第1の基準電位Vss1=0Vと同等の電位を第2の基準電位Vss2として第2の基準端子Tvss2に出力し、第2の電源電位Vdd2が所定の電位VH(n)=6Vより高い場合には、上記式12に示されるように、第2の電源電位Vdd2に依存して第2の基準電位を変化させて第2の基準端子Tvss2に出力する。これにより、第2の電源電位Vdd2が高くなった場合でも、第2の電源電位Vdd2と第2の基準電位Vss2との電位差VOUT(n)、言い換えると、出力端子Tvoutから出力される信号VOUTの振幅であるVOUT(n)を、第1の基準電位Vss1と所定の電位VH(n)との電位差=6Vと同じ一定電圧に維持することができる。つまり、第2の電源電位Vdd2と第2の基準電位Vss2との電位差は、第2の電源電位Vdd2の大きさによらず、所定の電位VH(n)=6Vを超えることがない。
 ここで、所定の電位VH(1)及び所定の電位VH(n)が、レベルシフト回路26を構成している素子の耐圧が確保された値であるので、レベルシフト回路26を構成する素子の耐圧が確保された状態でレベルシフト回路26を動作させることができる。
 例えば、レベルシフタ1を構成している素子の耐圧が、上記表2に示す耐圧であった場合、所定の電位VH(1)=5V及び所定の電位VH(n)=6Vは素子の耐圧値=6.5Vよりも低い電位に設定されており、レベルシフト回路26を構成する素子の耐圧が確保された状態でレベルシフト回路26を動作させることができる。
 また、制御端子Tcontから入力される閾値制御信号Contによって所定の電位がVH(1)~VH(n)に切り替えられることは、すなわち出力端子Tvoutから出力される信号VOUTの振幅を切り替えられることを意味する。
 以上のように、本実施の形態におけるレベルシフト回路26により、レベルシフト回路26を構成する素子のゲート酸化膜を厚く形成することなく、耐圧を超えない状態で駆動可能なレベルシフト回路26、つまり、小型、低価格、低電圧動作、高耐圧、高速動作が可能なレベルシフト回路26が実現される。
 以上、本発明に係るレベルシフト回路及びそれに用いられる半導体装置について、実施の形態1~9に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。
 たとえば、本発明の主旨を逸脱しない範囲で、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、各実施の形態における構成要素を任意に組み合わせて得られる形態も、本発明に含まれる。
 また、実施の形態6~9における閾値制御機能付き可変電圧源では、所定の電圧として、2つの電位VH(1)(=5V)及びVH(n)(=6V)に切り替えられたが、本発明は、このような個数及び値に限定されるものではない。所定の電圧として、例えば、3つの電位VH(1)(=4V)、VH(2)(=5V)、VH(3)(=6V)に切り替えられてもよい。これにより、3種類の振幅を有する出力信号を出力するレベルシフト回路が実現される。
 本発明は、レベルシフト回路及びそれに用いられる半導体装置として、例えば、低電圧電源側の信号を高電圧電源側へ伝達するレベルシフト回路であって、MOSトランジスタのゲート酸化膜を厚くすることなくレベルシフト回路の高耐圧化を実現するのに好適なレベルシフト回路及びそれに用いられる半導体装置として、特に、スイッチング・レギュレータ等に用いられ、小型、低価格、低電圧動作、高耐圧、動作周波数の向上を実現するレベルシフト回路及び半導体装置として有用である。
 1 レベルシフタ
 2、2a、2b 可変電圧源
 3 演算増幅器
 4 電流源
 5 抵抗
 6、7 インバータ
 8、9 NMOSトランジスタ
10、11 PMOSトランジスタ
12、12a、12b 閾値制御機能付き可変電圧源
13 抵抗
14、15 スイッチ
16 可変電流源
20~26 レベルシフト回路
30、31 半導体装置

Claims (12)

  1.  第1の基準電位に維持される第1の基準端子と、
     第2の基準電位を出力するための第2の基準端子と、
     第1の電源電位が印加される第1の電源端子と、
     第2の電源電位が印加される第2の電源端子と、
     前記第1の基準電位と前記第1の電源電位との電位差に対応する振幅を有する入力信号が入力される入力端子と、
     前記第2の基準電位と前記第2の電源電位との電位差に対応する振幅を有する出力信号を出力するための出力端子と、
     前記第1の基準端子、前記第1の電源端子、前記第2の基準端子、前記第2の電源端子、前記入力端子及び前記出力端子と接続されるとともに、前記入力信号を前記出力信号に変換して前記出力端子から出力するレベルシフタと、
     前記第1の基準端子、前記第2の基準端子及び前記第2の電源端子と接続されるとともに、前記第2の電源電位に依存して変化する前記第2の基準電位を生成して前記第2の基準端子に出力する可変電圧源と
     を備えるレベルシフト回路。
  2.  前記可変電圧源は、
     前記第2の電源電位が所定の電位より低い場合に前記第1の基準電位と同等の電位を前記第2の基準電位として前記第2の基準端子に出力し、前記第2の電源電位が前記所定の電位より高い場合に前記第2の電源電位に依存して前記第2の基準電位を変化させて前記第2の基準端子に出力する
     請求項1に記載のレベルシフト回路。
  3.  前記可変電圧源は、前記第2の電源電位が前記所定の電位より高い場合に、前記第2の基準電位と前記第2の電源電位との電位差が前記第1の基準電位と前記所定の電位との電位差と同じ一定電圧に維持されるように、前記第2の基準電位を前記第2の基準端子に出力する
     請求項2に記載のレベルシフト回路。
  4.  前記可変電圧源は、
     前記第2の電源端子と前記第1の基準端子との間に直列に接続された第1の抵抗及び電流源と、
     演算増幅器とを有し、
     前記演算増幅器の非反転入力端子は、前記第1の抵抗と前記電流源とが互いに接続されたノードに接続され、
     前記演算増幅器の反転入力端子は、前記演算増幅器の出力端子に接続され、
     前記演算増幅器の出力端子は、前記第2の基準端子と接続されている
     請求項1~3のいずれか1項に記載のレベルシフト回路。
  5.  前記レベルシフタは、
     前記第1の電源端子と前記第1の基準端子との間に接続された第1のインバータと、
     前記第2の電源端子と前記第2の基準端子との間に接続された第2のインバータと、
     前記第2の電源端子と前記第2の基準端子との間に直列に接続された第1のPMOSトランジスタ及び第1のNMOSトランジスタと、
     前記第2の電源端子と前記第2の基準端子との間に直列に接続された第2のPMOSトランジスタ及び第2のNMOSトランジスタとを有し、
     前記第1のNMOSトランジスタのゲートは、前記入力端子及び前記第1のインバータの入力端子に接続され、
     前記第1のNMOSトランジスタのドレインは、前記第1のPMOSトランジスタのドレイン、前記第2のPMOSトランジスタのゲート及び前記第2のインバータの入力端子に接続され、
     前記第2のNMOSトランジスタのゲートは、前記第1のインバータの出力端子に接続され、
     前記第2のNMOSトランジスタのドレインは、前記第2のPMOSトランジスタのドレイン及び前記第1のPMOSトランジスタのゲートに接続され、
     前記第2のインバータの出力端子は、前記レベルシフト回路の出力端子に接続されている
     請求項1~4のいずれか1項に記載のレベルシフト回路。
  6.  前記レベルシフト回路はさらに、閾値制御信号が入力される制御端子を備え、
     前記可変電圧源は、さらに前記制御端子と接続されるとともに、前記第2の電源電位が所定の電位より低い場合に第1の基準電位と同等の電位を前記第2の基準電位として前記第2の基準端子に出力し、前記第2の電源電位が前記所定の電位より高い場合に前記第2の電源電位に依存して前記第2の基準電位を変化させて前記第2の基準端子に出力し、前記所定の電位が前記閾値制御信号により変化するよう構成されている
     請求項1に記載のレベルシフト回路。
  7.  前記可変電圧源は、前記第2の電源電位が前記所定の電位より高い場合に、前記第2の基準電位と前記第2の電源電位との電位差が前記第1の基準電位と前記所定の電位との電位差と同じ一定電圧に維持されるように、前記第2の基準電位を前記第2の基準端子に出力する
     請求項6に記載のレベルシフト回路。
  8.  前記可変電圧源は、
     前記第2の電源端子と前記第1の基準端子との間に直列に接続された第1のスイッチ、第1の抵抗及び電流源と、
     前記第1の抵抗と前記電流源が互いに接続されたノードと、前記第2の電源端子との間に直列に接続された、少なくとも1組以上の第nのスイッチ及び第nの抵抗と、
     演算増幅器とを有し、
     前記演算増幅器の非反転入力端子は、前記第1の抵抗と前記電流源とが互いに接続されたノードに接続され、
     前記演算増幅器の反転入力端子は、前記演算増幅器の出力端子に接続され、
     前記演算増幅器の出力端子は、前記第2の基準端子と接続され、
     前記制御端子は、前記第1のスイッチ及び少なくとも1つ以上の前記第nのスイッチに接続され、
     前記第1のスイッチ及び少なくとも1つ以上の前記第nのスイッチは、入力される前記閾値制御信号によって、短絡又は開放動作する
     請求項6又は7に記載のレベルシフト回路。
  9.  前記可変電圧源は、
     前記第2の電源端子と前記第1の基準端子との間に直列に接続された第1の抵抗及び可変電流源と、
     演算増幅器とを有し、
     前記演算増幅器の非反転入力端子は、前記第1の抵抗と前記可変電流源とが互いに接続されたノードに接続され、
     前記演算増幅器の反転入力端子は、前記演算増幅器の出力端子に接続され、
     前記演算増幅器の出力端子は、前記第2の基準端子と接続され、
     前記制御端子は、前記可変電流源に接続され、
     前記可変電流源は、入力される前記閾値制御信号に依存して、出力する電流値を変化させる
     請求項6又は7に記載のレベルシフト回路。
  10.  レベルシフト回路に用いられる半導体装置であって、
     第1の基準電位に維持される第1の基準端子と、
     第2の基準電位を出力するための第2の基準端子と、
     電源電位が印加される電源端子と、
     前記第1の基準端子、前記第2の基準端子及び前記電源端子と接続されるとともに、前記電源電位に依存して変化する前記第2の基準電位を生成して前記第2の基準端子に出力する可変電圧源とを備え、
     前記可変電圧源は、
     前記電源電位が所定の電位より低い場合に前記第1の基準電位と同等の電位を前記第2の基準電位として前記第2の基準端子に出力し、前記電源電位が前記所定の電位より高い場合に前記電源電位に依存して前記第2の基準電位を変化させて前記第2の基準端子に出力する
     半導体装置。
  11.  前記可変電圧源は、前記第2の電源電位が前記所定の電位より高い場合に、前記第2の基準電位と前記第2の電源電位との電位差が前記第1の基準電位と前記所定の電位との電位差と同じ一定電圧に維持されるように、前記第2の基準電位を前記第2の基準端子に出力する
     請求項10に記載の半導体装置。
  12.  前記半導体装置はさらに、閾値制御信号が入力される制御端子を備え、
     前記可変電圧源は、前記所定の電位が前記閾値制御信号により変化するよう構成されている
     請求項10又は11に記載の半導体装置。
PCT/JP2012/001749 2011-03-30 2012-03-14 レベルシフト回路及び半導体装置 WO2012132281A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011076557 2011-03-30
JP2011-076557 2011-03-30

Publications (1)

Publication Number Publication Date
WO2012132281A1 true WO2012132281A1 (ja) 2012-10-04

Family

ID=46930073

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/001749 WO2012132281A1 (ja) 2011-03-30 2012-03-14 レベルシフト回路及び半導体装置

Country Status (1)

Country Link
WO (1) WO2012132281A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270691A (ja) * 1996-04-02 1997-10-14 Nippon Telegr & Teleph Corp <Ntt> 電源供給回路
JP2006237388A (ja) * 2005-02-25 2006-09-07 Matsushita Electric Ind Co Ltd 半導体集積回路及び半導体集積回路の制御方法及び信号伝送回路
JP2007306042A (ja) * 2006-05-08 2007-11-22 Sony Corp レベル変換回路及びこれを用いた入出力装置
JP2008205584A (ja) * 2007-02-16 2008-09-04 Sharp Corp 負電圧レベルシフタ回路、及び、不揮発性半導体記憶装置
JP2008263446A (ja) * 2007-04-12 2008-10-30 Matsushita Electric Ind Co Ltd 出力回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270691A (ja) * 1996-04-02 1997-10-14 Nippon Telegr & Teleph Corp <Ntt> 電源供給回路
JP2006237388A (ja) * 2005-02-25 2006-09-07 Matsushita Electric Ind Co Ltd 半導体集積回路及び半導体集積回路の制御方法及び信号伝送回路
JP2007306042A (ja) * 2006-05-08 2007-11-22 Sony Corp レベル変換回路及びこれを用いた入出力装置
JP2008205584A (ja) * 2007-02-16 2008-09-04 Sharp Corp 負電圧レベルシフタ回路、及び、不揮発性半導体記憶装置
JP2008263446A (ja) * 2007-04-12 2008-10-30 Matsushita Electric Ind Co Ltd 出力回路

Similar Documents

Publication Publication Date Title
JP5048081B2 (ja) バッファおよび表示装置
JP4768300B2 (ja) 電圧レベル変換回路及び半導体集積回路装置
KR101727752B1 (ko) 트랜스미션 게이트 및 반도체 장치
US7750687B2 (en) Circuit arrangement comprising a level shifter and method
US7400163B2 (en) Dead time control circuit capable of adjusting temperature characteristics of dead time
US20070176913A1 (en) Driver circuit usable for display panel
KR20120016594A (ko) 레벨 이동 회로 및 디스플레이 드라이버회로
US7728628B2 (en) Level shift circuit and method for the same
JP7416087B2 (ja) 比較回路、半導体装置
WO2003007477A1 (fr) Circuit convertisseur de niveau
US7501874B2 (en) Level shift circuit
US10972102B2 (en) Interface circuit
US8779829B2 (en) Level shift circuit
KR20040002722A (ko) 레벨 시프터, 반도체 집적 회로 및 정보 처리 시스템
CN108336991B (zh) 电平移位电路
JP4724575B2 (ja) レベル変換回路
WO2012132281A1 (ja) レベルシフト回路及び半導体装置
US20100085078A1 (en) Digital Logic Voltage Level Shifter
JP5598462B2 (ja) 信号送信回路
CN108206689B (zh) 电平转换驱动电路
JP4631399B2 (ja) 超音波診断装置
KR100738196B1 (ko) 소형 티에프티 구동 드라이버 아이시 제품의디지털-아날로그 컨버터
JP6408443B2 (ja) レベルシフト回路及びドライバ回路
JP2024030334A (ja) レベルシフト回路
JP4270124B2 (ja) インターフェース回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12763608

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12763608

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP