JPWO2009008066A1 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JPWO2009008066A1
JPWO2009008066A1 JP2009522458A JP2009522458A JPWO2009008066A1 JP WO2009008066 A1 JPWO2009008066 A1 JP WO2009008066A1 JP 2009522458 A JP2009522458 A JP 2009522458A JP 2009522458 A JP2009522458 A JP 2009522458A JP WO2009008066 A1 JPWO2009008066 A1 JP WO2009008066A1
Authority
JP
Japan
Prior art keywords
wiring board
insulating layer
conductor pattern
base substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009522458A
Other languages
English (en)
Other versions
JP5001368B2 (ja
Inventor
通昌 高橋
通昌 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JPWO2009008066A1 publication Critical patent/JPWO2009008066A1/ja
Application granted granted Critical
Publication of JP5001368B2 publication Critical patent/JP5001368B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

スルーホール内部の導通が高温の熱を持った場合でも、導体パターンどうしの接続の断裂を起こりにくくすることができる配線基板を提供する。本発明に係る配線基板(10)は、無機繊維に樹脂を含浸した基材から形成される絶縁層(161a)と、絶縁層(161a)を支えるベース基板(121)と、絶縁層(161a)の上に設けられた導体パターン(117a)とベース基板(121)の上に設けられた導体パターン(113a)とを電気的に接続するヴィア(114a)と、ベース基板(121)を貫通するスルーホール(111)と、を有する。スルーホール(111)は、孔径が10μm以上150μm以下である。

Description

本発明は、層間接続信頼性を向上させたリジッド配線基板とその製造方法に関する。
携帯電話等に使用される多数の電子部品が搭載された配線基板では、導体パターンどうしの接続の信頼性が求められる。
しかし、電子機器を長時間使用していると、電子機器内の電子部品が熱を持つことがある。そして、その電子部品の熱がスルーホール内に充填された樹脂に伝わると、スルーホール内に充填された樹脂が膨張し、スルーホールの上部と下部における絶縁層が押し上げられる。そうすると、スルーホールの上部若しくは下部に導体パターンが設けられている場合、絶縁層が押し上げられることにより、導体パターンが湾曲し、導体パターンどうしの接続が断裂するおそれがある。また、スルーホール内に充填された樹脂が膨張することで、スルーホール内のメッキが損壊し、スルーホールを介して接続される導体パターンどうしの接続が断裂するおそれもある。
そこで、導体パターン同士を接続するスルーホールの形状を、その中央部分で若干外側に湾曲形状に膨らませた技術が特許文献1に記載されている。
かかる技術は、スルーホール内部の樹脂が熱を持つことで膨張したとしても、スルーホールの中央部分に、外側に湾曲形状に膨らんだゆとり部分があるため、スルーホールの上部と下部における絶縁層が押し上げられることによる導体パターンの湾曲若しくは接続の断裂を防止することが可能となる。
しかし、かかる技術では、スルーホールの中央部分の径を一定程度以上に大きく設けなくてはならない。
そのため、スルーホールの中央部分近辺での配線構造の自由度がそれだけ抑制され、その結果微細な配線構造を設けることも困難となるおそれがある。
特願2005−199442号
本発明は、上記の問題点を解決するものである。すなわち、スルーホール内部の導通が高温の熱を持った場合でも、導体パターンどうしの接続の断裂を起こりにくくすることができる配線基板及びその配線基板の製造方法を提供することにある。
上記目的を達成するため、この発明の第1の観点に係る配線基板は、
無機繊維に樹脂を含浸した基材から形成される絶縁層と、
前記絶縁層を支えるベース基板と、
前記絶縁層の上に設けられた導体パターンと前記ベース基板の上に設けられた導体パターンとを電気的に接続するヴィアと、
前記ベース基板を貫通し、孔径が10μm以上150μm以下であるスルーホールと、を有するものである。
また、上記目的を達成するため、この発明の第2の観点に係る配線基板は、
無機繊維に樹脂を含浸した基材から形成される第1上層絶縁層と、
無機繊維に樹脂を含浸した基材から形成される第1下層絶縁層と、
前記第1上層絶縁層及び前記第1下層絶縁層を支えるベース基板と、
前記第1上層絶縁層の上に設けられた導体パターンと前記ベース基板の上に設けられた導体パターンとを電気的に接続するヴィアと、
前記第1下層絶縁層の下に設けられた導体パターンと前記ベース基板の下に設けられた導体パターンとを電気的に接続するヴィアと、
前記ベース基板を貫通し、孔径が10μm以上150μm以下であるスルーホールと、を有するものである。
また、上記目的を達成するため、この発明の第3の観点に係る配線基板の製造方法は、
表面に導体パターンが配置されるベース基板に、孔径が10μm以上150μm以下のスルーホールを設け、
無機繊維に樹脂を含浸した基材から形成され、表面に導体パターンが配置される絶縁層を、前記ベース基板に積層させ、
前記絶縁層の表面に設けられた導体パターンと前記ベース基板の表面に設けられた導体パターンとを電気的に接続するヴィアを、前記絶縁層に設ける、ものである。
また、上記目的を達成するため、この発明の第4の観点に係る配線基板の製造方法は、
表面に導体パターンが配置されるベース基板に、孔径が10μm以上150μm以下のスルーホールを設け、
無機繊維に樹脂を含浸した基材から形成され、表面に導体パターンが配置される第1上層絶縁層及び第1下層絶縁層を、前記ベース基板の上面と下面にそれぞれ積層させ、
前記第1上層絶縁層の上に設けられた導体パターンと前記ベース基板の上に設けられた導体パターンとを電気的に接続するヴィアを、前記第1上層絶縁層に設け、
前記第1下層絶縁層の下に設けられた導体パターンと前記ベース基板の下に設けられた導体パターンとを電気的に接続するヴィアを、前記第1下層絶縁層に設ける、ものである。
本発明によれば、電子機器を長時間使用することにより、スルーホール内部の導通が高温の熱を持ったとしても、導体パターンどうしの接続の断裂を起こりにくくすることができる。
本発明の一実施の形態に係る配線基板の側面図である。 本発明の一実施の形態に係る配線基板の平面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。
符号の説明
10 本発明に係る配線基板
111 スルーホール
112 導体パターン
113 導体パターン
114 ヴィア
115 接続パッド
116 電子チップ
117 導体パターン
121 ベース基板
122 銅箔
124 無電解銅メッキ
125 電解銅メッキ
126 マスクレジスト
131 プリプレグ
133 無電解銅メッキ
134 電解銅メッキ
135 マスクレジスト
161 絶縁層
171 プリプレグ
173 無電解銅メッキ
174 電解銅メッキ
175 マスクレジスト
(本発明の具体的一実施態様における配線基板の第1の実施の形態)
以下、図面を参照しながら本発明に係る配線基板の実施の形態について説明する。
図1A、1Bに示すように、本実施形態に係る配線基板10は、厚みが約2mm程度の直方体の形状をしており、配線基板10の上部実装面と下部実装面にはそれぞれ複数の電子チップ116が実装されている。
次に、上記全体構成を有する配線基板10の詳細な構成を図2を参照して説明する。配線基板10は、第1上層絶縁層161aとベース基板121と第1下層絶縁層161bとを積層した構造となっている。第1上層絶縁層161aと第1下層絶縁層161bとベース基板121とは、それぞれ同一の幅、長さ、を有する直方体形状である。
ベース基板121は、ガラスエポキシ樹脂等の硬度の高い物質から構成されている。ベース基板121の厚みは50〜100μm、望ましくは、100μm程度に構成される。第1上層絶縁層161a及び第1下層絶縁層161bもガラスエポキシ樹脂で形成されている。第1上層絶縁層161aと第1下層絶縁層161bの厚みは10μm〜20μm程度である。第1上層絶縁層161a、第1下層絶縁層161bは、無機繊維であるガラスクロスを一層含有する。ガラスクロスは、厚さが20μmであり、ガラスクロスを構成するガラス繊維の太さは5.0μmである。
第1上層絶縁層161aの上面、第1下層絶縁層161bの下面には、それぞれ、導体パターン117a、117bがそれぞれ形成されている。ベース基板121の上面には、導体パターン112a、113aが形成され、また、ベース基板121下面には、導体パターン112b、113bが形成されている。各導体パターン117a、117b、112a、112b、113a、113bは、この回路基板内の必要箇所同士を電気的に接続する。
ヴィア114aの上には接続パッド115aを介して電子チップ116aが設けられている。電子チップ116aと導体パターン113aとはヴィア114aを介して電気的に接続されている。ヴィア114aの内部はメッキ金属により充填されている。メッキ金属は銅である。なお、図4に示すように、ヴィア114a、114b内にエポキシ樹脂等の樹脂が充填されていてもよい。
ヴィア114a、114bのヴィア径は10μm以上50μm以下、より好適には、20μm以上40μm以下である。ヴィア径が50μmよりも大きくなると、微細な配線構造を実現するのに不向きとなるからである。またヴィア径が10μmよりも小さくなると、接続信頼性に不安が生じるからである。本実施形態においては、配線基板10におけるヴィア114a、114bの孔径は40μmである。
スルーホール111はベース基板121を貫通する。スルーホール111は、ベース基板121の上面の導体パターン112aとベース基板121の下面の導体パターン112bとを電気的に接続する。そのため、電子チップ116aは、導体パターン117a、ヴィア114a、導体パターン113a、導体パターン112a、スルーホール111、導体パターン112b、導体パターン113b、ヴィア114b、導体パターン117bを介して、電子チップ116bと電気的に接続されている。スルーホール111は内面が金属メッキされ導体パターン間を電気的に接続している。スルーホール111の内面をメッキする金属は銅である。メッキされたスルーホール111の内側にはエポキシ樹脂等の樹脂が充填されている。
スルーホール111の孔径は10μm以上150μm以下、より好適には、50μm以上100μm以下である。孔径が150μmより大きくなると、スルーホール内の樹脂の含有量が多くなり、スルーホール内部の導通が高温の熱を持った場合、スルーホール内部の樹脂が膨張し、スルーホールの上部と下部における絶縁層が押し上げられ、導体パターンどうしの接続が断裂するおそれがあるからである。また、孔径が10μmよりも小さくなると、微細な孔径を作成するのが困難となり、配線基板の製造効率が低下する可能性があるからであり、また、スルーホールによる導通の接続信頼性に不安が生じるからである。本実施形態においては、配線基板10におけるスルーホール111の孔径は150μmである。
スルーホール111のアスペクト比は2以上5以下、より好適には、3以上4以下である。アスペクト比が5よりも大きくなると、微細な孔径を作成するのが困難となり、配線基板の製造効率が低下する可能性があるからである。またアスペクト比が2よりも小さくなると、スルーホール内の樹脂の含有量が多くなり、スルーホール内部の導通が高温の熱を持った場合、スルーホール内部の樹脂が膨張し、スルーホールの上部と下部における絶縁層が押し上げられ、導体パターンどうしの接続が断裂するおそれがあるからである。
上記構成を有する配線基板10は、第1上層絶縁層161aの上に実装された電子チップ116aの電気信号を、第1下層絶縁層161の下に実装された電子チップ116bに伝達するなど、各種の信号処理を行うことができる。
また、スルーホールの孔径を10μm以上150μm以下とすることで、スルーホール内の樹脂の含有量を適量に抑制し、たとえスルーホール内部の導通が高温の熱を持ち、スルーホール内部の樹脂が膨張したとしても、スルーホールの上部と下部における絶縁層が押し上げられる力(図2の矢印151)を抑制し、導体パターンどうしの接続の断裂を起こりにくくすることができる。
そして、ベース基板121には、無機繊維に樹脂を含浸した基材から形成される絶縁層が積層される。この無機繊維に樹脂を含浸した基材から形成される絶縁層は、剛性を有し、強い形状保持力を有する。そのため、たとえスルーホール内部の導通が高温の熱を持ち、スルーホール内部の樹脂が膨張することで、スルーホールの上部と下部における絶縁層を押し上げられようとしても、絶縁層の強い形状保持力で、図2の矢印152に示すように、樹脂の膨張を抑制することができる。
さらに、第1上層絶縁層161aに設けられたヴィア114aは、導体パターン113aを介して、第1上層絶縁層161aとベース基板121とを物理的に結びつけている。このため、たとえスルーホール内部の導通が高温の熱を持ち、スルーホール内部の樹脂が膨張したとしても、絶縁層とベース基板とが物理的に結びつけられているので、スルーホールの上部と下部における絶縁層が押し上げられる力に対向できる。この効果は、あたかもヴィア114aが錨のように作用し、絶縁層161aをベース基板121に固定するので、投錨効果と名付けられる。なお、ヴィア径が10μmよりも小さくなると、絶縁層とベース基板とを物理的に結びつける力が弱くなり、投錨効果を得ることが困難となる。そのため、上述したように、ヴィアのヴィア径は10μm以上とするのが好ましい。
また、各絶縁層161a、161bにはガラスクロスが1層含有されていることで、絶縁層の厚みが増大するのを防止するとともに、配線基板に落下衝撃が加わったとしても絶縁層が落下衝撃を吸収できる。なぜならば、複数層のガラスクロスが絶縁層に配置されていると、絶縁層の厚みが増大してしまうし、また、絶縁層における樹脂含有率が低くなり、落下衝撃を吸収することが困難となるからである。
(本発明の具体的一実施態様における配線基板の製造方法)
以下に本発明に係る配線基板10を製造する方法を説明する。
まず、図3Aに示すように、両面銅張積層板を用意する。この両面銅張積層板は、両面に銅箔122が貼り付けられたベース基板121である。
次に、図3Bに示すように、両面銅張積層板に、矢印123で示すように、ドリル加工でスルーホールのための孔口開けを行う。孔径は10μm以上150μm以下の範囲で行う。本実施形態では、孔口開けは100μmである。なお、レーザにより孔口開けを行うことも可能である。レーザは、COレーザ加工装置から照射されるCOレーザを使用できる。COレーザ以外にもUVレーザやエキシマレーザを使用することも可能であるが、COレーザが加工速度が速くしかも安価に加工することができるため好適である。
次に、図3Cに示すように、孔口開けが行われた両面銅張積層板に対して無電解銅メッキ124を行う。無電解銅メッキを行う前には図3Bで開けられた開口に、無電解銅メッキの反応を促進するために白金触媒が付与される。無電解銅メッキは、EDTA150g/リットル、硫酸銅20g/リットル、HCHO30ml/リットル、NaOH40g/リットル、α,α’−ピピリジル80mg/リットル、ポリエチレングリコール0.1g/リットルからなる無電解銅メッキ水溶液に、孔口開けが行われた両面銅張積層板を浸漬して、全体に厚さ0.5μmの無電解銅メッキ膜124を形成する。無電解メッキ水溶液は60℃の温度である。浸漬時間は約30分である。
次に、図3Dに示すように、電解銅メッキを行うことにより、厚さ14μmの電解銅メッキ125を設ける。電解メッキ水溶液は、硫酸180g/リットル、硫酸銅80g/リットル、添加剤(アドテックジャパン製、カパラシドGL)1ml/リットルからなるものを用いた。電解メッキ条件は、電流密度が1A/dmで、電解銅メッキ時間は約30分である。
電解銅メッキがなされた後に、続いて、スルーホール内には樹脂材料が流し込まれる。樹脂材料には例えば溶剤タイプのエポキシ樹脂が用いられる。樹脂材料は加熱される。加熱は1時間にわたって実施される。加熱温度は例えば170℃に設定される。こうして樹脂材料は硬化する。スルーホールから溢れる樹脂材料はバフ研磨に基づき除去される。
次に、図3Eに示すように、マスクレジスト126を貼り付けする。マスクレジストは、例えば市販の日立化成ドライフィルムH9040を用いる。
次に、図3Fに示すように、矢印127で示される所定の場所について、マスクレジストを露光して、0.8%炭酸ナトリウムで現像処理を行う。
次に、図3Gに示すように、矢印128で示される所定の場所について塩化第二銅水溶液を用いたエッチングを行う。なお、エッチング液としては、塩化第二銅水溶液に限定されず、硫酸一過酸化水素、過硫酸アンモニウムや過硫酸ナトリウム、過硫酸カリウムなどの過硫酸塩水溶液、塩化第二鉄の水溶液等を使用することができる。
そして、図3Hに示すように、マスクレジストを5%水酸化カリウム水溶液で剥離除去する。
次に、図3Iに示すように、ガラスエポキシ樹脂からなるローフローのプレプリグ131を積層する。プレプリグ131には片面に銅箔が設けられている。プレプリグは、例えば市販の松下電工のR1551を用いる。プリプレグは、エポキシ樹脂を無機繊維であるガラスクロスに含侵させた後、予め樹脂を熱硬化させて、硬化度を進めておくことで作成する。プリプレグを作成する樹脂はローフロー特性を有することが望ましい。もっとも通常のフロー特性を有するものでも使用することができる。また、プリプレグは、無機繊維であるガラスクロスにエポキシ樹脂を含侵させる量を減らすことによっても作成できる。
プレプリグ131が積層されると、加圧プレスが行われる。加圧プレスは例えば水圧によるハイドロプレス装置を用いて、温度摂氏200度、圧力40kgf、加圧時間3時間の条件で行う。これにより、プリプレグから樹脂が漏出し、プリプレグとコア材料とを一体化する。なお、加圧プレスは、ハイドロプレスの代わりに、真空プレスを行うことができる。真空プレスを行うことで絶縁層を構成する樹脂に気泡が混入することを防止できる。真空プレスは例えば1時間にわたって実施される。加熱のピーク温度は例えば175℃に設定される。真空プレスの圧力は例えば3.90×10[Pa]に設定される。
次に、図3Jに矢印132で示すように、絶縁性樹脂であるガラスエポキシ樹脂に、ヴィアホール作成用の開口を設ける。この開口は、レーザ照射によって形成できる。例えばエポキシ樹脂の表面に保護フィルムであるPETフィルムを貼付し、そのPETフィルムの上方から炭酸ガスレーザ照射を行ない、PETフィルムを貫通して開口を形成する。PETフィルムは、厚みが10〜50μmであることが好ましい。そして、レーザ照射によって形成された開口の側面及び底面に残留する樹脂残滓を除去するために、デスミア処理を行う。このデスミア処理は、酸素プラズマ放電処理、コロナ放電処理、紫外線レーザ処理またはエキシマレーザ処理等によって行なう。レーザ照射により形成された開口には導電性物質が充填されて、充填ヴィアホールが形成される。導電性物質としては、導電性ペーストや電解メッキ処理によって形成される金属メッキが好適である。例えばヴィアは銅メッキなどにより導体で充填される。充填ヴィアホールの作成工程をシンプルにして、製造コストを低減させ、歩留まりを向上させるためには、導電性ペーストの充填が好ましい。例えば導電性ペースト(例えば、導電粒子入り熱硬化樹脂)をスクリーン印刷などで印刷し、これをヴィア内に充填し、硬化させることも可能である。ヴィアの内部を同一の導電性ペースト材料で充填することで、ヴィアの熱応力がかかった際の接続信頼性を向上させることができる。一方、接続信頼性の点では電解メッキ処理によって形成される金属メッキが好ましい。特に電解銅メッキが好適である。
次に、図3Kに示すように、厚さ0.3μm〜3.0μmの無電解銅メッキ133が行われる。無電解銅メッキは34℃の温度で45分間行われる。
そして、図3Lに示すように、電解銅メッキ134が行われる。電解メッキ液としては、硫酸 2.24 モル/リットル、硫酸銅 0.26 モル/リットル、添加剤 19.5 ml/リットル、レベリング剤 50 mg/リットル、光沢剤 50 mg/リットルのものを使用した。電解メッキ条件は、電流密度が1A/dmで、電解メッキ時間は約70分である。温度は22℃程度である。
次に、図3Mに示すように、マスクレジスト135が貼り付けられる。マスクレジストは、例えば市販の日立化成ドライフィルムH9040を用いる。
次に、図3Nに示すように、矢印136で示される所定の場所について、マスクレジストを露光して、0.8%炭酸ナトリウムで現像処理を行う。
次に、図3Oに示すように、矢印137で示される所定の場所について塩化第二銅水溶液を用いたエッチングを行う。
そして、図3Pに示すように、マスクレジストを5%水酸化カリウム水溶液で剥離除去する。
最後に、図3Qに示すように、ヴィアの上に接続パッド115を介して電子チップ116が実装される。
(本発明の具体的一実施態様における配線基板の第2の実施の形態)
図5に示される第2の実施の形態に係る配線基板10は、第1の実施の形態に係る配線基板と異なり、第1下層絶縁層が設けられていない。その他の構成は第1の実施の形態に係る配線基板と共通する。
第2の実施の形態に係る配線基板10は、ベース基板121の下方向に導体パターンを設ける必要がない場合に用いられる。この配線基板10はベース基板121の下に絶縁層が設けられていない分だけ、配線基板全体の厚みを薄く形成することが可能である。そのため、例えば、極薄型の携帯電話等に使用することも可能である。
この第2の実施の形態に係る配線基板10を製造する方法は、図3A〜図3Qにおいて、ベース基板の下方向に絶縁層を積層する工程を除けば、残りは共通である。
(本発明の具体的一実施態様における配線基板の第3の実施の形態)
図6に示される第3の実施の形態に係る配線基板10は、第1の実施の形態に係る配線基板と異なり、第1上層絶縁層161aの上に第2上層絶縁層161cが積層され、第1下層絶縁層161bの下に第2下層絶縁層161dが積層されている。第2上層絶縁層161cと第2下層絶縁層161dはガラスエポキシ樹脂で形成されている。第2上層絶縁層161cと第2下層絶縁層161dの厚みは10μm〜20μm程度である。第2上層絶縁層161c、第2下層絶縁層161dは、無機繊維であるガラスクロスを一層含有する。ガラスクロスは、厚さが20μmであり、ガラスクロスを構成するガラス繊維の太さは5.0μmである。
第2上層絶縁層161cの上面、第2下層絶縁層161dの下面には、それぞれ、導体パターン117c、117dがそれぞれ形成されている。
第2上層絶縁層161cにはヴィア114cが設けられ、第2下層絶縁層161dにはヴィア114dが設けられている。ヴィア114cの上には接続パッド115cを介して電子チップ116cが設けられている。導体パターン117cと導体パターン113aとはスタックドヴィア114a、114cを介して電気的に接続されている。また、導体パターン117dと導体パターン113bとはスタックドヴィア114b、114dを介して電気的に接続されている。
スタックドヴィア114a、114c、スタックドヴィア114b、114dは、配線長を短くすることで、大電力が必要な電子部品の実装に適した配線基板を提供することができる。
ヴィア114c、ヴィア114dの内部はメッキ金属により充填されている。メッキ金属は銅である。ヴィア114c、114dのヴィア径は10μm以上50μm以下、より好適には、20μm以上40μm以下である。
この第3の実施の形態に係る配線基板10を製造する方法は、図3A〜図3Qまでは、第1の実施の形態に係る配線基板の製造方法と共通である。
そして、図3Qから引き続き、図7Aで示されるように、ガラスエポキシ樹脂からなるローフローのプレプリグ171を積層する。プレプリグ171には片面に銅箔が設けられている。プレプリグは、例えば市販の松下電工のR1551を用いる。そして、プレプリグ171が積層されると、加圧プレスが行われる。
次に、図7Bに矢印172で示すように、絶縁性樹脂であるガラスエポキシ樹脂に、ヴィアホール作成用の開口を設ける。この開口は、レーザ照射によって形成できる。
次に、図7Cに示すように、厚さ0.3μm〜3.0μmの無電解銅メッキ173が行われる。
次に、図7Dに示すように、電解銅メッキ174が行われる。
次に、図7Eに示すように、マスクレジスト175が貼り付けられる。
次に、図7Fに示すように、矢印176で示される所定の場所について、マスクレジストを露光し、現像処理を行う。
次に、図7Gに示すように、矢印177で示される所定の場所についてエッチングを行う。
そして、図7Hに示すように、マスクレジストを剥離除去する。
最後に、図7Iに示すように、ヴィアの上に接続パッド115を介して電子チップ116が実装される。
(本発明におけるその他の実施の形態)
また、第1の実施の形態では、絶縁層をガラスエポキシ樹脂で構成した。もっともこれに限定されない。ガラスクロスに樹脂を含浸した基材としては、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材等も使用することができる。
また、ガラスエポキシ樹脂を用いる場合でも、エポキシ樹脂としては、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、アラルキル型エポキシ樹脂、ビフェノール型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂などを使用できる。
また、第1の実施の形態では、ガラスクロスは、厚さが20μmであり、ガラスクロスを構成するガラス繊維の太さは5.0μmとした。もっともこれに限定されない。ガラスクロスは、厚さが30μm以下であり、それを構成するガラス繊維の太さが、1.5〜7.0μmの範囲で選択することができる。なぜならば、ガラスクロスの厚みが30μmを越えると、絶縁層の厚みが増大しすぎるからであり、また、ガラス繊維の太さが1.5μm未満であると、絶縁層の強度が不足し、一方、7.0μmを越えると絶縁層が衝撃強度を緩和することが困難となるからである。
また、第1の実施の形態では、絶縁層に含有される無機繊維としてガラスクロスを用いた。もっともこれに限定されない。無機繊維としては、例えばアルミナ繊維、炭素繊維(カーボンファイバー)、炭化ケイ素繊維、窒化ケイ素繊維等を用いることも可能である。
また、第1の実施の形態では、ベース基板121はガラスエポキシ樹脂で形成された。もっともこれに限定されず、ベース基板121は、ポリカーボネート、変性ポリフェニレンエーテル、ポリフェニレンオキサイド、ポリブチレンテレフタレート、ポリアクリレート、ポリスルホン、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、テトラフルオロエチレン、ビスマレイミド、ポリサルホン、ポリエーテルサルホン、ポリフェニルサルホン、ポリフタルアミド、ポリアミドイミド、ポリケトン、ポリアセタール等からなる樹脂を用いることが可能である。
本発明は、電子部品を実装可能な配線基板、具体的には小型電子機器に電子部品を実装可能な配線基板として用いることが可能である。

Claims (35)

  1. 無機繊維に樹脂を含浸した基材から形成される絶縁層(161)と、
    前記絶縁層(161)を支えるベース基板(121)と、
    前記絶縁層(161)の上に設けられた導体パターン(117)と前記ベース基板(121)の上に設けられた導体パターン(113)とを電気的に接続するヴィア(114)と、
    前記ベース基板(121)を貫通し、孔径が10μm以上150μm以下であるスルーホール(111)と、
    を有する、配線基板(10)。
  2. 前記ヴィア(114)は、メッキ金属で充填されている、
    ことを特徴とする請求項1記載の配線基板(10)。
  3. 前記ヴィア(114)は、樹脂で充填されている、
    ことを特徴とする請求項1記載の配線基板(10)。
  4. 前記ヴィア(114)のヴィア径が10μm以上50μm以下である、
    ことを特徴とする請求項1記載の配線基板(10)。
  5. 前記スルーホール(111)のアスペクト比が2以上5以下である、
    ことを特徴とする請求項1記載の配線基板(10)。
  6. 前記無機繊維はガラスクロスである、
    ことを特徴とする請求項1記載の配線基板(10)。
  7. 前記絶縁層(161)の含有するガラスクロスは一層である、
    ことを特徴とする請求項6記載の配線基板(10)。
  8. 前記スルーホール(111)は、前記ベース基板(121)の上に設けられた導体パターン(112a)と前記ベース基板(121)の下に設けられた導体パターン(112b)とを電気的に接続する、
    ことを特徴とする請求項1記載の配線基板(10)。
  9. 前記スルーホール(111)内は、樹脂が充填されている、
    ことを特徴とする請求項1記載の配線基板(10)。
  10. 前記ベース基板(121)は、ガラスエポキシ樹脂を含有する樹脂から形成されている、
    ことを特徴とする請求項1記載の配線基板(10)。
  11. 無機繊維に樹脂を含浸した基材から形成される第1上層絶縁層(161a)と、
    無機繊維に樹脂を含浸した基材から形成される第1下層絶縁層(161b)と、
    前記第1上層絶縁層(161a)及び前記第1下層絶縁層(161b)を支えるベース基板(121)と、
    前記第1上層絶縁層(161a)の上に設けられた導体パターン(117a)と前記ベース基板(121)の上に設けられた導体パターン(113a)とを電気的に接続するヴィア(114a)と、
    前記第1下層絶縁層(161b)の下に設けられた導体パターン(117b)と前記ベース基板(121)の下に設けられた導体パターン(113b)とを電気的に接続するヴィア(114b)と、
    前記ベース基板(121)を貫通し、孔径が10μm以上150μm以下であるスルーホール(111)と、
    を有する、配線基板(10)。
  12. 前記ヴィア(114a、114b)は、メッキ金属で充填されている、
    ことを特徴とする請求項11記載の配線基板(10)。
  13. 前記ヴィア(114a、114b)のヴィア径が10μm以上50μm以下である、
    ことを特徴とする請求項11記載の配線基板(10)。
  14. 前記スルーホール(111)のアスペクト比が2以上5以下である、
    ことを特徴とする請求項11記載の配線基板(10)。
  15. 前記無機繊維はガラスクロスである、
    ことを特徴とする請求項11記載の配線基板(10)。
  16. 前記第1上層絶縁層(161a)及び前記第1下層絶縁層(161b)の含有するガラスクロスは一層である、
    ことを特徴とする請求項15記載の配線基板(10)。
  17. 前記第1上層絶縁層(161a)の上に積層された第2上層絶縁層(161c)と、
    前記第1下層絶縁層(161b)の下に積層された第2下層絶縁層(161d)と、
    前記第2上層絶縁層(161c)に設けられたヴィア(114c)と、
    前記第2下層絶縁層(161d)に設けられたヴィア(114d)と、
    を有することを特徴とする請求項11記載の配線基板(10)。
  18. 前記第2上層絶縁層(161c)の上に設けられた導体パターン(117c)と前記ベース基板(121)の上に設けられた導体パターン(113a)とがスタックドヴィア(114a、114c)により接続されており、
    前記第2下層絶縁層(161d)の下に設けられた導体パターン(117d)と前記ベース基板(121)の下に設けられた導体パターン(113b)とがスタックドヴィア(114b、114d)により接続されている、
    ことを特徴とする請求項17記載の配線基板(10)。
  19. 表面に導体パターン(113)が配置されるベース基板(121)に、孔径が10μm以上150μm以下のスルーホール(111)を設け、
    無機繊維に樹脂を含浸した基材から形成され、表面に導体パターン(117)が配置される絶縁層(161)を、前記ベース基板(121)に積層させ、
    前記絶縁層(161)の表面に設けられた導体パターン(117)と前記ベース基板(121)の表面に設けられた導体パターン(113)とを電気的に接続するヴィア(114)を、前記絶縁層(161)に設ける、
    ことを特徴とする配線基板の製造方法。
  20. 前記ヴィア(114)は、メッキ金属で充填される、
    ことを特徴とする請求項19記載の配線基板の製造方法。
  21. 前記ヴィア(114)は、樹脂で充填される、
    ことを特徴とする請求項19記載の配線基板の製造方法。
  22. 前記ヴィア(114)のヴィア径が10μm以上50μm以下である、
    ことを特徴とする請求項19記載の配線基板の製造方法。
  23. 前記スルーホール(111)のアスペクト比が2以上5以下である、
    ことを特徴とする請求項19記載の配線基板の製造方法。
  24. 前記無機繊維はガラスクロスである、
    ことを特徴とする請求項19記載の配線基板の製造方法。
  25. 前記絶縁層(161)の含有するガラスクロスは一層である、
    ことを特徴とする請求項24記載の配線基板の製造方法。
  26. 前記スルーホール(111)は、前記ベース基板(121)の上に設けられた導体パターン(112a)と前記ベース基板(121)の下に設けられた導体パターン(112b)とを電気的に接続する、
    ことを特徴とする請求項19記載の配線基板の製造方法。
  27. 前記スルーホール(111)内は、樹脂が充填されている、
    ことを特徴とする請求項19記載の配線基板の製造方法。
  28. 前記ベース基板(121)は、ガラスエポキシ樹脂を含有する樹脂から形成されている、
    ことを特徴とする請求項19記載の配線基板の製造方法。
  29. 表面に導体パターン(113)が配置されるベース基板(121)に、孔径が10μm以上150μm以下のスルーホール(111)を設け、
    無機繊維に樹脂を含浸した基材から形成され、表面に導体パターン(117a、117b)が配置される第1上層絶縁層(161a)及び第1下層絶縁層(161b)を、前記ベース基板(121)の上面と下面にそれぞれ積層させ、
    前記第1上層絶縁層(161a)の上に設けられた導体パターン(117a)と前記ベース基板(121)の上に設けられた導体パターン(113a)とを電気的に接続するヴィア(114a)を、前記第1上層絶縁層(161a)に設け、
    前記第1下層絶縁層(161b)の下に設けられた導体パターン(117b)と前記ベース基板(121)の下に設けられた導体パターン(113b)とを電気的に接続するヴィア(114b)を、前記第1下層絶縁層(161b)に設ける、
    ことを特徴とする配線基板の製造方法。
  30. 前記ヴィア(114a、114b)は、メッキ金属で充填されている、
    ことを特徴とする請求項29記載の配線基板の製造方法。
  31. 前記ヴィア(114a、114b)のヴィア径が10μm以上50μm以下である、
    ことを特徴とする請求項29記載の配線基板の製造方法。
  32. 前記スルーホール(111)のアスペクト比が2以上5以下である、
    ことを特徴とする請求項29記載の配線基板の製造方法。
  33. 前記無機繊維はガラスクロスである、
    ことを特徴とする請求項29記載の配線基板の製造方法。
  34. 前記第1上層絶縁層(161a)及び前記第1下層絶縁層(161b)の含有するガラスクロスは一層である、
    ことを特徴とする請求項33記載の配線基板の製造方法。
  35. 前記第1上層絶縁層(161a)の上に、第2上層絶縁層(161c)を積層し、
    前記第1下層絶縁層(161b)の下に、第2下層絶縁層(161d)を積層し、
    前記第2上層絶縁層(161c)にヴィア(114c)を設け、
    前記第2下層絶縁層(161d)にヴィア(114d)を設ける、
    ことを特徴とする請求項29記載の配線基板の製造方法。
JP2009522458A 2007-07-10 2007-07-10 配線基板及びその製造方法 Active JP5001368B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/063755 WO2009008066A1 (ja) 2007-07-10 2007-07-10 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009008066A1 true JPWO2009008066A1 (ja) 2010-09-02
JP5001368B2 JP5001368B2 (ja) 2012-08-15

Family

ID=40228263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009522458A Active JP5001368B2 (ja) 2007-07-10 2007-07-10 配線基板及びその製造方法

Country Status (4)

Country Link
EP (1) EP2170028A4 (ja)
JP (1) JP5001368B2 (ja)
CN (1) CN101690433B (ja)
WO (1) WO2009008066A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109082944A (zh) * 2018-09-30 2018-12-25 深圳昊天龙邦复合材料有限公司 新型芳纶纸基覆铜板及其制备方法
JP7430494B2 (ja) * 2019-06-13 2024-02-13 リンクステック株式会社 多層配線板用の接続穴形成方法及びこれを用いた多層配線板の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04309284A (ja) * 1991-04-05 1992-10-30 Kanegafuchi Chem Ind Co Ltd ガラスクロス強化電気用積層板の製造方法
JPH05129779A (ja) * 1991-11-05 1993-05-25 Hitachi Chem Co Ltd 多層プリント配線板用金属箔張り積層板
JPH07314607A (ja) * 1994-05-25 1995-12-05 Matsushita Electric Works Ltd 積層板
JPH10303556A (ja) * 1997-04-28 1998-11-13 Matsushita Electric Works Ltd プリント配線板の製造方法
JP2000349418A (ja) * 1999-06-04 2000-12-15 Nippon Avionics Co Ltd プリント配線板の製造方法
JP2002246760A (ja) * 2001-02-13 2002-08-30 Fujitsu Ltd 多層プリント配線板およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
US6207595B1 (en) * 1998-03-02 2001-03-27 International Business Machines Corporation Laminate and method of manufacture thereof
JP3629149B2 (ja) * 1998-07-30 2005-03-16 日本特殊陶業株式会社 多層配線基板
KR20010088796A (ko) * 1998-09-03 2001-09-28 엔도 마사루 다층프린트배선판 및 그 제조방법
MY144503A (en) * 1998-09-14 2011-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
JP2001257474A (ja) * 2000-03-10 2001-09-21 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2002151815A (ja) * 2000-11-07 2002-05-24 Ngk Spark Plug Co Ltd スルーホール用充填材並びにそれを用いたプリント配線板及びその製造方法
JP4034046B2 (ja) * 2001-06-07 2008-01-16 日本碍子株式会社 高精度な貫通孔を有する多層板、及び、回路基板
JP2003069229A (ja) * 2001-08-27 2003-03-07 Ngk Spark Plug Co Ltd 多層プリント配線板
JP2003124632A (ja) * 2001-10-16 2003-04-25 Nec Toppan Circuit Solutions Inc 多層プリント配線板及びその製造方法
KR100467825B1 (ko) * 2002-12-12 2005-01-25 삼성전기주식회사 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
TWI310670B (en) * 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
JP2005199442A (ja) 2004-01-13 2005-07-28 Mitsubishi Pencil Co Ltd 筆記具のクリップ固定構造
US7449381B2 (en) * 2005-07-05 2008-11-11 Endicott Interconect Technologies, Inc. Method of making a capacitive substrate for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04309284A (ja) * 1991-04-05 1992-10-30 Kanegafuchi Chem Ind Co Ltd ガラスクロス強化電気用積層板の製造方法
JPH05129779A (ja) * 1991-11-05 1993-05-25 Hitachi Chem Co Ltd 多層プリント配線板用金属箔張り積層板
JPH07314607A (ja) * 1994-05-25 1995-12-05 Matsushita Electric Works Ltd 積層板
JPH10303556A (ja) * 1997-04-28 1998-11-13 Matsushita Electric Works Ltd プリント配線板の製造方法
JP2000349418A (ja) * 1999-06-04 2000-12-15 Nippon Avionics Co Ltd プリント配線板の製造方法
JP2002246760A (ja) * 2001-02-13 2002-08-30 Fujitsu Ltd 多層プリント配線板およびその製造方法

Also Published As

Publication number Publication date
EP2170028A1 (en) 2010-03-31
CN101690433A (zh) 2010-03-31
EP2170028A4 (en) 2011-07-20
WO2009008066A1 (ja) 2009-01-15
JP5001368B2 (ja) 2012-08-15
CN101690433B (zh) 2013-10-02

Similar Documents

Publication Publication Date Title
TW507508B (en) Wiring board and its manufacturing method
JPWO2009101723A1 (ja) 電子部品内蔵基板の製造方法
CN101002511A (zh) 刚挠性电路板及其制造方法
JP2009260204A (ja) プリント基板およびその製造方法
TW200810657A (en) Method for manufacturing multilayer printed wiring board
CN101409986A (zh) 芯衬底及其制造方法
US8513539B2 (en) Wiring board and method of manufacturing the same
JP5001368B2 (ja) 配線基板及びその製造方法
JP2006156432A (ja) 多層プリント配線板の製造方法
KR20120040892A (ko) 인쇄회로기판 및 그의 제조 방법
JP5485299B2 (ja) 多層プリント配線板の製造方法
US20110135883A1 (en) Method of manufacturing a substrate for a microelectronic device, and substrate formed thereby
JP4353873B2 (ja) プリント配線板
JP6107021B2 (ja) 配線基板の製造方法
CN114205996A (zh) 一种双面铝基印制电路板及其制作方法
JP2008113022A (ja) スルーホールの形成基板、多層プリント配線板
KR100754061B1 (ko) 인쇄회로기판의 제조방법
US11990349B2 (en) Method for producing package substrate for loading semiconductor device
JP2005136042A (ja) 配線基板及び電気装置並びにその製造方法
JP2004207338A (ja) 配線基板
JP2000091750A (ja) スルーホールの形成方法、多層プリント配線板の製造方法、およびスルーホール形成基板、多層プリント配線板
JP2004072125A (ja) 印刷配線板の製造方法および印刷配線板
JP2005191080A (ja) 積層板とそれを用いた多層配線板およびそれらの製造方法
JP2006156495A (ja) バイアホール形成金属張積層板及びスルーホール形成アンクラッド板
KR20230044238A (ko) 배선 기판의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120517

R150 Certificate of patent or registration of utility model

Ref document number: 5001368

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250