JPWO2008120432A1 - オーミック電極構造体および半導体素子 - Google Patents

オーミック電極構造体および半導体素子 Download PDF

Info

Publication number
JPWO2008120432A1
JPWO2008120432A1 JP2008531473A JP2008531473A JPWO2008120432A1 JP WO2008120432 A1 JPWO2008120432 A1 JP WO2008120432A1 JP 2008531473 A JP2008531473 A JP 2008531473A JP 2008531473 A JP2008531473 A JP 2008531473A JP WO2008120432 A1 JPWO2008120432 A1 JP WO2008120432A1
Authority
JP
Japan
Prior art keywords
layer
electrode structure
electrode
thickness
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008531473A
Other languages
English (en)
Inventor
嶋本　敏孝
敏孝 嶋本
兼司 吉川
兼司 吉川
幸治 牧田
幸治 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2008120432A1 publication Critical patent/JPWO2008120432A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

ｎ型ＧａＡｓ層上に設けられたＡｕＧｅＮｉ合金層（１３）と、ＡｕＧｅＮｉ合金層（１３）上に設けられた接合メタル層（１５、１７）および前記接合メタル層（１５、１７）上に設けられたバリアメタル層（１６、１８）とで構成された積層体とを備え、積層体が２周期以上設けられる。この構成により、ＧａＡｓ系のコンタクト層、特にｎ型電極において、半導体のＧａおよびｎ型電極でオーミック接合を形成するために必要なＡｕＧｅＮｉ合金層のＮｉなどの表面拡散を抑止することができ、低抵抗なオーミック電極構造体およびそれを有する半導体素子を提供することができる。

Description

本発明は、ｎ型ＧａＡｓ半導体層のオーミック電極構造体、および、その電極構造体を用いる半導体素子に関するものである。
半導体レーザやＧａＡｓ系ＩＣなどの化合物半導体素子において、ｎ型ＧａＡｓ層上にオーミック電極が形成されている。オーミック電極には、オーミック接合を実現できる金属として、一般的にＡｕＧｅＮｉの合金が用いられる。Ｇｅは、オーミック電極のＡｕＧｅ中のＧｅは、Ａｕとの共晶組成を考慮して約１２％添加され、アロイ（合金処理）によりＧａＡｓ層中のＧａ格子点に取り込まれ、ｎ型のドーパントになる。これによりＡｕＧｅＮｉ層とｎ型ＧａＡｓ層とのエネルギー障壁が低くなり、電子のトンネリングが可能になる。
一方、ＡｕＧｅＮｉ合金のＮｉは、拡散速度が遅いＧｅの拡散を促進するために使用される。Ｎｉ拡散によりＧａＡｓの化学自由エネルギーが下がるが、Ｎｉ自体は、ＧａＡｓのｐ型ドーパントになり、かつ拡散が速いためアロイ温度や時間に注意する必要がある。
このような電極構造を用いるものとして半導体レーザが挙げられる。半導体レーザは、エレクトロニクスやオプトエレクトロニクスの多くの分野で広く使用されており、光デバイスとして不可欠なものである。特に、ＣＤ（コンパクトディスク）、ＤＶＤ（デジタル多用途ディスク）などの光ディスク機器は、大容量の記録媒体として、現在、盛んに利用されている。
さらに、記録容量の増加と共に、記録速度の高速化が進んできており、その動向は、特にＣＤ用およびＤＶＤ用の半導体レーザにおいて顕著である。記録速度を高速化するためには、半導体レーザ装置の高出力化が必要とされる。近年では、ＣＤ用赤外半導体レーザ装置やＤＶＤ用赤色半導体レーザ装置において、２００〜３００ｍＷ超の高出力が市場から要求されるに至っている。
上述した高出力・高速な光デバイスを実用化するためには、動作電流・動作電圧を低減させることが必要である。そのためには、半導体層と電極金属界面でオーミック特性を有する低抵抗なコンタクト電極を実現することが必要である（例えば特許文献１参照）。
特許文献１に記載の電極は、半導体基板上にＮｉ層（もしくはＴｉ層）を設け、その上にＰｔ層とＡｕ層を２回以上形成する構成である。この構成は、窒化物半導体上のｐ型電極として用いられる。
特開２００２−１１１０６１号公報
上述したように、特に拡散係数が大きいＧａとＮｉは、層平面方向だけでなく層に垂直な方向へも拡散する。電極中をＧａやＮｉが拡散して電極表面に偏析すると、酸化物を形成し、ワイヤーボンド強度の低下をはじめとする、他の部材とのコンタクト異常などの問題が発生する。
一般に、最表面の電極材料としてＡｕを形成し、そのＡｕ層に金ワイヤーを接続することが多い。ｎ型ＧａＡｓにオーミック電極を形成するには、一般的に合金化処理（３５０℃以上での熱処理）が必要であり、Ｇａ、Ｎｉは熱処理で大きく拡散し、その一部が最表面に存在するＡｕ層の粒界を通り、電極表面にまで到達して表面部分で酸化物（Ｇａ−Ｏ、Ｎｉ−Ｏなど）を形成する。酸化物は、一般に抵抗が高いため、表面部分で高抵抗な層が形成されることになる。
また、電極表面にＧａ、Ｎｉなどが偏析した状態でワイヤーを接続すると、電極・ワイヤー間の密着性が低下してしまい、ワイヤーボンド不良を引き起こす原因となる。
また、熱処理に伴い、Ｎｉが表面拡散してしまうと、Ｇｅ拡散促進効果が薄れてしまい、コンタクト抵抗が上昇してしまう。
また、Ｎｉ自体は、ｎ型ＧａＡｓ基板と金属電極層との界面に存在して密着性を向上させる役割を果たしている。密着性を維持する観点からもＮｉの表面拡散を抑止する必要がある。
上記各課題に鑑み、ｎ型ＧａＡｓ層のオーミック電極には、ＡｕＧｅＮｉ層形成後にアロイを実施し、さらにＡｕＧｅＮｉ層の上にコンタクト用の電極を別途形成する場合が多い。この場合、コンタクト用電極にＰｔ層、Ｐｄ層、Ｔｉ層を用いてＮｉやＧａの拡散を抑制することが考えられる。
図６は従来の半導体層上に形成された電極の構成を模式的に示す断面図である。ｎ型ＧａＡｓ基板６１上に、ｎ型半導体層６２、ＡｕＧｅＮｉ合金層６３、Ｎｉ６４、接合メタル層としてのＴｉ層６５、バリアメタル層としてのＰｔ層６６、最上層の表面金属であるＡｕ層６９で構成された電極が形成されている。
図６に示すように、ＡｕＧｅＮｉ合金層６３および表面金層のＡｕ層６９との間にバリアメタル層のＰｔ層６６を挿入すると、接触電位の低減と共に金層表面６９への他元素の拡散を防ぐ役割を果たし、電極の性能保持の点で好ましい。
上記構成の電極では、拡散を効果的に抑止するために、バリアメタル層６６の厚みを厚くする必要がある。バリアメタル層６６の厚さが厚くなると、特に発熱量の多い高出力動作時において、半導体層６２における応力が大きくなり、欠陥の発生が促進されてデバイス特性を悪化させてしまうおそれがある。
本発明の目的は、ＧａＡｓ系のコンタクト層上に形成されたｎ型電極において、コンタクト層のＧａおよびｎ型電極でオーミック接合を形成するために必要なＡｕＧｅＮｉ合金層のＮｉなどの表面拡散を抑止することができるオーミック電極構造体およびそれを有する半導体素子を提供することを目的とする。また、内部応力を大きくすることなく、そのような効果を得ることができるオーミック電極構造体およびそれを有する半導体素子を提供することを目的とする。
本発明のオーミック電極構造体は、上記課題を解決するために、ｎ型ＧａＡｓ層上に設けられたＡｕＧｅＮｉ合金層と、前記ＡｕＧｅＮｉ合金層上に設けられた接合メタル層および前記接合メタル層上に設けられたバリアメタル層とで構成された積層体とを備え、前記積層体が２周期以上設けられたことを特徴とする。
本発明の半導体素子は、上記記載のオーミック電極構造体が設けられた半導体素子であって、前記ｎ型ＧａＡｓ層を含む半導体層の膜厚を８０μｍ以上１２０μｍ以下としたことを特徴とする。
本発明によれば、ｎ型半導体層上に密着性の高い金属材料（接合メタル層：Ｔｉ、Ｎｉなど）とバリア性の高い材料（バリアメタル層：Ｐｔ、Ｐｄなど）との積層体を２周期以上形成するｎ型電極構造を用いることにより、バリア性の向上を図ると共に、異種電極材料によるヘテロ界面を複数形成することによりＧａおよびＮｉの表面拡散を抑止し、ワイヤーボンド不良および電極内部のボイド発生を抑制することができる。このため、オーミック電極構造体の抵抗を小さくすることができる。
さらに、接合メタル層およびバリアメタル層の膜厚が薄くても十分な効果を得ることができるので、各層の膜厚を薄くすることで、オーミック電極構造体の内部応力を小さくすることができる。
図１は、本発明の実施形態１における電極金属層を模式的に示す断面図である。 図２は、本実施形態に係るコンタクト抵抗率の各電極膜厚依存性について実験した結果を示す図である。 図３は、本実施形態に係る電極の総膜厚とウェハ反り量との関係についての実験結果を示す図である。 図４は、本実施形態に係る各層の膜厚とウェハに生じる応力との関係についての実験結果を示す図である。 図５は、本発明の実施形態２における集積化半導体レーザ装置を上方から見た斜視図である。 図６は、従来の電極金属層を模式的に示す断面図である。
符号の説明
１ 赤色半導体レーザ
２ 赤外半導体レーザ
１１、３１ ｎ型ＧａＡｓ基板
１２ ｎ型半導体層
１３ ＡｕＧｅＮｉ合金層
１４ Ｎｉ
１５ 第一Ｔｉ層
１６ 第一Ｐｔ層
１７ 第二Ｔｉ層
１８ 第二Ｐｔ層
１９ Ａｕ層
２０ 電極金属層
２１〜３０ 特性線
３２ ｎ型のクラッド層
３３ 活性層
３４ ｐ型の第一のクラッド層
３５ エッチング停止層
３６ ｐ型の第二のクラッド層
３７ コンタクト層
３８ 絶縁層
３９ ｐ型電極
４２ ｎ型のクラッド層
４３ 活性層
４４ ｐ型の第一のクラッド層
４５ エッチング停止層
４６ ｐ型の第二のクラッド層
４７ コンタクト層
４８ 絶縁層
４９ ｐ型電極
５０ ｎ型電極
５１、５２ 誘電体膜
５３ 前方端面
５４ 後方端面
５５ 分離溝
本発明のオーミック電極構造体および半導体素子は、上記構成を基本として、以下のような種々の態様をとることができる。
すなわち、本発明のオーミック電極構造体において、前記バリアメタル層は、Ｐｔ、Ｐｄのいずれかからなり、前記接合メタル層は、Ｔｉ、Ｎｉのいずれかからなる構成にすることができる。
また、前記ＡｕＧｅＮｉ合金層上の積層体を１周期目とし、前記１周期目の積層体における接合メタル層の厚みを１００ｎｍ以上とし、前記１周期目の積層体におけるバリアメタル層の厚みが、前記１周期目の積層体における接合メタル層の厚みよりも薄い構成にすることもできる。さらに、前記１周期目の積層体におけるバリアメタル層の厚みは、前記１周期目の積層体における接合メタル層の厚みの１／２以下である構成にしてもよい。
また、前記ＡｕＧｅＮｉ合金層上の前記積層体を１周期目とし、前記積層体の周期数をａとしたときに、前記ａ周期目の積層体におけるバリアメタル層の厚みを１００ｎｍ以上とし、前記ａ周期目の積層体における接合メタル層の厚みが、前記ａ周期目の積層体におけるバリアメタル層の厚みよりも薄い構成にすることができる。さらに、前記ａ周期目の積層体における接合メタル層の厚みは、前記ａ周期目の積層体におけるバリアメタル層の厚みの１／２以下である構成にしてもよい。
また、前記周期数が３以上である場合、前記１周期目と前記ａ周期目の積層体に挟まれた前記接合メタル層と前記バリアメタル層の各層の膜厚を、前記１周期目の積層体における接合メタル層と前記ａ周期目の積層体におけるバリアメタル層よりもそれぞれ薄い構成にすることができる。
また、前記積層体の最上層上にＡｕを主成分とするＡｕ層を備え、前記Ａｕ層は、膜厚が１００ｎｍ以上である構成にすることもできる。
また、本願発明の半導体素子において、前記オーミック電極構造体が設けられた当該導体素子の面の裏面に第二の電極構造体が設けられた構成にすることもできる。また、前記第二の電極構造体は、少なくともＡｕ、Ｐｔ、Ｔｉのいずれかを含む構成にすることもできる。
また、前記第二の電極構造体の最上層は、Ａｕを主成分とするＡｕ層であり、かつ前記第二の電極構造体のＡｕ層の膜厚が１００ｎｍ以上である構成にすることができる。
また、上記半導体素子が複数設けられ、前記半導体素子ごとに前記オーミック電極構造体が設けられ、前記オーミック電極構造体は、半導体素子間の境界領域で分離されている構成にすることができる。また、上記半導体素子が複数設けられ、前記半導体素子ごとに第二の電極構造体が複数設けられ、第二の電極構造体は、半導体素子間の境界領域で分離されている構成にすることもできる。
また、前記オーミック電極構造体と前記第二の電極構造体は、それぞれの接合メタル材料およびバリアメタル材料が同一元素からなり、前記接合メタル材料の膜厚の和が前記オーミック電極構造体と前記第二の電極構造体とで等しく、前記バリアメタル材料の膜厚の和が前記オーミック電極構造体と前記第二の電極構造体とで等しい構成にすることができる。
また、前記オーミック電極構造体と前記第二の電極構造体は、それぞれの接合メタル材料およびバリアメタル材料が同一元素からなり、前記第二の電極構造体は、接合メタル材料とバリアメタル材料とが積層された積層体を有し、前記接合メタル材料の膜厚の和が前記オーミック電極構造体と前記第二の電極構造体とで等しく、前記バリアメタル材料の膜厚の和が前記オーミック電極構造体と前記第二の電極構造体とで等しい構成にすることができる。
以下、本発明の実施の形態を図面を参照して説明する。
（実施形態１）
図１は、本発明の実施形態１における半導体層上に形成された電極構造体を模式的に示す断面図である。この電極構造体は、ｎ型ＧａＡｓコンタクト層（ｎ型半導体層）１２とｎ型半導体層上に形成された電極金属層（電極）２０とを有する。本実施の形態では、ｎ型電極を例に説明する。
図１において、ｎ型ＧａＡｓ基板１１上には、電極金属層２０とのコンタクト層であるｎ型半導体層１２が形成されている。ｎ型半導体層１２上にＡｕＧｅＮｉ合金層１３が形成され、ＡｕＧｅＮｉ合金層１３にはＮｉ１４が含まれている。ＡｕＧｅＮｉ合金層１３上には、１周期目の接合メタル層としての第一Ｔｉ層１５が形成されている。第一Ｔｉ層１５上には、１周期目のバリアメタル層としての第一Ｐｔ層１６が形成されている。第一Ｐｔ層１６上には、２周期目の接合メタル層としての第二Ｔｉ層１７が形成されている。第二Ｔｉ層１７上には、２周期目のバリアメタル層としての第二Ｐｔ層１８が形成されている。第二Ｐｔ層１８上には、最上層の表面金属であるＡｕ層１９が形成されている。本実施形態に係る電極は、接合メタル層とバリアメタル層との積層体が２層以上形成されている。
次に、本実施形態に係る電極の製造方法について説明する。先ず、ｎ型ＧａＡｓ基板１１上に、有機金属気相成長（ＭＯＶＰＥ）法によりｎ型半導体層１２を結晶成長させる。ｎ型のドーパントとしてはＳｉを用いる。なお、本発明はｎ型半導体の電極に関するものであり、半導体基板側の層構造は特に限定しない。また、結晶成長方法は、有機金属気相成長法以外の手法を用いることもできる。
このようにして形成されたｎ型半導体層１２の表面を、アセトン、メタノールなどの有機溶媒を用いて洗浄し、乾燥させた後、電子ビーム蒸着あるいはスパッタリングなどにより、ｎ型半導体層１２上に電極金属層２０を形成する。
電極金属層２０を形成するために、先ず、オーミックコンタクトを得るために必須となるＡｕＧｅＮｉ合金層１３を形成する。このＡｕＧｅＮｉ合金層１３の厚みは特に規定しない。ＡｕＧｅＮｉ合金層１３中のＮｉ１４は非常に酸化しやすく、ＡｕＧｅＮｉ層が大気に触れた場合、Ｎｉが酸化してしまい高抵抗化してしまう。Ｎｉが酸化するのを防ぐため、ＡｕＧｅＮｉ合金層の上に５０〜１００ｎｍ程度の薄いＡｕ層（図示せず）を挿入してもよい。ただし、ＡｕＧｅＮｉ合金層１３を形成後、連続してＡｕＧｅＮｉ層１３上の電極構造を成膜する場合は、Ａｕ層を挿入する必要はない。ＡｕＧｅＮｉ合金層１３中のＮｉ１４は膜厚が薄い場合、平坦に存在せず、アイランド状になる。
つぎに、ＡｕＧｅＮｉ合金層１３の上に、厚さ１００ｎｍの第一Ｔｉ層１５、厚さ５０ｎｍの第一Ｐｔ層１６、厚さ５０ｎｍの第二Ｔｉ層１７、厚さ１００ｎｍの第二Ｐｔ層１８を順に積層形成する。
なお、本実施形態では、接合メタル層の材料としてＴｉを用いたが、高い仕事関数を持ちＴｉと同様な接着性を持つＮｉを用いてもよい。また、バリアメタル層の材料としてＰｔを用いたが、高いバリア性を持つＰｄを用いてもよい。
つぎに、第二Ｐｔ層１８上に最上面のＡｕ層１９を形成する。Ａｕ層１９は、ワイヤーボンド時に配線ワイヤーとの接触に耐えるために、厚さが１００ｎｍ以上必要である。このＡｕ層１９が薄い場合は、ワイヤーボンド時の密着性が低下し、ワイヤーボンド不良が発生する。以上の工程により、電極金属層２０が形成される。
つぎに、電極金属層２０の形成後にアニール炉により、電極金属層２０に対して熱処理を行う。この熱処理は、不活性ガスである窒素雰囲気中で行われることが望ましい。熱処理の温度としては、３５０℃以上、４５０℃以下の範囲で行うことがよい。４５０℃を超えるとｎ型半導体層１２に影響を及ぼしてしまうおそれがある。この熱処理により、ｎ型半導体層１２にＡｕＧｅＮｉ合金層１３のＧｅが取り込まれ、ｎ型半導体層１２とＡｕＧｅＮｉ合金層１３とのエネルギー障壁が低くなる。以上の工程により、本実施形態に係る電極が形成される。
以下、本実施形態に係るオーミック電極構造体の構成によって得られる効果について説明する。図６に示す従来のような接合メタル層とバリアメタル層との積層体が１層であるＴｉ／Ｐｔ／Ａｕ積層構造の場合、上記のような熱処理を施すと、アイランド状であったＮｉ６４のＮｉやＧａなどの元素は他の電極材料層の結晶粒界を通り抜けて（矢印７１方向）表面まで到達する。ここで、結晶粒界とは結晶粒子と結晶粒子との間を指す。そしてＮｉやＧａが移動した後、その部位がピンホール化（空洞化）する。これにより、電極は接触面積が狭まり、電極金属と半導体との界面においてコンタクト抵抗が上昇する。
一般に、半導体装置は、駆動電圧・駆動電流の低下が求められている。駆動電圧・駆動電流を下げるためには、電極の抵抗を下げればよい。電極の抵抗を下げるには、前記空洞化を防ぎ、電流注入経路に偏りが発生しないようにすることが必要である。
熱処理時におけるＮｉやＧａの拡散は、異なる元素で構成される層の界面で大きく抑止される。このような性質を利用するために、Ｔｉ層とＰｔ層を繰り返して積層した多層構造を取ることにより、熱処理によるＮｉやＧａの表面拡散が抑止され、ピンホールのような空洞形成を防ぐことができる。本実施形態に係る電極は、ｎ型半導体層１２上に密着性の高い金属材料（Ｔｉ、Ｎｉなど）とバリア性の高い材料（Ｐｔ、Ｐｄなど）との積層体を２周期以上形成した構成である。
図２は、コンタクト抵抗率の各電極膜厚依存性について実験した結果を示すグラフである。特性線２１〜２４は、それぞれ第一Ｔｉ層１５、第一Ｐｔ層１６、第二Ｔｉ層１７、第二Ｐｔ層１８のコンタクト抵抗率の電極膜厚依存性を示す。図２において、特性線２１は、特性線２２〜２４よりも傾きが大きい。つまり、コンタクト抵抗率は、第一Ｔｉ層１５の厚みに最も依存しており、第一Ｔｉ層１５の厚さを厚くすることでコンタクト抵抗率を低減できることが実験的に分かった。第一Ｔｉ層１５は、ｎ型半導体層１２およびＡｕＧｅＮｉ合金層１３から見て、Ｔｉ層とＰｔ層の積層構造における第１層目であり、密着性を向上させると共に、半導体層１２およびＡｕＧｅＮｉ合金層１３からの拡散に対するバリア層として作用すると考えられる。
このことを実験的に検証するために、本実施形態に係る電極に対してオージェ電子分光分析（ＡＥＳ）を実施した。その結果、第一Ｔｉ層１５は、Ｇａ、Ｎｉの拡散を抑止できることが分かった。一方、第一Ｔｉ層を厚さ５０ｎｍに薄くして、オージェ電子分光分析を実施すると、Ｇａ、Ｎｉは表面側に拡散してしまうことが分かった。以上より、第一Ｔｉ厚１５を１００ｎｍ以上に形成すれば拡散防止層として作用することが分かった。
次に、ウェハーレベルでの反り量評価実験を行った。図３は、電極の総膜厚とウェハ（ｎ型ＧａＡｓ基板１１およびｎ型半導体層１２）反り量の関係についての実験結果を示すグラフである。図３における特性線２５は熱処理（アロイ）前のウェハ反り量を示し、特性線２６は熱処理（アロイ）後のウェハ反り量を示す。熱処理（アロイ）を実施することによって、ウェハ反り量はアロイ前に比べてさらに大きくなっている。また、総膜厚が厚くなるにつれて、ウェハ反り量は大きくなっている。熱処理（アロイ）は、コンタクト抵抗率を下げるためには必須であるため、無くすことは非常に困難である。したがって、ウェハ反り量を抑え、デバイスに掛かる応力を低減するためには、できる限り各層の膜厚を薄くして総膜厚を薄くする必要がある。
図４は、各層の膜厚とウェハに生じる応力との関係についての実験結果を示すグラフである。特性線２７〜３０は、それぞれ第一Ｔｉ層１５、第一Ｐｔ層１６、第二Ｔｉ層１７、第二Ｐｔ層１８によりウェハに生じる応力を示すグラフである。図４において、特性線２８、２９の傾きは特性線２７、３０よりも傾きが大きい。つまり、ウェハの応力は、特に第一Ｐｔ層１６の膜厚と第二Ｔｉ層１７との膜厚に大きく影響を受けることが分かった。よって、ウェハの応力を減らすためには、第一Ｐｔ層１６の膜厚と第二Ｔｉ層１７の膜厚とを他の層よりも薄く形成するとよい。本実施形態に係る電極は、第一Ｔｉ層１５および第二Ｐｔ層１８の膜厚がそれぞれ１００ｎｍであり、第一Ｐｔ層１６および第二Ｔｉ層１７の膜厚がそれぞれ５０ｎｍである。このため、各層が同程度の膜厚である場合よりもウェハの応力を低減することができる。
以上のように、本実施の形態に係る電極は、Ｔｉ層とＰｔ層との積層体が２層ある構造にすることにより、熱処理（アロイ）後においても、抵抗値が高くならず、低抵抗なオーミック電極である。
また、第一Ｔｉ層１５を厚さ１００ｎｍ、第一Ｐｔ層１６を厚さ５０ｎｍ、第二Ｔｉ層１７を厚さ５０ｎｍ、第二Ｐｔ層１８を厚さ１００ｎｍとすることにより、熱処理後のウェハの応力が低減する。応力が低減することにより半導体基板内部における欠陥の発生が抑制され、高出力時の信頼性が確保される。
これらの効果により、本実施の形態に係る電極は、最上層の金属表面のＡｕ層１９を含む電極総膜厚は９１０〜１０１０ｎｍ程度となるが、電極作成時のリフトオフ性は良好であり、アロイ後の電極表面荒れも見られない。
また、合金化処理のための熱処理においても、ＧａやＮｉの表面拡散が抑制されるので、良好な密着性とオーミック性を持つ電極を形成することができ、半導体プロセスの安定化、簡素化を実現することができる。
このような電極を用いることにより、デバイスの特性を損なうことなく、低抵抗なコンタクト形成が可能となる。その結果、デバイスの信頼性を確保しつつ、駆動電圧・駆動電流を下げることができる。
なお、本実施の形態では、Ｔｉ層とＰｔ層との積層体が２層である場合を例に説明したが、２層である場合に限定されない。Ｔｉ層とＰｔ層との積層体ａ層（ａは３以上）である場合には、１周期目とａ周期目の積層体に挟まれたＴｉ層とＰｔ層（以降、中間層と呼ぶ）の各層の膜厚については、それぞれ１周期目のＴｉ層、ａ周期目のＰｔ層よりも薄く形成することが望ましい。１周期目のＴｉ層、ａ周期目のＰｔ層と比べて、中間層は膜厚に対して応力が大きく増加する傾向がある（図４参照）ため、５０ｎｍ程度まで薄くしておくことが望ましい。
以上のような本実施形態の電極構造体を採用することにより、異種電極材料によるヘテロ界面を複数形成することによって、Ｇａ、Ｎｉの表面拡散を抑止し、ワイヤーボンド不良を抑制でき、良好な密着性とオーミック性を持つ電極構造体を形成することでコンタクト抵抗の上昇を抑えることができる。また、接合メタル層（第一Ｔｉ層１５、第二Ｔｉ層１７）とバリアメタル層（第一Ｐｔ層１６、第一Ｐｔ層１８）について、各層の膜厚を最適設定することで、電極に起因する応力を小さくすることができるため、デバイスの特性を損なうことなく、低抵抗なコンタクト形成が可能となる。
なお、本実施形態は、ｎ型半導体における電極に関するものであり、ｐ型半導体側の電極は特に制限しない。また、本実施の形態ではｎ型ＧａＡｓコンタクト層上の電極形成例について記載したが、他の材料系（例えばＧａＮ系材料）を用いても同様に構成することができる。他の材料系を用いても、ｎ型半導体層上に密着性の高い金属材料（接合メタル層）とバリア性の高い材料（バリアメタル層）を２周期以上形成することで、バリア性の向上を図ると共に、異種電極材料によるヘテロ界面を複数形成することによりＧａの表面拡散を抑止し、ワイヤーボンド不良および電極内部のボイド発生を抑制することができる。
（実施形態２）
本発明の実施形態２に係る半導体素子は、半導体素子の表面と裏面の両方に電極が形成されている。このような構成の半導体素子として、例えば２波長半導体レーザ装置がある。以下、２波長半導体レーザ装置を例にとって具体的に説明する。
図５は、本実施形態に係る２波長半導体レーザ装置を上方から見た斜視図である。本実施形態に係る２波長半導体レーザ装置は、６６０ｎｍ帯に発振波長を有する赤色半導体レーザ１と、７８０ｎｍ帯に発振波長を有する赤外半導体レーザ２とが、同一基板上に形成されている。
図５に示すように、本実施形態の２波長半導体レーザ装置は、ｎ型ＧａＡｓ基板３１上に、赤色半導体レーザ１と赤外半導体レーザ２が一体形成されている。赤色半導体レーザ１は、ｎ型ＧａＡｓ基板３１上にｎ型のクラッド層３２、活性層３３、ｐ型の第一のクラッド層３４、エッチング停止層３５、ｐ型の第二のクラッド層３６、コンタクト層３７、絶縁層３８が順次積層されている。
赤外半導体レーザ２も赤色半導体レーザ１と同様の構成であり、ｎ型ＧａＡｓ基板３１上にｎ型のクラッド層４２、活性層４３、ｐ型の第一のクラッド層４４、エッチング停止層４５、ｐ型の第二のクラッド層４６、コンタクト層４７、絶縁層４８が順次積層されている。
絶縁層３８は、ｐ型の第二のクラッド層３６に形成された台形状の凸部であるリッジストライプ構造の側面およびエッチング停止層３５の上面を被覆している。なお、リッジストライプ構造は、台形状に限定されるものではなく、側辺を略垂直に立ち上げた長方形状（直方体状）でもよい。ｐ型の第二のクラッド層３６のリッジストライプ構造上面には、絶縁層３８は形成されていない。リッジストライプ構造の上面には、ｐ型の電極（ｐ型電極）３９が配置されており、リッジストライプ構造内へキャリア（ホール）を注入可能である。赤外半導体レーザ２側も同様にしてｐ型の電極（ｐ型電極）４９が配置された構成である。
ｎ型ＧａＡｓ基板３１の裏面には、ｐ型電極３９、４９に対してｎ型電極５０が配置されている。ｐ型の第二のクラッド層３６のリッジストライプ構造に直交する方向で共振器を形成した２つの端面は、それぞれ、誘電体膜５１、５２でコーティングされ、レーザ光が出射される出射面（前方端面）５３、およびその反対側に位置する後方端面５４が形成されている。
赤色半導体レーザ１と赤外半導体レーザ２とを電気的に分離するために分離溝５５が設けられている。ｐ型電極３９、４９とｎ型電極５０との少なくともいずれか一方を半導体素子間の境界領域（分離溝）において分離し、個々にバイアスを印加することにより、それぞれのレーザを個別に動作させることができる。図５に示す例では、一対のｐ型電極３９、４９を分離し、ｎ型電極５０は共通電極である。つまり、ｐ型電極３９とｐ型電極４９とは、以下に示す同じ積層構造を有してもよい。
コンタクト層３７、４７とオーミック接合するｐ型電極３９、４９の構造としては、Ｔｉ／Ｐｔ／Ａｕの積層構造が挙げられる。Ｔｉ／Ｐｔ／Ａｕの積層構造を有するｐ型電極３９、４９は、接合メタル層としてのＴｉ層が５０〜２００ｎｍ、バリアメタル層としてのＰｔ層が５０〜２００ｎｍ、表面金属としてＡｕ層が１００ｎｍ以上形成されている。
端面出射型の半導体レーザの場合、劈開によりミラー面（鏡面）を作製する必要がある。基板厚が厚いと劈開性が悪化するため、半導体基板をエッチングまたは研磨により８０μｍ〜１２０μｍ厚に薄化されている。
ｎ型電極５０は、実施の形態１に示したＡｕＧｅＮｉ／Ｔｉ／Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ構造であり、ｎ型ＧａＡｓ基板３１の裏面に形成されている。ｎ型ＧａＡｓ基板３１の厚さを薄くした場合、電極に対して熱処理がされると、ウェハには大きな応力が生じて、反りが生じる。
このとき、ｐ型電極３９、４９とｎ型電極５０の接合メタル材料（本例ではＴｉ）が同一元素からなり、かつ、接合メタル材料の膜厚の和がｐ型電極３９、４９とｎ型電極５０とで略等しくなるように、膜厚を設定することが望ましい。また、同様にｐ型電極３９、４９とｎ型電極５０のバリアメタル材料（本例ではＰｔ）が同一元素からなり、バリアメタル材料の膜厚の和がｐ型電極３９、４９とｎ型電極５０とで略等しくなるように膜厚を設定することが望ましい。
さらにｐ型電極３９、４９については、ｎ型電極５０と同様に接合メタル材料とバリアメタル材料とを複数積層しても良い。例えば、コンタクト層３７、４７に対するオーミック電極はＴｉ／Ｐｔ／Ａｕ構造であり、ｎ型電極５０はＴｉ／Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ構造である。そして各電極において、接合メタル材料（本例ではＴｉ）及びバリアメタル材料（本例ではＰｔ）の膜厚の和がｐ型電極とｎ型電極で略等しくなるように膜厚を設定することも出来る。Ｔｉ層とＰｔ層を繰り返して積層した多層構造を取ることにより、熱処理によるＧａの表面拡散が抑止され、ピンホールのような空洞形成を防ぐことができる。この構成により、低抵抗な電極とすることができる。
また、基板の表面と裏面側で電極材料に起因する応力を互いに打ち消しあうことができるため、デバイスに内在する応力を軽減することが可能である。半導体レーザの場合、チップ内部に存在する活性層への応力（歪）を軽減することで、レーザ駆動時の欠陥発生を抑えることができ、信頼性の向上に繋がる。
本発明は、ｎ型ＧａＡｓ半導体に対するオーミック電極、および、それを用いる半導体素子に有効であり、半導体レーザの他、電子デバイスなどに適用可能である。
本発明は、ｎ型ＧａＡｓ半導体層のオーミック電極構造体、および、その電極構造体を用いる半導体素子に関するものである。
半導体レーザやＧａＡｓ系ＩＣなどの化合物半導体素子において、ｎ型ＧａＡｓ層上にオーミック電極が形成されている。オーミック電極には、オーミック接合を実現できる金属として、一般的にＡｕＧｅＮｉの合金が用いられる。Ｇｅは、オーミック電極のＡｕＧｅ中のＧｅは、Ａｕとの共晶組成を考慮して約１２％添加され、アロイ（合金処理）によりＧａＡｓ層中のＧａ格子点に取り込まれ、ｎ型のドーパントになる。これによりＡｕＧｅＮｉ層とｎ型ＧａＡｓ層とのエネルギー障壁が低くなり、電子のトンネリングが可能になる。
一方、ＡｕＧｅＮｉ合金のＮｉは、拡散速度が遅いＧｅの拡散を促進するために使用される。Ｎｉ拡散によりＧａＡｓの化学自由エネルギーが下がるが、Ｎｉ自体は、ＧａＡｓのｐ型ドーパントになり、かつ拡散が速いためアロイ温度や時間に注意する必要がある。
このような電極構造を用いるものとして半導体レーザが挙げられる。半導体レーザは、エレクトロニクスやオプトエレクトロニクスの多くの分野で広く使用されており、光デバイスとして不可欠なものである。特に、ＣＤ（コンパクトディスク）、ＤＶＤ（デジタル多用途ディスク）などの光ディスク機器は、大容量の記録媒体として、現在、盛んに利用されている。
さらに、記録容量の増加と共に、記録速度の高速化が進んできており、その動向は、特にＣＤ用およびＤＶＤ用の半導体レーザにおいて顕著である。記録速度を高速化するためには、半導体レーザ装置の高出力化が必要とされる。近年では、ＣＤ用赤外半導体レーザ装置やＤＶＤ用赤色半導体レーザ装置において、２００〜３００ｍＷ超の高出力が市場から要求されるに至っている。
上述した高出力・高速な光デバイスを実用化するためには、動作電流・動作電圧を低減させることが必要である。そのためには、半導体層と電極金属界面でオーミック特性を有する低抵抗なコンタクト電極を実現することが必要である（例えば特許文献１参照）。
特許文献１に記載の電極は、半導体基板上にＮｉ層（もしくはＴｉ層）を設け、その上にＰｔ層とＡｕ層を２回以上形成する構成である。この構成は、窒化物半導体上のｐ型電極として用いられる。
特開２００２−１１１０６１号公報
上述したように、特に拡散係数が大きいＧａとＮｉは、層平面方向だけでなく層に垂直な方向へも拡散する。電極中をＧａやＮｉが拡散して電極表面に偏析すると、酸化物を形成し、ワイヤーボンド強度の低下をはじめとする、他の部材とのコンタクト異常などの問題が発生する。
一般に、最表面の電極材料としてＡｕを形成し、そのＡｕ層に金ワイヤーを接続することが多い。ｎ型ＧａＡｓにオーミック電極を形成するには、一般的に合金化処理（３５０℃以上での熱処理）が必要であり、Ｇａ、Ｎｉは熱処理で大きく拡散し、その一部が最表面に存在するＡｕ層の粒界を通り、電極表面にまで到達して表面部分で酸化物（Ｇａ−Ｏ、Ｎｉ−Ｏなど）を形成する。酸化物は、一般に抵抗が高いため、表面部分で高抵抗な層が形成されることになる。
また、電極表面にＧａ、Ｎｉなどが偏析した状態でワイヤーを接続すると、電極・ワイヤー間の密着性が低下してしまい、ワイヤーボンド不良を引き起こす原因となる。
また、熱処理に伴い、Ｎｉが表面拡散してしまうと、Ｇｅ拡散促進効果が薄れてしまい、コンタクト抵抗が上昇してしまう。
また、Ｎｉ自体は、ｎ型ＧａＡｓ基板と金属電極層との界面に存在して密着性を向上させる役割を果たしている。密着性を維持する観点からもＮｉの表面拡散を抑止する必要がある。
上記各課題に鑑み、ｎ型ＧａＡｓ層のオーミック電極には、ＡｕＧｅＮｉ層形成後にアロイを実施し、さらにＡｕＧｅＮｉ層の上にコンタクト用の電極を別途形成する場合が多い。この場合、コンタクト用電極にＰｔ層、Ｐｄ層、Ｔｉ層を用いてＮｉやＧａの拡散を抑制することが考えられる。
図６は従来の半導体層上に形成された電極の構成を模式的に示す断面図である。ｎ型ＧａＡｓ基板６１上に、ｎ型半導体層６２、ＡｕＧｅＮｉ合金層６３、Ｎｉ６４、接合メタル層としてのＴｉ層６５、バリアメタル層としてのＰｔ層６６、最上層の表面金属であるＡｕ層６９で構成された電極が形成されている。
図６に示すように、ＡｕＧｅＮｉ合金層６３および表面金層のＡｕ層６９との間にバリアメタル層のＰｔ層６６を挿入すると、接触電位の低減と共に金層表面６９への他元素の拡散を防ぐ役割を果たし、電極の性能保持の点で好ましい。
上記構成の電極では、拡散を効果的に抑止するために、バリアメタル層６６の厚みを厚くする必要がある。バリアメタル層６６の厚さが厚くなると、特に発熱量の多い高出力動作時において、半導体層６２における応力が大きくなり、欠陥の発生が促進されてデバイス特性を悪化させてしまうおそれがある。
本発明の目的は、ＧａＡｓ系のコンタクト層上に形成されたｎ型電極において、コンタクト層のＧａおよびｎ型電極でオーミック接合を形成するために必要なＡｕＧｅＮｉ合金層のＮｉなどの表面拡散を抑止することができるオーミック電極構造体およびそれを有する半導体素子を提供することを目的とする。また、内部応力を大きくすることなく、そのような効果を得ることができるオーミック電極構造体およびそれを有する半導体素子を提供することを目的とする。
本発明のオーミック電極構造体は、上記課題を解決するために、ｎ型ＧａＡｓ層上に設けられたＡｕＧｅＮｉ合金層と、前記ＡｕＧｅＮｉ合金層上に設けられた接合メタル層および前記接合メタル層上に設けられたバリアメタル層とで構成された積層体とを備え、前記積層体が２周期以上設けられたことを特徴とする。
本発明の半導体素子は、上記記載のオーミック電極構造体が設けられた半導体素子であって、前記ｎ型ＧａＡｓ層を含む半導体層の膜厚を８０μｍ以上１２０μｍ以下としたことを特徴とする。
本発明によれば、ｎ型半導体層上に密着性の高い金属材料（接合メタル層：Ｔｉ、Ｎｉなど）とバリア性の高い材料（バリアメタル層：Ｐｔ、Ｐｄなど）との積層体を２周期以上形成するｎ型電極構造を用いることにより、バリア性の向上を図ると共に、異種電極材料によるヘテロ界面を複数形成することによりＧａおよびＮｉの表面拡散を抑止し、ワイヤーボンド不良および電極内部のボイド発生を抑制することができる。このため、オーミック電極構造体の抵抗を小さくすることができる。
さらに、接合メタル層およびバリアメタル層の膜厚が薄くても十分な効果を得ることができるので、各層の膜厚を薄くすることで、オーミック電極構造体の内部応力を小さくすることができる。
本発明のオーミック電極構造体および半導体素子は、上記構成を基本として、以下のような種々の態様をとることができる。
すなわち、本発明のオーミック電極構造体において、前記バリアメタル層は、Ｐｔ、Ｐｄのいずれかからなり、前記接合メタル層は、Ｔｉ、Ｎｉのいずれかからなる構成にすることができる。
また、前記ＡｕＧｅＮｉ合金層上の積層体を１周期目とし、前記１周期目の積層体における接合メタル層の厚みを１００ｎｍ以上とし、前記１周期目の積層体におけるバリアメタル層の厚みが、前記１周期目の積層体における接合メタル層の厚みよりも薄い構成にすることもできる。さらに、前記１周期目の積層体におけるバリアメタル層の厚みは、前記１周期目の積層体における接合メタル層の厚みの１／２以下である構成にしてもよい。
また、前記ＡｕＧｅＮｉ合金層上の前記積層体を１周期目とし、前記積層体の周期数をａとしたときに、前記ａ周期目の積層体におけるバリアメタル層の厚みを１００ｎｍ以上とし、前記ａ周期目の積層体における接合メタル層の厚みが、前記ａ周期目の積層体におけるバリアメタル層の厚みよりも薄い構成にすることができる。さらに、前記ａ周期目の積層体における接合メタル層の厚みは、前記ａ周期目の積層体におけるバリアメタル層の厚みの１／２以下である構成にしてもよい。
また、前記周期数が３以上である場合、前記１周期目と前記ａ周期目の積層体に挟まれた前記接合メタル層と前記バリアメタル層の各層の膜厚を、前記１周期目の積層体における接合メタル層と前記ａ周期目の積層体におけるバリアメタル層よりもそれぞれ薄い構成にすることができる。
また、前記積層体の最上層上にＡｕを主成分とするＡｕ層を備え、前記Ａｕ層は、膜厚が１００ｎｍ以上である構成にすることもできる。
また、本願発明の半導体素子において、前記オーミック電極構造体が設けられた当該導体素子の面の裏面に第二の電極構造体が設けられた構成にすることもできる。また、前記第二の電極構造体は、少なくともＡｕ、Ｐｔ、Ｔｉのいずれかを含む構成にすることもできる。
また、前記第二の電極構造体の最上層は、Ａｕを主成分とするＡｕ層であり、かつ前記第二の電極構造体のＡｕ層の膜厚が１００ｎｍ以上である構成にすることができる。
また、上記半導体素子が複数設けられ、前記半導体素子ごとに前記オーミック電極構造体が設けられ、前記オーミック電極構造体は、半導体素子間の境界領域で分離されている構成にすることができる。また、上記半導体素子が複数設けられ、前記半導体素子ごとに第二の電極構造体が複数設けられ、第二の電極構造体は、半導体素子間の境界領域で分離されている構成にすることもできる。
また、前記オーミック電極構造体と前記第二の電極構造体は、それぞれの接合メタル材料およびバリアメタル材料が同一元素からなり、前記接合メタル材料の膜厚の和が前記オーミック電極構造体と前記第二の電極構造体とで等しく、前記バリアメタル材料の膜厚の和が前記オーミック電極構造体と前記第二の電極構造体とで等しい構成にすることができる。
また、前記オーミック電極構造体と前記第二の電極構造体は、それぞれの接合メタル材料およびバリアメタル材料が同一元素からなり、前記第二の電極構造体は、接合メタル材料とバリアメタル材料とが積層された積層体を有し、前記接合メタル材料の膜厚の和が前記オーミック電極構造体と前記第二の電極構造体とで等しく、前記バリアメタル材料の膜厚の和が前記オーミック電極構造体と前記第二の電極構造体とで等しい構成にすることができる。
以下、本発明の実施の形態を図面を参照して説明する。
（実施形態１）
図１は、本発明の実施形態１における半導体層上に形成された電極構造体を模式的に示す断面図である。この電極構造体は、ｎ型ＧａＡｓコンタクト層（ｎ型半導体層）１２とｎ型半導体層上に形成された電極金属層（電極）２０とを有する。本実施の形態では、ｎ型電極を例に説明する。
図１において、ｎ型ＧａＡｓ基板１１上には、電極金属層２０とのコンタクト層であるｎ型半導体層１２が形成されている。ｎ型半導体層１２上にＡｕＧｅＮｉ合金層１３が形成され、ＡｕＧｅＮｉ合金層１３にはＮｉ１４が含まれている。ＡｕＧｅＮｉ合金層１３上には、１周期目の接合メタル層としての第一Ｔｉ層１５が形成されている。第一Ｔｉ層１５上には、１周期目のバリアメタル層としての第一Ｐｔ層１６が形成されている。第一Ｐｔ層１６上には、２周期目の接合メタル層としての第二Ｔｉ層１７が形成されている。第二Ｔｉ層１７上には、２周期目のバリアメタル層としての第二Ｐｔ層１８が形成されている。第二Ｐｔ層１８上には、最上層の表面金属であるＡｕ層１９が形成されている。本実施形態に係る電極は、接合メタル層とバリアメタル層との積層体が２層以上形成されている。
次に、本実施形態に係る電極の製造方法について説明する。先ず、ｎ型ＧａＡｓ基板１１上に、有機金属気相成長（ＭＯＶＰＥ）法によりｎ型半導体層１２を結晶成長させる。ｎ型のドーパントとしてはＳｉを用いる。なお、本発明はｎ型半導体の電極に関するものであり、半導体基板側の層構造は特に限定しない。また、結晶成長方法は、有機金属気相成長法以外の手法を用いることもできる。
このようにして形成されたｎ型半導体層１２の表面を、アセトン、メタノールなどの有機溶媒を用いて洗浄し、乾燥させた後、電子ビーム蒸着あるいはスパッタリングなどにより、ｎ型半導体層１２上に電極金属層２０を形成する。
電極金属層２０を形成するために、先ず、オーミックコンタクトを得るために必須となるＡｕＧｅＮｉ合金層１３を形成する。このＡｕＧｅＮｉ合金層１３の厚みは特に規定しない。ＡｕＧｅＮｉ合金層１３中のＮｉ１４は非常に酸化しやすく、ＡｕＧｅＮｉ層が大気に触れた場合、Ｎｉが酸化してしまい高抵抗化してしまう。Ｎｉが酸化するのを防ぐため、ＡｕＧｅＮｉ合金層の上に５０〜１００ｎｍ程度の薄いＡｕ層（図示せず）を挿入してもよい。ただし、ＡｕＧｅＮｉ合金層１３を形成後、連続してＡｕＧｅＮｉ層１３上の電極構造を成膜する場合は、Ａｕ層を挿入する必要はない。ＡｕＧｅＮｉ合金層１３中のＮｉ１４は膜厚が薄い場合、平坦に存在せず、アイランド状になる。
つぎに、ＡｕＧｅＮｉ合金層１３の上に、厚さ１００ｎｍの第一Ｔｉ層１５、厚さ５０ｎｍの第一Ｐｔ層１６、厚さ５０ｎｍの第二Ｔｉ層１７、厚さ１００ｎｍの第二Ｐｔ層１８を順に積層形成する。
なお、本実施形態では、接合メタル層の材料としてＴｉを用いたが、高い仕事関数を持ちＴｉと同様な接着性を持つＮｉを用いてもよい。また、バリアメタル層の材料としてＰｔを用いたが、高いバリア性を持つＰｄを用いてもよい。
つぎに、第二Ｐｔ層１８上に最上面のＡｕ層１９を形成する。Ａｕ層１９は、ワイヤーボンド時に配線ワイヤーとの接触に耐えるために、厚さが１００ｎｍ以上必要である。このＡｕ層１９が薄い場合は、ワイヤーボンド時の密着性が低下し、ワイヤーボンド不良が発生する。以上の工程により、電極金属層２０が形成される。
つぎに、電極金属層２０の形成後にアニール炉により、電極金属層２０に対して熱処理を行う。この熱処理は、不活性ガスである窒素雰囲気中で行われることが望ましい。熱処理の温度としては、３５０℃以上、４５０℃以下の範囲で行うことがよい。４５０℃を超えるとｎ型半導体層１２に影響を及ぼしてしまうおそれがある。この熱処理により、ｎ型半導体層１２にＡｕＧｅＮｉ合金層１３のＧｅが取り込まれ、ｎ型半導体層１２とＡｕＧｅＮｉ合金層１３とのエネルギー障壁が低くなる。以上の工程により、本実施形態に係る電極が形成される。
以下、本実施形態に係るオーミック電極構造体の構成によって得られる効果について説明する。図６に示す従来のような接合メタル層とバリアメタル層との積層体が１層であるＴｉ／Ｐｔ／Ａｕ積層構造の場合、上記のような熱処理を施すと、アイランド状であったＮｉ６４のＮｉやＧａなどの元素は他の電極材料層の結晶粒界を通り抜けて（矢印７１方向）表面まで到達する。ここで、結晶粒界とは結晶粒子と結晶粒子との間を指す。そしてＮｉやＧａが移動した後、その部位がピンホール化（空洞化）する。これにより、電極は接触面積が狭まり、電極金属と半導体との界面においてコンタクト抵抗が上昇する。
一般に、半導体装置は、駆動電圧・駆動電流の低下が求められている。駆動電圧・駆動電流を下げるためには、電極の抵抗を下げればよい。電極の抵抗を下げるには、前記空洞化を防ぎ、電流注入経路に偏りが発生しないようにすることが必要である。
熱処理時におけるＮｉやＧａの拡散は、異なる元素で構成される層の界面で大きく抑止される。このような性質を利用するために、Ｔｉ層とＰｔ層を繰り返して積層した多層構造を取ることにより、熱処理によるＮｉやＧａの表面拡散が抑止され、ピンホールのような空洞形成を防ぐことができる。本実施形態に係る電極は、ｎ型半導体層１２上に密着性の高い金属材料（Ｔｉ、Ｎｉなど）とバリア性の高い材料（Ｐｔ、Ｐｄなど）との積層体を２周期以上形成した構成である。
図２は、コンタクト抵抗率の各電極膜厚依存性について実験した結果を示すグラフである。特性線２１〜２４は、それぞれ第一Ｔｉ層１５、第一Ｐｔ層１６、第二Ｔｉ層１７、第二Ｐｔ層１８のコンタクト抵抗率の電極膜厚依存性を示す。図２において、特性線２１は、特性線２２〜２４よりも傾きが大きい。つまり、コンタクト抵抗率は、第一Ｔｉ層１５の厚みに最も依存しており、第一Ｔｉ層１５の厚さを厚くすることでコンタクト抵抗率を低減できることが実験的に分かった。第一Ｔｉ層１５は、ｎ型半導体層１２およびＡｕＧｅＮｉ合金層１３から見て、Ｔｉ層とＰｔ層の積層構造における第１層目であり、密着性を向上させると共に、半導体層１２およびＡｕＧｅＮｉ合金層１３からの拡散に対するバリア層として作用すると考えられる。
このことを実験的に検証するために、本実施形態に係る電極に対してオージェ電子分光分析（ＡＥＳ）を実施した。その結果、第一Ｔｉ層１５は、Ｇａ、Ｎｉの拡散を抑止できることが分かった。一方、第一Ｔｉ層を厚さ５０ｎｍに薄くして、オージェ電子分光分析を実施すると、Ｇａ、Ｎｉは表面側に拡散してしまうことが分かった。以上より、第１Ｔｉ厚１５を１００ｎｍ以上に形成すれば拡散防止層として作用することが分かった。
次に、ウェハーレベルでの反り量評価実験を行った。図３は、電極の総膜厚とウェハ（ｎ型ＧａＡｓ基板１１およびｎ型半導体層１２）反り量の関係についての実験結果を示すグラフである。図３における特性線２５は熱処理（アロイ）前のウェハ反り量を示し、特性線２６は熱処理（アロイ）後のウェハ反り量を示す。熱処理（アロイ）を実施することによって、ウェハ反り量はアロイ前に比べてさらに大きくなっている。また、総膜厚が厚くなるにつれて、ウェハ反り量は大きくなっている。熱処理（アロイ）は、コンタクト抵抗率を下げるためには必須であるため、無くすことは非常に困難である。したがって、ウェハ反り量を抑え、デバイスに掛かる応力を低減するためには、できる限り各層の膜厚を薄くして総膜厚を薄くする必要がある。
図４は、各層の膜厚とウェハに生じる応力との関係についての実験結果を示すグラフである。特性線２７〜３０は、それぞれ第一Ｔｉ層１５、第一Ｐｔ層１６、第二Ｔｉ層１７、第二Ｐｔ層１８によりウェハに生じる応力を示すグラフである。図４において、特性線２８、２９の傾きは特性線２７、３０よりも傾きが大きい。つまり、ウェハの応力は、特に第一Ｐｔ層１６の膜厚と第二Ｔｉ層１７との膜厚に大きく影響を受けることが分かった。よって、ウェハの応力を減らすためには、第一Ｐｔ層１６の膜厚と第二Ｔｉ層１７の膜厚とを他の層よりも薄く形成するとよい。本実施形態に係る電極は、第一Ｔｉ層１５および第二Ｐｔ層１８の膜厚がそれぞれ１００ｎｍであり、第一Ｐｔ層１６および第二Ｔｉ層１７の膜厚がそれぞれ５０ｎｍである。このため、各層が同程度の膜厚である場合よりもウェハの応力を低減することができる。
以上のように、本実施の形態に係る電極は、Ｔｉ層とＰｔ層との積層体が２層ある構造にすることにより、熱処理（アロイ）後においても、抵抗値が高くならず、低抵抗なオーミック電極である。
また、第一Ｔｉ層１５を厚さ１００ｎｍ、第一Ｐｔ層１６を厚さ５０ｎｍ、第二Ｔｉ層１７を厚さ５０ｎｍ、第二Ｐｔ層１８を厚さ１００ｎｍとすることにより、熱処理後のウェハの応力が低減する。応力が低減することにより半導体基板内部における欠陥の発生が抑制され、高出力時の信頼性が確保される。
これらの効果により、本実施の形態に係る電極は、最上層の金属表面のＡｕ層１９を含む電極総膜厚は９１０〜１０１０ｎｍ程度となるが、電極作成時のリフトオフ性は良好であり、アロイ後の電極表面荒れも見られない。
また、合金化処理のための熱処理においても、ＧａやＮｉの表面拡散が抑制されるので、良好な密着性とオーミック性を持つ電極を形成することができ、半導体プロセスの安定化、簡素化を実現することができる。
このような電極を用いることにより、デバイスの特性を損なうことなく、低抵抗なコンタクト形成が可能となる。その結果、デバイスの信頼性を確保しつつ、駆動電圧・駆動電流を下げることができる。
なお、本実施の形態では、Ｔｉ層とＰｔ層との積層体が２層である場合を例に説明したが、２層である場合に限定されない。Ｔｉ層とＰｔ層との積層体ａ層（ａは３以上）である場合には、１周期目とａ周期目の積層体に挟まれたＴｉ層とＰｔ層（以降、中間層と呼ぶ）の各層の膜厚については、それぞれ１周期目のＴｉ層、ａ周期目のＰｔ層よりも薄く形成することが望ましい。１周期目のＴｉ層、ａ周期目のＰｔ層と比べて、中間層は膜厚に対して応力が大きく増加する傾向がある（図４参照）ため、５０ｎｍ程度まで薄くしておくことが望ましい。
以上のような本実施形態の電極構造体を採用することにより、異種電極材料によるヘテロ界面を複数形成することによって、Ｇａ、Ｎｉの表面拡散を抑止し、ワイヤーボンド不良を抑制でき、良好な密着性とオーミック性を持つ電極構造体を形成することでコンタクト抵抗の上昇を抑えることができる。また、接合メタル層（第一Ｔｉ層１５、第二Ｔｉ層１７）とバリアメタル層（第一Ｐｔ層１６、第一Ｐｔ層１８）について、各層の膜厚を最適設定することで、電極に起因する応力を小さくすることができるため、デバイスの特性を損なうことなく、低抵抗なコンタクト形成が可能となる。
なお、本実施形態は、ｎ型半導体における電極に関するものであり、ｐ型半導体側の電極は特に制限しない。また、本実施の形態ではｎ型ＧａＡｓコンタクト層上の電極形成例について記載したが、他の材料系（例えばＧａＮ系材料）を用いても同様に構成することができる。他の材料系を用いても、ｎ型半導体層上に密着性の高い金属材料（接合メタル層）とバリア性の高い材料（バリアメタル層）を２周期以上形成することで、バリア性の向上を図ると共に、異種電極材料によるヘテロ界面を複数形成することによりＧａの表面拡散を抑止し、ワイヤーボンド不良および電極内部のボイド発生を抑制することができる。
（実施形態２）
本発明の実施形態２に係る半導体素子は、半導体素子の表面と裏面の両方に電極が形成されている。このような構成の半導体素子として、例えば２波長半導体レーザ装置がある。以下、２波長半導体レーザ装置を例にとって具体的に説明する。
図５は、本実施形態に係る２波長半導体レーザ装置を上方から見た斜視図である。本実施形態に係る２波長半導体レーザ装置は、６６０ｎｍ帯に発振波長を有する赤色半導体レーザ１と、７８０ｎｍ帯に発振波長を有する赤外半導体レーザ２とが、同一基板上に形成されている。
図５に示すように、本実施形態の２波長半導体レーザ装置は、ｎ型ＧａＡｓ基板３１上に、赤色半導体レーザ１と赤外半導体レーザ２が一体形成されている。赤色半導体レーザ１は、ｎ型ＧａＡｓ基板３１上にｎ型のクラッド層３２、活性層３３、ｐ型の第一のクラッド層３４、エッチング停止層３５、ｐ型の第二のクラッド層３６、コンタクト層３７、絶縁層３８が順次積層されている。
赤外半導体レーザ２も赤色半導体レーザ１と同様の構成であり、ｎ型ＧａＡｓ基板３１上にｎ型のクラッド層４２、活性層４３、ｐ型の第一のクラッド層４４、エッチング停止層４５、ｐ型の第二のクラッド層４６、コンタクト層４７、絶縁層４８が順次積層されている。
絶縁層３８は、ｐ型の第二のクラッド層３６に形成された台形状の凸部であるリッジストライプ構造の側面およびエッチング停止層３５の上面を被覆している。なお、リッジストライプ構造は、台形状に限定されるものではなく、側辺を略垂直に立ち上げた長方形状（直方体状）でもよい。ｐ型の第二のクラッド層３６のリッジストライプ構造上面には、絶縁層３８は形成されていない。リッジストライプ構造の上面には、ｐ型の電極（ｐ型電極）３９が配置されており、リッジストライプ構造内へキャリア（ホール）を注入可能である。赤外半導体レーザ２側も同様にしてｐ型の電極（ｐ型電極）４９が配置された構成である。
ｎ型ＧａＡｓ基板３１の裏面には、ｐ型電極３９、４９に対してｎ型電極５０が配置されている。ｐ型の第二のクラッド層３６のリッジストライプ構造に直交する方向で共振器を形成した２つの端面は、それぞれ、誘電体膜５１、５２でコーティングされ、レーザ光が出射される出射面（前方端面）５３、およびその反対側に位置する後方端面５４が形成されている。
赤色半導体レーザ１と赤外半導体レーザ２とを電気的に分離するために分離溝５５が設けられている。ｐ型電極３９、４９とｎ型電極５０との少なくともいずれか一方を半導体素子間の境界領域（分離溝）において分離し、個々にバイアスを印加することにより、それぞれのレーザを個別に動作させることができる。図５に示す例では、一対のｐ型電極３９、４９を分離し、ｎ型電極５０は共通電極である。つまり、ｐ型電極３９とｐ型電極４９とは、以下に示す同じ積層構造を有してもよい。
コンタクト層３７、４７とオーミック接合するｐ型電極３９、４９の構造としては、Ｔｉ／Ｐｔ／Ａｕの積層構造が挙げられる。Ｔｉ／Ｐｔ／Ａｕの積層構造を有するｐ型電極３９、４９は、接合メタル層としてのＴｉ層が５０〜２００ｎｍ、バリアメタル層としてのＰｔ層が５０〜２００ｎｍ、表面金属としてＡｕ層が１００ｎｍ以上形成されている。
端面出射型の半導体レーザの場合、劈開によりミラー面（鏡面）を作製する必要がある。基板厚が厚いと劈開性が悪化するため、半導体基板をエッチングまたは研磨により８０μｍ〜１２０μｍ厚に薄化されている。
ｎ型電極５０は、実施の形態１に示したＡｕＧｅＮｉ／Ｔｉ／Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ構造であり、ｎ型ＧａＡｓ基板３１の裏面に形成されている。ｎ型ＧａＡｓ基板３１の厚さを薄くした場合、電極に対して熱処理がされると、ウェハには大きな応力が生じて、反りが生じる。
このとき、ｐ型電極３９、４９とｎ型電極５０の接合メタル材料（本例ではＴｉ）が同一元素からなり、かつ、接合メタル材料の膜厚の和がｐ型電極３９、４９とｎ型電極５０とで略等しくなるように、膜厚を設定することが望ましい。また、同様にｐ型電極３９、４９とｎ型電極５０のバリアメタル材料（本例ではＰｔ）が同一元素からなり、バリアメタル材料の膜厚の和がｐ型電極３９、４９とｎ型電極５０とで略等しくなるように膜厚を設定することが望ましい。
さらにｐ型電極３９、４９については、ｎ型電極５０と同様に接合メタル材料とバリアメタル材料とを複数積層しても良い。例えば、コンタクト層３７、４７に対するオーミック電極はＴｉ／Ｐｔ／Ａｕ構造であり、ｎ型電極５０はＴｉ／Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ構造である。そして各電極において、接合メタル材料（本例ではＴｉ）及びバリアメタル材料（本例ではＰｔ）の膜厚の和がｐ型電極とｎ型電極で略等しくなるように膜厚を設定することも出来る。Ｔｉ層とＰｔ層を繰り返して積層した多層構造を取ることにより、熱処理によるＧａの表面拡散が抑止され、ピンホールのような空洞形成を防ぐことができる。この構成により、低抵抗な電極とすることができる。
また、基板の表面と裏面側で電極材料に起因する応力を互いに打ち消しあうことができるため、デバイスに内在する応力を軽減することが可能である。半導体レーザの場合、チップ内部に存在する活性層への応力（歪）を軽減することで、レーザ駆動時の欠陥発生を抑えることができ、信頼性の向上に繋がる。
本発明は、ｎ型ＧａＡｓ半導体に対するオーミック電極、および、それを用いる半導体素子に有効であり、半導体レーザの他、電子デバイスなどに適用可能である。
図１は、本発明の実施形態１における電極金属層を模式的に示す断面図である。 図２は、本実施形態に係るコンタクト抵抗率の各電極膜厚依存性について実験した結果を示す図である。 図３は、本実施形態に係る電極の総膜厚とウェハ反り量との関係についての実験結果を示す図である。 図４は、本実施形態に係る各層の膜厚とウェハに生じる応力との関係についての実験結果を示す図である。 図５は、本発明の実施形態２における集積化半導体レーザ装置を上方から見た斜視図である。 図６は、従来の電極金属層を模式的に示す断面図である。
符号の説明
１ 赤色半導体レーザ
２ 赤外半導体レーザ
１１、３１ ｎ型ＧａＡｓ基板
１２ ｎ型半導体層
１３ ＡｕＧｅＮｉ合金層
１４ Ｎｉ
１５ 第一Ｔｉ層
１６ 第一Ｐｔ層
１７ 第二Ｔｉ層
１８ 第二Ｐｔ層
１９ Ａｕ層
２０ 電極金属層
２１〜３０ 特性線
３２ ｎ型のクラッド層
３３ 活性層
３４ ｐ型の第一のクラッド層
３５ エッチング停止層
３６ ｐ型の第二のクラッド層
３７ コンタクト層
３８ 絶縁層
３９ ｐ型電極
４２ ｎ型のクラッド層
４３ 活性層
４４ ｐ型の第一のクラッド層
４５ エッチング停止層
４６ ｐ型の第二のクラッド層
４７ コンタクト層
４８ 絶縁層
４９ ｐ型電極
５０ ｎ型電極
５１、５２ 誘電体膜
５３ 前方端面
５４ 後方端面
５５ 分離溝

Claims (16)

  1. ｎ型ＧａＡｓ層上に設けられたＡｕＧｅＮｉ合金層と、
    前記ＡｕＧｅＮｉ合金層上に設けられた接合メタル層および前記接合メタル層上に設けられたバリアメタル層とで構成された積層体とを備え、
    前記積層体が２周期以上設けられたことを特徴とするオーミック電極構造体。
  2. 前記バリアメタル層は、Ｐｔ、Ｐｄのいずれかからなり、
    前記接合メタル層は、Ｔｉ、Ｎｉのいずれかからなる請求項１記載のオーミック電極構造体。
  3. 前記ＡｕＧｅＮｉ合金層上の積層体を１周期目とし、
    前記１周期目の積層体における接合メタル層の厚みを１００ｎｍ以上とし、
    前記１周期目の積層体におけるバリアメタル層の厚みが、前記１周期目の積層体における接合メタル層の厚みよりも薄い請求項１または２記載のオーミック電極構造体。
  4. 前記１周期目の積層体におけるバリアメタル層の厚みは、前記１周期目の積層体における接合メタル層の厚みの１／２以下である請求項３記載のオーミック電極構造体。
  5. 前記ＡｕＧｅＮｉ合金層上の前記積層体を１周期目とし、
    前記積層体の周期数をａとしたときに、前記ａ周期目の積層体におけるバリアメタル層の厚みを１００ｎｍ以上とし、
    前記ａ周期目の積層体における接合メタル層の厚みが、前記ａ周期目の積層体におけるバリアメタル層の厚みよりも薄い請求項１または２記載のオーミック電極構造体。
  6. 前記ａ周期目の積層体における接合メタル層の厚みは、前記ａ周期目の積層体におけるバリアメタル層の厚みの１／２以下である請求項５記載のオーミック電極構造体。
  7. 前記周期数が３以上である場合、前記１周期目と前記ａ周期目の積層体に挟まれた前記接合メタル層と前記バリアメタル層の各層の膜厚を、前記１周期目の積層体における接合メタル層と前記ａ周期目の積層体におけるバリアメタル層よりもそれぞれ薄い請求項５または６記載のオーミック電極構造体。
  8. 前記積層体の最上層上にＡｕを主成分とするＡｕ層を備え、前記Ａｕ層は、膜厚が１００ｎｍ以上である請求項１〜７いずれか１項記載のオーミック電極構造体。
  9. 請求項１〜７いずれか１項記載のオーミック電極構造体が設けられた半導体素子であって、前記ｎ型ＧａＡｓ層を含む半導体層の膜厚を８０μｍ以上１２０μｍ以下としたことを特徴とする半導体素子。
  10. 前記オーミック電極構造体が設けられた当該導体素子の面の裏面に第二の電極構造体が設けられた請求項９記載の半導体素子。
  11. 前記第二の電極構造体は、少なくともＡｕ、Ｐｔ、Ｔｉのいずれかを含む請求項１０記載の半導体素子。
  12. 前記第二の電極構造体の最上層は、Ａｕを主成分とするＡｕ層であり、かつ前記第二の電極構造体のＡｕ層の膜厚が１００ｎｍ以上である請求項１０記載の半導体素子。
  13. 請求項９記載の半導体素子が複数設けられ、前記半導体素子ごとに前記オーミック電極構造体が設けられ、
    前記オーミック電極構造体は、半導体素子間の境界領域で分離されている半導体素子。
  14. 請求項１０、１１または１２記載のいずれか一項に記載の半導体素子が複数設けられ、前記半導体素子ごとに第二の電極構造体が複数設けられ、
    第二の電極構造体は、半導体素子間の境界領域で分離されている半導体素子。
  15. 前記オーミック電極構造体と前記第二の電極構造体は、それぞれの接合メタル材料およびバリアメタル材料が同一元素からなり、
    前記接合メタル材料の膜厚の和が前記オーミック電極構造体と前記第二の電極構造体とで等しく、前記バリアメタル材料の膜厚の和が前記オーミック電極構造体と前記第二の電極構造体とで等しい請求項１０記載の半導体素子。
  16. 前記オーミック電極構造体と前記第二の電極構造体は、それぞれの接合メタル材料およびバリアメタル材料が同一元素からなり、
    前記第二の電極構造体は、接合メタル材料とバリアメタル材料とが積層された積層体を有し、
    前記接合メタル材料の膜厚の和が前記オーミック電極構造体と前記第二の電極構造体とで等しく、前記バリアメタル材料の膜厚の和が前記オーミック電極構造体と前記第二の電極構造体とで等しい請求項１０記載の半導体素子。
JP2008531473A 2007-03-28 2008-02-21 オーミック電極構造体および半導体素子 Withdrawn JPWO2008120432A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007083973 2007-03-28
JP2007083973 2007-03-28
PCT/JP2008/000294 WO2008120432A1 (ja) 2007-03-28 2008-02-21 オーミック電極構造体および半導体素子

Publications (1)

Publication Number Publication Date
JPWO2008120432A1 true JPWO2008120432A1 (ja) 2010-07-15

Family

ID=39808020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008531473A Withdrawn JPWO2008120432A1 (ja) 2007-03-28 2008-02-21 オーミック電極構造体および半導体素子

Country Status (4)

Country Link
US (1) US20100025850A1 (ja)
JP (1) JPWO2008120432A1 (ja)
CN (1) CN101636820B (ja)
WO (1) WO2008120432A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224499A (ja) * 2008-03-14 2009-10-01 Sumitomo Electric Ind Ltd 電極構造および半導体装置
JP5366134B2 (ja) * 2009-05-01 2013-12-11 行政院原子能委員会核能研究所 銀含有金属オーミック接触電極
KR20120039412A (ko) * 2010-10-15 2012-04-25 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
JP6179445B2 (ja) * 2014-04-11 2017-08-16 豊田合成株式会社 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
KR20190061147A (ko) 2017-11-27 2019-06-05 주식회사 루멘스 엘이디 칩 및 그 엘이디 칩이 적용된 엘이디 모듈
JP7111643B2 (ja) * 2019-03-18 2022-08-02 株式会社東芝 半導体装置およびその製造方法
CN110112068B (zh) * 2019-05-23 2022-09-27 厦门市三安集成电路有限公司 氮化镓器件制作方法及氮化镓器件
CN110518066B (zh) * 2019-08-13 2022-08-02 深圳市矽赫科技有限公司 一种半导体欧姆接触结构
CN113488532A (zh) * 2021-07-14 2021-10-08 南方科技大学 一种p型氮化镓基器件的电极及其制备方法和用途

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0387067A (ja) * 1989-06-16 1991-04-11 Sumitomo Electric Ind Ltd ３―５族化合物半導体素子の電極構造及びその形成方法
JPH0364914A (ja) * 1989-08-02 1991-03-20 Mitsubishi Electric Corp 半導体装置の電極構造
JPH0529353A (ja) * 1991-07-25 1993-02-05 Sharp Corp 電界効果トランジスタおよびその製造方法
EP1091393B1 (en) * 1999-02-18 2008-04-09 The Furukawa Electric Co., Ltd. Electrode for semiconductor device and its manufacturing method
JP2002353553A (ja) * 2001-05-22 2002-12-06 Mitsubishi Chemicals Corp 半導体発光装置及びその製造方法
CN100372137C (zh) * 2005-05-27 2008-02-27 晶能光电（江西）有限公司 具有上下电极结构的铟镓铝氮发光器件及其制造方法
JP2006351966A (ja) * 2005-06-17 2006-12-28 Sony Corp 多波長半導体レーザ素子
CN100375303C (zh) * 2005-10-27 2008-03-12 晶能光电（江西）有限公司 含有金锗镍的欧姆电极、铟镓铝氮半导体发光元件及制造方法

Also Published As

Publication number Publication date
CN101636820B (zh) 2011-09-07
US20100025850A1 (en) 2010-02-04
CN101636820A (zh) 2010-01-27
WO2008120432A1 (ja) 2008-10-09

Similar Documents

Publication Publication Date Title
JPWO2008120432A1 (ja) オーミック電極構造体および半導体素子
US7773648B2 (en) Semiconductor device and method for manufacturing the same
JP4547933B2 (ja) 窒化物半導体素子
KR100621117B1 (ko) 반도체 레이저 및 그 제조 방법
JP5314251B2 (ja) リッジ導波型半導体レーザダイオード
JP2010067858A (ja) 窒化物系半導体素子およびその製造方法
US20210281038A1 (en) Semiconductor laser device
JP4583058B2 (ja) 半導体レーザ素子
JP5067158B2 (ja) 電極構造、半導体素子、およびそれらの製造方法
JP5085369B2 (ja) 窒化物半導体発光装置及びその製造方法
JP3494880B2 (ja) 窒化物系半導体発光素子のｐ側電極及び窒化物系半導体発光素子
JP5132739B2 (ja) 半導体素子
JP4862132B2 (ja) 半導体レーザ素子の製造方法
JP2005236301A (ja) 半導体レーザデバイス
JP4697488B2 (ja) マルチビーム半導体レーザ
US6268230B1 (en) Semiconductor light emitting device
JP6185602B2 (ja) 半導体レーザ素子を用いた近接場光出射装置
JPWO2008081566A1 (ja) 電極構造、半導体素子、およびそれらの製造方法
JP3212008B2 (ja) 窒化ガリウム系化合物半導体レーザ素子
JP2004172613A (ja) ＧａＮ系化合物半導体が使われた発光素子の製造方法
JP4601391B2 (ja) 窒化物半導体素子およびその製造方法
JP2005183927A (ja) 半導体レーザ素子、光ディスク装置および光伝送システム
JP2011258883A (ja) 半導体レーザ
CN101394066A (zh) 半导体激光器装置及其制造方法
JP2009130316A (ja) 窒化物半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100803

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111004