JPWO2008102718A1 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JPWO2008102718A1 JPWO2008102718A1 JP2009500167A JP2009500167A JPWO2008102718A1 JP WO2008102718 A1 JPWO2008102718 A1 JP WO2008102718A1 JP 2009500167 A JP2009500167 A JP 2009500167A JP 2009500167 A JP2009500167 A JP 2009500167A JP WO2008102718 A1 JPWO2008102718 A1 JP WO2008102718A1
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- current path
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 230000008859 change Effects 0.000 claims abstract description 133
- 239000000463 material Substances 0.000 claims abstract description 81
- 229910052751 metal Inorganic materials 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 59
- 239000010410 layer Substances 0.000 claims description 61
- 238000004519 manufacturing process Methods 0.000 claims description 27
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000007772 electrode material Substances 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- 229910052748 manganese Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052720 vanadium Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 13
- 239000000758 substrate Substances 0.000 description 11
- 229910000480 nickel oxide Inorganic materials 0.000 description 8
- 230000015654 memory Effects 0.000 description 7
- 239000002800 charge carrier Substances 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000000638 stimulation Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000010406 interfacial reaction Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
- H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
前記電流経路用領域は、第1の金属元素を含有し、電圧の印加により抵抗率が変化する抵抗変化材料からなる第1の領域と、前記抵抗変化材料に第2の金属元素が添加され、第1の領域より抵抗率が高く、且つ前記第1の領域の抵抗を変化させる電圧の印加では抵抗率が変化しない第2の領域とからなり、
第1の領域は、第1の電極と第2の電極との間に電流経路が形成されるように、これら両電極に接し且つ一方の電極側から他方の電極側にわたって設けられ、
第2の領域は、一方の電極側から他方の電極側にわたる電流経路用領域の少なくとも一部分において第1の領域の外側に設けられている、半導体記憶装置。
第1の電極と前記電流経路用領域と第2の電極との積層構造を有し、
前記電流経路用領域は、第1の金属元素を含有し、電圧の印加により抵抗率が変化する抵抗変化材料からなる第1の領域と、前記抵抗変化材料に第2の金属元素が添加され、第1の領域より抵抗率が高く、且つ前記第1の領域の抵抗を変化させる電圧の印加では抵抗率が変化しない第2の領域とからなり、
第1の領域は、第1の電極と第2の電極との間に電流経路が形成されるように、これら両電極に接し且つ一方の電極側から他方の電極側にわたって設けられ、
第2の領域は、第1の電極および第2の電極の少なくとも一方の外縁部に接し、且つ少なくとも当該第2の領域が接する電極側において第1の領域の外周に設けられている、半導体記憶装置。
第1の電極を形成する工程と、
この第1の電極上に第1の金属元素を含む抵抗変化材料層を形成する工程と、
この抵抗変化材料層上にマスクを形成する工程と、
このマスクを覆うように全面に第2の金属元素を含む第2金属含有層を形成する工程と、
熱処理を行って、前記第2金属含有層から第2の金属元素が抵抗変化材料層へ拡散添加された第2の領域と、第2の金属元素が添加されなかった抵抗変化材料からなる第1の領域を形成する工程と、
前記マスクを除去する工程と、
前記マスクが除去され、第1の領域が露出する部分を覆うように第2の電極を形成する工程を有する半導体記憶装置の製造方法。
第1の電極材料層を形成する工程と、
この第1の電極材料層上に第1の金属元素を含む抵抗変化材料層を形成する工程と、
この抵抗変化材料層上に第2の電極材料層を形成する工程と、
第1の電極材料層、前記抵抗変化材料層及び第2の電極材料層をパターニングして第1の電極、抵抗変化材料層および第2の電極からなる積層構造体を形成する工程と、
この積層構造体を覆うように全面に第2の金属元素を含む第2金属含有層を形成する工程と、
熱処理を行って、前記第2金属含有層から第2の金属元素が抵抗変化材料層へ拡散添加された第2の領域と、第2の金属元素が添加されなかった抵抗変化材料からなる第1の領域を形成する工程を有する半導体記憶装置の製造方法。
図10は、本発明の素子構造の一実施形態を示す断面模式図である。102は第1の電極(下部電極)、106は第2の電極(上部電極)、101は抵抗変化領域、105は抵抗変化材料に補償元素が添加された補償元素添加領域を示す。
図12は、本発明による素子構造の第2の実施形態を示す断面模式図である。第1の実施形態との違いは、補償元素添加領域105が一方の電極側から他方の電極側にわたって形成され、且つ両電極に接していることである。すなわち、抵抗変化領域101が上部電極106直下中央部から下部電極102直上中央部にわたって設けられている。この構造により、第1の実施形態に比べて、余分な電流経路が形成される確率を低減することができる。
図13は、本発明による素子構造の第3の実施形態を示す断面模式図である。
本発明の素子構造は、上述のように基板に垂直方向に順に積層された積層型の実施形態に限られず、一方の電極側から他方の電極側へ向かう電流経路方向に垂直な平面に沿った抵抗変化領域の断面積が、電流経路用領域と一方の電極との接触面積および他方の電極との接触面積のいずれもより小さい部分を有する他の形態をとることができる。電流経路方向に沿った電流経路用領域において抵抗変化領域が狭くなる部分を有することで、電流経路の形成を制限することができ、したがって、余分な電流経路の発生を抑えることができる。また、この構造において、抵抗変化領域の外側に、少なくとも一方の電極の外縁部に接するように補償金属添加領域を有することが好ましく、さらに、両電極の外縁部に接し且つ一方の電極側から他方の電極側へかけて連続的に補償金属添加領域を有することがより好ましい。この構造によれば、より効果的に余分な電流経路の発生を防止することができる。
Claims (13)
- 第1の電極と、この第1の電極に接して設けられた電流経路用領域と、前記電流経路用領域に接して設けられた第2の電極とを有する抵抗変化素子を備えた半導体記憶装置であって、
前記電流経路用領域は、第1の金属元素を含有し、電圧の印加により抵抗率が変化する抵抗変化材料からなる第1の領域と、前記抵抗変化材料に第2の金属元素が添加され、第1の領域より抵抗率が高く、且つ前記第1の領域の抵抗を変化させる電圧の印加では抵抗率が変化しない第2の領域とからなり、
第1の領域は、第1の電極と第2の電極との間に電流経路が形成されるように、これら両電極に接し且つ一方の電極側から他方の電極側にわたって設けられ、
第2の領域は、一方の電極側から他方の電極側にわたる電流経路用領域の少なくとも一部分において第1の領域の外側に設けられている、半導体記憶装置。 - 第1の電極と、この第1の電極に接して設けられた電流経路用領域と、前記電流経路用領域に接して設けられた第2の電極とを有する抵抗変化素子を備えた半導体記憶装置であって、
第1の電極と前記電流経路用領域と第2の電極との積層構造を有し、
前記電流経路用領域は、第1の金属元素を含有し、電圧の印加により抵抗率が変化する抵抗変化材料からなる第1の領域と、前記抵抗変化材料に第2の金属元素が添加され、第1の領域より抵抗率が高く、且つ前記第1の領域の抵抗を変化させる電圧の印加では抵抗率が変化しない第2の領域とからなり、
第1の領域は、第1の電極と第2の電極との間に電流経路が形成されるように、これら両電極に接し且つ一方の電極側から他方の電極側にわたって設けられ、
第2の領域は、第1の電極および第2の電極の少なくとも一方の外縁部に接し、且つ少なくとも当該第2の領域が接する電極側において第1の領域の外周に設けられている、半導体記憶装置。 - 第2の領域は、第1の電極の外縁部および第2の電極の外縁部に接し、且つ一方の電極側から他方の電極側にわたって第1の領域の外周に設けられている請求項2に記載の半導体記憶装置。
- 前記抵抗変化材料が、第1の金属元素の酸化物である請求項1から3のいずれかに記載の半導体記憶装置。
- 前記抵抗変化材料が、Ni、Ti、Zr、Hf、Fe、V、Mn及びCoからなる群から選ばれる少なくとも一種の金属元素の酸化物である請求項4に記載の半導体記憶装置。
- 第2の金属元素が、Mn、Fe、Ta、Al、Si、Ge、Ti及びNbからなる群から選ばれる少なくとも一種の金属元素である請求項1から5のいずれかに記載の半導体記憶装置。
- 前記抵抗変化材料がNiの酸化物であり、第2の金属元素がMnである請求項1から3のいずれかに記載の半導体記憶装置。
- 前記抵抗変化素子と電気的に接続されたトランジスタを有する請求項1から7のいずれかに記載の半導体記憶装置。
- 前記トランジスタは、ソース領域、ドレイン領域、ゲート絶縁膜およびゲート電極を有し、前記抵抗変化素子の一方の電極が、前記ソース領域またはドレイン領域と電気的に接続されている請求項8に記載の半導体記憶装置。
- 前記抵抗変化素子の一方の電極が、バリア層を介して前記ソース領域またはドレイン領域に電気的に接続されている請求項9に記載の半導体記憶装置。
- 前記抵抗変化素子は、層間絶縁膜を介して前記トランジスタ上方に配置され、前記抵抗変化素子の一方の電極が、前記ソース領域またはドレイン領域から前記層間絶縁膜を貫通して引き出された導電性材料と接続されている請求項9又は10に記載の半導体記憶装置。
- 請求項2又は3に記載の半導体記憶装置の製造方法であって、
第1の電極を形成する工程と、
この第1の電極上に第1の金属元素を含む抵抗変化材料層を形成する工程と、
この抵抗変化材料層上にマスクを形成する工程と、
このマスクを覆うように全面に第2の金属元素を含む第2金属含有層を形成する工程と、
熱処理を行って、前記第2金属含有層から第2の金属元素が抵抗変化材料層へ拡散添加された第2の領域と、第2の金属元素が添加されなかった抵抗変化材料からなる第1の領域を形成する工程と、
前記マスクを除去する工程と、
前記マスクが除去され、第1の領域が露出する部分を覆うように第2の電極を形成する工程を有する半導体記憶装置の製造方法。 - 請求項3に記載の半導体記憶装置の製造方法であって、
第1の電極材料層を形成する工程と、
この第1の電極材料層上に第1の金属元素を含む抵抗変化材料層を形成する工程と、
この抵抗変化材料層上に第2の電極材料層を形成する工程と、
第1の電極材料層、前記抵抗変化材料層及び第2の電極材料層をパターニングして第1の電極、抵抗変化材料層および第2の電極からなる積層構造体を形成する工程と、
この積層構造体を覆うように全面に第2の金属元素を含む第2金属含有層を形成する工程と、
熱処理を行って、前記第2金属含有層から第2の金属元素が抵抗変化材料層へ拡散添加された第2の領域と、第2の金属元素が添加されなかった抵抗変化材料からなる第1の領域を形成する工程を有する半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009500167A JP5353692B2 (ja) | 2007-02-19 | 2008-02-18 | 半導体記憶装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007037897 | 2007-02-19 | ||
JP2007037897 | 2007-02-19 | ||
JP2009500167A JP5353692B2 (ja) | 2007-02-19 | 2008-02-18 | 半導体記憶装置 |
PCT/JP2008/052614 WO2008102718A1 (ja) | 2007-02-19 | 2008-02-18 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008102718A1 true JPWO2008102718A1 (ja) | 2010-05-27 |
JP5353692B2 JP5353692B2 (ja) | 2013-11-27 |
Family
ID=39709995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009500167A Expired - Fee Related JP5353692B2 (ja) | 2007-02-19 | 2008-02-18 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8049204B2 (ja) |
JP (1) | JP5353692B2 (ja) |
WO (1) | WO2008102718A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5217259B2 (ja) * | 2007-06-07 | 2013-06-19 | 富士通株式会社 | 半導体装置及びその製造方法 |
WO2009119533A1 (ja) * | 2008-03-25 | 2009-10-01 | 日本電気株式会社 | 半導体記憶装置、メモリセルアレイ、半導体記憶装置の製造方法および駆動方法 |
WO2010125780A1 (ja) * | 2009-04-30 | 2010-11-04 | パナソニック株式会社 | 不揮発性記憶素子及び不揮発性記憶装置 |
US20110057161A1 (en) * | 2009-09-10 | 2011-03-10 | Gurtej Sandhu | Thermally shielded resistive memory element for low programming current |
EP2617077A1 (en) | 2010-09-16 | 2013-07-24 | Hewlett-Packard Development Company, L.P. | Nanoscale switching device |
US8574957B2 (en) | 2010-11-12 | 2013-11-05 | Panasonic Corporation | Method for manufacturing nonvolatile semiconductor memory element |
JPWO2012127735A1 (ja) | 2011-03-18 | 2014-07-24 | 日本電気株式会社 | 抵抗変化素子及び半導体記憶装置 |
KR20140028437A (ko) * | 2012-08-29 | 2014-03-10 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 및 그 제조방법 |
JP5571833B2 (ja) | 2012-09-14 | 2014-08-13 | パナソニック株式会社 | 不揮発性記憶素子及び不揮発性記憶素子の製造方法 |
CN103117359B (zh) | 2013-02-07 | 2015-04-15 | 北京大学 | 一种高可靠性非挥发存储器及其制备方法 |
WO2014142843A1 (en) * | 2013-03-13 | 2014-09-18 | Hewlett-Packard Development Company, L.P. | Memristors with dopant-compensated switching |
US20170317142A1 (en) * | 2016-04-29 | 2017-11-02 | Western Digital Technologies, Inc. | Sidewall insulated resistive memory devices |
CN114583047A (zh) * | 2020-12-01 | 2022-06-03 | 联华电子股份有限公司 | 存储器器件及其制造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3905006A (en) * | 1972-12-29 | 1975-09-09 | Michio Matsuoka | Voltage dependent resistor |
JP4103497B2 (ja) * | 2002-04-18 | 2008-06-18 | ソニー株式会社 | 記憶装置とその製造方法および使用方法、半導体装置とその製造方法 |
JP4608875B2 (ja) | 2003-12-03 | 2011-01-12 | ソニー株式会社 | 記憶装置 |
JP2006080259A (ja) | 2004-09-09 | 2006-03-23 | Matsushita Electric Ind Co Ltd | 抵抗変化素子およびそれを用いた不揮発性メモリ、ならびにこれらの製造方法 |
KR100682895B1 (ko) | 2004-11-06 | 2007-02-15 | 삼성전자주식회사 | 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법 |
KR101078150B1 (ko) | 2005-03-17 | 2011-10-28 | 삼성전자주식회사 | 유기-무기 복합체 다공성 물질을 이용한 비휘발성 나노 채널 메모리 소자 |
TW200719470A (en) * | 2005-07-11 | 2007-05-16 | Sharp Kk | Variable resistance device |
JP2007027537A (ja) * | 2005-07-20 | 2007-02-01 | Sharp Corp | 可変抵抗素子を備えた半導体記憶装置 |
DE102005035445B4 (de) * | 2005-07-28 | 2007-09-27 | Qimonda Ag | Nichtflüchtige, resistive Speicherzelle auf der Basis von Metalloxid-Nanopartikeln sowie Verfahren zu deren Herstellung und entsprechende Speicherzellenanordnung |
CN101395716B (zh) | 2006-03-08 | 2011-11-02 | 松下电器产业株式会社 | 非易失性存储元件、非易失性存储装置、以及它们的制造方法 |
WO2007105284A1 (ja) * | 2006-03-13 | 2007-09-20 | Fujitsu Limited | 抵抗変化型記憶素子および抵抗変化型記憶素子の製造方法 |
-
2008
- 2008-02-18 JP JP2009500167A patent/JP5353692B2/ja not_active Expired - Fee Related
- 2008-02-18 WO PCT/JP2008/052614 patent/WO2008102718A1/ja active Application Filing
- 2008-02-18 US US12/527,681 patent/US8049204B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20100078615A1 (en) | 2010-04-01 |
US8049204B2 (en) | 2011-11-01 |
WO2008102718A1 (ja) | 2008-08-28 |
JP5353692B2 (ja) | 2013-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5353692B2 (ja) | 半導体記憶装置 | |
TWI387103B (zh) | 具有二極體存取裝置之完全自我對準微孔型記憶胞 | |
CN111602227A (zh) | 采用薄半导体材料或二维电荷载流子气体的电导率调制的铁电存储器装置及其操作方法 | |
US9040948B2 (en) | Nanoscale switching device | |
US20110006278A1 (en) | Variable resistance non-volatile memory device and method for manufacturing the same | |
US20050224859A1 (en) | Semiconductor storage device | |
KR102624988B1 (ko) | 마그네슘 산화물 터널링 유전체를 사용한 강유전체 터널 접합 메모리 디바이스 및 이를 형성하는 방법 | |
KR20160026611A (ko) | 저항 변화 랜덤 액세스 메모리(RRAM)의 보존 성능을 향상하기 위한 고 κ 방법 | |
EP3731278B1 (en) | Resistive random-access memory devices and methods of fabrication | |
US11488979B2 (en) | Semiconductor device of three-dimensional structure including ferroelectric layer | |
CN104347380A (zh) | 形成包含硅化及非硅化电路组件的半导体结构的方法 | |
US10707270B2 (en) | Resistive memory cell having a compact structure | |
TWI602284B (zh) | 供非揮發性記憶體裝置的阻抗切換裝置及其形成方法 | |
US20210217813A1 (en) | Rram structure and method of fabricating the same | |
US20220336737A1 (en) | Multi-doped data storage structure configured to improve resistive memory cell performance | |
JP2008153664A (ja) | 相変化メモリ素子とその製造方法及び動作方法 | |
KR20210093934A (ko) | 이차 전지의 이상 검출 장치 및 반도체 장치 | |
CN114141863A (zh) | 场效应晶体管和制造其的方法 | |
US20230238462A1 (en) | Dual-layer channel transistor and methods of forming same | |
JP2010040728A (ja) | 半導体装置及びその製造方法 | |
WO2020174303A1 (ja) | 半導体装置及び半導体装置の動作方法 | |
US20210408118A1 (en) | Mram, method of manufacturing the same, and electronic device including the mram | |
KR20210077716A (ko) | 단극성 레벨 시프트 회로 및 반도체 장치 | |
CN113629098B (zh) | 电阻式存储器装置 | |
US11818966B2 (en) | Resistive random access memory and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5353692 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |