WO2020174303A1 - 半導体装置及び半導体装置の動作方法 - Google Patents

半導体装置及び半導体装置の動作方法 Download PDF

Info

Publication number
WO2020174303A1
WO2020174303A1 PCT/IB2020/051162 IB2020051162W WO2020174303A1 WO 2020174303 A1 WO2020174303 A1 WO 2020174303A1 IB 2020051162 W IB2020051162 W IB 2020051162W WO 2020174303 A1 WO2020174303 A1 WO 2020174303A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
oxide
insulator
conductor
electrically connected
Prior art date
Application number
PCT/IB2020/051162
Other languages
English (en)
French (fr)
Inventor
高橋圭
青木健
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to KR1020217028315A priority Critical patent/KR20210129089A/ko
Priority to JP2021501134A priority patent/JP7546544B2/ja
Priority to CN202080013870.6A priority patent/CN113424445A/zh
Priority to US17/425,348 priority patent/US11916065B2/en
Publication of WO2020174303A1 publication Critical patent/WO2020174303A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/174—Floating gate implemented in MOS technology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/42—Indexing scheme relating to amplifiers the input to the amplifier being made by capacitive coupling means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/522—Indexing scheme relating to amplifiers the bias or supply voltage or current of the gate side of a FET amplifier being controlled to be on or off by a switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45342—Indexing scheme relating to differential amplifiers the AAC comprising control means on a back gate of the AAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45618—Indexing scheme relating to differential amplifiers the IC comprising only one switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7203—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias current in the amplifier

Definitions

  • One embodiment of the present invention relates to a semiconductor device and a method for operating the semiconductor device. Further, one embodiment of the present invention relates to a battery control circuit, a battery protection circuit, a power storage device, and an electric device.
  • one embodiment of the present invention is not limited to the above technical field.
  • the technical field of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method.
  • one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter). Therefore, more specifically, as technical fields of one embodiment of the present invention disclosed in this specification, a display device, a light-emitting device, a power storage device, an imaging device, a memory device, a driving method thereof, or a manufacturing method thereof, Can be cited as an example.
  • Power storage devices also called batteries and secondary batteries
  • batteries are used in a wide range of fields, from small electrical devices to automobiles.
  • applications using multi-cell battery stacks in which multiple battery cells are connected in series are increasing.
  • the power storage device is provided with a circuit for grasping an abnormality during charging/discharging such as overdischarge, overcharge, overcurrent, or short circuit.
  • an abnormality during charging/discharging such as overdischarge, overcharge, overcurrent, or short circuit.
  • data such as voltage and current is acquired in order to detect abnormalities during charging and discharging.
  • control such as charging/discharging stop and cell balancing is performed based on the observed data.
  • Patent Document 1 discloses a protection IC that functions as a battery protection circuit.
  • a plurality of comparators are provided inside, and the reference voltage and the voltage of the terminal to which the battery is connected are compared to detect an abnormality during charging/discharging. The structure is disclosed.
  • Patent Document 2 discloses a comparator using a field effect transistor.
  • Patent Document 1 US Patent Application Publication No. 201 1 -267726
  • Patent Document 2 Japanese Patent Laid-Open No. 2009-71 653
  • An object of one embodiment of the present invention is to provide a novel comparison circuit, a novel amplifier circuit, a novel battery control circuit, a novel battery protection circuit, a power storage device, a semiconductor device, an electric device, and the like.
  • one aspect of the present invention ⁇ 0 2020/174303 ? €1/162020/051162 Aspect is a novel configuration of comparison circuit, amplification circuit, battery control circuit, battery protection circuit, power storage device, semiconductor device and semiconductor device that can reduce power consumption. It is an object to provide electric appliances and the like.
  • problems of one embodiment of the present invention are not limited to the problems listed above.
  • the issues listed above do not preclude the existence of other issues.
  • Other issues are the ones not mentioned in this item, which are described in the following description.
  • Problems that are not mentioned in this item can be derived from descriptions in the specification, drawings, etc. by those skilled in the art, and can be appropriately extracted from these descriptions.
  • one embodiment of the present invention is to solve at least one of the problems listed above and/or other problems.
  • One embodiment of the present invention includes a first amplifier circuit, a second amplifier circuit, and a capacitor, the first amplifier circuit has a first output terminal, the second amplifier circuit has an input terminal, It has two output terminals, a first transistor and a second transistor, the first output terminal is electrically connected to the first electrode of the capacitive element, and the second electrode of the capacitive element is connected to the input terminal. Electrically connected, the input terminal of the second amplifier circuit is electrically connected to the gate of the first transistor and one of the source and drain of the second transistor, and the source of the first transistor. One of the drain and the drain is electrically connected to the second output terminal, and the second amplification circuit has a function of amplifying a signal given to the input terminal and giving it to the second output terminal.
  • a semiconductor device having a function of applying and holding a potential to an input terminal
  • a channel formation region of the second transistor includes a metal oxide containing at least one of indium and gallium.
  • one embodiment of the present invention includes a first amplifier circuit, a second amplifier circuit, and a capacitor, the first amplifier circuit has a first output terminal, and the second amplifier circuit has a first output terminal.
  • the channel formation region of the second transistor has a metal oxide containing at least one of indium and gallium
  • the third electrode is electrically connected to the high-potential wiring
  • the fourth electrode is One of a source and a drain of the first transistor is electrically connected to the second output terminal
  • the other of the source and the drain of the first transistor is a semiconductor device electrically connected to the low potential wiring. It is a place.
  • the first semiconductor element has the third transistor, the third electrode is electrically connected to one of the source and the drain of the third transistor, and the fourth electrode is the third transistor. It is preferably electrically connected to the other of the source and the drain of the transistor.
  • the first semiconductor element has a plurality of transistors connected in series
  • the third electrode is electrically connected to a source or a drain of a transistor at one end of the plurality of transistors connected in series.
  • the fourth electrode is electrically connected to the source or drain of the transistor at the other end of the plurality of transistors connected in series.
  • [0 0 1 4] ⁇ 0 2020/174303 ? €1/162020/051162 or one embodiment of the present invention includes a first amplifier circuit, a second amplifier circuit, and a capacitor, and the second amplifier circuit has an input terminal and a second amplifier circuit.
  • the first output terminal is electrically connected to the first electrode of the capacitive element
  • the second electrode of the capacitive element is an input terminal and the gate of the first transistor.
  • One of the source and drain of the first transistor is electrically connected to the second output terminal, the potential V 1 is output from the first output terminal, and the potential V 1 is input to the input terminal. Change the potential output from the first output terminal from the potential V 1 to the potential (1 + 1).
  • a method of operating a semiconductor device comprising: a third step in which a signal, which is changed to (2 + 1) and whose potential (2 + 1) is amplified, is output from the second output terminal.
  • the second amplifier circuit includes the second transistor, the gate of the first transistor is electrically connected to one of the source and the drain of the second transistor, and the second step is performed in the first step. It is preferable that the second transistor be on and the first transistor be off in the second step and the third step.
  • the channel formation region of the second transistor have a metal rogate containing at least one of indium and gallium.
  • the first amplifier circuit includes the third transistor and the fourth transistor, and one of the source and the drain of the third transistor is electrically connected to one of the source and the drain of the fourth transistor.
  • the other of the source and the drain of the fourth transistor is electrically connected to the first output terminal, and in the third step, the potential of the first output terminal is applied to the gate of the third transistor. It is preferably generated according to the result of comparison between the potential and the potential applied to the gate of the fourth transistor.
  • the first amplifier circuit has a fifth transistor and a sixth transistor, and a channel formation region of the sixth transistor has a metal oxide containing at least one of indium and gallium.
  • One of the source and the drain of the fifth transistor is electrically connected to the first output terminal, and the one of the source and the drain of the sixth transistor is electrically connected to the gate of the fifth transistor. It is preferable that in the first step, the sixth transistor be on, and in the second step and the third step, the sixth transistor be off.
  • a novel comparison circuit a novel amplifier circuit, a novel battery control circuit, a novel battery protection circuit, a power storage device, a semiconductor device, an electric device, and the like can be provided.
  • a novel structure of a comparison circuit, an amplifier circuit, a battery control circuit, a battery protection circuit, a power storage device, a semiconductor device, an electrical device, or the like which can reduce power consumption is provided. can do.
  • the effects of one embodiment of the present invention are not limited to the effects listed above.
  • the effects listed above do not prevent the existence of other effects.
  • Other effects are not mentioned in this item, as described in the following description. ⁇ 0 2020/174303 ? €1/16 2020/051162 It is an effect.
  • the effects not mentioned in this item can be derived by those skilled in the art from the description in the specification or drawings, and can be appropriately extracted from these descriptions.
  • one aspect of the present invention has at least one of the effects listed above and/or other effects. Therefore, one aspect of the present invention may not have the effects listed above in some cases.
  • Figure 18 shows an example of the circuit configuration.
  • Figure 18 shows an example of the circuit configuration.
  • Figure 1 ⁇ 3 is an example of the circuit configuration.
  • Figure 28 shows a circuit configuration example.
  • Figure 23 shows an example of the circuit configuration.
  • Figures 38 and 38 show examples of circuit configurations.
  • Figure 4 shows an example of the circuit configuration.
  • Figure 5 shows an example of the circuit configuration.
  • Figure 68 shows a circuit configuration example.
  • Figure 63 shows a circuit configuration example.
  • FIG. 7 is a sectional view showing a configuration example of a semiconductor device.
  • FIG. 88 is a cross-sectional view showing a structural example of a transistor.
  • FIG. 83 is a cross-sectional view showing a structural example of a transistor.
  • FIG. 8 is a cross-sectional view showing a structural example of a transistor.
  • FIG. 98 is a top view showing a structural example of a transistor.
  • Figure 93 is a cross-sectional view showing an example of the structure of a transistor.
  • FIG. 9 is a cross-sectional view showing a structural example of a transistor.
  • FIG. 108 is a top view showing a structural example of a transistor.
  • FIG. 1013 is a cross-sectional view showing a structural example of a transistor.
  • FIG. 10 (3 is a sectional view showing a structural example of a transistor.
  • Figure 118 is a top view showing an example of the structure of a transistor.
  • Figure 113 is a cross-sectional view showing an example of the structure of a transistor.
  • FIG. 11 (3 is a cross-sectional view showing a structural example of a transistor.
  • Figure 128 is a top view showing a structural example of a transistor.
  • Figure 123 is a cross-sectional view showing an example of the structure of a transistor.
  • FIG. 12 (3 is a sectional view showing a structural example of a transistor.
  • Figure 138 is a top view showing an example of the structure of a transistor.
  • Figure 133 is a sectional view showing an example of the structure of a transistor.
  • FIG. 13 (3 is a cross-sectional view showing a structural example of a transistor.
  • Figure 148 is a top view showing an example of the structure of a transistor.
  • Figure 14 13 is a cross-sectional view showing an example of the structure of a transistor.
  • FIG. 14 (3 is a cross-sectional view showing a structural example of a transistor.
  • FIG. 15 is a cross-sectional view showing a configuration example of a semiconductor device.
  • FIG. 16 is a cross-sectional view showing a structural example of a semiconductor device.
  • the position, size, range, etc. of each configuration shown in the drawings and the like may not represent the actual position, size, range, etc. for easy understanding of the invention. Therefore, the disclosed invention is not necessarily limited to the position, size, range, or the like disclosed in the drawings and the like.
  • the resist mask may be unintentionally diminished due to etching or the like, but it may not be reflected in the figure for ease of understanding.
  • top view also referred to as “plan view”
  • perspective view some of the constituent elements may be omitted in order to make the drawing easy to understand.
  • electrode and “wiring” do not functionally limit these components.
  • electrode may be used as part of “wiring” and vice versa.
  • electrode and wiring include the case where a plurality of “electrodes” and “wirings” are integrally formed.
  • a “terminal” may refer to a wiring or an electrode connected to the wiring, for example.
  • part of the “wiring” may be referred to as a “terminal”.
  • the terms “upper” and “lower” do not necessarily mean that a component is placed immediately above or below the component and is in direct contact with the component.
  • the expression “electrode 8 on insulating layer 8” it is not necessary that the electrode 8 is directly formed on the insulating layer 8 and that another electrode is formed between the insulating layer 8 and the electrode 8. Do not exclude that includes components.
  • the functions of the source and drain are switched depending on the operating conditions, such as when transistors with different polarities are used or when the direction of the current changes during circuit operation. Therefore, which is the source or drain is limited. Is difficult. Therefore, in this specification, the terms source and drain can be used interchangeably.
  • “electrically connected” includes a case of being directly connected and a case of being connected through “thing having some electric action”.
  • the “object having some kind of electric action” is not particularly limited as long as it can transfer an electric signal between the connected objects. Therefore, even if it is expressed as “electrically connect”, there are cases where the actual circuit does not have a physical connection part and only the wiring extends.
  • parallel means, for example, that two straight lines are arranged at an angle of not less than 10° and not more than 10°. Say. Therefore, -5. It also includes the case of above 5°.
  • vertical and orthogonal refer to, for example, a state in which two straight lines are arranged at an angle of 80° or more and 100° or less. Therefore, 8 5. This includes cases where the temperature is above 95°.
  • a voltage often indicates a potential difference between a certain potential and a reference potential (eg, ground potential or source potential). Therefore, the voltage and the potential can be paraphrased in many cases. In this specification and the like, voltage and potential can be paraphrased unless otherwise specified.
  • semiconductor even when described as “semiconductor”, for example, when it has sufficiently high conductivity, it has characteristics as “conductor”. Therefore, it is possible to replace the “semiconductor” with the “conductor”. In this case, the boundary between “semiconductor” and “conductor” is ambiguous, and it is difficult to distinguish between them. Therefore, the “semiconductor” and the “conductor” described in this specification may be interchangeable with each other.
  • the “on state” of a transistor means a state where the source and the drain of the transistor can be regarded as being electrically short-circuited (also referred to as “conduction state”).
  • the “off state” of a transistor is a state in which the source and drain of a transistor can be considered to be electrically cut off (also referred to as “non-conduction state”).
  • the “on-state current” may refer to a current flowing between a source and a drain when the transistor is on.
  • “off-state current” may refer to a current flowing between a source and a drain when a transistor is off.
  • a high-potential signal refers to a power supply potential higher than that of a low-potential signal.
  • the low potential signal indicates a power source potential that is lower than the high potential signal.
  • the ground potential can be used as a high potential signal or a low potential signal.
  • the high potential signal may be referred to as a high power supply potential.
  • the low potential signal ⁇ 0 2020/174303 ? €1/16 2020/051162 Sometimes called the place.
  • a gate refers to part or all of a gate electrode and a gate wiring.
  • the gate wiring is a wiring for electrically connecting the gate electrode of at least one transistor to another electrode or another wiring.
  • a source refers to part or all of a source region, a source electrode, and a source wiring.
  • the source region is a region of the semiconductor layer whose resistivity is equal to or lower than a certain value.
  • the source electrode refers to a portion of the conductive layer which is connected to the source region.
  • a source wiring is a wiring for electrically connecting at least one transistor source electrode to another electrode or another wiring.
  • drain means part or all of the drain region, the drain electrode, and the drain wiring.
  • the drain region refers to a region of the semiconductor layer whose resistivity is equal to or lower than a certain value.
  • the drain electrode refers to a conductive layer in a portion connected to the drain region.
  • the drain wiring is a wiring for electrically connecting the drain electrode of at least one transistor to another electrode or another wiring.
  • the semiconductor device 70 shown in FIG. 1 has an amplifier circuit 11, a capacitor element 61 and an amplifier circuit 71.
  • the capacitance value of the capacitive element 61 is, for example, two times or more, or five times or more that of the transistor 81 described later.
  • the capacitance value of the capacitor 6 1, for example, less than 1 0 0 F or 1 0? F.
  • Terminals 0 11 3 are electrically connected to the amplifier circuit 11.
  • Terminal 011 3 is electrically connected to one electrode of capacitive element 61.
  • the node N 0 1 is electrically connected to the terminals 011 and 3 and one electrode of the capacitor 61.
  • the amplifier circuit 7 1 has terminal IX 2, terminal 011 2, terminal 3 £, terminal XX, terminal and terminal.
  • a high-potential signal and a low-potential signal are applied to the terminal XX and the terminal £, respectively.
  • the ground potential may be used as the low potential signal.
  • the amplifier circuit 71 shown in FIG. 18 has a transistor 81, a transistor 82 and a resistance element 89.
  • One of the source and drain of the transistor 81 is electrically connected to the terminal £, and the other is connected to the terminal ⁇ . It is electrically connected to UT 2 and one electrode of the resistance element 89.
  • the other electrode of the resistance element 89 is electrically connected to the terminal VDD.
  • One of a source and a drain of the transistor 82 is electrically connected to the gate of the transistor 81 and the terminal IN2, and the other is electrically connected to the terminal BIAS1.
  • the terminal S ET is electrically connected to the gate of the transistor 82.
  • the potential between the terminal VDD and the terminal VS S is divided by the resistance value of the resistance element 89 and the transistor 81, and the potential is output from the terminal OUT 2.
  • the gate of the transistor 81 is electrically connected to one of the source and the drain of the transistor 82.
  • the signal from the terminal BI AS 1 is applied to the node ND 2 via the transistor 8 2.
  • the operating point of the amplification circuit 71 (sometimes called the center point of operation) is set to a suitable potential, and the amplification circuit 7 1
  • the gain of can be further increased. Further, the output range of the amplifier circuit 71 can be further widened.
  • the off-state current can be extremely reduced.
  • an OS transistor an oxide semiconductor in a channel formation region
  • a suitable potential can be applied to the node ND 2 and then the node ND 2 can be brought into a floating state. That is, after the potential is applied to the node ND 2, the potential applied to the node ND 2 can be programmed by keeping the potential applied by turning off the transistor 82.
  • the potential of ND 2 is maintained. At this time, for example, the node ND 2 holds a suitable operating point of the amplifier circuit 71. Since the signal supply to the terminal B I AS 1 can be stopped after the operating point is kept at the node ND 2, the power consumption of the semiconductor device 70 can be reduced.
  • the amplifier circuit 71 can operate at a suitable operating point.
  • a potential adjusted according to the characteristics of the amplifier circuit 71 can be supplied from the terminal B I AS 1 and programmed into the node ND 2.
  • the potential for programming may be adjusted to the suitable operating point in accordance with the characteristics of the transistor.
  • the semiconductor device 70 does not include the capacitive element 61 and the transistor 82.
  • the signal from terminal OUTB is applied to the gate of transistor 81, ⁇ 0 2020/174303 ? €1/162020/051162
  • the operating point of the path 7 1 is the output potential from the terminal 0 11 3 in the state where the amplifier circuit 11 is initialized. Since the semiconductor device of the embodiment has the capacitive element 61 and the transistor 82, the operating point of the amplification circuit 71 can be set to a desired value.
  • the amplifier circuit 71 shown in FIG. 18 is different in that it has a circuit 303 instead of the resistance element 89 shown in FIG.
  • the circuit 30 3 includes a transistor 8 3 and a transistor 8 4.
  • the circuit 3 03 one of a source and a drain of the transistor 8 3 is used. Is electrically connected to the terminal XX and the other is electrically connected to the terminal 0111 to 2.
  • One of the source and the drain of the transistor 8 4 is connected to the gate of the transistor 8 3 and the other is connected to the terminal.
  • 0 3 electrically connected to each other.
  • the gate of transistor 84 is electrically connected to the terminal.
  • the circuit 303 has a function as a current source.
  • the transistors included in the amplifier circuits 71 shown in FIGS. 18 and 18 may or may not have a back gate.
  • the amplifier circuit 71 shown in FIG. 28 differs from the amplifier circuit 71 in that it has a circuit 301 in place of the circuit 303.
  • the circuit 30b has a function as a current source.
  • circuit 3013 has two transistors (transistor 8 3 and transistor 8 5) connected in series between terminals 0 and 2 as compared to circuit 3 03. ) Is different.
  • the capacitor 8 7 is provided between the terminal 011 2 and the gate of the transistor 8 3
  • the capacitor 8 8 is provided between the terminal 011 2 and the gate of the transistor 8 5.
  • the circuit is not limited to the example shown in FIG. 23, and the circuit 30b may have three or more transistors between the terminal XX and the terminal XX.
  • the voltage between the terminal XX and the terminal XX2 is distributed according to the resistance of each transistor. For example, if the source-drain voltage of transistor 8 3 increases, the current flowing in transistor 8 3 tries to increase, but the gate-source voltage of transistor 8 5 decreases, so the current flowing in transistor 8 5 decreases. Try to lower it. Since one transistor operates in the direction of suppressing the other transistor, the operation of both transistors is stable. The stable operation of the transistor stabilizes the output signal of the amplifier circuit 71. In addition, the gain of the amplifier circuit 71 may be increased.
  • the circuit 3 0 13 includes a transistor 8 3, a transistor 8 4, a transistor 8 5, a transistor 8 6, a capacitor element 8 7, and a capacitor element 8 8.
  • Terminal 011 2 is a tiger ⁇ 0 2020/174303 ? €1/16 2020/051162 Electrically connected to one of the source and drain of transistor 8 3, and the other of the source and drain of transistor 8 3 is one of the source and drain of transistor 8 5.
  • the other of the source and drain of the transistor 85 is electrically connected to the terminal XX.
  • One of the source and the drain of the transistor 84 is electrically connected to the gate of the transistor 83, and the other is electrically connected to the terminal: £80.
  • One of a source and a drain of the transistor 86 is electrically connected to the gate of the transistor 85, and the other is electrically connected to the terminal 08.
  • the terminal ££ is electrically connected to the gate of transistor 84 and the gate of transistor 86.
  • One electrode of the capacitor 8 7 is electrically connected to the terminal 011 2 and the other electrode is electrically connected to the gate of the transistor 8 3.
  • One electrode of the capacitor element 8 8 is electrically connected to the terminal 0112, and the other electrode is electrically connected to the gate of the transistor 85.
  • the gates of transistor 8 3 and transistor 8 5 are turned off by turning off transistors 8 4 and 8 6. Then, the potential is held.
  • the transistor 84 and the transistor 86 the signal supply to the terminal V 30 £ and the terminal V 08 £ can be stopped, and power consumption can be reduced.
  • the transistor included in the amplifier circuit 71 may have a back gate.
  • the threshold voltage of the transistor can be controlled by applying a potential to the back gate of the transistor.
  • Backgate of transistor 82 Electrically connected to.
  • the back gate of transistor 81 is electrically connected to terminal £.
  • the transistor included in the circuit 30013 may have a back gate.
  • the transistor 85 for example, one of the source and the drain is electrically connected to the terminal XX and the other is electrically connected to the back gate of the transistor 85.
  • a back gate is electrically connected to the terminal 011-2.
  • An 11-channel transistor as a transistor included in the amplifier circuit of one embodiment of the present invention Any of channel type transistors may be used. As shown in FIGS. 18, 18, 28 and 28, 11 channel type transistors may be used as the main transistors of the amplification circuit 71. Good. In the semiconductor device of one embodiment of the present invention, an 11-channel transistor is used as a main transistor included in the amplifier circuit, and an amplifier circuit having high gain and wide output can be realized.
  • the transistor whose gate is connected to the terminal £ £ is turned on at time 1 and turned off at time 2.
  • a signal is applied to the gate of the transistor 82 from the terminal P and the transistor 82 is turned on. Therefore, a signal is supplied from the terminal 8 I8 1 to the node N02 through the transistor 82, and the potential of the node N02 becomes the potential V 2. Also, a signal is output from terminals 011 to 8, and the potential of the node N01 becomes the potential V 1.
  • a signal is applied to the gate of the transistor 82 from the terminal P and the transistor 82 is turned off.
  • the off-state current is extremely low, so the node N02 is in a floating state.
  • the potential of the node N01 is constant, the potential of the node N02 is also kept substantially constant.
  • the potential of the node N02 changes by an amount corresponding to the change of the potential of the node N01 due to capacitive coupling with the capacitive element 61.
  • the amplifier circuit 71 can be operated with the potential V 2 as the operating point.
  • a suitable signal may be given from the terminal 3 I 8 1 so that the potential V 2 becomes a suitable value.
  • the potential 2 may be adjusted, for example, so that the operating region of the transistor 81 is suitable.
  • the transistor 81 may be operated in the saturation region, for example.
  • the potential V 2 is preferably an intermediate potential between the potential applied to the terminal VOO and the potential applied to the terminal V.
  • the gain of the amplifier circuit 71 can be further increased. Further, the output range of the amplifier circuit 71 can be further widened.
  • the amplifier circuit 11 shown in FIG. 38 has a function as a comparison circuit.
  • terminal I NP are electrically connected.
  • the first input signal is applied to the terminal I NN4, the second input signal is applied to the terminal I NP, and the output signal is output from the terminal 011-3.
  • the transistor used for the amplifier circuit 11 may or may not be provided with a back gate.
  • the amplifier circuit 11 includes a transistor 31, a transistor 32, a transistor 34, a transistor 45, a circuit 300 and a circuit 30 ⁇ 1.
  • the amplifier circuit 11 is electrically connected to a terminal XX, a terminal, a terminal 3818, a terminal VSH, a terminal 3 and a terminal 0.
  • Circuit 300, and ⁇ 02020/174303 ?1/162020/051162 and the circuit 30 ⁇ 1 have a function as a current source.
  • the gate of the transistor 31 is electrically connected to the terminal I NN4, and the gate of the transistor 32 is electrically connected to the terminal I NP.
  • One of a source and a drain of transistor 34 is electrically connected to terminal £, and the other is electrically connected to node N05.
  • Node N05 is electrically connected to one of a source and a drain of transistor 31 and one of a source and a drain of transistor 32.
  • the other of the source and the drain of transistor 31 is electrically connected to node N03, and the other of the source and the drain of transistor 32 is electrically connected to terminal 011-8.
  • a terminal may be connected to the node N03 and the terminal may function as an output terminal.
  • One of the source and the drain of the transistor 45 is electrically connected to the gate of the transistor 34, and the other is electrically connected to the terminal 8.
  • Terminal 011 is electrically connected to node N03.
  • the terminals 011 may be in a floating state, for example.
  • FIG. 33 when a plurality of stages of amplifier circuits 11 are connected, they may be connected to the next stage amplifier circuits 11 1.
  • FIG. 33 shows an example in which a plurality of stages of amplifier circuits 11 are connected.
  • the amplifier circuits 11 may be connected, for example, in 5 stages or more and 20 stages or less, or in 7 stages or more and 14 stages or less.
  • the terminals 011 and 3 functioning as the output terminals of the amplifier circuit 11 are electrically connected to the input terminals of the amplifier circuit 11 of the next stage.
  • it is electrically connected to the terminals I NP and I NN4 as the input terminals of the amplifier circuit 11 in the next stage.
  • the terminal 011, 3 may be connected to one of the terminals I NP and I NN4, and the terminal 011, 3 may be connected to the other.
  • the amplifier circuit 11 shown in FIG. 4 has a capacitive element 41 and a capacitive element 42.
  • One electrode of the capacitor 41 and one electrode of the capacitor 42 are electrically connected to the gate of the transistor 34.
  • the other electrode of the capacitor 41 is electrically connected to the node N03, and the other electrode of the capacitor 42 is electrically connected to the terminal 0111-8.
  • Node N04 is electrically connected to the gate of transistor 34.
  • the node N04 is brought into a floating state by applying a potential at which the transistor 45 is turned off, for example, a low potential signal to the terminal H.
  • Capacitance element 41 and capacitance element 42 are electrically connected to node N04, and the effect of suppressing the variation of node N04 due to the variation of characteristics of transistor 31 and transistor 32 and stabilizing the operating point of amplification circuit 11 Equipped with. ⁇ 02020/174303 ? €1/162020/051162
  • the transistor 45 By using a ⁇ transistor as the transistor 45, after the potential is applied to the gate of the transistor 34, the transistor 45 is turned off and the potential is held. It is possible to stop the signal supply to the terminal VSH and reduce the power consumption.
  • the transistor included in the amplifier circuit 11 may have a back gate.
  • the back gate is electrically connected to the terminal £.
  • the transistor 45, the transistor 46, and the transistor 47, for example, the back gate is electrically connected to the terminal: 80.
  • the threshold values of the transistors 31 and 32 can be negatively shifted.
  • shifting the threshold of the transistor by a minus it becomes possible to detect a lower level input signal.
  • Node N05 is electrically connected to terminal £ via transistor 34.
  • One of the source and the drain of the transistor 34 is electrically connected to the terminal £, and the other is electrically connected to the node N05.
  • a transistor 46 and a capacitive element 48 are connected to the back gate of the transistor 31, and a signal from the terminal N4 V 3 is given via the transistor 46.
  • the gates of transistor 46 and transistor 4 7 have terminals The Ding is electrically connected.
  • One of the source and the drain of the transistor 46 is electrically connected to the terminal 3, and the other is electrically connected to the back gate of the transistor 31 and one electrode of the capacitor element 48.
  • the other electrode of the capacitive element 48 is electrically connected to the node N05.
  • a transistor 47 and a capacitive element 49 are connected to the back gate of the transistor 32, and a signal from the terminal 8 is given via the transistor 47.
  • One of a source and a drain of the transistor 47 is electrically connected to the terminal 3, and the other is electrically connected to a back gate of the transistor 32 and one electrode of the capacitor 49.
  • the other electrode of the capacitive element 49 is electrically connected to the node N05.
  • the transistors 46 and 47 are turned off, whereby the back gate potential of the transistor 31 is held by the capacitor 48 and the back gate of the transistor 32 is held.
  • the potential of the gate is held by the capacitor 49.
  • FIG. 5 shows an example of the amplifier circuit 11.
  • the amplifier circuit 11 shown in FIG. And the transistor 36 between the transistor 31, is that it has a transistor 37 between the circuit 30 ⁇ 1 and the transistor 32 differs from the amplifier circuit 1 1 shown in FIG. [0102]
  • one of the source and the drain of the transistor 31 is electrically connected to the node N D5, and the other is electrically connected to one of the source and the drain of the transistor 36.
  • the other of the source and drain of transistor 36 is electrically connected to circuit 30c.
  • One of the source and the drain of the transistor 32 is electrically connected to the node ND5, and the other is electrically connected to one of the source and the drain of the transistor 37.
  • the other source and drain of transistor 37 are electrically connected to circuit 30d.
  • a potential is applied to the gates of the transistor 36 and the transistor 37 from the terminal VC AS D.
  • Transistor 36 and transistor 37 may have a back gate.
  • the back gate of the transistor 36 is electrically connected to one of the source and the drain, for example.
  • the back gate of the transistor 36 may be connected to, for example, a terminal that gives a desired potential, and specifically, may be connected to terminals such as the terminal VSS and the terminal VBG.
  • the back gate of the transistor 37 is electrically connected to one of the source and the drain, for example.
  • the back gate of the transistor 37 may be connected to, for example, a terminal that gives a desired potential, and specifically, may be connected to terminals such as the terminal VS S and the terminal V BG.
  • FIG. 5 shows an example in which the amplifier circuit 11 does not have the capacitor element 41 and the capacitor element 42
  • the amplifier circuit 11 shown in FIG. 5 may have the capacitor element 41 and the capacitor element 42. ..
  • the transistors 34, 45, 46 and 47 do not have back gates, but they may have back gates.
  • the voltage between the terminal OUT and the node ND 5 is distributed according to the respective transistor resistances. For example, when the source-drain voltage of the transistor 36 increases, the current flowing in the transistor 36 is increased, but the gate-source voltage of the transistor 36 decreases, and therefore the current flowing in the transistor 31 decreases. Since one transistor operates in the direction of suppressing the other transistor, the operation of both transistors is stable. The stable operation of the transistor stabilizes the output signal of the amplifier circuit 11. In addition, the gain of the amplifier circuit 11 may be increased in some cases. Similarly, if the above description is applied to the transistor 36 instead of the transistor 36 and the transistor 32 instead of the transistor 31, one of the transistors 31 and 32 operates in the direction of suppressing the other transistor. It can be said that the operation of the transistor is stable.
  • the transistor 46 and the transistor 47 have a function of holding the potential applied from the terminal VBG.
  • a high potential signal is applied from the terminal S ET to turn on the transistors 46 and 47, a potential from the terminal VBG is applied to the transistor 31 and the transistor 32, and then a low potential signal is applied from the terminal S ET.
  • the potential from VBG can be held.
  • OS Transistor has extremely low off current. Therefore, the transistor By using a resistor, the potential applied from the terminal VBG can be held for a long time, preferably 1 minute or more, more preferably 1 hour or more, and further preferably 10 hours or more.
  • a high-potential signal is applied to the terminal S ET and the transistors connected to each terminal are turned on.
  • the potential V 2 is applied to the node ND 2 from the terminal B I AS 1 through the transistor 82.
  • the circuit 30a, the circuit 30b, the circuit 30c, the circuit 30d, etc. can function as a current source.
  • a high potential signal is applied to the terminal VSH to turn on the transistor 45.
  • this signal is applied to the gate of the transistor 34 via the transistor 45, and the transistor 34 can function as a current source.
  • Transistor 34 is preferably operated in the saturation region, for example.
  • Input approximately the same potential to pin I NM and pin I NP. It is preferable that the potential difference is within the range of 20 mV. Alternatively, the potential difference is preferably within 10 mV. It is preferable that the potential difference is within 5 mV.
  • a low-potential signal is applied to pin SET and pin VSH.
  • Transistor 82 is turned off and terminal IN 2 is in a floating state. Further, the transistors 84 and 86 are turned off, and the gate potential of the transistor 83 and the gate potential of the transistor 85 are in a floating state.
  • the two signals to be compared are input to terminals I NM and I NP.
  • the potential at time t 2 is continuously held and the value of the terminal I NP is changed.
  • the potential of the node ND 1 connected to the terminal OUT B changes.
  • the potential of the terminal IN is low
  • the potential of the node ND 1 is high
  • the potential of the terminal I NP is high
  • the potential of the node ND 1 is low. Since the node ND 2 is in a floating state, the potential of the node ND 2 fluctuates by an amount equivalent to the fluctuation of the potential of the node ND 1 due to capacitive coupling.
  • the amplifier circuit of one embodiment of the present invention is applied to a comparison circuit (also referred to as a comparator), and a memory element is connected to one input terminal of the comparison circuit.
  • a comparison circuit also referred to as a comparator
  • a memory element is connected to one input terminal of the comparison circuit.
  • amplifier circuit 80 The configuration in which the amplifier circuit 11 shown in FIGS. 18, 13 and 28 is connected to the capacitor element 61 and the amplifier circuit 71 is hereinafter referred to as an amplifier circuit 80.
  • the amplifier circuit 80 functions as a comparison circuit having two terminals, that is, the terminal INP and the terminal INM that function as input terminals, and the terminal 011-2 that functions as the output terminal.
  • a signal is output from pin 0112 according to the comparison result of the signals input to pin I NP and pin I NM. It is preferable that one of the terminal I NP and the terminal I NN4 functions as a non-inverting input terminal and the other functions as an inverting input terminal.
  • FIG. 68 shows an example in which the base signal is applied to terminal I NN4.
  • the reference signal is preferably held in the storage element.
  • the connection with the signal supply circuit can be disconnected after the reference signal is given from the signal supply circuit.
  • the power supply can be cut off in the whole or a part of the signal supply circuit.
  • the memory element As the memory element, the structure of the memory element 114 shown in FIG. 68 can be used.
  • the memory element 1 1 1 4 shown in FIG. 6 8 has a capacitor 1 1 6 and a transistor 1 6 2.
  • One of the source and the drain of the transistor 1 6 2 is electrically connected to the terminal I NN4, and the other (terminal in FIG. 6) receives the reference signal.
  • One electrode of the capacitive element 1 61 is electrically connected to the terminal I NN4, and the other is supplied with the second reference signal, for example.
  • the second reference signal a ground potential, a low potential signal, a high potential signal, a positive or negative potential of the secondary battery, a value obtained by resistance division between the positive and negative potentials of the secondary battery, and the like are used. Good.
  • transistor 162 It is preferable to use a O transistor as the transistor 162. Note that although the transistor 162 has a back gate in FIG. 68, it may have a structure without it.
  • the transistor 1 6 2 is turned on, a signal is applied to the terminal, and a potential corresponding to the signal is applied to the terminal I NN4 via the transistor 1 6. After that, the transistor 1 6 2 is turned off. By using a transistor as the transistor 1 62, the off current of the transistor 1 6 2 can be made extremely low. Therefore the terminal.
  • FIG. 63 shows an example in which the semiconductor device of one embodiment of the present invention is applied to a power storage system.
  • the power storage system 100 includes a semiconductor device 70 and a secondary battery 1 21.
  • the positive electrode of the secondary battery 1 21 is electrically connected to the terminal IX of the amplifier circuit 80.
  • the terminal I NN4 holds, for example, the upper limit or the lower limit of the voltage range in the range preferable as the positive electrode.
  • a storage device such as a secondary battery, a capacitor, or the like can be used as the secondary battery 1 21.
  • a lithium ion secondary battery can be used as the secondary battery 1 21.
  • Element 8 is one or more elements selected from Group 1 elements and Group 2 elements.
  • an alkali metal such as lithium, sodium, potassium, etc.
  • a group 2 element for example, calcium, beryllium, magnesium, etc.
  • the element is one or more selected from cobalt, nickel, manganese, iron, and vanadium. Examples include 0 0 0 2 and lithium iron phosphate Otsu 1 F 6 0 4 .
  • the signal from terminal 011 2 is inverted when the potential at terminal IN P exceeds the potential at terminal I NN4.
  • the signal inversion means that a high potential signal changes to a low potential signal and a low potential signal changes to a high potential signal, for example.
  • the secondary battery 1 21 is controlled according to the given signal.
  • the transistor has an oxide semiconductor in the channel formation region.
  • the oxide semiconductor it is preferable to use a metal oxide containing at least indium or zinc.
  • a metal oxide containing indium and zinc In particular, it is preferable to use a metal oxide containing indium and zinc.
  • gallium, yttrium, tin, and the like are contained. Further, one or more selected from boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, and magnesium, may be contained.
  • the metal oxide is indium, Consider the case of an I 11 — N 4 — 11 oxide with zinc and zinc.
  • the element N4 is aluminum, gallium, yttrium, or tin.
  • Other elements applicable to IV! include boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, and Madanesium. However, in some cases, it may be possible to combine a plurality of the aforementioned elements.
  • the semiconductor device illustrated in FIG. 7 includes a transistor 300, a transistor 500, and a capacitor 600.
  • Figure 88 is a cross-sectional view of the transistor 500 in the channel length direction.
  • FIG. 8C is a cross-sectional view of the transistor 300 in the channel width direction, and
  • FIG. 8C is a cross-sectional view of the transistor 300 in the channel width direction.
  • the transistor 500 is a transistor (OS transistor) including a metal oxide in a channel formation region.
  • the transistor 500 has a feature of extremely low off-state current.
  • the semiconductor device described in this embodiment includes a transistor 300, a transistor 500, and a capacitor 600 as illustrated in FIG.
  • the transistor 500 is provided above the transistor 300
  • the capacitor 600 is provided above the transistor 300 and the transistor 500, [0134]
  • the transistor 300 is provided over the substrate 31 1 and includes a conductor 316, an insulator 315, a semiconductor region 3 1 3 which is part of the substrate 31 1, and a low resistance region 314 a which functions as a source region or a drain region. , And a low resistance region 314 b.
  • the transistor 300 As shown in FIG. 8C, the upper surface and the side surface in the channel width direction of the semiconductor region 31 3 are covered with the conductor 3 16 via the insulator 3 15. As described above, by making the transistor 300 a F in type, the effective channel width is increased, so that the on-state characteristics of the transistor 300 can be improved. Moreover, since the contribution of the electric field of the gate electrode can be increased, the off characteristics of the transistor 300 can be improved.
  • the transistor 300 may be either a p-channel type or an n-channel type.
  • a semiconductor region such as a silicon-based semiconductor may be contained in a region where a channel of the semiconductor region 313 is formed, a region in the vicinity thereof, a low-resistance region 314 a to be a source region, a drain region, a low-resistance region 314 b, or the like.
  • a semiconductor region such as a silicon-based semiconductor may be contained in a region where a channel of the semiconductor region 313 is formed, a region in the vicinity thereof, a low-resistance region 314 a to be a source region, a drain region, a low-resistance region 314 b, or the like.
  • single crystal silicon is included.
  • a material containing Ge (germanium), SiGe (silicon germanium), GaAs (gallium arsenide), Gaa1As (galluium aluminum arsenide), or the like may be used. It is also possible to employ a structure in which the effective mass is controlled by applying stress to the crystal la
  • the transistor 300 may be a HEMT (H i g h E l e c t r o n Mo b i l i t y Tr a n s i s t o r) V,.
  • the low-resistance region 314 a and the low-resistance region 314 b are the semiconductor material applied to the semiconductor region 313, an element that imparts n-type conductivity such as arsenic and phosphorus, or a p-type element such as boron. Contains an element that imparts the conductivity of.
  • the conductor 316 that functions as a gate electrode is a semiconductor material such as silicon containing an element imparting n-type conductivity such as arsenic or phosphorus, or an element imparting p-type conductivity such as boron, or a metal.
  • a conductive material such as a material, an alloy material, or a metal oxide material can be used.
  • the work function is determined by the material of the conductor, so changing the material of the conductor ⁇ 02020/174303 It is possible to adjust the V 1; 11 of the capacitor (: 17132020 /051162). Specifically, it is preferable to use a material such as titanium nitride or tantalum nitride for the conductor. It is preferable to use a metal material such as tungsten or aluminum as a laminate for the conductor in order to achieve both the filling property and the embedding property, and it is particularly preferable to use tungsten in terms of heat resistance.
  • transistor 300 illustrated in FIG. 7 is an example, and the structure is not limited thereto, and an appropriate transistor may be used depending on a circuit configuration or a driving method.
  • An insulator 320, an insulator 322, an insulator 324, and an insulator 326 are sequentially stacked to cover the transistor 300.
  • Examples of insulator 320, insulator 322, insulator 324, and insulator 326 include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, and nitride nitride. Aluminum or the like may be used.
  • the insulator 322 may have a function as a flattening film for flattening a step caused by the transistor 300 or the like provided below the insulator.
  • the upper surface of the insulator 322 may be flattened by a flattening treatment using a chemical mechanical polishing (0?) method or the like to improve flatness.
  • the insulator 324 it is preferable to use a film having a barrier property such that hydrogen and impurities do not diffuse from the substrate 311 or the transistor 300 to a region where the transistor 500 is provided.
  • a film having a barrier property against hydrogen for example, silicon nitride formed by the XX method can be used.
  • silicon nitride formed by the XX method when hydrogen is diffused into a semiconductor element including an oxide semiconductor, such as the transistor 500, characteristics of the semiconductor element may be deteriorated in some cases. Therefore, it is preferable to use a film which suppresses diffusion of hydrogen between the transistor 500 and the transistor 300.
  • the film that suppresses the diffusion of hydrogen is a film that has a small amount of released hydrogen.
  • the desorption amount of hydrogen can be analyzed using, for example, the temperature programmed desorption gas analysis (exact analysis) method.
  • the desorption amount of hydrogen in Insulator 324 was calculated as follows: when the surface temperature of the film is in the range of 50° ⁇ to 500° ⁇ , the desorption amount converted to hydrogen atoms is the area of Insulator 324. It is 10 X 10 15 3 1: 01X18 / or less, preferably 5 10 15 3 1: 01X18 / or less in terms of per hit.
  • the insulator 326 preferably has a lower dielectric constant than the insulator 324.
  • the dielectric constant of the insulator 326 is preferably less than 4, and more preferably less than 3.
  • the relative permittivity of the insulator 326 is preferably 0.7 times or less, and more preferably 0.6 times or less, that of the insulator 324.
  • Insulator 320, insulator 322, insulator 324, and insulator 326 have capacitive element 600, ⁇ 0 2020/174303 A conductor (: 17132020/051162 or a conductor 3 28 connected to the transistor 500, conductor 3300, etc. is embedded.
  • Conductor 3 2 8 and conductor 3 3 30 has a function as a plug or a wiring, and an electric conductor having a function as a plug or a wiring may have a plurality of structures collectively given the same reference numeral. In this case, the wiring and the plug connected to the wiring may be integrated, that is, some of the conductors may function as wiring, and some of the conductors may function as plugs. ..
  • each plug and wiring As the material of each plug and wiring (conductor 32 8 and conductor 3 30 etc.), a conductive material such as metal material, alloy material, metal nitride material, or metal oxide material is used. It can be used as a layer or a laminate. It is preferable to use a high melting point material such as tungsten or molybdenum, which has both heat resistance and conductivity, and it is preferable to use tungsten. Alternatively, it is preferably formed of a low resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low-resistance conductive material.
  • a wiring layer may be provided on the insulator 326 and the conductor 330.
  • an insulator 350, an insulator 352, and an insulator 354 are sequentially stacked.
  • a conductor 3 5 6 is formed on the insulator 3 50, the insulator 3 52, and the insulator 3 5 4.
  • the conductor 356 has a function as a plug connected to the transistor 300 or a wiring. Note that the conductor 3 56 can be provided using a material similar to that of the conductor 3 28 and the conductor 3 30.
  • the insulator 350 it is preferable to use an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 356 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 350 having a barrier property against hydrogen.
  • tantalum nitride or the like is preferably used as the conductor having a barrier property against hydrogen.
  • tantalum nitride or the like is preferably used as the conductor having a barrier property against hydrogen.
  • tantalum nitride and tungsten having high conductivity diffusion of hydrogen from the transistor 300 can be suppressed while maintaining conductivity as a wiring.
  • the tantalum nitride layer having a barrier property against hydrogen is in contact with the insulator 350 having a barrier property against hydrogen.
  • a wiring layer may be provided on the insulator 354 and the conductor 356.
  • the insulator 360, the insulator 362, and the insulator 364 are sequentially stacked.
  • a conductor 3666 is formed on the insulator 360, the insulator 362, and the insulator 364.
  • the conductor 366 has a function as a plug or a wiring. Note that the conductor 3 66 can be provided using a material similar to that of the conductor 3 28 and the conductor 3 30.
  • the insulator 360 is an insulator having a barrier property against hydrogen, like the insulator 324. ⁇ 0 2020/174303 It is preferable to use (: 17132020/051162.
  • the conductor 366 preferably contains a conductor having a barrier property against hydrogen. Particularly, it has a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 360. With this structure, the transistor 300 and the transistor 500 can be separated by a barrier layer. The diffusion of hydrogen from the transistor 300 to the transistor 500 can be suppressed.
  • a wiring layer may be provided on the insulator 364 and the conductor 3666.
  • an insulator 370, an insulator 372, and an insulator 374 are sequentially stacked and provided. Further, a conductor 3 7 6 is formed on each of the insulator 370, the insulator 372, and the insulator 374.
  • the conductor 376 has a function as a plug or a wiring. Note that the conductor 376 can be provided using a material similar to that of the conductor 3 28 and the conductor 3 30.
  • the insulator 370 it is preferable to use an insulator having a barrier property against hydrogen similarly to the insulator 324.
  • the conductor 376 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 370 having a barrier property against hydrogen.
  • a wiring layer may be provided on the insulator 374 and the conductor 376.
  • an insulator 380, an insulator 382, and an insulator 384 are sequentially stacked and provided.
  • a conductor 3 86 is formed on the insulator 380, the insulator 382, and the insulator 384.
  • the conductor 386 has a function as a plug or a wiring. Note that the conductor 3 86 can be provided using a material similar to that of the conductor 3 28 and the conductor 3 30.
  • the insulator 380 like the insulator 324, it is preferable to use an insulator having a barrier property against hydrogen.
  • the conductor 386 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 380 having a barrier property against hydrogen.
  • the wiring layer containing the conductor 3 56, the wiring layer containing the conductor 3 6 6, the wiring layer containing the conductor 3 76, and the wiring layer containing the conductor 3 86 were described.
  • the semiconductor device according to the present embodiment is not limited to this.
  • the wiring layer similar to the wiring layer including the conductor 3 56 may be three layers or less, or the wiring layer similar to the wiring layer including the conductor 356 may be five layers or more.
  • An insulator 510, an insulator 512, an insulator 514, and an insulator 516 are laminated in this order on the insulator 384. It is preferable to use a substance having a barrier property against oxygen or hydrogen for any one of the insulator 510, the insulator 512, the insulator 514, and the insulator 516. ⁇ 0 2020/174303 ⁇ (: 17132020/051162
  • the insulator 510 and the insulator 514 hydrogen and impurities do not diffuse from the substrate 311 or a region where the transistor 300 is provided to the region where the transistor 500 is provided, for example. It is preferable to use a film having such a barrier property. Therefore, the same material as the insulator 3 24 can be used.
  • silicon nitride formed by the XX method can be used as an example of a film having a barrier property against hydrogen.
  • silicon nitride formed by the XX method when hydrogen is diffused into a semiconductor element including an oxide semiconductor, such as the transistor 500, the characteristics of the semiconductor element might be deteriorated in some cases. Therefore, it is preferable to use a film which suppresses diffusion of hydrogen between the transistor 500 and the transistor 300.
  • the film that suppresses the diffusion of hydrogen is a film that has a small amount of desorbed hydrogen.
  • the film having a barrier property against hydrogen for example, it is preferable to use a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide for the insulator 510 and the insulator 514.
  • a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide for the insulator 510 and the insulator 514.
  • aluminum oxide has a high blocking effect that does not allow the film to permeate both oxygen and impurities such as hydrogen and moisture that cause fluctuations in the electrical characteristics of the transistor. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from entering the transistor 500 during and after the manufacturing process of the transistor. In addition, release of oxygen from the oxide included in the transistor 500 can be suppressed. Therefore, it is suitable for use as a protective film for the transistor 500.
  • insulator 5 12 and the insulator 5 16 a material similar to that of the insulator 3 20 can be used. Further, by using a material having a relatively low dielectric constant as the interlayer film, the parasitic capacitance generated between the wirings can be reduced.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 5 12 and the insulator 5 16.
  • the insulator 510, the insulator 512, the insulator 514, and the insulator 516 include a conductor 518 and a conductor (conductor 50) which forms the transistor 5100. 3) etc. are embedded.
  • the conductor 518 has a function as a plug connected to the capacitor 600 or the transistor 300, or a wiring.
  • the conductor 5 18 can be provided using a material similar to that of the conductor 3 28 and the conductor 3 30.
  • the insulator 5 10 and the conductor 5 18 in a region in contact with the insulator 5 14 are preferably conductors having a barrier property against oxygen, hydrogen, and water.
  • the transistor 300 and the transistor 500 can be separated by a layer having a barrier property against oxygen, hydrogen, and water, and diffusion of hydrogen from the transistor 300 to the transistor 500 can be performed. Can be suppressed.
  • a transistor 500 is provided above the insulator 516.
  • the transistor 500 is arranged so as to be embedded in the insulator 5 1 4 and the insulator 5 16.
  • Compound 5 3 0 13 and the conductor 5 4 2 3 and the conductor 5 4 3 which are placed on the oxide 5 3 0 13 and are separated from each other.
  • FIG. 8 eight as shown in FIG. 8 3, the oxide 5 3 0 3, oxide 5 3 0 1 3, the conductor 5 4 2 3 and conductor 5 4 2 1 3, insulator 5 It is preferred that an insulator 544 is disposed between 80. Further, as shown in FIG. 8 eight, 8 8, the conductor 5 6 0, the conductors 5 6 0 3 disposed inside the insulator 5 5 0, implanted inside of the conductor 5 6 0 3 It is preferable to have the conductors 560 1 3 provided so that Further, as shown in FIGS. 88 and 88, it is preferable that the insulator 580, the conductor 560, and the insulator 574 be arranged over the insulator 550.
  • the oxide 5303, the oxide 5313, and the oxide 530 may be collectively referred to as the oxide 530.
  • the conductor 5 4 2 3 and the conductor 5 4 2 13 may be collectively referred to as a conductor 5 4 2.
  • the transistor 500 a structure in which three layers of an oxide 5303, an oxide 5313, and an oxide 5300 are stacked in and around a region where a channel is formed is shown.
  • the present invention is not limited to this.
  • the above-described laminated structure may be provided.
  • the conductor 560 is shown as a two-layer laminated structure, but the present invention is not limited to this.
  • the conductor 560 may have a single-layer structure or a stacked structure of three or more layers.
  • the transistor 500 illustrated in FIGS. 7, 88, and 83 is an example, and the structure is not limited thereto, and an appropriate transistor may be used depending on a circuit configuration or a driving method.
  • the conductor 560 functions as a gate electrode of the transistor, and the conductor 5 4 23 and the conductor 5 4 213 function as a source electrode or a drain electrode, respectively.
  • the conductor 5
  • the conductor 60 is formed so as to be embedded in the opening of the insulator 580 and the region sandwiched between the conductor 5423 and the conductor 542b.
  • the arrangement of the conductor 5600, the conductor 5432 and the conductor 5421 is selected in a self-aligned manner with respect to the openings in the insulator 58. That is, in the transistor 500, the gate electrode can be arranged in a self-aligned manner between the source electrode and the drain electrode. Therefore, the conductor 560 can be formed without providing a positioning margin, so that the area occupied by the transistor 550 can be reduced. As a result, miniaturization and high integration of semiconductor devices can be achieved. it can.
  • the conductor 560 is formed in a region between the conductor 542a and the conductor 542b in a self-aligned manner, the conductor 560 overlaps with the conductor 542a or the conductor 542b. It has no area. Thereby, the parasitic capacitance formed between the conductor 560 and the conductor 542a and the conductor 542b can be reduced. Therefore, the switching speed of the transistor 500 can be improved and high frequency characteristics can be provided.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 503 may function as a second gate (also referred to as a bottom gate) electrode.
  • V th of the transistor 500 can be controlled by changing the potential applied to the conductor 503 independently of the potential applied to the conductor 560 and without changing the potential.
  • V th of the transistor 500 can be made higher than 0 V and off-state current can be reduced. Therefore, applying a negative potential to the conductor 503 can reduce the drain current when the potential applied to the conductor 560 is 0 V, as compared to the case where no potential is applied, [0 1 77]
  • the conductor 503 is arranged so as to overlap with the oxide 530 and the conductor 560.
  • the electric field generated from the conductor 560 is connected to the electric field generated from the conductor 503 to form a channel formation region in the oxide 530.
  • a structure of a transistor which electrically surrounds a channel formation region by an electric field of the first gate electrode and the second gate electrode is referred to as a surro un dedchanne 1 (S— cha n el) structure. ..
  • the side surface and the periphery of the oxide 530 which is in contact with the conductor 542 a and the conductor 542 b functioning as a source electrode and a drain electrode are the same as in the channel formation region. It has the characteristic of being a mold. Further, the side surface and the periphery of the oxide 530 which are in contact with the conductor 542a and the conductor 542b are in contact with the insulator 544, and thus can be I-type like the channel formation region. In this specification and the like, type I can be treated as the same as high-purity intrinsic, which will be described later.
  • the S—cha n n e 1 structure disclosed in this specification and the like is different from the F in type structure and the planar type structure.
  • the S— c h a n e e 1 structure it is possible to increase the resistance to the short channel effect, in other words, to make the transistor in which the short channel effect hardly occurs.
  • the conductor 50 3 has the same structure as the conductor 5 18, and the conductor 503 a is formed in contact with the inner walls of the openings of the insulator 5 14 and the insulator 5 16 and the conductor 503 a is further formed inside.
  • a body 503b is formed.
  • the insulator 520, the insulator 522, the insulator 524, and the insulator 550 have a function as a gate insulating film.
  • the insulator 524 which is in contact with the oxide 530, an insulator containing more oxygen than oxygen which satisfies the stoichiometric composition is preferably used. That is, the insulator 524 has an excess oxygen region formed therein. Preferably. By providing such an insulator containing excess oxygen in contact with the oxide 530, oxygen vacancies in the oxide 530 can be reduced and the reliability of the transistor 500 can be improved.
  • an oxide material in which part of oxygen is released by heating is preferably used.
  • An oxide desorbs oxygen by heating, TDS (Th e rma l De sorption S pectroscopy) under the analytical, the amount of released oxygen converted into oxygen atoms is 1. 0 X 1 0 18 at oms / cm 3 or more, preferably 1. 0 X 10 19 at om s / cm 3 or more, is preferably in al 2. 0 X 10 19 at oms / cm 3 or more, or 3.1 ⁇ X 1 0 20 at oms / cm
  • the oxide film is 3 or more.
  • the surface temperature of the film during the TDS analysis is preferably 100°C or higher and 700°C or lower, or 100°C or higher and 400°C or lower.
  • the insulator 522 preferably has a function of suppressing diffusion of oxygen (eg, oxygen atoms, oxygen molecules, and the like) (oxygen is difficult to permeate).
  • oxygen eg, oxygen atoms, oxygen molecules, and the like
  • the insulator 522 has a function of suppressing diffusion of oxygen and impurities, oxygen included in the oxide 530 does not diffuse to the insulator 520 side, which is preferable.
  • the conductor 503 can be prevented from reacting with the oxygen contained in the insulator 524 and the oxide 530.
  • the insulator 522 may be, for example, aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (S r T i 0 3 ) or (B a, S r) T i. It is preferable to use an insulator containing a so-called high-k material such as Os (BST) in a single layer or a laminated layer. As transistors become finer and more highly integrated, thinning of the gate insulating film may cause problems such as leakage current. By using a hig h-k material for the insulator that functions as a gate insulating film, it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness.
  • a so-called high-k material such as Os (BST)
  • an insulator including an oxide of one or both of aluminum and hafnium which is an insulating material having a function of suppressing diffusion of impurities, oxygen, and the like (oxygen does not easily penetrate) is preferably used.
  • the insulator containing one or both oxides of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like.
  • the insulator 522 is formed using such a material, the insulator 522 suppresses release of oxygen from the oxide 530 and entry of impurities such as hydrogen from the periphery of the transistor 500 into the oxide 530. Function as a layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxynitride, or silicon nitride may be stacked over the above insulator and used.
  • the insulator 520 is preferably thermally stable.
  • silicon oxide and oxide Silicon nitride is preferable because it is thermally stable.
  • an insulator made of a high-k material with silicon oxide or silicon oxynitride, an insulator 520 having a laminated structure which is thermally stable and has a high relative dielectric constant can be obtained.
  • the insulator 520, the insulator 522, and the insulator 524 may have a stacked structure of two or more layers. In that case, it is not limited to a laminated structure made of the same material, and may be a laminated structure made of different materials.
  • the oxide 530 including a channel formation region is preferably a metal oxide functioning as an oxide semiconductor.
  • an In-M-Zn oxide the element M is aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium). , Neodymium, hafnium, tantalum, tungsten, magnesium, or the like), or a metal oxide).
  • an In-Ga oxide or an In-Zn oxide may be used as the oxide 530.
  • a metal oxide having a low carrier concentration is preferably used for the transistor 500.
  • the concentration of impurities in the metal oxide may be lowered and the defect density may be lowered.
  • low impurity concentration and low defect density are referred to as high purity intrinsic or substantially high purity intrinsic.
  • the impurities in the metal oxide include, for example, hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • hydrogen contained in a metal oxide reacts with oxygen bonded to a metal atom to be water, which may cause oxygen vacancies in the metal oxide. If the channel formation region in the metal oxide contains oxygen vacancies, the transistor might have normally-on characteristics. Further, a defect in which hydrogen is contained in an oxygen vacancy may function as a donor and an electron which is a carrier may be generated. In addition, a part of hydrogen may combine with oxygen that bonds with a metal atom to generate an electron which is a carrier. Therefore, a transistor including a metal oxide containing a large amount of hydrogen is likely to be a normally-on extraordinary student.
  • a defect in which hydrogen is contained in an oxygen vacancy can function as a metal oxide donor.
  • the carrier concentration may be used for evaluation instead of the donor concentration. Therefore, in this specification and the like, a carrier concentration which is assumed to be a state where an electric field is not applied is sometimes used as a parameter of a metal oxide, instead of a donor concentration. That is, the “carrier concentration” described in this specification and the like may be referred to as the “donor concentration” in some cases.
  • the hydrogen concentration obtained by secondary ion mass spectrometry is less than 1 X 10 20 at om s/cm 3 , preferably l X 1 0 19 at oms / cm less than 3, more preferably Less than 5 X 10 18 at om s / cm 3, further preferably that be less than 1 X 1 0 18 at oms / cm 3.
  • the carrier concentration of the metal oxide of the channel formation region is preferably from 1 X 1 ⁇ 18 cm one 3, less than 1 X 1 0 17 cm one 3 there is laid more preferred, and even more preferably less than 1 X 10 16 cm one 3, and more preferably less than 1 X 1 0 13 cm one 3, to be less than 1 X 10 12 cm one 3 More preferable.
  • the lower limit of the carrier concentration of the metal oxide of the channel forming region is not particularly limited, for example, be a 1 X 10- 9 cm- 3.
  • the oxygen in the oxide 530 diffuses to the conductor 542 when the conductor 542 (the conductor 542a and the conductor 542b) is in contact with the oxide 530.
  • the conductor 542 may be oxidized. It is highly probable that the conductivity of the conductor 542 will decrease due to the oxidation of the conductor 542. Note that diffusion of oxygen in the oxide 530 to the conductor 542 can be restated as absorption of oxygen in the oxide 530 by the conductor 542.
  • oxygen in the oxide 530 diffuses into the conductor 542 (conductor 542 a and conductor 542 b), so that the oxygen between the conductor 542 a and the oxide 530 b, and between the conductor 542 b and the conductor 542 b.
  • a different layer may be formed between the oxide and 530 b. Since the different layer contains more oxygen than the conductor 542, it is presumed that the different layer has an insulating property.
  • the three-layer structure including the conductor 542, the different layer, and the oxide 53 Ob can be regarded as a three-layer structure including a metal, an insulator, and a semiconductor, and MI S (Me ta 1— I nsulator—Semiconductor) structure or a diode junction structure mainly composed of MIS structure.
  • the different layer is not limited to being formed between the conductor 542 and the oxide 530 b, and for example, when the different layer is formed between the conductor 542 and the oxide 530 c. , May be formed between the conductor 542 and the oxide 530 b and between the conductor 542 and the oxide 530 c.
  • the metal oxide functioning as a channel formation region in the oxide 530 it is preferable to use a metal oxide having a bandgap of 2 eV or more, preferably 2.5 eV or more. As described above, the off-state current of the transistor can be reduced by using the large band gap layer metal oxide.
  • the oxide 530 has the oxide 530 a below the oxide 530 b, and thus can suppress diffusion of impurities from the structure formed below the oxide 530 a into the oxide 530 b. it can. Further, by having the oxide 530 c on the oxide 530 b, diffusion of impurities into the oxide 530 b from a structure formed above the oxide 530 c can be suppressed.
  • the oxide 530 preferably has a stacked structure including a plurality of oxide layers in which the atomic ratio of each metal atom is different.
  • the source of element M in the constituent elements ⁇ 0 2020/174303 ??1/162020/051162
  • the ratio of the number of atoms is larger than the ratio of the number of atoms of the element N4 in the constituent elements in the metal oxide used for the oxide 5300b.
  • the atomic number ratio of the element to 11 is larger than the atomic number ratio of the element N4 to the I11 of the metal oxide used for the oxide 5303. Is preferred.
  • the atomic ratio of 11 to the element is higher than the atomic ratio of I11 to the element in the metal oxide used for the oxide 5303. Is preferred.
  • the oxide 5300 a metal oxide which can be used for the oxide 5303 or the oxide 5313 can be used.
  • the energy at the bottom of the conduction band of the oxide 5303 and the oxide 5300 is preferably higher than the energy at the bottom of the conduction band of the oxide 5300b.
  • the electron affinity of the oxide 5300 & and the oxide 5300 is smaller than the electron affinity of the oxide 5300 b.
  • the energy and potential at the lower end of the conduction band change gently.
  • the oxide 5 3 0 3 the energy level of the conduction band minimum in oxide 5 3 0 1 3, and oxide 5 3 0 junction ⁇ refers continuously varying or continuous bonding result also be able to.
  • the oxide 5303 and the oxide 5303, and the oxide 5300b and the oxide 5300 have a common element other than oxygen (as the main component). , It is possible to form a mixed layer with low defect density.
  • oxide Oxides 530 and Oxides 530 As 1 11-0 Oxide, 0 It is preferable to use an oxide or gallium oxide.
  • the main path of carriers is the oxide 530b.
  • the defect density at the interface between the oxide 5303 and the oxide 5301 and at the interface between the oxide 5303 and the oxide 5300 is reduced. can do. Therefore, the influence of interface scattering on the carrier conduction is reduced, and the transistor 500 can obtain a high on-state current.
  • a conductor 5 4 2 (conductor 5 4 2 3 and conductor 5 4 2 13) which functions as a source electrode and a drain electrode is provided over the oxide 5 3 0 13.
  • Conductors 5 42 include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, It is preferable to use a metal element selected from iridium, strontium, and lanthanum, an alloy containing the above metal element as a component, an alloy in which the above metal elements are combined, or the like.
  • tantalum nitride titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, etc. Is preferably used.
  • tantalum nitride titanium nitride, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, ⁇ 02020/174303 It is preferable because it is a conductive material that does not easily oxidize or that maintains conductivity even if it absorbs oxygen.
  • regions 54 3 are formed as low resistance regions at the interface of the oxide 530 with the conductor 542 and its vicinity. There are cases. At this time, the region 543 3 functions as one of the source region and the drain region, and the region 543 b functions as the other of the source region and the drain region. In addition, a channel formation region is formed in a region between the region 5433 and the region 543b.
  • the oxygen concentration in the region 543 may be reduced in some cases.
  • a metal compound layer containing a metal contained in the conductor 542 and a component of the oxide 530 may be formed in the region 543. In such a case, the carrier concentration in the region 543 increases, and the region 543 becomes a low resistance region.
  • the insulator 544 is provided so as to cover the conductor 542 and suppresses oxidation of the conductor 542. In that case, the insulator 544 may be provided so as to cover a side surface of the oxide 530 and be in contact with the insulator 524.
  • a metal oxide containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, or magnesium is used. be able to.
  • an insulator containing one or both of aluminum and hafnium which is an insulator, aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium
  • hafnium aluminate has higher heat resistance than hafnium oxide film. Therefore, crystallization is less likely to occur in a heat treatment in a later step, which is preferable.
  • the insulator 544 is not an essential component if the conductor 542 is a material having oxidation resistance or if the conductivity does not significantly decrease even when oxygen is absorbed. It may be appropriately designed according to the desired transistor characteristics.
  • the insulator 550 functions as a gate insulating film.
  • the insulator 550 is preferably arranged in contact with the inside (top surface and side surface) of the oxide 530.
  • the insulator 550 is preferably formed using an insulator in which oxygen is released by heating.
  • the desorption amount of oxygen in terms of oxygen atoms is 1.0 1 0 18 3 1; ⁇ 1118/. 111 3 or more, preferably 1.0 1 0 19 3 1; ⁇ 1118/. 111 3 or more, more preferably 2.0 1 0 19 3 1; ⁇ 1118/.
  • It is an oxide film having a thickness of 1x1 3 or more, or 3.01 0 2 ⁇ 3 1; ⁇ 1118 or more.
  • the surface temperature of the film during the above-mentioned analysis is preferably in the range of 100°° or more and 700°° or less.
  • silicon oxide containing excess oxygen, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide doped with fluorine, silicon oxide doped with carbon, silicon oxide doped with carbon and nitrogen, and voids are formed.
  • the silicon oxide which it has can be used.
  • silicon oxide and silicon oxynitride are preferable because they are stable to heat. ⁇ 0 2020/174303 ? €1/16 2020/051162
  • An insulator from which oxygen is released by heating is provided as the insulator 550 in contact with the top surface of the oxide 530, so that the insulator 550 is converted into the oxide 530. Through, it is possible to effectively supply oxygen to the channel formation region of the oxide 5313. Further, similarly to the insulator 524, it is preferable that the concentration of impurities such as water or hydrogen in the insulator 550 is reduced.
  • the film thickness of the insulator 550 is preferably 1 11 111 or more and 2 0 11 1x1 or less.
  • a metal oxide may be provided between the insulator 550 and the conductor 560 in order to efficiently supply excess oxygen included in the insulator 550 to the oxide 530. ..
  • the metal oxide preferably suppresses oxygen diffusion from the insulator 550 to the conductor 560.
  • diffusion of excess oxygen from the insulator 550 to the conductor 560 is suppressed. That is, it is possible to suppress a decrease in the excess oxygen amount supplied to the oxide 5300.
  • oxidation of the conductor 560 due to excess oxygen can be suppressed.
  • a material that can be used for the insulator 544 may be used.
  • the conductor 560 functioning as the first gate electrode is shown as a two-layer structure in FIGS. 8A and 8B, it may have a single-layer structure or a stacked structure of three or more layers. ..
  • Conductors 5 6 0 3 is a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, nitric oxide molecule (N 2 0, N 0, N 0 2 , etc.), inhibits the diffusion of impurities such as copper atoms It is preferable to use a conductive material having a function. Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of an oxygen atom and an oxygen molecule). Since the conductor 560 3 has a function of suppressing diffusion of oxygen, oxygen contained in the insulator 550 can prevent the conductor 560 13 from being oxidized and decreasing in conductivity. You can As a conductive material having a function of suppressing diffusion of oxygen, for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used.
  • the conductor 56013 it is preferable to use a conductive material containing tungsten, copper, or aluminum as its main component. Since the conductor 560 13 also functions as a wiring, it is preferable to use a conductor having high conductivity. For example, a conductive material containing tungsten, copper, or aluminum as its main component can be used.
  • the conductor 560 13 may have a laminated structure, for example, a laminated structure of titanium or titanium nitride and the above conductive material.
  • the insulator 5800 is provided on the conductor 542 via the insulator 544.
  • the insulator 580 preferably has an excess oxygen region.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide added with fluorine, silicon oxide added with carbon, silicon oxide added with carbon and nitrogen, vacancy It is preferable to have a silicon oxide having a resin, a resin, or the like.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • silicon oxide and silicon oxide having pores are preferable because they can easily form an excess oxygen region in a later step.
  • Insulator 580 preferably has an excess oxygen region. Insulator 580 from which oxygen is released by heating is contacted with oxide 530 Oxygen in the insulator 580 can be efficiently supplied to the oxide 53013 through the oxide 530 by providing the water in the insulator 580. Alternatively, the concentration of impurities such as hydrogen is preferably reduced.
  • the opening of the insulator 5800 is formed so as to overlap with a region between the conductor 5 4 2 3 and the conductor 5 4 2 13.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region between the conductor 5423 and the conductor 542b.
  • the conductor 560 can have a shape with a high aspect ratio.
  • the conductor 560 is provided so as to be embedded in the opening of the insulator 580, even if the conductor 560 is formed in a shape having a high aspect ratio, the conductor 560 is not formed during the process. Can be formed without collapsing 0.
  • the insulator 574 is preferably provided in contact with the top surface of the insulator 580, the top surface of the conductor 560, and the top surface of the insulator 550.
  • an excess oxygen region can be provided in the insulator 550 and the insulator 580. Thereby, oxygen can be supplied into the oxide 530 from the excess oxygen region.
  • aluminum oxide has a high barrier property and can suppress the diffusion of hydrogen and nitrogen even if it is a thin film of 0.511111 or more and 3.011111 or less. Therefore, the aluminum oxide film formed by a sputtering method can have a function as a barrier film against impurities such as hydrogen as well as an oxygen supply source.
  • the insulator 581 which functions as an interlayer film over the insulator 574.
  • the insulator 5 81 preferably has a reduced concentration of impurities such as water or hydrogen in the film.
  • the conductors 5 4 0 3 and 5 4 0 13 are arranged in the openings formed in the insulator 5 81, the insulator 5 74, the insulator 5 8 0, and the insulator 5 4 4.
  • the conductor 5403 and the conductor 5403 are provided to face each other with the conductor 560 interposed therebetween.
  • the conductor 5403 and the conductor 5413 have the same configurations as the conductor 546 and the conductor 548 described later.
  • An insulator 5 82 is provided on the insulator 5 81.
  • the insulator 5 82 it is preferable to use a substance having a property of being resistant to oxygen and hydrogen. Therefore, insulator 5 82 is similar to insulator 5 14 ⁇ 0 2020/174303 A material (: 17132020/051162) can be used.
  • a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide for the insulator 582.
  • aluminum oxide has a high blocking effect that does not allow the film to permeate both oxygen and impurities such as hydrogen and moisture that cause fluctuations in the electrical characteristics of the transistor. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from entering the transistor 500 during and after the manufacturing process of the transistor. In addition, release of oxygen from the oxide included in the transistor 500 can be suppressed. Therefore, it is suitable for use as a protective film for the transistor 500.
  • an insulator 586 is provided on the insulator 582.
  • a material similar to that of the insulator 320 can be used.
  • a material having a relatively low dielectric constant as the interlayer film it is possible to reduce the parasitic capacitance generated between the wirings.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 586.
  • the conductor 546 and the conductor 548 have a function of a plug connected to the capacitor 600, the transistor 500, or the transistor 300, or a wiring.
  • the conductor 5 46 and the conductor 5 48 can be provided using a material similar to that of the conductor 3 28 and the conductor 3 30.
  • the capacitor 600 is provided above the transistor 500.
  • the capacitor 600 has a conductor 610, a conductor 620, and an insulator 630.
  • the conductor 6 12 may be provided over the conductor 5 46 and the conductor 5 48.
  • the conductor 6 12 has a function as a plug connected to the transistor 500 or a wiring.
  • the conductor 610 has a function as an electrode of the capacitor element 600. Note that the conductor 6 12 and the conductor 6 10 can be formed at the same time.
  • the conductor 6 12 and the conductor 6 10 include a metal film containing an element selected from molybdenum, titanium, tantalum, tungsten, aluminum, copper, chromium, neodymium, and scandium, or the above-mentioned elements as components.
  • a metal nitride film (tantalum nitride film, titanium nitride film, molybdenum nitride film, tungsten nitride film) or the like can be used.
  • indium tin oxide indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, silicon oxide
  • a conductive material such as added indium tin oxide can also be applied.
  • the conductor 6 12 and the conductor 6 10 are illustrated as a single-layer structure in FIG. 7, the structure is not limited to this structure. ⁇ 0 2020/174303 ??1/16 2020/051162 However, a laminated structure of two or more layers may be used. For example, a conductor having a barrier property and a conductor having high adhesion to the conductor having high conductivity may be formed between the conductor having barrier property and the conductor having high conductivity.
  • the conductor 620 is provided so as to overlap with the conductor 610 through the insulator 630.
  • the conductor 620 can be formed using a conductive material such as a metal material, an alloy material, or a metal oxide material. It is preferable to use a high melting point material such as tungsten or molybdenum, which has both heat resistance and conductivity, and it is particularly preferable to use tungsten.
  • a low resistance metal material such as 0 11 (copper) or 8 1 (aluminum) may be used.
  • An insulator 650 is provided on the conductor 620 and the insulator 630.
  • the insulator 650 can be provided using a material similar to that of the insulator 320. Further, the insulator 650 may function as a flattening film that covers the uneven shape below the insulator.
  • a transistor including an oxide semiconductor variation in electric characteristics can be suppressed and reliability can be improved.
  • a transistor including an oxide semiconductor with high on-state current can be provided.
  • a transistor including an oxide semiconductor with low off-state current can be provided.
  • a semiconductor device with reduced power consumption can be provided.
  • miniaturization or high integration can be achieved.
  • transistor 500 of the semiconductor device described in this embodiment is not limited to the above structure.
  • structural examples that can be used for the transistor 500 will be described.
  • FIG. 98 is a cross-sectional view of the portion indicated by dashed line Otsu 1-Otsu 2 in FIG.
  • FIG. 9C is a cross-sectional view of the portion indicated by alternate long and short dash line 12 in FIG. In the top view of Fig. 98, some elements are omitted for clarity.
  • the transistor 5108 and the insulator 511, insulator 512, insulator 5114, insulator 5116, and insulator 511 that function as an interlayer film are isolated. It shows body 580, insulator 582, and insulator 584.
  • a conductor 5 4 6 (conductor 5 4 6 3 and conductor 5 4 6 13) which is electrically connected to the transistor 510 and functions as a contact plug, and a conductor 5 0 which functions as a wiring. 3 and are shown.
  • the transistor 5108 includes a conductor 5600 (conductor 5603 and conductor 561013) which functions as a first gate electrode and a conductor 5600 which functions as a second gate electrode.
  • 0 5 (conductor 5 0 5 3 and conductor 5 0 5 13), an insulator 5 50 functioning as a first gate insulating film, and a second gate insulating film ⁇ 0 2020/174303 ? €1/16 2020/051162 Insulator 5 2 1, Insulator 5 2 2 and Insulator 5 2 4 and oxide 5 30 with the region where channel is formed 5 30 ( Oxide 530 3, Oxide 530 13 and Oxide 530 ⁇ :), conductor 5 4 2 & that functions as one of the source or drain, and the other source or drain A conductor 5 4 2 13 and an insulator 5 7 4.
  • the oxide 5350, the insulator 5500, and the conductor 5600 are converted into the insulator 5800. It is placed in the opening provided through the insulator 574.
  • the oxide 5300, the insulator 550, and the conductor 5600 are the conductor 542, and It is placed between the conductor 5 4 2 b.
  • the insulator 5 11 and the insulator 5 12 function as an interlayer film.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (chome), strontium titanate (3! chome 10 3 ) Or (8 3, !7) D 10 3 (6 £ X) etc. can be used as a single layer or a laminated layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxynitride, or silicon nitride may be stacked on the above insulator.
  • the insulator 511 preferably functions as a barrier film which suppresses impurities such as water or hydrogen from entering the transistor 5108 from the substrate side. Therefore, the insulator 511 is preferably made of an insulating material having a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms (the above impurities are difficult to permeate). Alternatively, it is preferable to use an insulating material having a function of suppressing diffusion of oxygen (for example, at least one of an oxygen atom and an oxygen molecule) (the above oxygen is difficult to permeate). Further, for example, aluminum oxide or silicon nitride may be used as the insulator 5 11. With this configuration, impurities such as hydrogen and water can be suppressed from diffusing from the substrate side of the insulator 511 to the transistor 510 side.
  • the insulator 5 12 preferably has a lower dielectric constant than the insulator 5 11.
  • the parasitic capacitance generated between the wirings can be reduced.
  • the conductor 5 03 is formed so as to be embedded in the insulator 5 12.
  • the height of the upper surface of the conductor 5 03 and the height of the upper surface of the insulator 5 12 can be made approximately the same.
  • the conductor 503 is shown as having a single layer structure, the present invention is not limited to this.
  • the conductor 503 may have a multilayer film structure of two or more layers.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 505 is a second gate (also referred to as a bottom gate). It may function as an electrode.
  • the threshold voltage of the transistor 5 10 A can be controlled by changing the potential applied to the conductor 505 independently of the potential applied to the conductor 560.
  • the threshold voltage of the transistor 51 OA can be made higher than 0 V and the off-state current can be reduced. Therefore, applying a negative potential to the conductor 505 can reduce the drain current when the potential applied to the conductor 560 is OV, as compared to the case where no potential is applied.
  • the conductor 505 and the conductor 560 in an overlapping manner, when a potential is applied to the conductor 560 and the conductor 505, the electric field generated from the conductor 560 and the conductor 505 The generated electric field can be connected to cover a channel formation region formed in the oxide 530.
  • the channel formation region can be electrically surrounded by the electric field of the conductor 560 having a function as the first gate electrode and the electric field of the conductor 505 having a function as the second gate electrode. That is, as with the transistor 500 described above, s ur r o un d e d c h a nn e l
  • the insulator 514 and the insulator 516 function as an interlayer film similarly to the insulator 511 or the insulator 511.
  • the insulator 514 preferably functions as a barrier film which suppresses impurities such as water or hydrogen from entering the transistor 510A from the substrate side. With such a structure, diffusion of impurities such as hydrogen and water from the substrate side of the insulator 514 to the transistor 510 A side can be suppressed.
  • the insulator 516 preferably has a lower dielectric constant than the insulator 514. By using a material having a low dielectric constant as the interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • the conductor 505 functioning as a second gate is in contact with the inner walls of the openings of the insulator 514 and the insulator 516 to form the conductor 505a, and further, the conductor 505b is formed inside.
  • the heights of the top surfaces of the conductors 505a and 505b and the top surfaces of the insulators 5 16 can be made approximately the same.
  • the transistor 510 A has a structure in which the conductor 505 a and the conductor 505 b are stacked; however, the present invention is not limited to this.
  • the conductor 505 may have a single-layer structure or a stacked structure including three or more layers.
  • the conductor 505a is preferably a conductive material having a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms (the above impurities are less likely to pass through). Or oxygen
  • a conductive material having a function of suppressing diffusion of for example, at least one of oxygen atom, oxygen molecule, etc.
  • the function of suppressing diffusion of impurities or oxygen is a function of suppressing diffusion of any one or all of the above impurities and oxygen.
  • the conductor 505a since the conductor 505a has a function of suppressing diffusion of oxygen, it is possible to prevent the conductor 505b from being oxidized and being reduced in conductivity.
  • the conductor 5 05 13 is mainly composed of tungsten, copper, or aluminum. It is preferable to use a highly conductive material. In that case, the conductor 503 does not necessarily have to be provided.
  • the conductor 5053 is illustrated as a single layer, it may have a stacked structure. For example, a stack of titanium or titanium nitride and the above conductive material may be used.
  • the insulator 5 2 1, the insulator 5 2 2, and the insulator 5 2 4 have a function as a second gate insulating film.
  • the insulator 52 2 preferably has a barrier property.
  • the insulator 5 22 2 having a barrier function functions as a layer which suppresses entry of impurities such as hydrogen from the peripheral portion of the transistor 5 10 8 into the transistor 5 10 8.
  • Insulators 52 2 are, for example, aluminum oxide, hafnium oxide, oxides containing aluminum and hafnium (hafnium aluminate), tantalum oxide, zirconium oxide, lead zirconate titanate (chome), strontium titanate (31 2 It is preferable to use an insulator containing a so-called 11 1 ⁇ 11 — material such as ⁇ D 10 3 ) or (8 3, !...) D 10 3 (6 £ X) in a single layer or a laminated layer. As transistors become finer and more highly integrated, thinner gate insulating films may cause problems such as leakage current. By using 11 1 ⁇ 11 — material for the insulator that functions as the gate insulating film, it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness.
  • the insulator 5 21 is preferably thermally stable.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • an insulator made of a material of 11 1 ⁇ 11 with silicon oxide or silicon oxynitride, it is possible to obtain an insulator 5 2 1 having a laminated structure which is thermally stable and has a high relative dielectric constant.
  • the second gate insulating film has a three-layer stacked structure in FIGS. 98, 93, and 90, it may have a single-layer structure or a stacked structure of two or more layers.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • the oxide 5300 having a region functioning as a channel formation region includes oxide 5300&, oxide 5303 on oxide 5303, and oxide on oxide 5300b. 5 30. And,. By having the oxide 5300 & under the oxide 5310, it suppresses the diffusion of impurities from the structure formed below the oxide 5300 & into the oxide 5310. be able to. Further, by having the oxide 5300 on the oxide 5301, the diffusion of impurities from the structure formed above the oxide 5300 to the oxide 5301. Can be suppressed.
  • the oxide 530 an oxide semiconductor which is one of the above-described metal oxides can be used.
  • the oxide 5300 is preferably provided in the opening provided in the insulator 580 with the insulator 574 interposed therebetween.
  • the insulator 574 has a barrier property, diffusion of impurities from the insulator 580 into the oxide 530 can be suppressed. ⁇ 0 2020/174303 ? €1/16 2020/051162
  • One of the conductor 5 4 2 3 and the conductor 5 4 2 13 functions as a source electrode and the other functions as a drain electrode.
  • Conductors 5 4 2 3 and conductors 5 4 2 13 are metals such as aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, silver, tantalum, or tungsten, or their main components. Can be used.
  • a metal nitride film such as tantalum nitride is preferable because it has a barrier property against hydrogen or oxygen and has high oxidation resistance.
  • a stacked structure of two or more layers may be used.
  • a tantalum nitride film and a tungsten film may be stacked.
  • a titanium film and an aluminum film may be laminated.
  • a two-layer structure in which an aluminum film is laminated on a tungsten film a two-layer structure in which a copper film is laminated on a copper-magnesium aluminum alloy film, a two-layer structure in which a copper film is laminated on a titanium film, and a tantasten film is formed.
  • a two-layer structure in which copper films are laminated may be used.
  • a titanium film or a titanium nitride film and a three-layer structure in which an aluminum film or a copper film is stacked on the titanium film or the titanium nitride film and a titanium film or a titanium nitride film is further formed thereon There is a three-layer structure in which a film or a molybdenum nitride film, an aluminum film or a copper film are stacked over the molybdenum film or the molybdenum nitride film, and a molybdenum film or a molybdenum nitride film is formed thereover.
  • a transparent conductive material containing indium oxide, tin oxide, or zinc oxide may be used.
  • a barrier layer may be provided on the conductor 5 42.
  • the barrier layer it is preferable to use a substance that has a barrier property with respect to oxygen or hydrogen. With this structure, it is possible to suppress oxidation of the conductor 5 4 2 when forming the insulator 5 74.
  • a metal oxide can be used for the barrier layer.
  • an insulating film having a barrier property against oxygen or hydrogen such as aluminum oxide, hafnium oxide, or gallium oxide.
  • silicon nitride formed by the XX method may be used.
  • the conductor 5 42 By having a barrier layer, it is possible to widen the range of selection of materials for the conductor 5 42.
  • a material such as tungsten or aluminum which has low oxidation resistance and high conductivity can be used.
  • a conductor which can be easily formed or processed can be used.
  • the insulator 550 functions as a first gate insulating film.
  • the insulator 550 is preferably provided in the opening provided in the insulator 580 with the oxide 530 and the insulator 574 interposed therebetween.
  • the insulator 550 may have a stacked-layer structure like the second gate insulating film.
  • the insulator that functions as a gate insulating film is made of 11 1 ⁇ 11—material and thermally stable. By using a layered structure with other materials, it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness. Further, it is possible to obtain a laminated structure that is thermally stable and has a high relative dielectric constant.
  • the conductor 560 functioning as the first gate electrode has a conductor 560a and a conductor 560b over the conductor 560a.
  • the conductor 560a is preferably formed using a conductive material having a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms.
  • a conductive material having a function of suppressing diffusion of oxygen eg, at least one of an oxygen atom and an oxygen molecule.
  • the conductor 560a has a function of suppressing diffusion of oxygen, the material selectivity of the conductor 560b can be improved. That is, by having the conductor 560 a, oxidation of the conductor 560 b can be suppressed and a decrease in conductivity can be prevented.
  • a conductive material having a function of suppressing diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used.
  • the conductor 560a an oxide semiconductor which can be used as the oxide 530 can be used. In that case, by forming a film of the conductor 560b by a sputtering method, the electric resistance value of the conductor 560a can be reduced to form a conductor. This can be called an OC (OxideConductor) electrode.
  • the conductor 56 O b it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component. Since the conductor 560 functions as a wiring, it is preferable to use a conductor having high conductivity. For example, a conductive material containing tungsten, copper, or aluminum as a main component can be used. Further, the conductor 560b may have a laminated structure, for example, a laminate of titanium or titanium nitride and the above conductive material.
  • An insulator 574 is placed between the insulator 580 and the transistor 510A.
  • an insulating material having a function of suppressing diffusion of impurities such as water or hydrogen and oxygen is preferable.
  • impurities such as water or hydrogen and oxygen
  • metal oxides such as magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide or tantalum oxide, silicon nitride oxide or silicon nitride can be used. it can.
  • impurities such as water and hydrogen included in the insulator 580 can be suppressed from diffusing into the oxide 530b through the oxide 530c and the insulator 550.
  • the insulator 580, the insulator 582, and the insulator 584 function as an interlayer film.
  • the insulator 582 preferably functions as a barrier insulating film which suppresses impurities such as water or hydrogen from entering the transistor 510A from the outside. ⁇ 0 2020/174303 ? €1/16 2020/051162
  • the insulator 580 and the insulator 584 preferably have a lower dielectric constant than that of the insulator 582, like the insulator 516.
  • the parasitic capacitance generated between the wirings can be reduced.
  • the transistor 510 is electrically connected to another structure through a plug or wiring such as an insulator 580, an insulator 582, and a conductor 546 embedded in the insulator 584. You may connect to each other.
  • a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material is formed in a single layer or a laminated layer.
  • a high melting point material such as tungsten or molybdenum, which has both heat resistance and conductivity.
  • a low resistance conductive material such as aluminum or copper. The wiring resistance can be lowered by using a low resistance conductive material.
  • the conductor 546 by using a stacked structure of tungsten nitride or the like, which has a barrier property against hydrogen and oxygen, and tungsten, which has high conductivity, It is possible to suppress the diffusion of impurities from the outside while keeping it.
  • a semiconductor device including a transistor including an oxide semiconductor with high on-state current can be provided.
  • a semiconductor device including a transistor including an oxide semiconductor with low off-state current can be provided.
  • FIG. 108 is a top view of the transistor 5108. Is a cross-sectional view of the portion indicated by dashed-dotted line Otsu 1-Otsu 2 in Fig. 108.
  • Fig. 100 is a cross-sectional view of the portion indicated by dashed-dotted line 1-2 in Fig. 108. In the top view of FIG. 108, some elements are omitted for clarity.
  • the transistor 5108 is a modification of the transistor 5108. Therefore, in order to prevent repetition of description, points different from the transistor 510 will be mainly described.
  • Transistor 5 108 is composed of conductor 5 4 2 (conductor 5 4 2 3 and conductor 5 4 2 13), oxide 5 3 0 ⁇ , insulator 5 5 0, and conductor 5 6 0. , Have an overlapping region. With such a structure, a transistor with high on-state current can be provided. In addition, a transistor with high controllability can be provided.
  • the conductor 560 functioning as the first gate electrode includes the conductor 56033 and the conductor 560 over the conductor 56033.
  • a conductive material having a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms as in the case of the conductor 550&3.
  • a conductive material having a function of suppressing diffusion of oxygen for example, at least one of oxygen atom, oxygen molecule, etc.).
  • the conductor 560 3 has a function of suppressing diffusion of oxygen, the material selectivity of the conductor 560 b can be improved. In other words, by having the conductor 5603, the oxidation of the conductor 56013 can be suppressed and a decrease in conductivity can be prevented.
  • the insulator 574 is preferably provided so as to cover the top surface and the side surface of the conductor 560, the side surface of the insulator 550, and the side surface of the oxide 530.
  • the insulator 574 may be formed using an impurity such as water or hydrogen, or an insulating material having a function of suppressing diffusion of oxygen.
  • an impurity such as water or hydrogen
  • an insulating material having a function of suppressing diffusion of oxygen For example, it is preferable to use aluminum oxide or hafnium oxide.
  • magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, metal oxide such as neodymium oxide or tantalum oxide, silicon nitride oxide, or silicon nitride can be used. ..
  • oxidation of the conductor 5600 can be suppressed. Further, with the insulator 574, diffusion of impurities such as water and hydrogen included in the insulator 580 to the transistor 518 can be suppressed.
  • an insulator 5 7 6 having a barrier property may be arranged between the conductor 5 4 6 and the insulator 5 80. ..
  • an insulator 576 By providing the insulator 576, it is possible to prevent the oxide of the insulator 5880 from reacting with the conductor 546 and oxidizing the conductor 546.
  • the range of selection of the material of the conductor used for the plug or the wiring can be widened.
  • a semiconductor device with low power consumption can be provided by using a metal material with high conductivity while having a property of absorbing oxygen for the conductor 546.
  • a material such as tungsten or aluminum that has low oxidation resistance and high conductivity can be used.
  • a conductor which can be easily formed or processed can be used.
  • FIG. 11 18 is a top view of the transistor 5 10 (3.
  • Figure 18 is a cross-sectional view of the portion indicated by dashed-dotted line Otsu 1-Otsu 2 in Fig. 118.
  • Fig. 110 is a cross-sectional view of the portion indicated by alternate long and short-dotted line 1-2 in Fig. 118. In the top view of Fig. 118, some elements are omitted for clarity.
  • the transistor 510 is a modification of the transistor 510. Therefore, in order to prevent repetition of description, points different from the transistor 510 will be mainly described.
  • Transistor 5 10 (3 in Figure 1 1 8, Figure 1 1 8 and Figure 1 1 (3 has conductor 5 4 7 3 placed between conductor 5 4 2 3 and oxide 5 3 0 13).
  • Conductor 5 4 7 13 is placed between conductor 5 4 2 b and oxide 5 3 0 13 ⁇ 02020/174303 ? €1/162020/051162 It is located.
  • the conductor 5423 (conductor 54213) extends over the top surface of the conductor 5473 (conductor 54713) and the side surface on the conductor 560 side and has a region in contact with the top surface of the oxide 530.
  • the conductor 547 a conductor that can be used for the conductor 542 may be used.
  • the film thickness of the conductor 547 is preferably at least larger than that of the conductor 542.
  • the conductor 542 can be closer to the conductor 560 than the transistor 510.
  • the end of the conductor 5423 and the end of the conductor 54213 can overlap with the end of the conductor 560.
  • the substantial channel length of the transistor 5100 can be shortened, and the on-state current and frequency characteristics can be reduced. Can be improved.
  • the conductor 5473 (conductor 54713) is preferably provided so as to overlap with the conductor 5423 (conductor 54213).
  • the conductor 5473 (conductor 54713) functions as a stopper and the oxide 53013 is over-etched in the etching for forming the opening for filling the conductor 5463 (conductor 54613). Can be prevented.
  • the transistor 510 may have a structure in which the insulator 545 is placed in contact with the insulator 544.
  • the insulator 544 includes It is preferable to function as a barrier insulating film which suppresses impurities such as water or hydrogen and excess oxygen from entering the transistor 5100 from the insulator 580.
  • the insulator 545 the insulator 544 is preferably used.
  • a nitride insulator such as aluminum nitride, aluminum titanium nitride, titanium nitride, silicon nitride, or silicon nitride oxide may be used as the insulator 544.
  • the transistor 510 shown in FIGS. 98, 98, and 108 is provided with a single-layer structure of the conductor 505).
  • an insulating film to be the insulator 516 is formed on the patterned conductor 505, and the upper part of the insulating film is exposed until the upper surface of the conductor 505 is exposed. It may be removed by using a method or the like. Here, it is preferable to improve the flatness of the upper surface of the conductor 505.
  • the average surface roughness (scale 3) of the top surface of the conductor 505 may be set to 1 111x1 or less, preferably 0.5111x1 or less, and more preferably 0.31111x1 or less. Accordingly, the flatness of the insulating layer formed over the conductor 505 can be improved and the crystallinity of the oxide 53013 and the oxide 530 can be improved.
  • FIG. 128 is a top view of the transistor 510.
  • FIG. 28 is a cross-sectional view of the portion indicated by dashed-dotted line Otsu 1-Otsu 2.
  • Fig. 120 is a cross-sectional view of the portion indicated by dashed-dotted line 1 12 in Fig. 12-8. In the top view of FIG. 1, some elements are omitted for clarity.
  • the transistor 5100 is a modification of the above transistor. Therefore, in order to prevent repeated explanation, The differences from the above transistor will be mainly described.
  • the conductor 503 is not provided and the conductor 505 functioning as the second gate is also functioned as a wiring.
  • the insulator 550 is provided over the oxide 530 c, and the metal oxide 552 is provided over the insulator 550.
  • the conductor 560 is provided over the metal oxide 552, and the insulator 570 is provided over the conductor 560.
  • an insulator 571 is provided over the insulator 570.
  • the metal oxide 552 preferably has a function of suppressing oxygen diffusion.
  • the metal oxide 552 which suppresses diffusion of oxygen between the insulator 550 and the conductor 560, diffusion of oxygen into the conductor 560 is suppressed. That is, a decrease in the amount of oxygen supplied to the oxide 530 can be suppressed. In addition, oxidation of the conductor 560 due to oxygen can be suppressed.
  • the metal oxide 552 may have a function as a part of the first gate.
  • an oxide semiconductor which can be used as the oxide 530 can be used as the metal oxide 552.
  • the electric resistance value of the metal oxide 552 can be reduced to form a conductive layer. This can be called an OC (OxideConductor) electrode.
  • the metal oxide 552 may have a function as part of the gate insulating film. Therefore, when silicon oxide, silicon oxynitride, or the like is used for the insulator 550, the metal oxide 552 is preferably a metal oxide which is a high-k material with a high relative dielectric constant. With this laminated structure, a laminated structure that is stable to heat and has a high relative dielectric constant can be obtained. Therefore, it is possible to reduce the gate potential applied during transistor operation while maintaining the physical film thickness. In addition, the equivalent oxide thickness (EOT) of the insulating layer that functions as the gate insulating film can be reduced.
  • EOT equivalent oxide thickness
  • the metal oxide 552 is shown as a single layer, but it may have a laminated structure of two or more layers.
  • a metal oxide functioning as part of the gate electrode and a metal oxide functioning as part of the gate insulating film may be stacked.
  • the on-state current of the transistor 510D can be improved without weakening the influence of the electric field from the conductor 560.
  • the physical thickness of the insulator 550 and the metal oxide 552 keeps the distance between the conductor 560 and the oxide 530, so that the conductivity can be improved. Leakage current between the body 560 and the oxide 530 can be suppressed. Therefore, by providing a laminated structure of the insulator 550 and the metal oxide 552, the physical distance between the conductor 560 and the oxide 530 and the electric field applied from the conductor 560 to the oxide 530 can be obtained. The strength can be easily adjusted appropriately.
  • the metal oxide 552 can be used as the metal oxide 552 by lowering the resistance of an oxide semiconductor that can be used for the oxide 530.
  • an oxide semiconductor that can be used for the oxide 530.
  • hafnium oxide an oxide containing aluminum and hafnium (hafnium aluminum oxide), which is an insulating layer containing one or both oxides of aluminum and hafnium.
  • hafnium aluminate has higher heat resistance than a hafnium oxide film. Therefore, it is preferable that it is difficult to crystallize in the heat treatment in the subsequent step.
  • the metal oxide 5522 is not an essential component. It may be appropriately designed according to the desired transistor characteristics.
  • an insulating material having a function of suppressing permeation of impurities such as water or hydrogen and oxygen is preferably used.
  • impurities such as water or hydrogen from above the insulator 570 from mixing into the oxide 530 through the conductor 560 and the insulator 550.
  • the insulator 5 71 functions as a hard mask.
  • the side surface of the conductor 5600 is substantially vertical when the conductor 5600 is applied, specifically, the angle formed between the side surface of the conductor 5600 and the substrate surface.
  • the insulator 571 may also serve as a barrier layer by using an insulating material having a function of suppressing permeation of impurities such as water or hydrogen and oxygen. In that case, the insulator 570 need not be provided.
  • insulator 571 As a hard mask, insulator 570, conductor 5600, metal oxide 552, insulator 5500, and part of oxide 5300 are selectively used. By removing, these side surfaces can be made to substantially coincide with each other, and a part of the surface of the oxide 5313 can be exposed.
  • the transistor 5100 has a region 5313 and a region 5 ⁇ in a part of the exposed surface of the oxide 5313.
  • One of the region 5 3 1 & or the region 5 3 1 b functions as a source region and the other functions as a drain region.
  • Regions 5 3 1 & and regions 5 3 1 13 are formed on the exposed oxide 5 3 0 13 surface using, for example, an ion implantation method, an ion doping method, a plasma immersion ion implantation method, or a plasma treatment. It can be realized by introducing an impurity element such as phosphorus or boron. In this Embodiment and the like, the “impurity element” means an element other than the main component element.
  • the region 5313 and the region 5313 can be formed in a self-aligned manner. Therefore, the region 5 3 1 & and/or the region 5 3 1 13 and the conductor 5600 do not overlap with each other, so that parasitic capacitance can be reduced. In addition, no offset region is formed between the channel forming region and the source/drain region (region 5313 or region 5313). By forming regions 5 3 1 3 and regions 5 3 1 13 in a self-aligned manner, it is possible to increase the on-current, reduce the threshold voltage, and improve the operating frequency.
  • an offset region may be provided between the channel formation region and the source/drain region in order to further reduce the off-state current.
  • the offset region is a region having a high electric resistivity and is a region in which the above-mentioned impurity element is not introduced.
  • the offset region can be formed by introducing the above-mentioned impurity element after forming the insulator 575.
  • the insulator 5 7 5 also functions as a master, like the insulator 5 7 1. Therefore, an impurity element is not introduced into a region of the oxide 5301 which overlaps with the insulator 575, so that the electric resistivity of the region can be kept high.
  • an insulator 5750 is provided on the side surface of the insulator 570, the conductor 560, the metal oxide 552, the insulator 550, and the oxide 530.
  • the insulator 575 is preferably an insulator having a low relative dielectric constant.
  • the insulator 575 when silicon oxide, silicon oxynitride, silicon nitride oxide, or silicon oxide having holes is used for the insulator 575, an excess oxygen region can be easily formed in the insulator 575 in a later step. preferable. Further, silicon oxide and silicon oxynitride are preferable because they are thermally stable. Further, the insulator 575 preferably has a function of diffusing oxygen.
  • the transistor 5100 has the insulator 575 and the insulator 574 over the oxide 5300.
  • the insulator 574 is preferably formed by a sputtering method. By using the sputtering method, an insulator containing few impurities such as water or hydrogen can be formed. For example, aluminum oxide is preferably used as the insulator 574.
  • an oxide film formed by a sputtering method may extract hydrogen from a structure to be formed. Therefore, the insulator 5 7 4 can absorb hydrogen and water from the oxide 5 30 and the insulator 5 75, so that the hydrogen concentration in the oxide 5 30 and the insulator 5 7 5 can be reduced. ..
  • Figure 138 is a top view of the transistor 510 £.
  • Fig. 138 is a cross-sectional view of the part indicated by dashed line Otsu 1-Otsu 2 in Fig. 138.
  • Fig. 13 (3 is a cross-sectional view of the portion indicated by alternate long and short dash line 1-2 in Fig. 13-8. In the top view, some elements are omitted for clarity.
  • Transistor 51 0 E is a modification of the above transistor. Therefore, in order to prevent the description from being repeated, differences from the above transistor will be mainly described.
  • the conductor 542 is not provided and a region 531 a and a region 531 b are provided in a part of the exposed surface of the oxide 530 b.
  • One of the region 53 1 a and the region 531 b functions as a source region, and the other functions as a drain region.
  • the insulator 573 is provided between the oxide 530 b and the insulator 574.
  • Regions 53 1 regions 531 a and 531 b shown in FIGS. 13A, 13 B, and 13 C are regions in which the following elements are added to the oxide 530 b.
  • the region 531 can be formed by using a dummy gate, for example.
  • a dummy gate may be provided over the oxide 530b, the dummy gate may be used as a mask, and an element that reduces the resistance of the oxide 530b may be added. That is, the element is added to a region where the oxide 530 does not overlap with the dummy gate, so that the region 531 is formed.
  • the method of adding the element is as follows: an ion implantation method in which an ionized raw material gas is added by mass separation, an ion doping method in which an ionized raw material gas is added without mass separation, and a plasma immersion ion implantation method. The method etc. can be used.
  • the concentration of the element may be measured by secondary ion mass spectrometry (SIMS: Second a r y Ion Ma s s Spec t r ome t r y) or the like.
  • boron and phosphorus are preferable because amorphous silicon or low temperature polysilicon production line equipment can be used. Existing equipment can be converted, and capital investment can be suppressed.
  • an insulating film to be the insulator 573 and an insulating film to be the insulator 574 may be formed over the oxide 530b and the dummy gate.
  • the insulating film to be the insulator 580 can be subjected to CMP (Chemical Mechanical Polishing) treatment. A part of the insulating film to be the insulator 580 is removed to expose the dummy gate. Then, when removing the dummy gate, a part of the insulator 573 which is in contact with the dummy gate may be removed.
  • CMP Chemical Mechanical Polishing
  • Insulator 5 7 4 and insulator 5 7 3 are exposed on the side surface of the opening provided in insulator 5 80, and the bottom of the opening Partly exposes a region 531 provided in the oxide 5300b.
  • an oxide film to be the oxide 530, an insulating film to be the insulator 550, and a conductive film to be the conductor 560 are sequentially formed in the opening, and then the insulator 580 By removing the oxide film that becomes oxide 530, the insulating film that becomes insulator 550, and part of the conductive film that becomes conductor 560
  • the transistor shown in Fig. 1 3 3 and Fig. 1 3 can be formed.
  • the insulator 573 and the insulator 574 are not essential components. It may be appropriately designed depending on the desired transistor characteristics.
  • the transistors shown in Fig. 13 8, Fig. 13 8, and Fig. 13 can be used for existing devices, and further, since the conductor 5 42 is not provided, the cost can be reduced. ..
  • Figure 144 is a top view of the transistor 510F.
  • Figure 148 is a cross-sectional view of the part indicated by dashed-dotted line Otsu 1-Otsu 2 in Fig. 148.
  • FIG. 140 is a cross-sectional view of the portion indicated by alternate long and short dash line 1-2 in FIG. In the top view of Fig. 148, some elements are omitted for clarity.
  • the transistor 510F is a modification of the transistor 510. Therefore, in order to prevent the description from being repeated, differences from the above transistor will be mainly described.
  • a part of the insulator 574 is provided in an opening provided in the insulator 580 and is provided so as to cover a side surface of the conductor 560.
  • an opening is formed by removing part of the insulator 580 and the insulator 574.
  • an insulator 576 having a barrier property may be arranged between the conductor 5 4 6 and the insulator 5 8 0. ..
  • an insulator 576 having a barrier property (insulators 5 7 6 3 and insulators 5 7 6 13) may be arranged between the conductor 5 4 6 and the insulator 5 8 0. ..
  • an oxide semiconductor when used as the oxide 530, it preferably has a stacked structure of a plurality of oxide layers in which the atomic ratio of each metal atom is different.
  • the atomic number ratio of the element N4 in the constituent elements is It is preferably larger than the atomic ratio of the element N4.
  • the atomic ratio of the element N4 to I 11 is calculated as follows: It is preferably larger than the ratio.
  • the atomic ratio of I 11 to the element was calculated from the atomic ratio of I 11 to the element N4 of the metal oxide used for the oxide 5303. It is preferably large.
  • the oxide 5300 a metal oxide that can be used for the oxide 5303 or the oxide 5313 can be used.
  • Oxide 5303, Oxide 53013, and Oxide 530 Preferably has crystallinity, and it is particularly preferable to use ⁇ 88 ⁇ 108.
  • Oxide having crystallinity such as ⁇ 88 ⁇ 10 has few impurities and defects (such as oxygen deficiency) and has a highly crystalline and dense structure. Therefore, extraction of oxygen from the oxide 5313 by the source electrode or the drain electrode can be suppressed. This makes it possible to reduce the extraction of oxygen from the oxide 531013 even when heat treatment is performed, and therefore, the tungsten transistor 510F is resistant to high temperatures in the manufacturing process (so-called thermal budget). It is stable.
  • the oxide 5300 may be a single layer of the oxide 5300b.
  • the oxide 5300 is a stack of the oxide 5303, the oxide 5313, and the oxide 5300, the oxide 5303 and the oxide 5300 are laminated.
  • the energy at the bottom of the conduction band of the oxide is preferably higher than the energy at the bottom of the conduction band of the oxide 531013.
  • the electron affinity of the oxide 5303 and the oxide 5300 is smaller than the electron affinity of the oxide 5300b.
  • oxide 5300 It is preferable to use a metal oxide that can be used as the oxide 5300.
  • the atomic ratio of the element N4 in the constituent elements is the atom number of the element N4 in the constituent elements in the metal oxide used for the oxide 5310. It is preferably larger than the number ratio. Further, in the metal oxide used for the oxide 5300, the atomic ratio of the element N4 to I 11 is larger than the atomic ratio of the element N4 to I 11 in the metal oxide used for the oxide 5310. Is preferred. In addition, in the metal oxide used for the oxide 5301, the atomic ratio of I 11 to the element N4 is oxide 5300. It is preferable that the ratio of the number of atoms of I 11 to the element in the metal oxide used for is larger than that of I 11.
  • the energy and potential at the lower end of the conduction band change gently.
  • the oxide 5 3 0 3 the energy level of the conduction band minimum in oxide 5 3 0 1 3, and oxide 5 3 0 junction ⁇ refers continuously varying or continuous bonding result also be able to.
  • the oxide 5303 and the oxide 5303, and the oxide 5300b and the oxide 5300 have a common element other than oxygen (as the main component). , It is possible to form a mixed layer with low defect density.
  • oxide As oxide 5303 and oxide 5300, 1 11-0 Oxide, 0 An oxide, gallium oxide, or the like may be used.
  • the oxide 5300 may have a laminated structure.
  • a stacked structure with gallium oxide over 311 oxide can be used.
  • a laminated structure of 1 11 — 0 3 — 11 oxide and I 11 -free oxide is referred to as oxide 5 30. You may use as.
  • oxide 11 5: 1 :3 [atomic ratio] or its vicinity composition, or 10: 1 :3 [atomic ratio] or its vicinity metal oxide, or I 11 — 11 oxide You can use it.
  • oxide 530 a metal oxide that can be used for the oxide 5303 or the oxide 53013 may be used.
  • the composition in the vicinity includes the range of ⁇ 30% of the desired atomic number ratio.
  • the oxide 5300 may have a laminated structure of two or more layers.
  • the oxide 530 is used.
  • a metal oxide having a composition of 1 11 :03 :211 5 :1 :3 [ratio of atomic numbers] or its vicinity, or a composition of 10:1:3 [atomic ratio] or its vicinity
  • Oxide 5 303, Oxide 530 With the above structure, the defect level densities at the interface between the oxide 5303 and the oxide 530 b and the interface between the oxide 5 30 b and the oxide 5300 can be lowered. Therefore, the influence of interface scattering on carrier conduction is reduced, and the transistor 510F can have high on-state current and high frequency characteristics.
  • the constituent elements of the oxide 5300 are also included. However, it is expected to suppress the diffusion to the insulator 550 side. More specifically, oxide 530.
  • a metal oxide which functions as an oxide semiconductor is preferably used.
  • a metal oxide having a band gap of 26 V or higher, preferably 2.56 V or higher as a metal oxide serving as a channel formation region of the oxide 530.
  • the off-state current of the transistor can be reduced by using the metal oxide having a wide band gap.
  • a semiconductor device with low power consumption can be provided by using such a transistor.
  • FIG. 15 shows an example in which the conductor 692 is provided on the insulator 650 in the semiconductor device shown in FIG.
  • the conductor 692 is formed so as to cover one surface of the semiconductor device.
  • the conductor 692 may have an opening.
  • a conductor electrically connected to a conductor below the insulator 650 may be provided in the opening.
  • a metal can be used as the conductor 692.
  • As the conductor 692 for example, titanium, titanium nitride, titanium oxide or the like can be used.
  • the conductor 692 has a function of blocking or weakening an electromagnetic wave from the outside as compared with the semiconductor device. Further, the conductor 692 has a function of diffusing and releasing static electricity or preventing localization of charges. By providing the conductor 692, the operation of the semiconductor device can be further stabilized.
  • FIG. 16 shows an example in which an insulator 693 is provided between an insulator 650 and a conductor 692.
  • the insulator 693 for example, a structure body in which a fibrous body is impregnated with an organic resin can be used.
  • glass fibers may be used as the fibrous body.
  • a brominated epoxy resin may be used as the organic resin.
  • the oxide 5 30 it is preferable to use a metal oxide which functions as an oxide semiconductor.
  • the metal oxide applicable to the oxide 530 according to the present invention will be described below.
  • the metal oxide preferably contains at least indium or zinc. In particular, it is preferable to contain indium and zinc. In addition to these, it is preferable that gallium, yttrium, tin, etc. are contained. Further, one or more selected from boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium and the like may be contained.
  • the metal oxide is an In-M-Zn oxide containing indium, the element M, and zinc is considered.
  • the element M is aluminum, gallium, yttrium, or tin.
  • Other applicable elements for M are boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, and Madanesium.
  • metal oxides containing nitrogen may be collectively referred to as metal oxides (meta x i d e ). Further, the nitrogen-containing metal oxide may be referred to as a metal oxynitride (meta x yn i t r i d e ).
  • Oxide semiconductors are classified into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • non-single-crystal oxide semiconductors include CAAC-OS, polycrystalline oxide semiconductors, Examples include nc-OS (nanocrystalline oxides semiconductor), pseudo-amorphous oxide semiconductors (a-like OS: amorphous ikeoxide semiconductor), and amorphous roxide semiconductors.
  • the CAAC-OS has a c-axis-oriented structure, and a plurality of nanocrystals are connected in the ab plane direction, resulting in a strained crystal structure.
  • strain refers to a portion where the orientation of the lattice arrangement changes between a region where the lattice arrangements are aligned and another region where the lattice arrangements are aligned in the region where multiple nanocrystals are connected. ..
  • nanocrystals are basically hexagonal, they are not limited to regular hexagons and may be non-regular hexagons.
  • the strain may have a lattice arrangement such as a pentagon and a heptagon. Note that CAAC
  • the CAAC-OS is formed by stacking a layer containing indium and oxygen (hereinafter referred to as an In layer) and a layer containing element M, zinc, and oxygen (hereinafter referred to as a (M, Zn) layer). It tends to have a layered crystal structure (also referred to as a layered structure). Note that indium and the element M can be replaced with each other, and when the element M of the (M, Zn) layer is replaced with indium, it can be expressed as an (In, M, Zn) layer. Further, when the indium of the I n layer is replaced with the element M, it can be expressed as an (I n, M) layer.
  • C AAC-OS is a highly crystalline metal oxide.
  • CAAC-OS since it is difficult to confirm a clear grain boundary, it can be said that the decrease in electron mobility due to the grain boundary does not easily occur.
  • the crystallinity of metal oxides may decrease due to the inclusion of impurities and the formation of defects.
  • — OS can be said to be a metal oxide with few impurities and defects (such as oxygen deficiency). Therefore, the metal oxide having CAAC-OS has stable physical properties. Therefore, metal oxides with CAAC-OS are highly heat resistant and highly reliable.
  • n c-OS has a periodic atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less).
  • a minute region for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less.
  • n c-OS there is no regularity in crystal orientation between different nanocrystals. Therefore, no orientation is seen in the entire film. Therefore, n c-OS may be indistinguishable from a -1 i ke OS or amorphous oxide semiconductor depending on the analysis method.
  • I GZO In—Ga—Zn oxide
  • I GZO In—Ga—Zn oxide
  • a large crystal here, a crystal of several mm or a few cm.
  • 3-11 1 ⁇ 60 is a metal oxide having a structure between 110- and an amorphous oxide semiconductor.
  • ⁇ has a void or a low density region. That is, ⁇ has low crystallinity compared to 110- ⁇ and 88081.
  • Oxide semiconductors have various structures and have different characteristics.
  • the oxide semiconductor of the embodiment of the present invention may have two or more kinds of amorphous oxide semiconductors, polycrystalline oxide semiconductors, and 3-1.
  • the above defect level may include a trap level.
  • the charge trapped in the trap level of the metal oxide takes a long time to disappear and may behave as if it were a fixed charge. Therefore, a transistor including a metal oxide with a high trap level density in a channel formation region may have unstable electrical characteristics.
  • the crystallinity of the channel formation region may be low, and the crystallinity of the oxide provided in contact with the channel formation region may be low. .. If the crystallinity of the channel formation region is low, the stability or reliability of the transistor tends to deteriorate. Further, when the crystallinity of the oxide provided in contact with the channel formation region is low, an interface position is formed, which might deteriorate the stability or reliability of the transistor.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel and silicon.
  • the concentration of the above impurities obtained by elemental analysis using is less than or equal to 1.0 & 10 111 111.
  • the concentration ratio of the above impurities to the element in the channel formation region of the oxide semiconductor and in the vicinity thereof is less than 0. 10, preferably 0. It should be less than .05.
  • the concentration may be a concentration in the same region as the region where the concentration of the impurity is calculated, or may be a concentration in the oxide semiconductor. ⁇ 0 2020/174303 ? €1/16 2020/051162
  • a metal oxide having a reduced impurity concentration has low defects and potential densities, so traps and potential densities may be low.
  • V 0 H functions as a donor and an electron that is a carrier may be generated.
  • a part of hydrogen may be bonded to oxygen which is bonded to a metal atom to generate an electron which is a carrier.
  • a transistor including an oxide semiconductor which contains a large amount of hydrogen is likely to have normally-on characteristics. Further, hydrogen in an oxide semiconductor easily moves due to stress such as heat or an electric field; therefore, when a large amount of hydrogen is contained in the oxide semiconductor, reliability of the transistor might be deteriorated.
  • V 0 H in the metal oxide be reduced as much as possible to make highly purified intrinsic or substantially highly purified intrinsic.
  • impurities such as moisture and hydrogen in the oxide semiconductor are removed (sometimes referred to as dehydration or dehydrogenation treatment.) Then, it is important to supply oxygen to the oxide semiconductor to fill oxygen vacancies (sometimes referred to as oxygenation treatment).
  • ⁇ By using an oxide semiconductor in which impurities such as «is sufficiently reduced in the channel formation region of the transistor, stable electric characteristics can be given.
  • an oxide semiconductor having a low carrier concentration is preferably used for the transistor.
  • the concentration of impurities in the oxide semiconductor may be lowered and the defects and the density of the defects may be lowered.
  • low impurity concentration and low defect density are referred to as high purity intrinsic or substantially high purity intrinsic.
  • impurities in the oxide semiconductor include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon, and the like.
  • hydrogen contained in an oxide semiconductor reacts with oxygen bonded to a metal atom to be water, which might cause oxygen deficiency in the oxide semiconductor.
  • the transistor When the channel formation region in the oxide semiconductor contains oxygen vacancies, the transistor might have normally-on characteristics. Further, a defect in which hydrogen is contained in an oxygen vacancy may function as a donor and an electron which is a carrier may be generated. In addition, part of hydrogen may be bonded to oxygen which is bonded to a metal atom to generate an electron which is a carrier. Thus, a transistor including an oxide semiconductor that contains many hydrogen is likely to be normally ON JP 1 'production.
  • a defect ( ⁇ : «) in which hydrogen is included in oxygen vacancies can function as a donor of an oxide semiconductor.
  • the carrier concentration is sometimes used instead of the donor concentration. Therefore, in this specification and the like, a carrier concentration which is assumed to be a state where an electric field is not applied is sometimes used as a parameter of an oxide semiconductor, instead of a donor concentration. That is, the “carrier concentration” described in this specification and the like can be called the “donor concentration” in some cases.
  • the hydrogen concentration obtained by secondary ion mass spectrometry should be less than l X 1 0 2 0 at om s/cm 3 , preferably l X 1 0 19 at oms / cm less than 3, more preferably less than 5 X 10 18 at om s / cm 3, more preferably less than 1 X 1 0 18 at om s / cm 3.
  • the carrier concentration of the oxide semiconductor in the channel forming region 1 X 10 18 preferably cm at one 3 or less, more preferably less than l X 10 17 cm one 3, l X 10 16 cm one 3 It is more preferably less than 1, more preferably less than l X 10 13 cm -3 , and even more preferably less than l X 10 12 cm -3 .
  • the lower limit of the carrier concentration in the oxide semiconductor in the channel forming region it is not particularly limited, for example, be a 1 X 10- 9 cm 3.
  • a semiconductor device with favorable reliability can be provided. Further, according to one embodiment of the present invention, a semiconductor device having favorable electric characteristics can be provided. Further, according to one embodiment of the present invention, a semiconductor device with high on-state current can be provided. Further, according to one embodiment of the present invention, a semiconductor device which can be miniaturized or highly integrated can be provided. Another object of one embodiment of the present invention is to provide a semiconductor device with low power consumption.
  • Semiconductor materials that can be used for the oxide 530 are not limited to the above metal oxides.
  • a semiconductor material having a band gap (a semiconductor material that is not a zero-gap semiconductor) may be used.
  • a semiconductor containing a single element such as silicon, a compound semiconductor such as gallium arsenide, or a layered substance (also referred to as an atomic layer substance or a two-dimensional material) that functions as a semiconductor as a semiconductor material.
  • a layered substance that functions as a semiconductor as a semiconductor material it is preferable to use a layered substance that functions as a semiconductor as a semiconductor material.
  • the layered substance is a general term for a group of materials having a layered crystal structure.
  • the layered crystal structure is a structure in which layers formed by covalent bonds or ionic bonds are laminated via a bond weaker than covalent bonds or ionic bonds, such as van der Waalska.
  • the layered material has a high electric conductivity in the unit layer, that is, a high two-dimensional electric conductivity.
  • Layered materials include graphene, silicene, and chalcogenides.
  • Chalcogenides are compounds containing chalcogen.
  • Chalcogen is a general term for elements belonging to Group 16 and includes oxygen, sulfur, selenium, tellurium, polonium, and livermolium.
  • Examples of chalcogenides include transition metal chalcogenides and group 13 chalcogenides.
  • a transition metal chalcogenide functioning as a semiconductor is preferably used.
  • Specific examples of transition metal chalcogenides applicable as oxide 530 include molybdenum sulfide. ⁇ 02020/174303 ? €1/162020/051162 Den (typically 1 ⁇ 3 2 ), molybdenum selenide (typically 1 ⁇ £ 62 ), molybdenum tellurium (typically N4 0 62 ), tungsten sulfide (typically £ 2 ), tungsten selenide (typically £ 62 ), tungsten tellurium (typically Ding 62 ), hafnium sulfide (typically H ££ 2 ), Examples thereof include hafnium selenide (typically H £ 62 ), zirconium sulfide (typically ZrS 2 ), zirconium selenide (typically £ 62 ), and the like.
  • Capacitance element 49: Capacitance element, 61: Capacitance element, 70: Semiconductor device, 71: Amplification circuit, 80: Amplification circuit, 81: Transistor, 82: Transistor, 83: Transistor, 84: Transistor, 85: Transistor, 86: Transistor, 87: Capacitance element, 88: Capacitance element, 89: Resistance element, 100: Storage system, 1 14: Storage element, 121: Secondary battery, 161: Capacitance element, 162: Transistor, 300: Transistor, 311: substrate, 313: semiconductor region, 314 3 : low resistance region,
  • 3141 3 Low resistance area, 315: Insulator, 316: Conductor, 320: Insulator, 322: Insulator, 3
  • 5401 3 Conductor, 542: Conductor, 542 3 : Conductor, 5421 3 : Conductor, 543: Area, 54
  • Insulator Insulator, 576 3 : Insulator, 5761 3 : Insulator, 580: Insulator, 581: Insulator, 582: Insulator, 584: Insulator, 586: Insulator, 600: Capacitance element, 610: Conductive Body, 612: conductor, 620: conductor, 630: insulator, 650: insulator, 692: conductor, 693: insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

新規な比較回路、新規な増幅回路、新規な電池制御回路、新規な電池保護回路、蓄電装置、半導体 装置及び電気機器等を提供する。 容量素子と、容量素子の第１電極に電気的に接続される第１の出力端子を有する第１の増幅回路と、 入力端子、第２の出力端子、第１のトランジスタおよび第２のトランジスタを有する第２の増幅回 路と、を有し、容量素子の第２の電極は入力端子に電気的に接続され、入力端子は第１のトランジ スタのゲートと第２のトランジスタのソースおよびドレインの一方に電気的に接続され、第１のト ランジスタのソースおよびドレインの一方は第２の出力端子に電気的に接続され、第２のトランジ スタは入力端子に電位を与えて保持する機能を有し、第２のトランジスタのチャネル形成領域はイ ンジウムおよびガリウムの少なくとも一方を含む金属酸化物を有する半導体装置である。

Description

明細書
発明の名称
半導体装置及び半導体装置の動作方法
技術分野
[0001]
本発明の一態様は、 半導体装置、 及び半導体装置の動作方法に関する。 また、 本発明の一態様は、 電池制御回路、 電池保護回路、 蓄電装置、 及び電気機器に関する。
[0002]
なお本発明の一態様は、 上記の技術分野に限定されない。 本明細書等で開示する発明の技術分野 は、 物、 方法、 または、 製造方法に関するものである。 または、 本発明の一態様は、 プロセス、 マ シン、 マニュファクチャ、 または、 組成物 （コンポジション .オブ .マター） に関するものである。 そのため、 より具体的に本明細書で開示する本発明の一態様の技術分野としては、 表示装置、 発光 装置、 蓄電装置、 撮像装置、 記憶装置、 それらの駆動方法、 または、 それらの製造方法、 を一例と して挙げることができる。
背景技術
[0003]
蓄電装置 （バッテリ、 二次電池ともいう） は、 小型の電気機器から自動車に至るまで幅広い分野 で利用されるようになっている。 電池の応用範囲が広がるにつれて、 複数の電池セルを直列に接続 したマルチセル構成のバッテリスタックを使ったアプリケーションが増えている。
[0004]
蓄電装置は、 過放電、 過充電、 過電流、 または短絡といった充放電時の異常を把握するための回 路を備えている。 このように、 電池の保護、 及び制御を行う回路において、 充放電時の異常を検知 するため、 電圧や電流等のデータを取得する。 また、 このような回路においては、 観測されるデー 夕に基づいて、 充放電の停止やセル.バランシングなどの制御を行う。
[0005]
特許文献 1は、 電池保護回路として機能する保護 I Cにっいて開示している。 特許文献 1に記載 の保護 1 Cでは、 内部に複数のコンパレータ （比較器） を設け、 参照電圧と、 電池が接続された端 子の電圧と、 を比較して充放電時の異常を検出する構成について開示している。
[0006]
特許文献 2では、 電界効果トランジスタを用いたコンパレータが示されている。
[先行技術文献]
[特許文献]
[0007]
[特許文献 1 ] 米国特許出願公開第 201 1 -267726号明細書
[特許文献 2 ] 特開 2009-71 653号公報
発明の概要
発明が解決しようとする課題
[0008]
本発明の一態様は、 新規な比較回路、 新規な増幅回路、 新規な電池制御回路、 新規な電池保護回 路、 蓄電装置、 半導体装置及び電気機器等を提供することを課題の一とする。 または、 本発明の一 \¥0 2020/174303 ?€1/162020/051162 態様は、 消費電力の低減を図ることができる、 新規な構成の比較回路、 増幅回路、 電池制御回路、 電池保護回路、 蓄電装置、 半導体装置及び電気機器等を提供することを課題の一とする。
[ 0 0 0 9 ]
なお本発明の一態様の課題は、 上記列挙した課題に限定されない。 上記列挙した課題は、 他の課 題の存在を妨げるものではない。 なお他の課題は、 以下の記載で述べる、 本項目で言及していない 課題である。 本項目で言及していない課題は、 当業者であれば明細書又は図面等の記載から導き出 せるものであり、 これらの記載から適宜抽出することができる。 なお、 本発明の一態様は、 上記列 挙した課題、 及び/又は他の課題のうち、 少なくとも一つの課題を解決するものである。
課題を解決するための手段
[ 0 0 1 0 ]
本発明の一態様は、 第 1の増幅回路、 第 2の増幅回路および容量素子を有し、 第 1の増幅回路は 第 1の出力端子を有し、 第 2の増幅回路は入力端子、 第 2の出力端子、 第 1のトランジスタおよび 第 2のトランジスタを有し、 第 1の出力端子は容量素子の第 1の電極に電気的に接続され、 容量素 子の第 2の電極は入力端子に電気的に接続され、 第 2の増幅回路の入力端子は、 第 1のトランジス 夕のゲートと、 第 2のトランジスタのソースおよびドレインの一方と、 に電気的に接続され、 第 1 のトランジスタのソースおよびドレインの一方は、 第 2の出力端子に電気的に接続され、 第 2の増 幅回路は、 入力端子に与えられる信号を増幅して第 2の出力端子に与える機能を有し、 第 2のトラ ンジスタは、 入力端子に電位を与えて保持する機能を有し、 第 2のトランジスタのチャネル形成領 域はインジウムおよびガリウムの少なくとも一方を含む金属酸化物を有する半導体装置である。
[ 0 0 1 1 ]
または本発明の一態様は、 第 1の増幅回路、 第 2の増幅回路および容量素子を有し、 第 1の増幅 回路は第 1の出力端子を有し、 第 2の増幅回路は第 1のトランジスタ、 第 2のトランジスタ、 高電 位配線、 低電位配線および第 1の半導体素子を有し、 第 1の半導体素子は第 3の電極と、 第 4の電 極と、 を有し、 第 1の出力端子は容量素子の第 1の電極に電気的に接続され、 容量素子の第 2の電 極は、 第 1のトランジスタのゲートと、 第 2のトランジスタのソースおよびドレインの一方と、 に 電気的に接続され、 第 2のトランジスタのチャネル形成領域はインジウムおよびガリウムの少なく とも一方を含む金属酸化物を有し、 第 3の電極は、 高電位配線に電気的に接続され、 第 4の電極と 前記第 1のトランジスタのソースおよびドレインの一方は、 第 2の出力端子に電気的に接続され、 第 1のトランジスタのソースおよびドレインの他方は、 低電位配線に電気的に接続される半導体装 置である。
[ 0 0 1 2 ]
また上記構成において、 第 1の半導体素子は第 3のトランジスタを有し、 第 3の電極は第 3の卜 ランジスタのソースおよびドレインの一方に電気的に接続され、 第 4の電極は第 3のトランジスタ のソースおよびドレインの他方に電気的に接続されることが好ましい。
[ 0 0 1 3 ]
また上記構成において、 第 1の半導体素子は直列に接続された複数のトランジスタを有し、 第 3 の電極は直列に接続された複数のトランジスタの一方の端のトランジスタのソースまたはドレイン に電気的に接続され、 第 4の電極は直列に接続された複数のトランジスタの他方の端のトランジス 夕のソースまたはドレインに電気的に接続されることが好ましい。
[ 0 0 1 4 ] \¥0 2020/174303 ?€1/162020/051162 または本発明の一態様は、 第 1の増幅回路、 第 2の増幅回路および容量素子を有し、 第 2の増幅 回路は入力端子、 第 2の出力端子および第 1のトランジスタを有し、 第 1の出力端子は容量素子の 第 1の電極に電気的に接続され、 容量素子の第 2の電極は、 入力端子および第 1のトランジスタの ゲートに電気的に接続され、 第 1のトランジスタのソースおよびドレインの一方は、 第 2の出力端 子に電気的に接続され、 第 1の出力端子から電位 V 1が出力され、 入力端子に電位 V 2が与えられ る第 1ステップと、 入力端子の電位 V 2が保持される第 2ステップと、 第 1の出力端子から出力さ れる電位を電位 V 1から電位 （ 1 + 1） に変化させることにより入力端子の電位 V 2が電位
（ 2 + 1） に変化し、 電位 （ 2 + 1） が増幅された信号が第 2の出力端子から出力さ れる第 3ステップと、 を有する半導体装置の動作方法である。
[ 0 0 1 5 ]
また上記構成において、 第 2の増幅回路は第 2のトランジスタを有し、 第 1のトランジスタのゲ ートは、 第 2のトランジスタのソースおよびドレインの一方と電気的に接続され、 第 1ステップに おいて、 第 2のトランジスタはオン状態であり、 第 2ステップおよび第 3ステップにおいて、 第 1 のトランジスタはオフ状態であることが好ましい。
[ 0 0 1 6 ]
また上記構成において、 第 2のトランジスタのチャネル形成領域はインジウムおよびガリウムの 少なくとも一方を含む金属酉爱化物を有することが好ましい。
[ 0 0 1 7 ]
また上記構成において、 第 1の増幅回路は第 3のトランジスタおよび第 4のトランジスタを有し、 第 3のトランジスタのソースおよびドレインの一方は第 4のトランジスタのソースおよびドレイン の一方と電気的に接続され、 第 4のトランジスタのソースおよびドレインの他方は、 第 1の出力端 子に電気的に接続され、 第 3ステップにおいて、 第 1の出力端子の電位は、 第 3のトランジスタの ゲートに与えられる電位と第 4のトランジスタのゲートに与えられる電位の比較結果に応じて生成 されることが好ましい。
[ 0 0 1 8 ]
また上記構成において、 第 1の増幅回路は、 第 5のトランジスタおよび第 6のトランジスタを有 し、 第 6のトランジスタのチャネル形成領域はインジウムおよびガリウムの少なくとも一方を含む 金属酸化物を有し、 第 5のトランジスタのソースおよびドレインの一方は、 第 1の出力端子に電気 的に接続され、 第 6のトランジスタのソースおよびドレインの一方は、 第 5のトランジスタのゲー 卜に電気的に接続され、 第 1ステップにおいて、 第 6のトランジスタはオン状態であり、 第 2ステ ップおよび第 3ステップにおいて、 第 6のトランジスタはオフ状態であることが好ましい。
発明の効果
[ 0 0 1 9 ]
本発明の一態様により、 新規な比較回路、 新規な増幅回路、 新規な電池制御回路、 新規な電池保 護回路、 蓄電装置、 半導体装置及び電気機器等を提供することができる。 また、 本発明の一態様に より、 消費電力の低減を図ることができる、 新規な構成の比較回路、 増幅回路、 電池制御回路、 電 池保護回路、 蓄電装置、 半導体装置及び電気機器等を提供することができる。
[0020]
なお本発明の一態様の効果は、 上記列挙した効果に限定されない。 上記列挙した効果は、 他の効 果の存在を妨げるものではない。 なお他の効果は、 以下の記載で述べる、 本項目で言及していない \¥0 2020/174303 ?€1/162020/051162 効果である。 本項目で言及していない効果は、 当業者であれば明細書又は図面等の記載から導き出 せるものであり、 これらの記載から適宜抽出することができる。 なお、 本発明の一態様は、 上記列 挙した効果、 及び/又は他の効果のうち、 少なくとも一つの効果を有するものである。 従って本発 明の一態様は、 場合によっては、 上記列挙した効果を有さない場合もある。
図面の簡単な説明
[ 0 0 2 1 ]
図 1八は回路の構成例である。 図 1 8は回路の構成例である。 図 1 <3は回路の構成例である。 図 2八は回路の構成例である。 図 2 3は回路の構成例である。
図 3八、 図 3 8は回路の構成例である。
図 4は回路の構成例である。
図 5は回路の構成例である。
図 6八は回路の構成例である。 図 6 3は回路の構成例である。
図 7は半導体装置の構成例を示す断面図である。
図 8八はトランジスタの構造例を示す断面図である。 図 8 3はトランジスタの構造例を示す断面図 である。 図 8匚はトランジスタの構造例を示す断面図である。
図 9八はトランジスタの構造例を示す上面図である。 図 9 3はトランジスタの構造例を示す断面図 である。 図 9匚はトランジスタの構造例を示す断面図である。
図 1 0八はトランジスタの構造例を示す上面図である。 図 1 0 13はトランジスタの構造例を示す断 面図である。 図 1 0 (3はトランジスタの構造例を示す断面図である。
図 1 1八はトランジスタの構造例を示す上面図である。 図 1 1 3はトランジスタの構造例を示す断 面図である。 図 1 1 (3はトランジスタの構造例を示す断面図である。
図 1 2八はトランジスタの構造例を示す上面図である。 図 1 2 3はトランジスタの構造例を示す断 面図である。 図 1 2 (3はトランジスタの構造例を示す断面図である。
図 1 3八はトランジスタの構造例を示す上面図である。 図 1 3 3はトランジスタの構造例を示す断 面図である。 図 1 3 (3はトランジスタの構造例を示す断面図である。
図 1 4八はトランジスタの構造例を示す上面図である。 図 1 4 13はトランジスタの構造例を示す断 面図である。 図 1 4 (3はトランジスタの構造例を示す断面図である。
図 1 5は半導体装置の構成例を示す断面図である。
図 1 6は半導体装置の構成例を示す断面図である。
発明を実施するための形態
[ 0 0 2 2 ]
以下、 実施の形態について図面を参照しながら説明する。 但し、 実施の形態は多くの異なる態様 で実施することが可能であり、 趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に 変更し得ることは当業者であれば容易に理解される。 従って、 本発明は、 以下の実施の形態の記載 内容に限定して解釈されるものではない。
[ 0 0 2 3 ]
なお本明細書等において、 「第 1」 、 「第 2」 、 「第 3」 という序数詞は、 構成要素の混同を避 けるために付したものである。 従って、 構成要素の数を限定するものではない。 また、 構成要素の 順序を限定するものではない。 また例えば、 本明細書等の実施の形態の一において 「第 1」 に言及 された構成要素が、 他の実施の形態、 あるいは特許請求の範囲において 「第 2」 に言及された構成 \¥0 2020/174303 卩（：17132020 /051162 要素とすることもありうる。 また例えば、 本明細書等の実施の形態の一において 「第 1」 に言及さ れた構成要素を、 他の実施の形態、 あるいは特許請求の範囲において省略することもありうる。
[ 0 0 2 4 ]
なお図面において、 同一の要素または同様な機能を有する要素、 同一の材質の要素、 あるいは同 時に形成される要素等には同一の符号を付す場合があり、 その繰り返しの説明は省略する場合があ る。
[ 0 0 2 5 ]
また、 図面等において示す各構成の、 位置、 大きさ、 範囲などは、 発明の理解を容易とするため、 実際の位置、 大きさ、 範囲などを表していない場合がある。 このため、 開示する発明は、 必ずしも、 図面等に開示された位置、 大きさ、 範囲などに限定されない。 例えば、 実際の製造工程において、 エッチングなどの処理によりレジス トマスクなどが意図せずに目減りすることがあるが、 理解を容 易とするために図に反映しないことがある。
[ 0 0 2 6 ]
また、 上面図 （ 「平面図」 ともいう） や斜視図などにおいて、 図面をわかりやすくするために、 一部の構成要素の記載を省略する場合がある。
[ 0 0 2 7 ]
また、 本明細書等において 「電極」 や 「配線」 の用語は、 これらの構成要素を機能的に限定する ものではない。 例えば、 「電極」 は 「配線」 の一部として用いられることがあり、 その逆もまた同 様である。 さらに、 「電極」 や 「配線」 の用語は、 複数の 「電極」 や 「配線」 が一体となって形成 されている場合なども含む。
[ 0 0 2 8 ]
また、 本明細書等において 「端子」 は例えば、 配線、 あるいは配線に接続される電極を指す場合 がある。 また、 本明細書等において 「配線」 の一部を 「端子」 と呼ぶ場合がある。
[ 0 0 2 9 ]
なお、 本明細書等において 「上」 や 「下」 の用語は、 構成要素の位置関係が直上または直下で、 かつ、 直接接していることを限定するものではない。 例えば、 「絶縁層八上の電極 8」 の表現であ れば、 絶縁層八の上に電極 8が直接接して形成されている必要はなく、 絶縁層八と電極 8との間に 他の構成要素を含むものを除外しない。
[ 0 0 3 0 ]
また、 ソースおよびドレインの機能は、 異なる極性のトランジスタを採用する場合や、 回路動作 において電流の方向が変化する場合など、 動作条件などによって互いに入れ替わるため、 いずれが ソースまたはドレインであるかを限定することが困難である。 このため、 本明細書においては、 ソ ースおよびドレインの用語は、 入れ替えて用いることができるものとする。
[ 0 0 3 1 ]
また、 本明細書等において、 「電気的に接続」 には、 直接接続している場合と、 「何らかの電気 的作用を有するもの」 を介して接続されている場合が含まれる。 ここで、 「何らかの電気的作用を 有するもの」 は、 接続対象間での電気信号の授受を可能とするものであれば、 特に制限を受けない。 よって、 「電気的に接続する」 と表現される場合であっても、 現実の回路においては、 物理的な接 続部分がなく、 配線が延在しているだけの場合もある。
[ 0 0 3 2 ] \¥0 2020/174303 ?€1/162020/051162 また、 本明細書などにおいて、 「平行」 とは、 例えば、 二つの直線が一 1 0 ° 以上 1 0 ° 以下の 角度で配置されている状態をいう。 従って、 —5。 以上 5 ° 以下の場合も含まれる。 また、 「垂直」 および 「直交」 とは、 例えば、 二つの直線が 8 0 ° 以上 1 0 0 ° 以下の角度で配置されている状態 をいう。 従って、 8 5。 以上 9 5 ° 以下の場合も含まれる。
[ 0 0 3 3 ]
なお、 本明細書などにおいて、 計数値および計量値に関して 「同一」 、 「同じ」 、 「等しい」 ま たは 「均一」 などと言う場合は、 明示されている場合を除き、 プラスマイナス 2 0 %の誤差を含む ものとする。
[ 0 0 3 4 ]
また、 本明細書において、 レジストマスクを形成した後にエッチング処理を行う場合は、 特段の 説明がない限り、 レジストマスクは、 エッチング処理終了後に除去するものとする。
[ 0 0 3 5 ]
また、 電圧は、 ある電位と、 基準の電位 （例えば接地電位またはソース電位） との電位差のこと を示す場合が多い。 よって、 電圧と電位は互いに言い換えることが可能な場合が多い。 本明細書な どでは、 特段の明示が無いかぎり、 電圧と電位を言い換えることができるものとする。
[ 0 0 3 6 ]
なお、 「半導体」 と表記した場合でも、 例えば、 導電性が十分低い場合は 「絶縁体」 としての特 性を有する。 よって、 「半導体」 を 「絶縁体」 に置き換えて用いることも可能である。 この場合、 「半導体」 と 「絶縁体」 の境界は曖昧であり、 両者の厳密な区別は難しい。 したがって、 本明細書 に記載の 「半導体」 と 「絶縁体」 は、 互いに読み換えることができる場合がある。
[ 0 0 3 7 ]
また、 「半導体」 と表記した場合でも、 例えば、 導電性が十分高い場合は 「導電体」 としての特 性を有する。 よって、 「半導体」 を 「導電体」 に置き換えて用いることも可能である。 この場合、 「半導体」 と 「導電体」 の境界は曖昧であり、 両者の厳密な区別は難しい。 したがって、 本明細書 に記載の 「半導体」 と 「導電体」 は、 互いに読み換えることができる場合がある。
[ 0 0 3 8 ]
なお、 本明細書等において、 トランジスタの 「オン状態」 とは、 トランジスタのソースと ドレイ ンが電気的に短絡しているとみなせる状態 （ 「導通状態」 ともいう。 ） をいう。 また、 トランジス 夕の 「オフ状態」 とは、 トランジスタのソースと ドレインが電気的に遮断しているとみなせる状態 （ 「非導通状態」 ともいう。 ） をいう。
[ 0 0 3 9 ]
また、 本明細書等において、 「オン電流」 とは、 トランジスタがオン状態の時にソースと ドレイ ン間に流れる電流をいう場合がある。 また、 「オフ電流」 とは、 トランジスタがオフ状態である時 にソースと ドレイン間に流れる電流をいう場合がある。
[ 0 0 4 0 ]
また、 本明細書等において、 高電位信号とは、 低電位信号よりも高い電位の電源電位を示す。 ま た、 低電位信号とは、 高電位信号よりも低い電位の電源電位を示す。 また、 接地電位を高電位信号 または低電位信号として用いることもできる。 例えば高電位信号が接地電位の場合には、 低電位信 号は接地電位より低い電位であり、 低電位信号が接地電位の場合には、 高電位信号は接地電位より 高い電位である。 また、 高電位信号を高電源電位と呼ぶ場合がある。 また、 低電位信号を低電源電 \¥0 2020/174303 ?€1/162020/051162 位と呼ぶ場合がある。
[ 0 0 4 1 ]
また、 本明細書等において、 ゲートとは、 ゲート電極およびゲート配線の一部または全部のこと をいう。 ゲート配線とは、 少なくとも一つのトランジスタのゲート電極と、 別の電極や別の配線と を電気的に接続させるための配線のことをいう。
[ 0 0 4 2 ]
また、 本明細書等において、 ソ'ースとは、 ソ'ース領域、 ソ'ース電極、 およびソ'ース配線の一部ま たは全部のことをいう。 ソース領域とは、 半導体層のうち、 抵抗率が一定値以下の領域のことをい う。 ソース電極とは、 ソース領域に接続される部分の導電層のことをいう。 ソース配線とは、 少な くとも一つのトランジスタのソース電極と、 別の電極や別の配線とを電気的に接続させるための配 線のことをいう。
[ 0 0 4 3 ]
また、 本明細書等において、 ドレインとは、 ドレイン領域、 ドレイン電極、 及びドレイン配線の 一部または全部のことをいう。 ドレイン領域とは、 半導体層のうち、 抵抗率が一定値以下の領域の ことをいう。 ドレイン電極とは、 ドレイン領域に接続される部分の導電層のことをいう。 ドレイン 配線とは、 少なくとも一つのトランジスタのドレイン電極と、 別の電極や別の配線とを電気的に接 続させるための配線のことをいう。
[ 0 0 4 4 ]
（実施の形態 1）
本実施の形態では、 本発明の一態様の半導体装置の例を説明する。
[ 0 0 4 5 ]
＜半導体装置の例＞
図 1に示す半導体装置 7 0は、 増幅回路 1 1、 容量素子 6 1および増幅回路 7 1を有する。
[ 0 0 4 6 ]
容量素子 6 1の容量値は例えば、 後述するトランジスタ 8 1の 2倍以上、 あるいは 5倍以上であ る。 また、 容量素子 6 1の容量値は例えば、 1 0 0 F以上 1 0 ? F未満である。
[ 0 0 4 7 ]
増幅回路 1 1には端子 0 11丁3が電気的に接続される。 端子 011丁3は容量素子 6 1の一方の電 極に電気的に接続される。
[ 0 0 4 8 ]
ノード N 0 1は、 端子 011丁3および容量素子 6 1の一方の電極に電気的に接続される。
[ 0 0 4 9 ]
増幅回路 7 1には端子 I X 2、 端子 011丁 2、 端子 3 £丁、 端子 〇〇、 端子 および端子 。
Figure imgf000009_0001
端子 〇〇および端子 £にはそれぞれ例えば高電位信号、 低電位信号が与えられる。 低電位 信号として接地電位を用いてもよい。
[ 0 0 5 1 ]
図 1八に示す増幅回路 7 1はトランジスタ 8 1、 トランジスタ 8 2および抵抗素子 8 9を有する。 トランジスタ 8 1のソースおよびドレインの一方は端子 £に電気的に接続され、 他方は端子〇 UT 2と、 抵抗素子 89の一方の電極とに電気的に接続される。 抵抗素子 89の他方の電極は端子 VDDに電気的に接続される。 トランジスタ 82のソースおよびドレインの一方はトランジスタ 8 1のゲートと、 端子 I N2とに電気的に接続され、 他方は端子 B I AS 1に電気的に接続される。 端子 S ETはトランジスタ 82のゲートに電気的に接続される。
[0052]
端子 VDDと端子 VS Sの間の電圧を、 抵抗素子 89と トランジスタ 8 1の抵抗値に応じて抵抗 分割された電位が、 端子 OUT 2から出力される。
[005
ノード
Figure imgf000010_0001
トランジスタ 8 1のゲートと、 トランジスタ 82のソースおよ びドレインの一方とに電気的に接続される。 端子 S ETからトランジスタ 82がオン状態となる信 号をトランジスタ 82のゲートに与えることにより、 端子 B I AS 1からの信号がトランジスタ 8 2を介してノード ND 2に与えられる。
[0054]
トランジスタ 8 1のゲートに接続されるノード ND 2に好適な電位を与えることにより、 増幅回 路 7 1の動作点 （動作の中心点と呼ぶ場合がある） を好適な電位とし、 増幅回路 7 1の利得をさら に高めることができる。 また、 増幅回路 71の出カレンジをさらに広くすることができる。
[0055]
本発明の一態様の半導体装置において、 トランジスタ 82としてチャネル形成領域に酸化物半導 体を有するトランジスタ （以下、 OS トランジスタという） を用いることにより、 そのオフ電流を 極めて低くすることができる。 トランジスタ 82をオフ状態とすることによりノード ND 2に好適 な電位を与えた後、 浮遊状態とすることができる。 すなわちノード ND 2に電位を与えた後、 トラ ンジスタ 82をオフ状態として与えた電位を保持することにより、 ノード ND 2に電位をプロダラ ミングすることができる。
[005
ノード
Figure imgf000010_0002
ND 2の電位が保持される。 このとき例えば、 ノード ND 2には増幅回路 7 1の好適な動作点が保 持される。 ノード ND 2に動作点を保持した後、 端子 B I AS 1への信号供給を停止することがで きるため、 半導体装置 70の消費電力を低減することができる。
[0057]
ノード ND 2が浮遊状態であるため、 容量素子 6 1との容量結合によりノード ND 2の電位は、 保持された好適な動作点を中心として、 ノード ND 1の電位の変動に相当する量だけ変動する。 よ って、 増幅回路 71は好適な動作点において動作することができる。
[0058]
本発明の一態様の半導体装置において、 増幅回路 71の特性に合わせて調整された電位を端子 B I AS 1から与え、 ノード ND 2にプログラミングすることができる。 増幅回路 7 1が有するトラ ンジスタの特性により例えば好適な動作点が変化する場合には、 該トランジスタの特性に合わせて、 プロダラミングする電位を好適な動作点に調整すればよい。
[0059]
ここで、 半導体装置 70が容量素子 6 1およびトランジスタ 82を有さない場合を考える。 その ような場合には例えば、 端子 OUTBからの信号がトランジスタ 8 1のゲートへ与えられ、 増幅回 \¥0 2020/174303 ?€1/162020/051162 路 7 1の動作点は増幅回路 1 1が初期化された状態における、 端子 0 11丁3からの出力電位となる, 一方、 本発明の一態様の半導体装置は容量素子 6 1およびトランジスタ 8 2を有するため、 増幅回 路 7 1の動作点を所望の値とすることができる。
[0060]
図 1 8に示す増幅回路 7 1は、 図 1八に示す抵抗素子 8 9に替えて回路 3 0 3を有する点が異な る。
[ 0 0 6 1 ]
回路 3 0 3の一例について、 図 1（3を用いて説明する。 回路 3 0 3は、 トランジスタ 8 3および トランジスタ 8 4を有する。 回路 3 0 3において、 トランジスタ 8 3のソースおよびドレインの一 方は端子 〇〇に、 他方は端子 011丁 2にそれぞれ電気的に接続される。 トランジスタ 8 4のソー スおよびドレインの一方はトランジスタ 8 3のゲートに、 他方は端子
Figure imgf000011_0001
0 3に、 それぞれ電気的 に接続される。 トランジスタ 8 4のゲートは端子 丁に電気的に接続される。
[ 0 0 6 2 ]
回路 3 0 3は電流源としての機能を有する。
[ 0 0 6 3 ]
図 1八、 図 1 8に示す増幅回路 7 1が有するトランジスタはバックゲートを有してもよいし、 有 さなくてもよい。
[ 0 0 6 4 ]
図 2八に示す増幅回路 7 1は、 回路 3 0 3に替えて回路 3 0 13を有する点が異なる。
[ 0 0 6 5 ]
回路 3 0 bは電流源としての機能を有する。
[ 0 0 6 6 ]
図 2 8に示すように、 回路 3 0 13は回路 3 0 3に比べて、 端子 〇〇と端子〇 丁 2との間に直 列に接続された 2つのトランジスタ （トランジスタ 8 3およびトランジスタ 8 5） を有する点が異 なる。 容量素子 8 7は端子 011丁 2と トランジスタ 8 3のゲートとの間に設けられ、 容量素子 8 8 は端子 011丁 2と トランジスタ 8 5のゲートとの間に設けられる。 また図 2 3に示す例に限定され ず、 回路 3 0 bにおいて端子 〇〇と端子〇 丁 2との間に 3つ以上のトランジスタを有してもよ い。
[ 0 0 6 7 ]
トランジスタ 8 3のソースードレイン間およびトランジスタ 8 5のソースードレイン間には、 端 子 〇〇と端子〇 丁 2との間の電圧がそれぞれのトランジスタの抵抗に応じて分配される。 例え ばトランジスタ 8 3においてソースードレイン間の電圧が高くなると トランジスタ 8 3において流 れる電流を高めようとするが、 トランジスタ 8 5のゲートーソース間の電圧は低くなるためにトラ ンジスタ 8 5において流れる電流を低くしようとする。 一方のトランジスタが他方のトランジスタ を抑制する方向に動作するため、 両方のトランジスタの動作は安定する。 トランジスタの動作が安 定することにより、 増幅回路 7 1の出力信号が安定する。 また増幅回路 7 1の利得を高められる場 合がある。
[0068]
図 2 3の詳細を以下に説明する。 回路 3 0 13は、 トランジスタ 8 3、 トランジスタ 8 4、 トラン ジスタ 8 5、 トランジスタ 8 6、 容量素子 8 7および容量素子 8 8を有する。 端子 011丁 2はトラ \¥0 2020/174303 ?€1/162020/051162 ンジスタ 8 3のソースおよびドレインの一方に電気的に接続され、 トランジスタ 8 3のソースおよ びドレインの他方はトランジスタ 8 5のソースおよびドレインの一方に電気的に接続され、 トラン ジスタ 8 5のソースおよびドレインの他方は端子 〇〇に電気的に接続される。 トランジスタ 8 4 のソースおよびドレインの一方はトランジスタ 8 3のゲートに、 他方は端子 ：8〇 £にそれぞれ電 気的に接続される。 トランジスタ 8 6のソースおよびドレインの一方はトランジスタ 8 5のゲート に、 他方は端子 〇八 にそれぞれ電気的に接続される。 端子 £ £丁はトランジスタ 8 4のゲー 卜およびトランジスタ 8 6のゲートに電気的に接続される。 容量素子 8 7の一方の電極は端子 011 丁 2に、 他方の電極はトランジスタ 8 3のゲートに、 それぞれ電気的に接続される。 容量素子 8 8 の一方の電極は端子〇11丁 2に、 他方の電極はトランジスタ 8 5のゲートに、 それぞれ電気的に接 続される。
[ 0 0 6 9 ]
トランジスタ 8 4およびトランジスタ 8 6として〇 トランジスタを用いることにより、 端子 V
Figure imgf000012_0001
スタ 8 6を介してトランジスタ 8 5のゲートに、 それぞれ電位を与えた後、 トランジスタ 8 4およ びトランジスタ 8 6をオフ状態とすることにより、 トランジスタ 8 3のゲートおよびトランジスタ 8 5のゲートのそれぞれに、 電位が保持される。 トランジスタ 8 4およびトランジスタ 8 6をオフ 状態とすることにより、 端子 V 3 0 £および端子 V 0八 £乙への信号供給を停止することができ、 消費電力を低減することができる。
[ 0 0 7 0 ]
また図 2八および図 2 3に示すように、 増幅回路 7 1が有するトランジスタはバックゲートを有 してもよい。 トランジスタのバックゲートに電位を与えることにより、 トランジスタの閾値電圧を 制御することができる。
[ 0 0 7 1 ]
トランジスタ 8 2のバックゲー
Figure imgf000012_0002
に電気的に接続される。 トランジスタ 8 1のバッ クゲートは端子 £に電気的に接続される。
[ 0 0 7 2 ]
また図 2 3に示すように回路 3 0 13が有するトランジスタはバックゲートを有してもよい。 トラ ンジスタ 8 5において例えばソースおよびドレインの一方が端子 〇〇に、 他方がトランジスタ 8 5のバックゲートに、 それぞれ電気的に接続される。 トランジスタ 8 3において例えばバックゲー 卜が端子 011丁 2に電気的に接続される。
[ 0 0 7 3 ]
トランジスタ
Figure imgf000012_0003
に電気的に接続される。
[ 0 0 7 4 ]
くトランジスタの極性＞
本発明の一態様の増幅回路が有するトランジスタとして 11チャネル型トランジスタ、 ？チャネル 型トランジスタのいずれを用いてもよく、 図 1八、 図 1 8、 図 2八および図 2 8に示すように、 増 幅回路 7 1が有する主たるトランジスタとして、 11チャネル型トランジスタを用いてもよい。 本発 明の一態様の半導体装置において、 増幅回路が有する主たるトランジスタとして 11チャネル型トラ ンジスタを用い、 かつ、 高い利得および広い出カレンジを有する増幅回路を実現することができる。
[ 0 0 7 5 ] \¥02020/174303 ?€1/162020/051162
＜半導体装置の動作例＞
半導体装置 70の動作の一例を説明する。 半導体装置 70の動作において、 ゲートが端子 £ £丁 に接続されたトランジスタは時刻 1においてオン状態となり、 時刻 2においてオフ状態となる。
[0076]
時刻 1において、 端子 £ £丁からトランジスタ 82のゲートに信号が与えられてトランジスタ 82がオン状態となる。 よって端子 8 I八 1からトランジスタ 82を介してノード N02に信号 が与えられ、 ノード N02の電位は電位 V 2となる。 また、 端子 011丁8から信号が出力され、 ノ ード N01の電位は電位 V 1となる。
[0077]
時刻 2において、 端子 £ £丁からトランジスタ 82のゲートに信号が与えられてトランジスタ 82がオフ状態となる。 トランジスタ 82として〇 トランジスタを用いる場合にはそのオフ電流 が極めて低いため、 ノード N02が浮遊状態となる。
[0078]
ノード N01の電位が一定の場合には、 ノード N02の電位も概略一定に保持される。
[0079]
ノード N01の電位が変動する場合には、 容量素子 6 1との容量結合により、 ノード N02の電 位は、 ノード N01の電位の変動に相当する量だけ変動する。
[0080]
電位 V 2を動作点として増幅回路 71を動作させることができる。 電位 V 2が好適な値となるよ うに、 端子 3 I八 1から好適な信号を与えればよい。 電位 2は例えば、 トランジスタ 8 1の動 作領域が好適となるように調整すればよい。 トランジスタ 8 1を例えば飽和領域において動作させ ればよい。
[008 1]
あるいは電位 V 2は端子 V〇〇に与えられる電位と端子 V に与えられる電位の中間の電位で あることが好ましい。
[008 2]
電位 V 2を好適な値とすることにより、 増幅回路 71の利得をさらに高めることができる。 また、 増幅回路 71の出カレンジをさらに広くすることができる。
[0083]
＜半導体装置の例 2＞
次に、 増幅回路 1 1の一例について説明する。
[0084]
図 3八に示す増幅回路 1 1は、 比較回路としての機能を有する。 増幅回路
Figure imgf000013_0001
よび端子 I NPが電気的に接続される。 端子 I NN4には第 1の入力信号が与えられ、 端子 I NPに は第 2の入力信号が与えられ、 端子 011丁 3からは出力信号が出力される。 増幅回路 1 1に用いる トランジスタにバックゲートを設けてもよいし、 設けなくてもよい。
[0085]
増幅回路 1 1は、 トランジスタ 3 1、 トランジスタ 32、 トランジスタ 34、 トランジスタ 45、 回路 30〇および回路 30 ¢1を有する。 また、 増幅回路 1 1には、 端子 〇〇、 端子 、 端子 31八£ 1、 端子 VSH、 端子 3£丁、 及び端子 0 £が電気的に接続される。 回路 30〇、 及 \¥02020/174303 ?€1/162020/051162 び回路 30 ¢1は電流源としての機能を有する。
[008 6]
トランジスタ 31のゲートは端子 I NN4に電気的に接続され、 トランジスタ 32のゲートは端子 I NPに電気的に接続される。 トランジスタ 34のソースおよびドレインの一方は端子 £と電 気的に接続され、 他方はノード N05に電気的に接続される。 ノード N05は、 トランジスタ 31 のソースおよびドレインの一方と、 トランジスタ 32のソースおよびドレインの一方とに電気的に 接続される。 トランジスタ 31のソースおよびドレインの他方はノード N03に電気的に接続され、 トランジスタ 32のソースおよびドレインの他方は端子 011丁 8に電気的に接続される。
[0087]
ノード N03に端子を接続し、 該端子を出力端子として機能させてもよい。
[0088]
トランジスタ 45のソースおよびドレインの一方はトランジスタ 34のゲートに、 他方は端子 8 それぞれ電気的に接続される。
[0089]
端子 011丁はノード N03に電気的に接続される。 本発明の一態様の半導体装置においては、 端 子 011丁は例えば、 浮遊状態とすればよい。 あるいは図 33に示すように、 複数段の増幅回路 1 1 が接続される場合には次段の増幅回路 1 1に接続されてもよい。
[0090]
図 33には、 複数段の増幅回路 1 1が接続される例を示す。 図 33には 2段の増幅回路 1 1が接 続される例を示すが、 増幅回路 1 1は例えば 5段以上、 20段以下、 あるいは例えば 7段以上 14 段以下接続されてもよい。 増幅回路 1 1の出力端子として機能する端子 011丁3および端子 011丁 が次段の増幅回路 1 1の入力端子に電気的に接続される。 例えば次段の増幅回路 1 1の入力端子と して、 端子 I NPおよび端子 I NN4に電気的に接続される。 例えば端子 011丁3を端子 I NPおよ び端子 I NN4の一方に、 端子 011丁を他方に、 それぞれ接続すればよい。
[0091]
図 4において、 図 3八に示す増幅回路 1 1と共通する接続は、 その説明を省く。
[0092]
図 4において、 回路 30 および回路 30 ¢1には、 図 1 (3に示す回路 303、 および図 28に示 す回路 3013の構成の全てあるいはその一部を適用することができる。 回路 30〇は端子 〇〇と トランジスタ 31との間に配置される。 回路 30 ¢1は端子 〇〇と トランジスタ 32との間に配置 される。
[0093]
図 4に示す増幅回路 1 1は容量素子 41および容量素子 42を有する。 容量素子 41の一方の電 極、 および容量素子 42の一方の電極は、 トランジスタ 34のゲートに電気的に接続される。 容量 素子 41の他方の電極はノード N03に、 容量素子 42の他方の電極は端子 011丁 8に、 それぞれ 電気的に接続される。 ノード N04はトランジスタ 34のゲートに電気的に接続される。 端子 Hにトランジスタ 45がオフ状態となる電位、 例えば低電位信号を与えることによりノード N04 は浮遊状態となる。 容量素子 41および容量素子 42はノード N04に電気的に接続されており、 トランジスタ 31と トランジスタ 32の特 1生のばらつきによるノード N04の変動を抑制し、 増幅 回路 1 1の動作点を安定させる効果を備えている。 \¥02020/174303 ?€1/162020/051162
[0094]
トランジスタ 45として〇 £ トランジスタを用いることにより、 トランジスタ 34のゲートに電 位を与えた後、 トランジスタ 45をオフ状態とし、 該電位が保持される。 端子 VSHへの信号供給 を停止することができ、 消費電力を低減することができる。
[0095]
また図 4に示すように、 増幅回路 1 1が有するトランジスタはバックゲートを有してもよい。 卜 ランジスタ 34において例えばバックゲートは端子 £に電気的に接続される。 また、 トランジ スタ 45、 トランジスタ 46およびトランジスタ 47において例えばバックゲートは端子 ：80に 電気的に接続される。
[0096]
トランジスタ 31およびトランジスタ 32のバックゲートに例えばトランジスタのソースに比べ て高い電位を与えることにより、 トランジスタ 31およびトランジスタ 32の閾値をマイナスシフ 卜することができる。 トランジスタの閾値をマイナスシフトさせることにより、 より低いレベルの 入力信号の検知が可能となる。
[0097]
ノード N05はトランジスタ 34を介して端子 £に電気的に接続される。 トランジスタ 34 のソースおよびドレインの一方は端子 £に電気的に接続され、 他方はノード N05に電気的に 接続される。
[0098]
トランジスタ 31のバックゲートにはトランジスタ 46および容量素子 48が接続され、 端子 N4 V 3からの信号がトランジスタ 46を介して与えられる。 トランジスタ 46およびトランジスタ 4 7のゲートにはそれぞれ端子
Figure imgf000015_0001
丁が電気的に接続される。 トランジスタ 46のソースおよびドレ インの一方は端子 3に電気的に接続され、 他方はトランジスタ 3 1のバックゲートと、 容量素 子 48の一方の電極とに電気的に接続される。 容量素子 48の他方の電極はノード N05に電気的 に接続される。
[0099]
トランジスタ 32のバックゲートにはトランジスタ 47および容量素子 49が接続され、 端子 ：8からの信号がトランジスタ 47を介して与えられる。 トランジスタ 47のソースおよびドレイ ンの一方は端子 3に電気的に接続され、 他方はトランジスタ 32のバックゲートと、 容量素子 49の一方の電極とに電気的に接続される。 容量素子 49の他方の電極はノード N05に電気的に 接続される。
[0100]
トランジスタ 31およびトランジスタ 32のバックゲートに電位が与えられた後、 トランジスタ 46およびトランジスタ 47をオフ状態とすることにより、 トランジスタ 3 1のバックゲートの電 位は容量素子 48により保持され、 トランジスタ 32のバックゲートの電位は容量素子 49により 保持される。
[0101]
図 5には、 増幅回路 1 1の一例を示す。 図 5に示す増幅回路 1 1は、 回路 30。と トランジスタ 31の間にトランジスタ 36を、 回路 30 ¢1と トランジスタ 32の間にトランジスタ 37を有する 点が、 図 4に示す増幅回路 1 1と異なる。 [0102]
図 5に示す増幅回路 1 1において、 トランジスタ 31のソースおよびドレインの一方はノード N D5に、 他方はトランジスタ 36のソースおよびドレインの一方に、 それぞれ電気的に接続される。 トランジスタ 36のソースおよびドレインの他方は回路 30 cに電気的に接続される。 トランジス 夕 32のソースおよびドレインの一方はノード ND 5に、 他方はトランジスタ 37のソースおよび ドレインの一方に、 それぞれ電気的に接続される。 トランジスタ 37のソースおよびドレインの他 方は回路 30 dに電気的に接続される。 トランジスタ 36およびトランジスタ 37のゲートには、 端子 VC AS Dから電位が与えられる。
[0103]
トランジスタ 36およびトランジスタ 37はバックゲートを有してもよい。 トランジスタ 36の バックゲートは例えば、 ソースおよびドレインの一方に電気的に接続される。 あるいはトランジス 夕 36のバックゲートは例えば、 所望の電位を与える端子に接続されてもよく、 具体的には例えば 端子 VS S、 端子 VBG等の端子に接続されてもよい。 トランジスタ 37のバックゲートは例えば、 ソースおよびドレインの一方に電気的に接続される。 あるいはトランジスタ 37のバックゲートは 例えば、 所望の電位を与える端子に接続されてもよく、 具体的には例えば端子 VS S、 端子 VBG 等の端子に接続されてもよい。
[0104]
また図 5には増幅回路 1 1が容量素子 41および容量素子 42を有さない構成を例として示すが、 図 5に示す増幅回路 1 1が容量素子 41および容量素子 42を有してもよい。
[0105]
また、 図 5に示す増幅回路 1 1においては、 トランジスタ 34、 45、 46および 47はバック ゲートを有さなレ、例を示しているが、 バックゲートを有してもよい。
[0106]
トランジスタ 36のソースードレイン間およびトランジスタ 31のソースードレイン間には、 端 子 OUTとノード ND 5との間の電圧がそれぞれのトランジスタ抵抗に応じて分配される。 例えば トランジスタ 36においてソースードレイン間の電圧が高くなると トランジスタ 36において流れ る電流を高めようとするが、 トランジスタ 36のゲートーソース間の電圧は低くなるためにトラン ジスタ 31において流れる電流を低くしようとする。 一方のトランジスタが他方のトランジスタを 抑制する方向に動作するため、 両方のトランジスタの動作は安定する。 トランジスタの動作が安定 することにより、 増幅回路 1 1の出力信号が安定する。 また増幅回路 1 1の利得を高められる場合 がある。 同様に、 トランジスタ 36に替えてトランジスタ 37、 トランジスタ 31に替えてトラン ジスタ 32として上記の記載をあてはめると、 トランジスタ 31およびトランジスタ 32の一方の トランジスタが他方のトランジスタを抑制する方向に動作するため、 両方のトランジスタの動作は 安定する、 といえる。
[0107]
トランジスタ 46およびトランジスタ 47は、 端子 VBGから与えられる電位を保持する機能を 有する。 例えば端子 S ETから高電位信号を与えてトランジスタ 46およびトランジスタ 47を才 ン状態とし、 端子 VBGからの電位をトランジスタ 31およびトランジスタ 32に与えた後、 端子 S ETから低電位信号を与えて、 端子 VBGからの電位を保持することができる。 OS トランジス 夕はオフ電流が極めて低い。 よって、 トランジスタ 46およびトランジスタ 47として OS トラン ジスタを用いることにより、 端子 VBGから与えられる電位を長時間、 好ましくは 1分以上、 より 好ましくは 1時間以上、 さらに好ましくは 10時間以上保持することができる。
[0108]
<半導体装置の動作例 2 >
増幅回路 1 1を含めた半導体装置 70の動作の一例を説明する。
[0109]
時刻 t lにおいて、 端子 S ETに高電位信号を与え、 それぞれの端子に接続されるトランジスタ をオン状態とする。
[01 10]
先に述べた通り、 端子 B I AS 1からトランジスタ 82を介して、 ノード ND 2に電位 V 2が与 えられる。
[01 1 1]
また端子 VBCS、 端子 VC AS L等にそれぞれ好適な信号を与えることにより、 回路 30 a、 回路 30 b、 回路 30 c、 回路 30 d等を電流源として機能させることができる。
[01 1 2]
また時刻 t lにおいて、 端子 VSHに高電位信号を与え、 トランジスタ 45をオン状態とする。 端子 B I AS 1に好適な信号を与えることにより、 該信号はトランジスタ 45を介してトランジス 夕 34のゲートに与えられ、 トランジスタ 34を電流源として機能させることができる。 トランジ スタ 34は例えば飽和領域にて動作させることが好ましい。
[01 1 3]
端子 I NMおよび端子 I NPには、 概略同じ電位を入力する。 概略同じ電位とは、 電位差が 20 mV以内であることが好ましい。 もしくは、 電位差が 10 mV以内であることが好ましい。 もしく は、 電位差が 5 mV以内であることが好ましい。
[01 14]
次に時刻 t 2において、 端子 S ETおよび端子 VSHに低電位信号を与える。
[01 1 5]
トランジスタ 82がオフ状態となり、 端子 I N 2は浮遊状態となる。 またトランジスタ 84およ びトランジスタ 86がオフ状態となり、 トランジスタ 83のゲート電位およびトランジスタ 85の ゲート電位が浮遊状態となる。
[01 1 6]
次に時刻 t 3において、 比較される 2つの信号を端子 I NMおよび端子 I NPに入力する。 ここ では例えば端子 I NMを基準値として時刻 t 2の電位を引き続き保持し、 端子 I NPの値を変化さ せる。 これにより端子 OUT Bに接続されるノード ND 1の電位は変化する。 例えば端子 I N の 電位が低くなればノード ND 1の電位は高くなり、 端子 I NPの電位が高くなればノード ND 1の 電位は低くなる。 ノード ND 2は浮遊状態であるため、 容量結合によりノード ND 2の電位はノー ド ND 1の電位の変動に相当する量だけ変動する。
[01 1 7]
<半導体装置の例 3 >
図 6 Aには本発明の一態様の半導体装置において、 本発明の一態様の増幅回路を比較回路 （コン パレータともいう） に適用し、 比較回路の一方の入力端子に記憶素子が接続される例を示す。 \¥02020/174303 ?€1/162020/051162
[0 1 1 8]
図 1八、 図 13および図 2八で示した増幅回路 1 1、 容量素子 6 1および増幅回路 7 1が接続さ れた構成を以下、 増幅回路 80と呼ぶ。
[0 1 1 9]
増幅回路 80は、 入力端子として機能する端子 I NPおよび端子 I NMの 2つの端子と、 出力端 子として機能する端子 011丁 2と、 を有する比較回路として機能する。 端子 I NPと端子 I NMの それぞれに入力される信号の比較結果に応じて、 端子 011丁 2から信号が出力される。 端子 I NP および端子 I NN4の一方は非反転入力端子、 他方は反転入力端子として機能することが好ましい。
[0120]
増幅回路 80を比較回路として用いる一例を説明する。 非反転入力端子および反転入力端子の一 方には基準信号が与えられ、 他方には該基準信号と比較される信号が与えられる。 図 6八において は、 端子 I NN4に基 _信号が与えられる例を示す。
[0121]
ここで、 基準信号は記憶素子に保持されることが好ましい。 基準信号を記憶素子に保持すること により、 信号供給回路から基準信号を与えた後、 該信号供給回路との接続を切断することができる。 これにより例えば、 該信号供給回路の全体、 あるいは一部において、 電源を遮断することができる。
[0122]
記憶素子として、 図 6八に示す記憶素子 1 1 4の構成を用いることができる。 図 6八に示す記憶 素子 1 1 4は、 容量素子 1 6 1およびトランジスタ 1 6 2を有する。 トランジスタ 1 6 2のソース およびドレインの一方は端子 I NN4に電気的に接続され、 他方 （図 6においては端子 丁） には基 準信号が与えられる。 容量素子 1 6 1の一方の電極は端子 I NN4に電気的に接続され、 他方には例 えば第 2の基準信号が与えられる。 ここで第 2の基準信号として、 接地電位、 低電位信号、 高電位 信号、 二次電池の正極または負極の電位、 二次電池の正極と負極の電位間を抵抗分割した値、 等を 用いてもよい。
[0 1 23]
トランジスタ 1 6 2として、 〇 トランジスタを用いることが好ましい。 なお図 6八において卜 ランジスタ 1 62はバックゲートを有するが、 有さない構成としてもよい。
[0 1 24]
記憶素子 1 1 4への基準信号の保持を行うための動作例を示す。 まずトランジスタ 1 6 2をオン 状態とし、 端子 丁へ信号を与え、 トランジスタ 1 6 2を介して端子 I NN4に該信号に対応する電 位を与える。 その後、 トランジスタ 1 6 2をオフ状態とする。 トランジスタ 1 6 2として〇 トラ ンジスタを用いることにより、 トランジスタ 1 6 2のオフ電流を極めて低くすることができる。 よ って端子 。
[0 1 2
Figure imgf000018_0001
図 63には、 本発明の一態様の半導体装置を蓄電システムに適用する一例を示す。 蓄電システム 1 00は半導体装置 70および二次電池 1 2 1を有する。 増幅回路 8 0の端子 I X には二次電池 1 2 1の正極が電気的に接続される。 端子 I NN4には例えば、 正極として好ましい範囲の電圧領域 の上限、 あるいは下限が保持される。 二次電池 1 2 1 として二次電池、 キャパシタ、 等の蓄電デバ イスを用いることができる。 例えば二次電池 1 2 1 としてリチウムイオンニ次電池を用いることが できる。 またリチウムイオンニ次電池に限定されず、 二次電池の正極材料として例えば、 元素八、 \¥0 2020/174303 卩（：17132020 /051162 元素 X、 及び酸素を有する材料を用いることができる。 元素八は第 1族の元素および第 2族の元素 から選ばれる一以上である。 第 1族の元素として例えば、 リチウム、 ナトリウム、 カリウム等のア ルカリ金属を用いることができる。 また、 第 2族の元素として例えば、 カルシウム、 ベリリウム、 マグネシウム等を用いることができる。 元素 Xとして例えば金属元素、 シリコン及びリンから選ば れる一以上を用いることができる。 また、 元素 はコバルト、 ニッケル、 マンガン、 鉄、 及びバナ ジウムから選ばれる一以上である。 代表的には、 リチウムコバルト複合酸化物乙 1 0〇 0 2や、 リ ン酸鉄リチウム乙 1 F 6 〇4が挙げられる。
[ 0 1 2 6 ]
端子 I NN4に電圧領域の上限が保持される場合には、 端子 I N Pの電位が端子 I NN4の電位を上 回ると、 端子 011丁 2からの信号が反転する。 信号の反転とは例えば高電位信号が低電位信号に、 低電位信号が高電位信号に変化することを指す。 信号の反転に伴い、 端子 0 11丁 2からの出力が与 えられる回路において、 与えられた信号に応じて二次電池 1 2 1の制御が行われる。
[ 0 1 2 7 ]
< 0 £トランジスタ ñ
〇£ トランジスタは、 チャネル形成領域に酸化物半導体を有する。 酸化物半導体として、 少なく ともインジウムまたは亜鉛を含む金属酸化物を用いることが好ましい。 特に、 インジウムおよび亜 鉛を含む金属酸化物を用いる事が好ましい。 またそれらに加えて、 ガリウム、 イットリウム、 錫な どが含まれていることが好ましい。 また、 ホウ素、 チタン、 鉄、 ニッケル、 ゲルマニウム、 ジルコ ニウム、 モリブデン、 ランタン、 セリウム、 ネオジム、 ハフニウム、 タンタル、 タングステン、 マ ダネシウムなどから選ばれた一種、 または複数種が含まれていてもよい。
[ 0 1 2 8 ]
ここでは、 金属酸化物が、 インジウム、
Figure imgf000019_0001
よび亜鉛を有する I 11— N4— å 11酸化物である 場合を考える。 なお、 元素 N4は、 アルミニウム、 ガリウム、 イットリウム、 または錫とする。 その ほかの元素 IV!に適用可能な元素としては、 ホウ素、 チタン、 鉄、 ニッケル、 ゲルマニウム、 ジルコ ニウム、 モリブデン、 ランタン、 セリウム、 ネオジム、 ハフニウム、 タンタル、 タングステン、 マ ダネシウムなどがある。 ただし、 元素 として、 前述の元素を複数組み合わせても構わない場合が ある。
[ 0 1 2 9 ]
以上、 本実施の形態で示す構成、 方法は、 他の実施の形態で示す構成、 方法と適宜組み合わせて 用いることができる。
[ 0 1 3 0 ]
（実施の形態 2）
本実施の形態では、 上記実施の形態で説明した半導体装置に用いることができる、 〇 トランジ スタの構成例について説明する。 なお、 〇 トランジスタは薄膜トランジスタであり、 積層して設 けることができるため、 本実施の形態では、 単結晶シリコン基板に形成された £ 1 トランジスタの 上方に、 〇 トランジスタを設けた半導体装置の構成例について説明する。
[ 0 1 3 1 ]
<半導体装置の構成例 1 >
図 7に示す半導体装置は、 トランジスタ 3 0 0と、 トランジスタ 5 0 0、 および容量素子 6 0 0 を有している。 図 8八はトランジスタ 5 0 0のチャネル長方向の断面図であり、 図 8 8はトランジ スタ 500のチャネル幅方向の断面図であり、 図 8 Cはトランジスタ 300のチャネル幅方向の断 面図である。
[0132]
トランジスタ 500は、 チャネル形成領域に金属酸化物を有するトランジスタ （OS トランジス 夕） である。 トランジスタ 500は、 オフ電流が非常に小さい特徴を有する。
[0133]
本実施の形態で説明する半導体装置は、 図 7に示すように、 トランジスタ 300、 トランジスタ 500、 および容量素子 600を有する。 トランジスタ 500はトランジスタ 300の上方に設け られ、 容量素子 600は、 トランジスタ 300およびトランジスタ 500の上方に設けられている, [0134]
トランジスタ 300は、 基板 31 1上に設けられ、 導電体 31 6、 絶縁体 31 5、 基板 31 1の 一部からなる半導体領域 3 1 3、 およびソース領域またはドレイン領域として機能する低抵抗領域 314 a、 および低抵抗領域 314 bを有する。
[0135]
トランジスタ 300は、 図 8 Cに示すように、 半導体領域 31 3の上面およびチャネル幅方向の 側面が絶縁体 31 5を介して導電体 31 6に覆われている。 このように、 トランジスタ 300を F i n型とすることにより、 実効上のチャネル幅が増大することにより トランジスタ 300のオン特 性を向上させることができる。 また、 ゲート電極の電界の寄与を高くすることができるため、 トラ ンジスタ 300のオフ特性を向上させることができる。
[0136]
なお、 トランジスタ 300は、 pチャネル型、 あるいは nチャネル型のいずれでもよい。
[0137]
半導体領域 31 3のチャネルが形成される領域、 その近傍の領域、 ソース領域、 またはドレイン 領域となる低抵抗領域 314 a、 および低抵抗領域 314 bなどにおいて、 シリコン系半導体など の半導体を含むことが好ましく、 単結晶シリコンを含むことが好ましい。 または、 Ge （ゲルマニ ウム） 、 S i G e （シリコンゲルマニウム） 、 G a A s （ガリウムヒ素） 、 G a A 1 A s （ガリウ ムアルミニウムヒ素） などを有する材料で形成してもよい。 結晶格子に応力を与え、 格子間隔を変 化させることで有効質量を制御したシリコンを用いた構成としてもよい。 または G a A sと G a A 1 A s等を用いることで、 トランジスタ 300を HEMT （H i g h E l e c t r o n Mo b i l i t y Tr a n s i s t o r） としてもよ V、。
[0138]
低抵抗領域 314 a、 および低抵抗領域 3 14 bは、 半導体領域 3 1 3に適用される半導体材料 に加え、 ヒ素、 リンなどの n型の導電性を付与する元素、 またはホウ素などの p型の導電性を付与 する元素を含む。
[0139]
ゲート電極として機能する導電体 31 6は、 ヒ素、 リンなどの n型の導電性を付与する元素、 も しくはホウ素などの p型の導電性を付与する元素を含むシリコンなどの半導体材料、 金属材料、 合 金材料、 または金属酸化物材料などの導電性材料を用いることができる。
[0140]
なお、 導電体の材料により、 仕事関数が定まるため、 導電体の材料を変更することで、 トランジ \¥02020/174303 卩（：17132020 /051162 スタの V 1; 11を調整することができる。 具体的には、 導電体に窒化チタンや窒化タンタルなどの材 料を用いることが好ましい。 さらに導電性と埋め込み性を両立するために導電体にタングステンや アルミニウムなどの金属材料を積層として用いることが好ましく、 特にタングステンを用いること が耐熱†生の点で好ましい。
[0 14 1]
なお、 図 7に示すトランジスタ 300は一例であり、 その構造に限定されず、 回路構成や駆動方 法に応じて適切なトランジスタを用いればよい。
[0 142]
トランジスタ 300を覆って、 絶縁体 320、 絶縁体 32 2、 絶縁体 324、 および絶縁体 32 6が順に積層して設けられている。
[0 143]
絶縁体 3 20、 絶縁体 3 22、 絶縁体 324、 および絶縁体 326として、 例えば、 酸化シリコ ン、 酸化窒化シリコン、 窒化酸化シリコン、 窒化シリコン、 酸化アルミニウム、 酸化窒化アルミニ ウム、 窒化酸化アルミニウム、 窒化アルミニウムなどを用いればよい。
[0 144]
絶縁体 3 22は、 その下方に設けられる トランジスタ 300などによって生じる段差を平坦化す る平坦化膜としての機能を有していてもよい。 例えば、 絶縁体 322の上面は、 平坦性を高めるた めに化学機械研磨 （0 ?） 法等を用いた平坦化処理により平坦化されていてもよい。
[0 145]
また、 絶縁体 324には、 基板 3 1 1、 またはトランジスタ 300などから、 トランジスタ 50 0が設けられる領域に、 水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ま しい。
[0 146]
水素に対するバリア性を有する膜の一例として、 例えば、 〇 〇法で形成した窒化シリコンを用 いることができる。 ここで、 トランジスタ 500等の酸化物半導体を有する半導体素子に、 水素が 拡散することで、 当該半導体素子の特性が低下する場合がある。 したがって、 トランジスタ 500 と、 トランジスタ 300との間に、 水素の拡散を抑制する膜を用いることが好ましい。 水素の拡散 を抑制する膜とは、 具体的には、 水素の脱離量が少ない膜とする。
[0 147]
水素の脱離量は、 例えば、 昇温脱離ガス分析 （丁〇 分析） 法などを用いて分析することができ る。 例えば、 絶縁体 324の水素の脱離量は、 丁〇 分析において、 膜の表面温度が 50°〇から 5 00°〇の範囲において、 水素原子に換算した脱離量が、 絶縁体 324の面積当たりに換算して、 1 0 X 1 0153 1: 01X18 / 以下、 好ましくは 5 1 0153 1: 01X18 / 以下であればよい。
[0 148]
なお、 絶縁体 32 6は、 絶縁体 3 24よりも誘電率が低いことが好ましい。 例えば、 絶縁体 32 6の比誘電率は 4未満が好ましく、 3未満がより好ましい。 また例えば、 絶縁体 3 26の比誘電率 は、 絶縁体 324の比誘電率の〇. 7倍以下が好ましく、 〇. 6倍以下がより好ましい。 比誘電率 が低い材料を層間膜とすることで、 配線間に生じる寄生容量を低減することができる。
[0 149]
また、 絶縁体 320、 絶縁体 32 2、 絶縁体 324、 および絶縁体 326には容量素子 600、 \¥0 2020/174303 卩（：17132020 /051162 またはトランジスタ 5 0 0と接続する導電体 3 2 8、 および導電体 3 3 0等が埋め込まれている。 なお、 導電体 3 2 8、 および導電体 3 3 0は、 プラグまたは配線としての機能を有する。 また、 プ ラグまたは配線としての機能を有する導電体は、 複数の構造をまとめて同一の符号を付与する場合 がある。 また、 本明細書等において、 配線と、 配線と接続するプラグとが一体物であってもよい。 すなわち、 導電体の一部が配線として機能する場合、 および導電体の一部がプラグとして機能する 場合もぁる。
[ 0 1 5 0 ]
各プラグ、 および配線 （導電体 3 2 8、 および導電体 3 3 0等） の材料としては、 金属材料、 合 金材料、 金属窒化物材料、 または金属酸化物材料などの導電性材料を、 単層または積層して用いる ことができる。 耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いるこ とが好ましく、 タングステンを用いることが好ましい。 または、 アルミニウムや銅などの低抵抗導 電性材料で形成することが好ましい。 低抵抗導電性材料を用いることで配線抵抗を低くすることが できる。
[ 0 1 5 1 ]
絶縁体 3 2 6、 および導電体 3 3 0上に、 配線層を設けてもよい。 例えば、 図 7において、 絶縁 体 3 5 0、 絶縁体 3 5 2、 および絶縁体 3 5 4が順に積層して設けられている。 また、 絶縁体 3 5 0、 絶縁体 3 5 2、 および絶縁体 3 5 4には、 導電体 3 5 6が形成されている。 導電体 3 5 6は、 トランジスタ 3 0 0と接続するプラグ、 または配線としての機能を有する。 なお導電体 3 5 6は、 導電体 3 2 8、 および導電体 3 3 0と同様の材料を用いて設けることができる。
[ 0 1 5 2 ]
なお、 例えば、 絶縁体 3 5 0は、 絶縁体 3 2 4と同様に、 水素に対するバリア性を有する絶縁体 を用いることが好ましい。 また、 導電体 3 5 6は、 水素に対するバリア性を有する導電体を含むこ とが好ましい。 特に、 水素に対するバリア性を有する絶縁体 3 5 0が有する開口部に、 水素に対す るバリア性を有する導電体が形成される。 当該構成により、 トランジスタ 3 0 0と トランジスタ 5 0 0とは、 バリア層により分離することができ、 トランジスタ 3 0 0からトランジスタ 5 0 0への 水素の拡散を抑制することができる。
[ 0 1 5 3 ]
なお、 水素に対するバリア性を有する導電体としては、 例えば、 窒化タンタル等を用いるとよい。 また、 窒化タンタルと導電性が高いタングステンを積層することで、 配線としての導電性を保持し たまま、 トランジスタ 3 0 0からの水素の拡散を抑制することができる。 この場合、 水素に対する バリア性を有する窒化タンタル層が、 水素に対するバリア性を有する絶縁体 3 5 0と接する構造で あることが好ましい。
[ 0 1 5 4 ]
絶縁体 3 5 4、 および導電体 3 5 6上に、 配線層を設けてもよい。 例えば、 図 7において、 絶縁 体 3 6 0、 絶縁体 3 6 2、 および絶縁体 3 6 4が順に積層して設けられている。 また、 絶縁体 3 6 0、 絶縁体 3 6 2、 および絶縁体 3 6 4には、 導電体 3 6 6が形成されている。 導電体 3 6 6は、 プラグまたは配線としての機能を有する。 なお導電体 3 6 6は、 導電体 3 2 8、 および導電体 3 3 0と同様の材料を用いて設けることができる。
[ 0 1 5 5 ]
なお、 例えば、 絶縁体 3 6 0は、 絶縁体 3 2 4と同様に、 水素に対するバリア性を有する絶縁体 \¥0 2020/174303 卩（：17132020 /051162 を用いることが好ましい。 また、 導電体 3 6 6は、 水素に対するバリア性を有する導電体を含むこ とが好ましい。 特に、 水素に対するバリア性を有する絶縁体 3 6 0が有する開口部に、 水素に対す るバリア性を有する導電体が形成される。 当該構成により、 トランジスタ 3 0 0と トランジスタ 5 0 0とは、 バリア層により分離することができ、 トランジスタ 3 0 0からトランジスタ 5 0 0への 水素の拡散を抑制することができる。
[ 0 1 5 6 ]
絶縁体 3 6 4、 および導電体 3 6 6上に、 配線層を設けてもよい。 例えば、 図 7において、 絶縁 体 3 7 0、 絶縁体 3 7 2、 および絶縁体 3 7 4が順に積層して設けられている。 また、 絶縁体 3 7 0、 絶縁体 3 7 2、 および絶縁体 3 7 4には、 導電体 3 7 6が形成されている。 導電体 3 7 6は、 プラグまたは配線としての機能を有する。 なお導電体 3 7 6は、 導電体 3 2 8、 および導電体 3 3 0と同様の材料を用いて設けることができる。
[ 0 1 5 7 ]
なお、 例えば、 絶縁体 3 7 0は、 絶縁体 3 2 4と同様に、 水素に対するバリア性を有する絶縁体 を用いることが好ましい。 また、 導電体 3 7 6は、 水素に対するバリア性を有する導電体を含むこ とが好ましい。 特に、 水素に対するバリア性を有する絶縁体 3 7 0が有する開口部に、 水素に対す るバリア性を有する導電体が形成される。 当該構成により、 トランジスタ 3 0 0と トランジスタ 5 0 0とは、 バリア層により分離することができ、 トランジスタ 3 0 0からトランジスタ 5 0 0への 水素の拡散を抑制することができる。
[ 0 1 5 8 ]
絶縁体 3 7 4、 および導電体 3 7 6上に、 配線層を設けてもよい。 例えば、 図 7において、 絶縁 体 3 8 0、 絶縁体 3 8 2、 および絶縁体 3 8 4が順に積層して設けられている。 また、 絶縁体 3 8 0、 絶縁体 3 8 2、 および絶縁体 3 8 4には、 導電体 3 8 6が形成されている。 導電体 3 8 6は、 プラグまたは配線としての機能を有する。 なお導電体 3 8 6は、 導電体 3 2 8、 および導電体 3 3 0と同様の材料を用いて設けることができる。
[ 0 1 5 9 ]
なお、 例えば、 絶縁体 3 8 0は、 絶縁体 3 2 4と同様に、 水素に対するバリア性を有する絶縁体 を用いることが好ましい。 また、 導電体 3 8 6は、 水素に対するバリア性を有する導電体を含むこ とが好ましい。 特に、 水素に対するバリア性を有する絶縁体 3 8 0が有する開口部に、 水素に対す るバリア性を有する導電体が形成される。 当該構成により、 トランジスタ 3 0 0と トランジスタ 5 0 0とは、 バリア層により分離することができ、 トランジスタ 3 0 0からトランジスタ 5 0 0への 水素の拡散を抑制することができる。
[ 0 1 6 0 ]
上記において、 導電体 3 5 6を含む配線層、 導電体 3 6 6を含む配線層、 導電体 3 7 6を含む配 線層、 および導電体 3 8 6を含む配線層、 について説明したが、 本実施の形態に係る半導体装置は これに限られるものではない。 導電体 3 5 6を含む配線層と同様の配線層を 3層以下にしてもよい し、 導電体 3 5 6を含む配線層と同様の配線層を 5層以上にしてもよい。
[ 0 1 6 1 ]
絶縁体 3 8 4上には絶縁体 5 1 0、 絶縁体 5 1 2、 絶縁体 5 1 4、 および絶縁体 5 1 6が、 順に 積層して設けられている。 絶縁体 5 1 0、 絶縁体 5 1 2、 絶縁体 5 1 4、 および絶縁体 5 1 6のい ずれかは、 酸素や水素に対してバリア性のある物質を用いることが好ましい。 \¥0 2020/174303 卩（：17132020 /051162
[ 0 1 6 2 ]
例えば、 絶縁体 5 1 0、 および絶縁体 5 1 4には、 例えば、 基板 3 1 1、 またはトランジスタ 3 0 0を設ける領域などから、 トランジスタ 5 0 0を設ける領域に、 水素や不純物が拡散しないよう なバリア性を有する膜を用いることが好ましい。 したがって、 絶縁体 3 2 4と同様の材料を用いる ことができる。
[ 0 1 6 3 ]
水素に対するバリア性を有する膜の一例として、 〇 〇法で形成した窒化シリコンを用いること ができる。 ここで、 トランジスタ 5 0 0等の酸化物半導体を有する半導体素子に、 水素が拡散する ことで、 当該半導体素子の特性が低下する場合がある。 したがって、 トランジスタ 5 0 0と、 トラ ンジスタ 3 0 0との間に、 水素の拡散を抑制する膜を用いることが好ましい。 水素の拡散を抑制す る膜とは、 具体的には、 水素の脱離量が少ない膜とする。
[ 0 1 6 4 ]
また、 水素に対するバリア性を有する膜として、 例えば、 絶縁体 5 1 0、 および絶縁体 5 1 4に は、 酸化アルミニウム、 酸化ハフニウム、 酸化タンタルなどの金属酸化物を用いることが好ましい。
[ 0 1 6 5 ]
特に、 酸化アルミニウムは、 酸素、 およびトランジスタの電気特性の変動要因となる水素、 水分 などの不純物、 の両方に対して膜を透過させない遮断効果が高い。 したがって、 酸化アルミニウム は、 トランジスタの作製工程中および作製後において、 水素、 水分などの不純物のトランジスタ 5 0 0への混入を防止することができる。 また、 トランジスタ 5 0 0を構成する酸化物からの酸素の 放出を抑制することができる。 そのため、 トランジスタ 5 0 0に対する保護膜として用いることに 適している。
[ 0 1 6 6 ]
また、 例えば、 絶縁体 5 1 2、 および絶縁体 5 1 6には、 絶縁体 3 2 0と同様の材料を用いるこ とができる。 また、 比較的誘電率が低い材料を層間膜とすることで、 配線間に生じる寄生容量を低 減することができる。 例えば、 絶縁体 5 1 2、 および絶縁体 5 1 6として、 酸化シリコン膜や酸化 窒化シリコン膜などを用いることができる。
[ 0 1 6 7 ]
また、 絶縁体 5 1 0、 絶縁体 5 1 2、 絶縁体 5 1 4、 および絶縁体 5 1 6には、 導電体 5 1 8、 およびトランジスタ 5 0 0を構成する導電体 （導電体 5 0 3） 等が埋め込まれている。 なお、 導電 体 5 1 8は、 容量素子 6 0 0、 またはトランジスタ 3 0 0と接続するプラグ、 または配線としての 機能を有する。 導電体 5 1 8は、 導電体 3 2 8、 および導電体 3 3 0と同様の材料を用いて設ける ことができる。
[ 0 1 6 8 ]
特に、 絶縁体 5 1 0、 および絶縁体 5 1 4と接する領域の導電体 5 1 8は、 酸素、 水素、 および 水に対するバリア性を有する導電体であることが好ましい。 当該構成により、 トランジスタ 3 0 0 と トランジスタ 5 0 0とは、 酸素、 水素、 および水に対するバリア性を有する層で、 分離すること ができ、 トランジスタ 3 0 0からトランジスタ 5 0 0への水素の拡散を抑制することができる。
[ 0 1 6 9 ]
絶縁体 5 1 6の上方には、 トランジスタ 5 0 0が設けられている。
[ 0 1 7 0 ] \¥0 2020/174303 ?€1/162020/051162 図 8八、 図 8 8に示すように、 トランジスタ 5 0 0は、 絶縁体 5 1 4および絶縁体 5 1 6に埋め 込まれるように配置された導電体 5 0 3と、 絶縁体 5 1 6と導電体 5 0 3の上に配置された絶縁体 5 2 0と、 絶縁体 5 2 0の上に配置された絶縁体 5 2 2と、 絶縁体 5 2 2の上に配置された絶縁体 5 2 4と、 絶縁体 5 2 4の上に配置された酸化物 5 3 0 3と、 酸化物 5 3 0 3の上に配置された酸 化物 5 3 0 13と、 酸化物 5 3 0 13上に、 互いに離して配置された導電体 5 4 2 3、 および導電体 5
4 2 13と、 導電体 5 4 2 3および導電体 5 4 2 13上に配置され、 導電体 5 4 2 3と導電体 5 4 2 b の間に重畳して開口が形成された絶縁体 5 8 0と、 開口の中に配置された導電体 5 6 0と、 酸化物
5 3 0 13、 導電体 5 4 2 3、 導電体 5 4 2 13、 および絶縁体 5 8 0と、 導電体 5 6 0と、 の間に配 置された絶縁体 5 5 0と、 酸化物 5 3 0 13、 導電体 5 4 2 3、 導電体 5 4 2 13、 および絶縁体 5 8 0と、 絶縁体 5 5 0と、 の間に配置された酸化物 5 3 0 と、 を有する。
[ 0 1 7 1 ]
また、 図 8八、 図 8 3に示すように、 酸化物 5 3 0 3、 酸化物 5 3 0 13、 導電体 5 4 2 3 およ び導電体 5 4 2 13と、 絶縁体 5 8 0の間に絶縁体 5 4 4が配置されることが好ましい。 また、 図 8 八、 図 8 8に示すように、 導電体 5 6 0は、 絶縁体 5 5 0の内側に設けられた導電体 5 6 0 3 と、 導電体 5 6 0 3の内側に埋め込まれるように設けられた導電体 5 6 0 13と、 を有することが好まし い。 また、 図 8八、 図 8 8に示すように、 絶縁体 5 8 0、 導電体 5 6 0、 および絶縁体 5 5 0の上 に絶縁体 5 7 4が配置されることが好ましい。
[ 0 1 7 2 ]
なお、 以下において、 酸化物 5 3 0 3、 酸化物 5 3 0 13、 および酸化物 5 3 0 をまとめて酸化 物 5 3 0という場合がある。 また、 導電体 5 4 2 3および導電体 5 4 2 13をまとめて導電体 5 4 2 という場合がある。
[ 0 1 7 3 ]
なお、 トランジスタ 5 0 0では、 チャネルが形成される領域と、 その近傍において、 酸化物 5 3 0 3 , 酸化物 5 3 0 13、 および酸化物 5 3 0 〇の 3層を積層する構成について示しているが、 本発 明はこれに限られるものではない。 例えば、 酸化物 5 3 0 13の単層、 酸化物 5 3 0 bと酸化物 5 3 0 3の 2層構造、 酸化物 5 3 0 13と酸化物 5 3 0 の 2層構造、 または 4層以上の積層構造を設け る構成にしてもよい。 また、 トランジスタ 5 0 0では、 導電体 5 6 0を 2層の積層構造として示し ているが、 本発明はこれに限られるものではない。 例えば、 導電体 5 6 0が、 単層構造であっても よいし、 3層以上の積層構造であってもよい。 また、 図 7、 図 8八、 図 8 3に示すトランジスタ 5 0 0は一例であり、 その構造に限定されず、 回路構成や駆動方法に応じて適切なトランジスタを用 いればよい。
[ 0 1 7 4 ]
ここで、 導電体 5 6 0は、 トランジスタのゲート電極として機能し、 導電体 5 4 2 3および導電 体 5 4 2 13は、 それぞれソース電極またはドレイン電極として機能する。 上記のように、 導電体 5
6 0は、 絶縁体 5 8 0の開口、 および導電体 5 4 2 3と導電体 5 4 2 bに挟まれた領域に埋め込ま れるように形成される。 導電体 5 6 0、 導電体 5 4 2 3および導電体 5 4 2 13の配置は、 絶縁体 5 8 0の開口に対して、 自己整合的に選択される。 つまり、 トランジスタ 5 0 0において、 ゲート電 極を、 ソース電極と ドレイン電極の間に、 自己整合的に配置させることができる。 よって、 導電体 5 6 0を位置合わせのマージンを設けることなく形成することができるので、 トランジスタ 5 0 0 の占有面積の縮小を図ることができる。 これにより、 半導体装置の微細化、 高集積化を図ることが できる。
[0 1 75]
さらに、 導電体 5 60が、 導電体 542 aと導電体 542 bの間の領域に自己整合的に形成され るので、 導電体 56 0は、 導電体 542 aまたは導電体 54 2 bと重畳する領域を有さない。 これ により、 導電体 56 0と導電体 54 2 aおよび導電体 542 bとの間に形成される寄生容量を低減 することができる。 よって、 トランジスタ 500のスイッチング速度を向上させ、 高い周波数特性 を有せしめることができる。
[0 1 76]
導電体 5 60は、 第 1のゲート （トップゲート、 ともいう） 電極として機能する場合がある。 ま た、 導電体 503は、 第 2のゲート （ボトムゲート、 ともいう） 電極として機能する場合がある。 その場合、 導電体 503に印加する電位を、 導電体 560に印加する電位と、 連動させず、 独立し て変化させることで、 トランジスタ 500の V t hを制御することができる。 特に、 導電体 503 に負の電位を印加することにより、 トランジスタ 500の V t hを 0 Vより大きく し、 オフ電流を 低減することが可能となる。 したがって、 導電体 503に負の電位を印加したほうが、 印加しない 場合よりも、 導電体 560に印加する電位が 0Vのときのドレイン電流を小さくすることができる, [0 1 77]
導電体 503は、 酸化物 530、 および導電体 5 60と、 重なるように配置する。 これにより、 導電体 56 0、 および導電体 503に電位を印加した場合、 導電体 5 60から生じる電界と、 導電 体 503から生じる電界と、 がつながり、 酸化物 5 30に形成されるチャネル形成領域を覆うこと ができる。 本明細書等において、 第 1のゲート電極、 および第 2のゲート電極の電界によって、 チ ャネル形成領域を電気的に取り囲むトランジスタの構造を、 s u r r o un d e d c h a n n e 1 （S— c h a nn e l） 構造とよぶ。
[0 1 78]
また、 本明細書等において、 S— c h a n n e 1構造は、 ソース電極およびドレイン電極として 機能する導電体 54 2 aおよび導電体 542 bに接する酸化物 530の側面及び周辺が、 チャネル 形成領域と同じく I型であるといった特徴を有する。 また、 導電体 542 aおよび導電体 54 2 b に接する酸化物 530の側面及び周辺は、 絶縁体 544と接しているため、 チャネル形成領域と同 様に I型となり うる。 なお、 本明細書等において、 I型とは後述する、 高純度真性と同様として扱 うことができる。 また、 本明細書等で開示する S— c h a n n e 1構造は、 F i n型構造及びプレ ーナ型構造とは異なる。 S— c h a nn e 1構造を採用することで、 短チャネル効果に対する耐性 を高める、 別言すると短チャネル効果が発生し難いトランジスタとすることができる。
[0 1 79]
また、 導電体 50 3は、 導電体 5 1 8と同様の構成であり、 絶縁体 5 1 4および絶縁体 5 1 6の 開口の内壁に接して導電体 503 aが形成され、 さらに内側に導電体 503 bが形成されている。
[0 1 80]
絶縁体 5 20、 絶縁体 5 22、 絶縁体 524、 および絶縁体 550は、 ゲート絶縁膜としての機 能を有する。
[0 1 8 1]
ここで、 酸化物 5 30と接する絶縁体 524は、 化学量論的組成を満たす酸素よりも多くの酸素 を含む絶縁体を用いることが好ましい。 つまり、 絶縁体 524には、 過剰酸素領域が形成されてい ることが好ましい。 このような過剰酸素を含む絶縁体を酸化物 530に接して設けることにより、 酸化物 530中の酸素欠損を低減し、 トランジスタ 500の信頼性を向上させることができる。
[0182]
過剰酸素領域を有する絶縁体として、 具体的には、 加熱により一部の酸素が脱離する酸化物材料 を用いることが好ましい。 加熱により酸素を脱離する酸化物とは、 TDS （Th e rma l De s o r p t i o n S p e c t r o s c o p y） 分析にて、 酸素原子に換算しての酸素の脱離量が 1. 0 X 1 018 a t oms/cm3以上、 好ましくは 1. 0 X 1019 a t om s/c m 3以上、 さ らに好ましくは 2. 0 X 1019a t oms/cm3以上、 または 3. 〇 X 1 020 a t oms/cm 3以上である酸化物膜である。 なお、 上記 TD S分析時における膜の表面温度としては 1 00°C以 上 700°C以下、 または 100°C以上 400°C以下の範囲が好ましい。
[0183]
また、 絶縁体 524が、 過剰酸素領域を有する場合、 絶縁体 522は、 酸素 （例えば、 酸素原子、 酸素分子など） の拡散を抑制する機能を有する （上記酸素が透過しにくい） ことが好ましい。
[0184]
絶縁体 522が、 酸素や不純物の拡散を抑制する機能を有することで、 酸化物 530が有する酸 素は、 絶縁体 520側へ拡散することがなく、 好ましい。 また、 導電体 503が、 絶縁体 524や、 酸化物 530が有する酸素と反応することを抑制することができる。
[0185]
絶縁体 522は、 例えば、 酸化アルミニウム、 酸化ハフニウム、 酸化タンタル、 酸化ジルコニウ ム、 チタン酸ジルコン酸鉛 （PZT） 、 チタン酸ストロンチウム （S r T i 03） または （B a， S r） T i Os （B ST） などのいわゆる h i g h— k材料を含む絶縁体を単層または積層で用い ることが好ましい。 トランジスタの微細化、 および高集積化が進むと、 ゲート絶縁膜の薄膜化によ り、 リーク電流などの問題が生じる場合がある。 ゲート絶縁膜として機能する絶縁体に h i g h- k材料を用いることで、 物理膜厚を保ちながら、 トランジスタ動作時のゲート電位の低減が可能と なる。
[0186]
特に、 不純物、 および酸素などの拡散を抑制する機能を有する （上記酸素が透過しにくい） 絶縁 性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよ い。 アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、 酸化アルミニ ウム、 酸化ハフニウム、 アルミニウムおよびハフニウムを含む酸化物 （ハフニウムアルミネート） などを用いることが好ましい。 このような材料を用いて絶縁体 522を形成した場合、 絶縁体 52 2は、 酸化物 530からの酸素の放出や、 トランジスタ 500の周辺部から酸化物 530への水素 等の不純物の混入を抑制する層として機能する。
[0187]
または、 これらの絶縁体に、 例えば、 酸化アルミニウム、 酸化ビスマス、 酸化ゲルマニウム、 酸 化ニオブ、 酸化シリコン、 酸化チタン、 酸化タングステン、 酸化イットリウム、 酸化ジルコニウム を添加してもよい。 またはこれらの絶縁体を窒化処理してもよい。 上記の絶縁体に酸化シリコン、 酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
[0188]
また、 絶縁体 520は、 熱的に安定していることが好ましい。 例えば、 酸化シリコンおよび酸化 窒化シリコンは、 熱的に安定であるため、 好適である。 また、 h i g h— k材料の絶縁体を酸化シ リコン、 または酸化窒化シリコンと組み合わせることで、 熱的に安定かつ比誘電率の高い積層構造 の絶縁体 520を得ることができる。
[0189]
なお、 絶縁体 520、 絶縁体 522、 および絶縁体 524が、 2層以上の積層構造を有していて もよい。 その場合、 同じ材料からなる積層構造に限定されず、 異なる材料からなる積層構造でもよ い。
[0190]
トランジスタ 500は、 チャネル形成領域を含む酸化物 530に、 酸化物半導体として機能する 金属酸化物を用いることが好ましい。 例えば、 酸化物 530として、 I n— M— Z n酸化物 (元素 Mは、 アルミニウム、 ガリウム、 イットリウム、 銅、 バナジウム、 ベリリウム、 ホウ素、 チタン、 鉄、 ニッケル、 ゲルマニウム、 ジルコニウム、 モリブデン、 ランタン、 セリウム、 ネオジム、 ハフ ニウム、 タンタル、 タングステン、 またはマグネシウムなどから選ばれた一種、 または複数種) 等 の金属酸化物を用いるとよい。 また、 酸化物 530として、 I n— Ga酸化物、 I n— Zn酸化物 を用いてもよい。
[0191]
また、 トランジスタ 500には、 キャリア濃度の低い金属酸化物を用いることが好ましい。 金属 酸化物のキャリア濃度を低くする場合においては、 金属酸化物中の不純物濃度を低くし、 欠陥 _位 密度を低くすればよい。 本明細書等において、 不純物濃度が低く、 欠陥 _位密度の低いことを高純 度真性または実質的に高純度真性という。 なお、 金属酸化物中の不純物としては、 例えば、 水素、 窒素、 アルカリ金属、 アルカリ土類金属、 鉄、 ニッケル、 シリコン等がある。
[0192]
特に、 金属酸化物に含まれる水素は、 金属原子と結合する酸素と反応して水になるため、 金属酸 化物中に酸素欠損を形成する場合がある。 金属酸化物中のチャネル形成領域に酸素欠損が含まれて いると、 トランジスタはノーマリーオン特性となる場合がある。 さらに、 酸素欠損に水素が入った 欠陥はドナーとして機能し、 キャリアである電子が生成されることがある。 また、 水素の一部が金 属原子と結合する酸素と結合して、 キャリアである電子を生成する場合がある。 従って、 水素が多 く含まれている金属酸化物を用いたトランジスタは、 ノーマリーオン特十生となりやすい。
[0193]
酸素欠損に水素が入った欠陥は、 金属酸化物のドナーとして機能しうる。 しかしながら、 当該欠 陥を定量的に評価することは困難である。 そこで、 金属酸化物においては、 ドナー濃度ではなく、 キャリア濃度で評価される場合がある。 よって、 本明細書等では、 金属酸化物のパラメータとして、 ドナー濃度ではなく、 電界が印加されない状態を想定したキャリア濃度を用いる場合がある。 つま り、 本明細書等に記載の 「キャリア濃度」 は、 「ドナー濃度」 と言い換えることができる場合があ る。
[0194]
よって、 金属酸化物を酸化物 530に用いる場合、 金属酸化物中の水素はできる限り低減されて いることが好ましい。 具体的には、 金属酸化物において、 二次イオン質量分析法 (S I MS : S e c o n d a r y I o n Ma s s S p e c t r ome t r y) により得られる水素濃度を、 1 X 1020 a t om s/c m 3未満、 好ましくは l X 1 019 a t oms / c m 3未満、 より好ましく は 5 X 1018 a t om s / c m 3未満、 さらに好ましくは 1 X 1 018 a t oms / c m 3未満とす る。 水素などの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いる ことで、 安定した電気特 i·生を付与することができる。
[0195]
また、 酸化物 530に金属酸化物を用いる場合、 チャネル形成領域の金属酸化物のキャリア濃度 は、 1 X 1 〇18 cm一3以下であることが好ましく、 1 X 1 017 cm一3未満であることがより好ま しく、 1 X 1016 c m一3未満であることがさらに好ましく、 1 X 1 013 c m一3未満であることが さらに好ましく、 1 X 1012 c m一3未満であることがさらに好ましい。 なお、 チャネル形成領域の 金属酸化物のキャリア濃度の下限値については、 特に限定は無いが、 例えば、 1 X 10— 9 cm- 3と することができる。
[0196]
また、 酸化物 530に金属酸化物を用いる場合、 導電体 542 （導電体 542 a、 および導電体 542 b） と酸化物 530とが接することで、 酸化物 530中の酸素が導電体 542へ拡散し、 導 電体 542が酸化する場合がある。 導電体 542が酸化することで、 導電体 542の導電率が低下 する蓋然性が高い。 なお、 酸化物 530中の酸素が導電体 542へ拡散することを、 導電体 542 が酸化物 530中の酸素を吸収する、 と言い換えることができる。
[0197]
また、 酸化物 530中の酸素が導電体 542 （導電体 542 a、 および導電体 542 b） へ拡散 することで、 導電体 542 aと酸化物 530 bとの間、 および、 導電体 542 bと酸化物 530 b との間に異層が形成される場合がある。 当該異層は、 導電体 542よりも酸素を多く含むため、 当 該異層は絶縁性を有すると推定される。 このとき、 導電体 542と、 当該異層と、 酸化物 53 O b との 3層構造は、 金属一絶縁体一半導体からなる 3層構造とみなすことができ、 MI S （Me t a 1— I n s u l a t o r— S em i c o n d u c t o r） 構造と呼ぶ、 または M I S構造を主とし たダイオード接合構造と呼ぶ場合がある。
[0198]
なお、 上記異層は、 導電体 542と酸化物 530 bとの間に形成されることに限られず、 例えば、 異層が、 導電体 542と酸化物 530 cとの間に形成される場合や、 導電体 542と酸化物 530 bとの間、 および導電体 542と酸化物 530 cとの間に形成される場合がある。
[0199]
また、 酸化物 530においてチャネル形成領域として機能する金属酸化物は、 バンドギャップが 2 e V以上、 好ましくは 2. 5 eV以上のものを用いることが好ましい。 このように、 バンドギャ ップの大きレヽ金属酸化物を用いることで、 トランジスタのオフ電流を低減することができる。
[0200]
酸化物 530は、 酸化物 530 b下に酸化物 530 aを有することで、 酸化物 530 aよりも下 方に形成された構造物から、 酸化物 530 bへの不純物の拡散を抑制することができる。 また、 酸 化物 530 b上に酸化物 530 cを有することで、 酸化物 530 cよりも上方に形成された構造物 から、 酸化物 530 bへの不純物の拡散を抑制することができる。
[0201]
なお、 酸化物 530は、 各金属原子の原子数比が異なる複数の酸化物層の積層構造を有すること が好ましい。 具体的には、 酸化物 530 aに用いる金属酸化物において、 構成元素中の元素 Mの原 \¥0 2020/174303 ?€1/162020/051162 子数比が、 酸化物 5 3 0 bに用いる金属酸化物における、 構成元素中の元素 N4の原子数比より、 大 きいことが好ましい。 また、 酸化物 5 3 0 3に用いる金属酸化物において、 1 11に対する元素 原子数比が、 酸化物 5 3 0 13に用いる金属酸化物における、 I 11に対する元素 N4の原子数比より大 きいことが好ましい。 また、 酸化物 5 3 0 13に用いる金属酸化物において、 元素 に対する 1 11の 原子数比が、 酸化物 5 3 0 3に用いる金属酸化物における、 元素 に対する I 11の原子数比より大 きいことが好ましい。 また、 酸化物 5 3 0 〇は、 酸化物 5 3 0 3または酸化物 5 3 0 13に用いるこ とができる金属酸化物を、 用いることができる。
[ 0 2 0 2 ]
また、 酸化物 5 3 0 3および酸化物 5 3 0 〇の伝導帯下端のエネルギーが、 酸化物 5 3 0 bの伝 導帯下端のエネルギーより高くなることが好ましい。 また、 言い換えると、 酸化物 5 3 0 &および 酸化物 5 3 0 〇の電子親和力が、 酸化物 5 3 0 bの電子親和力より小さいことが好ましい。
[ 0 2 0 3 ]
ここで、 酸化物 5 3 0 3 , 酸化物 5 3 0 13、 および酸化物 5 3 0 〇の接合部において、 伝導帯下 端のエネルギー,位はなだらかに変化する。 換言すると、 酸化物 5 3 0 3、 酸化物 5 3 0 13、 およ び酸化物 5 3 0 ◦の接合部における伝導帯下端のエネルギー準位は、 連続的に変化または連続接合 するともいうことができる。 このようにするためには、 酸化物 5 3 0 3と酸化物 5 3 0 bとの界面、 および酸化物 5 3 0 bと酸化物 5 3 0 〇との界面において形成される混合層の欠陥 _位密度を低く するとよい。
[ 0 2 0 4 ]
具体的には、 酸化物 5 3 0 3と酸化物 5 3 0 13、 酸化物 5 3 0 bと酸化物 5 3 0 〇が、 酸素以外 に共通の元素を有する （主成分とする） ことで、 欠陥 _位密度が低い混合層を形成することができ る。 例えば、 酸化物
Figure imgf000030_0001
酸化物 5 3 0 3および酸化物 5 3 0 。として、 1 11— 0
Figure imgf000030_0002
酸化物、 0
Figure imgf000030_0003
酸化物、 酸化ガリウムなどを用いるとよい。
[ 0 2 0 5 ]
このとき、 キヤリアの主たる経路は酸化物 5 3 0 bとなる。 酸化物 5 3 0 3、 酸化物 5 3 0 。を 上述の構成とすることで、 酸化物 5 3 0 3と酸化物 5 3 0 13との界面、 および酸化物 5 3 0 13と酸 化物 5 3 0 〇との界面における欠陥 _位密度を低くすることができる。 そのため、 界面散乱による キヤリア伝導への影響が小さくなり、 トランジスタ 5 0 0は高いオン電流を得られる。
[ 0 2 0 6 ]
酸化物 5 3 0 13上には、 ソース電極、 およびドレイン電極として機能する導電体 5 4 2 （導電体 5 4 2 3、 および導電体 5 4 2 13） が設けられる。 導電体 5 4 2としては、 アルミニウム、 クロム、 銅、 銀、 金、 白金、 タンタル、 ニッケル、 チタン、 モリブデン、 タングステン、 ハフニウム、 バナ ジウム、 ニオブ、 マンガン、 マグネシウム、 ジルコニウム、 ベリ リウム、 インジウム、 ルテニウム、 イリジウム、 ストロンチウム、 ランタンから選ばれた金属元素、 または上述した金属元素を成分と する合金か、 上述した金属元素を組み合わせた合金等を用いることが好ましい。 例えば、 窒化タン タル、 窒化チタン、 タングステン、 チタンとアルミニウムを含む窒化物、 タンタルとアルミニウム を含む窒化物、 酸化ルテニウム、 窒化ルテニウム、 ストロンチウムとルテニウムを含む酸化物、 ラ ンタンとニッケルを含む酸化物などを用いることが好ましい。 また、 窒化タンタル、 窒化チタン、 チタンとアルミニウムを含む窒化物、 タンタルとアルミニウムを含む窒化物、 酸化ルテニウム、 窒 化ルテニウム、 ストロンチウムとルテニウムを含む酸化物、 ランタンとニッケルを含む酸化物は、 \¥02020/174303 卩（：17132020 /051162 酸化しにくい導電性材料、 または、 酸素を吸収しても導電性を維持する材料であるため、 好ましい。
[0207]
また、 図 8八に示すように、 酸化物 530の、 導電体 54 2との界面とその近傍には、 低抵抗領 域として、 領域 54 3 （領域 543 3、 および領域 54313） が形成される場合がある。 このとき、 領域 543 3はソース領域またはドレイン領域の一方として機能し、 領域 543 bはソース領域ま たはドレイン領域の他方として機能する。 また、 領域 543 3と領域 543 bに挟まれる領域にチ ャネル形成領域が形成される。
[0208]
酸化物 5 30と接するように上記導電体 542を設けることで、 領域 54 3の酸素濃度が低減す る場合がある。 また、 領域 543に導電体 542に含まれる金属と、 酸化物 530の成分とを含む 金属化合物層が形成される場合がある。 このような場合、 領域 543のキャリア濃度が増加し、 領 域 543は、 低抵抗領域となる。
[0209]
絶縁体 544は、 導電体 542を覆うように設けられ、 導電体 54 2の酸化を抑制する。 このと き、 絶縁体 544は、 酸化物 530の側面を覆い、 絶縁体 5 24と接するように設けられてもよい。
[0210]
絶縁体 544として、 ハフニウム、 アルミニウム、 ガリウム、 イッ トリウム、 ジルコニウム、 夕 ングステン、 チタン、 タンタル、 ニッケル、 ゲルマニウム、 または、 マグネシウムなどから選ばれ た一種、 または二種以上が含まれた金属酸化物を用いることができる。
[021 1]
特に、 絶縁体 544として、 アルミニウム、 またはハフニウムの一方または双方の酸化物を含む 絶縁体である、 酸化アルミニウム、 酸化ハフニウム、 アルミニウムおよびハフニウムを含む酸化物
（ハフニウムアルミネート） などを用いることが好ましい。 特に、 ハフニウムアルミネートは、 酸 化ハフニウム膜よりも、 耐熱性が高い。 そのため、 後の工程での熱処理において、 結晶化しにくい ため好ましい。 なお、 導電体 542が耐酸化性を有する材料、 または、 酸素を吸収しても著しく導 電性が低下しない場合、 絶縁体 544は、 必須の構成ではない。 求める トランジスタ特性により、 適宜設計すればよい。
[0212]
絶縁体 5 50は、 ゲート絶縁膜として機能する。 絶縁体 5 50は、 酸化物 530 〇の内側 （上面 および側面） に接して配置することが好ましい。 絶縁体 550は、 加熱により酸素が放出される絶 縁体を用いて形成することが好ましい。 例えば、 丁〇 分析にて、 酸素原子に換算しての酸素の脱 離量が 1. 0 1 0183 1； 〇1118/。 1113以上、 好ましくは 1. 0 1 0193 1； 〇1118/。 1113以 上、 さらに好ましくは 2. 0 1 0193 1; 〇1118/。 1x13以上、 または 3. 0 1 02〇 3 1; 〇1118 以上である酸化物膜である。 なお、 上記丁〇 £分析時における膜の表面温度としては 1 0 0°〇以上 700°〇以下の範囲が好ましい。
[02 1 3]
具体的には、 過剰酸素を有する酸化シリコン、 酸化窒化シリコン、 窒化酸化シリコン、 窒化シリ コン、 フッ素を添加した酸化シリコン、 炭素を添加した酸化シリコン、 炭素および窒素を添加した 酸化シリコン、 空孔を有する酸化シリコンを用いることができる。 特に、 酸化シリコン、 および酸 化窒化シリコンは熱に対し安定であるため好ましい。 \¥0 2020/174303 ?€1/162020/051162
[ 0 2 1 4 ]
加熱により酸素が放出される絶縁体を、 絶縁体 5 5 0として、 酸化物 5 3 0〇の上面に接して設 けることにより、 絶縁体 5 5 0から、 酸化物 5 3 0。を通じて、 酸化物 5 3 0 13のチャネル形成領 域に効果的に酸素を供給することができる。 また、 絶縁体 5 2 4と同様に、 絶縁体 5 5 0中の水ま たは水素などの不純物濃度が低減されていることが好ましい。 絶縁体 5 5 0の膜厚は、 1 11 111以上 2 0 11 1x1以下とするのが好ましい。
[ 0 2 1 5 ]
また、 絶縁体 5 5 0が有する過剰酸素を、 効率的に酸化物 5 3 0へ供給するために、 絶縁体 5 5 0と導電体 5 6 0との間に金属酸化物を設けてもよい。 当該金属酸化物は、 絶縁体 5 5 0から導電 体 5 6 0への酸素拡散を抑制することが好ましい。 酸素の拡散を抑制する金属酸化物を設けること で、 絶縁体 5 5 0から導電体 5 6 0への過剰酸素の拡散が抑制される。 つまり、 酸化物 5 3 0へ供 給する過剰酸素量の減少を抑制することができる。 また、 過剰酸素による導電体 5 6 0の酸化を抑 制することができる。 当該金属酸化物としては、 絶縁体 5 4 4に用いることができる材料を用いれ ばよい。
[ 0 2 1 6 ]
第 1のゲート電極として機能する導電体 5 6 0は、 図 8八、 図 8 8では 2層構造として示してい るが、 単層構造でもよいし、 3層以上の積層構造であってもよい。
[ 0 2 1 7 ]
導電体 5 6 0 3は、 水素原子、 水素分子、 水分子、 窒素原子、 窒素分子、 酸化窒素分子 （N 2 0、 N 0、 N 0 2など） 、 銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いること が好ましい。 または、 酸素 （例えば、 酸素原子、 酸素分子などの少なくとも一つ） の拡散を抑制す る機能を有する導電性材料を用いることが好ましい。 導電体 5 6 0 3が酸素の拡散を抑制する機能 を持つことにより、 絶縁体 5 5 0に含まれる酸素により、 導電体 5 6 0 13が酸化して導電率が低下 することを抑制することができる。 酸素の拡散を抑制する機能を有する導電性材料としては、 例え ば、 タンタル、 窒化タンタル、 ルテニウム、 または酸化ルテニウムなどを用いることが好ましい。
[ 0 2 1 8 ]
また、 導電体 5 6 0 13は、 タングステン、 銅、 またはアルミニウムを主成分とする導電性材料を 用いることが好ましい。 また、 導電体 5 6 0 13は、 配線としても機能するため、 導電性が高い導電 体を用いることが好ましい。 例えば、 タングステン、 銅、 またはアルミニウムを主成分とする導電 性材料を用いることができる。 また、 導電体 5 6 0 13は積層構造としてもよく、 例えば、 チタンま たは窒化チタンと上記導電性材料との積層構造としてもよい。
[ 0 2 1 9 ]
絶縁体 5 8 0は、 絶縁体 5 4 4を介して、 導電体 5 4 2上に設けられる。 絶縁体 5 8 0は、 過剰 酸素領域を有することが好ましい。 例えば、 絶縁体 5 8 0として、 酸化シリコン、 酸化窒化シリコ ン、 窒化酸化シリコン、 窒化シリコン、 フッ素を添加した酸化シリコン、 炭素を添加した酸化シリ コン、 炭素および窒素を添加した酸化シリコン、 空孔を有する酸化シリコン、 または樹脂などを有 することが好ましい。 特に、 酸化シリコンおよび酸化窒化シリコンは、 熱的に安定であるため好ま しい。 特に、 酸化シリコン、 空孔を有する酸化シリコンは、 後の工程で、 容易に過剰酸素領域を形 成することができるため好ましい。
[ 0 2 2 0 ] \¥0 2020/174303 卩（：17132020 /051162 絶縁体 5 8 0は、 過剰酸素領域を有することが好ましい。 加熱により酸素が放出される絶縁体 5 8 0を、 酸化物 5 3 0 〇と接して設けることで、 絶縁体 5 8 0中の酸素を、 酸化物 5 3 0 〇を通じ て、 酸化物 5 3 0 13へと効率良く供給することができる。 なお、 絶縁体 5 8 0中の水または水素な どの不純物濃度が低減されていることが好ましい。
[ 0 2 2 1 ]
絶縁体 5 8 0の開口は、 導電体 5 4 2 3と導電体 5 4 2 13の間の領域に重畳して形成される。 こ れにより、 導電体 5 6 0は、 絶縁体 5 8 0の開口、 および導電体 5 4 2 3と導電体 5 4 2 bに挟ま れた領域に、 埋め込まれるように形成される。
[ 0 2 2 2 ]
半導体装置を微細化するに当たり、 ゲート長を短くすることが求められるが、 導電体 5 6 0の導 電性が下がらないようにする必要がある。 そのために導電体 5 6 0の膜厚を大きくすると、 導電体 5 6 〇はアスぺク ト比が高い形状となり うる。 本実施の形態では、 導電体 5 6 0を絶縁体 5 8 0の 開口に埋め込むように設けるため、 導電体 5 6 0をアスペク ト比の高い形状にしても、 工程中に導 電体 5 6 0を倒壊させることなく、 形成することができる。
[ 0 2 2 3 ]
絶縁体 5 7 4は、 絶縁体 5 8 0の上面、 導電体 5 6 0の上面、 および絶縁体 5 5 0の上面に接し て設けられることが好ましい。 絶縁体 5 7 4をスパッタリング法で成膜することで、 絶縁体 5 5 0 および絶縁体 5 8 0へ過剰酸素領域を設けることができる。 これにより、 当該過剰酸素領域から、 酸化物 5 3 0中に酸素を供給することができる。
[ 0 2 2 4 ]
例えば、 絶縁体 5 7 4として、 ハフニウム、 アルミニウム、 ガリウム、 イットリウム、 ジルコニ ウム、 タングステン、 チタン、 タンタル、 ニッケル、 ゲルマニウム、 またはマグネシウムなどから 選ばれた一種、 または二種以上が含まれた金属酸化物を用いることができる。
[ 0 2 2 5 ]
特に、 酸化アルミニウムはバリア性が高く、 〇. 5 11 111以上 3 . 0 11 111以下の薄膜であっても、 水素、 および窒素の拡散を抑制することができる。 したがって、 スパッタリング法で成膜した酸化 アルミニウムは、 酸素供給源であるとともに、 水素などの不純物のバリア膜としての機能も有する ことができる。
[ 0 2 2 6 ]
また、 絶縁体 5 7 4の上に、 層間膜として機能する絶縁体 5 8 1を設けることが好ましい。 絶縁 体 5 8 1は、 絶縁体 5 2 4などと同様に、 膜中の水または水素などの不純物濃度が低減されている ことが好ましい。
[ 0 2 2 7 ]
また、 絶縁体 5 8 1、 絶縁体 5 7 4、 絶縁体 5 8 0、 および絶縁体 5 4 4に形成された開口に、 導電体 5 4 0 3および導電体 5 4 0 13を配置する。 導電体 5 4 0 3および導電体 5 4 0 13は、 導電 体 5 6 0を挟んで対向して設ける。 導電体 5 4 0 3および導電体 5 4 0 13は、 後述する導電体 5 4 6および導電体 5 4 8と同様の構成である。
[ 0 2 2 8 ]
絶縁体 5 8 1上には、 絶縁体 5 8 2が設けられている。 絶縁体 5 8 2は、 酸素や水素に対してパ リア性のある物質を用いることが好ましい。 したがって、 絶縁体 5 8 2には、 絶縁体 5 1 4と同様 \¥0 2020/174303 卩（：17132020 /051162 の材料を用いることができる。 例えば、 絶縁体 5 8 2には、 酸化アルミニウム、 酸化ハフニウム、 酸化タンタルなどの金属酸化物を用いることが好ましい。
[ 0 2 2 9 ]
特に、 酸化アルミニウムは、 酸素、 およびトランジスタの電気特性の変動要因となる水素、 水分 などの不純物、 の両方に対して膜を透過させない遮断効果が高い。 したがって、 酸化アルミニウム は、 トランジスタの作製工程中および作製後において、 水素、 水分などの不純物のトランジスタ 5 0 0への混入を防止することができる。 また、 トランジスタ 5 0 0を構成する酸化物からの酸素の 放出を抑制することができる。 そのため、 トランジスタ 5 0 0に対する保護膜として用いることに 適している。
[ 0 2 3 0 ]
また、 絶縁体 5 8 2上には、 絶縁体 5 8 6が設けられている。 絶縁体 5 8 6は、 絶縁体 3 2 0と 同様の材料を用いることができる。 また、 比較的誘電率が低い材料を層間膜とすることで、 配線間 に生じる寄生容量を低減することができる。 例えば、 絶縁体 5 8 6として、 酸化シリコン膜や酸化 窒化シリコン膜などを用いることができる。
[ 0 2 3 1 ]
また、 絶縁体 5 2 0、 絶縁体 5 2 2、 絶縁体 5 2 4、 絶縁体 5 4 4、 絶縁体 5 8 0、 絶縁体 5 7 4、 絶縁体 5 8 1、 絶縁体 5 8 2、 および絶縁体 5 8 6には、 導電体 5 4 6、 および導電体 5 4 8 等が埋め込まれている。
[ 0 2 3 2 ]
導電体 5 4 6、 および導電体 5 4 8は、 容量素子 6 0 0、 トランジスタ 5 0 0、 またはトランジ スタ 3 0 0と接続するプラグ、 または配線としての機能を有する。 導電体 5 4 6、 および導電体 5 4 8は、 導電体 3 2 8、 および導電体 3 3 0と同様の材料を用いて設けることができる。
[ 0 2 3 3 ]
続いて、 トランジスタ 5 0 0の上方には、 容量素子 6 0 0が設けられている。 容量素子 6 0 0は、 導電体 6 1 0と、 導電体 6 2 0、 絶縁体 6 3 0とを有する。
[ 0 2 3 4 ]
また、 導電体 5 4 6、 および導電体 5 4 8上に、 導電体 6 1 2を設けてもよい。 導電体 6 1 2は、 トランジスタ 5 0 0と接続するプラグ、 または配線としての機能を有する。 導電体 6 1 0は、 容量 素子 6 0 0の電極としての機能を有する。 なお、 導電体 6 1 2、 および導電体 6 1 0は、 同時に形 成することができる。
[ 0 2 3 5 ]
導電体 6 1 2、 および導電体 6 1 0には、 モリブデン、 チタン、 タンタル、 タングステン、 アル ミニウム、 銅、 クロム、 ネオジム、 スカンジウムから選ばれた元素を含む金属膜、 または上述した 元素を成分とする金属窒化物膜 （窒化タンタル膜、 窒化チタン膜、 窒化モリブデン膜、 窒化タング ステン膜） 等を用いることができる。 または、 インジウム錫酸化物、 酸化タングステンを含むイン ジウム酸化物、 酸化タングステンを含むインジウム亜鉛酸化物、 酸化チタンを含むインジウム酸化 物、 酸化チタンを含むインジウム錫酸化物、 インジウム亜鉛酸化物、 酸化ケイ素を添加したインジ ウム錫酸化物などの導電性材料を適用することもできる。
[ 0 2 3 6 ]
図 7では、 導電体 6 1 2、 および導電体 6 1 0は単層構造として示しているが、 当該構成に限定 \¥0 2020/174303 ?€1/162020/051162 されず、 2層以上の積層構造でもよい。 例えば、 バリア性を有する導電体と導電性が高い導電体と の間に、 バリア性を有する導電体、 および導電性が高い導電体に対して密着性が高い導電体を形成 してもよい。
[ 0 2 3 7 ]
絶縁体 6 3 0を介して、 導電体 6 1 0と重畳するように、 導電体 6 2 0を設ける。 なお、 導電体 6 2 0は、 金属材料、 合金材料、 または金属酸化物材料などの導電性材料を用いることができる。 耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、 特にタングステンを用いることが好ましい。 また、 導電体などの他の構造と同時に形成する場合は、 低抵抗金属材料である 0 11 （銅） や八 1 （アルミニウム） 等を用いればよい。
[ 0 2 3 8 ]
導電体 6 2 0、 および絶縁体 6 3 0上には、 絶縁体 6 5 0が設けられている。 絶縁体 6 5 0は、 絶縁体 3 2 0と同様の材料を用いて設けることができる。 また、 絶縁体 6 5 0は、 その下方の凹凸 形状を被覆する平坦化膜として機能してもよい。
[ 0 2 3 9 ]
本構造を用いることで、 酸化物半導体を有する トランジスタを用いた半導体装置において、 電気 特性の変動を抑制するとともに、 信頼性を向上させることができる。 または、 オン電流が大きい酸 化物半導体を有する トランジスタを提供することができる。 または、 オフ電流が小さい酸化物半導 体を有する トランジスタを提供することができる。 または、 消費電力が低減された半導体装置を提 供することができる。 または、 酸化物半導体を有する トランジスタを用いた半導体装置において、 微細化または高集積化を図ることができる。
[ 0 2 4 0 ]
< トランジスタの構造例 ñ
なお、 本実施の形態に示す半導体装置のトランジスタ 5 0 0は、 上記の構造に限られるものでは ない。 以下、 トランジスタ 5 0 0に用いることができる構造例について説明する。
[ 0 2 4 1 ]
く トランジスタの構造例 1 >
図 9八、 図 9 8および図 9匚を用いてトランジスタ 5 1 0八の構造例を説明する。 図 9八はトラ ンジスタ 5 1 0八の上面図である。 図 9 8は、 図 9八に一点鎖線乙 1—乙 2で示す部位の断面図で ある。 図 9 ¢は、 図 9八に一点鎖線 1一 2で示す部位の断面図である。 なお、 図 9八の上面図 では、 図の明瞭化のために一部の要素を省いて図示している。
[ 0 2 4 2 ]
図 9八、 図 9 8および図 9匚では、 トランジスタ 5 1 〇八と、 層間膜として機能する絶縁体 5 1 1、 絶縁体 5 1 2、 絶縁体 5 1 4、 絶縁体 5 1 6、 絶縁体 5 8 0、 絶縁体 5 8 2、 および絶縁体 5 8 4を示している。 また、 トランジスタ 5 1 0八と電気的に接続し、 コンタク トプラグとして機能 する導電体 5 4 6 （導電体 5 4 6 3、 および導電体 5 4 6 13） と、 配線として機能する導電体 5 0 3と、 を示している。
[ 0 2 4 3 ]
トランジスタ 5 1 〇八は、 第 1のゲート電極として機能する導電体 5 6 0 （導電体 5 6 0 3、 お よび導電体 5 6 0 13） と、 第 2のゲート電極として機能する導電体 5 0 5 （導電体 5 0 5 3、 およ び導電体 5 0 5 13） と、 第 1のゲート絶縁膜として機能する絶縁体 5 5 0と、 第 2のゲート絶縁膜 \¥0 2020/174303 ?€1/162020/051162 として機能する絶縁体 5 2 1、 絶縁体 5 2 2、 および絶縁体 5 2 4と、 チャネルが形成される領域 を有する酸化物 5 3 0 （酸化物 5 3 0 3、 酸化物 5 3 0 13、 および酸化物 5 3 0 <:） と、 ソースま たはドレインの一方として機能する導電体 5 4 2 &と、 ソースまたはドレインの他方として機能す る導電体 5 4 2 13と、 絶縁体 5 7 4とを有する。
[ 0 2 4 4 ]
また、 図 9八、 図 9 8、 図 9（3に示すトランジスタ 5 1 0八では、 酸化物 5 3 0。、 絶縁体 5 5 0、 および導電体 5 6 0が、 絶縁体 5 8 0に設けられた開口部内に、 絶縁体 5 7 4を介して配置さ れる。 また、 酸化物 5 3 0〇 , 絶縁体 5 5 0、 および導電体 5 6 0は、 導電体 5 4 2 3、 および導 電体 5 4 2 bとの間に配置される。
[ 0 2 4 5 ]
絶縁体 5 1 1、 および絶縁体 5 1 2は、 層間膜として機能する。
[ 0 2 4 6 ]
層間膜としては、 酸化シリコン、 酸化窒化シリコン、 窒化酸化シリコン、 酸化アルミニウム、 酸 化ハフニウム、 酸化タンタル、 酸化ジルコニウム、 チタン酸ジルコン酸鉛 （ å丁） 、 チタン酸ス トロンチウム （3 !丁 1 0 3） または （8 3， ！·） 丁 1〇3 （6 £ X） などの絶縁体を単層または 積層で用いることができる。 またはこれらの絶縁体に、 例えば、 酸化アルミニウム、 酸化ビスマス、 酸化ゲルマニウム、 酸化ニオブ、 酸化シリコン、 酸化チタン、 酸化タングステン、 酸化イットリウ ム、 酸化ジルコニウムを添加してもよい。 またはこれらの絶縁体を窒化処理してもよい。 上記の絶 縁体に酸化シリコン、 酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
[ 0 2 4 7 ]
例えば、 絶縁体 5 1 1は、 水または水素などの不純物が、 基板側からトランジスタ 5 1〇八に混 入するのを抑制するバリア膜として機能することが好ましい。 したがって、 絶縁体 5 1 1は、 水素 原子、 水素分子、 水分子、 銅原子などの不純物の拡散を抑制する機能を有する （上記不純物が透過 しにくい） 絶縁性材料を用いることが好ましい。 または、 酸素 （例えば、 酸素原子、 酸素分子など の少なくとも一つ） の拡散を抑制する機能を有する （上記酸素が透過しにくい） 絶縁性材料を用い ることが好ましい。 また、 例えば、 絶縁体 5 1 1として酸化アルミニウムや窒化シリコンなどを用 いてもよい。 当該構成により、 水素、 水などの不純物が絶縁体 5 1 1よりも基板側からトランジス 夕 5 1 0八側に拡散するのを抑制することができる。
[ 0 2 4 8 ]
例えば、 絶縁体 5 1 2は、 絶縁体 5 1 1よりも誘電率が低いことが好ましい。 誘電率が低い材料 を層間膜とすることで、 配線間に生じる寄生容量を低減することができる。
[ 0 2 4 9 ]
導電体 5 0 3は、 絶縁体 5 1 2に埋め込まれるように形成される。 ここで、 導電体 5 0 3の上面 の高さと、 絶縁体 5 1 2の上面の高さは同程度にできる。 なお導電体 5 0 3は、 単層とする構成に ついて示しているが、 本発明はこれに限られるものではない。 例えば、 導電体 5 0 3を 2層以上の 多層膜構造としてもよい。 なお、 導電体 5 0 3は、 タングステン、 銅、 またはアルミニウムを主成 分とする導電性が高レヽ導電性材料を用いることが好ましい。
[ 0 2 5 0 ]
トランジスタ 5 1 0八において、 導電体 5 6 0は、 第 1のゲート （トップゲート、 ともいう） 電 極として機能する場合がある。 また、 導電体 5 0 5は、 第 2のゲート （ボトムゲート、 ともいう） 電極として機能する場合がある。 その場合、 導電体 505に印加する電位を、 導電体 560に印加 する電位と連動させず、 独立して変化させることで、 トランジスタ 5 10 Aのしきい値電圧を制御 することができる。 特に、 導電体 505に負の電位を印加することにより、 トランジスタ 51 OA のしきい値電圧を 0 Vより大きくし、 オフ電流を低減することが可能となる。 したがって、 導電体 505に負の電位を印加したほうが、 印加しない場合よりも、 導電体 560に印加する電位が OV のときのドレイン電流を小さくすることができる。
[0251 ]
また、 例えば、 導電体 505と、 導電体 560とを重畳して設けることで、 導電体 560、 およ び導電体 505に電位を印加した場合、 導電体 560から生じる電界と、 導電体 505から生じる 電界と、 がつながり、 酸化物 530に形成されるチャネル形成領域を覆うことができる。
[0252]
つまり、 第 1のゲート電極としての機能を有する導電体 560の電界と、 第 2のゲート電極とし ての機能を有する導電体 505の電界によって、 チャネル形成領域を電気的に取り囲むことができ る。 すなわち、 先に記載のトランジスタ 500と同棵に、 s u r r o un d e d c h a nn e l
（S— c h a nn e 1） 構造である。
[0253]
絶縁体 5 14、 および絶縁体 51 6は、 絶縁体 5 1 1または絶縁体 51 2と同様に、 層間膜とし て機能する。 例えば、 絶縁体 514は、 水または水素などの不純物が、 基板側からトランジスタ 5 10 Aに混入するのを抑制するバリア膜として機能することが好ましい。 当該構成により、 水素、 水などの不純物が絶縁体 5 14よりも基板側からトランジスタ 510 A側に拡散するのを抑制する ことができる。 また、 例えば、 絶縁体 51 6は、 絶縁体 514よりも誘電率が低いことが好ましい。 誘電率が低い材料を層間膜とすることで、 配線間に生じる寄生容量を低減することができる。
[0254]
第 2のゲートとして機能する導電体 505は、 絶縁体 514および絶縁体 51 6の開口の内壁に 接して導電体 505 aが形成され、 さらに内側に導電体 505 bが形成されている。 ここで、 導電 体 505 aおよび導電体 505 bの上面の高さと、 絶縁体 5 1 6の上面の高さは同程度にできる。 なお、 トランジスタ 510 Aでは、 導電体 505 aおよび導電体 505 bを積層する構成について 示しているが、 本発明はこれに限られるものではない。 例えば、 導電体 505は、 単層、 または 3 層以上の積層構造として設ける構成にしてもよい。
[0255]
ここで、 導電体 505 aは、 水素原子、 水素分子、 水分子、 銅原子などの不純物の拡散を抑制す る機能を有する （上記不純物が透過しにくい） 導電性材料を用いることが好ましい。 または、 酸素
（例えば、 酸素原子、 酸素分子などの少なくとも一つ） の拡散を抑制する機能を有する （上記酸素 が透過しにくい） 導電性材料を用いることが好ましい。 なお、 本明細書等において、 不純物、 また は酸素の拡散を抑制する機能とは、 上記不純物、 または上記酸素のいずれか一つ、 または、 すべて の拡散を抑制する機能とする。
[0256]
例えば、 導電体 505 aが酸素の拡散を抑制する機能を持つことにより、 導電体 505 bが酸化 して導電率が低下することを抑制することができる。
[0257] \¥0 2020/174303 卩（：17132020 /051162 また、 導電体 5 0 5が配線の機能を兼ねる場合、 導電体 5 0 5 13は、 タングステン、 銅、 または アルミニウムを主成分とする、 導電性が高い導電性材料を用いることが好ましい。 その場合、 導電 体 5 0 3は、 必ずしも設けなくともよい。 なお、 導電体 5 0 5 13を単層で図示したが、 積層構造と してもよく、 例えば、 チタンまたは窒化チタンと上記導電性材料との積層としてもよい。
[ 0 2 5 8 ]
絶縁体 5 2 1、 絶縁体 5 2 2、 および絶縁体 5 2 4は、 第 2のゲート絶縁膜としての機能を有す る。
[ 0 2 5 9 ]
また、 絶縁体 5 2 2は、 バリア性を有することが好ましい。 絶縁体 5 2 2がバリア性を有するこ とで、 トランジスタ 5 1 0八の周辺部からトランジスタ 5 1 0八への水素等の不純物の混入を抑制 する層として機能する。
[ 0 2 6 0 ]
絶縁体 5 2 2は、 例えば、 酸化アルミニウム、 酸化ハフニウム、 アルミニウムおよびハフニウム を含む酸化物 （ハフニウムアルミネート） 、 酸化タンタル、 酸化ジルコニウム、 チタン酸ジルコン 酸鉛 （ å丁） 、 チタン酸ストロンチウム （3 1~丁 1 0 3） または （8 3， ！·） 丁 1 0 3 （6 £ X） などのいわゆる 11 1 § 11— 材料を含む絶縁体を単層または積層で用いることが好ましい。 トラン ジスタの微細化、 および高集積化が進むと、 ゲート絶縁膜の薄膜化により、 リーク電流などの問題 が生じる場合がある。 ゲート絶縁膜として機能する絶縁体に 11 1 § 11— 材料を用いることで、 物 理膜厚を保ちながら、 トランジスタ動作時のゲート電位の低減が可能となる。
[ 0 2 6 1 ]
また、 絶縁体 5 2 1は、 熱的に安定していることが好ましい。 例えば、 酸化シリコンおよび酸化 窒化シリコンは、 熱的に安定であるため、 好適である。 また、 11 1 § 11一 材料の絶縁体を酸化シ リコン、 または酸化窒化シリコンと組み合わせることで、 熱的に安定かつ比誘電率の高い積層構造 の絶縁体 5 2 1を得ることができる。
[ 0 2 6 2 ]
なお、 図 9八、 図 9 3、 図 9 0には、 第 2のゲート絶縁膜として、 3層の積層構造を示したが、 単層、 または 2層以上の積層構造としてもよい。 その場合、 同じ材料からなる積層構造に限定され ず、 異なる材料からなる積層構造でもよい。
[ 0 2 6 3 ]
チャネル形成領域として機能する領域を有する酸化物 5 3 0は、 酸化物 5 3 0 &と、 酸化物 5 3 0 3上の酸化物 5 3 0 13と、 酸化物 5 3 0 b上の酸化物 5 3 0。と、 を有する。 酸化物 5 3 0 13下 に酸化物 5 3 0 &を有することで、 酸化物 5 3 0 &よりも下方に形成された構造物から、 酸化物 5 3 0 13への不純物の拡散を抑制することができる。 また、 酸化物 5 3 0 13上に酸化物 5 3 0〇を有 することで、 酸化物 5 3 0 よりも上方に形成された構造物から、 酸化物 5 3 0 13への不純物の拡 散を抑制することができる。 酸化物 5 3 0として、 上述した金属酸化物の一種である酸化物半導体 を用いることができる。
[ 0 2 6 4 ]
なお、 酸化物 5 3 0〇は、 絶縁体 5 8 0に設けられた開口部内に、 絶縁体 5 7 4を介して設けら れることが好ましい。 絶縁体 5 7 4がバリア性を有する場合、 絶縁体 5 8 0からの不純物が酸化物 5 3 0へと拡散することを抑制することができる。 \¥0 2020/174303 ?€1/162020/051162
[ 0 2 6 5 ]
導電体 5 4 2 3および導電体 5 4 2 13は、 一方がソース電極として機能し、 他方がドレイン電極 として機能する。
[ 0 2 6 6 ]
導電体 5 4 2 3と、 導電体 5 4 2 13とは、 アルミニウム、 チタン、 クロム、 ニッケル、 銅、 イッ トリウム、 ジルコニウム、 モリブデン、 銀、 タンタル、 またはタングステンなどの金属、 またはこ れを主成分とする合金を用いることができる。 特に、 窒化タンタルなどの金属窒化物膜は、 水素ま たは酸素に対するバリア性があり、 また、 耐酸化性が高いため、 好ましい。
[ 0 2 6 7 ]
また、 図 9八、 図 9 3、 図 9 0では単層構造を示したが、 2層以上の積層構造としてもよい。 例 えば、 窒化タンタル膜とタングステン膜を積層するとよい。 また、 チタン膜とアルミニウム膜を積 層してもよい。 また、 タングステン膜上にアルミニウム膜を積層する二層構造、 銅ーマグネシウム アルミニウム合金膜上に銅膜を積層する二層構造、 チタン膜上に銅膜を積層する二層構造、 タン ダステン膜上に銅膜を積層する二層構造としてもよい。
[0268]
また、 チタン膜または窒化チタン膜と、 そのチタン膜または窒化チタン膜上に重ねてアルミニウ ム膜または銅膜を積層し、 さらにその上にチタン膜または窒化チタン膜を形成する三層構造、 モリ ブデン膜または窒化モリブデン膜と、 そのモリブデン膜または窒化モリブデン膜上に重ねてアルミ ニウム膜または銅膜を積層し、 さらにその上にモリブデン膜または窒化モリブデン膜を形成する三 層構造等がある。 なお、 酸化インジウム、 酸化錫または酸化亜鉛を含む透明導電材料を用いてもよ い。
[ 0 2 6 9 ]
また、 導電体 5 4 2上に、 バリア層を設けてもよい。 バリア層は、 酸素、 または水素に対してパ リア性を有する物質を用いることが好ましい。 当該構成により、 絶縁体 5 7 4を成膜する際に、 導 電体 5 4 2が酸化することを抑制することができる。
[ 0 2 7 0 ]
バリア層には、 例えば、 金属酸化物を用いることができる。 特に、 酸化アルミニウム、 酸化ハフ ニウム、 酸化ガリウムなどの、 酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。 また、 〇 〇法で形成した窒化シリコンを用いてもよい。
[ 0 2 7 1 ]
バリア層を有することで、 導電体 5 4 2の材料選択の幅を広げることができる。 例えば、 導電体 5 4 2に、 タングステンや、 アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いる ことができる。 また、 例えば、 成膜、 または加工がしやすい導電体を用いることができる。
[ 0 2 7 2 ]
絶縁体 5 5 0は、 第 1のゲート絶縁膜として機能する。 絶縁体 5 5 0は、 絶縁体 5 8 0に設けら れた開口部内に、 酸化物 5 3 0 および絶縁体 5 7 4を介して設けられることが好ましい。
[ 0 2 7 3 ]
トランジスタの微細化、 および高集積化が進むと、 ゲート絶縁膜の薄膜化により、 リーク電流な どの問題が生じる場合がある。 その場合、 絶縁体 5 5 0は、 第 2のゲート絶縁膜と同様に、 積層構 造としてもよい。 ゲート絶縁膜として機能する絶縁体を、 11 1 § 11— 材料と、 熱的に安定してい る材料との積層構造とすることで、 物理膜厚を保ちながら、 トランジスタ動作時のゲート電位の低 減が可能となる。 また、 熱的に安定かつ比誘電率の高い積層構造とすることができる。
[0274]
第 1のゲート電極として機能する導電体 560は、 導電体 560 a、 および導電体 560 a上の 導電体 560 bを有する。 導電体 560 aは、 導電体 505 aと同様に、 水素原子、 水素分子、 水 分子、 銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。 ま たは、 酸素 (例えば、 酸素原子、 酸素分子などの少なくとも一つ) の拡散を抑制する機能を有する 導電性材料を用いることが好ましい。
[0275]
導電体 560 aが酸素の拡散を抑制する機能を持つことにより、 導電体 560 bの材料選択性を 向上することができる。 つまり、 導電体 560 aを有することで、 導電体 560 bの酸化が抑制さ れ、 導電率が低下することを防止することができる。
[0276]
酸素の拡散を抑制する機能を有する導電性材料としては、 例えば、 タンタル、 窒化タンタル、 ル テニウムまたは酸化ルテニウムなどを用いることが好ましい。 また、 導電体 560 aとして、 酸化 物 530として用いることができる酸化物半導体を用いることができる。 その場合、 導電体 560 bをスパッタリング法で成膜することで、 導電体 560 aの電気抵抗値を低下させて導電体とする ことができる。 これを OC (Ox i d e C o n d u c t o r) 電極と呼ぶことができる。
[0277]
導電体 56 O bは、 タングステン、 銅、 またはアルミニウムを主成分とする導電性材料を用いる ことが好ましい。 また、 導電体 560は、 配線として機能するため、 導電性が高い導電体を用いる ことが好ましい。 例えば、 タングステン、 銅、 またはアルミニウムを主成分とする導電性材料を用 いることができる。 また、 導電体 560 bは積層構造としてもよく、 例えば、 チタンまたは窒化チ タンと上記導電性材料との積層としてもよい。
[0278]
絶縁体 580と、 トランジスタ 5 10Aとの間に絶縁体 574を配置する。 絶縁体 574は、 水 または水素などの不純物、 および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。 例えば、 酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。 また、 他にも、 例 えば、 酸化マグネシウム、 酸化ガリウム、 酸化ゲルマニウム、 酸化イットリウム、 酸化ジルコニウ ム、 酸化ランタン、 酸化ネオジムまたは酸化タンタルなどの金属酸化物、 窒化酸化シリコンまたは 窒化シリコンなどを用いることができる。
[0279]
絶縁体 574を有することで、 絶縁体 580が有する水、 および水素などの不純物が酸化物 53 0 c、 絶縁体 550を介して、 酸化物 530 bに拡散することを抑制することができる。 また、 絶 縁体 580が有する過剰酸素により、 導電体 560が酸化するのを抑制することができる。
[0280]
絶縁体 580、 絶縁体 582、 および絶縁体 584は、 層間膜として機能する。
[028 1 ]
絶縁体 582は、 絶縁体 514と同様に、 水または水素などの不純物が、 外部からトランジスタ 510 Aに混入するのを抑制するバリア絶縁膜として機能することが好ましい。 \¥0 2020/174303 ?€1/162020/051162
[ 0 2 8 2 ]
また、 絶縁体 5 8 0、 および絶縁体 5 8 4は、 絶縁体 5 1 6と同様に、 絶縁体 5 8 2よりも誘電 率が低いことが好ましい。 誘電率が低い材料を層間膜とすることで、 配線間に生じる寄生容量を低 減することができる。
[ 0 2 8 3 ]
また、 トランジスタ 5 1 0八は、 絶縁体 5 8 0、 絶縁体 5 8 2、 および絶縁体 5 8 4に埋め込ま れた導電体 5 4 6などのプラグや配線を介して、 他の構造と電気的に接続してもよい。
[ 0 2 8 4 ]
また、 導電体 5 4 6の材料としては、 導電体 5 0 5と同様に、 金属材料、 合金材料、 金属窒化物 材料、 または金属酸化物材料などの導電性材料を、 単層または積層して用いることができる。 例え ば、 耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好まし い。 または、 アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。 低抵抗導電性 材料を用いることで配線抵抗を低くすることができる。
[ 0 2 8 5 ]
例えば、 導電体 5 4 6として、 水素、 および酸素に対してバリア性を有する導電体である窒化夕 ンタル等と、 導電性が高いタングステンとの積層構造を用いることで、 配線としての導電性を保持 したまま、 外部からの不純物の拡散を抑制することができる。
[0286]
上記構造を有することで、 オン電流が大きい酸化物半導体を有する トランジスタを用いた半導体 装置を提供することができる。 または、 オフ電流が小さい酸化物半導体を有する トランジスタを用 いた半導体装置を提供することができる。 または、 電気特性の変動を抑制し、 安定した電気特性を 有すると共に、 信頼性を向上させた半導体装置を提供することができる。
[ 0 2 8 7 ]
く トランジスタの構造例 2 >
図 1 0八、 図 1 0 8および図 1 0（3を用いてトランジスタ 5 1 0 8の構造例を説明する。 図 1 0 八はトランジスタ 5 1 0 8の上面図である。 図 1 0 8は、 図 1 0八に一点鎖線乙 1—乙 2で示す部 位の断面図である。 図 1 0 0は、 図 1 0八に一点鎖線 1— 2で示す部位の断面図である。 なお、 図 1 0八の上面図では、 図の明瞭化のために一部の要素を省いて図示している。
[0288]
トランジスタ 5 1 0 8はトランジスタ 5 1 〇八の変形例である。 よって、 説明の繰り返しを防ぐ ため、 主にトランジスタ 5 1 0八と異なる点について説明する。
[ 0 2 8 9 ]
トランジスタ 5 1 0 8は、 導電体 5 4 2 （導電体 5 4 2 3、 および導電体 5 4 2 13） と、 酸化物 5 3 0 〇 , 絶縁体 5 5 0、 および導電体 5 6 0と、 が重畳する領域を有する。 当該構造とすること で、 オン電流が高いトランジスタを提供することができる。 また、 制御性が高いトランジスタを提 供することができる。
[ 0 2 9 0 ]
第 1のゲート電極として機能する導電体 5 6 0は、 導電体 5 6 0 3、 および導電体 5 6 0 3上の 導電体 5 6 0 を有する。 導電体 5 6 0 &は、 導電体 5 0 5 3と同様に、 水素原子、 水素分子、 水 分子、 銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。 ま \¥0 2020/174303 ?€1/162020/051162 たは、 酸素 (例えば、 酸素原子、 酸素分子などの少なくとも一つ) の拡散を抑制する機能を有する 導電性材料を用いることが好ましい。
[ 0 2 9 1 ]
導電体 5 6 0 3が酸素の拡散を抑制する機能を持つことにより、 導電体 5 6 0 bの材料選択性を 向上することができる。 つまり、 導電体 5 6 0 3を有することで、 導電体 5 6 0 13の酸化が抑制さ れ、 導電率が低下することを防止することができる。
[ 0 2 9 2 ]
また、 導電体 5 6 0の上面および側面、 絶縁体 5 5 0の側面、 および酸化物 5 3 0 の側面を覆 うように、 絶縁体 5 7 4を設けることが好ましい。 なお、 絶縁体 5 7 4は、 水または水素などの不 純物、 および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。 例えば、 酸化アルミ ニウムまたは酸化ハフニウムなどを用いることが好ましい。 また、 他にも、 例えば、 酸化マグネシ ウム、 酸化ガリウム、 酸化ゲルマニウム、 酸化イットリウム、 酸化ジルコニウム、 酸化ランタン、 酸化ネオジムまたは酸化タンタルなどの金属酸化物、 窒化酸化シリコンまたは窒化シリコンなどを 用いることができる。
[ 0 2 9 3 ]
絶縁体 5 7 4を設けることで、 導電体 5 6 0の酸化を抑制することができる。 また、 絶縁体 5 7 4を有することで、 絶縁体 5 8 0が有する水、 および水素などの不純物がトランジスタ 5 1 0 8へ 拡散することを抑制することができる。
[ 0 2 9 4 ]
また、 導電体 5 4 6と、 絶縁体 5 8 0との間に、 バリア性を有する絶縁体 5 7 6 (絶縁体 5 7 6 3、 および絶縁体 5 7 6 13 ) を配置してもよい。 絶縁体 5 7 6を設けることで、 絶縁体 5 8 0の酸 素が導電体 5 4 6と反応し、 導電体 5 4 6が酸化することを抑制することができる。
[ 0 2 9 5 ]
また、 バリア性を有する絶縁体 5 7 6を設けることで、 プラグや配線に用いられる導電体の材料 選択の幅を広げることができる。 例えば、 導電体 5 4 6に、 酸素を吸収する性質を持つ一方で、 導 電性が高い金属材料を用いることで、 低消費電力の半導体装置を提供することができる。 具体的に は、 タングステンや、 アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることが できる。 また、 例えば、 成膜、 または加工がしやすい導電体を用いることができる。
[ 0 2 9 6 ]
くトランジスタの構造例 3 >
図 1 1八、 図 1 1 8および図 1 1 (3を用いてトランジスタ 5 1 0 <3の構造例を説明する。 図 1 1 八はトランジスタ 5 1 0 (3の上面図である。 図 1 1 8は、 図 1 1八に一点鎖線乙 1—乙 2で示す部 位の断面図である。 図 1 1 0は、 図 1 1八に一点鎖線 1— 2で示す部位の断面図である。 なお、 図 1 1八の上面図では、 図の明瞭化のために一部の要素を省いて図示している。
[ 0 2 9 7 ]
トランジスタ 5 1 0〇はトランジスタ 5 1 〇八の変形例である。 よって、 説明の繰り返しを防ぐ ため、 主にトランジスタ 5 1 0八と異なる点について説明する。
[ 0 2 9 8 ]
図 1 1八、 図 1 1 8、 図 1 1 (3に示すトランジスタ 5 1 0 (3は、 導電体 5 4 2 3と酸化物 5 3 0 13の間に導電体 5 4 7 3が配置され、 導電体 5 4 2 bと酸化物 5 3 0 13の間に導電体 5 4 7 13が配 \¥02020/174303 ?€1/162020/051162 置されている。 ここで、 導電体 5423 （導電体 54213） は、 導電体 5473 （導電体 54713） の上面および導電体 560側の側面を越えて延在し、 酸化物 530 の上面に接する領域を有する。 ここで、 導電体 547は、 導電体 542に用いることができる導電体を用いればよい。 さらに、 導 電体 547の膜厚は、 少なくとも導電体 542より厚いことが好ましい。
[0299]
図 1 1八、 図 1 18、 図 1 1（3に示すトランジスタ 510（3は、 上記のような構成を有すること により、 トランジスタ 51 0八よりも、 導電体 542を導電体 560に近づけることができる。 ま たは、 導電体 5423の端部および導電体 54213の端部と、 導電体 560を重ねることができる。 これにより、 トランジスタ 5100の実質的なチャネル長を短くし、 オン電流および周波数特性の 向上を図ることができる。
[0300]
また、 導電体 5473 （導電体 54713） は、 導電体 5423 （導電体 54213） と重畳して設 けられることが好ましい。 このような構成にすることで、 導電体 5463 （導電体 54613） を埋 め込む開口を形成するエッチングにおいて、 導電体 5473 （導電体 54713） がストッパとして 機能し、 酸化物 53013がオーバーエッチングされるのを防ぐことができる。
[0301]
また、 図 1 1八、 図 1 18、 図 1 1（3に示すトランジスタ 510（3は、 絶縁体 544の上に接し て絶縁体 545を配置する構成にしてもよい。 絶縁体 544としては、 水または水素などの不純物 や、 過剰な酸素が、 絶縁体 580側からトランジスタ 5100に混入するのを抑制するバリア絶縁 膜として機能することが好ましい。 絶縁体 545としては、 絶縁体 544に用いることができる絶 縁体を用いることができる。 また、 絶縁体 544としては、 例えば、 窒化アルミニウム、 窒化アル ミニウムチタン、 窒化チタン、 窒化シリコンまたは窒化酸化シリコンなどの、 窒化物絶縁体を用い てもよい。
[0302]
また、 図 1 1八、 図 1 18、 図 1 1（3に示すトランジスタ 510（3は、 図 9八、 図 98、 図 に示すトランジスタ 51〇八と異なり、 導電体 505を単層構造で設けてもよい。 この場合、 パタ ーン形成された導電体 505の上に絶縁体 5 1 6となる絶縁膜を成膜し、 当該絶縁膜の上部を、 導 電体 505の上面が露出するまで
Figure imgf000043_0001
法などを用いて除去すればよい。 ここで、 導電体 505の 上面の平坦性を良好にすることが好ましい。 例えば、 導電体 505上面の平均面粗さ （尺3） を 1 111x1以下、 好ましくは〇. 5111x1以下、 より好ましくは〇. 3111x1以下にすればよい。 これにより、 導電体 505の上に形成される、 絶縁層の平坦性を良好にし、 酸化物 53013および酸化物 530 〇の結晶性の向上を図ることができる。
[0303]
<トランジスタの構造例 4 >
図 1 2八、 図 1 28および図 1 2（3を用いてトランジスタ 51〇〇の構造例を説明する。 図 1 2 八はトランジスタ 5 10〇の上面図である。 図 1 28は、 図 1 2八に一点鎖線乙 1—乙 2で示す部 位の断面図である。 図 1 20は、 図 1 2八に一点鎖線 1一 2で示す部位の断面図である。 なお、 図 1 2八の上面図では、 図の明瞭化のために一部の要素を省いて図示している。
[0304]
トランジスタ 51 〇〇は上記トランジスタの変形例である。 よって、 説明の繰り返しを防ぐため、 主に上記トランジスタと異なる点について説明する。
[0305]
図 1 2 A乃至図 1 2 Cでは、 導電体 503を設けずに、 第 2のゲートとしての機能を有する導電 体 505を配線としても機能させている。 また、 酸化物 530 c上に絶縁体 550を有し、 絶縁体 550上に金属酸化物 55 2を有する。 また、 金属酸化物 5 52上に導電体 560を有し、 導電体 560上に絶縁体 570を有する。 また、 絶縁体 570上に絶縁体 57 1を有する。
[0306]
金属酸化物 552は、 酸素拡散を抑制する機能を有することが好ましい。 絶縁体 550と、 導電 体 5 60との間に、 酸素の拡散を抑制する金属酸化物 552を設けることで、 導電体 560への酸 素の拡散が抑制される。 つまり、 酸化物 530へ供給する酸素量の減少を抑制することができる。 また、 酸素による導電体 560の酸化を抑制することができる。
[0307]
なお、 金属酸化物 552は、 第 1のゲートの一部としての機能を有してもよい。 例えば、 酸化物 530として用いることができる酸化物半導体を、 金属酸化物 552として用いることができる。 その場合、 導電体 5 60をスパッタリング法で成膜することで、 金属酸化物 552の電気抵抗値を 低下させて導電層とすることができる。 これを OC (Ox i d e C o n d u c t o r) 電極と呼 ぶことができる。
[0308]
また、 金属酸化物 552は、 ゲート絶縁膜の一部としての機能を有する場合がある。 したがって、 絶縁体 550に酸化シリコンや酸化窒化シリコンなどを用いる場合、 金属酸化物 5 52は、 比誘電 率が高い h i g h—k材料である金属酸化物を用いることが好ましい。 当該積層構造とすることで、 熱に対して安定、 かつ比誘電率の高い積層構造とすることができる。 したがって、 物理膜厚を保持 したまま、 トランジスタ動作時に印加するゲート電位の低減化が可能となる。 また、 ゲート絶縁膜 として機能する絶縁層の等価酸化膜厚 (EOT) の薄膜化が可能となる。
[0309]
トランジスタ 5 1 0Dにおいて、 金属酸化物 55 2を単層で示したが、 2層以上の積層構造とし てもよい。 例えば、 ゲート電極の一部として機能する金属酸化物と、 ゲート絶縁膜の一部として機 能する金属酸化物とを積層して設けてもよい。
[03 1 0]
金属酸化物 552を有することで、 ゲート電極として機能する場合は、 導電体 5 60からの電界 の影響を弱めることなく、 トランジスタ 5 1 0Dのオン電流の向上を図ることができる。 または、 ゲート絶縁膜として機能する場合は、 絶縁体 550と、 金属酸化物 5 52との物理的な厚みにより、 導電体 56 0と、 酸化物 5 30との間の距離を保つことで、 導電体 5 60と酸化物 530との間の リーク電流を抑制することができる。 従って、 絶縁体 550、 および金属酸化物 5 52との積層構 造を設けることで、 導電体 560と酸化物 5 30との間の物理的な距離、 および導電体 560から 酸化物 530へかかる電界強度を、 容易に適宜調整することができる。
[03 1 1]
具体的には、 金属酸化物 552として、 酸化物 5 30に用いることができる酸化物半導体を低抵 抗化することで、 金属酸化物 552として用いることができる。 または、 ハフニウム、 アルミニウ ム、 ガリウム、 イッ トリウム、 ジルコニウム、 タングステン、 チタン、 タンタル、 ニッケル、 ゲル \¥0 2020/174303 ?€1/162020/051162 マニウム、 または、 マグネシウムなどから選ばれた一種、 または二種以上が含まれた金属酸化物を 用いることができる。
[ 0 3 1 2 ]
特に、 アルミニウム、 またはハフニウムの一方または双方の酸化物を含む絶縁層である、 酸化ア ルミニウム、 酸化ハフニウム、 アルミニウムおよびハフニウムを含む酸化物 （ハフニウムアルミネ ート） などを用いることが好ましい。 特に、 ハフニウムアルミネートは、 酸化ハフニウム膜よりも、 耐熱性が高い。 そのため、 後の工程での熱処理において、 結晶化しにくいため好ましい。 なお、 金 属酸化物 5 5 2は、 必須の構成ではない。 求める トランジスタ特性により、 適宜設計すればよい。
[ 0 3 1 3 ]
絶縁体 5 7 0は、 水または水素などの不純物、 および酸素の透過を抑制する機能を有する絶縁性 材料を用いるとよい。 例えば、 酸化アルミニウムまたは酸化ハフニウムなどを用いることが好まし い。 これにより、 絶縁体 5 7 0よりも上方からの酸素で導電体 5 6 0が酸化するのを抑制すること ができる。 また、 絶縁体 5 7 0よりも上方からの水または水素などの不純物が、 導電体 5 6 0およ び絶縁体 5 5 0を介して、 酸化物 5 3 0に混入することを抑制することができる。
[ 0 3 1 4 ]
絶縁体 5 7 1はハードマスクとして機能する。 絶縁体 5 7 1を設けることで、 導電体 5 6 0の加 エの際、 導電体 5 6 0の側面が概略垂直、 具体的には、 導電体 5 6 0の側面と基板表面のなす角を、 7 5度以上 1 0 0度以下、 好ましくは 8 0度以上 9 5度以下とすることができる。
[ 0 3 1 5 ]
なお、 絶縁体 5 7 1に、 水または水素などの不純物、 および酸素の透過を抑制する機能を有する 絶縁性材料を用いることで、 バリア層としての機能を兼ねさせてもよい。 その場合、 絶縁体 5 7 0 は設けなく ともよい。
[ 0 3 1 6 ]
絶縁体 5 7 1をハードマスクとして用いて、 絶縁体 5 7 0、 導電体 5 6 0、 金属酸化物 5 5 2、 絶縁体 5 5 0、 および酸化物 5 3 0 の一部を選択的に除去することで、 これらの側面を略一致さ せて、 かつ、 酸化物 5 3 0 13表面の一部を露出させることができる。
[ 0 3 1 7 ]
また、 トランジスタ 5 1 0 0は、 露出した酸化物 5 3 0 13表面の一部に領域 5 3 1 3および領域 5 3 ^を有する。 領域 5 3 1 &または領域 5 3 1 bの一方はソース領域として機能し、 他方はド レイン領域として機能する。
[ 0 3 1 8 ]
領域 5 3 1 &および領域 5 3 1 13の形成は、 例えば、 イオン注入法、 イオンドーピング法、 プラ ズマイマージョンイオン注入法、 またはプラズマ処理などを用いて、 露出した酸化物 5 3 0 13表面 にリンまたはボロンなどの不純物元素を導入することで実現できる。 なお、 本実施の形態などにお いて 「不純物元素」 とは、 主成分元素以外の元素のことをいう。
[ 0 3 1 9 ]
また、 酸化物 5 3 0 13表面の一部を露出させた後に金属膜を成膜し、 その後加熱処理することに より、 該金属膜に含まれる元素を酸化物 5 3 0 bに拡散させて領域 5 3 1 &および領域 5 3 1 13を 形成することもできる。
[ 0 3 2 0 ] \¥0 2020/174303 卩（：17132020 /051162 酸化物 5 3 0 13の不純物元素が導入された領域は、 電気抵抗率が低下する。 このため、 領域 5 3 1 3および領域 5 3 1 13を 「不純物領域」 または 「低抵抗領域」 という場合がある。
[ 0 3 2 1 ]
絶縁体 5 7 1および/または導電体 5 6 0をマスクとして用いることで、 領域 5 3 1 3および領 域 5 3 1 13を自己整合 （セルフアライメント） 的に形成することができる。 よって、 領域 5 3 1 & および/または領域 5 3 1 13と、 導電体 5 6 0が重ならず、 寄生容量を低減することができる。 ま た、 チャネル形成領域とソースドレイン領域 （領域 5 3 1 3または領域 5 3 1 13） の間にオフセッ 卜領域が形成されない。 領域 5 3 1 3および領域 5 3 1 13を自己整合 （セルフアライメント） 的に 形成することにより、 オン電流の増加、 しきい値電圧の低減、 動作周波数の向上などを実現できる。
[ 0 3 2 2 ]
なお、 オフ電流を更に低減するため、 チャネル形成領域とソースドレイン領域の間にオフセット 領域を設けてもよい。 オフセット領域とは、 電気抵抗率が高い領域であり、 前述した不純物元素の 導入が行なわれない領域である。 オフセット領域の形成は、 絶縁体 5 7 5の形成後に前述した不純 物元素の導入を行なうことで実現できる。 この場合、 絶縁体 5 7 5も絶縁体 5 7 1などと同様にマ スタとして機能する。 よって、 酸化物 5 3 0 13の絶縁体 5 7 5と重なる領域に不純物元素が導入さ れず、 該領域の電気抵抗率を高いままとすることができる。
[ 0 3 2 3 ]
また、 トランジスタ 5 1 0〇は、 絶縁体 5 7 0、 導電体 5 6 0、 金属酸化物 5 5 2、 絶縁体 5 5 0、 および酸化物 5 3 0〇の側面に絶縁体 5 7 5を有する。 絶縁体 5 7 5は、 比誘電率の低い絶縁 体であることが好ましい。 例えば、 酸化シリコン、 酸化窒化シリコン、 窒化酸化シリコン、 窒化シ リコン、 フッ素を添加した酸化シリコン、 炭素を添加した酸化シリコン、 炭素および窒素を添加し た酸化シリコン、 空孔を有する酸化シリコン、 または樹脂などであることが好ましい。 特に、 酸化 シリコン、 酸化窒化シリコン、 窒化酸化シリコン、 空孔を有する酸化シリコンを絶縁体 5 7 5に用 いると、 後の工程で絶縁体 5 7 5中に過剰酸素領域を容易に形成できるため好ましい。 また、 酸化 シリコンおよび酸化窒化シリコンは、 熱的に安定であるため好ましい。 また、 絶縁体 5 7 5は、 酸 素を拡散する機能を有することが好ましい。
[ 0 3 2 4 ]
また、 トランジスタ 5 1 0〇は、 絶縁体 5 7 5、 酸化物 5 3 0上に絶縁体 5 7 4を有する。 絶縁 体 5 7 4は、 スパッタリング法を用いて成膜することが好ましい。 スパッタリング法を用いること により、 水または水素などの不純物の少ない絶縁体を成膜することができる。 例えば、 絶縁体 5 7 4として、 酸化アルミニウムを用いるとよい。
[ 0 3 2 5 ]
なお、 スパッタリング法を用いた酸化膜は、 被成膜構造体から水素を引き抜く場合がある。 従っ て、 絶縁体 5 7 4が酸化物 5 3 0および絶縁体 5 7 5から水素および水を吸収することで、 酸化物 5 3 0および絶縁体 5 7 5の水素濃度を低減することができる。
[ 0 3 2 6 ]
くトランジスタの構造例 5 >
図 1 3八乃至図 1 3匚を用いてトランジスタ 5 1 0 £の構造例を説明する。 図 1 3八はトランジ スタ 5 1 0 £の上面図である。 図 1 3 8は、 図 1 3八に一点鎖線乙 1—乙 2で示す部位の断面図で ある。 図 1 3（3は、 図 1 3八に一点鎖線 1— 2で示す部位の断面図である。 なお、 図 1 3八の 上面図では、 図の明瞭化のために一部の要素を省いて図示している。
[0327]
トランジスタ 51 0 Eは上記トランジスタの変形例である。 よって、 説明の繰り返しを防ぐため、 主に上記トランジスタと異なる点について説明する。
[0328]
図 1 3 A乃至図 1 3 Cでは、 導電体 542を設けずに、 露出した酸化物 530 b表面の一部に領 域 531 aおよび領域 53 1 bを有する。 領域 53 1 aまたは領域 531 bの一方はソース領域と して機能し、 他方はドレイン領域として機能する。 また、 酸化物 530 bと、 絶縁体 574の間に、 絶縁体 573を有する。
[0329]
図 1 3A、 図 1 3 B、 図 1 3Cに示す、 領域 53 1 (領域 531 a、 および領域 531 b ) は、 酸化物 530 bに下記の元素が添加された領域である。 領域 531は、 例えば、 ダミーゲートを用 いることで形成することができる。
[0330]
具体的には、 酸化物 530 b上にダミーゲートを設け、 当該ダミーゲートをマスクとして用い、 上記酸化物 530 bを低抵抗化する元素を添加するとよい。 つまり、 酸化物 530が、 ダミーゲー 卜と重畳していない領域に、 当該元素が添加され、 領域 53 1が形成される。 なお、 当該元素の添 加方法としては、 イオン化された原料ガスを質量分離して添加するイオン注入法、 イオン化された 原料ガスを質量分離せずに添加するイオンドーピング法、 プラズマイマージョンイオンインプラン テーション法などを用いることができる。
[0331 ]
なお、 酸化物 530を低抵抗化する元素としては、 代表的には、 ホウ素、 またはリンが挙げられ る。 また、 水素、 炭素、 窒素、 フッ素、 硫黄、 塩素、 チタン、 希ガス等を用いてもよい。 希ガスの 代表例としては、 ヘリウム、 ネオン、 アルゴン、 クリプトン、 及びキセノン等がある。 当該元素の 濃度は、 二次イオン質量分析法 (S IMS : S e c o n d a r y I o n Ma s s S p e c t r ome t r y) などを用いて測定すればよい。
[0332]
特に、 ホウ素、 及びリンは、 アモルファスシリコン、 または低温ポリシリコンの製造ラインの装 置を使用することができるため、 好ましい。 既存の設備を転用することができ、 設備投資を抑制す ることができる。
[0333]
続いて、 酸化物 530 b、 およびダミーゲート上に、 絶縁体 573となる絶縁膜、 および絶縁体 574となる絶縁膜を成膜してもよい。 絶縁体 573となる絶縁膜、 および絶縁体 574となる絶 縁膜を積層して設けることで、 領域 531と、 酸化物 530 cおよび絶縁体 550とが重畳する領 域を設けることができる。
[0334]
具体的には、 絶縁体 574となる絶縁膜上に絶縁体 580となる絶縁膜を設けた後、 絶縁体 58 0となる絶縁膜に CMP (Ch em i c a l Me c h a n i c a l P o l i s h i n g) 処理 を行うことで、 絶縁体 580となる絶縁膜の一部を除去し、 ダミーゲートを露出する。 続いて、 ダ ミーゲートを除去する際に、 ダミーゲートと接する絶縁体 573の一部も除去するとよい。 従って、 \¥0 2020/174303 ?€1/162020/051162 絶縁体 5 8 0に設けられた開口部の側面には、 絶縁体 5 7 4、 および絶縁体 5 7 3が露出し、 当該 開口部の底面には、 酸化物 5 3 0 bに設けられた領域 5 3 1の一部が露出する。 次に、 当該開口部 に酸化物 5 3 0 〇となる酸化膜、 絶縁体 5 5 0となる絶縁膜、 および導電体 5 6 0となる導電膜を 順に成膜した後、 絶縁体 5 8 0が露出するまで 処理などにより、 酸化物 5 3 0 〇となる酸化 膜、 絶縁体 5 5 0となる絶縁膜、 および導電体 5 6 0となる導電膜の一部を除去することで、 図 1 3八、 図 1 3 3、 図 1 3匚に示すトランジスタを形成することができる。
[ 0 3 3 5 ]
なお、 絶縁体 5 7 3、 および絶縁体 5 7 4は必須の構成ではない。 求める トランジスタ特性によ り、 適宜設計すればよい。
[ 0 3 3 6 ]
図 1 3八、 図 1 3 8、 図 1 3匚に示すトランジスタは、 既存の装置を転用することができ、 さら に、 導電体 5 4 2を設けないため、 コストの低減を図ることができる。
[ 0 3 3 7 ]
く トランジスタの構造例 6 >
図 1 4八乃至図 1 4匚を用いてトランジスタ 5 1 0 Fの構造例を説明する。 図 1 4八はトランジ スタ 5 1 0 Fの上面図である。 図 1 4 8は、 図 1 4八に一点鎖線乙 1—乙 2で示す部位の断面図で ある。 図 1 4 0は、 図 1 4八に一点鎖線 1— 2で示す部位の断面図である。 なお、 図 1 4八の 上面図では、 図の明瞭化のために一部の要素を省いて図示している。
[ 0 3 3 8 ]
トランジスタ 5 1 0 Fはトランジスタ 5 1〇八の変形例である。 よって、 説明の繰り返しを防ぐ ため、 主に上記トランジスタと異なる点について説明する。
[ 0 3 3 9 ]
トランジスタ 5 1 〇八では、 絶縁体 5 7 4の一部が絶縁体 5 8 0に設けられた開口部内に設けら れ、 導電体 5 6 0の側面を覆うように設けられている。 一方で、 トランジスタ 5 1 0 Fでは絶縁体 5 8 0と絶縁体 5 7 4の一部を除去して開口が形成されている。
[ 0 3 4 0 ]
また、 導電体 5 4 6と、 絶縁体 5 8 0との間に、 バリア性を有する絶縁体 5 7 6 （絶縁体 5 7 6 3、 および絶縁体 5 7 6 13） を配置してもよい。 絶縁体 5 7 6を設けることで、 絶縁体 5 8 0の酸 素が導電体 5 4 6と反応し、 導電体 5 4 6が酸化することを抑制することができる。
[ 0 3 4 1 ]
なお、 酸化物 5 3 0として酸化物半導体を用いる場合は、 各金属原子の原子数比が異なる複数の 酸化物層の積層構造を有することが好ましい。 具体的には、 酸化物 5 3 0 3に用いる金属酸化物に おいて、 構成元素中の元素 N4の原子数比が、 酸化物 5 3 0 13に用いる金属酸化物における、 構成元 素中の元素 N4の原子数比より大きいことが好ましい。 また、 酸化物 5 3 0 &に用いる金属酸化物に おいて、 I 11に対する元素 N4の原子数比が、 酸化物 5 3 0 13に用いる金属酸化物における、 1 11に 対する元素 N4の原子数比より大きいことが好ましい。 また、 酸化物 5 3 0 13に用いる金属酸化物に おいて、 元素 に対する I 11の原子数比が、 酸化物 5 3 0 3に用いる金属酸化物における、 元素 N4 に対する I 11の原子数比より大きいことが好ましい。 また、 酸化物 5 3 0 は、 酸化物 5 3 0 3ま たは酸化物 5 3 0 13に用いることができる金属酸化物を用いることができる。
[ 0 3 4 2 ] \¥0 2020/174303 ?€1/162020/051162 酸化物 5 3 0 3 , 酸化物 5 3 0 13、 および酸化物 5 3 0 。は、 結晶性を有することが好ましく、 特に、 匚八八匚一〇 を用いることが好ましい。 匚八八匚一〇 等の結晶性を有する酸化物は、 不 純物や欠陥 （酸素欠損等） が少なく、 結晶性の高い、 緻密な構造を有している。 よって、 ソース電 極またはドレイン電極による、 酸化物 5 3 0 13からの酸素の引き抜きを抑制することができる。 こ れにより、 熱処理を行っても、 酸化物 5 3 0 13から酸素が引き抜かれることを低減できるので、 卜 ランジスタ 5 1 0 Fは、 製造工程における高い温度 （所謂サーマルバジェッ ト） に対して安定であ る。
[ 0 3 4 3 ]
なお、 酸化物 5 3 0 3および酸化物 5 3 0 〇の一方または双方を省略してもよい。 酸化物 5 3 0 を酸化物 5 3 0 bの単層としてもよい。 酸化物 5 3 0を、 酸化物 5 3 0 3、 酸化物 5 3 0 13、 およ び酸化物 5 3 0 〇の積層とする場合は、 酸化物 5 3 0 3および酸化物 5 3 0 〇の伝導帯下端のエネ ルギーが、 酸化物 5 3 0 13の伝導帯下端のエネルギーより高くなることが好ましい。 また、 言い換 えると、 酸化物 5 3 0 3および酸化物 5 3 0 〇の電子親和力が、 酸化物 5 3 0 bの電子親和力より 小さいことが好ましい。 この場合、 酸化物 5 3 0 。は、 酸化物 5 3 0 &に用いることができる金属 酸化物を用いることが好ましい。 具体的には、 酸化物 5 3 0 に用いる金属酸化物において、 構成 元素中の元素 N4の原子数比が、 酸化物 5 3 0 13に用いる金属酸化物における、 構成元素中の元素 N4 の原子数比より大きいことが好ましい。 また、 酸化物 5 3 0 に用いる金属酸化物において、 I 11 に対する元素 N4の原子数比が、 酸化物 5 3 0 13に用いる金属酸化物における、 I 11に対する元素 N4 の原子数比より大きいことが好ましい。 また、 酸化物 5 3 0 13に用いる金属酸化物において、 元素 N4に対する I 11の原子数比が、 酸化物 5 3 0 。に用いる金属酸化物における、 元素 に対する I 11 の原子数比より大きいことが好ましい。
[ 0 3 4 4 ]
ここで、 酸化物 5 3 0 3 , 酸化物 5 3 0 13、 および酸化物 5 3 0 〇の接合部において、 伝導帯下 端のエネルギー,位はなだらかに変化する。 換言すると、 酸化物 5 3 0 3、 酸化物 5 3 0 13、 およ び酸化物 5 3 0 ◦の接合部における伝導帯下端のエネルギー準位は、 連続的に変化または連続接合 するともいうことができる。 このようにするためには、 酸化物 5 3 0 3と酸化物 5 3 0 bとの界面、 および酸化物 5 3 0 bと酸化物 5 3 0 〇との界面において形成される混合層の欠陥 _位密度を低く するとよい。
[ 0 3 4 5 ]
具体的には、 酸化物 5 3 0 3と酸化物 5 3 0 13、 酸化物 5 3 0 bと酸化物 5 3 0 〇が、 酸素以外 に共通の元素を有する （主成分とする） ことで、 欠陥 _位密度が低い混合層を形成することができ る。 例えば、 酸化物
Figure imgf000049_0001
酸化物 5 3 0 3および酸化物 5 3 0 として、 1 11— 0
Figure imgf000049_0002
酸化物、 0
Figure imgf000049_0003
酸化物、 酸化ガリウム等を用いてもよい。 また、 酸化物 5 3 0 〇を積層構造としてもよい。 例えば、 I 11—〇 3 å 11酸化物と、 当該 I
Figure imgf000049_0004
— å 11酸化物上の〇 11酸化物との積層構造、 または I n G a Z n酸化物と、 当該 I 11—〇
3 11酸化物上の酸化ガリウムとの積層構造を用いることができる。 別言すると、 1 11—0 3— å 11酸化物と、 I 11を含まない酸化物との積層構造を、 酸化物 5 3 0 。として用いてもよい。
[ 0 3 4 6 ]
具体的には、 酉爱化物 5 3 0 8として、 1 11 : 〇 : 2 11 = 1 : 3 : 4 [原子数比] もしくはその 近傍の組成、 または 1 : 1 : 0 . 5 [原子数比] もしくはその近傍の組成の金属酸化物を用いれば \¥02020/174303 卩（：17132020 /051162 よい。 また、 酉爱化物 530 I）として、 : Z n = 1 : 1 : 1 ［原子数比］ もしくはその近 傍の組成、 1 11 : 03 : 211 = 4 : 2 : 3 ［原子数比］ もしくはその近傍の組成、 I 11 :
Figure imgf000050_0001
: å
11 = 5 : 1 : 3 ［原子数比］ もしくはその近傍の組成、 または 1 0 : 1 : 3 ［原子数比］ もしくは その近傍の組成の金属酸化物、 または、 I 11— å 11酸化物を用いればよい。 酸化物 530 として、 酸化物 5303または酸化物 53013に用いることができる金属酸化物を用いればよい。 なお、 近 傍の組成とは、 所望の原子数比の ± 30%の範囲を含む。
［0347］
また、 酸化物 530 〇は、 2層以上の積層構造を有していてもよい。 酸化物 530 〇を積層構造 とする場合の具体例としては、 酸化物 530 。の下層として、 1 11 : 03 : 211 = 5 : 1 : 3 ［原 子数比］ もしくはその近傍の組成、 または 1 0 : 1 : 3 ［原子数比］ もしくはその近傍の組成の金 属酸化物、 または、 I 11— å 11酸化物を用い、 酸化物 530 の上層として、 1 11 : 03 : 211 = 1 : 3 : 4 ［原子数比］ もしくはその近傍の組成、
Figure imgf000050_0002
: å 11= 2 : 1 ［原子数比］ もしくはその 近傍の組成、 または
Figure imgf000050_0003
: å 11= 2 : 5 ［原子数比］ もしくはその近傍の組成、 または酸化ガリウ ムを用いればよい。
［0348］
酸化物 5 303、 酸化物 530 。を上述の構成とすることで、 酸化物 5303と酸化物 530 b との界面、 および酸化物 5 30 bと酸化物 5 30 〇 との界面における欠陥準位密度を低くすること ができる。 そのため、 界面散乱によるキャリア伝導への影響が小さくなり、 トランジスタ 5 1 0 F は高いオン電流、 および高い周波数特性を得ることができる。 なお、 酸化物 530 〇を積層構造と した場合、 上述の酸化物 5 3013と、 酸化物 530 〇との界面における欠陥準位密度を低くする効 果に加え、 酸化物 5 30 〇が有する構成元素が、 絶縁体 550側に拡散するのを抑制することが期 待される。 より具体的には、 酸化物 530 。を積層構造とし、 積層構造の上方に I 11を含まない酸 化物を位置させるため、 絶縁体 550側に拡散しうる I 11を抑制することができる。 絶縁体 5 50 は、 ゲート絶縁体として機能するため、 1 11が拡散した場合、 トランジスタの特性不良となる。 し たがって、 酸化物 5 30 〇を積層構造とすることで、 信頼性の高い半導体装置を提供することが可 能となる。
［0349］
酸化物 5 30は、 酸化物半導体として機能する金属酸化物を用いることが好ましい。 例えば、 酸 化物 530のチャネル形成領域となる金属酸化物としては、 バンドギャップが 26 V以上、 好まし くは 2. 5 6 V以上のものを用いることが好ましい。 このように、 バンドギャップの大きい金属酸 化物を用いることで、 トランジスタのオフ電流を低減することができる。 このようなトランジスタ を用いることで、 低消費電力の半導体装置を提供できる。
［0350］
<半導体装置の構成例 2 >
図 1 5には、 図 7に示す半導体装置において、 絶縁体 6 50上に導電体 6 92を有する例を示す。 導電体 6 9 2は半導体装置の一方の面を覆うように形成される。 図 1 5には図示されないが、 導電 体 6 92は開口部を有してもよい。 また絶縁体 6 50よりも下層の導電体に電気的に接続される導 電体が該開口部内に設けられてもよい。
［035 1］
導電体 6 92として金属を用いることができる。 また導電性を有する金属窒化物や金属酸化物を 用いてもよい。 導電体 6 9 2として例えば、 チタン、 窒化チタン、 酸化チタン等を用いる事ができ る。 導電体 6 92は半導体装置よりも外部からの電磁波を遮断する、 あるいは弱める機能を有する。 また導電体 6 92は静電気を拡散して逃がす、 または電荷の局在化を防ぐ機能を有する。 導電体 6 92を設けることにより、 半導体装置の動作をさらに安定させることができる。
[0352]
図 1 6には、 絶縁体 6 50と導電体 6 92との間に絶縁体 6 93を有する例を示す。 絶縁体 6 9 3として例えば、 繊維体に有機樹脂が含浸された構造体を用いることができる。 繊維体として例え ばガラス繊維を用いてもよい。 また有機樹脂として例えば臭素化エポキシ樹脂を用いてもよい。
[0353]
なお、 本実施の形態は、 本明細書に記載する他の実施の形態と適宜組み合わせて実施することが できる。
[0354]
(実施の形態 3 )
本実施の形態では、 上記実施の形態で説明した〇 S トランジスタに用いることができる金属酸化 物の構成について説明する。
[0355]
< <金属酸化物 > >
酸化物 5 30として、 酸化物半導体として機能する金属酸化物を用いることが好ましい。 以下で は、 本発明に係る酸化物 530に適用可能な金属酸化物について説明する。
[0356]
金属酸化物は、 少なく ともインジウムまたは亜鉛を含むことが好ましい。 特に、 インジウムおよ び亜鉛を含むことが好ましい。 また、 それらに加えて、 ガリウム、 イットリウム、 錫などが含まれ ていることが好ましい。 また、 ホウ素、 チタン、 鉄、 ニッケル、 ゲルマニウム、 ジルコニウム、 モ リブデン、 ランタン、 セリウム、 ネオジム、 ハフニウム、 タンタル、 タングステン、 マグネシウム などから選ばれた一種、 または複数種が含まれていてもよい。
[0357]
ここでは、 金属酸化物が、 インジウム、 元素 Mおよび亜鉛を有する I n— M— Z n酸化物である 場合を考える。 なお、 元素 Mは、 アルミニウム、 ガリウム、 イットリウム、 または錫とする。 その ほかの元素 Mに適用可能な元素としては、 ホウ素、 チタン、 鉄、 ニッケル、 ゲルマニウム、 ジルコ ニウム、 モリブデン、 ランタン、 セリウム、 ネオジム、 ハフニウム、 タンタル、 タングステン、 マ ダネシウムなどがある。 ただし、 元素 Mとして、 前述の元素を複数組み合わせても構わない場合が ある。
[0358]
なお、 本明細書等において、 窒素を有する金属酸化物も金属酸化物 (me t a l o x i d e) と総称する場合がある。 また、 窒素を有する金属酸化物を、 金属酸窒化物 (me t a l o x yn i t r i d e ) と呼称してもよい。
[0359]
[金属酸化物の構造]
酸化物半導体 (金属酸化物) は、 単結晶酸化物半導体と、 それ以外の非単結晶酸化物半導体と、 に分けられる。 非単結晶酸化物半導体としては、 例えば、 CAAC— OS、 多結晶酸化物半導体、 n c— OS （n a n o c r y s t a l l i n e o x i d e s em i c o n d u c t o r） 、 擬 似非晶質酸化物半導体 （a— l i k e OS : amo r p h o u s— 1 i k e o x i d e s e m i c o n d u c t o r） 、 および非晶質酉爱化物半導体などがある。
[0360]
CAAC— OSは、 c軸配向性を有し、 かつ a— b面方向において複数のナノ結晶が連結し、 歪 みを有した結晶構造となっている。 なお、 歪みとは、 複数のナノ結晶が連結する領域において、 格 子配列の揃った領域と、 別の格子配列の揃った領域と、 の間で格子配列の向きが変化している箇所 を指す。
[036 1 ]
ナノ結晶は、 六角形を基本とするが、 正六角形状とは限らず、 非正六角形状である場合がある。 また、 歪みにおいて、 五角形、 および七角形などの格子配列を有する場合がある。 なお、 CAAC
— OSにおいて、 歪み近傍においても、 明確な結晶粒界 （グレインバウンダリーともいう。 ） を確 認することは難しい。 すなわち、 格子配列の歪みによって、 結晶粒界の形成が抑制されていること がわかる。 これは、 CAAC— OSが、 a— b面方向において酸素原子の配列が稠密でないことや、 金属元素が置換することで原子間の結合距離が変化することなどによって、 歪みを許容することが できるためである。
[0362]
また、 CAAC— OSは、 インジウム、 および酸素を有する層 （以下、 I n層） と、 元素 M、 亜 鉛、 および酸素を有する層 （以下、 （M， Z n） 層） とが積層した、 層状の結晶構造 （層状構造と もいう） を有する傾向がある。 なお、 インジウムと元素 Mは、 互いに置換可能であり、 （M， Zn） 層の元素 Mがインジウムと置換した場合、 （ I n, M， Zn） 層と表すこともできる。 また、 I n 層のインジウムが元素 Mと置換した場合、 （I n, M） 層と表すこともできる。
[0363]
C AAC— OSは結晶性の高い金属酸化物である。 一方、 CAAC— OSは、 明確な結晶粒界を 確認することが難しいため、 結晶粒界に起因する電子移動度の低下が起こりにくいといえる。 また、 金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、 CAAC
— OSは不純物や欠陥 （酸素欠損など） の少ない金属酸化物ともいえる。 したがって、 CAAC— OSを有する金属酸化物は、 物理的性質が安定する。 そのため、 CAAC— OSを有する金属酸化 物は熱に強く、 信頼性が高い。
[0364]
n c— OSは、 微小な領域 （例えば、 1 n m以上 10 n m以下の領域、 特に l nm以上 3 nm以 下の領域） において原子配列に周期性を有する。 また、 n c— OSは、 異なるナノ結晶間で結晶方 位に規則性が見られない。 そのため、 膜全体で配向性が見られない。 したがって、 n c— OSは、 分析方法によっては、 a - 1 i k e O Sや非晶質酸化物半導体と区別が付かない場合がある。
[0365]
なお、 インジウムと、 ガリウムと、 亜鉛と、 を有する金属酸化物の一種である、 I n— Ga— Z n酸化物 （以下、 I GZO） は、 上述のナノ結晶とすることで安定な構造をとる場合がある。 特に、 I GZOは、 大気中では結晶成長がし難い傾向があるため、 大きな結晶 （ここでは、 数 mmの結晶、 または数 cmの結晶） よりも小さな結晶 （例えば、 上述のナノ結晶） とする方が、 構造的に安定と なる場合がある。 \¥0 2020/174303 卩（：17132020 /051162
[ 0 3 6 6 ]
3— 1 1 1^ 6 〇 は、 11 0—〇 と非晶質酸化物半導体との間の構造を有する金属酸化物であ る。 〇 は、 鬆または低密度領域を有する。 すなわち、
Figure imgf000053_0001
〇 は、 11 0—〇 および〇八八〇一〇 と比べて、 結晶性が低い。
[ 0 3 6 7 ]
酸化物半導体 （金属酸化物） は、 多様な構造をとり、 それぞれが異なる特性を有する。 本発明の 態様の酸化物半導体は、 非晶質酸化物半導体、 多結晶酸化物半導体、 3— 1 丨 1£ 6 0 3 , 11 0 二種以上を有していてもよい。
Figure imgf000053_0002
ここで、 金属酸化物中における各不純物の影響について説明する。
[ 0 3 6 9 ]
酸化物半導体に不純物が混入すると、 欠陥,位または酸素欠損が形成される場合がある。 よって、 酸化物半導体のチャネル形成領域に不純物が混入することで、 酸化物半導体を用いたトランジスタ の電気特性が変動しやすく、 信頼性が悪くなる場合がある。 また、 チャネル形成領域に酸素欠損が 含まれていると、 トランジスタはノーマリーオン特 1 '生となりやすい。
[ 0 3 7 0 ]
また、 上記欠陥準位には、 トラップ準位が含まれる場合がある。 金属酸化物のトラップ準位に捕 獲された電荷は、 消失するまでに要する時間が長く、 あたかも固定電荷のように振る舞うことがあ る。 そのため、 トラップ準位密度の高い金属酸化物をチャネル形成領域に有する トランジスタは、 電気特性が不安定となる場合がある。
[ 0 3 7 1 ]
また、 酸化物半導体のチャネル形成領域に不純物が存在すると、 チャネル形成領域の結晶性が低 くなる場合がある、 また、 チャネル形成領域に接して設けられる酸化物の結晶性が低くなる場合が ある。 チャネル形成領域の結晶性が低いと、 トランジスタの安定性または信頼性が悪化する傾向が ある。 また、 チャネル形成領域に接して設けられる酸化物の結晶性が低いと、 界面 _位が形成され、 トランジスタの安定性または信頼性が悪化する場合がある。
[ 0 3 7 2 ]
したがって、 トランジスタの安定性または信頼性を向上させるには、 酸化物半導体のチャネル形 成領域およびその近傍の不純物濃度を低減することが有効である。 不純物としては、 水素、 窒素、 アルカリ金属、 アルカリ土類金属、 鉄、 ニッケル、 シリコン等がある。
[ 0 3 7 3 ]
具体的には、 当該酸化物半導体のチャネル形成領域およびその近傍において、 £
Figure imgf000053_0003
により得 られる上記不純物の濃度を、 1 X 1 0 1 8 3 〇111
Figure imgf000053_0004
以下、 好ましくは 2 X 1 0 1 6 3 〇111 8 0 111 3以下にする。 または、 当該酸化物半導体のチャネル形成領域およびその近傍において、 を用いた元素分析により得られる上記不純物の濃度を、 1 . 0 & 1 〇 111 1 〇 %以下にする。 なお、 当該酸化物半導体として元素 IV!を含む酸化物を用いる場合、 当該酸化物半導体のチャネル形 成領域およびその近傍において、 元素 に対する上記不純物の濃度比を、 〇. 1 0未満、 好ましく は〇. 0 5未満にする。 ここで、 上記濃度比を算出する際に用いる元素
Figure imgf000053_0005
濃度は、 上記不純物の 濃度を算出した領域と同じ領域の濃度でもよいし、 当該酸化物半導体中の濃度でもよい。 \¥0 2020/174303 ?€1/162020/051162
[ 0 3 7 4 ]
また、 不純物濃度を低減した金属酸化物は、 欠陥,位密度が低いため、 トラップ,位密度も低く なる場合がある。
[ 0 3 7 5 ]
また、 金属酸化物中の酸素欠損に水素が入った場合、 酸素欠損と水素とが結合し V 0 Hを形成す る場合がある。 V 0 Hはドナーとして機能し、 キャリアである電子が生成されることがある。 また、 水素の一部が金属原子と結合する酸素と結合して、 キャリアである電子を生成する場合がある。
[ 0 3 7 6 ]
従って、 水素が多く含まれている酸化物半導体を用いたトランジスタは、 ノーマリーオン特性と なりやすい。 また、 酸化物半導体中の水素は、 熱、 電界などのストレスによって動きやすいため、 酸化物半導体に多くの水素が含まれると、 トランジスタの信頼性が悪化する恐れもある。
[ 0 3 7 7 ]
つまり、 金属酸化物中の V 0 Hをできる限り低減し、 高純度真性または実質的に高純度真性にす ることが好ましい。 このように、 〇：«が十分低減された酸化物半導体を得るには、 酸化物半導体 中の水分、 水素などの不純物を除去すること （脱水、 脱水素化処理と記載する場合がある。 ） と、 酸化物半導体に酸素を供給して酸素欠損を補填すること （加酸素化処理と記載する場合がある。 ） が重要である。 〇：«などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形 成領域に用いることで、 安定した電気特性を付与することができる。
[ 0 3 7 8 ]
また、 トランジスタには、 キャリア濃度の低い酸化物半導体を用いることが好ましい。 酸化物半 導体のキャリア濃度を低くする場合においては、 酸化物半導体中の不純物濃度を低くし、 欠陥,位 密度を低くすればよい。 本明細書等において、 不純物濃度が低く、 欠陥 _位密度の低いことを高純 度真性または実質的に高純度真性という。 なお、 酸化物半導体中の不純物としては、 例えば、 水素、 窒素、 アルカリ金属、 アルカリ土類金属、 鉄、 ニッケル、 シリコン等がある。
[ 0 3 7 9 ]
特に、 酸化物半導体に含まれる水素は、 金属原子と結合する酸素と反応して水になるため、 酸化 物半導体中に酸素欠損を形成する場合がある。 酸化物半導体中のチャネル形成領域に酸素欠損が含 まれていると、 トランジスタはノーマリーオン特性となる場合がある。 さらに、 酸素欠損に水素が 入った欠陥はドナーとして機能し、 キャリアである電子が生成されることがある。 また、 水素の一 部が金属原子と結合する酸素と結合して、 キャリアである電子を生成する場合がある。 従って、 水 素が多く含まれている酸化物半導体を用いたトランジスタは、 ノーマリーオン特 1 '生となりやすい。
[ 0 3 8 0 ]
酸素欠損に水素が入った欠陥 （ 〇：«） は、 酸化物半導体のドナーとして機能しうる。 しかしな がら、 当該欠陥を定量的に評価することは困難である。 そこで、 酸化物半導体においては、 ドナー 濃度ではなく、 キャリア濃度で評価される場合がある。 よって、 本明細書等では、 酸化物半導体の パラメータとして、 ドナー濃度ではなく、 電界が印加されない状態を想定したキャリア濃度を用い る場合がある。 つまり、 本明細書等に記載の 「キャリア濃度」 は、 「ドナー濃度」 と言い換えるこ とができる場合がある。
[ 0 3 8 1 ]
よって、 酸化物半導体中の水素はできる限り低減されていることが好ましい。 具体的には、 酸化 物半導体において、 二次イオン質量分析法 （S IMS : S e c o n d a r y I o n Ma s s S p e c t r ome t r y） により得られる水素濃度を、 l X 1 02〇 a t om s/c m 3未満、 好 ましくは l X 1 019 a t oms / c m 3未満、 より好ましくは 5 X 1018a t om s / c m 3未満、 さらに好ましくは 1 X 1 018 a t om s/cm3未満とする。 水素などの不純物が十分に低減され た酸化物半導体をトランジスタのチャネル形成領域に用いることで、 安定した電気特性を付与する ことができる。
[0382]
また、 チャネル形成領域の酸化物半導体のキャリア濃度は、 1 X 1018 cm一3以下であることが 好ましく、 l X 1017 c m一3未満であることがより好ましく、 l X 1016 c m一3未満であること がさらに好ましく、 l X 1 013 c m -3未満であることがさらに好ましく、 l X 1012 c m -3未満 であることがさらに好ましい。 なお、 チャネル形成領域の酸化物半導体のキャリア濃度の下限値に ついては、 特に限定は無いが、 例えば、 1 X 10— 9 cm 3とすることができる。
[0383]
本発明の一態様により、 信頼性が良好な半導体装置を提供することができる。 また、 本発明の一 態様により、 良好な電気特性を有する半導体装置を提供することができる。 また、 本発明の一態様 により、 オン電流の大きい半導体装置を提供することができる。 また、 本発明の一態様により、 微 細化または高集積化が可能な半導体装置を提供することができる。 また、 本発明の一態様は、 低消 費電力の半導体装置を提供することを課題の一つとする。
[0384]
＜くその他の半導体材料＞＞
酸化物 530に用いることができる半導体材料は、 上述の金属酸化物に限られない。 酸化物 53 0として、 バンドギャップを有する半導体材料 （ゼロギャップ半導体ではない半導体材料） を用い てもよい。 例えば、 シリコンなどの単体元素の半導体、 ヒ化ガリウムなどの化合物半導体、 半導体 として機能する層状物質 （原子層物質、 2次元材料などともいう。 ） などを半導体材料に用いるこ とが好ましい。 特に、 半導体として機能する層状物質を半導体材料に用いると好適である。
[0385]
ここで、 本明細書等において、 層状物質とは、 層状の結晶構造を有する材料群の総称である。 層 状の結晶構造は、 共有結合やイオン結合によって形成される層が、 ファンデルワールスカのような、 共有結合やイオン結合よりも弱い結合を介して積層している構造である。 層状物質は、 単位層内に おける電気伝導性が高く、 つまり、 2次元電気伝導性が高い。 半導体として機能し、 かつ、 2次元 電気伝導性の高い材料をチャネル形成領域に用いることで、 オン電流の大きいトランジスタを提供 することができる。
[0386]
層状物質として、 グラフエン、 シリセン、 カルコゲン化物などがある。 カルコゲン化物は、 カル コゲンを含む化合物である。 また、 カルコゲンは、 第 1 6族に属する元素の総称であり、 酸素、 硫 黄、 セレン、 テルル、 ポロニウム、 リバモリウムが含まれる。 また、 カルコゲン化物として、 遷移 金属カルコゲナイ ド、 1 3族カルコゲナイ ドなどが挙げられる。
[0387]
酸化物 530として、 例えば、 半導体として機能する遷移金属カルコゲナイ ドを用いることが好 ましい。 酸化物 530として適用可能な遷移金属カルコゲナイ ドとして、 具体的には、 硫化モリブ \¥02020/174303 ?€1/162020/051162 デン （代表的には 1^〇 32） 、 セレン化モリブデン （代表的には 1^〇 £ 62） 、 モリブデンテルル （代表的にはN40丁 62） 、 硫化タングステン （代表的には £2） 、 セレン化タングステン （代表 的には £ 62） 、 タングステンテルル （代表的には 丁 62） 、 硫化ハフニウム （代表的にはH £ £2） 、 セレン化ハフニウム （代表的にはH £ 62） 、 硫化ジルコニウム （代表的には ZrS2） 、 セレン化ジルコニウム （代表的には å £ 62） などが挙げられる。
[0388]
なお、 本実施の形態は、 本明細書に記載する他の実施の形態と適宜組み合わせて実施することが できる。
[符号の説明]
[0389]
8 1八3 1、 1 X2、 I NM、
Figure imgf000056_0001
011丁、 011丁 2、 011丁8、 ？ ：8、 3 £丁、 V 603, ：80、 匚八 〇、 匚八 乙、 〇〇、 VSH、 、 丁 ：端子
N01、 N02、 N03、 N04、 N05 : ノード
11 :増幅回路、 303 ：回路、 3013 :回路、 300 :回路、 30 ¢1 :回路、 31 : トランジス 夕、 32 : トランジスタ、 34 : トランジスタ、 36 : トランジスタ、 37 : トランジスタ、 4 1 :容量素子、 42 :容量素子、 45 : トランジスタ、 46 : トランジスタ、 47 : トランジスタ、
48 :容量素子、 49 :容量素子、 61 :容量素子、 70 :半導体装置、 71 :増幅回路、 80 : 増幅回路、 81 : トランジスタ、 82 : トランジスタ、 83 : トランジスタ、 84 : トランジスタ、 85 : トランジスタ、 86 : トランジスタ、 87 :容量素子、 88 :容量素子、 89 :抵抗素子、 100 :蓄電システム、 1 14 :記憶素子、 121 :二次電池、 161 :容量素子、 162 : トラ ンジスタ、 300 : トランジスタ、 311 :基板、 313 :半導体領域、 3143 ：低抵抗領域、
31413 :低抵抗領域、 315 :絶縁体、 316 :導電体、 320 :絶縁体、 322 :絶縁体、 3
24 :絶縁体、 326 :絶縁体、 328 :導電体、 330 :導電体、 350 :絶縁体、 352 :絶 縁体、 354 :絶縁体、 356 :導電体、 360 :絶縁体、 362 :絶縁体、 364 :絶縁体、 3 66 :導電体、 370 :絶縁体、 372 :絶縁体、 374 :絶縁体、 376 :導電体、 380 :絶 縁体、 382 :絶縁体、 384 :絶縁体、 386 :導電体、 500 : トランジスタ、 503 :導電 体、 5033 ：導電体、 50313 :導電体、 505 :導電体、 5053 ：導電体、 50513 :導電 体、 510 :絶縁体、 510八： トランジスタ、 510
Figure imgf000056_0002
トランジスタ、 5100 : トランジス 夕、 5100 : トランジスタ、 510 £ : トランジスタ、 510 F : トランジスタ、 511 :絶縁 体、 512 :絶縁体、 514 :絶縁体、 516 :絶縁体、 518 :導電体、 520 :絶縁体、 52 1 :絶縁体、 522 :絶縁体、 524 :絶縁体、 530 :酸化物、 5303 :酸化物、 53013 : 酸化物、 530〇 :酸化物、 531 :領域、 5313 ：領域、 53113 :領域、 5403 :導電体、
54013 :導電体、 542 :導電体、 5423 ：導電体、 54213 :導電体、 543 :領域、 54
33 :領域、 54313 :領域、 544 :絶縁体、 545 :絶縁体、 546 :導電体、 5463 :導 電体、 54613 :導電体、 547 :導電体、 5473 ：導電体、 54713 :導電体、 548 :導電 体、 550 :絶縁体、 552 :金属酸化物、 560 :導電体、 5603 :導電体、 56013 :導電 体、 570 :絶縁体、 571 :絶縁体、 573 :絶縁体、 574 :絶縁体、 575 :絶縁体、 57
6 :絶縁体、 5763 ：絶縁体、 57613 :絶縁体、 580 :絶縁体、 581 :絶縁体、 582 : 絶縁体、 584 :絶縁体、 586 :絶縁体、 600 :容量素子、 610 :導電体、 612 :導電体、 620 :導電体、 630 :絶縁体、 650 :絶縁体、 692 :導電体、 693 :絶縁体

Claims

\¥0 2020/174303 ?€1/162020/051162 請求の範囲
[請求項 1 ]
第 1の増幅回路、 第 2の増幅回路および容量素子を有し、
前記第 1の増幅回路は第 1の出力端子を有し、
前記第 2の増幅回路は入力端子、 第 2の出力端子、 第 1のトランジスタおよび第 2のトランジス 夕を有し、
前記第 1の出力端子は前記容量素子の第 1の電極に電気的に接続され、
前記容量素子の第 2の電極は前記入力端子に電気的に接続され、
前記入力端子は、 前記第 1のトランジスタのゲートと、 前記第 2のトランジスタのソースおよび ドレインの一方と、 に電気的に接続され、
前記第 1のトランジスタのソースおよびドレインの一方は、 前記第 2の出力端子に電気的に接続 され、
前記第 2の増幅回路は、 前記入力端子に与えられる信号を増幅して前記第 2の出力端子に与える 機能を有し、
前記第 2のトランジスタは、 前記入力端子に電位を与えて保持する機能を有し、
前記第 2のトランジスタのチャネル形成領域はインジウムおよびガリウムの少なくとも一方を含 む金属酸化物を有する半導体装置。
[請求項 2 ]
第 1の増幅回路、 第 2の増幅回路および容量素子を有し、
前記第 1の増幅回路は第 1の出力端子を有し、
前記第 2の増幅回路は第 1のトランジスタ、 第 2のトランジスタ、 高電位配線、 低電位配線およ び第 1の半導体素子を有し、
前記第 1の半導体素子は第 3の電極と、 第 4の電極と、 を有し、
前記第 1の出力端子は前記容量素子の第 1の電極に電気的に接続され、
前記容量素子の第 2の電極は、 前記第 1のトランジスタのゲートと、 前記第 2のトランジスタの ソースおよびドレインの一方と、 に電気的に接続され、
前記第 2のトランジスタのチャネル形成領域はインジウムおよびガリウムの少なくとも一方を含 む金属酸化物を有し、
前記第 3の電極は、 前記高電位配線に電気的に接続され、
前記第 4の電極と前記第 1のトランジスタのソースおよびドレインの一方は、 前記第 2の出力端 子に電気的に接続され、
前記第 1のトランジスタのソースおよびドレインの他方は、 前記低電位配線に電気的に接続され る半導体装置。
[請求項 3 ]
請求項 2において、
前記第 1の半導体素子は第 3のトランジスタを有し、
前記第 3の電極は前記第 3のトランジスタのソースおよびドレインの一方に電気的に接続され、 前記第 4の電極は前記第 3のトランジスタのソースおよびドレインの他方に電気的に接続される 半導体装置。
[請求項 4 ] \¥0 2020/174303 ?€1/162020/051162 請求項 2において、
前記第 1の半導体素子は直列に接続された複数のトランジスタを有し、
前記第 3の電極は前記直列に接続された複数のトランジスタの一方の端のトランジスタのソース またはドレインに電気的に接続され、
前記第 4の電極は前記直列に接続された複数のトランジスタの他方の端のトランジスタのソース またはドレインに電気的に接続される半導体装置。
[請求項 5 ]
第 1の増幅回路、 第 2の増幅回路および容量素子を有し、
前記第 1の増幅回路は第 1の出力端子を有し、
前記第 2の増幅回路は入力端子、 第 2の出力端子および第 1のトランジスタを有し、
前記第 1の出力端子は前記容量素子の第 1の電極に電気的に接続され、
前記容量素子の第 2の電極は、 前記入力端子および前記第 1のトランジスタのゲートに電気的に 接続され、
前記第 1のトランジスタのソースおよびドレインの一方は、 前記第 2の出力端子に電気的に接続 され、
前記第 1の出力端子から電位 V 1が出力され、 前記入力端子に電位 V 2が与えられる第 1ステッ プと、
前記入力端子の前記電位 V 2が保持される第 2ステップと、
前記第 1の出力端子から出力される電位を前記電位 V 1から電位 （ 1 + 1） に変化させる ことにより前記入力端子の前記電位 V 2が電位 （V 2 +△ V 1） に変化し、
前記電位 （\^ 2 + \^ 1） が増幅された信号が前記第 2の出力端子から出力される第 3ステップ と、
を有する半導体装置の動作方法。
[請求項 6 ]
請求項 5において、
前記第 2の増幅回路は第 2のトランジスタを有し、
前記第 1のトランジスタのゲートは、 前記第 2のトランジスタのソースおよびドレインの一方と 電気的に接続され、
前記第 1ステップにおいて、 前記第 2のトランジスタはオン状態であり、
前記第 2ステップおよび前記第 3ステップにおいて、 前記第 1のトランジスタはオフ状態である 半導体装置の動作方法。
[請求項 7 ]
請求項 6において、 前記第 2のトランジスタのチャネル形成領域はインジウムおよびガリウムの 少なくとも一方を含む金属酸化物を有する半導体装置の動作方法。
[請求項 8 ]
請求項 5乃至請求項 7のいずれか一において、
前記第 1の増幅回路は第 3のトランジスタおよび第 4のトランジスタを有し、
前記第 3のトランジスタのソースおよびドレインの一方は前記第 4のトランジスタのソースおよ びドレインの一方と電気的に接続され、
前記第 4のトランジスタのソースおよびドレインの他方は、 前記第 1の出力端子に電気的に接続 \¥0 2020/174303 ?€1/162020/051162 され、
前記第 3ステップにおいて、 前記第 1の出力端子の電位は、 前記第 3のトランジスタのゲートに 与えられる電位と前記第 4のトランジスタのゲートに与えられる電位の比較結果に応じて生成され る半導体装置の動作方法。
[請求項 9 ]
請求項 5乃至請求項 8のいずれか一において、
前記第 1の増幅回路は第 5のトランジスタおよび第 6のトランジスタを有し、
前記第 6のトランジスタのチャネル形成領域はインジウムおよびガリウムの少なくとも一方を含 む金属酸化物を有し、
前記第 5のトランジスタのソースおよびドレインの一方は、 前記第 1の出力端子に電気的に接続 され、
前記第 6のトランジスタのソースおよびドレインの一方は、 前記第 5のトランジスタのゲートに 電気的に接続され、
前記第 1ステップにおいて、 前記第 6のトランジスタはオン状態であり、
前記第 2ステップおよび前記第 3ステップにおいて、 前記第 6のトランジスタはオフ状態である 半導体装置の動作方法。
PCT/IB2020/051162 2019-02-26 2020-02-13 半導体装置及び半導体装置の動作方法 WO2020174303A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020217028315A KR20210129089A (ko) 2019-02-26 2020-02-13 반도체 장치 및 반도체 장치의 동작 방법
JP2021501134A JP7546544B2 (ja) 2019-02-26 2020-02-13 半導体装置
CN202080013870.6A CN113424445A (zh) 2019-02-26 2020-02-13 半导体装置及半导体装置的工作方法
US17/425,348 US11916065B2 (en) 2019-02-26 2020-02-13 Semiconductor device and method for operating semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019033161 2019-02-26
JP2019-033161 2019-02-26
JP2019123630 2019-07-02
JP2019-123630 2019-07-02

Publications (1)

Publication Number Publication Date
WO2020174303A1 true WO2020174303A1 (ja) 2020-09-03

Family

ID=72239226

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2020/051162 WO2020174303A1 (ja) 2019-02-26 2020-02-13 半導体装置及び半導体装置の動作方法

Country Status (5)

Country Link
US (1) US11916065B2 (ja)
JP (1) JP7546544B2 (ja)
KR (1) KR20210129089A (ja)
CN (1) CN113424445A (ja)
WO (1) WO2020174303A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7554673B2 (ja) * 2018-12-20 2024-09-20 株式会社半導体エネルギー研究所 半導体装置
US11799430B2 (en) 2019-08-23 2023-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05122028A (ja) * 1991-09-06 1993-05-18 Fuji Xerox Co Ltd 差動型電圧比較器
JPH05175752A (ja) * 1991-09-06 1993-07-13 Fuji Xerox Co Ltd 差動型電圧比較器
JP2004312555A (ja) * 2003-04-09 2004-11-04 Sony Corp コンパレータ、差動増幅器、２段増幅器及びアナログ／ディジタル変換器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10303427A1 (de) 2002-02-06 2003-10-16 Nec Corp Tokio Tokyo Verstärker-Schaltung, Treiber-Schaltung für ein Anzeigegerät , tragbares Telefon und tragbares elektronisches Gerät
JP4214787B2 (ja) 2002-02-06 2009-01-28 日本電気株式会社 増幅回路及びその制御方法
JP2009071653A (ja) 2007-09-14 2009-04-02 Yamaha Corp コンパレータ
KR101726724B1 (ko) 2009-01-14 2017-04-13 미쓰미덴기가부시기가이샤 보호감시 회로, 전지팩, 2차전지 감시 회로, 및 보호 회로
JP5175752B2 (ja) 2009-01-22 2013-04-03 株式会社東芝 医用画像処理装置
KR20190093705A (ko) * 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
EP2538479B1 (en) 2010-12-13 2015-09-02 Panasonic Corporation Power generation system and operating method therefor
US10749338B2 (en) * 2018-02-22 2020-08-18 Infineon Technologies Ag ESD power clamp with negative gate voltage
JP6951293B2 (ja) * 2018-05-29 2021-10-20 株式会社東芝 半導体装置
US11531362B2 (en) * 2018-08-10 2022-12-20 Semiconductor Energy Laboratory Co., Ltd. Amplifier circuit, latch circuit, and sensing device
US20210384751A1 (en) 2018-10-25 2021-12-09 Semiconductor Energy Laboratory Co., Ltd. Power storage device and method for operating power storage device
US11714138B2 (en) 2018-11-22 2023-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power storage device, and electronic device
KR20210093934A (ko) 2018-11-22 2021-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 이차 전지의 이상 검출 장치 및 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05122028A (ja) * 1991-09-06 1993-05-18 Fuji Xerox Co Ltd 差動型電圧比較器
JPH05175752A (ja) * 1991-09-06 1993-07-13 Fuji Xerox Co Ltd 差動型電圧比較器
JP2004312555A (ja) * 2003-04-09 2004-11-04 Sony Corp コンパレータ、差動増幅器、２段増幅器及びアナログ／ディジタル変換器

Also Published As

Publication number Publication date
US20220102340A1 (en) 2022-03-31
KR20210129089A (ko) 2021-10-27
CN113424445A (zh) 2021-09-21
JP7546544B2 (ja) 2024-09-06
JPWO2020174303A1 (ja) 2020-09-03
US11916065B2 (en) 2024-02-27

Similar Documents

Publication Publication Date Title
US9755083B2 (en) Semiconductor device and method for manufacturing the same
KR102329144B1 (ko) 반도체 장치
JP6995523B2 (ja) 半導体装置
KR102466117B1 (ko) 트리밍 회로, 트리밍 회로의 구동 방법
JP7352568B2 (ja) 半導体装置
WO2020201860A1 (ja) 単極性トランジスタを用いて構成された論理回路、および、半導体装置
TW201308888A (zh) 半導體裝置
WO2020174303A1 (ja) 半導体装置及び半導体装置の動作方法
JP7359754B2 (ja) 半導体装置
JP7554673B2 (ja) 半導体装置
WO2021005439A1 (ja) 半導体装置、蓄電装置および半導体装置の動作方法
JP7412346B2 (ja) 半導体装置
JP7538804B2 (ja) 半導体装置、及びその動作方法
WO2021019356A1 (ja) 情報処理システム、及びその動作方法
US8847627B2 (en) Semiconductor device
US20220020683A1 (en) Semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20762107

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021501134

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20217028315

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20762107

Country of ref document: EP

Kind code of ref document: A1