JPWO2008050511A1 - 電子回路基板 - Google Patents

電子回路基板 Download PDF

Info

Publication number
JPWO2008050511A1
JPWO2008050511A1 JP2008540895A JP2008540895A JPWO2008050511A1 JP WO2008050511 A1 JPWO2008050511 A1 JP WO2008050511A1 JP 2008540895 A JP2008540895 A JP 2008540895A JP 2008540895 A JP2008540895 A JP 2008540895A JP WO2008050511 A1 JPWO2008050511 A1 JP WO2008050511A1
Authority
JP
Japan
Prior art keywords
hole
electronic circuit
solder
circuit board
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008540895A
Other languages
English (en)
Inventor
眞吾 小村
眞吾 小村
勝重 明山
勝重 明山
宗生 横山
宗生 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2008050511A1 publication Critical patent/JPWO2008050511A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/044Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

基板1に設けられたスルーホール2の周辺における、レジスト4で覆われていないレジスト開口部5aの形状を、はんだ時にはんだ6に作用する表面張力が小さくなるように、フロー実装のフロー方向の長さが長い形状とする。

Description

この発明は、電子回路が構成される電子回路基板に関する。
近年、環境問題が大きく取り上げられ、鉛の使用を制限する方向にある。また、WEEE(Waste Electrical and Electronic Equipment)指令、RoHS(Restriction on Hazardous Substances)指令等の欧州環境規制においては、電気・電子機器製品における鉛の使用は認められず、電気・電子機器製品の製造においては大きく変更が迫られている。
このような状況下で、電子回路基板の製造において鉛フリーはんだによるフロー実装が進められている。しかし、鉛フリーはんだは鉛はんだに比べて濡れ性が悪く、実装フロー時にスルーホール、特に小径(例えば直径0.3mm程度)のスルーホール(ミニvia)にはなじみ切らず、スルーホールの開口部に大きなはんだボールが形成されてしまう。
図5には、基板に鉛フリーはんだによりフロー実装した場合のスルーホール部分の拡大断面を示す。基板101にはスルーホール102が設けられている。基板101の表面及びスルーホール102の内壁面にはめっき(銅箔)がなされ、このスルーホール102の内壁面のめっき層102aを介して、基板101の表面パターン103と基板101の裏面の電路(図示せず)を接続する。そして、パターン103の表面には、鉛フリーはんだによるフロー実装時にはんだが付着しないようにレジスト104が塗付される。この場合、レジスト104でスルーホール102を完全に塞ぐことができればよいが、基板101の厚さが例えば、0.8mm以上になると、スルーホール102を塞ぎきれない。このため、スルーホール102内に微小な穴が空いてしまい、次工程において銅箔洗浄液(酸性)が入り込む。そして、穴は微小なため、入り込んだ銅箔洗浄液を完全に取り除くことができず、銅箔を腐食させることになる。そこで、スルーホール102の周辺には、レジストを塗付しないレジスト開口部104aを形成している。
このような基板1に鉛フリーはんだによりフロー実装すると、図5に示すように、レジスト開口部104aに露出したパターン103の一部であるランド103aにはんだが付着し、この付着したはんだによりはんだボール105が形成されてしまう。はんだボール105は表面張力により球形となる。はんだボール105は、極めて幅の狭い(0.1mm程度)ランド103aに一部が付着しているだけであるので、ランド103aに対する付着力は弱く、基板101の伸縮や振動により脱落するおそれがある。はんだボール105が脱落すると、ICの端子間のショート等の不具合を引き起こしかねない。
スルーホール102の開口部に、このようなはんだボール105ができないようにするには、特許文献1に開示されるように、スルーホール102をソルダーレジスト印刷用のレジスト液及びシルク印刷用のインキで埋めてしまうことが考えられる。
特開平6−125164号公報
しかし、特許文献1に記載するようにスルーホールをレジスト液やインキで埋めた場合、スルーホール内に生じた微小な穴内に気体や液体を封じ込めてしまうことになり、基板雰囲気の温度上昇により液体が膨張して破裂したり、液体自体がスルーホールのめっき銅箔を腐食させたりしてしまうという課題があった。
この発明は、上記のような課題を解決するためになされたもので、はんだボールの脱落による回路のショートやスルーホールを充填してしまうことによる不具合が生じない電子回路基板を得ることを目的とする。
この発明に係る電子回路基板は、基板に設けられたスルーホール周辺における、レジストで覆われていないレジスト開口部の形状を、はんだ付け時のはんだに作用する表面張力が小さくなる形状としたものである。
この発明によれば、スルーホール周辺におけるレジスト開口部の形状を、はんだ付け時のはんだに作用する表面張力が小さくなるようにしたので、鉛フリーはんだによりフロー実装をしても、スルーホール開口部にできるはんだは扁平となりはんだボールとなることはない。しかもはんだはレジスト開口部のランドに強く付着し、基板の伸縮や振動によっても脱落することはない。
この発明の実施の形態1に係る電子回路基板の部分断面図である。 実施の形態1に係る電子回路基板の下平面図である。 この発明の実施の形態2に係る電子回路基板の下平面図である。 レジスト開口部の例を示す概略図である。 スルーホール開口部に形成されたはんだボールの断面図である。
以下、この発明をより詳細に説明するために、この発明を実施するための最良の形態について、添付の図面に従って説明する。
実施の形態1.
以下、この発明の実施の形態1を、図面を参照しながら詳細に説明する。図1には、実施の形態1に係る電子回路基板の部分断面を示し、図2には、はんだ付けをする前の基板の下平面を示す。
この電子回路基板において、多数の電子部品が搭載される基板1には、基板1の表裏をつなぐためのスルーホール2が基板1を垂直に貫通して設けられている。基板1の表面及びスルーホール2の内壁面には銅のめっきがなされ、銅箔パターン3が形成されている。図中、2aはスルーホール2内壁面のめっき層を示す。基板1の表面にはレジスト4が塗布されるが、スルーホール2周辺においては、所定の形状のレジスト開口部5が形成され、銅箔パターン3を露出させてなるランド3aが大きく形成される。
レジスト開口部5aの形状は、レジスト開口部5aに付着する鉛フリーはんだに作用する表面張力が小さくなるような形状とされる。はんだに作用する表面張力が小さくなる形状は、円形以外の形状とされる。具体的には、図2に示すようにスルーホール2の開口を囲む小判形とされる。小判形のレジスト開口部5aの長手方向は、フロー実装をする場合の流れ方向と一致される。このようにレジスト開口部5aの長手方向をはんだ付けのフロー方向(図中矢印で示すフロー実装時の基板1の移動方向)と一致させることにより、はんだがランド3aにのりやすくなり、図1に示すようなはんだ部6が形成される。はんだ6は、広いランド3aに付着し、ボール状となることはなく、扁平となる。
レジスト開口部5aの長手方向の長さは十分な長さを確保することが望ましいが、部品実装の高密度化においては、レジスト開口部5a、つまりランド3aはできる限り小さいことが望ましいので、高密度化との兼ね合いで最大の長さを取れるようにする。はんだボールは、スルーホール2の径が0.3mm以下で銅箔露出部分が0.6mm以下になったときに発生しやすくなる。よって、レジスト開口部5aの長手方向の寸法は、少なくともスルーホール2の直径dの2倍である2d以上とする。
以上のように、この実施の形態1に係る電子回路基板によれば、スルーホール2の開口部におけるはんだ6は、縦長の面積の広いランド3aと付着するので、はんだの表面張力は弱められ、はんだ6は扁平で、しかもランド3aに対する付着は強いものとなる。よって、基板1の伸縮や振動があったとしてもはんだ6が脱落することはない。また、はんだ6が基板1から突き出るようなことがなくなり、はんだ6が他の部分に当たって脱落することも回避される。従って、はんだの脱落に起因していたICのショート等の不具合は生じなくなる。また、スルーホール2を埋めてしまう構造ではないので、スルーホールを埋めてしまうことにより生じていた不具合も生じない。
実施の形態2.
図3にはこの発明の実施の形態2に係る電子回路基板の平面図を示す。
この電子回路基板は、信号線等に使われるスルーホール2にこの発明を適用したものである。信号線等に使われるスルーホール周辺の銅箔部分はもともと少なく、スルーホールと信号線等との接続部分はティアドロップ形になっているのが一般的である。従って、信号線等に使われるスルーホール2に対してはレジスト開口部5bもティアドロップ形とする。なお、この例におけるレジスト開口部5bの長手方向の長さはスルーホール2の直径(d)の2倍(2d)となっている。
このようにレジスト開口部5bの形状をティアドロップ形とすることにより、レジスト開口部5bに付着するはんだ6と銅箔露出部であるランド3aとの付着部分が大きくなり、はんだの付着力を確保することができる。よって、基板1が伸縮したり振動したりしても、スルーホール開口部に付着するはんだが落下することはない。
レジスト開口部の形状としては、実施の形態1、2に示した小判形(図4(a))、ティアドロップ形(図4(b))に限らず、図4(c)〜(f)に示すように、長方形のレジスト開口部5c、角丸長方形のレジスト開口部5d、楕円形のレジスト開口部5e、糸巻き形のレジスト開口部5fなど、種々の形状が考えられる。
以上のように、この発明に係る電子回路基板は、スルーホール周辺におけるレジスト開口部の形状をはんだに作用する表面張力が小さくなるようにすることで、はんだボールの脱落やスルーホールを充填してしまうことによる不具合が生じない電子回路基板としたので、電子回路が構成される電子回路基板に用いるのに適している。

Claims (5)

  1. 基板に設けられたスルーホール周辺における、レジストで覆われていないレジスト開口部の形状を、はんだ時のはんだに作用する表面張力が小さくなる形状としたことを特徴とする電子回路基板。
  2. 前記レジスト開口部を、円形以外の形状としたことを特徴とする請求項1記載の電子回路基板。
  3. 前記レジスト開口部の形状を、小判形、涙形、長方形、角丸長方形、楕円形、糸巻き形のいずれかとしたことを特徴とする請求項1記載の電子回路基板。
  4. 前記スルーホールの径をdとしたとき、前記レジスト開口部の長手方向の寸法が2d以上であることを特徴とする請求項1記載の電子回路基板。
  5. 前記レジスト開口部の長手方向はフロー実装におけるフロー方向であることを特徴とする請求項1記載の電子回路基板。
JP2008540895A 2006-10-26 2007-07-18 電子回路基板 Pending JPWO2008050511A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006291447 2006-10-26
JP2006291447 2006-10-26
PCT/JP2007/064193 WO2008050511A1 (fr) 2006-10-26 2007-07-18 Carte de circuit imprimé électronique

Publications (1)

Publication Number Publication Date
JPWO2008050511A1 true JPWO2008050511A1 (ja) 2010-02-25

Family

ID=39324322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008540895A Pending JPWO2008050511A1 (ja) 2006-10-26 2007-07-18 電子回路基板

Country Status (5)

Country Link
US (1) US20090260854A1 (ja)
JP (1) JPWO2008050511A1 (ja)
CN (1) CN101530013A (ja)
DE (1) DE112007002269T5 (ja)
WO (1) WO2008050511A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5710152B2 (ja) * 2010-04-15 2015-04-30 日本メクトロン株式会社 多層フレキシブルプリント配線板の製造方法
CN102510676B (zh) * 2011-10-20 2013-11-27 东莞生益电子有限公司 Pcb板于cam制作中泪滴的添加方法
CN105682349A (zh) * 2016-03-30 2016-06-15 广东欧珀移动通信有限公司 焊盘结构及应用该焊盘结构的电路板和移动终端
JP7032128B2 (ja) * 2017-12-25 2022-03-08 住友電工プリントサーキット株式会社 プリント配線板及びプリント配線板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0341970A (ja) * 1989-07-08 1991-02-22 Takeshi Kikuchi 緩降機

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582470B2 (ja) * 1978-06-08 1983-01-17 日本電気ホームエレクトロニクス株式会社 印刷配線板
JP2575109B2 (ja) * 1985-11-08 1997-01-22 ソニー株式会社 プリント配線基板
JPH0749824Y2 (ja) * 1989-08-31 1995-11-13 松下電器産業株式会社 ショート防止ランド
JPH06125164A (ja) 1992-10-12 1994-05-06 Omron Corp スルーホールプリント配線基板
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
JP2000101222A (ja) * 1998-09-21 2000-04-07 Mitsubishi Electric Corp プリント配線板とその製造方法
JP2007067019A (ja) * 2005-08-29 2007-03-15 Kyocera Corp 回路基板、電子機器、及び回路基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0341970A (ja) * 1989-07-08 1991-02-22 Takeshi Kikuchi 緩降機

Also Published As

Publication number Publication date
WO2008050511A1 (fr) 2008-05-02
DE112007002269T5 (de) 2009-07-23
CN101530013A (zh) 2009-09-09
US20090260854A1 (en) 2009-10-22

Similar Documents

Publication Publication Date Title
US8338715B2 (en) PCB with soldering pad projections forming fillet solder joints and method of production thereof
JP2008078271A (ja) 放熱構造を備えたプリント基板の製造方法および放熱構造を備えたプリント基板
US7733664B2 (en) Electronic component mounting structure
JP2013171976A (ja) プリント配線板の製造方法及びプリント配線板
JPWO2008050511A1 (ja) 電子回路基板
JP6092928B2 (ja) ブローホールの発生を抑制するリードを有する電子部品の実装構造
JP2011254050A5 (ja) プリント基板の製造方法及びプリント基板
JP2008193040A (ja) 電子装置及び電子装置の製造方法
US20050235488A1 (en) Selective area solder placement
JP2007317688A (ja) 電子部品及び電子部品の実装方法
JP2004342776A (ja) 回路基板
JP5067283B2 (ja) 部品実装方法
JP2009060006A (ja) 半田付けパレット
JPH05191026A (ja) フラットパッケージic半田ディップ型プリント配線板
JP2023124189A (ja) プリント配線板
JP2006210515A (ja) プリント基板
JP6487315B2 (ja) 電子制御装置
JP2005033042A (ja) プリント配線板
JPH02283091A (ja) プリント板及びその製造方法
JPH03132092A (ja) 印刷配線基板
JPH0786727A (ja) プリント配線板及びその製造方法
JP2001144402A (ja) 表面実装型プリント基板の半田付け方法
JP2021120998A (ja) プリント配線板およびプリント配線板の製造方法
JP2755029B2 (ja) 多層印刷配線板
JP2006286899A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004