JPWO2007086352A1 - 撮像素子及びカメラモジュール - Google Patents

撮像素子及びカメラモジュール Download PDF

Info

Publication number
JPWO2007086352A1
JPWO2007086352A1 JP2007555929A JP2007555929A JPWO2007086352A1 JP WO2007086352 A1 JPWO2007086352 A1 JP WO2007086352A1 JP 2007555929 A JP2007555929 A JP 2007555929A JP 2007555929 A JP2007555929 A JP 2007555929A JP WO2007086352 A1 JPWO2007086352 A1 JP WO2007086352A1
Authority
JP
Japan
Prior art keywords
light receiving
receiving element
substrate
photodiode
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007555929A
Other languages
English (en)
Other versions
JP4907557B2 (ja
Inventor
瀬戸口　勝秀
勝秀 瀬戸口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007555929A priority Critical patent/JP4907557B2/ja
Publication of JPWO2007086352A1 publication Critical patent/JPWO2007086352A1/ja
Application granted granted Critical
Publication of JP4907557B2 publication Critical patent/JP4907557B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/14652—Multispectral infrared imagers, having a stacked pixel-element structure, e.g. npn, npnpn or MQW structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

撮像範囲内の明暗差が大きい場合でも、適切なダイナミックレンジで撮像できる撮像素子を提供する。撮像素子１は、基板２と、複数の画素３に対応して基板２に配列され、第１主面Ｓ１に入射する光を受光し、受光量に応じた電荷を生じる複数の第１フォトダイオード５と、複数の画素３に対応して複数の第１フォトダイオード５の背後側の位置にて配列され、第１主面Ｓ１に入射して複数の第１フォトダイオード５及び基板２の少なくとも一方を透過した光を受光し、受光量に応じた電荷を生じる複数の第２フォトダイオード６とを備える。複数の第１フォトダイオード５にて生じた電荷に基づく電気信号には、同一画素の複数の第２フォトダイオード６にて生じた電荷に基づく電気信号が加算される。

Description

本発明は、ＣＭＯＳイメージセンサ等の撮像素子及び撮像素子を備えたカメラモジュールに関する。
ＣＭＯＳイメージセンサ等の固体撮像素子では、受光素子により入射光に応じた電荷を生じさせ、各受光素子において蓄積した電荷を順次読み出すことにより撮像対象の画像を取得しており、受光量が多くなると受光素子において電荷が飽和してしまい、いわゆる白とびが生じることが知られている。
特許文献１では、各画素にフォトダイオードを２つずつ設け、一方のフォトダイオード電荷（電位）を、周辺画素の他方のフォトダイオードの電荷（電位）により下げることにより、電荷の飽和を防止する技術が開示されている。また、特許文献１では、他方のフォトダイオードを一方のフォトダイオードの直下に配置する技術も開示されている。
なお、受光素子における飽和を防止する技術に関するものではないが、基板の一主面にフォトダイオードを設けるとともに、他主面にフォトダイオードを設ける技術も知られている（特許文献２、３）。
特開２００３−１６９２５２号公報 特開平５−２４３５４８号公報 特開２００４−１０３９６４号公報
特許文献１の技術では、周辺の平均光量が多い画素ほど相対的に電荷を低くすることになるから、撮像された画像は、実際の輝度分布とは異なる。すなわち、特許文献１の技術では、得られた画像の輝度分布は、実際の輝度分布よりも平滑化されている。従って、例えば、撮像画像に基づいて道路の白線を検知する車載用のカメラモジュール等、明暗差が検知精度に重要となる技術への適用等には不向きであり、実際の輝度分布を反映しつつ、受光部の飽和による画質の低下を防止することが望まれる。
すなわち、撮像範囲内の明暗差が大きい場合でも、適切なダイナミックレンジで撮像できる撮像素子及び撮像素子を備えたカメラモジュールを提供することが望まれている。
本発明の撮像素子は、基板と、前記基板を複数に分割した画素毎に設けられる受光素子であって、前記基板に設けられ、前記基板の一主面に入射する光を受光し、受光量に応じた電荷を生じる第１受光素子と、前記画素毎に設けられる受光素子であって、前記第１受光素子の背後側の位置に設けられ、前記一主面に入射して前記第１受光素子及び前記基板の少なくとも一方を透過した光を受光し、受光量に応じた電荷を生じる第２受光素子と、前記第１受光素子にて生じた電荷に基づく電気信号の信号レベルを、同一画素の前記第２受光素子にて生じた電荷に基づく電気信号の信号レベルが高いほど増加量が大きくなるように増加させるように構成された増加部と、を備える。
好適には、前記第１受光素子は、前記一主面に設けられ、前記第２受光素子は、前記基板の他主面に設けられている。
好適には、前記基板の他主面に対向して配置される第２基板を備え、前記第２受光素子は、前記第２基板に設けられている。
好適には、前記第１受光素子は、前記基板の前記一主面に設けられ、前記第２受光素子は、前記第２基板のうち前記基板の他主面に対向する主面に設けられている。
好適には、前記第１受光素子は、前記基板の前記他主面に設けられ、前記第２受光素子は、前記第２基板のうち前記基板の前記他主面に対向する主面に設けられている。
好適には、前記増加部及び当該増加部の動作を制御する増加制御部のうち少なくとも一部は前記第２基板に設けられている。
好適には、前記増加部は、前記第１受光素子にて生じた電荷に基づく電気信号に、同一画素の前記第２受光素子にて生じた電荷に基づく電気信号を加算する。
好適には、前記増加部は、前記第１受光素子にて生じた電荷に基づく電気信号を増幅する増幅素子を備え、前記増幅素子は、前記第２受光素子にて生じた電荷に基づく電気信号の信号レベルが大きいほど、同一画素の前記第１受光素子にて生じた電荷に基づく電気信号を増幅するときの増幅率を高くする。
好適には、前記第２受光素子が複数配列される面と同一平面に配置された第３受光素子と、前記一主面側から前記第３受光素子へ向かう光を遮断する遮光部と、を備え、前記増加部は、前記第２受光素子にて生じた電荷に基づく電気信号の信号レベルから前記第３受光素子にて生じた電荷に基づく電気信号の信号レベルを減算して前記第２受光素子にて生じた電荷に基づく電気信号の信号レベルを補正し、その補正後の信号レベルに基づいて前記第１受光素子にて生じた電荷に基づく電気信号の信号レベルを増加させる。
好適には、前記第１受光素子にて生じた電荷に基づく電気信号及び前記第２受光素子にて生じた電荷に基づく電気信号のうち少なくとも一方に基づいて、以降において前記第１受光素子における電荷の飽和の程度が所定の範囲内に収まるように、前記第１受光素子の飽和レベルを制御するように構成された飽和レベル制御部を備える。
好適には、画素配列領域の外周側の画素ほど、前記第２受光素子が同一画素の前記第１受光素子に対して画素配列領域の外周側にずれて配置されている。
好適には、前記第２受光素子は、前記第１受光素子よりも受光面積が広く、前記第１受光素子に対して画素配列領域の外周側へはみ出している。
本発明のカメラモジュールは、レンズと、前記レンズからの光が結像する撮像素子と、前記撮像素子の出力する電気信号を処理するように構成された信号処理部と、を備え、前記撮像素子は、基板と、前記基板を複数に分割した画素毎に設けられる受光素子であって、前記基板に設けられ、前記基板の一主面に入射する光を受光し、受光量に応じた電荷を生じる第１受光素子と、前記画素毎に設けられる受光素子であって、前記第１受光素子の背後側の位置に設けられ、前記一主面に入射して前記第１受光素子及び前記基板の少なくとも一方を透過した光を受光し、受光量に応じた電荷を生じる第２受光素子と、を備え、前記信号処理部は、前記第１受光素子にて生じた電荷に基づく電気信号の信号レベルを、同一画素の前記第２受光素子にて生じた電荷に基づく電気信号の信号レベルが高いほど増加量が大きくなるように増加させるように構成されている。
好適には、前記レンズの光軸から離れた位置の画素ほど、前記第２受光素子が同一画素の前記第１受光素子に対して前記光軸から離れる方向にずれて配置されている。
本発明によれば、撮像範囲内の明暗差が大きい場合でも適切なダイナミックレンジで撮像できる。
本発明の第１の実施形態の撮像素子を模式的に示す断面図。 図１の撮像素子における信号処理の基本的な概念を説明する図。 図１の撮像素子の画素の回路構成を示す。 図１の撮像素子における飽和レベルの制御の様子を説明する図。 本発明の第２の実施形態の撮像素子の画素の回路構成を示す図。 本発明の第３の実施形態の撮像素子の画素の回路構成を示す図。 本発明の第４の実施形態の撮像素子の画素の回路構成を示す図。 本発明の第５の実施形態の撮像素子を模式的に示す断面図。 図８の撮像素子を模式的に示す平面図。 図８の撮像素子の画素の回路構成を示す図。 本発明の第６の実施形態の撮像素子を模式的に示す断面図及び平面図。 本発明の第７の実施形態のカメラモジュールの基本構成を示すブロック図。 本発明の第８の実施形態のカメラモジュールの基本構成を示すブロック図。 本発明の第９の実施形態の撮像素子を模式的に示す断面図。 本発明の第１０の実施形態の撮像素子を模式的に示す断面図。 本発明の第１１の実施形態の撮像素子を模式的に示す断面図。
符号の説明
２…基板、３…画素、５…第１受光素子、６…第２受光素子、ＳＮ…ノード（増加部）、Ｓ１…一主面、Ｓ２…他主面。
（第１の実施形態）
図１は本発明の第１の実施形態の撮像素子１を模式的に示す断面図である。撮像素子１は、例えばＭＯＳ型の撮像素子により構成されており、基板２と、基板２の第１主面（一主面）Ｓ１に設けられた第１フォトダイオード（第１受光素子、光電変換素子）５と、その裏側の第２主面（他主面）Ｓ２に設けられた第２フォトダイオード（第２受光素子、光電変換素子）６とを備えている。
第１フォトダイオード５及び第２フォトダイオード６は、基板２をＸ方向（紙面奥手方向）及びＹ方向（紙面左右方向）において数百〜数千に画素分割した複数の画素３にそれぞれ１つずつ設けられており、Ｘ方向及びＹ方向に複数配列されている。第１フォトダイオード５及び第２フォトダイオード６は基板２を挟んで対向するように配置されている。
第１フォトダイオード５は、第１主面Ｓ１に入射する光を受光し、受光した光を光電変換して受光量に応じた電荷を生じる。第２フォトダイオード６は、第１フォトダイオード５よりも基板２の第２主面Ｓ２側（第１フォトダイオード５の背後側）の位置に配列されており、第１主面Ｓ１に入射して第１フォトダイオード５及び基板２の少なくとも一方を透過した光を受光し、受光した光を光電変換して受光量に応じた電荷を生じる。各画素には、第１フォトダイオード５に生じた電荷に基づく信号を検出するための第１電極９、第２フォトダイオード６に生じた電荷に基づく信号を検出するための第２電極１０等が設けられている。
なお、基板２、第１フォトダイオード５、第１電極９の構成は、公知の適宜な構成としてよい。また、第２フォトダイオード６及び第２電極１０についても、第１主面Ｓ１の反対側の第２主面Ｓ２に配置されていることを除けば、第１フォトダイオード５及び第１電極９と同様の構成にしてよい。例えば、基板２は、シリコン（Ｓｉ）を主原料とするＰ型半導体素子基板であり、第１フォトダイオード５及び第２フォトダイオード６は、ＰＮ接合により形成され、カソード側（Ｎ型半導体側）を基板２から露出させ、アノード側（Ｐ型半導体側）を基板２に埋没させて配置されている。第２フォトダイオード６は、例えば第１フォトダイオード５と同一材質、同一形状に形成されており、第１フォトダイオード５の製造及び基板２への実装と同一の工程により製造及び実装される。
図２は撮像素子１における信号処理の基本的な概念を説明する図であり、図２Ａは第１フォトダイオード５の出力信号を、図２Ｂは第２フォトダイオード６の出力信号を、図２Ｃは第２フォトダイオード６の出力信号に基づいて第１フォトダイオード５の出力信号を補正した場合の出力信号を示している。各図において、横軸は撮像素子１のＸ方向（又はＹ方向）の位置を示しており、縦軸は撮像素子１の受光量及び当該受光量に対応する信号レベル（あるいは当該信号レベルを増加させたもの）を１：１の比率で示している。
図２Ａにおいて、実線Ｌ１は所定の撮像対象を撮像したときに撮像素子１の第１主面Ｓ１に入射する光の光量分布の例を示しており、この例では、第１主面Ｓ１の中央の光量が多く、両端において光量が少なくなっている。実線Ｌ２は第１フォトダイオード５において電荷が飽和する光量及び当該光量に対応する電気信号の信号レベル、すなわち、飽和レベルを示しており、点線Ｌ３は第１フォトダイオード５の出力信号の信号レベルを示している。
第１主面Ｓ１に入射する光の光量は、ｘ１〜ｘ２の範囲において飽和レベルを超えている。このため、第１フォトダイオード５の電気信号の信号レベルは、ｘ１〜ｘ２の範囲の間において飽和レベルの高さでフラットになってしまい、第１フォトダイオード５の電気信号だけではｘ１〜ｘ２の範囲における光量分布を特定することができない。
一方、図２Ｂに示すように、第１主面Ｓ１に入射した光（実線Ｌ１）は、第１フォトダイオード５や基板２により光量Ｑ１だけ吸収され、実線Ｌ１で示す光量のうち実線Ｌ４より上の部分の光量だけが第２フォトダイオード６に到達し、点線Ｌ６で示すように第２フォトダイオード６により光電変換される。ここで、第１主面Ｓ１に入射した光が第２フォトダイオード６に到達する範囲ｘ１′〜ｘ２′は、ｘ１〜ｘ２の範囲と少なくとも一部が重複する。
そこで、図２Ａの点線Ｌ３で示す第１フォトダイオード５の電気信号の信号レベルを、図２Ｂの点線Ｌ６で示す第２フォトダイオード６の電気信号の信号レベルにより補正することにより、図２Ｃに示すように、第１主面Ｓ１に入射した光の光量分布（実線Ｌ１）を適切に反映した電気信号の分布（点線Ｌ７）を得ることができる。
補正方法は適宜であるが、例えば、図２Ａの点線Ｌ３で示す第１フォトダイオード５の電気信号の信号レベルと、図２Ｂの点線Ｌ６で示す第２フォトダイオード６の電気信号の信号レベルとを加算することにより、図２Ｃの点線Ｌ７で示す電気信号の分布が得られる。
また、例えば、図２Ｂの点線Ｌ６で示す第２フォトダイオード６の信号レベルの分布に応じて図２Ａの点線Ｌ３で示す第１フォトダイオード５の信号を増幅する際の増幅率の分布を変化させることにより、図２Ｃの点線Ｌ７で示す電気信号の分布を得ることができる。すなわち、ｘ０〜ｘ１（ｘ１′）及びｘ２（ｘ２′）〜ｘ３の範囲においては増幅率を一定の値とし、ｘ１（ｘ１′）〜ｘ２（ｘ２′）の範囲においては増幅率を前記一定の増幅率よりも高く、より具体的には、第２フォトダイオード６の電気信号の信号レベルが高いところほど増幅率が高くなるようにすることにより、図２Ｃの点線Ｌ７で示す電気信号の分布を得ることができる。
図３は撮像素子１の画素３の回路構成と、画素３の読み出しタイミングを制御する垂直駆動回路２０との接続関係を示す図である。
第１フォトダイオード５に係る回路構成は、公知の適宜な構成としてよい。例えば、各画素３は、記憶ノードＳＮをフローティング状態から電源線１７への接続状態に切り替え、記憶ノードＳＮに電源電圧ＶＡＡを充電して、その蓄積電荷量をリセットするリセットトランジスタ１１と、リセット後に再びフローティング状態となった記憶ノードＳＮに第１フォトダイオード５で発生した電荷（通常、電子。正孔でもよい。）を転送する第１転送トランジスタ１２と、ドレインが電源線１７に接続され、記憶ノードＳＮに転送した蓄積電荷に応じた画素信号を増幅して、垂直信号線１４に出力するアンプトランジスタ１３とを備えている。
リセットトランジスタ１１は、そのドレインが電源線１７に接続され、ソースが記憶ノードＳＮに接続され、ゲートが電圧の印加を制御する第１制御線１５に接続されている。第１転送トランジスタ１２は、そのドレインが記憶ノードＳＮに接続され、ソースが第１フォトダイオード５のカソードとなる半導体不純物領域（不図示）に接続され、ゲートが電圧の印加を制御する第２制御線１６に接続されている。アンプトランジスタ１３は、そのドレインが電源線１７に接続され、ソースが垂直信号線１４に接続され、ゲートが記憶ノードＳＮに接続されている。
第１制御線１５及び第２制御線１６のそれぞれに各種電圧を供給する垂直駆動回路２０が画素部の周囲に設けられている。また、垂直信号線１４に読み出された画素信号を、例えばノイズ除去や基準レベル確定（クランプ）のために処理し時系列信号に変換して読み出すための水平駆動回路２２が画素部の周囲に設けられている。さらに、これらの垂直又は水平の駆動回路を制御する動作制御回路（飽和レベル制御部）２３も撮像素子１内に設けられている。
画素３は更に、第２フォトダイオード６の電気信号を第１フォトダイオード５の電気信号に加算するために以下の構成を有している。
すなわち、画素３は、リセット後に再びフローティング状態となった記憶ノードＳＮに第２フォトダイオード６で発生した電荷を転送する第２転送トランジスタ２５を備えている。第２転送トランジスタ２５は、そのドレインが記憶ノードＳＮに接続され、ソースが第２フォトダイオード６のカソードとなる半導体不純物領域（不図示）に接続され、ゲートが電圧の印加を制御する第２制御線１６に接続されている。
以上の構成を有する撮像素子１の動作を説明する。
撮像素子１の画素３では、リセットトランジスタ１１がオンされて記憶ノードＳＮに電源電圧ＶＡＡが印加されることにより、記憶ノードＳＮに蓄積された電荷が排出され、各画素のリセットが行われる。その後、リセットトランジスタ１１はオフされる。
第１転送トランジスタ１２及び第２転送トランジスタ２５がオフされた状態で第１フォトダイオード５及び第２フォトダイオード６において光電変換が行われ、第１フォトダイオード５及び第２フォトダイオード６には電荷が蓄積される。
そして、第２制御線１６に電圧が印加されると、第１転送トランジスタ１２及び第２転送トランジスタ２５は同時にオンされ、第１フォトダイオード５及び第２フォトダイオード６に蓄積された電荷（電気信号）は記憶ノードＳＮにて合流し、合流した電荷に応じた電圧変動が生じる。
従って、第１フォトダイオード５にて生じた電荷に基づく電気信号の信号レベルが、同一画素の第２フォトダイオード６にて生じた電荷に基づく電気信号の信号レベルが高いほど増加量が大きくなるように増加されることになる。なお、記憶ノードＳＮは、複数の前記第１受光素子にて生じた電荷に基づく電気信号の信号レベルに同一画素の前記複数の第２受光素子にて生じた電荷に基づく電気信号の信号レベルを加算する増加部として機能している。
記憶ノードＳＮにて生じた電圧変動はアンプトランジスタ１３により増幅されて垂直信号線１４に出力され、複数の垂直信号線１４に出力された電気信号は水平駆動回路２２により順次出力される。これにより、各画素３の出力信号（電圧Ｖｐｉｘ）が得られる。
撮像素子１では、以上の各画素における動作がフレーム毎に繰り返される。撮像素子１の動作制御回路は、１のフレームにおける第１フォトダイオード５にて生じた電荷に基づく電気信号及び第２フォトダイオード６にて生じた電荷に基づく電気信号のうち少なくとも一方に基づいて、次のフレームにおいて複数の第１フォトダイオードにおける電荷の飽和の程度が所定の範囲内に収まるように、第１フォトダイオードの飽和レベルを制御する。
図４は、撮像素子１における飽和レベルの制御の様子を説明する図であり、横軸はフレーム数（時間）を、縦軸は光量を示している。凡例Ｍ１は、各フレームにおいて、複数の画素３のうち入射光量が最大となる画素３の入射光量を示し、凡例Ｍ２は、画素３において電荷が飽和する光量（飽和レベル）を示している。以下では、飽和する画素がなくなるように制御する場合を例にとって説明する。
フレームｆ１においては、入射光量は飽和レベルを下回っている。フレームｆ２においては、入射光量が飽和レベルを超える。そこで、動作制御回路２３は、次のフレームｆ３における飽和レベルを入射光量に対して相対的に上昇させる。なお、入射光量が最大となる画素３及びその入射光量は、水平駆動回路２２から出力される各画素に対応する出力信号（電圧Ｖｐｉｘ）から特定される。飽和レベルの上昇量は、例えば入射光量と飽和レベルとの差の光量ｄＱ２に比例した量にするなど、光量ｄＱ２に応じて適宜に設定される。飽和レベルの相対的な上昇は、蓄積時間を短縮して光電変換する光量を下げることにより、あるいは、電源線１７に印加する電源電圧ＶＡＡを上げることにより行われる。
フレームｆ３では、入射光量の上昇に対して飽和レベルの上昇が十分に追従しておらず、依然として入射光量が飽和レベルを上回っている。そして、次のフレームｆ４において飽和レベルは入射光量を超える。なお、動作制御回路２３は、入射光量に対して飽和レベルが大きくなり過ぎた場合には、逆に飽和レベルを下げる。
以上の実施形態によれば、第１フォトダイオード５よりも第２主面Ｓ２側の位置にて配列され、第１主面Ｓ１に入射して第１フォトダイオード５及び基板２の少なくとも一方を透過した光を受光し、受光量に応じた電荷を生じる第２フォトダイオード６を設け、第１フォトダイオード５にて生じた電荷に基づく電気信号の信号レベルを、同一画素の第２フォトダイオード６にて生じた電荷に基づく電気信号の信号レベルが高いほど増加量が大きくなるように増加させることから、撮像範囲内の明暗差が大きい場合でも、適切なダイナミックレンジで撮像できる。
すなわち、第１主面Ｓ１に入射した光は、第１フォトダイオード５及び基板２の少なくとも一方に一定量が吸収され、残りが第２フォトダイオード６に到達する。このため、第１フォトダイオード５において電荷が飽和して電気信号の信号レベルの分布がフラットになってしまった領域においても、第２フォトダイオード６においては光量分布に応じた信号レベル分布で電気信号が出力される。そして、その信号レベル分布に応じた増加量で第１フォトダイオード５の信号の信号レベル分布を増加させることにより、実際の輝度分布を反映しつつ、受光部の飽和による画質の低下を防止することができる。
第２フォトダイオード６は、基板２の第２主面Ｓ２に配列されていることから、基板２の内部に第２フォトダイオード６を埋設するような場合に比較して、基板２への実装が容易であるとともに、第１フォトダイオード５からの漏れ電流により第２フォトダイオード６にノイズが混入することが防止される。
第２フォトダイオード６の電気信号を第１フォトダイオード５の電気信号に加算することにより、第１フォトダイオード６の電気信号の信号レベルを増加させていることから構成が簡素である。
第１フォトダイオード５の飽和レベルを制御する場合、図４のフレームｆ２及びｆ３において示すような制御遅れが生じる。従来は、フレームｆ２及びｆ３では白飛びが生じていた。しかし、制御遅れにより生じた実際の入射光量と、第１フォトダイオード５の飽和レベルとの差となる光量ｄＱ２や光量ｄＱ３を第２フォトダイオード６により受光し、当該光量に応じた電気信号を出力し、当該電気信号の出力に応じて第１フォトダイオード６の電気信号を増加させるから、白飛びを防止できる。換言すれば、明暗差が急激に変化する場合において、適切なダイナミックレンジで撮像することができる。従って、例えば自動車がトンネルに入出するときに車載カメラの撮像範囲に急激な明暗差が生じても、適切なダイナミックレンジで撮像して白線の検知等を行うことができる。
さらに、従来は、フレームｆ２及びｆ３においては、制御遅れにより生じた実際の入射光量と、第１フォトダイオード５の飽和レベルとの差となる光量ｄＱ２及び光量ｄＱ３を特定することができず、次のフレームであるフレームｆ３及びｆ４における飽和レベルの制御量を適正に定めることが困難であった。しかし、撮像素子１では、光量ｄＱ２や光量ｄＱ３を第２フォトダイオード６により受光することができるから、適正に飽和レベルの制御量を決定することができる。
（第２の実施形態）
図５は本発明の第２の実施形態の撮像素子５１の画素５３の回路構成と、画素５３の読み出しタイミングを制御する垂直駆動回路２０との接続関係を示す図である。なお、第１の実施形態と同様の構成については第１の実施形態と同一符号を付して説明を省略する。
第２の実施形態では、第２フォトダイオード６の電気信号の信号レベルに応じて、同一画素５３の第１フォトダイオード５の電気信号を増幅するときの増幅率を変化させることにより、第１フォトダイオード５の電気信号の信号レベルを、同一画素５３の第２フォトダイオードの電気信号の信号レベルが高いほど大きくなるように増加させる。具体的には以下のとおりである。
第２の実施形態の撮像素子５１では、第１の実施形態の撮像素子１のアンプトランジスタ１３に代えて、可変利得増幅器により構成されたアンプトランジスタ（増幅素子）６３が配置されている。アンプトランジスタ６３のドレイン、ソース、ゲートの接続は第１の実施形態と同様である。アンプトランジスタ６３は、例えば制御ゲートに印加された信号レベルが大きいほど、増幅率が大きくなるものであり、制御ゲートは、第２転送トランジスタ２５のドレインに接続されている。
アンプトランジスタ６３の制御ゲートと、第２転送トランジスタ２５のドレインとの間には、記憶ノードＳＮ２をフローティング状態から電源線２７への接続状態に切り替え、記憶ノードＳＮ２に電源電圧ＶＡＡ２を充電して、その蓄積電荷量をリセットするリセットトランジスタ２６が設けられている。リセットトランジスタ２６は、そのドレインが電源線２７に接続され、ソースが記憶ノードＳＮ２に接続され、ゲートが電圧の印加を制御する制御線２８に接続されている。なお、制御線２８は、第１制御線１５と同様に垂直駆動回路２０により電圧が印加される。
以上の第２の実施形態の撮像素子５１の動作を説明する。
撮像素子５１の画素５３では、第１の実施形態と同様に、リセットトランジスタ１１がオンされて記憶ノードＳＮに電源電圧ＶＡＡが印加されることにより、記憶ノードＳＮに蓄積された電荷が排出され、各画素のリセットが行われる。さらに、これと同期して、リセットトランジスタ２６がオンされて記憶ノードＳＮ２に電源電圧ＶＡＡ２が印加されることにより、記憶ノードＳＮ２に蓄積された電荷が排出される。
第１転送トランジスタ１２及び第２転送トランジスタ２５がオフされた状態で第１フォトダイオード５及び第２フォトダイオード６において光電変換が行われ、第１フォトダイオード５及び第２フォトダイオード６には電荷が蓄積される。
そして、第２制御線１６に電圧が印加されると、第１転送トランジスタ１２及び第２転送トランジスタ２５は同時にオンされる。第１フォトダイオード５に蓄積された電荷に基づく電気信号は記憶ノードＳＮを介してアンプトランジスタ６３のゲートに入力されて増幅される。この際、アンプトランジスタ６３の制御ゲートには、第２フォトダイオード６に蓄積された電荷に基づく電気信号が入力され、その電気信号の信号レベルが大きいほど増幅率が高くなるように増幅率が変化する。
従って、第１フォトダイオード５にて生じた電荷に基づく電気信号の信号レベルが、同一画素の第２フォトダイオード６にて生じた電荷に基づく電気信号の信号レベルが高いほど増加量が大きくなるように増加されることになる。
以上の第２の実施形態によれば、第１の実施形態と同様の効果が得られる。さらに、第２フォトダイオード６の電気信号の信号レベルが大きいほど、同一画素５３の第１フォトダイオード５の電気信号を増幅するときの増幅率を大きくすることから、第１フォトダイオード５の電気信号を増幅する際に当該信号を補正でき、構成が簡素である。
（第３の実施形態）
図６は本発明の第３の実施形態の撮像素子１０１の画素１０３の回路構成と、画素１０３の読み出しタイミングを制御する垂直駆動回路２０との接続関係を示す図である。なお、第１及び第２の実施形態と同様の構成については第１及び第２の実施形態と同一符号を付して説明を省略する。
第３の実施形態では、第２の実施形態と同様の構成に加え、記憶ノードＳＮ２とアンプトランジスタ６３の制御ゲートとの間に、電圧制御回路（増加制御部、信号レベル変換部）３０が設けられている。電圧制御回路３０は、画素毎に設けられていてもよいし、複数の画素に対して一つ（例えば垂直信号線１４毎に一つ）設けられていてもよいし、全画素に対して一つ設けられていてもよい。なお、第３の実施形態の撮像素子１０１の動作は、電圧制御回路３０の動作を除いては第２の実施形態と同様である。
電圧制御回路３０は、記憶ノードＳＮ２から入力された電気信号の信号レベル（電圧）を変換して出力する。例えば、電圧制御回路３０は、第１フォトダイオード５の電気信号が、より好適に補正されつつ増幅されるように、第２フォトダイオード６の電気信号に基づいて種々の演算を行い、当該演算結果に応じた信号レベルの電気信号を出力する。
例えば、図２においては、説明を簡単にするために、第１フォトダイオード５により電気信号に反映されなかった光量が、そのまま第２フォトダイオード６により電気信号に変換される場合を例示している。すなわち、実線Ｌ２で示す飽和レベルと、実線Ｌ４で示す第１フォトダイオード５及び基板２により吸収される光量のレベルとが同程度であるとともに、ｘ１〜ｘ２の範囲とｘ１′〜ｘ２′の範囲とが同程度になっている。
しかし、そのような関係となるように第１フォトダイオード５の光電変換率、透過率、第２フォトダイオード６の光電変換率、第１フォトダイオード５と第２フォトダイオード６との間に介在させる基板２の透過率を設定することは煩わしい。
そこで、これらの設定は適宜なものにしておき、その代わり、実験等により、実際に第１主面Ｓ１に入射する光量、第１フォトダイオード６から出力される電気信号の信号レベル、及び、第２フォトダイオード６から出力される電気信号の信号レベルの相関関係を特定し、当該相関関係に基づいて、第１フォトダイオード５の飽和レベルの電気信号を好適に増幅するための第２フォトダイオード６の出力信号の信号レベルと増幅率との関係を示すデータを作成し、電圧制御回路３０に記憶させる。電圧制御回路３０が当該データに基づいて第２フォトダイオード６の出力信号に対応する電圧をアンプトランジスタ６３のゲート電圧に印加することにより、好適に第１フォトダイオード５の電気信号が増幅される。
なお、電圧制御回路３０において演算等することにより、第１フォトダイオード５の出力信号がアンプトランジスタ６３に出力されるタイミングに対して、第２フォトダイオード６の出力信号がアンプトランジスタ６３の制御ゲートに出力されるタイミングに遅れが生じる場合には、第１フォトダイオード５の出力信号をバッファリングするなど、適宜な方法により同期させるようにすればよい。
以上の第３の実施形態によれば、第２の実施形態に比較してより好適な増幅率で第１フォトダイオード５の信号を増幅することが可能となる。
（第４の実施形態）
図７は本発明の第４の実施形態の撮像素子２０１の画素２０３の回路構成と、画素２０３の読み出しタイミングを制御する垂直駆動回路２０等との接続関係を示す図である。なお、第１〜第３の実施形態と同様の構成については第１〜第３の実施形態と同一符号を付して説明を省略する。
第４の実施形態では、第１フォトダイオード５に係る回路構成（紙面上方）と、第２フォトダイオード６に係る回路構成（紙面下方）とが同様に構成されている。第１フォトダイオード５に係るリセットトランジスタ１１及び転送トランジスタ１２のオンオフのタイミングと、同一画素の第２フォトダイオード６に係るリセットトランジスタ２１１及び転送トランジスタ２１２のオンオフのタイミングとは、動作制御回路２２３により同期が取られる。
そして、第１フォトダイオード５に対応する水平駆動回路からの出力信号と、第２フォトダイオード６に対応する水平駆動回路からの出力信号とが加算部２３０にて加算されることにより、第１フォトダイオード５の電気信号の信号レベルは第２フォトダイオード６の電気信号の信号レベルに応じて増加する。なお、加算部２３０は、第３の実施形態の電圧制御部３０のように、第２フォトダイオード６からの電気信号を適宜に補正してから第１フォトダイオード５の電気信号に加算してもよい。
以上の第４の実施形態によれば、第２フォトダイオード６に係る回路構成を従来の回路構成と同様にすることができ、また、第１フォトダイオード５と略同様の製造工程で製造できることから製造コストが削減される。
（第５の実施形態）
図８は、本発明の第５の実施形態の撮像素子３０１を模式的に示す断面図である。なお、第１〜第４の実施形態と同様の構成については第１〜第４の実施形態と同一符号を付して説明を省略する。
第５の実施形態の撮像素子３０１では、第２フォトダイオード６の暗電流の影響を除去することを特徴としており、暗電流を計測するための第３フォトダイオード３０６と、第３フォトダイオード３０６を遮光する遮光部３０７とを備えている。
第３フォトダイオード３０６は、例えば、第２フォトダイオード６と同一構成のフォトダイオード、すなわち、同一材質及び同一形状のフォトダイオードである。また、第３フォトダイオード３０６は、第２フォトダイオード６と同一平面に配置されている。すなわち、第２主面Ｓ２に設けられている。さらに、第３フォトダイオード３０６から第３電極３１０へ電気信号を出力する構成も第２フォトダイオード６から第２電極１０へ電気信号を出力する構成と同様である。
遮光部３０７は、非透光性の材料により形成され、第１主面Ｓ１に配置されており、第１主面Ｓ１側から第３フォトダイオード３０６へ向かう光を遮断する。遮光部３０７は、例えばアルミ等の金属膜である。なお、第３フォトダイオード３０６と遮光部３０７との間には、第１フォトダイオード５の暗電流を計測するためのフォトダイオードが設けられてもよいし、設けられなくてもよい。
図９は撮像素子３０１を模式的に示す平面図であり、図９Ａは第１主面Ｓ１を、図９Ｂは第２主面Ｓ２を示している。第３フォトダイオード３０６及び遮光部３０７は、第１フォトダイオード５及び第２フォトダイオード６の配置領域の周囲亘って設けられている。なお、基板２の両端には、水平駆動回路２２から出力される信号を外部へ出力するための信号出力端子４が複数設けられている。
図１０は撮像素子３０１の回路構成を示す図である。撮像素子３０１は、上述の第１〜第４の実施形態と同様の回路構成に加え、第３フォトダイオード３０６から出力される電気信号に基づいて第２フォトダイオード６の電気信号を補正する回路を備えている。
例えば、撮像素子３０１は、第１フォトダイオード５及び第２フォトダイオード６に関し、第２の実施形態と同様の構成を備えている。さらに、撮像素子３０１は、第３フォトダイオード３０６に関し、第２フォトダイオード６と同様に転送トランジスタ３２５、リセットトランジスタ３２６を備え、第３フォトダイオードからは、第２フォトダイオード６と同じ長さの蓄積時間で電荷が蓄積され、当該電荷に基づく電気信号が電圧制御回路３３０に出力される。電圧制御回路３３０は、第３フォトダイオード３０６からの電気信号の信号レベルに基づいて第２フォトダイオード６からの電気信号を補正する。例えば、第２フォトダイオード６からの電気信号の信号レベルから第３フォトダイオード３０６の電気信号の信号レベルを減算して出力する。
なお、電圧制御回路３３０は、例えば第３フォトダイオード３０６からの電気信号の信号レベルを記憶するとともに、補正対象の第２フォトダイオード６に近い位置の第３フォトダイオード３３０の電気信号の信号レベルを読み出して、当該読み出した信号レベルに基づいて第２フォトダイオードの電気信号の信号レベルを補正するなど、適宜な位置の第３フォトダイオード３０６の電気信号を適宜なタイミングで利用する。
以上の第５の実施形態によれば、第２フォトダイオード６の暗電流の影響を除去できるから、第２フォトダイオード６の電気信号の信号レベル分布に基づいて第１フォトダイオード５の電気信号の信号レベル分布を補正する際に、実際の光量分布により正確に近づけることができる。
（第６の実施形態）
図１１Ａは本発明の第６の実施形態の撮像素子４０１を模式的に示す断面図であり、図１１Ｂは撮像素子４０１を被写体側から見た平面図である。なお、第１〜第５の実施形態と同様の構成については第１〜第５の実施形態と同一符号を付して説明を省略する。
撮像素子４０１は、基板２の第２主面Ｓ２に対向して配置される第２基板４０２を備えており、第２フォトダイオード６は、第２基板４０２のうち、基板２の第２主面Ｓ２に対向する第３主面Ｓ３に配列されている。なお、第２フォトダイオード６が第１フォトダイオード５の直下に設けられていることは第１の実施形態と同様である。
基板２と第２基板４０２とは、半田ボールや絶縁性接着剤など、適宜な接合手段により接合されている。基板２は例えば研磨により１００ミクロン程度まで薄くし、第２基板４０２への光入射性を増してよい。第１フォトダイオード５の電気信号は、例えば、基板２の端部に形成された信号出力端子４０４から出力され、ＡｕやＡｌ等の金属ワイヤーボンディングにより形成されたワイヤー４３１を介して第２基板４０２に形成された信号入力端子４３２に入力されている。
第２基板４０２は、基板２よりも広く形成されており、第２基板４０２の第３主面Ｓ３のうち基板２の配置領域外には、信号処理部４３５が形成されている。信号処理部４３５は、第１フォトダイオード５及び第２フォトダイオード６からの電気信号の処理等を実行し、処理後の信号を、第２基板４０２の第３主面Ｓ３端部に形成された外部取出端子４３７から出力する。
撮像素子４０１の画素の回路構成は、例えば図７に示した第４の実施形態と同様である。第１フォトダイオード５に係る回路（図７の紙面上方）は基板２に、第２フォトダイオード６に係る回路（図７の紙面下方）は第２基板４０２に設けられる。動作制御回路２２３や加算部２３０は例えば第２基板４０２に設けられ、加算部２３０は信号処理部４３５に含まれる。なお、加算部２３０が信号処理部４３５に形成されることにより、増加部の少なくとも一部は第２基板４０２に設けられることになる。
また、撮像素子４０１の画素の回路構成において、例えば図７の加算部２３０に代えて、図６に示した電圧制御回路３０及び可変利得増幅器により構成されたアンプトランジスタ６３を設け、当該電圧制御回路３０及びアンプトランジスタ６３を信号処理部４３５に形成してもよい。この場合、電圧制御回路３０が信号処理部４３５に含まれることにより、増加部の動作を制御する増加制御部の少なくとも一部が第２基板４０２に設けられることになる。
以上の第６の実施形態によれば、一枚の基板の表裏に第１フォトダイオード５及び第２フォトダイオード６を設ける場合に比較して加工が容易になる。一枚の基板につき一主面にフォトダイオード等を設ける加工を施すことから、従来の製造工程をそのまま利用できること、第１フォトダイオード５及び第２フォトダイオード６の位置合わせを基板２及び第２基板４０２の位置合わせにより行えばよいこと等からである。
また、第２基板４０２に加算部２３０、アンプトランジスタ６３、電圧制御回路３０を設けることができるから、すなわち、増加部の少なくとも一部や増加部の動作を制御する増加制御部の少なくとも一部を第２基板４０２に設けることができるから、設計の自由度が向上する。
（第７の実施形態）
図１２は第７の実施形態のカメラモジュール５０１の基本構成を示すブロック図である。カメラモジュール５０１は、車載カメラや携帯電話機用カメラ等の適宜な用途に用いられるものであり、第１〜第６の実施形態の撮像素子１、５１、１０１、２０１、３０１、４０１を備えるものである（以下では撮像素子１を代表して示す。）。
カメラモジュール５０１は、撮像素子１と、レンズ群を含む光学部５０２とを備える撮像部５０３、撮像素子１からの信号をデジタル信号に変換するＡ／Ｄ変換部５０４、Ａ／Ｄ変換後のデジタル信号に各種処理を施す映像信号処理部５０５、映像信号処理のために例えば１フレーム又は１フィールドの単位で映像信号を記憶する画像メモリ５０７、映像信号処理に必要な各種パラメータを保持するレジスタ５０８、及び、他の各部を制御する制御部５０６を有する。
映像信号処理部５０５は各種処理として、例えばホワイトバランス調整、補間処理、γ処理を行い、処理後の画像をＲＧＢ又はＹＵＶの画像信号として出力する。あるいは、映像信号処理部５０５は、カメラモジュール５０１が車載用に構成されている場合には、撮像部５０３からの信号に基づいて、道路の白線検知や障害物検知を行う。
なお、第１〜第６の実施形態において撮像素子において実行されるものとして説明した信号処理や制御の一部又は全部は、カメラモジュール５０１の制御部５０６や映像信号処理部５０５に分担させることが可能である。
（第８の実施形態）
図１３は第８の実施形態のカメラモジュール６０１の基本構成を示すブロック図である。なお、第７の実施形態と同様の構成については同一符号を付して説明を省略する。
カメラモジュール６０１の撮像素子６０２は、例えば図７に示す撮像素子２０１と略同様に構成される。ただし、撮像素子６０２には加算部２３０は設けられておらず、映像信号処理部６０５が図７の加算部２３０として機能する。すなわち、第１フォトダイオード５の電気信号と、第２フォトダイオード６の電気信号とが、それぞれ別個にＡ／Ｄ変換部６０４に出力されるとともにＡ／Ｄ変換され、映像信号処理部６０５に出力される。そして、映像信号処理部６０５は、第１フォトダイオード５にて生じた電荷に基づくデジタル信号と、第２フォトダイオード６にて生じた電荷に基づくデジタル信号とを加算処理することにより、第１フォトダイオード５にて生じた電気信号の信号レベルを、第２フォトダイオード６にて生じた電気信号の信号レベルに応じて増加させる。
なお、第８の実施形態では、撮像素子６０２から出力された信号を、撮像素子６０２の外部に設けられた映像信号処理部６０５により増加させるものとして説明したが、映像信号処理部６０５を本発明の撮像素子の増加部として捉えること、換言すれば、映像信号処理部６０５を含んで撮像素子を定義することも可能である。
（第９の実施形態）
図１４は本発明の第９の実施形態の撮像素子７０１を模式的に示す断面図である。なお、第１〜第８の実施形態と同様の構成については第１〜第８の実施形態と同一符号を付して説明を省略する。
第９の実施形態の撮像素子７０１は、第１フォトダイオード５が基板２の第１主面Ｓ１に、第２フォトダイオード６が基板２の第２主面Ｓ２にそれぞれ設けられている点で第１の実施形態と同じ構成である。ただし、第９の実施形態は、画素配列領域の外周側の画素３ほど、第２フォトダイオード６が第１フォトダイオード５に対して外周側にずれるように配置されている点で第１の実施形態と構成が異なる。なお、画素配列領域は、全ての画素３が配列されている領域である。
一般に、撮像素子は、画素配列領域の中心と、レンズの光軸及び／又は絞りの中心とが概ね一致するように配置される。従って、レンズ及び／又は絞りを通過し、撮像素子へ入射する入射光線は、矢印ｙ１で示すように、画素配列領域の中心では、第１主面Ｓ１に対してほぼ垂直に入射するが、画素配列領域の外周側では、画素配列領域の中央側から外周側へ向かうように入射角θ１で斜めに入射する。
そこで、画素配列領域の外周側の画素３ほど、第２フォトダイオード６を第１フォトダイオード５に対して画素配列領域の外周側にずれるように配置することによって、換言すれば、レンズの光軸及び／又は絞りの中心から離れた位置の画素３ほど、第２フォトダイオード６を第１フォトダイオード５に対してレンズの光軸及び／又は絞りの中心から離れる方向へずれるように配置することによって、第１フォトダイオード５を通過した光を第２フォトダイオード６に正確に受光させることができる。
好適には、第１フォトダイオード５と第２フォトダイオード６とのずれｄ１は、第１フォトダイオード５と第２フォトダイオード６との距離をｔ１としたとき、ｄ１＝ｔ１×ｔａｎθ１となるように設定する。例えば、θ１＝１５°、ｔ１＝５０μｍの場合、第１フォトダイオード５と第２フォトダイオード６とのずれｄ１は１３．４μｍとなる。なお、入射角θ１は、例えば最大で３０°である。
なお、第９の実施形態のように第１フォトダイオード５に対して第２フォトダイオード６の位置をずらす構成が、第１〜第６の実施形態の撮像素子に適用されてもよいこと、そのような撮像素子が第７及び第８の実施形態のカメラモジュールの撮像素子に適用されてもよいことはいうまでもない。
（第１０の実施形態）
図１５は本発明の第１０の実施形態の撮像素子７１１を模式的に示す断面図である。なお、第１〜第９の実施形態と同様の構成については第１〜第９の実施形態と同一符号を付して説明を省略する。
撮像素子７１１は、第１フォトダイオード５が基板２の第１主面Ｓ１に、第２フォトダイオード６が基板２の第２主面Ｓ２にそれぞれ設けられている点で第１の実施形態と同じ構成である。ただし、第１０の実施形態は、第２フォトダイオード６の受光面積が第１フォトダイオード５の受光面積よりも広い点で第１の実施形態と構成が異なる。なお、受光面積は、第１の主面Ｓ１から入射した光を光電変換すべく受光する面の面積であり、各フォトダイオードの第１の主面Ｓ１への投影面積と概ね同等である。
第１フォトダイオード５と第２フォトダイオード６とは、例えば、中心が概ね一致するように配置されている。そして、第２フォトダイオード６の面積が広い分だけ、第２フォトダイオード６は、第１フォトダイオードに対して画素配列領域の外周側にはみ出している。
第１０の実施形態では、第９の実施形態と同様に、入射角θ１で入射し、第１フォトダイオード５を通過した光が、第２フォトダイオード６の非配置領域へ入射してしまうことが抑制される。さらに、第１フォトダイオード５において結像した光束は、第１フォトダイオード５を通過した後に放射状に広がりつつ進み、断面積が大きくなるところ、第２フォトダイオード６の受光面積を第１フォトダイオードの受光面積よりも広くすることにより、第１フォトダイオード５を通過した光束をより一層漏れなく受光することができる。
なお、第１０の実施形態のように第２フォトダイオード６の受光面積を第１フォトダイオード５の受光面積よりも広くして、第２フォトダイオード６を第１フォトダイオード５に対して画素配列領域の外周側へはみ出させる構成が、第１〜第６、第９の実施形態の撮像素子に適用されてもよいこと、そのような撮像素子が第７及び第８の実施形態のカメラモジュールの撮像素子に適用されてもよいことはいうまでもない。
（第１１の実施形態）
図１６は本発明の第１１の実施形態の撮像素子７２１を模式的に示す断面図である。なお、第１〜第１０の実施形態と同様の構成については第１〜第１０の実施形態と同一符号を付して説明を省略する。
第１１の実施形態では、第６の実施形態と同様に、撮像素子７２１は、基板２の第２の主面Ｓ２に対向配置される第２基板４０２を有しており、第２フォトダイオード６は、第２基板４０２のうち、基板２の第２主面Ｓ２に対向する第３主面Ｓ３に配列されている。回路構成も第６の実施形態と同様である。ただし、第１１の実施形態は、第１フォトダイオード５が基板２の第２主面Ｓ２に配置されている点で第６の実施形態と相違する。なお、第２フォトダイオード６は、例えば、第１フォトダイオード５の直下に配置され、第１フォトダイオード５と第２フォトダイオード６の受光面積は同等である。
第２主面Ｓ２と第３主面Ｓ３とは複数のスペーサ４１５を間に挟んで対向している。スペーサ４１５は、例えば半田バンプであり、第２主面Ｓ２と第３主面Ｓ３とを所定の間隔に保っている。第２主面Ｓ２と第３主面Ｓ３との間隔は、例えば１０μｍ以下である。
第１１の実施形態によれば、第２主面Ｓ２と第３主面Ｓ３との間隔を小さくすることによって、入射角θ１で第１主面Ｓ１に入射し、第１フォトダイオード５を通過した光が、第２フォトダイオード６に対してずれてしまうことを抑制できる。
また、第１フォトダイオード５が受光する光は、シリコンを主原料とする基板２を通過したものなので可視光はカットされており、赤外線領域の光が大部分を占める。このため、撮像素子７２１は、赤外線カメラ、赤外線センサ等に好適に用いることができる
なお、第１１の実施形態の撮像素子７２１が第７及び第８の実施形態のカメラモジュールの撮像素子に適用されてもよいこと、第１１の実施形態の撮像素子７２１において、第９の実施形態のように第２のフォトダイオード６の位置を第１フォトダイオード５に対してずれた位置にしたり、第１０の実施形態のように第２のフォトダイオード６の受光面積を第５のフォトダイオード５の受光面積に対して広くしてもよいことはいうまでもない。
本発明は以上の実施形態に限定されず、種々の態様で実施してよい。
撮像素子は、ＭＯＳ型等のＸＹアドレス方式のものでも、ＣＣＤ等の電荷転送方式のものでもよい。また、ＸＹアドレス方式の場合、実施形態では、画素毎に増幅素子が設けられるいわゆる増幅型撮像素子を開示したが、撮像素子の全ての画素、又は、一部の複数の画素に対して、増幅素子が一つ設けられるものでもよい。第１〜第８の実施形態の構成は適宜に組み合わせてよい。
例えば、図７に示す第４の実施形態において、アンプトランジスタ１３及び２１３を省略するとともに、加算部２３０に代えて、図６に示す第３の実施形態の電圧制御回路３０及び可変利得増幅器により構成されたアンプトランジスタ６３を１組設けてもよい。この場合、撮像素子の全ての画素に対して設けられた一つの可変利得増幅器により、第２受光素子の電気信号に基づいて第１受光素子の電気信号の増幅率を画素毎に制御できる。
また、例えば、図３に示す第１の実施形態において、転送トランジスタ２５と記憶ノードＳＮとの間に、図６に示す第３の実施形態における電圧制御回路３０（信号レベル制御回路）を設け、第２フォトダイオード６からの電気信号の信号レベルを、第１フォトダイオード５により光電変換されなかった光量に相当する電気信号の信号レベルに、より近似させるように補正し、その後、加算するようにしてもよい。なお、近似させるための電圧制御回路３０における電圧の変換量は、第３の実施形態において説明したように、実験等により、第１主面Ｓ１への入射光量と、第１フォトダイオード５の電気信号の信号レベルと、第２フォトダイオード６の電気信号の信号レベルとの相関関係を特定することにより決定すればよい。
また、例えば、図１５に示す第１０の実施形態において、第１フォトダイオード５よりも受光面積の大きい第２フォトダイオード６が、図１４に示す第９の実施形態のように、第１フォトダイオード５に対して画素配列領域の外周側にずれて配置されていてもよい。この場合のずれ量は、例えば、第９の実施形態と同様にｄ１＝ｔ×ｔａｎθ１となるように設定されてよい。
第１受光素子は、基板の一主面（実施形態では、第１の主面Ｓ１）に入射した光を受光可能であればよい。従って、第１の実施形態のように第１の主面Ｓ１に配置されていてもよいし、第１１の実施形態のように他主面としての第２の主面Ｓ２に配置されていてもよいし、基板に埋設されていてもよい。
第２受光素子は、第１受光素子の背後側の位置、すなわち、基板の一主面に入射して第１受光素子及び基板のうち少なくとも一方を透過した光を受光可能な位置に設けられるものであればよい。第１受光素子の少なくとも一部や基板の少なくとも一部において入射光のエネルギーが吸収されれば、第２受光素子の受光量は第１受光素子の受光量よりも少なくなるから、第１受光素子において飽和レベルを超えても、第２受光素子においては光量分布を特定し得る。従って、例えば第２受光素子は基板に埋設されていてもよい。第２受光素子が基板に埋設される場合、第１受光素子が設けられる基板に埋設されていてもよいし、他の基板（例えば、実施形態の第２基板４０２）に埋設されていてもよい。
第２受光素子が第２基板（実施形態では第２基板４０２）に設けられる場合、第１受光素子が設けられる基板（実施形態では基板２）と、第２基板との間隔は、適宜に設定されてよい。また、第１受光素子と第２受光素子との絶縁性が確保されるならば、第１受光素子が設けられる基板と、第２基板とが互いに当接していてもよい。例えば、第６の実施形態において、基板２と第２基板４０２とは互いに当接していてもよい。
第１受光素子の形状や大きさと第２受光素子の形状や大きさとは、互いに異なっていてもよい。例えば、図１５に示す第１０の実施形態では、第２受光素子としての第２フォトダイオード６の受光面積が第１受光素子としての第１フォトダイオード５の受光面積よりも大きい場合を例示したが、第２受光素子の受光面積が第１受光素子の受光面積よりも小さくてもよい。なお、第１受光素子の形状や大きさと第２受光素子の形状や大きさとが異なる場合、図１４に示す第９の実施形態のように、第２受光素子が第１受光素子に対して画素配列領域の外周側にずれて配置されているか否かは、例えば、第２受光素子の受光面の中心が第１受光素子の受光面の中心に対して画素配列領域の外周側にずれているか否かにより特定できる。
第１受光素子の飽和レベルを制御する飽和レベル制御部は、第１受光素子の電気信号及び第２受光素子の電気信号のうち少なくとも一方に基づいて飽和レベルを制御すればよい。従って、第１の実施形態において説明したような、第１受光素子の電気信号及び第２受光素子の電気信号の双方に基づいて飽和レベルを制御するものに限定されない。従来のように、第１受光素子の電気信号のみに基づいて飽和レベルを制御してもよいし、第２受光素子の電気信号のみに基づいて飽和レベルを制御してもよい。ただし、第２受光素子の電気信号に基づいて飽和レベルを制御すれば、第１受光素子の電気信号のみに基づいて飽和レベルを制御する場合に比較して、入射光量と飽和レベルとの差を特定しやすくなり、飽和レベルを入射光量に追従させやすくなる。
また、飽和レベル制御部は、第１受光素子における電荷の飽和の程度が所定の範囲内に収まるように第１受光素子の飽和レベルを制御するものであればよく、飽和する画素が完全になくなるように飽和レベルを制御するものに限定されない。例えば飽和する画素が所定数になるように制御するものであってもよい。

Claims (14)

  1. 基板と、
    前記基板を複数に分割した画素毎に設けられる受光素子であって、前記基板に設けられ、前記基板の一主面に入射する光を受光し、受光量に応じた電荷を生じる第１受光素子と、
    前記画素毎に設けられる受光素子であって、前記第１受光素子の背後側の位置に設けられ、前記一主面に入射して前記第１受光素子及び前記基板の少なくとも一方を透過した光を受光し、受光量に応じた電荷を生じる第２受光素子と、
    前記第１受光素子にて生じた電荷に基づく電気信号の信号レベルを、同一画素の前記第２受光素子にて生じた電荷に基づく電気信号の信号レベルが高いほど増加量が大きくなるように増加させるように構成された増加部と、
    を備えた撮像素子。
  2. 前記第１受光素子は、前記一主面に設けられ、
    前記第２受光素子は、前記基板の他主面に設けられている
    請求項１に記載の撮像素子。
  3. 前記基板の他主面に対向して配置される第２基板を備え、
    前記第２受光素子は、前記第２基板に設けられている
    請求項１に記載の撮像素子。
  4. 前記第１受光素子は、前記基板の前記一主面に設けられ、
    前記第２受光素子は、前記第２基板のうち前記基板の他主面に対向する主面に設けられている
    請求項３に記載の撮像素子。
  5. 前記第１受光素子は、前記基板の前記他主面に設けられ、
    前記第２受光素子は、前記第２基板のうち前記基板の前記他主面に対向する主面に設けられている
    請求項３に記載の撮像素子。
  6. 前記増加部及び当該増加部の動作を制御する増加制御部のうち少なくとも一部は前記第２基板に設けられている
    請求項３に記載の撮像素子。
  7. 前記増加部は、前記第１受光素子にて生じた電荷に基づく電気信号に、同一画素の前記第２受光素子にて生じた電荷に基づく電気信号を加算する
    請求項１に記載の撮像素子。
  8. 前記増加部は、前記第１受光素子にて生じた電荷に基づく電気信号を増幅する増幅素子を備え、
    前記増幅素子は、前記第２受光素子にて生じた電荷に基づく電気信号の信号レベルが大きいほど、同一画素の前記第１受光素子にて生じた電荷に基づく電気信号を増幅するときの増幅率を高くする
    請求項１に記載の撮像素子。
  9. 前記第２受光素子が複数配列される面と同一平面に配置された第３受光素子と、
    前記一主面側から前記第３受光素子へ向かう光を遮断する遮光部と、
    を備え、
    前記増加部は、前記第２受光素子にて生じた電荷に基づく電気信号の信号レベルから前記第３受光素子にて生じた電荷に基づく電気信号の信号レベルを減算して前記第２受光素子にて生じた電荷に基づく電気信号の信号レベルを補正し、その補正後の信号レベルに基づいて前記第１受光素子にて生じた電荷に基づく電気信号の信号レベルを増加させる
    請求項１に記載の撮像素子。
  10. 前記第１受光素子にて生じた電荷に基づく電気信号及び前記第２受光素子にて生じた電荷に基づく電気信号のうち少なくとも一方に基づいて、以降において前記第１受光素子における電荷の飽和の程度が所定の範囲内に収まるように、前記第１受光素子の飽和レベルを制御するように構成された飽和レベル制御部を備える
    請求項１に記載の撮像素子。
  11. 画素配列領域の外周側の画素ほど、前記第２受光素子が同一画素の前記第１受光素子に対して画素配列領域の外周側にずれて配置されている
    請求項１に記載の撮像素子。
  12. 前記第２受光素子は、前記第１受光素子よりも受光面積が広く、前記第１受光素子に対して画素配列領域の外周側へはみ出している
    請求項１に記載の撮像素子。
  13. レンズと、
    前記レンズからの光が結像する撮像素子と、
    前記撮像素子の出力する電気信号を処理するように構成された信号処理部と、
    を備え、
    前記撮像素子は、
    基板と、
    前記基板を複数に分割した画素毎に設けられる受光素子であって、前記基板に設けられ、前記基板の一主面に入射する光を受光し、受光量に応じた電荷を生じる第１受光素子と、
    前記画素毎に設けられる受光素子であって、前記第１受光素子の背後側の位置に設けられ、前記一主面に入射して前記第１受光素子及び前記基板の少なくとも一方を透過した光を受光し、受光量に応じた電荷を生じる第２受光素子と、
    を備え、
    前記信号処理部は、前記第１受光素子にて生じた電荷に基づく電気信号の信号レベルを、同一画素の前記第２受光素子にて生じた電荷に基づく電気信号の信号レベルが高いほど増加量が大きくなるように増加させるように構成されている
    カメラモジュール。
  14. 前記レンズの光軸から離れた位置の画素ほど、前記第２受光素子が同一画素の前記第１受光素子に対して前記光軸から離れる方向にずれて配置されている
    請求項１３に記載のカメラモジュール。
JP2007555929A 2006-01-25 2007-01-23 撮像素子及びカメラモジュール Expired - Fee Related JP4907557B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007555929A JP4907557B2 (ja) 2006-01-25 2007-01-23 撮像素子及びカメラモジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006016460 2006-01-25
JP2006016460 2006-01-25
PCT/JP2007/050936 WO2007086352A1 (ja) 2006-01-25 2007-01-23 撮像素子及びカメラモジュール
JP2007555929A JP4907557B2 (ja) 2006-01-25 2007-01-23 撮像素子及びカメラモジュール

Publications (2)

Publication Number Publication Date
JPWO2007086352A1 true JPWO2007086352A1 (ja) 2009-06-18
JP4907557B2 JP4907557B2 (ja) 2012-03-28

Family

ID=38309142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007555929A Expired - Fee Related JP4907557B2 (ja) 2006-01-25 2007-01-23 撮像素子及びカメラモジュール

Country Status (3)

Country Link
US (1) US8119965B2 (ja)
JP (1) JP4907557B2 (ja)
WO (1) WO2007086352A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825966B2 (en) * 2007-06-29 2010-11-02 Omnivision Technologies, Inc. High dynamic range sensor with blooming drain
JP5205155B2 (ja) * 2007-08-31 2013-06-05 パナソニック株式会社 固体撮像素子
JP2010011158A (ja) * 2008-06-27 2010-01-14 Fujifilm Corp 検出素子
US8816460B2 (en) * 2009-04-06 2014-08-26 Nokia Corporation Image sensor
US20100327389A1 (en) * 2009-06-26 2010-12-30 Mccarten John P Back-illuminated image sensors having both frontside and backside photodetectors
US8076746B2 (en) * 2009-06-26 2011-12-13 Omnivision Technologies, Inc. Back-illuminated image sensors having both frontside and backside photodetectors
JP5554139B2 (ja) * 2010-05-11 2014-07-23 パナソニック株式会社 複合型撮像素子およびそれを備えた撮像装置
GB201102478D0 (en) 2011-02-11 2011-03-30 Isdi Ltd Radiation detector and method
US9294691B2 (en) 2011-09-06 2016-03-22 Sony Corporation Imaging device, imaging apparatus, manufacturing apparatus and manufacturing method
JP2013070030A (ja) * 2011-09-06 2013-04-18 Sony Corp 撮像素子、電子機器、並びに、情報処理装置
JP5755111B2 (ja) * 2011-11-14 2015-07-29 キヤノン株式会社 撮像装置の駆動方法
KR101334099B1 (ko) * 2011-11-17 2013-11-29 (주)실리콘화일 이중 감지 기능을 가지는 기판 적층형 이미지 센서
JP5876289B2 (ja) * 2011-12-28 2016-03-02 浜松ホトニクス株式会社 距離測定装置
JP6041500B2 (ja) * 2012-03-01 2016-12-07 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法
US10134788B2 (en) 2013-09-17 2018-11-20 Omnivision Technologies, Inc. Dual VPIN HDR image sensor pixel
JP6161522B2 (ja) * 2013-11-20 2017-07-12 オリンパス株式会社 撮像素子
GB2525625B (en) 2014-04-29 2017-05-31 Isdi Ltd Device and method
JP6609113B2 (ja) * 2014-06-18 2019-11-20 キヤノン株式会社 撮像装置及びその制御方法
US11947050B2 (en) * 2021-07-07 2024-04-02 Beijing Voyager Technology Co., Ltd. Temperature control through thermal recycle

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4583002A (en) 1983-06-06 1986-04-15 Fuji Photo Film Co., Ltd. Imaging sensor with automatic sensitivity control comprising voltage multiplying means
JPS60210083A (ja) * 1984-04-02 1985-10-22 Sharp Corp 文字放送受信機
US4761546A (en) * 1985-11-25 1988-08-02 Matsushita Electric Works, Ltd. Optical displacement measuring system with nonlinearity correction
JPH05243548A (ja) 1992-02-28 1993-09-21 Hitachi Ltd 固体撮像装置
JP2000324406A (ja) * 1999-05-07 2000-11-24 Canon Inc 光電変換装置及びそれを用いた画像読み取りシステム
JP2002076321A (ja) 2000-08-30 2002-03-15 Sony Corp 固体撮像装置
JP4195802B2 (ja) 2001-09-21 2008-12-17 イーエヌジー株式会社 半導体撮像素子
CN100487898C (zh) * 2001-11-05 2009-05-13 佐伊科比株式会社 固体图像传感器及其制造方法
US7129466B2 (en) * 2002-05-08 2006-10-31 Canon Kabushiki Kaisha Color image pickup device and color light-receiving device
JP4271917B2 (ja) 2002-09-12 2009-06-03 国立大学法人 奈良先端科学技術大学院大学 固体撮像素子、及び該素子を用いた撮像装置
JP2004335803A (ja) * 2003-05-08 2004-11-25 Fuji Photo Film Co Ltd Ｍｏｓ型固体撮像装置とその駆動方法
JP4236168B2 (ja) 2003-09-10 2009-03-11 富士フイルム株式会社 固体撮像装置
US6903391B2 (en) 2003-09-10 2005-06-07 Fuji Photo Film Co., Ltd. Solid state image pickup device
JP4751576B2 (ja) * 2004-03-18 2011-08-17 富士フイルム株式会社 光電変換膜積層型固体撮像装置
JP2005327835A (ja) 2004-05-13 2005-11-24 Sony Corp 固体撮像装置および固体撮像装置の製造方法

Also Published As

Publication number Publication date
US20090008532A1 (en) 2009-01-08
WO2007086352A8 (ja) 2008-09-18
US8119965B2 (en) 2012-02-21
WO2007086352A1 (ja) 2007-08-02
JP4907557B2 (ja) 2012-03-28

Similar Documents

Publication Publication Date Title
JP4907557B2 (ja) 撮像素子及びカメラモジュール
CN112788224B (zh) 摄像装置
CN101840926B (zh) 固态成像装置及其制造方法、驱动方法、以及电子设备
US10181485B2 (en) Solid-state image sensor, electronic apparatus, and imaging method
US6750437B2 (en) Image pickup apparatus that suitably adjusts a focus
JP5891451B2 (ja) 撮像装置
US20130092820A1 (en) Solid-state imaging device and imaging device
US20130070133A1 (en) Solid-state imaging device, imaging device, and signal reading method
US9313433B2 (en) Solid-state imaging device and electronic camera
JP2010141928A (ja) 固体撮像装置
JP5065789B2 (ja) 固体撮像装置
JP2008099073A (ja) 固体撮像装置および撮像装置
JP2007166600A (ja) 固体撮像装置
US9954023B2 (en) Solid-state imaging device and imaging apparatus
US9070796B2 (en) Solid-state imaging device and imaging apparatus
JP2005332880A (ja) 撮像素子および画像入力処理装置
JP4552289B2 (ja) 固体撮像装置および固体撮像装置の駆動方法
JP2009290296A (ja) 撮像装置
US20100002121A1 (en) Solid-state imaging device and electronic apparatus
JP2005223133A (ja) 固体撮像装置およびそれを用いた撮像システム
US20180013966A1 (en) Solid-state imaging device
JP4669264B2 (ja) 固体撮像装置及びそれを用いたカメラ
JP2006148513A5 (ja)
US20220337776A1 (en) Imaging element and imaging device
JP7496512B2 (ja) 撮像装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4907557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees