JPH05243548A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH05243548A JPH05243548A JP4042825A JP4282592A JPH05243548A JP H05243548 A JPH05243548 A JP H05243548A JP 4042825 A JP4042825 A JP 4042825A JP 4282592 A JP4282592 A JP 4282592A JP H05243548 A JPH05243548 A JP H05243548A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity
- solid
- back surface
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】 （修正有）
【目的】各画素の独立読みだしが可能な撮像素子を提供
する。 【構成】ホトダイオード３を垂直方向に関して表面と裏
面とに交互に設け、またＣＣＤレジスタを４両面に設け
る。 【効果】垂直方向に隣接したホトダイオードの信号を、
表面と裏面の二つのCCDレジスタに分けて転送すること
により、画素信号の独立読みだしが可能になる。
する。 【構成】ホトダイオード３を垂直方向に関して表面と裏
面とに交互に設け、またＣＣＤレジスタを４両面に設け
る。 【効果】垂直方向に隣接したホトダイオードの信号を、
表面と裏面の二つのCCDレジスタに分けて転送すること
により、画素信号の独立読みだしが可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤ型の固体撮像装
置に関する。
置に関する。
【０００２】
【従来の技術】現在、カラーの固体撮像素子には、オン
チップの色フィルタ技術が多く採用されている。例え
ば、この技術を用いた１／３インチ光学系で２７万画素
の撮像素子が報告されている（１９９１年テレビジョン
学会技術報告 Vol.１４ No.１６pp.３９〜４４)。これ
は、グリーン，シアン，マゼンダ，イエローの４色のフ
ィルタをチップ上に配置し、読みだし時には垂直ＣＣＤ
において垂直方向に隣接した２画素を混合し、後段の信
号処理回路により、Ｒ，Ｇ，Ｂのカラー信号を得るもの
である。
チップの色フィルタ技術が多く採用されている。例え
ば、この技術を用いた１／３インチ光学系で２７万画素
の撮像素子が報告されている（１９９１年テレビジョン
学会技術報告 Vol.１４ No.１６pp.３９〜４４)。これ
は、グリーン，シアン，マゼンダ，イエローの４色のフ
ィルタをチップ上に配置し、読みだし時には垂直ＣＣＤ
において垂直方向に隣接した２画素を混合し、後段の信
号処理回路により、Ｒ，Ｇ，Ｂのカラー信号を得るもの
である。
【０００３】
【発明が解決しようとする課題】しかし、この垂直ＣＣ
Ｄにおいて画素信号を混合する方式では、後段の信号処
理回路においてＲ，Ｇ，Ｂ信号を正確に演算することは
難しい。これは、垂直ＣＣＤにおいて一つの画素につき
二つのＣＣＤ電極しか設けられていないため、隣接した
２画素の信号を混合しないと転送できないのであるが、
垂直ＣＣＤレジスタの電極数を２倍にすると、隣接した
２画素分の信号を独立に転送することは可能になる。し
かし、電極のレイアウトが複雑になり、かつ取扱い最大
電荷量が少なくなる。
Ｄにおいて画素信号を混合する方式では、後段の信号処
理回路においてＲ，Ｇ，Ｂ信号を正確に演算することは
難しい。これは、垂直ＣＣＤにおいて一つの画素につき
二つのＣＣＤ電極しか設けられていないため、隣接した
２画素の信号を混合しないと転送できないのであるが、
垂直ＣＣＤレジスタの電極数を２倍にすると、隣接した
２画素分の信号を独立に転送することは可能になる。し
かし、電極のレイアウトが複雑になり、かつ取扱い最大
電荷量が少なくなる。
【０００４】
【課題を解決するための手段】そこで、本発明において
は垂直方向に関してホトダイオードを１画素おきに裏面
と表面に作り、また垂直ＣＣＤレジスタを両面に設け、
垂直方向に隣接する２画素の信号を別々のＣＣＤレジス
タを用いて転送する。
は垂直方向に関してホトダイオードを１画素おきに裏面
と表面に作り、また垂直ＣＣＤレジスタを両面に設け、
垂直方向に隣接する２画素の信号を別々のＣＣＤレジス
タを用いて転送する。
【０００５】
【作用】この構成で、表面のホトダイオードに蓄積され
た信号電荷は、隣接して設けられた垂直ＣＣＤレジスタ
に読み出される。それと同時に垂直方向に隣接している
ホトダイオードは裏面に設けられているため、信号電荷
は裏面の垂直ＣＣＤレジスタに読み出される。そして、
表面と裏面に設けられている二つのＣＣＤレジスタを用
いて転送する。これにより、垂直方向に隣接している画
素も、独立して読み出すことができる。
た信号電荷は、隣接して設けられた垂直ＣＣＤレジスタ
に読み出される。それと同時に垂直方向に隣接している
ホトダイオードは裏面に設けられているため、信号電荷
は裏面の垂直ＣＣＤレジスタに読み出される。そして、
表面と裏面に設けられている二つのＣＣＤレジスタを用
いて転送する。これにより、垂直方向に隣接している画
素も、独立して読み出すことができる。
【０００６】
【実施例】〈実施例１〉まず、図１，図２，図３を用い
て構成について説明する。ここで、図１は１画素の水平
方向の断面図、図２は表面から見た全体説明図、図３は
裏面から見た全体説明図である。
て構成について説明する。ここで、図１は１画素の水平
方向の断面図、図２は表面から見た全体説明図、図３は
裏面から見た全体説明図である。
【０００７】図１において、１はｐ型半導体基板、２は
表面のホトダイオードを形成するｎ型不純物層、３は表
面の埋め込みホトダイオードを構成するための濃いｐ型
不純物層、４は表面の垂直ＣＣＤレジスタにおける基板
方向のポテンシャルバリアを形成するための濃いｐ型不
純物層、５は表面の垂直ＣＣＤレジスタの埋め込みチャ
ネルを形成するためのｎ型不純物層、６は表面の垂直Ｃ
ＣＤレジスタを構成するゲート電極、７は表面からの暗
電流の発生を防止するための濃いｐ型不純物層である。
また、１０２は裏面のホトダイオードを形成するｎ型不
純物層、１０３は裏面の埋め込みホトダイオードを構成
するための濃いｐ型不純物層、１０４は裏面の垂直ＣＣ
Ｄレジスタにおける基板方向のポテンシャルバリアを形
成するための濃いｐ型不純物層、１０５は裏面の垂直Ｃ
ＣＤレジスタの埋め込みチャネルを形成するためのｎ型
不純物層、１０６は裏面の垂直ＣＣＤレジスタを構成す
るゲート電極、１０７は裏面からの暗電流の発生を防止
するための濃いｐ型不純物層である。
表面のホトダイオードを形成するｎ型不純物層、３は表
面の埋め込みホトダイオードを構成するための濃いｐ型
不純物層、４は表面の垂直ＣＣＤレジスタにおける基板
方向のポテンシャルバリアを形成するための濃いｐ型不
純物層、５は表面の垂直ＣＣＤレジスタの埋め込みチャ
ネルを形成するためのｎ型不純物層、６は表面の垂直Ｃ
ＣＤレジスタを構成するゲート電極、７は表面からの暗
電流の発生を防止するための濃いｐ型不純物層である。
また、１０２は裏面のホトダイオードを形成するｎ型不
純物層、１０３は裏面の埋め込みホトダイオードを構成
するための濃いｐ型不純物層、１０４は裏面の垂直ＣＣ
Ｄレジスタにおける基板方向のポテンシャルバリアを形
成するための濃いｐ型不純物層、１０５は裏面の垂直Ｃ
ＣＤレジスタの埋め込みチャネルを形成するためのｎ型
不純物層、１０６は裏面の垂直ＣＣＤレジスタを構成す
るゲート電極、１０７は裏面からの暗電流の発生を防止
するための濃いｐ型不純物層である。
【０００８】本実施例では、ホトダイオードを表面と裏
面とに交互に設け、ＣＣＤレジスタを両面に設けること
に特徴がある。次に全体の構成について説明する。
面とに交互に設け、ＣＣＤレジスタを両面に設けること
に特徴がある。次に全体の構成について説明する。
【０００９】水平画素数ｎ，垂直画素数ｍの撮像素子に
ついて全体を表面から見た図が図２、裏面から見た図が
図３である。ここで、２１は表面に設けられたホトダイ
オード、２２は裏面に設けられたホトダイオード、２
６，２７，２８，２９は表面に設けられた垂直ＣＣＤレ
ジスタ、２４は表面に設けられた水平ＣＣＤレジスタ、
２５は表面に設けられた出力アンプ、３１は裏面に設け
られた垂直ＣＣＤレジスタ、３６，３７，３８，３９は
裏面に設けられた水平ＣＣＤレジスタ、３３は裏面に設
けられた出力アンプである。このように、ホトダイオー
ドは表面と裏面と交互に作られ、また垂直ＣＣＤレジス
タ，水平ＣＣＤレジスタ，出力アンプは両面に設けてあ
る。
ついて全体を表面から見た図が図２、裏面から見た図が
図３である。ここで、２１は表面に設けられたホトダイ
オード、２２は裏面に設けられたホトダイオード、２
６，２７，２８，２９は表面に設けられた垂直ＣＣＤレ
ジスタ、２４は表面に設けられた水平ＣＣＤレジスタ、
２５は表面に設けられた出力アンプ、３１は裏面に設け
られた垂直ＣＣＤレジスタ、３６，３７，３８，３９は
裏面に設けられた水平ＣＣＤレジスタ、３３は裏面に設
けられた出力アンプである。このように、ホトダイオー
ドは表面と裏面と交互に作られ、また垂直ＣＣＤレジス
タ，水平ＣＣＤレジスタ，出力アンプは両面に設けてあ
る。
【００１０】次に、製造方法について説明する。まず、
図１０で示されるように、一つのウェハ上に表面用のホ
トダイオードとＣＣＤを通常の方法で作成し、裏面をエ
ッチングしてｐ型半導体基板１の厚さを薄くする。同様
にして、図１１で示される様に別のウェハ上に裏面用の
ホトダイオードとＣＣＤを作成する。このようにして作
成した表面用と裏面用の二つのウェハを位置を合わせて
貼り合わせる。このようにすることで、特別なプロセス
を用いずに製造が可能になる。また、パッド部では、基
板に細い貫通孔を開け、その孔を介して表面と裏面との
導通をとることによりパッド部を片面に集中することが
でき、ボンディングが容易になる。
図１０で示されるように、一つのウェハ上に表面用のホ
トダイオードとＣＣＤを通常の方法で作成し、裏面をエ
ッチングしてｐ型半導体基板１の厚さを薄くする。同様
にして、図１１で示される様に別のウェハ上に裏面用の
ホトダイオードとＣＣＤを作成する。このようにして作
成した表面用と裏面用の二つのウェハを位置を合わせて
貼り合わせる。このようにすることで、特別なプロセス
を用いずに製造が可能になる。また、パッド部では、基
板に細い貫通孔を開け、その孔を介して表面と裏面との
導通をとることによりパッド部を片面に集中することが
でき、ボンディングが容易になる。
【００１１】次に、図１を用いて動作について説明す
る。撮像素子に入射した光は、光電変換され、生成され
た電荷はｎ型不純物層２、あるいはｎ型不純物層１０２
内に蓄積される。読みだし時に、ｎ型不純物層２内の電
荷は表面に設けられている垂直ＣＣＤレジスタ１１１
へ、ｎ型不純物層102内の電荷は裏面に設けられている
垂直ＣＣＤレジスタ１１２へ読み出される。
る。撮像素子に入射した光は、光電変換され、生成され
た電荷はｎ型不純物層２、あるいはｎ型不純物層１０２
内に蓄積される。読みだし時に、ｎ型不純物層２内の電
荷は表面に設けられている垂直ＣＣＤレジスタ１１１
へ、ｎ型不純物層102内の電荷は裏面に設けられている
垂直ＣＣＤレジスタ１１２へ読み出される。
【００１２】この動作を図２，図３を用いて説明する。
ある読みだし動作時に、ｐ(１，１)，ｐ（１，３），ｐ
（１，ｍ）（但し、ｍは奇数とする）などの奇数行の画
素は、表面の垂直ＣＣＤレジスタ２６に読み出される。
この時、ｐ（１，２）などの偶数行の画素は、裏面の垂
直ＣＣＤレジスタ３６に読み出される。このように垂直
方向に隣接画素は、別々の垂直ＣＣＤレジスタに読み出
され水平ＣＣＤレジスタに転送される。具体的には、表
面の垂直ＣＣＤレジスタ２６に読み出された信号電荷
は、水平ＣＣＤレジスタ２４に転送され、アンプ２５で
電圧に変換される。また、裏面の垂直ＣＣＤレジスタ３
６に読み出された信号電荷は、水平ＣＣＤレジスタ３２
に転送され、アンプ３３で電圧に変換される。
ある読みだし動作時に、ｐ(１，１)，ｐ（１，３），ｐ
（１，ｍ）（但し、ｍは奇数とする）などの奇数行の画
素は、表面の垂直ＣＣＤレジスタ２６に読み出される。
この時、ｐ（１，２）などの偶数行の画素は、裏面の垂
直ＣＣＤレジスタ３６に読み出される。このように垂直
方向に隣接画素は、別々の垂直ＣＣＤレジスタに読み出
され水平ＣＣＤレジスタに転送される。具体的には、表
面の垂直ＣＣＤレジスタ２６に読み出された信号電荷
は、水平ＣＣＤレジスタ２４に転送され、アンプ２５で
電圧に変換される。また、裏面の垂直ＣＣＤレジスタ３
６に読み出された信号電荷は、水平ＣＣＤレジスタ３２
に転送され、アンプ３３で電圧に変換される。
【００１３】このような構成により、従来では垂直ＣＣ
Ｄレジスタで混合されていた垂直方向の隣接２画素を独
立に読み出すことができる。また、表面と裏面の垂直，
水平ＣＣＤレジスタが並列に動作しているので、駆動周
波数は半分で済む。
Ｄレジスタで混合されていた垂直方向の隣接２画素を独
立に読み出すことができる。また、表面と裏面の垂直，
水平ＣＣＤレジスタが並列に動作しているので、駆動周
波数は半分で済む。
【００１４】本実施例では、水平方向の隣接画素に関し
ても表面と裏面に交互にホトダイオードを設けた場合で
あったが、当然、図４で示されるようにある行について
は表面だけに、隣りの行に関しては裏面だけにホトダイ
オードを設けるという構成も可能である。
ても表面と裏面に交互にホトダイオードを設けた場合で
あったが、当然、図４で示されるようにある行について
は表面だけに、隣りの行に関しては裏面だけにホトダイ
オードを設けるという構成も可能である。
【００１５】また、本実施例におけるオンチップフィル
タについては、表面に設けられたホトダイオード上に短
波長透過型の色フィルタ、裏面に設けられたホトダイオ
ード上に長波長透過型の色フィルタを配置すると、それ
ぞれのホトダイオードの光感度とのマッチングがとれる
ため高感度な撮像素子が可能となる。
タについては、表面に設けられたホトダイオード上に短
波長透過型の色フィルタ、裏面に設けられたホトダイオ
ード上に長波長透過型の色フィルタを配置すると、それ
ぞれのホトダイオードの光感度とのマッチングがとれる
ため高感度な撮像素子が可能となる。
【００１６】〈実施例２〉次に、他の実施例について図
５を用いて説明する。ここで、５１はｎ型半導体基板、
５２，５３はｐ型不純物層である。この構成では、表面
のホトダイオードと裏面のホトダイオードとの中間にブ
ルーミング抑圧，シャッタ動作用のｎ型不純物層がある
ことに特徴がある。
５を用いて説明する。ここで、５１はｎ型半導体基板、
５２，５３はｐ型不純物層である。この構成では、表面
のホトダイオードと裏面のホトダイオードとの中間にブ
ルーミング抑圧，シャッタ動作用のｎ型不純物層がある
ことに特徴がある。
【００１７】シャッタ動作時には、端子５４に高い電圧
をかけることにより、ｎ型不純物層２あるいはｎ型不純
物層１０２に蓄えられている信号電荷は、ｎ型半導体基
板５１に引き抜かれる。また、ｐ型不純物層５２，５３
におけるポテンシャルの山を適当に設定することによ
り、強い光が当たった場合などに発生する余剰電荷も、
ｎ型半導体基板５１に捨てることができる。
をかけることにより、ｎ型不純物層２あるいはｎ型不純
物層１０２に蓄えられている信号電荷は、ｎ型半導体基
板５１に引き抜かれる。また、ｐ型不純物層５２，５３
におけるポテンシャルの山を適当に設定することによ
り、強い光が当たった場合などに発生する余剰電荷も、
ｎ型半導体基板５１に捨てることができる。
【００１８】〈実施例３〉図６を用いて他の実施例につ
いて説明する。ここで、６１は出力信号合成手段であ
る。本実施例では、表面に設けられた垂直ＣＣＤレジス
タ２４と裏面に設けられた垂直ＣＣＤレジスタ３２によ
り分割して転送されてきた信号を、出力信号合成手段６
１により一つの信号として出力することに特徴がある。
出力信号合成手段６１では、二つのＣＣＤレジスタによ
り同時に転送されてきた信号電荷の一方を遅延させ、も
う一方の信号電荷の間に挿入する。これにより、出力信
号合成手段６１の出力は、シリアルな一つの信号とな
り、ユーザから見ると従来のＣＣＤと同様に使用するこ
とができ、また撮像素子のパッケージのピン数も削減す
ることができる。
いて説明する。ここで、６１は出力信号合成手段であ
る。本実施例では、表面に設けられた垂直ＣＣＤレジス
タ２４と裏面に設けられた垂直ＣＣＤレジスタ３２によ
り分割して転送されてきた信号を、出力信号合成手段６
１により一つの信号として出力することに特徴がある。
出力信号合成手段６１では、二つのＣＣＤレジスタによ
り同時に転送されてきた信号電荷の一方を遅延させ、も
う一方の信号電荷の間に挿入する。これにより、出力信
号合成手段６１の出力は、シリアルな一つの信号とな
り、ユーザから見ると従来のＣＣＤと同様に使用するこ
とができ、また撮像素子のパッケージのピン数も削減す
ることができる。
【００１９】〈実施例４〉図７，図８を用いて他の実施
例について説明する。ここで、７１は表面に設けられた
電荷を逃すための濃いｎ型拡散層、７２は表面に設けら
れたゲート電極、７３は裏面に設けられた電荷を逃すた
めの濃いｎ型拡散層、７４は裏表面に設けられたゲート
電極である。図８は本実施例の全体構成図であり、ここ
で８１は図７におけるオーバーフロードレイン部７５を
表している。本実施例は、ホトダイオードに隣接してゲ
ート電極と拡散層を設けることに特徴がある。
例について説明する。ここで、７１は表面に設けられた
電荷を逃すための濃いｎ型拡散層、７２は表面に設けら
れたゲート電極、７３は裏面に設けられた電荷を逃すた
めの濃いｎ型拡散層、７４は裏表面に設けられたゲート
電極である。図８は本実施例の全体構成図であり、ここ
で８１は図７におけるオーバーフロードレイン部７５を
表している。本実施例は、ホトダイオードに隣接してゲ
ート電極と拡散層を設けることに特徴がある。
【００２０】この構成で、例えば、シャッタ動作の場
合、ｎ型拡散層領域２に貯まった電荷をゲート電極７２
で構成されるトランジスタをオンにすることで、濃いｎ
型拡散層７１に逃がす。裏面に関しても同様に、濃いｎ
型拡散層１０２に貯まった電荷を濃いｎ型拡散層７３に
逃がす。また、ゲート電極７２あるいは７４にかける電
圧を適当に設定することで、濃いｎ型拡散層２，１０２
に発生した余剰電荷を濃いｎ型拡散層７１，７３に逃が
すことができる。このように、本実施例ではシャッタ動
作，ブルーミングの抑圧が可能になる。
合、ｎ型拡散層領域２に貯まった電荷をゲート電極７２
で構成されるトランジスタをオンにすることで、濃いｎ
型拡散層７１に逃がす。裏面に関しても同様に、濃いｎ
型拡散層１０２に貯まった電荷を濃いｎ型拡散層７３に
逃がす。また、ゲート電極７２あるいは７４にかける電
圧を適当に設定することで、濃いｎ型拡散層２，１０２
に発生した余剰電荷を濃いｎ型拡散層７１，７３に逃が
すことができる。このように、本実施例ではシャッタ動
作，ブルーミングの抑圧が可能になる。
【００２１】〈実施例５〉図９を用いて他の実施例につ
いて説明する。本実施例では、垂直ＣＣＤレジスタ９２
とオーバーフロードレイン部９１をじぐざぐに配置して
いる。これにより、水平方向の画素ピッチを小さくする
ことができる。
いて説明する。本実施例では、垂直ＣＣＤレジスタ９２
とオーバーフロードレイン部９１をじぐざぐに配置して
いる。これにより、水平方向の画素ピッチを小さくする
ことができる。
【００２２】
【発明の効果】本発明によれば両面にＣＣＤレジスタを
設け垂直方向に隣接する画素を別々のＣＣＤレジスタで
転送することにより、各画素を独立に読み出すことが可
能になる。
設け垂直方向に隣接する画素を別々のＣＣＤレジスタで
転送することにより、各画素を独立に読み出すことが可
能になる。
【図１】画素部の水平方向の断面図。
【図２】表面から見た全体の説明図。
【図３】裏面から見た全体の説明図。
【図４】他の実施例における表面から見た全体の説明
図。
図。
【図５】他の実施例における画素部の水平方向の断面
図。
図。
【図６】他の実施例における出力部の説明図。
【図７】他の実施例における水平方向の断面図。
【図８】他の実施例における表面から見た全体の説明
図。
図。
【図９】他の実施例における表面から見た全体の説明
図。
図。
【図１０】製造方法を示す第一工程図。
【図１１】製造方法を示す第二工程図。
１…ｐ型半導体基板、２…ｎ型不純物層、３…ｐ型不純
物層、４…ｐ型不純物層、５…ｎ型不純物層、６…ゲー
ト電極、７…ｐ型不純物層、１０２…ｎ型不純物層、１
０３…ｐ型不純物層、１０４…ｐ型不純物層、１０５…
ｎ型不純物層、１０６…ゲート電極、１０７…ｐ型不純
物層。
物層、４…ｐ型不純物層、５…ｎ型不純物層、６…ゲー
ト電極、７…ｐ型不純物層、１０２…ｎ型不純物層、１
０３…ｐ型不純物層、１０４…ｐ型不純物層、１０５…
ｎ型不純物層、１０６…ゲート電極、１０７…ｐ型不純
物層。
Claims (11)
- 【請求項１】ホトダイオードにより生成した電荷をＣＣ
Ｄレジスタにより転送して電気信号として取り出す固体
撮像装置において、半導体基板上の表面と裏面に前記ホ
トダイオードと前記ＣＣＤレジスタを設けることを特徴
とする固体撮像装置。 - 【請求項２】請求項１において、画面上の垂直方向に隣
接する前記ホトダイオードが前記半導体基板の表面と裏
面に交互に設けられている固体撮像装置。 - 【請求項３】請求項１または２において、画面上の垂直
方向に隣接する前記ホトダイオードに蓄積された信号電
荷を、表面と裏面に設けられている二つの前記ＣＣＤレ
ジスタを用いて転送する固体撮像装置。 - 【請求項４】請求項１または２において、前記ホトダイ
オードに隣接して絶縁膜を介した導体電極と電荷を逃が
すための拡散層を設ける固体撮像装置。 - 【請求項５】第一の第一導電型半導体基板上に二次元マ
トリクス状に配置された複数の第一の第二導電型領域を
有し、前記第一の第一導電型半導体基板と第一の第二導
電型領域とで構成された光電変換部に入射した光信号を
信号電荷に変換し、前記第一の第二導電型領域に隣接し
て絶縁膜を介した導体電極で構成される第一のＣＣＤレ
ジスタにより信号電荷を転送し電気信号として取り出す
固体撮像装置において、前記第一のＣＣＤレジスタに対
応した裏面に第二のＣＣＤレジスタを配置し、画面上の
垂直方向に隣接する第一の第二導電型領域を表面と裏面
に交互に設けることを特徴とする固体撮像装置。 - 【請求項６】請求項５において、上記第一の第一導電型
半導体基板内に第二の第二導電型層を設ける固体撮像装
置。 - 【請求項７】請求項６において、シャッタ動作時に、上
記第二の第二導電型層に高い電圧をかけ、上記第一の第
二導電型領域内に蓄えられた電荷を上記第二の第二導電
型層に引き抜く固体撮像装置。 - 【請求項８】請求項６において、上記第一の第二導電型
層における余剰電荷を上記第二の第二導電型層に逃がす
固体撮像装置。 - 【請求項９】請求項５において、同一ライン上の上記第
一の第二導電型層を同一平面上に作る固体撮像装置。 - 【請求項１０】請求項５において、前記第一のＣＣＤレ
ジスタと前記第二のＣＣＤレジスタにより転送された信
号を合成手段を用い時系列に並べ変えて出力する固体撮
像装置。 - 【請求項１１】請求項５において、前記第一の第二導電
型層に隣接して酸化膜を隔てた導体電極と濃い第三の第
二導電型層を設ける固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4042825A JPH05243548A (ja) | 1992-02-28 | 1992-02-28 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4042825A JPH05243548A (ja) | 1992-02-28 | 1992-02-28 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243548A true JPH05243548A (ja) | 1993-09-21 |
Family
ID=12646739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4042825A Pending JPH05243548A (ja) | 1992-02-28 | 1992-02-28 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243548A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8119965B2 (en) | 2006-01-25 | 2012-02-21 | Kyocera Corporation | Image sensor having two light receiving elements and camera module having the image sensor |
-
1992
- 1992-02-28 JP JP4042825A patent/JPH05243548A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8119965B2 (en) | 2006-01-25 | 2012-02-21 | Kyocera Corporation | Image sensor having two light receiving elements and camera module having the image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4507769B2 (ja) | 固体撮像素子、カメラモジュール及び電子機器モジュール | |
| US7859027B2 (en) | Back irradiating type solid state imaging device | |
| US7218347B2 (en) | Photoelectric conversion element and solid-state image sensing device using the same | |
| JP5055026B2 (ja) | 撮像素子、撮像素子の製造方法、及び、撮像素子用の半導体基板 | |
| US7208811B2 (en) | Photo-detecting device | |
| TWI497702B (zh) | Solid state camera device | |
| JP4751865B2 (ja) | 裏面照射型固体撮像素子及びその製造方法 | |
| JP4154165B2 (ja) | 光電変換素子及びそれを用いた固体撮像装置、カメラ及び画像読み取り装置 | |
| JP2007221134A (ja) | 背面照射を用いる光センサおよびピクセル・アレイ、ならびに光センサを形成する方法 | |
| JP2003338615A (ja) | 固体撮像装置 | |
| WO2008065952A1 (fr) | Dispositif d'imagerie semi-conducteur, son procédé de fabrication, et dispositif d'informations électroniques | |
| US20060042677A1 (en) | Solid-state image pickup device | |
| JP2011066241A (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| JP2008205044A (ja) | 固体撮像素子および電子情報機器 | |
| JP4404561B2 (ja) | Ｍｏｓ型カラー固体撮像装置 | |
| JPH06204450A (ja) | 固体撮像装置 | |
| JP4388752B2 (ja) | Ｃｃｄ型カラー固体撮像装置 | |
| JP2866328B2 (ja) | 固体撮像素子 | |
| JP4495949B2 (ja) | ２板式カラー固体撮像装置及びデジタルカメラ | |
| US8462239B2 (en) | Solid-state imaging device and electronic imaging device having multi-stage element isolation layer | |
| JPH10284714A (ja) | 固体撮像装置及びこれを用いた撮像システム | |
| JP5132641B2 (ja) | 固体撮像装置の製造方法 | |
| JPH05243548A (ja) | 固体撮像装置 | |
| JPH05243550A (ja) | 固体撮像装置 | |
| JPH05145056A (ja) | 固体撮像素子 |