JPWO2006109857A1 - 半導体装置 - Google Patents

Abstract

パッケージの表層配線の応力集中領域で配線の断線を防止することができる半導体装置などの電子部品を提供する。サポートボール５を配設した半導体装置において、パッケージ基板２の応力集中領域であるサポートボール５の近傍領域７（Ａ）と、サポートボール５に対向する半導体チップの端部領域７（Ｂ）に通常配線を配置しない。これらの領域から離して配線６（Ｃ）を配設するか、これらの領域に幅広配線を配置する。

Description

本発明は、半導体装置などの電子部品に関し、特に、半導体チップなどの電子素子チップをＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）基板に搭載した半導体装置に関する。

近年、半導体装置は高速化、大規模集積化とともに、装置の小型化のためにパッケージの小型化が進められている。パッケージの小型化技術として、パッケージ基板に半田ボールを配列した表面実装型のボールグリッドアレイ（以下、ＢＧＡと略記する）がある。
ＢＧＡパッケージ基板に半導体チップを搭載したＢＧＡ型半導体装置として、半導体チップの電極となるパッドを上向きの状態でパッケージ基板に接着剤で固定し、パッドをボンデイングワイヤで基板の表層配線に接続するタイプの半導体装置と、半導体チップ表面に電極として形成されたパンプ、あるいはテープリードをパッケージ基板の上面に形成された配線パターンに下向きに（フェースダウン）して接続するタイプの半導体装置とがある。前者の半導体装置として、例えば、特開平１１−１６３２０１号公報（特許文献）がある。同公報には、この種のＢＧＡ型半導体装置では、温度変化に曝されると、パッケージ基板上に配設された半導体チップ端部が作る外形線と交差する位置のパッケージ基板の表層配線が断線することが指摘されている。この断線は、半導体チップの長辺と配線とが交差する領域で起こりやすく、その対策として、チップの長辺を横切る領域の配線を太くすることで、配線の断線防止が可能になることを開示している。
後者のタイプのＢＧＡ型半導体装置において、パッケージ基板に対して、フリップチップ接続で半導体チップを固定し、チップと基板の間にアンダフィルを配置しないタイプのＢＧＡパッケージは、特許文献が指摘するような基板の表層配線の切断を回避する解決策となると考えられる。
パッケージの小型化として、複数のチップを平面的もしくは立体的にパッケージ基板に搭載したり、チップを搭載したパッケージ基板を立体的に積層した、マルチチップパッケージ（ｍｕｌｔｉ ｃｈｉｐ ｐａｃｋａｇｅ、以下ＭＣＰと略記する。）が開発されている。立体的に積層したＭＣＰは、特にパッケージの小型化に有効な方法である。本願発明者は、パッケージを立体的に積層したパッケージ積層方式ＭＣＰの開発において、配線の断線に関し、予知されない新たな問題点を見出した。
図１（Ａ）、（Ｂ）及び（Ｃ）を参照すると、対象とする半導体装置では、信号ボール４は基板のチップが画する輪郭１１が作る領域内に配置されているのに対し、サポートボール５は、チップが画する輪郭が作る領域の外に拡がるパッケージ基板のオーバーハング部を支持する。即ち、サポートボールは、パッケージの抗折強度を確保し、機械的強度を高める。図１（Ａ）では、パッケージ基板２の各々の短辺に２個ずつサポートボール５が４箇所配置されている。
このパッケージ基板にチップが搭載された半導体装置に温度サイクル試験を実施したところ、サポートボール５の近傍に配線されたパッケージ表層配線６（Ｂ）に断線が生じることがわかった。このときサポートボール５の近傍以外のパッケージ表層配線６（Ａ）には断線が生じなかった。サポートボール５の近傍と、サポートボール５に対向する半導体チップの端部である図１（Ｂ）の斜線部で示す領域に配線の断線が観測され、斜線部が断線発生領域１０となることを見出した。このような断線は、半導体装置の動作不良をもたらす。

したがって、本発明の目的は、上述した問題に鑑み、パッケージ基板のサポートボール近傍に配置されたパッケージ基板の配線の断線を防止し、導電性配線の信頼性を高めた電子部品を提供することである。
本発明によれば、表面に配線が施されたパッケージ基板に電子素子チップを搭載した電子部品において、前記パッケージ基板の裏面において、前記パッケージ基板上で前記電子素子チップの外形の輪郭が作る領域の内部に配置された前記パッケージ基板を支持する第１のボールと、前記領域の外側に配置された前記パッケージ基板を支持する第２のボールとを含み、前記第２のボールの位置近傍に対応するパッケージ基板の表面の第１の領域に通常幅の配線が施されていないことを特徴とする電子部品が得られる。
電子部品は、パッケージ基板を前記信号ボール及びサポートボールによって固定するモジュール基板を含む。
望ましくは、前記電子素子チップの外形が画する輪郭の近傍のパッケージ基板の表面である第２の領域に通常幅の配線が施されていない。
前記第１のボールは電気を導く信号ボールであり、前記第２のボールはサポートボールであることが好ましい。
望ましくは、前記サポートボールは、前記電子素子チップの外形が作る輪郭から外側方向に前記サポートボールのパッケージ基板側ボールランドの直径１個分以上離れて配設される。
より具体的には、前記第１の領域は、前記サポートボールから前記電子素子チップの外形が作る輪郭の第１の方向に前記サポートボールの中心から前記パッケージ基板側のボールランドの大きさの２個分、前記第１の方向に垂直な第２の方向に前記サポートボールの上下に前記パッケージ基板側のボールランドの大きさの１個分を含む３個分の広さに相当する。
好ましくは、前記第２の領域は、前記電子素子チップの外形の輪郭を中心として、前記第１の方向がパッケージ基板側ボールランドの大きさの１個分、前記第２の方向に前記パッケージ基板側ボールランドの大きさの３個分の広さに相当する。
前記第１及び第２の領域に隣接させて、通常幅の配線より広い幅広配線を配置してもよい。
また、前記第２の領域に、通常幅の配線より広い幅広配線を配置してもよい、
前記第１及び第２の領域に通常幅の配線より広い幅広配線を配置してもよい。
前記幅広配線は、電源配線、グラウンド配線、または基準電圧配線として使用される。
前記幅広配線は、好ましくは、２００μｍ以上の配線幅である。
また、本発明によれば、前記パッケージの上方に積層された上段パッケージを含み、前記上段パッケージは電子素子チップを搭載した上段パッケージ基板と、前記電子素子チップの外形が画する輪郭の内部に対応した前記上段パッケージの裏面に配置されて上段パッケージ基板の支持手段と、前記電子素子チップの外形が画する輪郭の外部に位置して前記上段パッケージ基板を支持する信号ボールとを含み、前記信号ボールの位置近傍に対応する上段パッケージ基板の表面の第１の領域および前記電子素子チップの外形が画する輪郭の近傍の上段パッケージ基板の表面にある第２の領域に通常幅の配線が施されていないことを特徴とする電子部品が得られる。
前記上段パッケージの支持手段として前記パッケージと前記上段パッケージの間に充填された接着剤を使用することができる。
前記上段パッケージの支持手段として、前記パッケージと前記上段パッケージの間に信号ボールを配置してもよい。
前記上段パッケージの第１の領域および第２の領域に近接して通常配線より幅の広い幅広配線が配置されていてもよい。
前記上段パッケージの第２の領域に通常配線より幅の広い幅広配線が配置されていてもよい。
前記上段パッケージの第１の領域および第２の領域に通常配線より幅の広い幅広配線が配置されていてもよい。
本発明の電子部品は、電子素子チップが配設されたパッケージ基板のサポートボール近傍の応力集中領域にはパッケージ表層配線を配線しない、または幅広配線構造とする。これらの構造とすることで、パッケージ基板のサポートボール近傍のパッケージ表層配線の断線が防止でき、導電性配線の信頼性を高めた電子部品が得られる。

図１は、本発明が対象とする課題を説明するためのもので、（Ａ）は下段パッケージの模式的全体平面図、（Ｂ）は部分平面図、そして（Ｃ）は断面図である。
図２は、本発明の第１の実施例のマルチモジュールパッケージ半導体装置の斜視図である。
図３は、本発明の第１の実施例に関し、図１の分解斜視図である。
図４は、本発明の第１の実施例に関し、図２の分解斜視図である。
図５は、本発明の第１の実施例で、（Ａ）は下段パッケージの模式的平面図、（Ｂ）は（Ａ）の拡大部分平面図、そして（Ｃ）は（Ｂ）に関する断面図である。
図６は、本発明における応力集中領域を示す部分平面図である。
図７は、本発明の第２の実施例における部分平面図である。
図８は、本発明の第３の実施例における部分平面図である。
図９は、本発明の第４の実施例における部分平面図である。
図１０は、本発明の第５の実施例を説明するための模式図である。
図１１は、本発明の第６の実施例を説明するための模式図である。
図１２は、本発明の第７の実施例を説明するための模式図である。

本発明について、図面を参照して以下詳細に説明する。実施例では、電子部品として半導体装置を取り上げ、電子素子チップとして典型的な半導体チップを用いる場合について説明する。しかし、電子素子チップは半導体チップに限らず、チップコンデンサ、光半導体素子、ＭＥＭＳ（Ｍｉｃｒｏ−Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ−Ｓｙｓｔｅｍ）などのチップに適用できる。
図２、図３及び図４を用いて本発明の第１の実施例について説明する。
図２を参照すると、本発明の半導体装置１００は、モジュール基板３上に搭載された、積層パッケージ３０を含む。図３を併せて参照すると、積層パッケージ３０は、上段パッケージ１０及び下段パッケージ２０を含む。上段パッケージ１０及び下段パッケージ２０には、それぞれ、パッケージ基板２ａ、２に半導体チップ１がフェースダウンでフリップチップ接続されている。下段パッケージ２０には、基板２の上面にランド２１に接続された表層配線６が形成され、チップ１の下面に伸びている。表層配線は通常幅の配線で１００μｍ以下の線幅である。上段パッケージ１０の基板２ａの下面に形成されたランドにはソルダボール１４が固定され、このボールは、また、下段パッケージ２０の基板２の上面のランド２１に接続され固定されている。このソルダボール１４は、上段パッケージ１０と下段パッケージ２０との間で信号あるいは電源電圧のための電気的通路を作る。基板２の下面には、ランド（図示せず）が形成され、そのランドにソルダボール５が固定されている。
さらに、図４をも併せて参照すると、基板２の下面には、ボール５の他に、ボール４が配置される。ボール４は、基板２の半導体チップ１が基板２上で作る輪郭の内部領域（チップが画する内部領域）に配置され、その対応する位置に配置されたモジュール基板のランド３３に接続される。一方、ボール５は、チップが画する領域の外に配置され対応するモジュール基板３のランド３１に接続される。ボール４は、基板２とモジュール基板３を保持するとともに電気的接続を与えるのに対し、ボール５は、基板２のチップが画する領域を超えたオーバーハング部を支持し、基板の変形を防止する。
図４では、モジュール基板３にその各々の短辺側に２個１組のボール５を２組、合計４組配置されている。ボール５は、それぞれの対応するランド３１と、基板２の下面のチップが画する領域の外に配置されたランド（図示せず）を固定する。
基板２上の表層配線６は、ボール５が配置された領域に対応する基板２の上面近傍領域およびこの近傍領域に対向するチップの輪郭の下の所定領域を避けて配線してある。本発明の第１の実施例では、このように表層配線をこれら領域には配線しないことで、温度サイクルを受けて基板の表層配線が断線し、動作不良を生じないようにしている。
図５を用いてこれらの位置関係をより詳しく説明する。
図５は、図２において、上段パッケージ１０を取り除いた状態を示す。図５（Ａ）は、表示の便宜上、さらに半導体チップを除いて上面から見た平面図であり、図５（Ｂ）は、その拡大部分平面図、図５（Ｃ）は、図５（Ｂ）において、基板２の下方側面の一番近くに位置するボール５及び複数のボール４を結ぶ１直線に沿って紙面に垂直な断面を示す。
図５（Ａ）、図５（Ｂ）及び図５（Ｃ）を参照すると、パッケージ基板２の表面には、半導体チップ１がフェースダウンで配設され、さらに電気的接続のための配線が設けられている。パッケージ基板２はさらにモジュール基板３に、信号ボール４とサポートボール５で接続され固定される。信号ボール４は電源及び信号線用の例えば半田ボールであり、サポートボール５はパッケージ基板２を支持するための半田ボールであり機械的強度を補強するボールである。従ってサポートボール５は外部とは電気的に接続されなくても良い。サポートボール５は信号ボール４の配置領域に対してパッケージ基板が大きい場合、パッケージの抗折強度を確保するためにパッケージ基板２のオーバーハング部に機械的強度を支えとして設置する。サポートボール５は半導体チップに平行に、パッケージ基板２の短辺の４箇所に２個ずつ配置されている。
図５（Ｂ）を参照すると、サポートボール５の近傍にはパッケージ表層配線は配線されておらず、サポートボール５を迂回したパッケージ表層配線６（Ｃ）が配線されている。パッケージ表層配線６（Ａ）及び６（Ｃ）等は、上段パッケージ基板に対する電源、信号線として使用される。パッケージ表層配線６（Ａ）及び６（Ｃ）は、ランドと配線から構成されている。信号ボール４は半導体チップの輪郭の内側、サポートボール５は半導体チップ輪郭の外側に配置され、パッケージ基板２とモジュール基板３とを結合して固定している。
信号ボール４はパッケージ基板２の裏面に設けられたパッケージ側信号ボールランド２４、モジュール基板３の信号ボールランド３３（図４参照）に配設される。同様にサポートボール５はパッケージ基板２の裏面に設けられたパッケージ側サポートボールランド２５と、モジュール基板の信号ボールランド３１（図４参照）に配設される。ここで信号ボール４とサポートボール５は、例えば直径０．４ｍｍの半田ボールであり、そのピッチ間隔は０．８ｍｍである。同様にこれらの半田ボールが配設されるパッケージ側信号ボールランド２４とパッケージ側サポートボールランド２５の直径も０．４ｍｍとする。またパッケージ側信号ボールランド２４とパッケージ側サポートボールランド２５とを総称してパッケージ側ボールランドと称する。
第１の実施例では、パッケージ基板２の表面で、その下面にサポートボール５が位置する領域及びその近傍を第１の配線禁止領域７（Ａ）とし、第１の配線禁止領域に対向する半導体チップの輪郭線の下の所定領域を第２の配線禁止領域７（Ｂ）として、これら配線禁止領域に表層配線を引き回さず、これら領域を迂回して配線を行う。即ち、図１の６（Ｂ）のような表層配線はせずに、図５（Ｂ）の位置に表層配線６（Ｃ）を配線する。
本実施例の半導体装置に温度サイクル試験を実施したところ、サポートボール５の近傍を迂回して配線されたパッケージ表層配線６（Ｃ）には断線が生じなかった。勿論その内側に配設されたパッケージ表層配線６（Ａ）にも断線が生じない。配線禁止領域７（Ａ）と配線禁止領域７（Ｂ）を迂回させることで高信頼性の半導体装置が得られた。
次に、 図６を参照して、これらのパッケージ基板の配線における断線のメカニズムと、その配線禁止領域を定量化するためにパッケージ基板の応力発生強度を調査した結果を説明する。図６は、図５（Ｂ）の部分平面図と同じく、線Ａで囲まれた領域を示す。なお、同図には、モジュール基板の表示は省略してある。図６には、パッケージ基板２の上側全面をベタ表層配線とし、パッケージ表層配線にかかる応力をシミュレーション解析した結果が合わせて表示されている。シミュレーション解析の結果、サポートボール５と、サポートボール５に対向する半導体チップ端部とにおいて大きな応力を示した。ここで信号ボール４と、サポートボール５とは直径０．４ｍｍ、ピッチ間隔は０．８ｍｍとし、パッケージ基板はポリイミドをコアとして形成された基板を用いた。
図６において、斜線で示す領域９（Ａ）がもっとも大きな応力を示し、次に破線で囲む領域９（Ｂ）が大きな応力を示した。斜線で示す領域９（Ａ）は、図１（Ｂ）に示す配線断線領域１０と同様な領域であることがわかる。つまり配線断線領域１０は応力集中領域である。この実施例の半導体装置は、モールドレスであり、半導体チップ１を含む基板２の上面、及びパッケージ基板２とモジュール基板３との空間には、樹脂が充填されていない。この半導体装置に温度サイクル試験を行うと半導体装置は温度の変化にともない、半導体チップ１、パッケージ基板２、及びモジュール基板３の線膨張係数の違いにより、反り変形を繰り返す。パッケージ基板２の端部はサポートボール５で拘束されるため、パッケージ基板２の反り変形に対して、サポートボール５は支え棒となり、パッケージ基板２を支える。
したがって、半導体チップ１の端部から先のパッケージ基板は、サポートボール５を支点として大きな曲げ応力が発生し、サポートボール５の近傍、及びサポートボール５に対向する半導体チップの端部に応力集中する。反り変形が繰り返され、応力が集中した領域に配設された配線の断線を生じさせていることがわかる。応力集中領域であるサポートボール５の近傍を配線禁止領域７（Ａ）、及びサポートボール５に対向する半導体チップの端部を配線禁止領域７（Ｂ）として、これらの応力集中領域を迂回させた配線６（Ｃ）とすることで、配線の断線を防止することができる。
さらに、第１の配線禁止領域７（Ａ）、第２の配線禁止領域７（Ｂ）について考察する。図６の応力集中領域のうち、第１に応力集中が大きい斜線で示す領域９（Ａ）は、基板２のコーナにより近いサポートボール５から半導体チップの端部に伸びる領域及びサポートボール５に対向する位置で半導体チップの端部領域である。 第２に応力が集中する領域９（Ｂ）は、、最も応力が集中する領域９（Ａ）を取り囲む領域で、これを破線で示してある。第２の領域９（Ｂ）は半導体チップの方向に対してはごくわずか延びているだけで、その広がりは少ない。第１の応力集中領域９（Ａ）は、配線すると、配線が断線する領域であり、第２の応力集中領域９（Ｂ）は配線が断線する虞がある危険領域である。従って本発明の第１の実施例では、応力集中領域９（Ａ）を中心として配線禁止領域７（Ａ）、配線禁止領域７（Ｂ）を設定する。
応力集中領域の大きさ及び位置から、サポートボール６の近傍における配線禁止領域７（Ａ）は、サポートボールを中心としてＸ方向（横）にボールランド２個分（０．８ｍｍ）、Ｙ方向（縦）に各サポートボール５から上下にボールランド１個分拡げた領域である。サポートボールは、中心間距離０．８ｍｍで２個配置されているのでＹ方向（縦）はボールランド５個分（２．０ｍｍ）となる。即ち、配線禁止領域７（Ａ）は、約０．８ｍｍ×２．０ｍｍのサイズになる。半導体チップの端部における配線禁止領域７（Ｂ）は、半導体チップの端部を跨いで、Ｘ方向（横）はボールランド１個分（０．４ｍｍ）、Ｙ方向（縦）は配線禁止領域７（Ａ）と同じくサポートボール５から上下にボールランド１個分延長した５個分（２．０ｍｍ）即ち、約０．４ｍｍ×２．０ｍｍのサイズである。
配線禁止とすべき領域は領域７（Ａ）及び７（Ｂ）であるから、図５（Ａ）に示す全体平面図の上半分にあるサポートボール５と下半分にあるサポートボール５との間に配線することは可能である。
パッケージ基板の表層配線の断線は、パッケージ基板と半導体チップの大きさがほぼ等しく、サポートボールが配置されていない場合、及びサポートボールがパッケージ基板の半導体チップが占める領域の下に位置する場合は発生しない。パッケージ基板の表層配線の断線が発生するのは上記メカニズムから考えて、パッケージ基板２が半導体チップ１よりも大きく、サポートボール５がパッケージ基板上で半導体チップ１の外形の輪郭線を越えた領域に設置された場合に発生する。本発明は、半導体チップ１の設置端部とサポートボール５の中心とのＸ方向（横方向）の距離がボールランド直径分（０．４ｍｍ）以上の場合に有効に働く。この距離の上限はパッケージ基板として大きな基板サイズを使用した場合にはコスト高を引き起こすことから制限され、技術的には制限されない。
本実施例の半導体装置は、モールドレスのフリップチップＢＧＡであり、半導体チップ１がフェースダウンで搭載されたパッケージ基板２をモジュール基板３に固着する。パッケージ基板２が半導体チップ１より大きく、半導体チップの外側部領域の基板にサポートボールが設けられている。パッケージ基板の応力集中領域であるサポートボール５の近傍と、サポートボール５に対向する半導体チップの端部におけるパッケージ基板領域とをそれぞれ配線禁止領域７（Ａ）及び配線禁止領域７（Ｂ）とすることによって、応力集中領域から離して配線をルーティングし、配線にかかる応力を低減することで配線の断線を防止することができる。本発明のこの実施例では、パッケージ表層配線の断線を防止する導電性配線の信頼性を高めた半導体装置が得られる。
第２の実施例は、第１の実施例における配線禁止領域には幅広配線を採用する。図７において、第１の実施例に対応する構成要素には同じ参照符号を付してそれらの詳細説明を省略する。また、この図面ではモジュール基板の表示を省略してある。
図７を参照すると、応力集中領域に近接させた幅広配線を施している。 即ち、応力集中領域の配線禁止領域７（Ａ）、７（Ｂ）と、これら配線禁止領域から離して配線されたパッケージ表層配線６（Ｃ）の間に幅広配線８（Ａ）を配置する。幅広配線８（Ａ）は配線禁止領域７（Ａ）、７（Ｂ）に接して配線してもよい。
通常の配線は数十μｍの幅であるが、幅広配線はパッケージ基板２の剛性を大きくするために２００μｍ以上の配線幅とする。またパッケージ基板２の表層配線のみならず内層配線、裏面配線も同様に幅広配線、もしくはベタ配線とすることで、パッケージ基板２の剛性がさらに大きくなり応力低減効果を大きくできる。
図８は、第３の実施例で、応力集中領域の通常幅の配線ができない配線禁止領域７（Ｂ）に幅広配線を配線している。より具体的に述べると、応力集中領域の配線禁止領域７（Ａ）とこの配線禁止領域から離して配線されたパッケージ表層配線６（Ｃ）の間に、幅広配線８（Ｂ）を配置する。さらに幅広配線８（Ｂ）は配線禁止領域７（Ｂ）を含んで配線される。ここで幅広配線はパッケージ基板２の剛性を大きくするために２００μｍ以上の配線幅とし、さらに配線禁止領域７（Ｂ）を含む配線部分では４００μｍ以上の配線幅としてもよい。またパッケージ基板２の表層配線のみならず内層配線、裏面配線も同様に幅広配線、もしくはベタ配線とすることで、パッケージ基板２の剛性がさらに大きくなり応力低減効果を大きくできる。
図９は、本発明の第４の実施例で、応力集中領域であり、通常幅の配線を禁止する領域７（Ａ）、７（Ｂ）を含んで幅広配線８（Ｃ）を施したものである。ここで幅広配線はパッケージ基板２の剛性を大きくするために２００μｍ以上の配線幅とし、配線禁止領域７（Ａ）、７（Ｂ）を含む配線部分では８００μｍ以上の配線幅としてもよい。またパッケージ基板２の表層配線のみならず内層配線、裏面配線も同様に幅広配線、もしくはベタ配線とすることで、パッケージ基板２の剛性がさらに大きくなり応力低減効果を大きくできる。
上記第２から第４の実施例の幅広配線は、電源配線、グランド配線、あるいは基準電圧線として利用することができる。また、ドライブ能力が大きいドライバを備えた信号出力の場合には、信号配線としても使用することもできる。配線禁止領域に幅広配線を配線することで、パッケージ基板の剛性を大きくし、また一部分に亀裂が生じたとしても配線全体が断線することはない。本実施例においても、パッケージ表層配線の断線を防止でき、導電性配線の信頼性を高めた半導体装置が得られる。
上述の各実施例では、マルチチップモジュールにおいて、下段パッケージの基板表層配線の切断とその対策について説明した。そして、チップを上面に配置した下段パッケージ基板は、その下面のチップ外形が画する領域内に信号ボールが配置され、外形が画する領域の外部にサポートボールが配置され、これらボールが、モジュールパッケージに固定されて、下段パッケージ基板を支持する構造であった。そして、上段パッケージの信号ボールは、上段パッケージ基板のチップが画する領域の外側に配置され、チップが画する領域の内側には、配置されていなかった。即ち、ボールが、チップの外形が画する領域の内部及び外部の両方に配置されるものではない。このため、上段パッケージでは表層配線の断線への配慮は、下段パッケージにおけるほど重要にはならない。しかし、上段パッケージ基板の変形を防止するために、上段パッケージのチップ外形が画する領域の内部にも基板の支持手段の設置が必要な積層パッケージの場合には、上段パッケージにおいて表層配線の断線の問題が生じてくる。以下に示す実施例はこのような場合における上段パッケージの表層配線の位置、配線の種類について断線に対する解決策を与える。
図１０は、本発明の第５の実施例を示す模式図である。図において、先に説明した実施例と同じ参照記号を付した構成要素は、同じような機能をするのでこれらについての説明は省略し、相違点を中心に説明する。
図１０を参照すると、信号ボールとサポートボールの役目をするボール５５が、上段パッケージ１０の基板２ａをチップ１ａの外形が画する領域の外で保持している。同時に、パッケージ基板２ａのチップ外形が画する領域内で、基板２ａの下面と下段パッケージ基板２の間に層間接着剤が充填され、上段パッケージ基板２ａを固定して支持している。この構造では、マルチモジュールパッケージが、温度変化に曝されると、５０で示した下段パッケージ基板の表層配線だけでなく、４０で示した箇所に応力集中する。したがって、これらの箇所を迂回するように表層配線をする。また、これらの箇所に幅広配線をしてもよい。
図１１は、本発明の第６の実施例を示す模式図である。図において、先に説明した実施例と同じ参照記号を付した構成要素は、同じような機能をするのでこれらについての説明は省略し、相違点を説明する。
第６の実施例は、層間接着剤６０が下段パッケージのチップと上段パッケージ基板の間に充填されて、上段パッケージを保持している。この場合にも４０の箇所を迂回する表層配線又は幅広配線が施される。
図１２は、本発明の第７の実施例を示す模式図である。図において、先に説明した実施例と同じ参照記号を付した構成要素は、同じような機能をするのでこれらについての説明は省略し、相違点を説明する。
図１２では、上段パッケージ１０は、チップ１ａの外形が画する領域の外に配置された信号ボール５５で支持されると同時に、チップ外形が画する領域内に配置された信号ボール４４が支持している。信号ボール４４は、支持の役目とともに上段パッケージ基板と下段パッケージ基板を電気的に接続する。この構成の場合にも、上段パッケージは、信号ボール４４と信号ボール５５とが固定点となるので、これら固定点の間に位置する箇所４０に応力が集中する。したがって、上段パッケージ基板には、４０の箇所を迂回する表層配線又は幅広配線が施される。
以上本願発明を実施例に基づき具体的に説明したが、本願発明はこれら実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更して実施することが可能である。例えば、上記実施例では、パッケージ基板に半導体チップを搭載した半導体装置について説明したが、チップとして半導体チップの代わりに、コンデンサチップを搭載する場合でもよいし、半導体チップとコンデンサチップを個々のパッケージ基板に搭載して積層した構造の電子部品でもよい。また、半導体チップとして実施例では、半導体メモリチップの実施例について示したが、チップは、アナログＩＣ、ＭＥＭＳ（Ｍｉｃｒｏ−Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）であってもよいし、光半導体のようなチップでもよい。ＭＥＭＳや光半導体チップの場合には、チップとパッケージ基板との間にアンダフィルを配置できないので、本発明は特に有効である。また、この場合にも、種々のチップを組み合わせた構造の電子部品でもよい。
更に、上記実施例では、積層構造のマルチチップパッケージについて説明してきたが、積層構造のパッケージに限らず、パッケージ基板上のチップの輪郭部に対応した基板の下面の領域内に基板を支持する固定物が配置されると共に、領域外にサポートボールが配置され、輪郭部内と輪郭部外を結ぶ表層配線が施されるようなパッケージに対して有効である。

Claims (18)

1. 表面に配線が施されたパッケージ基板に電子素子チップを搭載した電子部品において、
   前記パッケージ基板の裏面において、前記パッケージ基板上で前記電子素子チップの外形の輪郭が作る領域の内部に配置された前記パッケージ基板を支持する第１のボールと、前記領域の外側に配置された前記パッケージ基板を支持する第２のボールとを含み、前記第２のボールに対向する前記パッケージ基板の表面位置近傍の第１の領域に通常幅の配線が施されていないことを特徴とする電子部品。
2. 前記パッケージ基板を前記信号ボール及びサポートボールによって固定するモジュール基板を含む請求項１記載の電子部品。
3. 前記電子素子チップの外形が作る輪郭の近傍のパッケージ基板の表面である第２の領域に通常幅の配線が施されていないことを特徴とする請求項１記載の電子部品。
4. 前記第１のボールは電気を導く信号ボールであり、前記第２のボールはサボートボールであることを特徴とする請求項３記載の電子部品。
5. 前記サポートボールは、前記電子素子チップの外形が作る輪郭から外側方向に前記サポートボールのパッケージ基板側ボールランドの直径１個分以上離れて配設されることを特徴とする請求項４に記載の電子部品。
6. 前記第１の領域は、前記サポートボールから前記電子素子チップの外形が作る輪郭の第１の方向に前記サポートボールの中心から前記パッケージ基板側のボールランドの大きさの２個分、前記第１の方向に垂直な第２の方向に前記サポートボールの上下に前記パッケージ基板側のボールランドの大きさの１個分を含む３個分の広さに相当することを特徴とする請求項５記載の電子部品。
7. 前記第２の領域は、前記電子素子チップの外形の輪郭を中心として、前記第１の方向がパッケージ基板側ボールランドの大きさの１個分、前記第２の方向に前記パッケージ基板側ボールランドの大きさの３個分の広さに相当することを特長とする請求項６記載の電子部品。
8. 前記第１及び第２の領域に隣接させて、通常幅の配線より広い幅広配線を配置することを特徴とする請求項４乃至７のいずれか１の請求項に記載の電子部品。
9. 前記第２の領域に、通常幅の配線より広い幅広配線を配置することを特徴とする請求項４乃至７のいずれか１の請求項に記載の電子部品。
10. 前記第１及び第２の領域に通常幅の配線より広い幅広配線を配置することを特徴とする請求項４乃至７のいずれか１に記載の電子部品。
11. 前記幅広配線は、電源配線、グラウンド配線、または基準電圧配線であることを特徴とする請求項８乃至１０のいずれか１の請求項に記載の電子部品。
12. 前記幅広配線は、２００μｍ以上の配線幅であることを特徴とする請求項１０に記載の電子部品。
13. 前記パッケージの上方に積層された上段パッケージを含み、前記上段パッケージは電子素子チップを搭載した上段パッケージ基板と、前記電子素子チップの外形が画する輪郭の内部に対応した前記上段パッケージの裏面に配置されて上段パッケージ基板の支持手段と、前記電子素子チップの外形が画する輪郭の外部に位置して前記上段パッケージ基板を支持する信号ボールとを含み、前記信号ボールの位置近傍に対応する上段パッケージ基板の表面の第１の領域および前記電子素子チップの外形が画する輪郭の近傍の上段パッケージ基板の表面にある第２の領域に通常幅の配線が施されていないことを特徴とする請求項１乃至１１のいずれか１の請求項に記載の電子部品。
14. 前記上段パッケージの支持手段は、前記パッケージと前記上段パッケージの間に充填された接着剤であることを特徴とする請求項１３記載の電子部品。
15. 前記上段パッケージの支持手段は、前記パッケージと前記上段パッケージの間に配置された信号ボールであることを特徴とする請求項１３の電子部品。
16. 前記上段パッケージの第１の領域および第２の領域に近接して通常配線より幅の広い幅広配線が配置されていることを特徴とする請求項１４又は１５記載の電子部品。
17. 前記上段パッケージの第２の領域に通常配線より幅の広い幅広配線が配置されていることを特徴とする請求項１４又は１５記載の電子部品。
18. 前記上段パッケージの第１の領域および第２の領域に通常配線より幅の広い幅広配線が配置されていることを特徴とする請求項１４又は１５記載の電子部品。

Images