JPWO2006095393A1 - 光半導体装置とその製造方法 - Google Patents

光半導体装置とその製造方法 Download PDF

Info

Publication number
JPWO2006095393A1
JPWO2006095393A1 JP2007506927A JP2007506927A JPWO2006095393A1 JP WO2006095393 A1 JPWO2006095393 A1 JP WO2006095393A1 JP 2007506927 A JP2007506927 A JP 2007506927A JP 2007506927 A JP2007506927 A JP 2007506927A JP WO2006095393 A1 JPWO2006095393 A1 JP WO2006095393A1
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
contact
contact layer
optical semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007506927A
Other languages
English (en)
Other versions
JP4708417B2 (ja
Inventor
真一 廣瀬
真一 廣瀬
臼杵 達哉
達哉 臼杵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2006095393A1 publication Critical patent/JPWO2006095393A1/ja
Application granted granted Critical
Publication of JP4708417B2 publication Critical patent/JP4708417B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00Functional characteristics
    • H01S2301/17Semiconductor lasers comprising special layers
    • H01S2301/176Specific passivation layers on surfaces other than the emission facet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04252Electrodes, e.g. characterised by the structure characterised by the material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04254Electrodes, e.g. characterised by the structure characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341Structures having reduced dimensionality, e.g. quantum wires
    • H01S5/3412Structures having reduced dimensionality, e.g. quantum wires quantum box or quantum dash
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/962Quantum dots and lines
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/773Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y10S977/774Exhibiting three-dimensional carrier confinement, e.g. quantum dots
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Biophysics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

GaAs基板(半導体基板)20と、GaAs基板20の一方の面20a上に形成されたn型コンタクト層(第1コンタクト層)21と、n型コンタクト層21上に形成され、少なくとも量子ドット23を含む活性層25と、活性層25上に形成され、n型コンタクト層21とは反対導電型のp型コンタクト層(第2コンタクト層)26と、p型コンタクト層26上に形成され、該p型コンタクト層26のコンタクト領域CRを含む大きさの第1開口29aを備えた絶縁層29と、p型コンタクト層26のコンタクト領域CRと絶縁層29上とに形成され、第1開口29aに含まれる第2開口33aを備えたp側電極層33cと、GaAs基板20の他方の面20b上に形成されたn側電極層(第2電極層)37と、を有することを特徴とする光半導体装置。

Description

本発明は、光半導体装置とその製造方法に関する。
現在、インターネット技術が社会に広く普及しており、インターネット上での電子商取引等を安全に行うべく、量子暗号通信の早期の確立が望まれている。その量子暗号通信は、一つの光子の偏向状態に1ビットの情報を対応させて行われ、通信経路上の第3者が情報を盗聴すると、光子の偏向状態が破壊されるため、盗聴があったことが直ちに検出される。
量子暗号技術を実現するには、情報の担い手となる単一光子を発生させるための単一光子発生素子のような光半導体装置が必要となる。現在に至るまで、単一光子発生素子としていくつかのタイプのものが報告されているが、下記の非特許文献1には、図1に示されるような構造の装置が提案されている。
図1は、従来例に係る単一光子発生素子の断面図である。
この単一光子発生素子では、GaAs基板1の上に、不図示のバッファ層を介してp型GaAsよりなるp型コンタクト層2が形成される。そして、このp型コンタクト層2の上に、GaAsよりなる下部バリア層3、InAsよりなる量子ドット4、及びGaAsよりなる上部バリア層5がこの順に形成される。更に、上部バリア層5の上には、n型GaAsよりなるn型コンタクト層6が形成され、これとオーミックコンタクトするn側電極層7がn型コンタクト層6上に形成される。
各層3〜6は、その断面がメサ状になるようにパターニングされており、そのメサの側面には、絶縁層8を介して引き出し電極9が形成され、この引き出し電極9によってn側電極層7への電流の供給が行われる。一方、メサの側方のp型コンタクト層2上には、それをオーミックコンタクトするp側電極層10が形成される。
このような単一光子発生素子では、n側電極層7とp側電極層10との間に電流を流すことにより、キャリアの再結合による単一光子が量子ドット4において発生し、n型電極層7の窓7aから単一光子11が装置の外に取り出される。
図2は、この単一光子発生素子の平面図であり、先の図1は、図2のI−I線に沿う断面図に相当する。
図2に示されるように、n型コンタクト層6の平面形状は一辺Dの長さが約10μmの正方形であり、そのn型コンタクト層6とn側電極層7とがコンタクトする領域は、量子ドット4(図1参照)に電流が注入されるコンタクト領域CR0として機能する。図2の例では、n側電極層7がn型コンタクト層6の略全ての領域を覆っているので、上記のコンタクト領域CR0はn型コンタクト層6の形成領域と実質的に同じで10μm×10μmの正方形となる。
ところで、図2に示したコンタクト領域CR0は、その面積が広いと、必要以上の電流が量子ドット4(図1参照)に注入されて消費電力の上昇を招くと共に、過度の電流により、量子ドット4が発熱して単一光子の波長が設計値よりもシフトする。また、コンタクト領域CR0の面積が広いと、n側電極層7とGaAs基板1との間の寄生容量が大きくなるので、電極層7、10への信号電圧の周波数を高くした場合、寄生容量による信号遅延が大きくなる。よって、コンタクト領域CR0はなるべく小さくするのが好ましい。
なお、本発明に関連する技術の一例が、下記の特許文献1及び特許文献2にも開示される。
Zhiliang Yuan et al., Science 295, 102 (2002) 特開2004−253657号公報 特開平4−61176号公報
本発明の目的は、電流注入時の低消費電力化が図られると共に、量産を踏まえた安易な製造工程で作製し得る光半導体装置とその製造方法を提供することにある。
本発明の一観点によれば、半導体基板と、前記半導体基板の一方の面上に形成された第1コンタクト層と、前記第1コンタクト層上に形成され、少なくとも量子ドットを含む活性層と、前記活性層上に形成され、前記第1コンタクト層とは反対導電型の第2コンタクト層と、前記第2コンタクト層上に形成され、該第2コンタクト層のコンタクト領域を含む大きさの第1開口を備えた絶縁層と、前記第2コンタクト層の前記コンタクト領域上と前記絶縁層上とに形成され、前記第1開口に含まれる第2開口を備えた第1電極層と、前記半導体基板の他方の面上に形成された第2電極層と、を有する光半導体装置が提供される。
また、本発明の別の観点によれば、半導体基板の一方の面上に、第1コンタクト層、少なくとも量子ドットを含む活性層、及び前記第1コンタクト層とは反対導電型の第2コンタクト層を順に形成する工程と、前記第2コンタクト層上にマスク層を形成する工程と、前記マスク層上に島状のレジストを形成する工程と、前記レジストをマスクにして前記マスク層をエッチングすることにより、該マスク層をハードマスクにする工程と、前記ハードマスクの側面を後退させることにより、前記第2コンタクト層のコンタクト領域を露出させると共に、前記ハードマスクの上面から前記レジストを張り出させる工程と、前記レジスト上と、前記コンタクト領域よりも外側の前記第2コンタクト層上とに絶縁層を形成する工程と、前記絶縁層上と、前記コンタクト領域内の前記第2コンタクト層上とに導電層を形成する工程と、前記レジストを除去して該レジスト上の前記絶縁層と前記導電層とをリフトオフすることにより、前記コンタクト領域を含む大きさの第1開口が形成された前記絶縁層を前記第1コンタクト層上に残すと共に、前記第1開口に含まれる大きさの第2開口が形成された前記導電層を第1電極層として前記第1コンタクト層上に残す工程と、前記半導体基板の他方の面上に第2電極層を形成する工程と、を有することを特徴とする光半導体装置の製造方法が提供される。
次に、本発明の作用について説明する。
本発明によれば、レジストをマスクにして形成されたハードマスクの側面を後退させることにより、第2コンタクト層のコンタクト領域を露出させるので、そのコンタクト領域がレジストとセルフアライン的に露出する。また、上記レジストのリフトオフにより、絶縁層と第1電極層とを第1コンタクト層上に残すので、絶縁層の第1開口や第1電極層の第2開口もレジストとセルフアライン的に形成される。これらにより、本発明では、フォトリソグラフィによるパターニングを採用しなくても、コンタクト領域、絶縁層、及び第1電極層のそれぞれがセルフアライン的に形成されるので、量産に適した安易な製造工程で光半導体装置を製造することが可能となる。
更に、第1電極層と第2コンタクト層とがコンタクトするコンタクト領域は、ハードマスクの後退により露出されるので、その幅がハードマスクの後退量よりも狭くなる。そのため、第1電極層から量子ドットに供給される電流は、このように狭いコンタクト領域によってその電流量が制限され、量子ドットに過度の電流が供給されることが無い。これにより、不必要な電流量に伴う消費電力の増大が抑えられると共に、大きな電流で量子ドットが発熱することに起因して出力光の波長が設計値よりもシフトするのを防ぐことができる。
更に、このように幅の狭いコンタクト領域によって、第1電極層と基板との間の寄生容量が低減され、その寄生容量に伴う信号遅延が抑止される。
また、上記第1開口よりも外側の第2コンタクト層を、該第1開口の内側の該第2コンタクト層よりも薄くしてもよい。このようにすると、第1開口よりも外側で薄くされた第2コンタクト層が、電流を第1開口内に狭窄するように機能するので、第1開口内のコンタクト領域に電流が効率的に注入され、コンタクト領域における発光効率を高めることが可能となる。
また、上記マスク層として光学的に透明な層を採用し、レジストをリフトオフする工程の後に、上記ハードマスクを光学窓として使用してもよい。
そのハードマスク(光学窓)は、第2開口内の量子ドットだけでなく、第2開口の外側の量子ドットで発生した単一光子をも集光して出力光として射出するレンズとして機能するので、ハードマスク(光学窓)を形成しない場合と比較して出力光の強度を強めることができる。
しかも、ハードマスク(光学窓)により活性層が覆われているので、プロセス中のダメージから活性層が保護され、プロセスダメージに起因する欠陥が活性層に入り難くなる。
更に、ハードマスク(光学窓)は、第1コンタクト層と外部の空気との間で光の反射を抑える反射防止の機能をも有するので、第1コンタクト層の上面における単一光子の反射が防止され、量子ドットへの戻り光が低減されて、発生した単一光子の大部分を出力光として外部に取り出すことが可能になる。
図1は、従来例に係る単一光子発生素子の断面図である。 図2は、従来例に係る単一光子発生素子の平面図である。 図3(a)、(b)は、本発明の実施の形態に係る光半導体装置の製造途中の断面図(その1)である。 図4(a)、(b)は、本発明の実施の形態に係る光半導体装置の製造途中の断面図(その2)である。 図5(a)、(b)は、本発明の実施の形態に係る光半導体装置の製造途中の断面図(その3)である。 図6(a)、(b)は、本発明の実施の形態に係る光半導体装置の製造途中の断面図(その4)である。 図7は、本発明の実施の形態に係る光半導体装置の製造途中の断面図(その5)である。 図8は、本発明の実施の形態に係る光半導体装置の製造途中の平面図(その1)である。 図9は、本発明の実施の形態に係る光半導体装置の製造途中の平面図(その2)である。 図10は、本発明の実施の形態に係る光半導体装置の製造途中の平面図(その3)である。 図11は、図8のIII−III線に沿う断面図である。 図12は、図9のIV−IV線に沿う断面図である。 図13は、図10のV−V線に沿う断面図である。
次に、本発明の実施の形態について、添付図面を参照しながら詳細に説明する。
図3〜図7は、本発明の実施の形態に係る光半導体装置の製造途中の断面図であり、図8〜図10はその平面図である。
本実施形態では、光半導体装置として、量子暗号技術に好適な単一光子発生素子を作製する。
最初に、図3(a)に示す断面構造を得るまでの工程について説明する。
まず、n型GaAs基板(半導体基板)20を不図示のリアクタ内に入れる。次に、トリメチルアルミニウム(TMA)、トリエチルガリウム(TEG)、アルシン(AsH3)、及びシラン(SiH4)の混合ガスをリアクタ内に供給して、MOCVD(Metal Organic Chemical Vapor Deposition)法により、n型不純物としてシリコンがドープされたn型AlGaAs層をGaAs基板基板20の一方の面20a上に形成し、それをn型コンタクト層(第1コンタクト層)21とする。
次いで、上記したガスの供給を停止し、代わりにトリエチルガリウムとアルシンとの混合ガスをリアクタ内に供給して、MOCVD法によるGaAs層の成長を開始し、このGaAs層を下部バリア層22とする。
この後に、トリメチルインジウムとアルシンとを上記のリアクタ内に供給すると、1〜1.5ML(Mono Layer:原子層)程度の厚さのInAsウエッティングレイヤーがGaAs下部バリア層22の上に形成された後、InAsとGaAsとの格子定数の差に起因する歪を緩和するように、InAsウエッティングレイヤーの上にInAs量子ドット23が形成される。その量子ドット23の厚さは典型的には約2ML程度となる。
続いて、トリエチルガリウムとアルシンとの混合ガスを上記のリアクタ内に供給し、量子ドット23の上に上部バリア層24としてGaAs層を形成する。
ここまでの工程により、下部バリア層22、量子ドット23、及び上部バリア層24をこの順に積層してなる活性層25がn型コンタクト層21上に形成されたことになる。その活性層25においては、各バリア層22、24のバンドギャップが量子トット23のそれよりも大きいため、量子ドット23内のキャリアが各バリア層22、24によって外に漏れ出すのが防がれ、キャリアが量子ドット23に閉じ込められる。
その後に、トリメチルアルミニウム、トリエチルガリウム、アルシン、及びジエチル亜鉛(DEZn)の混合ガスを上記したMOCVD装置のリアクタ内に供給して、p型不純物として亜鉛がドープされたp型AlGaAs層を形成し、それをp型コンタクト層(第2コンタクト層)26とする。
続いて、図3(b)に示すように、モノシランと酸素とを反応ガスとする減圧CVD法により、p型コンタクト層26上に酸化シリコン(SiO2)層を厚さ約450nmに形成し、それをマスク層27とする。
その後、このマスク層27上にフォトレジストを厚さ約2000nmに塗布し、それをステッパ等の光学的な露光装置で露光した後、現像して島状のレジスト28とする。そのレジスト28の平面形状は特に限定されないが、本実施形態では直径D0が約1200nmの円形とする。このように比較的大きな円形のレジスト28を形成するのにEB露光装置は不要であり、EB露光装置と比較してスループットが良好な光学的な露光装置でレジスト28を形成し得る。
次に、図4(a)に示す断面構造を得るまでの工程について説明する。
まず、緩衝フッ酸溶液をエッチング液とするウエットエッチングにより、レジスト28をマスクにしながらマスク層27を途中の厚さ、例えば約300nmまでエッチングする。続いて、マスク層27の表面を洗浄した後、CF4ガスをエッチングガスとするRIE(Reactive Ion Etching)を採用し、レジスト28をマスクにしてマスク層27をドライエッチングする。これにより、約150nmの厚さで残っているマスク層27がドライエッチングされ、レジスト28の下でエッチングされずに残存するマスク層27が、断面形状がメサ状のハードマスク27aとされる。
このように、最初にマスク層27をウエットエッチングし、次にそのマスク層27の残膜をドライエッチングすることにより、ドライエッチング雰囲気中のプラズマによるレジスト28の変形を防止しつつ、ウエットエッチングによるハードマスク27aの側面の過度の後退が防止される。本実施形態では、レジスト28の平面形状が、ハードマスク27aの最終的な形状を決定する重要な因子となるから、上記によってハードマスク27aの形状が目標からずれるのが防止される。
但し、ドライエッチングによるレジスト28の変形が問題にならないなら、ウエットエッチングを採用せずに、ドライエッチングのみでハードマスク27aを形成してもよい。
続いて、図4(b)に示すように、NH4OH、H2O2、及びH2Oの混合溶液をエッチング液とするウエットエッチングにより、ハードマスク27aをマスクにしながらp型コンタクト層26を途中の厚さ、例えば上面から約25nm程度の厚さまでエッチングして、ハードマスク27aで覆われていない部分のp型コンタクト層26の厚さを薄くする。なお、この工程におけるエッチング量は、時間によって容易にコントロールすることができる。
次いで、図5(a)に示すように、緩衝フッ酸溶液を用いる等方的なウエットエッチングを採用し、ハードマスク27aを選択的にエッチングして、その全ての側面27bを一様な距離dだけ後退させ、p型コンタクト層26のコンタクト領域CRを露出させる。その側面27bの後退量dは、エッチング時間により精密にコントロールでき、本実施形態ではそのエッチング時間を約2分とする。また、このエッチングの結果、レジスト28はハードマスク27aの上面から張り出すことになる。
続いて、図5(b)に示すように、EB蒸着装置を用いて、p型コンタクト層26の平坦面上での厚さが約300nmになるように酸化シリコン層を形成し、それを絶縁層29とする。この蒸着の際、気化した酸化シリコンの一部はレジスト28の下方に回りこむので、コンタクト領域CRにおけるp型コンタクト層26上にも絶縁層29が極薄く形成される。しかし、このようにコンタクト領域CRが絶縁層29で覆われていると、後で形成されるp側電極層がコンタクト領域CRにおいてp型コンタクト層26とコンタクトできなくなる。
そこで、次の工程では、図6(a)に示すように、緩衝フッ酸溶液を用いるウエットエッチングにより、コンタクト領域CR上の絶縁層29をエッチングして除去する。コンタクト領域CR上の絶縁層29は、そもそも気化した酸化シリコンがレジスト28の下方に回りこんで形成されたため、その厚さが極めて薄く、このウエットエッチングは数秒程度の短時間で終了する。
そして、このエッチングにより、絶縁層29がコンタクト領域CRから後退し、コンタクト領域CRを含む大きさの円形の第1開口29aが絶縁層29に形成されることになる。その第1開口29aは、レジスト28aの下方に回りこんだ極薄い酸化シリコン層を除去してなるので、レジスト28とセルフアライン的に形成されることになり、レジスト28と略同じ大きさの直径D1(約1200nm)の円形の平面形状を有する。
ところで、コンタクト領域CRは、p型コンタクト層26において、絶縁層29の第1開口29aとハードマスク27aとの間の領域として画定されるが、ハードマスク27aと第1開口29aが共にレジスト28とセルフアライン的に形成されるので、コンタクト領域CRもレジスト28とセルフアライン的に露出し、ハードマスク27aの周囲においてコンタクト領域CRの形状は殆どばらつかない。
次に、図6(b)の断面構造を得るまでの工程について説明する。まず、不図示のプラネタリー型のEB(Electron Beam)蒸着装置内の治具に、GaAs基板20をフェイスダウンの状態でセットする。そして、GaAs基板20の上面の垂直方向が鉛直方向から傾いた状態で、GaAs基板20の下方にチタンの蒸着源を配し、チタンの蒸着を開始する。このような蒸着法では、GaAs基板20の垂直方向を鉛直方向から傾けているので、気化したチタンがレジスト28の下方に回りこむ。その結果、チタン層30が、絶縁層29上だけでなく、p型コンタクト層26のコンタクト領域CRにも形成される。なお、このチタン層30の厚さは特に限定されないが、本実施形態では約150nmとする。
続いて、上記したチタンの蒸着源に代えてプラチナの蒸着源を使用し、上記と同じプラネタリー型のEB蒸着装置を用いて、チタン層30の上にプラチナ層31を厚さ約300nmに形成する。チタン層30と同じ理由により、このプラチナ層31もレジスト28の下方に回りこんでp型コンタクト層26のコンタクト領域CRに形成されることになる。
次に、上記したプラネタリー型の蒸着装置からGaAs基板20を取り出した後、金層形成用の平行平板型の蒸着装置内の治具にGaAs基板20をフェイスダウンの状態でセットする。その後、金の蒸着を開始し、プラチナ層31上に金層32を約100nmの厚さに形成する。
上記により形成された各金属層30〜32は金属積層膜(導電層)33を構成し、その最下層の金属層であるチタン層30がコンタクト領域CRにおいてp型コンタクト層26とオーミックコンタクトする。また、金属積層膜33の最上層の金層32は、パッケージの際に金よりなるボンディングワイヤとボンディングされ、そのボンディングワイヤに対する濡れ性を良好にしてボンディング強度を高める役割を担う。
一方、金層32の下のプラチナ層31は、金層32を構成する金原子が電流に乗ってp型コンタクト層26に拡散するのを防止するバリア層として機能する。この例では、プラチナ層31がp型コンタクト層26とコンタクトしているが、必ずしもこのようにする必要は無い。例えば、図6(a)の工程における絶縁層29の後退量を小さくしてコンタクト領域CRの幅を狭くし、狭いコンタクト領域CRにチタン層30だけをコンタクトさせるようにしてもよい。
また、金原子はp型コンタクト層26に拡散し易く、p型コンタクト層26の特性を劣化させるので、チタン層30やプラチナ層31のようにレジスト28の下に金層32を回り込ませる必要は無い。
ところで、既述のように、p型コンタクト層26のコンタクト領域CRは、レジスト28とセルフアライン的に形成されるので、ハードマスク27aの周囲において一様な面積で露出する。そのため、上記した金属積層膜33は、コンタクト領域CRの全領域においてp型コンタクト層26と均一な面積でコンタクトする。
また、第1開口29aの内側に延びるチタン層31の先端部分は、ハードマスク27aに接すると共に、金属積層膜33の第2開口33aを構成しており、量子ドット23で発生した単一光子がこの第2開口33aを通じて外部に取り出されることになる。第2開口33aは、第1開口29aに含まれる大きさの円形であり、その直径D2は例えば500nm以上10μnm以下である。
この後に、加熱された剥離液の中にGaAs基板20を浸し、超音波を印加しながらレジスト28を除去して、レジスト28上の絶縁層29と金属層30〜32をリフトオフする。リフトオフの後、光学的に透明な酸化シリコンよりなるハードマスク27aは、後述する単一光子を取り出すための光学窓として使用される。
次に、図7に示すように、抵抗加熱蒸着装置を用いて、GaAs基板20の他方の面20b上に、厚さ約100nmの金ゲルマニウム合金層35と厚さ約300nmの金層36とをこの順に形成し、これらをn側電極層(第2電極層)37とする。
図8は、この工程を終了した後の平面図であり、先の図7は、図8のII−II線に沿う断面図に相当する。
図8に示されるように、本実施形態では、金属積層膜33に複数の第2開口33aが互いに間隔をおいてマトリクス状に形成される。更に、この金属積層膜33には、上記の第2開口33aから離れた部分に、該第2開口33aと同じプロセスによって試験用開口33bが形成される。その試験用開口33bは、第2開口33aよりも大きな直径を有しており、最終的に完成する光半導体装置の光出力特性等を試験するために使用される。
また、図11は、図8のIII−III線に沿う断面図であり、先の図7よりも断面の長さを長くして得られた図である。
次に、図12に示されるように、金属積層膜33の全面にフォトレジストを塗布し、それを光学的な露光装置、例えばステッパによって露光した後、現像して、第2開口33aを覆うレジストパターン37とする。その後に、金層32とプラチナ31についてはAr(アルゴン)を、チタン層30についてはCF4をエッチングガスとするRIEにより、レジストパターン37をマスクにしながら金属積層膜33をエッチングして、レジストパターン37の下に残された金属積層膜33をp側電極層(第1電極層)33cとする。
図9は、この工程における平面図であり、先の図12は図9のIV−IV線に沿う断面図に相当する。これに示されるように、レジストパターン37は、複数の第2開口33aと試験用開口33bの全てを覆う。
この後に、レジストパターン37を除去することにより、図10に示すような光半導体装置の基本構造を完成させる。
図13は、図10のV−V線に沿う断面図である。
この光半導体装置では、p側電極層33cから量子ドット23に電流Iを注入することにより、キャリアの再結合による単一光子41が量子ドット23において発生し、その単一光子がハードマスク(光学窓)27aを通じて出力光42として外部に取り出される。
そして、この光半導体装置においては、p側電極層33cとp型コンタクト層26とがオーミックコンタクトするコンタクト領域CRの幅が、図5(a)に示したハードマスク27aの後退量dよりも更に狭い10nm以上500nm以下であり、その幅が10μmである非特許文献1と比較して非常に狭い。そのため、p側電極層33cから量子ドット23に供給される電流Iは、このように狭いコンタクト領域CRによってその電流量が制限され、量子ドット23に過度の電流が供給されることが無い。従って、不必要な電流量に伴う消費電力の増大が抑えられると共に、大きな電流で量子ドット23が発熱することに起因して出力光42の波長が設計値よりもシフトするのを防ぐことができる。
また、このようにコンタクト領域CRの幅が狭いので、p側電極層33cとGaAs基板(半導体基板)20との間の寄生容量C(図7参照)が従来よりも小さくなる。従って、各電極層33c、37への信号電圧の周波数を高めても、寄生容量Cに伴う信号遅延が小さくなり、高周波に適した単一光子発生素子を得ることができる。
しかも、このように幅の狭いコンタクト領域CRを画定する第1開口29a(図13参照)は、フォトリソグラフィを用いなくてもハードマスク27aとセルフアライン的に位置合わせされる。そのため、コンタクト領域CRの幅がハードマスク27aの周囲において一様となるので、p側電極層33cとp型コンタクト層26とのコンタクト面積もハードマスク27aの周囲で均一となる。その結果、p側電極層33cから活性層25へ供給される電流Iの電流密度をハードマスク27aの周囲で均一にすることができる。
そして、このように、ハードマスク27aとセルフアライン的に第1開口29aが形成されることから、フォトリソグラフィやEB(Electron Beam)リソグラフィで第1開口29aを形成する場合と比較してプロセスが簡略化され、量産を踏まえた安易な製造工程で単一光子発生素子を製造することができる。
また、図4(a)で説明したように、ハードマスク27aはレジスト28をマスクにするエッチングで形成されるが、そのレジスト28は、ステッパ等の光学的な露光装置でフォトレジストを露光して得ることができ、スループットの低いEB露光装置でそのフォトレジストを露光する必要が無い。そのため、低いスループットに起因して製造コストが高くなるEB露光装置を使用する場合と比較して、本実施形態では単一光子発生素子の製造コストを抑えることができ、高品位な単一光子発生素子を安価に提供することができる。
更に、図13に示すように、ハードマスク(光学窓)27aが、第2開口33a内の量子ドット23だけでなく、第2開口33aの外側の量子ドット23で発生した単一光子41をも集光して出力光42として射出するレンズとして機能するので、ハードマスク(光学窓)27aを形成しない場合と比較して、出力光42の強度を強めることができる。
また、そのハードマスク(光学窓)27aは、p型コンタクト層26と外部の空気との間で光の反射を抑える反射防止の機能を有している。そのため、p型コンタクト層26の上面における単一光子41の反射が防止され、量子ドット23への戻り光が低減されるので、発生した大部分の単一光子41を出力光42として外部に取り出すことが可能となり、出力光42の強度を高めることが可能となる。
しかも、ハードマスク27aを形成した時点(図4(a)参照)から、量子ドット23を含む活性層25は常にハードマスク27aで覆われているので、このハードマスク27aによってエッチング時や蒸着時のプロセスダメージから活性層25が保護される。これにより、プロセスダメージに起因する活性層25の欠陥が発生し難くなり、欠陥に伴って単一光子41の強度が不足するのを防ぐことができる。
更に、本実施形態では、第1開口29aよりも外側のp型コンタクト層26の厚さを、第1開口29aの内側のp型コンタクト層26よりも薄くした。これによれば、第1開口29aよりも外側で薄くされたp型コンタクト層26が、電流Iを第1開口29a内に狭窄するように機能するので、第1開口29a内のコンタクト領域CRに電流Iが効率的に注入され、コンタクト領域CRにおける発光効率を高めることが可能となる。
ところで、第2開口33aを通じて取り出される単一光子の効率は、電流Iの大きさの他に、第2開口33aの直径D2(図6(b)参照)にも依存する。例えば1300nmの波長帯において効率良く光子が取り出せる直径D2は500nm以上10μm以下程度である。
これらにより、本実施形態では、量子暗号技術において、ビットレート、伝送距離、安全性に優位な性能を有する光半導体装置を提供することができる。
本発明の一観点によれば、半導体基板と、前記半導体基板の一方の面上に形成された第1コンタクト層と、前記第1コンタクト層上に形成され、少なくとも量子ドットを含む活性層と、前記活性層上に形成され、前記第1コンタクト層とは反対導電型の第2コンタクト層と、前記第2コンタクト層上に形成され、該第2コンタクト層のコンタクト領域を含む大きさの第1開口を備えた絶縁層と、前記第2コンタクト層の前記コンタクト領域上と前記絶縁層上とに形成され、前記第1開口に含まれる第2開口を備えた第1電極層と、前記第2開口内の前記第2コンタクト層上に形成された光学窓と、前記半導体基板の他方の面上に形成された第2電極層と、を有する光半導体装置が提供される。
また、本発明の別の観点によれば、半導体基板の一方の面上に、第1コンタクト層、少なくとも量子ドットを含む活性層、及び前記第1コンタクト層とは反対導電型の第2コンタクト層を順に形成する工程と、前記第2コンタクト層上にマスク層を形成する工程と、前記マスク層上に島状のレジストを形成する工程と、前記レジストをマスクにして前記マスク層をエッチングすることにより、該マスク層を光学窓として使用するハードマスクにする工程と、前記ハードマスクの側面を後退させることにより、前記第2コンタクト層のコンタクト領域を露出させると共に、前記ハードマスクの上面から前記レジストを張り出させる工程と、前記レジスト上と、前記コンタクト領域よりも外側の前記第2コンタクト層上とに絶縁層を形成する工程と、前記絶縁層上と、前記コンタクト領域内の前記第2コンタクト層上とに導電層を形成する工程と、前記レジストを除去して該レジスト上の前記絶縁層と前記導電層とをリフトオフすることにより、前記コンタクト領域を含む大きさの第1開口が形成された前記絶縁層を前記第1コンタクト層上に残すと共に、前記第1開口に含まれる大きさの第2開口が形成された前記導電層を第1電極層として前記第1コンタクト層上に残す工程と、前記半導体基板の他方の面上に第2電極層を形成する工程と、を有する光半導体装置の製造方法が提供される。

Claims (22)

  1. 半導体基板と、
    前記半導体基板の一方の面上に形成された第1コンタクト層と、
    前記第1コンタクト層上に形成され、少なくとも量子ドットを含む活性層と、
    前記活性層上に形成され、前記第1コンタクト層とは反対導電型の第2コンタクト層と、
    前記第2コンタクト層上に形成され、該第2コンタクト層のコンタクト領域を含む大きさの第1開口を備えた絶縁層と、
    前記第2コンタクト層の前記コンタクト領域上と前記絶縁層上とに形成され、前記第1開口に含まれる第2開口を備えた第1電極層と、
    前記半導体基板の他方の面上に形成された第2電極層と、
    を有することを特徴とする光半導体装置。
  2. 前記第1開口よりも外側の第2コンタクト層は、該第1開口の内側の該第2コンタクト層よりも薄いことを特徴とする請求項1に記載の光半導体装置。
  3. 前記第2開口内の前記第2コンタクト層上に光学窓が形成されたことを特徴とする請求項1に記載の光半導体装置
  4. 前記光学窓は酸化シリコンで構成されることを特徴とする請求項3に記載の光半導体装置。
  5. 前記光学窓の断面形状はメサ状であることを特徴とする請求項3に記載の光半導体装置。
  6. 前記第2開口は、前記光学窓と接して形成されたことを特徴とする請求項3に記載の光半導体装置。
  7. 前記金属積層膜は、チタン層、プラチナ層、及び金層をこの順に形成してなる積層膜であることを特徴とする請求項6に記載の光半導体装置。
  8. 前記第1開口と前記第2開口のそれぞれの縁同士が、10nm以上500nm以下の間隔で隔てられることを特徴とする請求項1に記載の光半導体装置。
  9. 前記量子ドットはInAsで構成されることを特徴とする請求項1に記載の光半導体装置。
  10. 前記第1コンタクト層はn型のAlGaAsで構成され、前記第2コンタクト層はp型のGaAsで構成されることを特徴とする請求項1に記載の光半導体装置。
  11. 前記絶縁層は酸化シリコンで構成されることを特徴とする請求項1に記載の光半導体装置。
  12. 前記量子ドットは単一光子を発生することを特徴とする請求項1に記載の光半導体装置。
  13. 半導体基板の一方の面上に、第1コンタクト層、少なくとも量子ドットを含む活性層、及び前記第1コンタクト層とは反対導電型の第2コンタクト層を順に形成する工程と、
    前記第2コンタクト層上にマスク層を形成する工程と、
    前記マスク層上に島状のレジストを形成する工程と、
    前記レジストをマスクにして前記マスク層をエッチングすることにより、該マスク層をハードマスクにする工程と、
    前記ハードマスクの側面を後退させることにより、前記第2コンタクト層のコンタクト領域を露出させると共に、前記ハードマスクの上面から前記レジストを張り出させる工程と、
    前記レジスト上と、前記コンタクト領域よりも外側の前記第2コンタクト層上とに絶縁層を形成する工程と、
    前記絶縁層上と、前記コンタクト領域内の前記第2コンタクト層上とに導電層を形成する工程と、
    前記レジストを除去して該レジスト上の前記絶縁層と前記導電層とをリフトオフすることにより、前記コンタクト領域を含む大きさの第1開口が形成された前記絶縁層を前記第1コンタクト層上に残すと共に、前記第1開口に含まれる大きさの第2開口が形成された前記導電層を第1電極層として前記第1コンタクト層上に残す工程と、
    前記半導体基板の他方の面上に第2電極層を形成する工程と、
    を有することを特徴とする光半導体装置の製造方法。
  14. 前記ハードマスクを形成する工程の後に、該ハードマスクをエッチングマスクにしながら前記第2コンタクト層を途中の厚さまでエッチングする工程を有することを特徴とする請求項13に記載の光半導体装置の製造方法。
  15. 前記第2コンタクト層を途中の厚さまでエッチングする工程は、NH4OHを含むエッチング液で前記第2コンタクト層をエッチングすることにより行われることを特徴とする請求項14に記載の光半導体装置の製造方法。
  16. 前記第1電極層を形成する工程は、前記半導体基板の上面の垂直方向を鉛直方向から傾ける蒸着法を採用することにより、前記張り出したレジストの下方の前記コンタクト領域に、気化した前記第1電極層の構成元素を回り込ませて行われることを特徴とする請求項13に記載の光半導体装置の製造方法。
  17. 前記導電層を形成する前に、前記コンタクト領域上に形成された前記絶縁層を除去する工程を有することを特徴とする請求項13に記載の光半導体装置の製造方法。
  18. 前記マスク層として光学的に透明な層を採用し、前記リフトオフする工程の後に、前記ハードマスクを光学窓として使用することを特徴とする請求項13に記載の光半導体装置の製造方法。
  19. 前記マスク層として酸化シリコン層を形成することを特徴とする請求項18に記載の光半導体装置の製造方法。
  20. 前記マスク層をエッチングする工程は、最初に該マスク層をウエットエッチングし、次に前記マスク層をドライエッチングすることにより行われることを特徴とする請求項13に記載の光半導体装置の製造方法。
  21. 前記ハードマスクの側面を後退させる工程は、該ハードマスクの側面をウエットエッチングすることにより行われることを特徴とする請求項13に記載の光半導体装置の製造方法。
  22. 前記レジストを形成する工程は、前記マスク層上にフォトレジストを塗布し、光学的な露光装置で前記フォトレジストを露光した後、該フォトレジストを現像して行われることを特徴とする請求項21に記載の光半導体装置の製造方法。


JP2007506927A 2005-03-04 2005-03-04 光半導体装置とその製造方法 Active JP4708417B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/003798 WO2006095393A1 (ja) 2005-03-04 2005-03-04 光半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPWO2006095393A1 true JPWO2006095393A1 (ja) 2008-08-14
JP4708417B2 JP4708417B2 (ja) 2011-06-22

Family

ID=36953005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007506927A Active JP4708417B2 (ja) 2005-03-04 2005-03-04 光半導体装置とその製造方法

Country Status (3)

Country Link
US (1) US7679076B2 (ja)
JP (1) JP4708417B2 (ja)
WO (1) WO2006095393A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006095393A1 (ja) 2005-03-04 2006-09-14 Fujitsu Limited 光半導体装置とその製造方法
US8659664B2 (en) * 2007-03-23 2014-02-25 Flir Systems, Inc. Thermography camera configured for leak detection
JP5022753B2 (ja) * 2007-03-29 2012-09-12 富士通株式会社 発光・受光素子の冷却装置
GB2480265B (en) * 2010-05-10 2013-10-02 Toshiba Res Europ Ltd A semiconductor device and a method of fabricating a semiconductor device
WO2016035652A1 (ja) * 2014-09-03 2016-03-10 シャープ株式会社 金属積層膜の製造方法、半導体装置の製造方法、及び液晶表示装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931077A (ja) * 1982-08-13 1984-02-18 Mitsubishi Electric Corp 半導体発光装置
JPH03177089A (ja) * 1989-12-05 1991-08-01 Res Dev Corp Of Japan 面発光型半導体レーザの製造方法
JPH08162713A (ja) * 1993-06-14 1996-06-21 Motorola Inc 自己整合コンタクトおよび側壁リフレクタを有する上面発光リッジ型vcselを作製する方法
JP2004119772A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法
JP2004119581A (ja) * 2002-09-25 2004-04-15 Seiko Epson Corp 面発光型発光素子およびその製造方法、光モジュール、光伝達装置
JP2004253657A (ja) * 2003-02-20 2004-09-09 Fujitsu Ltd 単一光子発生装置および単一光子発生方法
JP2004289149A (ja) * 2003-03-19 2004-10-14 Osram Opto Semiconductors Gmbh 層または層シーケンスにおいて電気的にポンピングされる少なくとも1つの領域または少なくとも1つのメサ構造またはリッジ構造を形成する方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161878A (ja) * 1987-12-18 1989-06-26 Hitachi Ltd 発光装置の製造方法
JPH0461176A (ja) 1990-06-25 1992-02-27 Nippon Telegr & Teleph Corp <Ntt> 単一光子発生素子
US5422901A (en) * 1993-11-15 1995-06-06 Motorola, Inc. Semiconductor device with high heat conductivity
US20020160520A1 (en) * 2001-03-16 2002-10-31 Phoenix Bioscience Silicon nano-collection analytic device
JP3699917B2 (ja) * 2001-09-19 2005-09-28 株式会社東芝 半導体素子及びその製造方法
GB2386470B (en) * 2002-03-11 2004-06-16 Toshiba Res Europ Ltd A photon source and method of operating a photon source
JP2004087615A (ja) * 2002-08-23 2004-03-18 Fujitsu Ltd 半導体レーザの製造方法
JP2004319643A (ja) * 2003-04-14 2004-11-11 Furukawa Electric Co Ltd:The 面発光レーザ素子
WO2006095393A1 (ja) 2005-03-04 2006-09-14 Fujitsu Limited 光半導体装置とその製造方法
US7790484B2 (en) * 2005-06-08 2010-09-07 Sharp Kabushiki Kaisha Method for manufacturing laser devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931077A (ja) * 1982-08-13 1984-02-18 Mitsubishi Electric Corp 半導体発光装置
JPH03177089A (ja) * 1989-12-05 1991-08-01 Res Dev Corp Of Japan 面発光型半導体レーザの製造方法
JPH08162713A (ja) * 1993-06-14 1996-06-21 Motorola Inc 自己整合コンタクトおよび側壁リフレクタを有する上面発光リッジ型vcselを作製する方法
JP2004119581A (ja) * 2002-09-25 2004-04-15 Seiko Epson Corp 面発光型発光素子およびその製造方法、光モジュール、光伝達装置
JP2004119772A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法
JP2004253657A (ja) * 2003-02-20 2004-09-09 Fujitsu Ltd 単一光子発生装置および単一光子発生方法
JP2004289149A (ja) * 2003-03-19 2004-10-14 Osram Opto Semiconductors Gmbh 層または層シーケンスにおいて電気的にポンピングされる少なくとも1つの領域または少なくとも1つのメサ構造またはリッジ構造を形成する方法

Also Published As

Publication number Publication date
US20070295977A1 (en) 2007-12-27
US7679076B2 (en) 2010-03-16
WO2006095393A1 (ja) 2006-09-14
JP4708417B2 (ja) 2011-06-22

Similar Documents

Publication Publication Date Title
CN1729600A (zh) 具有自对准半导体平台和接触层的半导体器件和相关器件的制造方法
JP4952534B2 (ja) 窒化物半導体発光素子の製造方法
JP4708417B2 (ja) 光半導体装置とその製造方法
US20130341661A1 (en) Semiconductor light emitting element
US7320898B2 (en) Semiconductor laser device and method for fabricating the same
JP4174581B2 (ja) 発光素子の製造方法
JP5151231B2 (ja) 半導体光素子及びその製造方法
JP2006332623A (ja) 半導体レーザ装置
JP2007095857A (ja) 半導体レーザ
JP2005235798A (ja) 発光ダイオード用エピタキシャルウェハ及び発光ダイオード
JP5872790B2 (ja) 半導体レーザ装置
KR100854282B1 (ko) 레이저 다이오드 바 및 그 제조 방법
US6859476B2 (en) Surface-emitting semiconductor laser and method of manufacturing the same
JP4108439B2 (ja) 発光素子の製造方法及び発光素子
EP0556863B1 (en) Multi-beam semiconductor laser and method for producing the same
JP2006032925A (ja) 半導体レーザ装置及びその製造方法、光ピックアップ装置
JP3792003B2 (ja) 半導体発光素子
JP3991193B2 (ja) 半導体発光素子
JP5217598B2 (ja) 半導体発光素子の製造方法
JP4497606B2 (ja) 半導体レーザ装置
JP6659938B2 (ja) 光半導体装置
US20080310472A1 (en) Laser diode chip and its production method
CN214588890U (zh) 一种半导体外延结构及其应用
TWI819895B (zh) 半導體雷射及半導體雷射製造方法
US6762437B2 (en) Light emitting semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110316

R150 Certificate of patent or registration of utility model

Ref document number: 4708417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150