JPWO2005078809A1 - 半導体受光素子 - Google Patents

Abstract

半導体受光素子（アバランシェ・フォトダイオード）において、高性能な増倍特性を持つ増倍層を組み込んで、高感度な素子を得る。エッチングストッパー層にかかる電界を低減する構造を用いることで、より高性能な増倍特性を持つ増倍層（高い電界で増倍する増倍層）を利用できる。これを実現する第一の方法は、導電型の増倍層を用いることである。第２の方法は、第２の導電型の電界緩和層を組み込んだ構造とすることである。これらにより、増倍電界より低い電界をエッチングストッパー層に印加するような構造とする。

Description

本発明は、半導体受光素子に関し、特にアバランシェ・フォトダイオード（Ａｖａｌａｎｃｈｅ Ｐｈｏｔｏｄｉｏｄｅｓ：ＡＰＤ）に関する。

次世代光通信システム用の高速・高感度受光素子として、図７に示すプレーナ型超格子アバランシェ・フォトダイオード（以下、ＡＰＤと略す）が報告されている（特許文献１、非特許文献１）。

このような従来型素子は、ＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ超格子増倍層のイオン化率比増大効果で高利得帯域幅積（ＧＢ積（Ｇａｉｎ Ｂａｎｄ ｗｉｄｔｈ ｐｒｏｄｕｃｔ））化、低雑音化がなされ、且つ安定なＩｎＰプレーナｐｎ接合のみを表面に露出する構造とすることにより、高信頼な素子であることが特徴である。

より具体的には、層構造は、半導体基板上に第一の導電型のバッファー層、第一の導電型の光吸収層、第一の導電型の電界緩和層、増倍層、エッチングストップ層、第二の導電型のバッファー層及び第二の導電型のコンタクト層から成っている。

このような層構造に対して、素子周辺に形成したアイソレーション溝の周辺部分に対して、第一の導電型の不純物を基板表面から拡散させて、その上部表面を第一の導電型の電極とし、第二の導電型の電極は、素子中央表面に形成する。

アイソレーション溝の幅は、不純物を拡散する距離と比較して大きく、不純物拡散によりショートすることはない。

第一と第二の導電型の電極は互いに、表面よりエッチングストップ層までエッチングにより形成された（形成後、誘電体膜を形成する）アイソレーション溝により分離されダイオードの両電極として機能する。

また、このアイソレーション溝の底部に不純物を注入することにより、電界分布を調整し、良好なブレークダウン特性が得られるようになっている。

このようにして作製された素子は、高速・高感度の光・電気変換が可能となるため、光通信用の受信機や、光計測用の装置において特に効果的に利用されている。
特開平７−３１２４４２号公報 渡辺、他。アイトリプルイー、フォトニクステクノロジーレターズ、第８巻、８２７−８２９頁、ＩＥＥＥ，Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌ．Ｌｅｔｔ．，ｐｐ．８２７−８２９，ｖｏｌ．８，１９９６

従来技術の構造では、図８に示す様に、増倍層とエッチングストッパー層とに印加される電界強度はほぼ同じになる

従来例で示したプレーナ型構造のＡＰＤでは、超格子構造を増倍層として用い、低電界から増倍することを特徴とする構造を使用している。超格子構造の場合、増倍層に印加される電界は低いために、エッチングストッパー層の耐電界強度を超えることはないので、暗電流の問題は大きな問題とはなっていない。

一方で、より高いＧＢ積の増倍層を得ようとする場合、超格子構造を用いずに、例えば、ＩｎＡｌＡｓの膜厚の薄い単層の膜を増倍層として用いることでＧＢ積の値を向上させる方法が知られている。

エッチングストッパー層に用いる材料としてＩｎＰがよく用いられている。理由は、ＩｎＡｌＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＧａＡｓのような材料に対してエッチング選択比が高くとれることに起因している。一方、ＩｎＰは、耐電界強度がＩｎＡｌＡｓ、ＩｎＡｌＧａＡｓに比較して低い。このために、エッチングストッパーとしては好ましい材料であるが、電子増倍層の膜厚を薄くして（電子増倍層に印加する電界強度を高くすることで）ＧＢ特性を向上させる場合エッチングストッパー層に、エッチングストッパー層の耐電界強度を越える高い電界強度が印加され、エッチングストッパー層で非常に大きな暗電流が発生し、デバイスの増倍特性を劣化させたり、雑音を増加させたりすることになる。

尚、エッチングストッパー層としては、ＩｎＰ以外に、ＩｎＰと格子整合条件でＩｎ_ｘＧａ_{（１−ｘ）}Ａｓ_ｙＰ_{（１−ｙ）}（０≦ｘ≦１．０、０≦ｙ≦１．０）やＡｌＡｓＳｂを使うこともできる。

従って、増倍層の膜厚を薄くすることで、ＧＢ積を向上させた増倍層を用いて高感度な半導体受光素子を作製するという手法が適用できないという課題があった。

本発明は、半導体基板上に、少なくとも第一の導電型のバッファー層、光吸収層、第一の導電型の電界緩和層、増倍層、エッチングストッパー層、第二の導電型のバッファー層および第二の導電型のコンタクト層で構成され、増倍層に印加される電界強度よりもエッチングストッパー層にかかる電界強度が低いことを特徴とする半導体受光素子である。光吸収層の不純物は、第一の導電型であっても第二の導電型であってもよい。

本発明では、エッチングストッパー層の耐電界強度は増倍層の耐電界強度より低く、エッチングストッパー層にかかる電界強度がエッチングストッパー層の耐電界強度よりも低いあるいは増倍層にかかる電界強度がエッチングストッパー層の耐電界強度よりも高いことが好ましい。

このために、本発明では、増倍層とエッチング層との間に増倍層の電界を緩和する第二の導電型の電界緩和層を有する、あるいは、増倍層の不純物が第一の導電型あるいは第二の導電型であってよく、不純物が第二の導電型の場合は不純物濃度が１×１０^１６（ｃｍ^−３）以上であることがより好ましい。

本発明では、増倍層を形成する元素の比が一定な単層であることが好ましく、増倍層がＩｎＡｌＡｓからなる層であることがより好ましく、増倍層の厚さが０．３μｍ以下であることがより好ましい。

この場合、エッチングストッパー層がＩｎＰまたはＩｎ_ｘＧａ_{（１−ｘ）}Ａｓ_ｙＰ_{（１−ｙ）}（０≦ｘ≦１．０、０≦ｙ≦１．０）からなる層であることが好ましい。

増倍層に、不純物を添加する場合、増倍層の層厚（ｄｍ（ｃｍ））と第２の導電型の不純物濃度（Ｎｄｍ（ｃｍ^−３））と、増倍層に印加される電界強度を緩和する電界の大きさΔＥｍ（ｋＶ／ｃｍ）とが、Ｎｄｍ≧ｋ×ｅ０×ΔＥｍ／（ｑ×ｄｍ）の関係を満たすことが好ましい。

電界緩和層を設ける場合、第二の導電型の電界緩和層の層厚（ｄｋ（ｃｍ））と第２の導電型の不純物濃度（Ｎｄｋ（ｃｍ^−３））と、増倍層に印加される電界強度を緩和する電界の大きさΔＥｋ（ｋＶ／ｃｍ）とが、Ｎｄｋ≧ｋ×ｅ０×ΔＥｋ／（ｑ×ｄｋ）の関係を満たすことが好ましい。

エッチングストッパー層にかかる電界を低減する構造を用いることで、より高性能な増倍特性を持つ増倍層（高い電界で増倍する増倍層）を利用できる。

第一の方法を採用することにより、隣接するエッチングストッパー層に印加される電界は、増倍層での最大電界強度より小さくでき、エッチングストッパー層の耐電界強度より低く保持することが可能となる。

例えば、増倍層の増倍電界の最大値が７００（ｋＶ／ｃｍ）でエッチングストッパー層の耐電界強度が６００（ｋＶ／ｃｍ）の場合、増倍層内部においておよそ１００（ｋＶ／ｃｍ）以上の電界の低減があれば、エッチングストッパー層での暗電流低減を図ることが可能である。

したがって、増倍層厚みを０．２μｍ、第２導電型の不純物濃度を５×１０^１６（ｃｍ^−３）とすることで、エッチングストッパー層での電界強度は１４５（ｋＶ／ｃｍ）低減でき、７００−１４５＝５５５（ｋＶ／ｃｍ）となって電界強度として十分耐えられる大きさになっている。

これにより、７００（ｋＶ／ｃｍ）という高い電界強度をもつ増倍層を用いながら、６００（ｋＶ／ｃｍ）の耐電界強度をもつエッチングストッパー層の構造を使用することができる。

この高い増倍電界強度の増倍層により、ＧＢ積を向上させ、かつ暗電流が従来と同等か、それ以下のレベルの特性をもたせることが可能である。

従って、従来よりも高速・高感度なアバランシェ・フォトダイオードを構成することが可能である。

又、第二の方法を採用することにより、増倍層に印加されている電界強度から電界緩和層で緩和された大きさの電界がエッチングストッパー層にかかるようになり、エッチングストッパー層の耐える電界強度より大きな増倍電界強度の材料を使えるようになる。

例えば、増倍層の増倍電界の最大値が６５０（ｋＶ／ｃｍ）でエッチングストッパー層の耐電界強度が５５０（ｋＶ／ｃｍ）の場合、増倍層とエッチングストッパー層の間の第二導電型緩和層において、１００（ｋＶ／ｃｍ）以上の電界緩和機能があれば、エッチングストッパー層で発生する暗電流を抑えることが可能である。

第二の導電型の緩和層の厚みを０．１μｍ、不純物濃度を１×１０^１７（ｃｍ^−３）とすることで、１４５（ｋＶ／ｃｍ）の電界緩和量を得ることが可能である。従って、エッチングストッパー層における電界は、６５０−１４５＝４５５（ｋＶ／ｃｍ）となり、十分低い電界である。

これにより、６５０（ｋＶ／ｃｍ）という高い電界強度をもつ増倍層を用いながら、５５０（ｋＶ／ｃｍ）の耐電界強度をもつエッチングストッパー層の構造を使用することができる。

この高い増倍電界強度の増倍層により、ＧＢ積を向上させ、かつ暗電流が従来と同等か、それ以下のレベルの特性をもたせることが可能である。従って、従来よりも高速・高感度且つ低雑音のアバランシェ・フォトダイオードを構成することが可能である。

本発明を従来の構造のＡＰＤに採用することもでき、この場合は、エッチングストッパー層に印加される電界強度が緩和されるので、暗電流を更に減らすことができ、特性の改善（低雑音化）がはかれるという効果がある。

第一の実施の形態の説明図（１） 第一の実施の形態の説明図（２） 実施例１の説明図 第二の実施の形態の説明図（１） 第二の実施の形態の説明図（２） 実施例２の説明図 背景技術の説明図（１） 背景技術の説明図（２）

符号の説明

１−１ 半導体基板
１−２ 第一の導電型のバッファー層
１−３ 第一の導電型の光吸収層
１−４ 第一の導電型の電界緩和層
１−５ 第二の導電型の増倍層
１−６ エッチングストッパー層
１−７ 第二の導電型のバッファー層
１−８ 第二の導電型のコンタクト層
１−９ 誘電体膜
１−１０ 電極
１−１１ 電極
１−１２ 不純物拡散領域
１−１−１ エッチングストッパー層の耐電界強度
１−１−２ ΔＥ
１−１−３ 電界分布の線
１−３−１ ＩｎＰ半導体基板
１−３−２ ｐ型バッファー層
１−３−３ ｐ型光吸収層
１−３−４ ｐ型電界緩和層
１−３−５ ｎ型増倍層
１−３−６ エッチングストッパー層
１−３−７ ｎ型バッファー層
１−３−８ ｎ型コンタクト層
１−３−９ ＳｉＮｘ誘電体膜
１−３−１０ ｐ電極
１−３−１１ ｎ電極
１−３−１２ Ｚｎ拡散領域
２−１ 半導体基板
２−２ 第一の導電型のバッファー層
２−３ 第一の導電型の光吸収層
２−４ 第一の導電型の電界緩和層
２−５−１ 増倍層
２−５−２ 第２の導電型の電界緩和層
２−６ エッチングストッパー層
２−７ 第二の導電型のバッファー層
２−８ 第二の導電型のコンタクト層
２−９ 誘電体膜
２−１０ 電極
２−１１ 電極
２−１２ 不純物拡散領域
２−２−１ エッチングストッパー層の耐電界強度
２−２−２ ΔＥ
２−２−３ 電界分布の線
２−３−１ 半導体基板
２−３−２ ｐ型バッファー層
２−３−３ ｐ型光吸収層
２−３−４ ｐ型電界緩和層
２−３−５−１ 増倍層
２−３−５−２ ｎ型電界緩和層
２−３−６ エッチングストッパー層
２−３−７ ｎ型バッファー層
２−３−８ ｎ型コンタクト層
２−３−９ ＳｉＮｘ誘電体膜
２−３−１０ ｐ電極
２−３−１１ ｎ電極
２−３−１２ Ｚｎ拡散領域
３−１ 半導体基板
３−２ 第一の導電型のバッファー層
３−３ 第一の導電型の光吸収層
３−４ 第一の導電型の電界緩和層
３−５ 増倍層
３−６ エッチングストッパー層
３−７ 第二の導電型のバッファー層
３−８ 第二の導電型のコンタクト層
３−９ 誘電体膜
３−１０ 電極
３−１１ 電極
３−１２ 不純物拡散領域
３−２−１ エッチングストッパー層の耐電界強度
３−２−２ 電界分布の線

エッチングストッパー層の耐える電界強度より高い電界を増倍層に印加できるようにするためには、増倍層に印加される電界強度を緩和し、エッチングストッパー層に印加される電界強度を、増倍層に印加される電界強度より低くすることで解決される。これは、下記の方法によって実現できることを本発明者等は見出した。

第一の方法は、エッチングストッパー層に隣接する増倍層に第２の導電型の不純物ドーピングを行い、電界を緩和する機能を持たせる方法である。

第二の方法は、増倍層は導電型を問わず低濃度の不純物をドーピングした構造で構成し、増倍層とエッチングストッパー層の間に電界緩和の機能を持った第２の導電型の不純物をドーピングした電界緩和層を設ける方法である。

第一の方法では、増倍強度の高い増倍層に第２の導電型の不純物ドーピングを行うことで、増倍層内部での電界強度を下げる方法である。

この方法を用いることにより、エッチングストッパー層にかかる電界強度を増倍電界強度に比較して必要な量、あるいはそれ以上の範囲で削減できる。

この際に、低減したい電界緩和量と増倍層の層厚および不純物濃度との関係は下記の式（１）で表現できる。

ΔＥｍ＝ｑ×ｄｍ×Ｎｄｍ／（ｋ×ｅ０）・・・（１）
ここで、ΔＥｍ：低減したい電界の大きさ（ｋＶ／ｃｍ）、ｑ：電荷素量、ｄｍ：増倍層厚（ｃｍ）、Ｎｄｍ：増倍層の不純物濃度（ｃｍ^−３）、ｋ：増倍層の比誘電率およびｅ０：真空の誘電率である。

仮に厚みが０．２μｍで不純物濃度が２×１０^１６（ｃｍ^−３）の増倍層を使用すると、式（１）から最大電界からみた電界の低減量ΔＥｍは、約５８（ｋＶ／ｃｍ）が得られる。

このように、電界の低減量は、増倍層の不純物濃度及び厚みを設定して決めることが可能である。

第二の方法では、増倍電界強度の高い増倍層とエッチングストッパー層との間に電界緩和層を挿入することである。この方法を用いることにより、エッチングストッパー層にかかる電界強度を増倍層にかかる電界強度に比較して必要な量、あるいはそれ以上の範囲で削減できる。

増倍層は、非常に低不純物濃度であれば第一の導電型の不純物であっても第二の導電型の不純物であっても良い。

電界緩和層の電界緩和量ΔＥｋは、下記の式（２）で表現できる。

ΔＥｋ＝ｑ×ｄｋ×Ｎｄｋ／（ｋ×ｅ０）・・・（２）
ｄｋは、電界緩和層の層厚、Ｎｄｋは、電界緩和層の不純物濃度（導電型は、第二の導電型の増倍層と同一導電型である）、ｑは、電荷素量およびｋは、電界緩和層の比誘電率である。

例えば、第二の導電型の電界緩和層の厚みと濃度を、０．１μｍ及び５×１０^１６（ｃｍ^−３）とした場合、電界緩和量ΔＥｋは、約７２（ｋＶ／ｃｍ）となる。
（第一の実施の形態）
第一の実施の形態について、図１および図２を用いて詳細に説明する。

図１は、本実施の形態の概略構造断面を示す。

半導体基板１−１（導電型を問わない）上に半導体基板１−１に接して順に、第一の導電型のバッファー層１−２、第一の導電型の光吸収層１−３、第一の導電型の電界緩和層１−４、第二の導電型の増倍層１−５、エッチングストッパー層１−６、第二の導電型のバッファー層１−７および第二の導電型のコンタクト層１−８で構成された層構造を形成する。

次に、表面に、光吸収層とコンタクト層との電極を設けるために、電極間の分離溝を、表面からエッチングストッパー層の深さまで形成する。その後、絶縁膜となるシリコン酸化膜やシリコン窒化膜のような誘電体膜１−９を全面に形成する。尚、誘電体膜は、シリコン酸化膜やシリコン窒化膜以外であっても良い。その後、分離溝の外周囲の光吸収層の電極形成領域の誘電体膜を除去し、第一の導電型の不純物をバッファー層に達するまで拡散し、不純物拡散領域１−１２を形成し、次に、分離溝の内部のコンタクト層の電極形成領域の誘電体膜を除去する。

光吸収層とコンタクト層との電極形成領域に電極１−１１および１−１２を形成する。

増倍層１−５が、分離溝の表面に出てしまうと表面リークが発生し、特性を劣化させてしまうので、エッチングストッパー層１−６を、増倍層１−５と第二の導電型のバッファー層１−６との間に設ける必要がある。

ＩＩＩ−Ｖ族化合物半導体では、選択エッチングをする場合、エッチングストッパー層は、エッチングストッパー層の上層に形成された層と異なるＶ族元素を使用することで、どちらかの層の不純物濃度が高くなった場合でも、高い選択比を得ることができる。

エッチングストッパー層１−６は、下層を構成する増倍層１−５を構成する元素とＶ族の元素が異なっていることが好ましい。同じ元素構成であると、下層を構成する増倍層１−５と同じ機能を持ってしまうため、下層の増倍層が厚くなった場合と同様な機能を持つことになるからである。

尚、第２の実施の形態でも同じであるが、光吸収層は第二の導電型であってもかまわない。

各層に印加される電界分布の概略図を図２に示す。本実施の形態では、増倍層の不純物濃度を高くしている。この結果、図２に示されるように、第二の導電型の増倍層が電界を緩和する機能を持ち、増倍層に印加される最大電界強度が緩和され、エッチングストッパー層に印加される電界強度は、第二の導電型の増倍層に印加された最大電界強度よりも低い電界が印加される。この為、増倍層の電界の最大強度を従来よりも大きくしても、暗電流が大きくなることはなく、増倍電流のＳ／Ｎ比の高い増倍特性を得ることが可能である。

より具体的には、例えば、材料としてＩｎＡｌＡｓを用い、層厚が０．３μｍの増倍層の場合、増倍層の最大電界はおよそ６００−６５０（ｋＶ／ｃｍ）となる。

エッチングストッパー層としてＩｎＰを用いる場合、その耐電界強度は６００（ｋＶ／ｃｍ）となる。この場合には、増倍層にで、約５０（ｋＶ／ｃｍ）の電界の低減をしておけば、エッチングストッパー層に印加される電界は耐電界強度以下になる。増倍層で削減できる電界の量ΔＥｍは下記の式（３）で与えられる。

ΔＥｍ＝ｑ×ｄｍ×Ｎｄｍ／（ｋ×ｅ０）・・・（３）
ここで、ｑ＝１．６×１０^−１９（Ｃ）、ｅ０＝８．８５×１０^−１４（真空の誘電率、ｃｍ表示）、ｄｍ＝増倍層の層厚（ｃｍ）、Ｎｄｍ＝増倍層の不純物濃度（ｃｍ^−３）およびｋ＝１２．５（増倍層の比誘電率）である。

増倍層の厚みが０．３μｍで第２導電型の不純物濃度が１．５×１０^１６（ｃｍ^−３）の増倍層を使用する場合、式（３）から、電界の低減量ΔＥｍ＝６５（ｋＶ／ｃｍ）が得られる。

このように、電界の低減量は、増倍層の不純物濃度及び厚みを設定で決めることが可能である。ＧＢ積を大きくすることが、単層の薄膜増倍層を用いる目的であり、膜厚が０．３μｍを越える事がないとすると、増倍層の不純物濃度は１．０×１０^１６（ｃｍ^−３）以上が好ましく、１．５×１０^１６（ｃｍ^−３）であることがより好ましい。１×１０^１６（ｃｍ^−３）以上の不純物濃度は、アンドープの場合の不純物濃度である１〜５×１０^１５（ｃｍ^−３）に比べて十分に高不純物濃度である。

また、増倍層内部で削減する電界の大きさは、上記の例で記述した場合よりも大きくてもデバイス動作は可能であるので、上記の増倍層の不純物濃度は、１．５×１０^１６（ｃｍ^−３）より濃い条件であればよい。

本発明は、増倍層として高いＧＢ積を示す薄膜（≦０．３μｍ）増倍層のような、高い増倍電界強度の増倍層をプレーナ型構造で用いることを可能にすることが主な目的であるので、増倍層の厚みに関してまず決定することが多い。

従って、多くの場合、まず増倍層の層厚を決定し、その後、必要な電界削減量に見合った濃度を式から算出して用いることになる。

従って、膜厚ｄｍを決定したならば、上記の濃度が濃い条件でも許容されるという条件を加えて、下記、式（４）から不純物濃度を算出できる。

Ｎｄｍ≧ｋ×ｅ０×ΔＥｍ／（ｑ×ｄｍ）・・・（４）
このような条件を満たす構造において、従来例よりも高い電界の増倍層をプレーナ型ＡＰＤに適用し、従来と同等の増倍暗電流であれば、より高いＧＢ積のデバイス動作を、従来と同等のＧＢ積であれば、より低い増倍暗電流のデバイスを得ることが可能となる。
（第二の実施の形態）
第二の実施の形態について、図４を用いて詳細に説明する。

図４は、本実施の形態の概略構造断面を示す。

半導体基板（導電型を問わない）２−１上に半導体基板２−１に接して順に、第一の導電型のバッファ層２−２、第一の導電型の光吸収層２−３、第一の導電型の電界緩和層２−４、増倍層２−５−１、第二の導電型の電界緩和層２−５−２、エッチングストッパー層２−６、第二の導電型のバッファ層２−７および第二の導電型のコンタクト層２−８で構成された層構造を形成する。

次に、表面に、光吸収層とコンタクト層との電極を設けるために、電極間の分離溝を、表面からエッチングストッパー層の深さまで形成する。その後、絶縁膜となるシリコン酸化膜やシリコン窒化膜のような誘電体膜２−９を全面に形成する。尚、誘電体膜は、シリコン酸化膜やシリコン窒化膜以外であっても良い。その後、分離溝の外周囲の光吸収層の電極形成領域の誘電体膜を除去し、第一の導電型の不純物をバッファー層に達するまで拡散し、不純物拡散領域２−１２を形成し、次に、分離溝の内部のコンタクト層の電極形成領域の誘電体膜を除去する。

光吸収層とコンタクト層との電極形成領域に電極１−１１および１−１２を形成する。

各層に印加される電界分布の概略図を図５に示す。本実施の形態では、電界を緩和するために、第二の導電型の電界緩和層を設けている。この結果、図５に示されるように、第二の導電型の増倍層に印加された電界が、第二の導電型の電界緩和層によりを緩和する機能を持ち、増倍層に印加された電界強度が緩和され、エッチングストッパー層に印加される電界強度は、第二の導電型の増倍層に印加された電界強度よりも低い電界が印加される。この為、増倍層の電界の最大強度を従来よりも大きくしても、暗電流が大きくなることはなく、増倍電流のＳ／Ｎ比の高い増倍特性を得ることが可能である。

より具体的には、例えば、材料としてＩｎＡｌＡｓを用い、層厚が０．２μｍの増倍層の場合、増倍層の最大電界はおよそ６５０−７００ｋＶ／ｃｍとなる。

エッチングストッパー層としてＩｎＰを用いる場合、その耐電界強度は６００（ｋＶ／ｃｍ）となる。この場合には、第２導電型の電界緩和層において１００（ｋＶ／ｃｍ）より大きな電界の緩和をすれば、エッチングストッパー層に印加される電界は耐電界強度以下になる。増倍層で削減できる電界の量ΔＥｋは、次の式（６）で与えられる。

ΔＥｋ＝ｑ×ｄｋ×Ｎｄｋ／（ｋ×ｅ０）・・・（５）
ここで、ｑ＝１．６×１０^−１９（Ｃ）、ｅ０＝８．８５×１０^−１４（真空の誘電率、ｃｍ表示）、ｄｋ＝第二導電型の緩和層の層厚（ｃｍ）、Ｎｄｋ＝第二導電型の緩和層の不純物濃度（ｃｍ^−３）、ｋ＝１２．５（第２導電型の緩和層の比誘電率）である。

例えば、第二導電型の緩和層を、層厚０．１μｍ、不純物濃度１×１０^１７（ｃｍ^−３）で形成すると、ΔＥｋ＝１４５（ｋＶ／ｃｍ）になり、上記の条件を満たすことが出来る。

電界緩和の量は、これ以上の大きさであってもデバイスは機能することから、濃度と層厚の条件は、下記の式（７）で表せる。

ΔＥｋ≦ｑ×ｄｋ×Ｎｄｋ／（ｋ×ｅ０）・・・（６）
式（６）の条件を満たす様に作製すれば、エッチングストッパー層での暗電流を低減する効果を得ることが可能である。

尚、第１の実施の形態および第２の実施の形態では、従来技術よりもＧＢ積を大きくするために増倍層として膜厚の薄い、ＩｎＡｌＡｓを用いた場合で説明したが、従来の構造の半導体受光素子に本発明を適用することができる。本発明を従来技術に適用すると、エッチングストッパー層に印加される電界強度が減少する。エッチングストッパー層に印加される電界強度が緩和されるので、従来よりも暗電流が減少し、特性の改善（低雑音化）がはかれるという効果がある。

（実施例１）
図３に示す様に、ｎ型、ｐ型（もしくはＳＩ（Semi-Insulating：半絶縁性）型）ＩｎＰ半導体基板１−３−１上に、ＩｎＰ、ＩｎＡｌＡｓ、又はＩｎＡｌＧａＡｓのｐ型バッファー層１−３−２、ＩｎＧａＡｓｐ型光吸収層１−３−３、ｐ型電界緩和層１−３−４、ｎ型の増倍層１−３−５、エッチングストッパー層１−３−６、ｎ型バッファー層１−３−７およびｎ型コンタクト層１−３−８を積層した構造に対して、アイソレーションエッチングおよび誘電体パッシベーション（ＳｉＮ_ｘ誘電体層１−３−９）等を施してプレーナ型ＡＰＤが得られる。

ｎ型増倍層１−３−５として、層厚０．３μｍ、不純物濃度３×１０^１６（ｃｍ^−３）のＩｎＡｌＡｓを用い、エッチングストッパー層１−３−６としては、０．１μｍのＩｎＰを、ｎ型バッファー層１−３−７として、層厚０．５μｍ、不純物濃度１×１０^１８（ｃｍ^−３）のＩｎＡｌＡｓを、ｎ型コンタクト層１−３−８として、層厚０．２μｍ、不純物濃度５×１０^１８（ｃｍ^−３）のＩｎＧａＡｓを用いる。

尚、ｐ型光吸収層は、ｎ型の光吸収層を用いることもできる。

このｎ型増倍層１−３−５は、１３０（ｋＶ／ｃｍ）電界を降下させる機能を持ち、増倍電界の最大値が６５０（ｋＶ／ｃｍ）となる動作条件においても、ＩｎＰエッチングストッパー層１−３−６にかかる電界は５２０（ｋＶ／ｃｍ）となる。

これにより、増倍層が、エッチングストッパー層１−３−６の耐電界強度より高い増倍電界を持つ構造であることと、暗電流の低い構造とを両立させることが可能である。

このようにして試作した素子は、ウエハー面内全面に渡って、暗電流が低減された。受光直径３０μｍの素子の暗電流を測定したところ、温度０〜８５（℃）の条件下において、暗電流は、０．９Ｖｂで、５００（ｎＡ）以下とすることができた。

ここで、Ｖｂは、ブレークダウン電圧である。

ＧＢ積は、８０（ＧＨｚ）（５０（Ω）負荷時）の利得帯域積を得ることができた。

素子信頼性は、１００万時間以上の寿命が得られると推定される。

これらの特性は、特に光通信用の受信機に用いるのに有効である。

また、これらの特性を同時に満たすことは、本明細書で提案の構造を用いることで初めて可能となるものである。

（実施例２）
図６に示す様に、ｎ型（もしくはＳＩ型）ＩｎＰ基板２−３−１上にＩｎＰ又は、ＩｎＡｌＡｓ又はＩｎＡｌＧａＡｓから成るｐ型バッファー層２−３−２、ＩｎＧａＡｓから成るｐ型光吸収層２−３−３、ｐ型電界緩和層２−３−４、増倍層２−３−５−１、ｎ型電界緩和層２−３−５−１、エッチングストッパー層２−３−６、ｎ型バッファー層２−３−７、ｎ型コンタクト層２−３−８を積層した構造に対して、アイソレーションエッチングおよびＳｉＮ_ｘ誘電体パッシベーション等を施してプレーナ型ＡＰＤを構成する。

増倍層２−３−５−１として、層厚０．２μｍでアンドープのＩｎＡｌＡｓを、ｎ型電界緩和層２−３−５−２として、層厚０．１μｍ、濃度１×１０^１７（ｃｍ^−３）のＩｎＡｌＡｓを、エッチングストッパー層２−３−６として、０．１μｍのＩｎＰを、ｎ型バッファー層２−３−７としては、層厚０．５μｍ、濃度１×１０^１８（ｃｍ^−３）のＩｎＡｌＡｓ、ｎ型コンタクト層２−３−７として、層厚０．２μｍ、濃度５×１０^１８（ｃｍ^−３）のＩｎＧａＡｓを用いる。

このｎ型電界緩和層は、１４５（ｋＶ／ｃｍ）電界を降下させる機能を持ち、増倍電界の最大値が７００（ｋＶ／ｃｍ）となる動作条件においても、ＩｎＰエッチングストッパー層にかかる電界は５５５（ｋＶ／ｃｍ）となる。

これにより、エッチングストッパー層の耐電界強度より高い増倍電界を持つ構造であることと、暗電流の低い構造とを両立させることが可能である。

このようにして試作した素子は、ウエハー面内全面に渡って、暗電流が低減された。受光直径３０μｍの素子の暗電流を測定したところ、温度０〜８５（℃）の条件下において、０．９Ｖｂでの値が５００（ｎＡ）以下を得ることができた。
Ｖｂはブレークダウン電圧である。

ＧＢ積は、８５（ＧＨｚ）（５０（Ω）負荷時）の利得帯域積を得ることができた。

素子信頼性は、１００万時間以上が推定される。

これらの特性は、特に光通信の光受信機に用いるのに有効である。

また、これらの特性を同時に満たすことは、本明細書で提案の構造を用いることで初めて可能となるものである。

Claims (15)

1. 半導体基板上に、少なくとも第一の導電型のバッファー層、光吸収層、第一の導電型の電界緩和層、増倍層、エッチングストッパー層、第二の導電型のバッファー層および第二の導電型のコンタクト層で構成され、
   前記増倍層に印加される電界強度よりも前記エッチングストッパー層にかかる電界強度が低いことを特徴とする半導体受光素子。
2. 前記光吸収層の不純物が第一の導電型である請求項１に記載の半導体受光素子。
3. 前記光吸収層の不純物が第二の導電型である請求項１に記載の半導体受光素子。
4. 前記エッチングストッパー層の耐電界強度は前記増倍層の耐電界強度より低く、前記エッチングストッパー層にかかる電界強度が前記エッチングストッパー層の耐電界強度よりも低いことを特徴とする請求項１に記載の半導体受光素子。
5. 前記エッチングストッパー層の耐電界強度は前記増倍層の耐電界強度より低く、前記増倍層にかかる電界強度が前記エッチングストッパー層の耐電界強度よりも高いことを特徴とする請求項１に記載の半導体受光素子。
6. 前記増倍層と前記エッチング層との間に前記増倍層の電界を緩和する第二の導電型の電界緩和層を有することを特徴とする請求項１に記載の半導体受光素子。
7. 前記増倍層の不純物が第一の導電型である請求項６に記載の半導体受光素子。
8. 前記増倍層の不純物が第二の導電型である請求項６に記載の半導体受光素子。
9. 前記増倍層の不純物が第二の導電型で不純物濃度が１×１０^１６（ｃｍ^−３）以上であることを特徴とする請求項１に記載の半導体受光素子。
10. 前記増倍層を形成する元素の比が一定な単層であることを特徴とする請求項１に記載の半導体受光素子。
11. 前記増倍層がＩｎＡｌＡｓからなる層であることを特徴とする請求項１０に記載の半導体受光素子。
12. 前記増倍層の厚さが０．３μｍ以下であることを特徴とする請求項１０に記載の半導体受光素子。
13. 前記エッチングストッパー層がＩｎＰまたはＩｎ_ｘＧａ_{（１−ｘ）}Ａｓ_ｙＰ_{（１−ｙ）}（０≦ｘ≦１．０、０≦ｙ≦１．０）からなる層であることを特徴とする請求項１１に記載の半導体受光素子。
14. 前記増倍層の層厚（ｄｍ（ｃｍ））と第二の導電型の不純物濃度（Ｎｄｍ（ｃｍ^−３））と、前記増倍層に印加される電界強度を緩和する電界の大きさΔＥｍ（ｋＶ／ｃｍ）とが、Ｎｄｍ≧ｋ×ｅ０×ΔＥｍ／（ｑ×ｄｍ）の関係を満たすことを特徴とする請求項１に記載の半導体受光素子。
    （ここで、ｋは、増倍層の比誘電率、ｅ０は、真空の誘電率およびｑは、電荷素量である）
15. 前記第二の導電型の電界緩和層の層厚（ｄｋ（ｃｍ））と第２の導電型の不純物濃度（Ｎｄｋ（ｃｍ^−３））と、前記増倍層に印加される電界強度を緩和する電界の大きさΔＥｋ（ｋＶ／ｃｍ）とが、Ｎｄｋ≧ｋ×ｅ０×ΔＥｋ／（ｑ×ｄｋ）の関係を満たすことを特徴とする請求項６に記載の半導体受光素子。
    （ここで、ｋは、電界緩和層の比誘電率、ｅ０は、真空の誘電率およびｑは、電荷素量である）

Images