JPWO2005078463A1 - 試験装置 - Google Patents

Abstract

異なる種類の試験モジュールが選択的に搭載される試験モジュールスロットを複数備える試験装置であって、複数の試験モジュールの動作を制御するための制御信号を、複数の試験モジュールにそれぞれ供給する複数の制御モジュールと、複数の試験モジュールのうちの特定の試験モジュールに、特定の試験モジュールに応じた制御信号を与えるべく、制御モジュールにハードウェア設定情報を供給する設定情報供給手段と、特定の試験モジュールにイネーブル信号を生成させ、制御モジュールに供給させるイネーブル信号制御手段と、特定の試験モジュールからイネーブル信号を受け取った制御モジュールを、特定の試験モジュールに応じた制御信号を特定の試験モジュールに供給させるべく設定させる設定手段とを備える。

Description

本発明は、試験装置に関する。特に本発明は、異なる種類の試験モジュールが選択的に搭載される試験モジュールスロットを複数備える試験装置に関する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
米国特許出願第１０／７８０２８６号 出願日 平成１６年２月１７日

被試験デバイスのアナログ試験を行う試験装置では、一の試験モジュールが試験信号を発生して被試験デバイスに供給し、また他の試験モジュールが被試験デバイスの出力信号を測定することにより、被試験デバイスの試験を行う。そして、複数の試験モジュールのそれぞれを適切に動作させるために、複数の制御モジュールのそれぞれが複数のトリガ信号及び複数のクロック信号から、それぞれの試験モジュールの種別に応じたトリガ信号及びクロック信号を試験プログラムに基づいて選択して試験モジュールに供給する。この制御モジュールの動作を実現させるため、試験プログラムの作成者は、制御モジュールに入力されるトリガ信号及びクロック信号、並びに制御モジュールから試験モジュールに出力されるトリガ信号及びクロック信号を任意に選択させるために、制御モジュールにおける入力と出力との接続を管理する管理テーブルを作成し、また制御モジュールにおける入力と出力との接続を意識して、被試験デバイスを試験するための試験プログラムを作成している。

近年、被試験デバイスを試験するための異なる種類の試験信号をそれぞれ生成する異なる種類の試験モジュールが選択的に搭載される試験モジュールスロットを複数備える試験装置が開発されている。このような試験装置においては、制御モジュールと試験モジュールとの接続関係が任意に変更されるため、試験モジュールが入れ替えられるたびに管理テーブルを作成し直さなければならず、また試験モジュールが入れ替えられるたびに試験モジュールの搭載位置に応じて試験プログラムを作成しなければならず、非常に面倒な試験のための準備過程が必要であった。

そこで本発明は、上記の課題を解決することができる試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

即ち、本発明の第１の形態によると、被試験デバイスを試験するための異なる種類の試験信号をそれぞれ生成する異なる種類の試験モジュールが選択的に搭載される試験モジュールスロットを複数備える試験装置であって、複数の試験モジュールスロットのそれぞれに搭載された複数の試験モジュールの動作を制御するための制御信号を、複数の試験モジュールにそれぞれ供給する複数の制御モジュールと、複数の試験モジュールのうちの特定の試験モジュールに、特定の試験モジュールに応じた制御信号を与えるべく、制御モジュールに予め設定すべきハードウェア設定情報を供給する設定情報供給手段と、特定の試験モジュールにイネーブル信号を生成させ、特定の試験モジュールに制御信号を供給する制御モジュールにイネーブル信号を供給させるイネーブル信号制御手段と、ハードウェア設定情報に基づいて、特定の試験モジュールからイネーブル信号を受け取った制御モジュールを、特定の試験モジュールに応じた制御信号を特定の試験モジュールに供給させるべく設定させる設定手段とを備える。

制御モジュールは、複数の異なる種類の制御信号のそれぞれを入力する複数のインターフェースを有し、設定情報供給手段は、複数の制御信号のうちの特定の制御信号を選択し、複数のインターフェースのうちの特定の制御信号を制御モジュールに入力する特定のインターフェースを介して、制御モジュールにハードウェア設定情報を供給し、設定手段は、特定のインターフェースから制御モジュールに入力された制御信号を特定の試験モジュールに供給させるべく、制御モジュールを設定させてもよい。

制御モジュールは、複数のインターフェースのそれぞれが入力する複数の制御信号から特定の試験モジュールに供給する制御信号を選択するマルチプレクサ回路と、特定の試験モジュールからイネーブル信号を受け取っている場合に、設定手段から供給される設定要求信号に基づいて、特定のインターフェースからハードウェア設定情報が入力されていることを示す情報を、マルチプレクサ回路による制御信号の選択を制御するセレクト信号として保持するフリップフロップ回路とをさらに有してもよい。

制御信号は、試験モジュールの動作を制御するトリガ信号であり、マルチプレクサ回路は、複数のインターフェースがそれぞれ入力する複数の種類の異なるトリガ信号から特定の試験モジュールに供給すべきトリガ信号を選択して供給してもよい。

制御信号は、試験モジュールの動作を制御するクロック信号であり、マルチプレクサ回路は、複数のインターフェースがそれぞれ入力する複数の種類の異なるクロック信号から特定の試験モジュールに供給すべきクロック信号を選択して供給してもよい。

制御モジュールは、複数のインターフェースのそれぞれが制御信号として入力する、試験モジュールの動作を制御する複数の異なる種類のトリガ信号から特定の試験モジュールに供給するトリガ信号を選択する第１マルチプレクサ回路と、特定の試験モジュールからイネーブル信号を受け取っている場合に、設定手段から供給される設定要求信号に基づいて、特定のインターフェースからハードウェア設定情報が入力されていることを示す情報を、第１マルチプレクサ回路によるトリガ信号の選択を制御するセレクト信号として保持する第１フリップフロップ回路と、複数のインターフェースのそれぞれが制御信号として入力する、試験モジュールの動作を制御する複数の異なる種類のクロック信号から特定の試験モジュールに供給するクロック信号を選択する第２マルチプレクサ回路と、特定の試験モジュールからイネーブル信号を受け取っている場合に、設定手段から供給される設定要求信号に基づいて、特定のインターフェースからハードウェア設定情報が入力されていることを示す情報を、第２マルチプレクサ回路によるクロック信号の選択を制御するセレクト信号として保持する第２フリップフロップ回路とをさらに有してもよい。

複数の試験モジュールのうちの第１試験モジュールの動作を制御する第１サイト制御装置と、複数の試験モジュールのうちの第２試験モジュールの動作を制御する第２サイト制御装置とをさらに備え、イネーブル信号制御手段は、第１試験モジュールにイネーブル信号を生成させ、第１試験モジュールに制御信号を供給する複数の制御モジュールのうちの第１制御モジュールにイネーブル信号を供給させ、設定情報供給手段は、第１サイト制御装置の制御に基づいて生成された制御信号を第１制御モジュールに入力する第１インターフェースからハードウェア設定情報を供給し、設定手段は、第１インターフェースから第１制御モジュールに入力された制御信号を、第１制御モジュールから第１試験モジュールに供給させるべく、第１制御モジュールを設定させ、また、イネーブル信号制御手段は、第２試験モジュールにイネーブル信号を生成させ、第２試験モジュールに制御信号を供給する複数の制御モジュールのうちの第２制御モジュールにイネーブル信号を供給させ、設定情報供給手段は、第２サイト制御装置の制御に基づいて生成された制御信号を第２制御モジュールに入力する第２インターフェースからハードウェア設定情報を供給し、設定手段は、第２インターフェースから第２制御モジュールに入力された制御信号を第２試験モジュールに供給させるべく、第２制御モジュールを設定させてもよい。

当該試験装置は、複数の被試験デバイスを同時に試験し、イネーブル信号制御手段は、複数の被試験デバイスのうちの第１被試験デバイスに試験信号を供給する、複数の試験モジュールのうちの第１試験モジュールにイネーブル信号を生成させ、第１試験モジュールに制御信号を供給する複数の制御モジュールのうちの第１制御モジュールにイネーブル信号を供給させ、設定情報供給手段は、第１被試験デバイスの試験を制御するための制御信号を第１制御モジュールに入力する第１インターフェースからハードウェア設定情報を供給し、設定手段は、第１インターフェースから第１制御モジュールに入力された制御信号を第１試験モジュールに供給させるべく、第１制御モジュールを設定させ、また、イネーブル信号制御手段は、複数の被試験デバイスのうちの第２被試験デバイスに試験信号を供給する、複数の試験モジュールのうちの第２試験モジュールにイネーブル信号を生成させ、第２試験モジュールに制御信号を供給する複数の制御モジュールのうちの第２制御モジュールにイネーブル信号を供給させ、設定情報供給手段は、第２被試験デバイスの試験を制御するための制御信号を第２制御モジュールに入力する第２インターフェースからハードウェア設定情報を供給し、設定手段は、第２インターフェースから第２制御モジュールに入力された制御信号を第２試験モジュールに供給させるべく、第２制御モジュールを設定させてもよい。

複数の試験モジュールは、被試験デバイスのアナログ試験を行うアナログ測定モジュールであり、複数の制御モジュールは、複数のアナログ測定モジュールの動作を制御するための制御信号を、複数のアナログ測定モジュールにそれぞれ供給してもよい。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。

本発明によれば、被試験デバイスの試験を迅速に開始することができ、被試験デバイスの試験に要する時間を短縮することができる。

本発明の一実施形態に係る試験装置１００の構成の一例を示す図である。 トリガ制御モジュール１１４ａの構成の第１の例を示す図である。 トリガ制御モジュール１１４ａの構成の第２の例を示す図である。 トリガ制御モジュール１１４ａの構成の第３の例を示す図である。

符号の説明

１００ 試験装置
１０１ 統括制御装置
１０２ 制御装置群
１０３ サイト制御装置
１０４ トリガ信号ソース
１０６ クロック信号ソース
１０８ アナログ同期制御部
１１０ トリガマトリックス
１１２ クロックマトリックス
１１４ トリガ制御モジュール
１１６ クロック制御モジュール
１１８ 試験モジュール
１２０ 試験モジュールスロット
１５０ 被試験デバイス
２００ マルチプレクサ回路
２０２ プライオリティエンコーダ
２０４ フリップフロップ回路
３００ マルチプレクサ回路
３０２ プライオリティエンコーダ
３０４ フリップフロップ回路
３０６ フリップフロップ回路
３０８ 論理積回路
４００ マルチプレクサ回路
４０２ プライオリティエンコーダ
４０４ フリップフロップ回路
４０６ フリップフロップ回路
４０８ 論理積回路
４１０ フリップフロップ回路
４１２ 論理積回路

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲に係る発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の一実施形態に係る試験装置１００の構成の一例を示す。試験装置１００は、制御装置群１０２、複数のトリガ信号ソース１０４ａ〜１０４ｄ、複数のクロック信号ソース１０６ａ〜１０６ｄ、アナログ同期制御部１０８、複数の試験モジュール１１８ａ〜１１８ｃ、及び複数の試験モジュールスロット１２０ａ〜１２０ｃを備える。

制御装置群１０２は、統括制御装置１０１及び複数のサイト制御装置１０３ａ〜１０３ｂを有する。また、アナログ同期制御部１０８は、トリガマトリックス１１０及びクロックマトリックス１１２を有する。トリガマトリックス１１０は、複数のトリガ制御モジュール１１４ａ〜１１４ｃを含み、クロックマトリックス１１２は、複数のクロック制御モジュール１１６ａ〜１１６ｃを含む。

試験装置１００は、試験信号を生成して被試験デバイス１５０ａ〜１５０ｃに供給し、被試験デバイス１５０ａ〜１５０ｃが試験信号に基づいて動作した結果出力する出力信号を測定し、測定結果に基づいて被試験デバイス１５０ａ〜１５０ｃの良否を判断する。試験装置１００は、オープンアーキテクチャにより実現され、被試験デバイス１５０ａ〜１５０ｃに試験信号を供給する試験モジュール１１８ａ〜１１８ｃとして、オープンアーキテクチャに基づくモジュールを用いる。即ち、試験モジュールスロット１２０ａ〜１２０ｃは、被試験デバイス１５０ａ〜１５０ｃを試験するための異なる種類の試験信号をそれぞれ生成する異なる種類の試験モジュール１１８ａ〜１１８ｃが選択的に搭載される。試験モジュール１１８ａ〜１１８ｃは、例えば任意のアナログ波形を生成して被試験デバイス１５０ａ〜１５０ｃに供給する任意波形整形器、任意波形整形器から供給されたアナログ波形に応じて被試験デバイス１５０ａ〜１５０ｃが出力するアナログ波形を取り込み、アナログ波形の位相特性を試験する位相特性試験器等の被試験デバイス１５０ａ〜１５０ｃのアナログ試験を行うアナログ測定モジュールである。

トリガ制御モジュール１１４ａ〜１１４ｃ及びクロック制御モジュール１１６ａ〜１１６ｃのそれぞれは、複数の試験モジュールスロット１２０ａ〜１２０ｃのそれぞれに搭載された複数の試験モジュール１１８ａ〜１１８ｃの動作をそれぞれ制御するためのトリガ信号及びクロック信号を、複数の試験モジュール１１８ａ〜１１８ｃにそれぞれ供給する。トリガ信号及びクロック信号は、本発明の制御信号の一例である。

トリガ制御モジュール１１４ａ〜１１４ｃは、複数のトリガ信号ソース１０４ａ〜１０４ｄのそれぞれから供給された、複数の異なる種類のトリガ信号のそれぞれを入力する複数のインターフェースを有する。また、クロック制御モジュール１１６ａ〜１１６ｃは、複数のクロック信号ソース１０６ａ〜１０６ｄのそれぞれから供給された、複数の異なる種類のクロック信号のそれぞれを入力する複数のインターフェースを有する。そして、トリガ制御モジュール１１４ａ〜１１４ｃは、トリガ信号ソース１０４ａ〜１０４ｄがそれぞれ発生するトリガ信号を受け取り、制御装置群１０２の制御に基づいて、トリガ信号ソース１０４ａ〜１０４ｄのいずれかが発生したトリガ信号を選択して試験モジュール１１８ａ〜１１８ｃにそれぞれ供給する。また、クロック制御モジュール１１６ａ〜１１６ｃは、クロック信号ソース１０６ａ〜１０６ｄがそれぞれ発生するクロック信号を受け取り、制御装置群１０２の制御に基づいて、クロック信号ソース１０６ａ〜１０６ｄのいずれかが発生したクロック信号を選択して試験モジュール１１８ａ〜１１８ｃにそれぞれ供給する。ここで、トリガ信号ソース１０４ａ〜１０４ｄ及びクロック信号ソース１０６ａ〜１０６ｄは、例えばデジタル同期制御部、パフォーマンスボード等である。また、試験モジュール１１８ａ〜１１８ｃ、トリガ制御モジュール１１４ａ〜１１４ｃ、又はクロック制御モジュール１１６ａ〜１１６ｃが、トリガ信号ソース１０４ａ〜１０４ｄ又はクロック信号ソース１０６ａ〜１０６ｄとして機能してもよい。

統括制御装置１０１は、試験装置１００が被試験デバイス１５０ａ〜１５０ｃの試験に用いる試験制御プログラム、試験プログラム、及び試験データ等を外部のネットワーク等を介して取得して格納する。サイト制御装置１０３ａ〜１０３ｂは、本発明に係る設定情報供給手段、イネーブル信号制御手段、及び設定手段としての機能を備え、複数の試験モジュール１１８ａ〜１１８ｃを制御し、複数の被試験デバイス１５０ａ〜１５０ｃのそれぞれを並行して同時に試験する。サイト制御装置１０３ａ〜１０３ｂと試験モジュール１１８ａ〜１１８ｃとの接続関係は、被試験デバイス１５０ａ〜１５０ｃのピンの数、パフォーマンスボードの配線の形態、試験モジュール１１８ａ〜１１８ｃの種類等に応じて切り換えられ、サイト制御装置１０３ａ〜１０３ｂは、複数の被試験デバイス１５０ａ〜１５０ｃを並行して試験する。また、サイト制御装置１０３ａ〜１０３ｂは、被試験デバイス１５０ａ〜１５０ｃの性能に応じて異なる試験シーケンスを実行する。例えば、サイト制御装置１０３ａは、複数の試験モジュール１１８ａ〜１１８ｃのうちの試験モジュール１１８ａを含む複数の試験モジュールの動作を制御し、サイト制御装置１０３ｂは、複数の試験モジュール１１８ａ〜１１８ｃのうちの試験モジュール１１８ｂを含む複数の試験モジュールの動作を制御する。即ち、サイト制御装置１０３ａ〜１０３ｂのそれぞれは、複数の試験モジュール１１８ａ〜１１８ｃを、サイト制御装置１０３ａ〜１０３ｂの数のサイトに分割し、それぞれのサイトに含まれる試験モジュールの動作を制御する。

サイト制御装置１０３ａ〜１０３ｂは、統括制御装置１０１から試験制御プログラムを取得して実行する。次に、サイト制御装置１０３ａ〜１０３ｂは、試験制御プログラムに基づいて、被試験デバイス１５０ａ〜１５０ｃの試験に用いる試験プログラム及び試験データを統括制御装置１０１から取得し、被試験デバイス１５０ａ〜１５０ｃのそれぞれの試験に用いる試験モジュール１１８ａ〜１１８ｃに供給させる。次に、サイト制御装置１０３ａ〜１０３ｂは、複数のトリガ信号ソース１０４ａ〜１０４ｄが発生するトリガ信号、及び複数のクロック信号ソース１０６ａ〜１０６ｄが発生するクロック信号を試験モジュール１１８ａ〜１１８ｃに供給することにより、試験プログラム及び試験データに基づく試験の開始を試験モジュール１１８ａ〜１１８ｃに指示する。そして、サイト制御装置１０３ａ〜１０３ｂは、試験が終了したことを示す割込み等を例えば試験モジュール１１８ａ〜１１８ｃから受け取り、統括制御装置１０１に通知する。

ここで、本実施形態に係るトリガ制御モジュール１１４ａ〜１１４ｃ及びクロック制御モジュール１１６ａ〜１１６ｃのそれぞれは、被試験デバイス１５０ａ〜１５０ｃの試験が開始される前に、予めハードウェアにより設定され、複数のトリガ信号ソース１０４ａ〜１０４ｄ又は複数のクロック信号ソース１０６ａ〜１０６ｄが発生する複数のトリガ信号又は複数のクロック信号のうちのいずれを選択して出力するかが決定される。

サイト制御装置１０３ａは、本発明の設定情報供給手段として機能し、複数の試験モジュール１１８ａ〜１１８ｃのうちの特定の試験モジュール１１８ａに、特定の試験モジュール１１８ａに応じたトリガ信号及びクロック信号を与えるべく、トリガ制御モジュール１１４ａ及びクロック制御モジュール１１６ａに予め設定すべきハードウェア設定情報を供給する。具体的には、複数のトリガ信号ソース１０４ａ〜１０４ｄのいずれか１つからトリガ制御モジュール１１４ａに、ハードウェア設定情報の一例であるステータス信号を供給させ、またクロック信号ソース１０６ａ〜１０６ｄのいずれか１つからクロック制御モジュール１１６ａに、ハードウェア設定情報の一例であるステータス信号を供給させる。

即ち、複数のトリガ信号ソース１０４ａ〜１０４ｄがそれぞれ発生する複数のトリガ信号のうちの特定のトリガ信号を選択し、トリガ制御モジュール１１４ａが有する複数のインターフェースのうちの特定のトリガ信号をトリガ制御モジュール１１４ａに入力する特定のインターフェースを介して、トリガ制御モジュール１１４ａにステータス信号を供給し、複数のクロック信号ソース１０６ａ〜１０６ｄがそれぞれ発生する複数のクロック信号のうちの特定のクロック信号を選択し、クロック制御モジュール１１６ａが有する複数のインターフェースのうちの特定のクロック信号をクロック制御モジュール１１６ａに入力する特定のインターフェースを介して、クロック制御モジュール１１６ａにステータス信号を供給する。

次に、サイト制御装置１０３ａは、本発明のイネーブル信号制御手段として機能し、システムコントロールバスを介してイネーブル信号発生要求を試験モジュール１１８ａに供給し、特定の試験モジュール１１８ａにイネーブル信号を生成させ、特定の試験モジュール１１８ａにトリガ信号及びクロック信号を供給するトリガ制御モジュール１１４ａ及びクロック制御モジュール１１６ａにイネーブル信号を供給させる。

そして、サイト制御装置１０３ａは、本発明の設定手段として機能し、ハードウェア設定情報に基づいて、特定の試験モジュール１１８ａからイネーブル信号を受け取ったトリガ制御モジュール１１４ａ及びクロック制御モジュール１１６ａを、特定の試験モジュール１１８ａに応じたトリガ信号及びクロック信号を特定の試験モジュール１１８ａに供給させるべく設定させる。具体的には、システムコントロールバスを介して設定要求信号をトリガ制御モジュール１１４ａに供給し、特定のインターフェースからトリガ制御モジュール１１４ａに入力されたトリガ信号を特定の試験モジュール１１８ａに供給させるべく、トリガ制御モジュール１１４ａのハードウェアを設定させる。また、システムコントロールバスを介して設定要求信号をクロック制御モジュール１１６ａに供給し、特定のインターフェースからクロック制御モジュール１１６ａに入力されたクロック信号を特定の試験モジュール１１８ａに供給させるべく、クロック制御モジュール１１６ａのハードウェアを設定させる。

以上のように、トリガ信号ソース１０４ａ〜１０４ｄからトリガ制御モジュール１１４ａ〜１１４ｃにステータス信号を供給させ、クロック信号ソース１０６ａ〜１０６ｄからクロック制御モジュール１１６ａ〜１１６ｃにステータス信号を供給させ、また、試験モジュール１１８ａ〜１１８ｃからトリガ制御モジュール１１４ａ〜１１４ｃ及びクロック制御モジュール１１６ａ〜１１６ｃにイネーブル信号を供給させることにより、被試験デバイス１５０ａ〜１５０ｃの試験を開始する直前に、トリガマトリックス１１０及びクロックマトリックス１１２のトリガ制御モジュール１１４ａ〜１１４ｃ及びクロック制御モジュール１１６ａ〜１１６ｃにおける入力と出力との接続関係を設定することができる。そのため、オープンアーキテクチャにより実現された試験装置１００において試験モジュールスロット１２０ａ〜１２０ｃに搭載される試験モジュール１１８ａ〜１１８ｃが任意に入れ替えられる場合であっても、トリガ制御モジュール１１４ａ〜１１４ｃ及びクロック制御モジュール１１６ａ〜１１６ｃにおける入力と出力との接続を管理する管理テーブルを作成する必要がなく、また試験モジュール１１８ａ〜１１８ｃの搭載位置に応じて試験プログラムを作成する必要もない。したがって、被試験デバイス１５０ａ〜１５０ｃの試験を迅速に開始することができ、被試験デバイス１５０ａ〜１５０ｃの試験に要する時間を短縮することができる。

図２は、本実施形態に係るトリガ制御モジュール１１４ａの構成の第１の例を示す。本例に係るトリガ制御モジュール１１４ａは、マルチプレクサ回路２００、プライオリティエンコーダ２０２、及びフリップフロップ回路２０４を有する。本例に係るトリガ制御モジュール１１４ａは、フリップフロップ回路２０４が保持するステータス情報により被試験デバイス１５０ａ〜１５０ｃに応じたトリガ信号の試験モジュール１１８ａの供給を制御する。

まず、被試験デバイス１５０ａ〜１５０ｃの試験が開始される前におけるトリガ制御モジュール１１４ａのハードウェア設定について説明する。制御装置群１０２の命令に基づいてトリガ信号ソース１０４ａ〜１０４ｄの少なくとも１つによってステータス信号がトリガ制御モジュール１１４ａに供給されると、プライオリティエンコーダ２０２は、複数のトリガ信号ソース１０４ａ〜１０４ｄから複数のインターフェースを介して供給された信号を取り込み、トリガ信号ソース１０４ａ〜１０４ｄのうちのいずれがステータス信号を供給しているかを示すステータス情報を算出してフリップフロップ回路２０４に供給する。また、制御装置群１０２の命令に基づいて試験モジュール１１８ａによってイネーブル信号がフリップフロップ回路２０４に供給され、制御装置群１０２からフリップフロップ回路２０４に設定要求信号が供給されると、フリップフロップ回路２０４は、設定要求信号に基づいて、設定要求信号が供給されたときにプライオリティエンコーダ２０２から供給されているステータス情報を、マルチプレクサ回路２００による制御信号の選択を制御するセレクト信号として保持する。これにより、トリガ制御モジュール１１４ａのハードウェア設定がなされ、入力と出力との接続が決定される。

次に、被試験デバイス１５０ａ〜１５０ｃの試験動作中におけるトリガ制御モジュール１１４ａの動作について説明する。フリップフロップ回路２０４は、上述のように試験開始前に保持したステータス情報をセレクト信号としてマルチプレクサ回路２００に供給する。そして、マルチプレクサ回路２００は、制御装置群１０２の命令に基づいてトリガ信号ソース１０４ａ〜１０４ｄが発生したトリガ信号がトリガ制御モジュール１１４ａに複数のインターフェースを介して供給された場合に、フリップフロップ回路２０４から供給されたセレクト信号に基づいて、複数のインターフェースのそれぞれが入力する複数のトリガ信号から特定の試験モジュール１１８ａに供給するトリガ信号を選択し、試験モジュール１１８ａに供給する。

なお、トリガ制御モジュール１１４ｂ〜１１４ｃは、上述したトリガ制御モジュール１１４ａと同一の構成及び機能を有する。また、クロック制御モジュール１１６ａ〜１１６ｃは、トリガ信号とクロック信号との違いを除き、上述したトリガ制御モジュール１１４ａと同一の構成及び機能を有する。即ち、クロック制御モジュール１１６ａ〜１１６ｃは、マルチプレクサ回路２００、プライオリティエンコーダ２０２、及びフリップフロップ回路２０４と同一の構成及び機能を有するマルチプレクサ回路、プライオリティエンコーダ、及びフリップフロップ回路を有する。

本例によるトリガ制御モジュール１１４ａによれば、被試験デバイス１５０ａ〜１５０ｃの試験開始前に、プライオリティエンコーダ２０２にステータス情報を生成させてフリップフロップ回路２０４にセレクト信号として保持させることによりトリガ制御モジュール１１４ａ〜１１４ｃ及びクロック制御モジュール１１６ａ〜１１６ｃのハードウェア設定を行い、試験モジュール１１８ａ〜１１８ｃに応じたトリガ信号ソース１０４ａ〜１０４ｄ及びクロック信号ソース１０６ａ〜１０６ｄを適切に選択させて試験動作を行うことができる。

図３は、本実施形態に係るトリガ制御モジュール１１４ａの構成の第２の例を示す。本例に係るトリガ制御モジュール１１４ａを有する試験装置１００においては、サイト制御装置１０３ａは、被試験デバイス１５０ａに試験信号を供給する試験モジュール１１８ａにイネーブル信号を生成させ、試験モジュール１１８ａにトリガ信号を供給するトリガ制御モジュール１１４ａにイネーブル信号を供給させる。そして、サイト制御装置１０３ａは、被試験デバイス１５０ａの試験を制御するためのトリガ信号をトリガ制御モジュール１１４ａに入力する第１インターフェースからハードウェア設定情報を供給する。そして、サイト制御装置１０３ａは、第１インターフェースからトリガ制御モジュール１１４ａに入力されたトリガ信号を試験モジュール１１８ａに供給させるべく、トリガ制御モジュール１１４ａを設定させる。また、サイト制御装置１０３ａは、被試験デバイス１５０ｂに試験信号を供給する試験モジュール１１８ｂにイネーブル信号を生成させ、試験モジュール１１８ｂにトリガ信号を供給するトリガ制御モジュール１１４ｂにイネーブル信号を供給させる。そして、サイト制御装置１０３ａは、被試験デバイス１５０ｂの試験を制御するためのトリガ信号をトリガ制御モジュール１１４ｂに入力する第２インターフェースからハードウェア設定情報を供給する。そして、サイト制御装置１０３ａは、第２インターフェースからトリガ制御モジュール１１４ｂに入力されたトリガ信号をトリガ試験モジュール１１８ｂに供給させるべく、トリガ制御モジュール１１４ｂを設定させる。

即ち、本例に係るトリガ制御モジュール１１４ａは、マルチプレクサ回路３００、プライオリティエンコーダ３０２、フリップフロップ回路３０４、フリップフロップ回路３０６、及び複数の論理積回路３０８ａ〜３０８ｄを有する。そして、本例に係るトリガ制御モジュール１１４ａは、フリップフロップ回路３０６が保持するステータス情報により被試験デバイス１５０ａ〜１５０ｃの種類に応じた種類のトリガ信号の試験モジュール１１８ａへの供給が制御され、フリップフロップ回路３０４が保持するステータス情報によりさらに試験モジュール１１８ａ〜１１８ｃに応じたトリガ信号の試験モジュール１１８ａへの供給が制御される。

まず、被試験デバイス１５０ａ〜１５０ｃの試験が開始される前におけるトリガ制御モジュール１１４ａのハードウェア設定について説明する。制御装置群１０２の命令に基づいてトリガ信号ソース１０４ａ〜１０４ｄの少なくとも１つによって、試験モジュール１１８ａの試験対象である被試験デバイス１５０ａの種類に応じたステータス信号がトリガ制御モジュール１１４ａに供給されると、フリップフロップ回路３０６に入力される。また、制御装置群１０２の命令に基づいて試験モジュール１１８ａによってイネーブル信号がフリップフロップ回路３０６に供給され、制御装置群１０２からフリップフロップ回路３０６に設定要求信号が供給されると、フリップフロップ回路３０６は、設定要求信号に基づいて、設定要求信号が供給されたときに複数のトリガ信号ソース１０４ａ〜１０４ｄから供給されている信号を、被試験デバイス１５０ａの種類に応じたトリガ信号の選択情報であるステータス情報として保持する。

そして、制御装置群１０２の命令に基づいてトリガ信号ソース１０４ａ〜１０４ｄの少なくとも１つによって、試験モジュール１１８ａに応じたステータス信号がトリガ制御モジュール１１４ａに供給されると、複数の論理積回路３０８ａ〜３０８ｄに入力される。また、フリップフロップ回路３０６は、制御装置群１０２から供給される設定要求信号に基づいて、保持しているステータス情報を出力して複数の論理積回路３０８ａ〜３０８ｄに入力する。複数の論理積回路３０８ａ〜３０８ｄのそれぞれは、複数のトリガ信号ソース１０４ａ〜１０４ｄから供給されている信号のそれぞれと、フリップフロップ回路３０６から入力されるステータス情報とを論理積演算し、プライオリティエンコーダ３０２に供給する。即ち、論理積回路３０８ａ〜３０８ｄは、被試験デバイス１５０ａの種類に応じてトリガ制御モジュール１１４ａに供給される複数のステータス信号と、被試験デバイス１５０ａに応じてトリガ制御モジュール１１４ａに供給される複数のステータス信号とを論理積演算してプライオリティエンコーダ３０２に供給する。

そして、プライオリティエンコーダ３０２は、論理積回路３０８ａ〜３０８ｄから供給されたステータス信号の演算結果を取り込み、トリガ信号ソース１０４ａ〜１０４ｄのうちのいずれが、被試験デバイス１５０ａの種類に応じたステータス信号及び試験モジュール１１８ａに応じたステータス信号を供給しているかを示すステータス情報を算出してフリップフロップ回路３０４に供給する。そして、制御装置群１０２の命令に基づいて試験モジュール１１８ａによってイネーブル信号がフリップフロップ回路３０４に供給され、制御装置群１０２からフリップフロップ回路３０４に設定要求信号が供給されると、フリップフロップ回路３０４は、設定要求信号に基づいて、設定要求信号が供給されたときにプライオリティエンコーダ３０２から供給されているステータス情報を、マルチプレクサ回路３００による制御信号の選択を制御するセレクト信号として保持する。これにより、トリガ制御モジュール１１４ａのハードウェア設定がなされ、入力と出力との接続が決定される。

次に、被試験デバイス１５０ａ〜１５０ｃの試験動作中におけるトリガ制御モジュール１１４ａの動作について説明する。フリップフロップ回路３０４は、上述のように試験開始前に保持したステータス情報をセレクト信号としてマルチプレクサ回路３００に供給する。そして、マルチプレクサ回路３００は、制御装置群１０２の命令に基づいてトリガ信号ソース１０４ａ〜１０４ｄが発生したトリガ信号がトリガ制御モジュール１１４ａに複数のインターフェースを介して供給された場合に、フリップフロップ回路３０４から供給されたセレクト信号に基づいて、複数のインターフェースのそれぞれが入力する複数のトリガ信号から特定の試験モジュール１１８ａに供給するトリガ信号を選択し、試験モジュール１１８ａに供給する。

なお、トリガ制御モジュール１１４ｂ〜１１４ｃは、上述したトリガ制御モジュール１１４ａと同一の構成及び機能を有する。また、クロック制御モジュール１１６ａ〜１１６ｃは、トリガ信号とクロック信号との違いを除き、上述したトリガ制御モジュール１１４ａと同一の構成及び機能を有する。即ち、クロック制御モジュール１１６ａ〜１１６ｃは、マルチプレクサ回路３００、プライオリティエンコーダ３０２、フリップフロップ回路３０４、フリップフロップ回路３０６、及び複数の論理積回路３０８ａ〜３０８ｄと同一の構成及び機能を有するマルチプレクサ回路、プライオリティエンコーダ、フリップフロップ回路、フリップフロップ回路、及び複数の論理積回路を有する。

本例によるトリガ制御モジュール１１４ａによれば、被試験デバイス１５０ａ〜１５０ｃの試験開始前に、フリップフロップ回路３０６及びプライオリティエンコーダ３０２によってステータス情報を生成させてフリップフロップ回路３０４にセレクト信号として保持させることによりトリガ制御モジュール１１４ａ〜１１４ｃ及びクロック制御モジュール１１６ａ〜１１６ｃのハードウェア設定を行うことができる。そして、被試験デバイス１５０ａ〜１５０ｃの種類、及び試験モジュール１１８ａ〜１１８ｃに応じたトリガ信号ソース１０４ａ〜１０４ｄ及びクロック信号ソース１０６ａ〜１０６ｄを適切に選択させて試験動作を行うことができる。

図４は、本実施形態に係るトリガ制御モジュール１１４ａの構成の第３の例を示す。本例に係るトリガ制御モジュール１１４ａを有する試験装置１００においては、制御装置群１０２は、サイト制御装置１０３ａによって制御される第１サイトに属する試験モジュール１１８ａにイネーブル信号を生成させ、試験モジュール１１８ａにトリガ信号を供給するトリガ制御モジュール１１４ａにイネーブル信号を供給させる。そして、制御装置群１０２は、サイト制御装置１０３ａの制御に基づいて生成されたトリガ信号をトリガ制御モジュール１１４ａに入力する第１インターフェースからハードウェア設定情報を供給する。そして、制御装置群１０２は、第１インターフェースからトリガ制御モジュール１１４ａに入力されたトリガ制御信号を、トリガ制御モジュール１１４ａから試験モジュール１１８ａに供給させるべく、トリガ制御モジュール１１４ａを設定させる。また、制御装置群１０２は、サイト制御装置１０３ｂによって制御される第２サイトに属する試験モジュール１１８ｂにイネーブル信号を生成させ、試験モジュール１１８ｂにトリガ制御信号を供給するトリガ制御モジュール１１４ｂにイネーブル信号を供給させる。そして、制御装置群１０２は、サイト制御装置１０３ｂの制御に基づいて生成されたトリガ信号をトリガ制御モジュール１１４ｂに入力する第２インターフェースからハードウェア設定情報を供給する。そして、制御装置群１０２は、第２インターフェースからトリガ制御モジュール１１４ｂに入力されたトリガ制御信号をトリガ制御モジュール１１４ｂに供給させるべく、トリガ制御モジュール１１４ｂを設定させる。

さらに、サイト制御装置１０３ａは、被試験デバイス１５０ａに試験信号を供給する試験モジュール１１８ａにイネーブル信号を生成させ、試験モジュール１１８ａにトリガ信号を供給するトリガ制御モジュール１１４ａにイネーブル信号を供給させる。そして、サイト制御装置１０３ａは、被試験デバイス１５０ａの試験を制御するためのトリガ信号をトリガ制御モジュール１１４ａに入力する第１インターフェースからハードウェア設定情報を供給する。そして、サイト制御装置１０３ａは、第１インターフェースからトリガ制御モジュール１１４ａに入力されたトリガ信号を試験モジュール１１８ａに供給させるべく、トリガ制御モジュール１１４ａを設定させる。また、サイト制御装置１０３ｂは、被試験デバイス１５０ｂに試験信号を供給する試験モジュール１１８ｂにイネーブル信号を生成させ、試験モジュール１１８ｂにトリガ信号を供給するトリガ制御モジュール１１４ｂにイネーブル信号を供給させる。そして、サイト制御装置１０３ｂは、被試験デバイス１５０ｂの試験を制御するためのトリガ信号をトリガ制御モジュール１１４ｂに入力する第２インターフェースからハードウェア設定情報を供給する。そして、サイト制御装置１０３ｂは、第２インターフェースからトリガ制御モジュール１１４ｂに入力されたトリガ信号をトリガ試験モジュール１１８ｂに供給させるべく、トリガ制御モジュール１１４ｂを設定させる。

即ち、本例に係るトリガ制御モジュール１１４ａは、マルチプレクサ回路４００、プライオリティエンコーダ４０２、フリップフロップ回路４０４、フリップフロップ回路４０６、複数の論理積回路４０８ａ〜４０８ｄ、フリップフロップ回路４１０、及び複数の論理積回路４１２ａ〜４１２ｄを有する。そして、本例に係るトリガ制御モジュール１１４ａは、フリップフロップ回路４１０が保持するステータス情報によりサイト制御装置１０３ａ〜１０３ｂの種類に応じた種類のトリガ信号の試験モジュール１１８ａへの供給が制御され、フリップフロップ回路４０６が保持するステータス情報によりさらに被試験デバイス１５０ａ〜１５０ｃの種類に応じた種類のトリガ信号の試験モジュール１１８ａへの供給が制御され、フリップフロップ回路４０４が保持するステータス情報によりさらに試験モジュール１１８ａ〜１１８ｃに応じたトリガ信号の試験モジュール１１８ａへの供給が制御される。

まず、被試験デバイス１５０ａ〜１５０ｃの試験が開始される前におけるトリガ制御モジュール１１４ａのハードウェア設定について説明する。制御装置群１０２の命令に基づいてトリガ信号ソース１０４ａ〜１０４ｄの少なくとも１つによって、サイト制御装置１０３ａの種類に応じたステータス信号がトリガ制御モジュール１１４ａに供給されると、フリップフロップ回路４１０に入力される。また、制御装置群１０２の命令に基づいて試験モジュール１１８ａによってイネーブル信号がフリップフロップ回路４１０に供給され、制御装置群１０２からフリップフロップ回路４１０に設定要求信号が供給されると、フリップフロップ回路４１０は、設定要求信号に基づいて、設定要求信号が供給されたときに複数のトリガ信号ソース１０４ａ〜１０４ｄから供給されている信号を、サイト制御装置１０３ａの種類に応じたトリガ信号の選択情報であるステータス情報として保持する。

そして、制御装置群１０２の命令に基づいてトリガ信号ソース１０４ａ〜１０４ｄの少なくとも１つによって、被試験デバイス１５０ａの種類に応じたステータス信号がトリガ制御モジュール１１４ａに供給されると、複数の論理積回路４１２ａ〜４１２ｄに入力される。また、フリップフロップ回路４１０は、制御装置群１０２から供給される設定要求信号に基づいて、保持しているステータス情報を出力して複数の論理積回路４１２ａ〜４１２ｄに入力する。複数の論理積回路４１２ａ〜４１２ｄのそれぞれは、複数のトリガ信号ソース１０４ａ〜１０４ｄから供給されている信号のそれぞれと、フリップフロップ回路４０６から入力されるステータス情報とを論理積演算し、フリップフロップ回路４０６に供給する。即ち、論理積回路４１２ａ〜４１２ｄは、サイト制御装置１０３ａの種類に応じてトリガ制御モジュール１１４ａに供給される複数のステータス信号と、被試験デバイス１５０ａの種類に応じてトリガ制御モジュール１１４ａに供給される複数のステータス信号とを論理積演算してフリップフロップ回路４０６に供給する。

そして、制御装置群１０２の命令に基づいて試験モジュール１１８ａによってイネーブル信号がフリップフロップ回路４０６に供給され、制御装置群１０２からフリップフロップ回路４０６に設定要求信号が供給されると、フリップフロップ回路４０６は、設定要求信号に基づいて、設定要求信号が供給されたときに複数の論理積回路４１２ａ〜４１２ｄから供給されている信号を、サイト制御装置１０３ａの種類及び被試験デバイス１５０ａの種類に応じたトリガ信号の選択情報であるステータス情報として保持する。

そして、制御装置群１０２の命令に基づいてトリガ信号ソース１０４ａ〜１０４ｄの少なくとも１つによって、試験モジュール１１８ａに応じたステータス信号がトリガ制御モジュール１１４ａに供給されると、複数の論理積回路４０８ａ〜４０８ｄに入力される。また、フリップフロップ回路４０６は、制御装置群１０２から供給される設定要求信号に基づいて、保持しているステータス情報を出力して複数の論理積回路４０８ａ〜４０８ｄに入力する。複数の論理積回路４０８ａ〜４０８ｄのそれぞれは、複数のトリガ信号ソース１０４ａ〜１０４ｄから供給されている信号のそれぞれと、フリップフロップ回路４０６から入力されるステータス情報とを論理積演算し、プライオリティエンコーダ４０２に供給する。即ち、論理積回路４０８ａ〜４０８ｄは、サイト制御装置１０３ａの種類に応じてトリガ制御モジュール１１４ａに供給される複数のステータス信号と、被試験デバイス１５０ａの種類に応じてトリガ制御モジュール１１４ａに供給される複数のステータス信号との論理積演算結果と、被試験デバイス１５０ａに応じてトリガ制御モジュール１１４ａに供給される複数のステータス信号とを論理積演算してプライオリティエンコーダ４０２に供給する。

そして、プライオリティエンコーダ４０２は、論理積回路４０８ａ〜４０８ｄから供給されたステータス信号の演算結果を取り込み、トリガ信号ソース１０４ａ〜１０４ｄのうちのいずれが、サイト制御装置１０３ａの種類に応じたステータス信号、被試験デバイス１５０ａの種類に応じたステータス信号、及び試験モジュール１１８ａに応じたステータス信号を供給しているかを示すステータス情報を算出してフリップフロップ回路４０４に供給する。そして、制御装置群１０２の命令に基づいて試験モジュール１１８ａによってイネーブル信号がフリップフロップ回路４０４に供給され、制御装置群１０２からフリップフロップ回路４０４に設定要求信号が供給されると、フリップフロップ回路４０４は、設定要求信号に基づいて、設定要求信号が供給されたときにプライオリティエンコーダ４０２から供給されているステータス情報を、マルチプレクサ回路４００による制御信号の選択を制御するセレクト信号として保持する。これにより、トリガ制御モジュール１１４ａのハードウェア設定がなされ、入力と出力との接続が決定される。

次に、被試験デバイス１５０ａ〜１５０ｃの試験動作中におけるトリガ制御モジュール１１４ａの動作について説明する。フリップフロップ回路４０４は、上述のように試験開始前に保持したステータス情報をセレクト信号としてマルチプレクサ回路４００に供給する。そして、マルチプレクサ回路４００は、制御装置群１０２の命令に基づいてトリガ信号ソース１０４ａ〜１０４ｄが発生したトリガ信号がトリガ制御モジュール１１４ａに複数のインターフェースを介して供給された場合に、フリップフロップ回路４０４から供給されたセレクト信号に基づいて、複数のインターフェースのそれぞれが入力する複数のトリガ信号から特定の試験モジュール１１８ａに供給するトリガ信号を選択し、試験モジュール１１８ａに供給する。

なお、トリガ制御モジュール１１４ｂ〜１１４ｃは、上述したトリガ制御モジュール１１４ａと同一の構成及び機能を有する。また、クロック制御モジュール１１６ａ〜１１６ｃは、トリガ信号とクロック信号との違いを除き、上述したトリガ制御モジュール１１４ａと同一の構成及び機能を有する。即ち、クロック制御モジュール１１６ａ〜１１６ｃは、マルチプレクサ回路４００、プライオリティエンコーダ４０２、フリップフロップ回路４０４、フリップフロップ回路４０６、複数の論理積回路４０８ａ〜４０８ｄ、フリップフロップ回路４１０、及び複数の論理積回路４１２ａ〜４１２ｄと同一の構成及び機能を有するマルチプレクサ回路、プライオリティエンコーダ、フリップフロップ回路、フリップフロップ回路、複数の論理積回路、フリップフロップ回路、及び複数の論理積回路を有する。

本例によるトリガ制御モジュール１１４ａによれば、被試験デバイス１５０ａ〜１５０ｃの試験開始前に、フリップフロップ回路４１０、フリップフロップ回路４０６、及びプライオリティエンコーダ４０２によってステータス情報を生成させてフリップフロップ回路４０４にセレクト信号として保持させることによりトリガ制御モジュール１１４ａ〜１１４ｃ及びクロック制御モジュール１１６ａ〜１１６ｃのハードウェア設定を行うことができる。そして、サイト制御装置１０３ａ〜１０３ｂの種類、被試験デバイス１５０ａ〜１５０ｃの種類、及び試験モジュール１１８ａ〜１１８ｃに応じたトリガ信号ソース１０４ａ〜１０４ｄ及びクロック信号ソース１０６ａ〜１０６ｄを適切に選択させて試験動作を行うことができる。

以上のように、本実施形態に係る試験装置１００によれば、オープンアーキテクチャにより実現された場合であって、試験モジュール１１８ａ〜１１８ｃが任意の位置に搭載された場合にであっても、トリガ制御モジュール１１４ａ〜１１４ｃ及びクロック制御モジュール１１６ａ〜１１６ｃにおける入力と出力との接続を簡単かつ正確に制御することができる。そのため、従来技術に係る試験装置のように、トリガ制御モジュール１１４ａ〜１１４ｃ及びクロック制御モジュール１１６ａ〜１１６ｃにおける入力と出力との接続を管理する管理テーブルや、試験モジュール１１８ａ〜１１８ｃの搭載位置に応じた試験プログラムを作成する必要がないので、被試験デバイス１５０ａ〜１５０ｃの試験に要する時間を短縮することができる。

以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

上記説明から明らかなように、本発明によれば、被試験デバイスの試験を迅速に開始することができ、被試験デバイスの試験に要する時間を短縮することができる。

Claims (9)

1. 被試験デバイスを試験するための異なる種類の試験信号をそれぞれ生成する異なる種類の試験モジュールが選択的に搭載される試験モジュールスロットを複数備える試験装置であって、
   前記複数の試験モジュールスロットのそれぞれに搭載された前記複数の試験モジュールの動作を制御するための制御信号を、前記複数の試験モジュールにそれぞれ供給する複数の制御モジュールと、
   前記複数の試験モジュールのうちの特定の試験モジュールに、前記特定の試験モジュールに応じた前記制御信号を与えるべく、前記制御モジュールに予め設定すべきハードウェア設定情報を供給する設定情報供給手段と、
   前記特定の試験モジュールにイネーブル信号を生成させ、前記特定の試験モジュールに前記制御信号を供給する前記制御モジュールに前記イネーブル信号を供給させるイネーブル信号制御手段と、
   前記ハードウェア設定情報に基づいて、前記特定の試験モジュールから前記イネーブル信号を受け取った前記制御モジュールを、前記特定の試験モジュールに応じた前記制御信号を前記特定の試験モジュールに供給させるべく設定させる設定手段と
   を備える試験装置。
2. 前記制御モジュールは、複数の異なる種類の前記制御信号のそれぞれを入力する複数のインターフェースを有し、
   前記設定情報供給手段は、前記複数の制御信号のうちの特定の制御信号を選択し、前記複数のインターフェースのうちの前記特定の制御信号を前記制御モジュールに入力する特定のインターフェースを介して、前記制御モジュールに前記ハードウェア設定情報を供給し、
   前記設定手段は、前記特定のインターフェースから前記制御モジュールに入力された前記制御信号を前記特定の試験モジュールに供給させるべく、前記制御モジュールを設定させる請求項１に記載の試験装置。
3. 前記制御モジュールは、
   前記複数のインターフェースのそれぞれが入力する前記複数の制御信号から前記特定の試験モジュールに供給する前記制御信号を選択するマルチプレクサ回路と、
   前記特定の試験モジュールから前記イネーブル信号を受け取っている場合に、前記設定手段から供給される設定要求信号に基づいて、前記特定のインターフェースから前記ハードウェア設定情報が入力されていることを示す情報を、前記マルチプレクサ回路による前記制御信号の選択を制御するセレクト信号として保持するフリップフロップ回路と
   をさらに有する請求項２に記載の試験装置。
4. 前記制御信号は、前記試験モジュールの動作を制御するトリガ信号であり、
   前記マルチプレクサ回路は、前記複数のインターフェースがそれぞれ入力する複数の種類の異なる前記トリガ信号から前記特定の試験モジュールに供給すべきトリガ信号を選択して供給する請求項３に記載の試験装置。
5. 前記制御信号は、前記試験モジュールの動作を制御するクロック信号であり、
   前記マルチプレクサ回路は、前記複数のインターフェースがそれぞれ入力する複数の種類の異なる前記クロック信号から前記特定の試験モジュールに供給すべきクロック信号を選択して供給する請求項３に記載の試験装置。
6. 前記制御モジュールは、
   前記複数のインターフェースのそれぞれが前記制御信号として入力する、前記試験モジュールの動作を制御する複数の異なる種類のトリガ信号から前記特定の試験モジュールに供給するトリガ信号を選択する第１マルチプレクサ回路と、
   前記特定の試験モジュールから前記イネーブル信号を受け取っている場合に、前記設定手段から供給される設定要求信号に基づいて、前記特定のインターフェースから前記ハードウェア設定情報が入力されていることを示す情報を、前記第１マルチプレクサ回路による前記トリガ信号の選択を制御するセレクト信号として保持する第１フリップフロップ回路と、
   前記複数のインターフェースのそれぞれが前記制御信号として入力する、前記試験モジュールの動作を制御する複数の異なる種類のクロック信号から前記特定の試験モジュールに供給するクロック信号を選択する第２マルチプレクサ回路と、
   前記特定の試験モジュールから前記イネーブル信号を受け取っている場合に、前記設定手段から供給される設定要求信号に基づいて、前記特定のインターフェースから前記ハードウェア設定情報が入力されていることを示す情報を、前記第２マルチプレクサ回路による前記クロック信号の選択を制御するセレクト信号として保持する第２フリップフロップ回路と
   をさらに有する請求項２に記載の試験装置。
7. 前記複数の試験モジュールのうちの第１試験モジュールの動作を制御する第１サイト制御装置と、
   前記複数の試験モジュールのうちの第２試験モジュールの動作を制御する第２サイト制御装置と
   をさらに備え、
   前記イネーブル信号制御手段は、前記第１試験モジュールに前記イネーブル信号を生成させ、前記第１試験モジュールに前記制御信号を供給する前記複数の制御モジュールのうちの第１制御モジュールに前記イネーブル信号を供給させ、
   前記設定情報供給手段は、前記第１サイト制御装置の制御に基づいて生成された前記制御信号を前記第１制御モジュールに入力する第１インターフェースから前記ハードウェア設定情報を供給し、
   前記設定手段は、前記第１インターフェースから前記第１制御モジュールに入力された前記制御信号を、前記第１制御モジュールから前記第１試験モジュールに供給させるべく、前記第１制御モジュールを設定させ、また、
   前記イネーブル信号制御手段は、前記第２試験モジュールに前記イネーブル信号を生成させ、前記第２試験モジュールに前記制御信号を供給する前記複数の制御モジュールのうちの第２制御モジュールに前記イネーブル信号を供給させ、
   前記設定情報供給手段は、前記第２サイト制御装置の制御に基づいて生成された前記制御信号を前記第２制御モジュールに入力する第２インターフェースから前記ハードウェア設定情報を供給し、
   前記設定手段は、前記第２インターフェースから前記第２制御モジュールに入力された前記制御信号を前記第２試験モジュールに供給させるべく、前記第２制御モジュールを設定させる請求項２に記載の試験装置。
8. 当該試験装置は、複数の前記被試験デバイスを同時に試験し、
   前記イネーブル信号制御手段は、前記複数の被試験デバイスのうちの第１被試験デバイスに試験信号を供給する、前記複数の試験モジュールのうちの第１試験モジュールに前記イネーブル信号を生成させ、前記第１試験モジュールに前記制御信号を供給する前記複数の制御モジュールのうちの第１制御モジュールに前記イネーブル信号を供給させ、
   前記設定情報供給手段は、前記第１被試験デバイスの試験を制御するための前記制御信号を前記第１制御モジュールに入力する第１インターフェースから前記ハードウェア設定情報を供給し、
   前記設定手段は、前記第１インターフェースから前記第１制御モジュールに入力された前記制御信号を前記第１試験モジュールに供給させるべく、前記第１制御モジュールを設定させ、また、
   前記イネーブル信号制御手段は、前記複数の被試験デバイスのうちの第２被試験デバイスに試験信号を供給する、前記複数の試験モジュールのうちの第２試験モジュールに前記イネーブル信号を生成させ、前記第２試験モジュールに前記制御信号を供給する前記複数の制御モジュールのうちの第２制御モジュールに前記イネーブル信号を供給させ、
   前記設定情報供給手段は、前記第２被試験デバイスの試験を制御するための前記制御信号を前記第２制御モジュールに入力する第２インターフェースから前記ハードウェア設定情報を供給し、
   前記設定手段は、前記第２インターフェースから前記第２制御モジュールに入力された前記制御信号を前記第２試験モジュールに供給させるべく、前記第２制御モジュールを設定させる請求項２に記載の試験装置。
9. 前記複数の試験モジュールは、前記被試験デバイスのアナログ試験を行うアナログ測定モジュールであり、
   前記複数の制御モジュールは、前記複数のアナログ測定モジュールの動作を制御するための制御信号を、前記複数のアナログ測定モジュールにそれぞれ供給する請求項１に記載の試験装置。

Images