JPS60135777A - 制御装置の試験方式 - Google Patents
制御装置の試験方式Info
- Publication number
- JPS60135777A JPS60135777A JP58246727A JP24672783A JPS60135777A JP S60135777 A JPS60135777 A JP S60135777A JP 58246727 A JP58246727 A JP 58246727A JP 24672783 A JP24672783 A JP 24672783A JP S60135777 A JPS60135777 A JP S60135777A
- Authority
- JP
- Japan
- Prior art keywords
- mounting position
- identification number
- printed board
- position number
- identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は複数のプリント板をバックパネルに実装するこ
とにより構成された制御装置の試験方式に関し、更に詳
細にはバックパネルの所定位置に所定のプリント板が実
装されているか否かを容易に確認することができ、る制
御装置の・試験、方式に関するものである。１ ・従来技術六問題点 数値制御装置、倣い制御装置等の制御装置は一般に多１
数の電子部品を搭載したプリント板を複数枚バンク１パ
ネルに実装することにより構成されている。ところで、
このよう１な制御装置に於いては製品出荷時或いは障害
が発生してプリント板を交換した場合等にバンクパネル
の所定位置に所定のプリント板が実装されているか否か
を＊ＬＩする必要がある。従来はこのよ、うな場合、試
験者が仕様書等に基づい一ζ検査していた為、手数がか
かる欠点があると共に誤りが生じやすい欠点があった。
とにより構成された制御装置の試験方式に関し、更に詳
細にはバックパネルの所定位置に所定のプリント板が実
装されているか否かを容易に確認することができ、る制
御装置の・試験、方式に関するものである。１ ・従来技術六問題点 数値制御装置、倣い制御装置等の制御装置は一般に多１
数の電子部品を搭載したプリント板を複数枚バンク１パ
ネルに実装することにより構成されている。ところで、
このよう１な制御装置に於いては製品出荷時或いは障害
が発生してプリント板を交換した場合等にバンクパネル
の所定位置に所定のプリント板が実装されているか否か
を＊ＬＩする必要がある。従来はこのよ、うな場合、試
験者が仕様書等に基づい一ζ検査していた為、手数がか
かる欠点があると共に誤りが生じやすい欠点があった。
発明の目的、
本発明は前述の如き欠点を改善したものであり、リント
板が実装されているか否かを容易、に試験できるように
することにある。以下、実施例について詳細に説明する
。
板が実装されているか否かを容易、に試験できるように
することにある。以下、実施例について詳細に説明する
。
発明の実施例
第１図は本発明の実施例のブロック線図であり、１はバ
ンクパネル、２．３−１〜３−Ｎはプリント板、４はマ
イクロプロセッサ、５はメモリ、６，７はドライバ、８
はレシーバ、９はアドレスバス、１０はデータバス、ｕ
−ｉ〜１１−Ｎはアドレスデコーダ、１２−１〜１２−
Ｎは認識番号発生手段、１３−１−１３−Ｎ、 １４−
１〜１４−Ｎはドライバ、１５−１〜１５−Ｎは実装位
置番号発生回路である。尚、データバス１０は８ビツト
構成のものであるとする。
ンクパネル、２．３−１〜３−Ｎはプリント板、４はマ
イクロプロセッサ、５はメモリ、６，７はドライバ、８
はレシーバ、９はアドレスバス、１０はデータバス、ｕ
−ｉ〜１１−Ｎはアドレスデコーダ、１２−１〜１２−
Ｎは認識番号発生手段、１３−１−１３−Ｎ、 １４−
１〜１４−Ｎはドライバ、１５−１〜１５−Ｎは実装位
置番号発生回路である。尚、データバス１０は８ビツト
構成のものであるとする。
各プリント板３−１〜３−Ｎにはそれぞれ異なるアドレ
スが割当°Ｃられており、各プリント板３−１〜３−Ｎ
に搭載されているアドレスデコーダ１１−１〜１１−Ｎ
はそれぞれマイクロプロセッサ４からアドレスバス９に
アドレスＡ１〜ＡＮが送出された時、その出力信号ａ１
〜ａＮを１”とするものである。また、認識番号発生手
段１２−１〜１２−Ｎはそれぞれ各プリント板３−１〜
３−Ｎの種別を示す認識番号を発生するものであり、例
えば認識番号発生手段１２−１は認識番号として”ｏ″
、′１″、１１″、″１″を出力するものである。また
、実装位置番号発生回路１５−１〜１５−Ｎはそれぞれ
プリント板の実装位置に対応した実装位置番号を出力す
るものであり、例えば、実装位置番号発生回路１５−１
は実装位置番号として“θ″、“１″、′ｌ”、“１″
を出力するものである。また、ドライバ１４−１〜１４
−Ｎはそれぞれアドレスデコーダ１１−１〜１１−Ｈの
出力信号ａ１〜ａＮが“１”の場合、実装位置番号発生
回路１５−１〜１５−Ｎからの実装位置番号をドライバ
１３−１−１３−Ｎに加えるものであり、ドライバ１３
−１〜１３−Ｎはそれぞれａｌ〜ａＮが”１”の場合、
認識番号発生回路１２−１〜１２−Ｎからの実装位置番
号及びドライバ１４−１〜１４−Ｎを介して実装位置番
号発生回路１５−１〜１５−Ｎから構成される装置番号
をデータバスＩＯに送出するものである。
スが割当°Ｃられており、各プリント板３−１〜３−Ｎ
に搭載されているアドレスデコーダ１１−１〜１１−Ｎ
はそれぞれマイクロプロセッサ４からアドレスバス９に
アドレスＡ１〜ＡＮが送出された時、その出力信号ａ１
〜ａＮを１”とするものである。また、認識番号発生手
段１２−１〜１２−Ｎはそれぞれ各プリント板３−１〜
３−Ｎの種別を示す認識番号を発生するものであり、例
えば認識番号発生手段１２−１は認識番号として”ｏ″
、′１″、１１″、″１″を出力するものである。また
、実装位置番号発生回路１５−１〜１５−Ｎはそれぞれ
プリント板の実装位置に対応した実装位置番号を出力す
るものであり、例えば、実装位置番号発生回路１５−１
は実装位置番号として“θ″、“１″、′ｌ”、“１″
を出力するものである。また、ドライバ１４−１〜１４
−Ｎはそれぞれアドレスデコーダ１１−１〜１１−Ｈの
出力信号ａ１〜ａＮが“１”の場合、実装位置番号発生
回路１５−１〜１５−Ｎからの実装位置番号をドライバ
１３−１−１３−Ｎに加えるものであり、ドライバ１３
−１〜１３−Ｎはそれぞれａｌ〜ａＮが”１”の場合、
認識番号発生回路１２−１〜１２−Ｎからの実装位置番
号及びドライバ１４−１〜１４−Ｎを介して実装位置番
号発生回路１５−１〜１５−Ｎから構成される装置番号
をデータバスＩＯに送出するものである。
第２図は試験時のマイクロプロセッサ４の処理内容の一
例を示すフローチャートであり、以下第２図を参照して
第１図の動作を説明する。
例を示すフローチャートであり、以下第２図を参照して
第１図の動作を説明する。
試験時、試験者は例えばキーボード（図示せず）等によ
り試験の開始を指示する。これにより、第２図に示すプ
ログラムが起動され、マイクロプロセッサ４はドライバ
６を介してアドレスバス９にアドレスＡ７を出力する（
ステップ３１．ステップＳ２）。これにより、プリント
板３−１に搭載されたアドレスデコーダ１１−１の出力
信号ａｉｌが“ｌ”となり、認識番号発生回路１２−１
からの認識番号及び実装位置番号発生回路１５−１から
の実装位置番号がドライバ１３−１を介してデータバス
１０に送出される。
り試験の開始を指示する。これにより、第２図に示すプ
ログラムが起動され、マイクロプロセッサ４はドライバ
６を介してアドレスバス９にアドレスＡ７を出力する（
ステップ３１．ステップＳ２）。これにより、プリント
板３−１に搭載されたアドレスデコーダ１１−１の出力
信号ａｉｌが“ｌ”となり、認識番号発生回路１２−１
からの認識番号及び実装位置番号発生回路１５−１から
の実装位置番号がドライバ１３−１を介してデータバス
１０に送出される。
マイク１」プロセッサ′４はレシーバ８を介して加えら
れる認識番号及び実装位置番号を読取り（ステップＳ３
）、認識番号と実装位置番号とを対応させてメモリ５の
所定アドレスに記憶させる（ステップＳ４）。この場合
メモリには“０″ ’ａ １ ｍ。
れる認識番号及び実装位置番号を読取り（ステップＳ３
）、認識番号と実装位置番号とを対応させてメモリ５の
所定アドレスに記憶させる（ステップＳ４）。この場合
メモリには“０″ ’ａ １ ｍ。
“１″、１″、”Ｄ”、”１”、１”、 ””ｌ’、”
が記憶されることになる。
が記憶されることになる。
次いで、マイクロプロセッサ４はｉ＝Ｎとなったか否か
を判断する（ステップＳ５）。即ち、ステップＳ５に於
いてはバンクパネルｌに搭載された全てのプリント板に
ついて試験が終了したか否かを判断するものである。ス
テップＳ５の判断結果がＶεＳの場合は、マイクロプロ
セッサ４はステップＳ４でメモリ５に記憶させた内容を
表示装置（図示せず）に表示させ（ステップＳ６）、こ
の後その処理を終了する。また、ステップＳ５の判断結
果がＮｏの場合は、マイクロプロセッサ４はｉを＋ＩＬ
（ステップＳ７）、再びステンブＳ１の処理に戻る。こ
れにより、アドレスバス９にアドレスバスＡ２が出力さ
れ、前述したと同様鬼処理が繰返し行なわれる。
を判断する（ステップＳ５）。即ち、ステップＳ５に於
いてはバンクパネルｌに搭載された全てのプリント板に
ついて試験が終了したか否かを判断するものである。ス
テップＳ５の判断結果がＶεＳの場合は、マイクロプロ
セッサ４はステップＳ４でメモリ５に記憶させた内容を
表示装置（図示せず）に表示させ（ステップＳ６）、こ
の後その処理を終了する。また、ステップＳ５の判断結
果がＮｏの場合は、マイクロプロセッサ４はｉを＋ＩＬ
（ステップＳ７）、再びステンブＳ１の処理に戻る。こ
れにより、アドレスバス９にアドレスバスＡ２が出力さ
れ、前述したと同様鬼処理が繰返し行なわれる。
尚、前述した実施例に於いては説明しなかったが、メモ
リ５に予め実装位置番号と該実装位置番号が表す実装位
置に実装されるべきプリント板の認識番号とを対応させ
て記゛憶させておき、これとステップＳ３で読取った認
識番号、実装位置番号とを比較し、比較不一致の場合、
バンクパネル１の所定位置に所定のプリシト板が実装さ
れていないとしてアラームを発生させるようにすること
も可能である。また、正しい実装位置に正しいプリント
板が実装された場合、ｉ！！識番号と実装位置番号とが
同一にな・るよ）に認識番号発生回路、実装位置番号発
生回路を構成しておき、ステップＳ３で認識番号、実装
位置番号を読取った際、両者が不一致であれば所定の実
装位置に所定のプリント板が実装されていないと判断し
てアラームを発生するようにすることも可能である。
リ５に予め実装位置番号と該実装位置番号が表す実装位
置に実装されるべきプリント板の認識番号とを対応させ
て記゛憶させておき、これとステップＳ３で読取った認
識番号、実装位置番号とを比較し、比較不一致の場合、
バンクパネル１の所定位置に所定のプリシト板が実装さ
れていないとしてアラームを発生させるようにすること
も可能である。また、正しい実装位置に正しいプリント
板が実装された場合、ｉ！！識番号と実装位置番号とが
同一にな・るよ）に認識番号発生回路、実装位置番号発
生回路を構成しておき、ステップＳ３で認識番号、実装
位置番号を読取った際、両者が不一致であれば所定の実
装位置に所定のプリント板が実装されていないと判断し
てアラームを発生するようにすることも可能である。
発明の詳細
な説明したように、本発明は各プリント板にその種別を
示す認識番号を発生させる認識番号発生手段（実施例に
於いては認識番号発生回路１２−１〜ｌ２−Ｎ）を設け
、ハックパネルにプリント板の実装位置に対応した実装
位置番号を発生する実装位置番号発生手段（実施例に於
いては実装位置番号発生手段１５−１〜ｌ５−Ｎ）を設
けたものであるから、パンクパネルの所定位置に所定の
プリント板が実装されているか否かを容易に、且つ確実
に試験することができる利点ある。
示す認識番号を発生させる認識番号発生手段（実施例に
於いては認識番号発生回路１２−１〜ｌ２−Ｎ）を設け
、ハックパネルにプリント板の実装位置に対応した実装
位置番号を発生する実装位置番号発生手段（実施例に於
いては実装位置番号発生手段１５−１〜ｌ５−Ｎ）を設
けたものであるから、パンクパネルの所定位置に所定の
プリント板が実装されているか否かを容易に、且つ確実
に試験することができる利点ある。
第１図は本発明の実施例のブロック線図、第２図はマイ
クロプロセッサの処理内容を示すフロー。 チャートである。 １はパックパネル、２．３−１〜３−Ｎはプリント板、
４はマイクロプロセッサ、５はメモリ、６゜７はトライ
バ、８はレシーバ、９はアドレスバス、□ １０はデータバス、１１−１〜１１−Ｎはアドレスデコ
ーダ、１２−１〜１２−Ｎは認識番号発生手段、１３−
１〜１３−Ｎ、 １４−■７ｊ、１”４−Ｎはトライバ
、１５−１〜１５−Ｎは実装位置番号発生回路である。 特許出願人 ファナノク株式会社 、代理人弁理士玉蟲久五部（外２名）
クロプロセッサの処理内容を示すフロー。 チャートである。 １はパックパネル、２．３−１〜３−Ｎはプリント板、
４はマイクロプロセッサ、５はメモリ、６゜７はトライ
バ、８はレシーバ、９はアドレスバス、□ １０はデータバス、１１−１〜１１−Ｎはアドレスデコ
ーダ、１２−１〜１２−Ｎは認識番号発生手段、１３−
１〜１３−Ｎ、 １４−■７ｊ、１”４−Ｎはトライバ
、１５−１〜１５−Ｎは実装位置番号発生回路である。 特許出願人 ファナノク株式会社 、代理人弁理士玉蟲久五部（外２名）
Claims (1)
- バンクパネルに複数枚のブリ、ント板を実装す、ること
により構成された制御装置に於いて、前記各プリント板
それぞれに該プリント板の種別を示す認識番号を発生す
る認識、番号発生手段を設け、前記バックパネルに前記
各プリント板の実□装位置に対応した実装位置番号を発
生・す・する実装位置番号発生手段を設け、且つ試験時
、ε前記認識番号発生手段からの認識番号と前記実装位
置番号発生手段からの実装位置番号とを読取る処理装置
を・設け、前記処理装置は試験時、読□取った前記認識
番号と実装位置番号とを対応させてメモリに記憶させる
ことを特徴とする制御装置の試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58246727A JPS60135777A (ja) | 1983-12-24 | 1983-12-24 | 制御装置の試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58246727A JPS60135777A (ja) | 1983-12-24 | 1983-12-24 | 制御装置の試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60135777A true JPS60135777A (ja) | 1985-07-19 |
Family
ID=17152743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58246727A Pending JPS60135777A (ja) | 1983-12-24 | 1983-12-24 | 制御装置の試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60135777A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989012274A1 (en) * | 1988-06-06 | 1989-12-14 | Robert Bosch Gmbh | Method for monitoring the correct combination of processors or programs in a computer system |
| EP0994417A2 (de) * | 1998-09-09 | 2000-04-19 | Siemens Aktiengesellschaft | Schaltungsanordnung und Verfahren zur Überprüfung von Daten |
| WO2005078463A1 (ja) * | 2004-02-17 | 2005-08-25 | Advantest Corporation | 試験装置 |
| CN102812449A (zh) * | 2010-03-31 | 2012-12-05 | 罗伯特·博世有限公司 | 用于激励多个模块的方法 |
-
1983
- 1983-12-24 JP JP58246727A patent/JPS60135777A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989012274A1 (en) * | 1988-06-06 | 1989-12-14 | Robert Bosch Gmbh | Method for monitoring the correct combination of processors or programs in a computer system |
| EP0994417A2 (de) * | 1998-09-09 | 2000-04-19 | Siemens Aktiengesellschaft | Schaltungsanordnung und Verfahren zur Überprüfung von Daten |
| EP0994417A3 (de) * | 1998-09-09 | 2004-06-02 | Siemens Aktiengesellschaft | Schaltungsanordnung und Verfahren zur Überprüfung von Daten |
| WO2005078463A1 (ja) * | 2004-02-17 | 2005-08-25 | Advantest Corporation | 試験装置 |
| US7096139B2 (en) | 2004-02-17 | 2006-08-22 | Advantest Corporation | Testing apparatus |
| CN102812449A (zh) * | 2010-03-31 | 2012-12-05 | 罗伯特·博世有限公司 | 用于激励多个模块的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2202062A (en) | Checking a system configuration | |
| JPS60135777A (ja) | 制御装置の試験方式 | |
| US5428768A (en) | System for checking comparison check function of information processing apparatus | |
| JP2587940B2 (ja) | Ｉｃテストシステム | |
| JPH08293734A (ja) | 波形発生装置 | |
| JPH0257676B2 (ja) | ||
| JPH0342747A (ja) | メモリ試験方式 | |
| JPS6260035A (ja) | 擬似障害発生方式 | |
| JP2976621B2 (ja) | 半導体集積回路 | |
| JPH0755602Y2 (ja) | 制御ユニツトの検査装置 | |
| JPH0580994A (ja) | Ｍｐｕシステム | |
| JPH05219543A (ja) | 交換機における装置実装情報登録方式 | |
| JPH0262646A (ja) | マルチフアームウエア装置 | |
| JPH05165709A (ja) | メモリボードのアドレス自動設定方式 | |
| JP2003141897A (ja) | メモリの検査装置および方法およびプログラム記憶媒体およびプログラム | |
| KR900702500A (ko) | 평판 디스플레이 보상방법 및 회로 | |
| JPH06131899A (ja) | 半導体記憶装置 | |
| KR960003244A (ko) | 전전자 교환기의 가입자 형상정보 점검 방법 | |
| JPH03257545A (ja) | プログラム動作確認方式 | |
| JPH05119109A (ja) | 誤実装検出回路 | |
| JPH05108492A (ja) | 電子楽器 | |
| KR970029885A (ko) | 메모리 시험장치 | |
| JPS62197985A (ja) | バブルメモリの欠陥情報書き込み方式 | |
| JPH03265037A (ja) | 大容量メモリ初期診断制御方式 | |
| JPS59106062A (ja) | アドレス選択回路 |