JPWO2003094238A1 - 集積装置 - Google Patents
集積装置 Download PDFInfo
- Publication number
- JPWO2003094238A1 JPWO2003094238A1 JP2004502358A JP2004502358A JPWO2003094238A1 JP WO2003094238 A1 JPWO2003094238 A1 JP WO2003094238A1 JP 2004502358 A JP2004502358 A JP 2004502358A JP 2004502358 A JP2004502358 A JP 2004502358A JP WO2003094238 A1 JPWO2003094238 A1 JP WO2003094238A1
- Authority
- JP
- Japan
- Prior art keywords
- linear
- region
- longitudinal direction
- circuit
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009941 weaving Methods 0.000 claims description 21
- 239000010410 layer Substances 0.000 description 81
- 239000000463 material Substances 0.000 description 78
- 239000004065 semiconductor Substances 0.000 description 60
- 238000001125 extrusion Methods 0.000 description 28
- 229920001940 conductive polymer Polymers 0.000 description 26
- 238000000034 method Methods 0.000 description 25
- 239000002994 raw material Substances 0.000 description 17
- 150000002500 ions Chemical class 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000000605 extraction Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000002585 base Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 210000004027 cell Anatomy 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- -1 polyphenylene Polymers 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 229920000123 polythiophene Polymers 0.000 description 6
- 239000004744 fabric Substances 0.000 description 5
- 210000003963 intermediate filament Anatomy 0.000 description 5
- 238000002156 mixing Methods 0.000 description 5
- 229920000128 polypyrrole Polymers 0.000 description 5
- QENGPZGAWFQWCZ-UHFFFAOYSA-N 3-Methylthiophene Chemical compound CC=1C=CSC=1 QENGPZGAWFQWCZ-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229920000265 Polyparaphenylene Polymers 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 229920001197 polyacetylene Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000001154 acute effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910020366 ClO 4 Inorganic materials 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 150000001340 alkali metals Chemical class 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 229910052700 potassium Inorganic materials 0.000 description 2
- 238000010248 power generation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- 210000001519 tissue Anatomy 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- OQCFWECOQNPQCG-UHFFFAOYSA-N 1,3,4,8-tetrahydropyrimido[4,5-c]oxazin-7-one Chemical group C1CONC2=C1C=NC(=O)N2 OQCFWECOQNPQCG-UHFFFAOYSA-N 0.000 description 1
- 229920003026 Acene Polymers 0.000 description 1
- 241000289669 Erinaceus europaeus Species 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 229920002377 Polythiazyl Polymers 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000009420 retrofitting Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Bipolar Transistors (AREA)
- Light Receiving Elements (AREA)
- Photovoltaic Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、線状素子を利用した集積装置に関する。
背景技術
現在、集積回路を用いた各種のデバイスが広範に普及しており、より一層の高集積化、高密度化に努力が払われている。その一つとして三次元的に集積させる技術も試みられている。
しかし、いずれのデバイスもウエハなどのリジッドな基板を基本構成としている。リジッドな基板を基本構成とする以上、その製造方法には一定の制約を受け、また、集積度には限界がある。さらに、デバイス形状も一定のものに限定されてしまう。
また、綿や絹の表面を金や銅の導電性材料でめっきあるいは包んだ導電性繊維が知られている。
しかし、一本の糸内に回路素子が形成されている技術は知られていない。また、導電性繊維というも綿や絹などの糸自体を基本構成とし、糸自体をその中心に有している。
本発明は、形状に限定されることなく、柔軟性ないし可撓性を有し、任意の形状の各種装置を作成することが可能な集積装置を提供することを目的とする。
発明の開示
本発明は、回路素子が長手方向に連続的又は間欠的に形成されている線状素子を複数束ね、撚り合せ、織り込み又は編み込み、接合し、組み合わせて成形加工し又は不織状に成形したことを特徴とする集積装置である。
本発明は、回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている線状素子を複数束ね、撚り合せ、織り込み又は編み込み、接合し、組み合わせて成形加工し又は不織状に成形したことを特徴とする集積装置である。
本発明は、回路素子が長手方向に連続的又は間欠的に形成されている線状素子を複数織り込む又は編み込むことにより形成したことを特徴とする布地状体である。
本発明は、回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている線状素子を複数織り込む又は編み込むことにより形成したことを特徴とする布地状体である。
本発明は、回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている線状素子を複数織り込む又は編み込むことにより製造したことを特徴とする衣服である。
本発明は、回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている線状素子を複数織り込む又は編み込むことにより製造したことを特徴とする衣服である。
なお、ここで、線状素子は次ぎのものが好ましい。
前記素子はエネルギー変換素子であること。
前記素子は、電子回路素子ないし光回路素子であること。
前記素子は、半導体素子であること。
前記素子は、ダイオード、トランジスタ又はサイリスタであること。
前記素子は、発光ダイオード、半導体レーザ又は受光デバイスであること。
前記素子は、DRAM、SRAM、フラッシュメモリその他のメモリであること。
前記素子は、光起電力素子であること。
前記素子は、イメージセンサ素子又は二次電池素子であること。
縦断面形状が円形、多角形、星型、三日月、花弁、文字形状その他の任意形状を有していること。
線側面に複数の露出部を有していること。
前記線状素子は、その全部又は一部が押出し加工により形成されたものであること。
前記線状素子は、その一部又は全部を押出し加工後さらに延伸加工することにより形成されたものであること。
前記線状素子は、押出し加工後さらに展伸加工されたものであること。
前記展伸加工後、リング状又はらせん状に形成したこと。
前記リングは多重リングであること。
前記多重リングは、異なる材料からなること。
リング又はらせんの一部が露出部となっていること。
前記リング又はらせんの空隙部の一部又は全部に他の材料を充填したこと。
外径が10mm以下であること。
外径が1mm以下であること。
外径が1μm以下であること。
アスペクト比が10以上であること。
アスペクト比が100以上であること。糸状として1000以上が好ましい。
断面内に、ゲート電極領域、絶縁領域、ソース及びドレイン領域、半導体領域が形成されていること。
中心にゲート電極領域を有し、その外側に、絶縁領域、ソース及びドレイン領域、半導体領域が順次形成されていること。
中心に中空領域ないし絶縁領域を有し、その外方に半導体領域を有し、該半導体領域内に、一部が外方に露出するようにソース及びドレイン領域を有し、その外方に絶縁領域及びゲート電極領域を有すること。
少なくともpn接合ないしpin接合を有する領域が断面内に形成されていること。
前記回路を形成する半導体領域は、有機半導体材料からなること。
前記有機半導体材料は、ポリチオフェン、ポリフェニレンであること。
前記回路を形成する導電性領域は、導電性ポリマーからなること。
前記導電性ポリマーは、ポリアセチレン、ポリフェニレンビニレン、ポリピロール、であること。
長手方向の任意の位置に異なる回路素子が形成されていること。
長手方向の任意の位置に回路素子分離領域を有すること。
長手方向の任意の位置に断面の外径形状が異なる部分を有すること。
導電性ポリマーにより領域の一部が構成され、分子鎖の長手方向配向率が50%以上であること。
導電性ポリマーにより領域の一部が構成され、分子鎖の長手方向配向率が70%以上であること。
導電性ポリマーにより領域の一部が構成され、分子鎖の円周方向配向率が50%以上であること。
導電性ポリマーにより領域の一部が構成され、分子鎖の円周方向配向率が70%以上であること。
また線状素子は次ぎの方法により製造することが好ましい。
回路素子を形成する領域を形成する材料を溶解、溶融又はゲル化し、該材料を所望の形状に線状に押出すこと。
前記領域の一部が導電性ポリマーにより形成されていること。
前記押出し後さらに延伸加工すること。
前記押出し加工後さらに展伸加工すること。
前記延伸加工後さらに展伸加工すること。
前記展伸加工後、リング状に形成すること。
中心から外方に多層に積層した線状素子の製造方法であって、中心層を押出しにより糸状に形成して一次糸状体とし、次いで該一次糸状体を走行させながら、表面に外方の層の原料を射出して外方の層を順次形成すること。
導電性ポリマーの押出時、走行速度と噴出速度との差を20m/sec以上とすること。
(回路素子)
ここで、回路素子としては、例えば、エネルギー変換素子があげられる。エネルギー変換素子は、光エネルギーを電気エネルギーに変換したり、電気エネルギーを光エネルギーに変化したり、電子回路、磁気回路あるいは光回路素子があげられる。回路素子とはエネルギー変換が行われる素子であり、信号を単に伝送する光ファイバーとは異なる。
回路素子としては、例えば、電子回路素子ないし光回路素子があげられる。より具体的には、例えば、半導体素子である。
従来のプロセス技術上の違いから分類すると、ディスクリート(個別半導体)、光半導体、メモリ等があげられる。
より具体的には、ディスクリートとして、ダイオード、トランジスタ(バイポーラトランジスタ、FET、絶縁ゲート型トランジスタ)、サイリスタなどがあげられる。光半導体として、発光ダイオード、半導体レーザ、発光デバイス(フォとダイオード、フォトトランジスタ、イメージセンサ)などがあげられる。また、メモリとしては、DRAM、フラッシュメモリ、SRAMなどがあげられる。
(回路素子の形成)
本発明では、回路素子が長手方向に連続的あるいは間欠的に形成されている。
すなわち、長手方向垂直断面内に複数の領域を有し、該複数の領域が一つの回路素子を形成するように配置されており、かかる断面が長手方向に連続的にあるいは間欠的に糸状に続いている。
例えば、NPNバイポーラトランジスタの場合、エミッタN領域、ベースP領域、コレクタP領域の3つの領域から構成される。従って、これらの3つの領域が断面内に、必要な領域間接合を持たせて配置されている。
その配置方法としては、例えば、各領域を同心円状に形成中心にから順に配置する方法が考えられる。すなわち、中心からエミッタ領域、ベース領域、コレクタ領域を順次形成すればよい。もちろん他の配置も考えられ、トポロジー的に同一の配置を適宜用いればよい。
なお、各領域に接続する電極は、糸状素子の端面から各領域に接続してもよい。また、当初から各領域に埋め込んでもよい。すなわち、前記同心円状に各半導体領域を配置した場合には、エミッタ領域の中心にエミッタ電極を、ベース領域にベース電極を、コレクタ領域の外周にコレクタ電極を、各半導体領域と同様に長手方向に連続的に形成すればよい。なお、ベース電極は、分割して配置すればよい。
以上のNPNバイポーラトランジスタは後述する押出し形成方法により一体形成することが可能である。
以上は、NPNトランジスタを例にとったが他の回路素子についても同様に、断面内に複数の領域を必要な接合を持たせて配置し、該断面を長手方向に例えば押出しにより連続的に形成すればよい。
(連続形成、間欠形成)
回路素子は、連続的に形成されている場合は、どの断面をとっても同一形状をなしている。俗にいう金太郎飴状態である。
該回路素子は、同一素子を線状の長手方向に連続して形成してもよいし間欠的に形成してもよい。
(線状)
本発明における線状素子における外径は、10mm以下が好ましく、5mm以下がより好ましい。1mm以下が好ましく、10μm以下がさらに好ましい。得延伸加工を行うことにより1μm以下、さらには0.1μm以下とすることも可能である。線状素子を織り込みで布地状とするためにも外径は小さいほど好ましい。
1μm以下の外径を有する極細線状体を型の孔から吐出させて形成しようとする場合には、孔のつまりが生じたり、糸状体の破断が生ずる場合がある。かかる場合には、各領域の線状体をまず形成する。次ぎにこの線状体を島として多くの島を作り、その周囲(海)を可溶性のもので取り巻き、それをロート状の口金で束ねて、小口から一本の線状体として吐出させればよい。島成分を増やして海成分を小さくすると極めて細い線状体素子をつくることができる。
他の方法として、一旦太めの線状体素子をつくり、その後長手方向に延伸すればよい。また、溶融した原料をジェット気流に乗せてメルトブローして極細化を図ることも可能である。
また、アスペクト比は、押出形成により任意の値とすることができる。紡糸による場合には、糸状として1000以上が好ましい。例えば100000あるいはそれ以上も可能である。切断後使用する場合には、10〜10000、10以下、さらには1以下、0.1以下として小単位の線状素子としてもよい。
(間欠形成)
同一素子を間欠的に形成する場合、長手方向に隣接する素子を異なる素子とすることができる。例えば、長手方向に順次、MOSFET(1)、素子間分離層(1)、MOSFET(2)、素子間分離層(2)………MOSFET(n)、素子間分離層(n)と形成すればよい。
この場合、MOSFET(k)(k=1 ̄n)と他のMOSFETとの長さは、同じとしてもよいが異なる長さとしてもよい。希望する回路素子の特性に応じて適宜選択することができる。素子間分離層の長さについても同様である。
もちろん、MOSFETと素子分離層との間に他の層を介在せしめてもよい。
以上はMOSFETを例にとって説明したが、他の素子を形成する場合、他の素子の用途上必要な層を間欠的に挿入しておけばよい。
(断面形状)
線状素子の断面形状は特に限定されない。例えば、円形、多角形、星型、三日月、花弁その他の形状とすればよい。例えば、複数の頂角が鋭角をなす多角形状であってもよい。
また、各領域の断面も任意にすることができる。すなわち、例えば、図1に示す構造の場合、ゲート電極を星型とし、線状素子の外側形状は円形状でもよい。素子により、隣接する層との接触面を大きくとりたい場合には、頂角が鋭角となっている多角形状とすることが好ましい。
なお、断面形状を所望の形状とするには、押出しダイスの形状を該所望する形状のものとすれば容易に実現することができる。
最外層の断面を星型あるいは頂角が鋭角をなす形状とした場合、押出し形成後、頂角同士の間の空間に、例えば、ディッピングにより他の任意の材料を埋め込むことができ、素子の用途によって素子の特性を変化させることができる。
また、断面形状が凹形状の線状素子と断面形状が凸形状の線状素子とを嵌合せしめることにより線状素子間の接続を有効的にとることも可能となる。
なお、半導体層へ不純物をドーピングしたい場合は、溶融原料中に不純物を含有せしめておいてもよいが、押出し形成後、真空室内を線状のまま通過させ、真空室内で例えばイオン注入法などにより不純物をドープしてもよい。半導体層が最外層ではなく内部に形成されている場合には、イオン照射エネルギーを制御することにより内層である半導体層のみにイオン注入すればよい。
(製造例 後加工形成)
上記製造例は、複数の層を有する素子を押出しにより一体形成する例であるが、素子の基本部を押出しにより線状に形成し、その後該基本部に適宜の方法により被覆を施すことにより形成してもよい。
(原材料)
電極、半導体層などの材料としては、導電性高分子を用いることが好ましい。例えば、ポリアセチレン、ポリアセン、(オリゴアセン)、ポリチアジル、ポリチオフェン、ポリ(3−アルキルチオフェン)、オリゴチオフェン、ポリピロール、ポリアニリン、ポリフェニレン等が例示される。これらから導電率などを考慮して電極、あるいは半導体層として選択すればよい。
なお、半導体材料としては、例えば、ポリパラフェニレン、ポリチオフェン、ポリ(3−メチルチオフェン)などが好適に用いられる。
また、ソース・ドレイン材料としては、上記半導体材料に、ドーパントを混入せしめたものを用いればよい。n型とするためには、例えば、アルカリ金属(Na、K,Ca)などを混入せしめればよい。AsF5/AsF3やClO4 −をドーパントとして用いる場合もある。
絶縁性材料としては、一般的な樹脂材料を用いればよい。また、SiO2その他の無機材料を用いてもよい。
なお、中心部に半導体領域あるいは導電性領域を有する構造の線状素子の場合、中心部の領域は、アモルファス材料(アルミニウム、銅などの金属材料:シリコンなどの半導体材料)により構成してもよい。線状のアモルファス材料を型の中止部を挿通せしめて線状アモルファス材料を走行させ、その外周に、射出により他の所望の領域を被覆して形成すればよい。
発明を実施するための最良の形態
(実施例1)
図1に本発明の実施例に係る集積装置に用いる線状素子を示す。
6が線状素子であり、この例ではMOSFETを示している。
この素子は断面において、中心にゲート電極領域1を有し、その外側に、絶縁領域2、ソース領域4、ドレイン領域3、半導体領域5が順次形成されている。
一方、図2に、かかる線状素子を形成するための押出し装置の一般的構成を示す。
押出し装置20は、複数の領域を構成するための原料を溶融状態あるいは溶解状態、あるいはゲル状態で保持するための原料容器21、22、23を有している。図2に示す例では、3この原料容器を示しているが、製造する線状素子の構成に応じて適宜設ければよい。
原料容器23内の原料は、型24に送られる。型24には、製造しようとする線状素子の断面に応じた射出孔が形成されている。射出孔から射出された線状体は、ローラ25に巻き取られるか、あるいは必要に応じて次ぎの工程に線状のまま送られる。
図1に示す構造の線状素子を製造する場合には図3に示すような構成が取られる。
原料容器としてはゲート材料30、絶縁性材料31、ソース・ドレイン材料32、半導体材料34がそれぞれ容器内に溶融あるいは溶解状態、ゲル状態で保持されている。一方、型24には、それぞれの材料容器に連通させて、孔が形成されている。
すなわち、まず、中心部には、ゲート材料30を射出するための複数の孔30aが形成されている。その外側周辺には、絶縁性材料31を射出させるための複数の孔31aが形成されている。そしてその外周にさらに複数の孔が形成され、この複数の孔の一部の孔32a、33aのみがソース・ドレイン材料容器32に連通している。他の孔34aは半導体材料容器34に連通している。
各原料容器から溶融あるいは溶解状態、ゲル状態の原料を型24から射出すると各孔から原料は射出し、固化する。その端を引っ張ることにより、糸状に連続して線状素子が形成される。
糸状の線状素子は、ローラ25で巻き取る。あるいは必要に応じて次ぎの工程に糸状のまま送る。
ゲート電極材料としては、導電性ポリマーを用いればよい。例えば、ポリアセチレン、ポリフェニレンビニレン、ポリピロールなどが用いられる。特にポリアセチレンを用いることにより、より外径が小さな線状素子が形成できるため好ましい。
半導体材料としては、例えば、ポリパラフェニレン、ポリチオフェン、ポリ(3−メチルチオフェン)などが好適に用いられる。
また、ソース・ドレイン材料としては、上記半導体材料に、ドーパントを混入せしめたものを用いればよい。n型とするためには、例えば、アルカリ金属(Na、K,Ca)などを混入せしめればよい。AsF5/AsF3やClO4 −をドーパントとして用いる場合もある。
絶縁性材料としては、一般的な樹脂材料を用いればよい。また、SiO2その他の無機材料を用いてもよい。
以上に例示した材料は以下の実施例に示す線状素子についても同様に用いられる。
なお、本例では、取出電極は、線状素子の端面に接続している。もちろん長手方向の適宜の位置の側面に取出口を設けてもよい。
(実施例2)
図4に実施例2に係る集積装置に用いる線状素子を示す。
本例では、実施例1における取りだし電極を線状素子の側面に設けたものである。図4(a)に示す取出部41a,41bは、長手方向の所望する位置に設定することができる。取出部41aと取出部41bとの間隔も所望の値とすることができる。
取出部41のA−A断面を図4(a)に示す。なお、図4(b)のB−B断面は図1に示す端面の構造である。
本例では、ソース4、ドレイン3の側面に取り出し電極としてソース電極45、ドレイン電極46をそれぞれソース4、ドレイン4に接続させてある。また、半導体層5とソース電極45、ドレイン電極46とは絶縁層47により絶縁されている。
かかる構成とするためには図5に示す型を用いる。すなわち、ソース・ドレイン材料噴出口33a,34aの側面に絶縁層用の孔40aと取出電極用の孔41aを設ける。絶縁層用の孔40aは絶縁層材料容器(図示せず)に連通しており、取出電極用の孔41aは取り出し電極材料容器(図示せず)に連通している。
この場合、最初は、30a,31a,32a,33a,34aからのみ原料材料を噴出させる。すなわち、40a,41aからの噴出はオフにする。半導体層原料は、40a,41aに対応する部分に廻り込み、実施例1に示す断面で押出される。なお、この際、絶縁層47、ドレイン電極45、ソース電極46はその幅を小さく取っておく。40a,41aからの噴出をオフにしたとき、半導体層を形成する材料はその部分に廻り込む。
次ぎに、40a,41aからの噴出をオンにする。これにより断面形状は変化し、図5に示す断面で押出される。40a,41aをオンにする時間とオフにする時間を適宜変化させることによりA−A断面の長さ、B−B断面の長さを任意の長さに調整することができる。
なお、本例断面形状を間欠的に形成する例でもあり、A−Aとして他の断面形状、材料とすることもできる。例えば、A−A部分全部を絶縁層とすることもできる。他の端面形状の場合についても同様の手法により形成することができる。
なお、ドレイン電極45、ソース電極46の面積を大きくとり、取出電極用の孔41aからの射出をオフにすれば半導体層の原料あるいは絶縁層の原料は完全には廻り込みまず、ソース電極・ドレイン電極に対応する部分は空間となる。押出し後その空間に電極材料を埋め込めばよい。
(実施例3)
図6に実施例を示す。
実施例1、2では線状素子を押出しにより一体形成する場合を示したが、本例では、線状素子の一部を押出しにより形成し、他の部分は、外部加工により形成する例を示す。
線状素子としては実施例2で示す線状素子を例に取る。
まず、ゲート電極1と絶縁膜2とを押出しにより糸状の中間体を形成する(図6(a))。
次ぎに溶融あるいは溶解状態、ゲル状態に半導体材料を絶縁膜2の外側にコーティングして半導体層61を形成して、二次中間体とする(図6(b))。かかるコーティングは、溶融あるいは溶解状態、ゲル状態に半導体材料の槽中を糸状の中間体を通過させればよい。あるいは蒸着などの方法を採用してもよい。
次ぎに、マスキング材62を半導体層61の外側にコーティングする。マスキング材61のコーティングも溶融ないし溶解、ゲル化したマスキング材中を二次中間体を通過させるなどして形成すればよい。
次いで、マスキング材62の所定の位置(ドレイン・ソースに対応する位置)をエッチングなどにより除去して開口63を形成する(図6(c))。
次いで、糸状二次中間体を減圧室内を通過させながら、射程距離を制御してイオン注入を行う(図6(d))。
次いで、熱処理室を通過させてアニールを行うことによりソース領域、ドレイン領域が形成される。
このように、形成する領域の配置や材料に応じて適宜押出しと外部加工とを組み合わせればよい。
(実施例4)
本例では、図1に示す線状素子における各領域を順次形成する例を示す。
その手順を図7に示す。
まず、紡糸技術により、型aの孔からゲート電極原料を射出してゲート電極1を形成する(図7(b))。このゲート電極1を便宜上中間糸状体と呼ぶ。
次いで、図7(a)に示すように、中間糸状体を型bの中心を挿通させて中間糸状態を走行させながら、型bに形成された孔から絶縁膜材料を射出して絶縁膜2を形成する(図7(c))。なお、型bの下流側にはヒータが設けられている。必要に応じ、このヒータにより糸状体を加熱する。加熱することにより、絶縁膜中溶媒成分を絶縁膜から除去することが可能となる。以下のソース・ドレイン層、半導体層の形成についても同様である。
次いで、中間糸状体を走行させながら、ソース・ドレイン層3、4を形成する(図7(c),(d))。なお、ソース領域4とドレイン領域3とは絶縁膜2上で分離して形成されている。これは、型cの一部にのみ孔を設けることにより可能となる。
次ぎに、中間糸状体を型での中心を挿通させて同様に走行させながら、半導体層5を同様に形成する。
なお、図7(f)に示すように、長手方向の一部にソース・ドレイン用の取出電極を設けたい場合には型dに設けてある複数の孔のうちの一部の孔(ソース・ドレイン電極に対応する部分の孔)からの原料の供給をオフとすればよい。また、長手方向全体に取出用の穴を設けたい場合には図7(g)に示すような型d2を用いて半導体層の形成を行えばよい。
(実施例6)
図8に実施例6を示す。
本例は、半導体素子の形成材料として導電性ポリマーを用いる場合の導電性ポリマーの射出例を示すものである。
実施例5では、型内を中間糸状体を挿通させながら中間糸状体の表面に外層を形成する例を示した。本例は、この外層が導電性ポリマーである場合を示す。
原料821−v0を20m/sec以上とする。好ましくは、50m/secである。より好ましくは、100m/sec以上である。上限としては、中間糸状体が切断しない速度である。切断を生じる速度は、材料の吐出量、材料の粘度、射出温度などによっても異なるが具体的には実施の材料などの条件を設定して予め実験により求めておけばよい。
噴出速度v0と走行速度v1とを20m/sec以上とすることにより噴出された材料には、加速度がかかり外力が働く。外力の主な方向は走行方向である。導電性ポリマー中の分子鎖は、一般的には、図8(c)に示すように撚れた状態となっており、また、その長手方向もランダムな方向を向いている。しかるに、噴出とともに外力が走行方向にかかると、分子鎖は図8(b)に示すように、撚ればとれるとともに長手方向に水平に並ぶ。
ところで、電子(あるいはホール)は、図8(b)に示すように、最も準位が近い分子鎖にホップすることにより移動する。従って、図8(b)に示すように分子鎖が水平方向に配向している場合には、図8(c)のようにランダムに配向している場合に比べて電子のホッピングは極めて生じやすくなる。
噴出とともに外力が走行方向にかけることにより分子鎖を図8(b)に示すように配向させることができる。また、分子鎖間同士の距離も短くすることが可能となる。
なお、本例は、他の実施例においても、導電性ポリマーにより所定の領域を形成する場合には当然適用することができることはいうまでもない。
分子鎖の長手方向配向率を50%以上とすることにより電子の移動度が高まりより優れた特性を有する線状素子とすることができる。高い配向率は、噴出速度と走行速度との差を制御することによっても制御できる。また、長手方向への延伸率を制御することによっても制御することができる。
なお、ここで言う配向率は、長手方向に対して0〜±5°の傾きを有している分子の数の全体の分子の数に対する割合に100をかけたものである。
なお、70%以上とすることにより、より一層優れた特性の線状素子が得られる。
(実施例7)
図9に実施例7に係る集積装置に用いる線状素子を示す。
本例の線状素子は、中心に中空領域ないし絶縁領域70を有し、その外方に半導体領域5を有し、半導体領域5内に、一部が外方に露出するようにソース領域4及びドレイン領域3を有し、その外方にゲート絶縁膜領域2及びゲート電極領域1を有する。
なお、ゲート電極領域1の外方に絶縁性の樹脂などからなる保護層を設けてもよい。保護層の適宜の位置を開口させゲート電極の取り出し部分としてもよい。
なお、本例においても長手方向の任意の位置に実施例2と同様に図7に示す断面間に別の形状を有する断面を送入してもよい。
本例の線状素子の場合、中空領域70と半導体領域5とを押出しにより形成後、ソース領域4、ドレイン領域3にドーピングを行い、次いで、絶縁膜領域、ゲート電極領域1をそれぞれコーティングにより形成することが好ましい。絶縁膜2としては、SiO2などの無機材料を用いることが好ましい。
(実施例8)
図10(a)に実施例8に係る集積装置に用いる線状素子を示す。
本例は、pin構造を有する線状素子である。
すなわち、中心に電極領域102を有し、その外方に、n層領域101、i層領域100、p層領域103、電極領域104が形成されている。なお、本例では、p層領域103の外方に透明樹脂などからなる保護層領域105が設けてある。
この線状素子は、電極領域102、n層領域101、i層領域100を押出しにより一体的に形成する。
p層領域103、電極領域104は後付け加工により形成する。例えば、コーティングなどにより形成する。p層領域103を後付け加工とすることによりp層領域103の厚さを薄くすることができる。そのため、光起電力素子として用いる場合、p層103からの入射光を効率良く空乏層に取り込むことが可能となる。
もちろん、電極領域102、n層領域101、i層領域100、p層領域103、電極領域104を押出しにより一体形成してもよい。
なお、図10(a)では、i層の円周形状は円としたが、星型形状とすることが好ましい。これによりp層103とi層100との接合面積が増大し、変換効率を高めることが可能となる。
図10(a)に示す例では、電極104はp層103の一部に設けてあるが全周を覆って形成してもよい。
なお、p層103と電極104との間にp+層を設けてもよい。p+層を設けることによりp層103と電極104とのオーミックコンタクトが取りやすくなる。また、電子はi層側に流れやすくなる。
p層、n層、i層を形成するための半導体材料としては、有機半導体材料が好適に用いられる。例えば、ポリチオフェン、ポリピロール等が用いられる。p型、n型とするためには適宜のドーピングを行えばよい。p型ポリピロール/n型ポリチオフェンの組み合わせでもよい。
また、電極材料としても導電性ポリマーが好ましい。
(実施例9)
図10(b)に実施例9に係る集積装置に用いる線状素子を示す。
実施例5では、pin構造を同心円状に形成したが、本例では、断面形状四角形とした。p層領域83、i層領域80、n層領域81を横配列とした。また、電極82、83をそれぞれ側面に形成した。
本例では、図10(b)に示す断面が長手方向に連続的に形成されているものである。
この構造の線状素子は、押出し加工により一体的に形成すればよい。
(実施例10)
本例では、中心部に電極領域を有し、その外周にp型材料とn型材料とを混合した材料からなる一つの領域を形成する。さらにその外周に電極領域を形成する。
すなわち、上記例では、p層とn層との接合させた2層構造(あるいはi層を介在させた3層構造)のダイオード素子を示した。しかし、本例はp型材料とn型材料とを混合した材料からなる一層構造のダイオード素子である。
p型/n型混合体材料は電子供与体導電性ポリマーと電子受容体導電性ポリマーとを混合することにより得られる。
p型/n型混合体材料により素子領域を形成すれば単純な構造となり好ましい。
(実施例11)
本例では、上記実施例において示した線状素子をさらに長手方向に延伸させた。延伸方法は、例えば、銅線や銅管を延伸させる技術を用いればよい。
延伸させることにより径をさらに細径化させることができる。特に、導電性ポリマーを用いている場合には、前述したように、分子鎖を長手方向に平行にすることができる。のみならず、平行となった分子鎖同士の間隔を小さくすることができる。従って、電子のホッピングが効率良く行われる。その結果、より特性の優れた線状素子を得ることができる。
延伸による絞り率、10%以上が好ましい。10 ̄99%がより好ましい。
なお、絞り率は、100×(延伸前面積−延伸後面積)/(延伸前面積)である。
延伸は、複数回繰り返し行ってもよい。弾性率が大きくない材料の場合は繰り返して延伸を行えばよい。
延伸後における線状素子の外径としては、1mm以下が好ましい。10μm以下がより好ましい。1μm以下がさらに好ましい。0.1μm以下が最も好ましい。
(実施例12)
図11に実施例12を示す。
本例では、断面四角形形状に原体材料を押出しにより線状に形成して中間線状押出体11を製造する(図11(a)。他の断面形状に押し出してもよい。
次いで、中間線状押出体111を断面における横方向あるいは断面縦方向に展伸して展伸体112を形成する(図11(b)。図では図面上横方向に展伸させた例を示している。
次いで、展伸体112を長手方向に平行に適宜の数に切断して単位展伸体113あ、113b、113c、1113dを複数製造する。なお、この切断を行うことなく次ぎの工程に移行してもよい。
次いで、単位展伸体を適宜の形状に加工する。図に示す例では、リング形状(図11(d))、螺旋形状(図11(e))、二重リング形状(図11(f))に加工している。
次いで、中空部114a,114b,114c,114dに適宜の材料を埋め込む。単位展伸体が半導体材料である場合には電極材料を埋め込む。もちろん、リング形状などへの加工後ではなく、リング形状への加工と同時に埋め込みを行ってもよい。
また、図11(f)に示すような二重構造の場合単位展伸体114cと単位展伸体114dとは異なる材料を用いてもよい。
また、押出し後(図11(a))、展伸後(図11(b)、切断後(図11(d))にその表面に他の材料をコーティングしておいてもよい。例えば、ディッピング、蒸着、めっきその他の方法によりコーティングを行えばよい。コーティングする材料は、製造する素子の機能に応じて適宜選ぶことができる。半導体材料、磁気材料、導電性材料、絶縁性材料のいずれでもよい。また、無機材料、有機材料のいずれでもよい。
本例において、展伸体材料として導電性ポリマーを用いた場合には、分子鎖の長手方向は、展伸方向である図面上における左右となるように配向する。そのため、リング状に加工した後においては、図11(g)に示すように円周方向に分子鎖の長手方向が配向する。従って、電子は、半径方向にホッピングしやすくなる。
また、リング状に加工する場合、開口115を設けておくと、この開口を例えば、電極等の取出口として用いることができる。線状素子同士を織りんで集積装置とする際における線状素子同士の接続部とすることもできる。また、他の領域との接合面として用いることもできる。
なお、リング状形状などの加工した後は、所望の断面領域を有する線状素子を完成させるための中間体としてこのリング形状等を有する線状体を用いることができる。
なお、図11(h)に示すように、線状体の長手方向の適宜位置に周期的あるいは非周期的にくびれ部(断面の外径形状が他の部分と異なる部分)117を設けておいてもよい。長手方向に垂直に他の線状素子を織り込む場合、このくびれ部を位置決めの目印として利用することができる。かかるくびれ部の形成は、本例に限らず、他の線状素子においても適用することができる。
なお、円周方向への分子鎖の配向率を50%以上とすることが好ましい。70%以上とすることがより好ましい。これにより優れた特性の線状素子が得られる。
(実施例13)
図12に、断面形状が間欠的に形成されている素子の製造方法例を上記実施例中においても述べたが、本例では、押出形成の場合における他の製造例を示す。
なお、図12では、回路素子を形成する領域の一部の領域のみを示す。
図12(a)は、半導体材料を射出する際にaに示すタイミングだけ半導体材料を射出するものである。導線材料を連続的に射出し、半導体材料を間欠的に射出して導線と半導体とを同時に形成してもよい。また、導線部分を最初に形成し、導線を走行させながら導線の周囲に半導体材料を間欠的に射出してもよい。
図12(b)に示す例においては、最初に線状の半導体あるいは絶縁体を形成し、その後、長手方向に間欠的に導電体を蒸着などによりコーティングすることにより長手方向に異なる断面領域を有する部分を設けるものである。
図12(c)に示す例においては、まず、有機材料を線状に形成する。次いで、長手方向に間欠的に光を照射して、照射した部分に光重合を起こさせる。
これにより、長手方向に異なる断面領域を有する部分を形成することができる。
図12(d)は、αは光透過性の導電性ポリマーであり、βは光硬化性の導電性ポリマーからなる2層を一体に押出により形成した中間線状体である。この中間線状体を走行させながら間欠的に光を照射するとa部分が光硬化を起こす。これにより長手方向に異なる断面領域を有する部分を形成することができる。
図12(e)は、イオン照射を用いる例である。線状体を走行させ、その途上に照射装置を設けておく。イオン照射からイオンを間欠的に照射する。イオンの照射は全方向から行ってもよいし。所定方向からのみ行ってもよい。形成しようとする断面領域に応じて適宜決定すればよい。また、イオンの射程距離も適宜決定すればよい。
イオン照射装置の下流に加熱装置を設けておき、イオン照射後の線状体を加熱する。加熱によりイオンが照射された部分は別組織となる。
全方向から照射した場合には全面が別組織となる。また、所定の方向からのみイオンを照射した場合には、その部分のみが別組織となる。
なお、図12(f)に示す例では、イオンの照射対象である中間線状体は一層構造の例を示したが、2層構造であってもイオン照射時の射程距離を制御することにより内部にのみイオンを注入することも可能である。熱処理により照射された内部に別組織を形成することができる。
中間線状体としてシリコン線状体を用い、Oイオンを注入すればSiO2領域を形成することができる。射程距離を制御すればいわゆるBOX(埋め込み酸化膜)を形成することができる。なお、間欠的に別断面領域を形成する場合としてBOXを述べたがBOXは長手方向全域に形成してもよい。
(実施例14)
本例は、複数の線状素子の織り込みにより集積回路を形成する例である。
図13に集積回路例を示す。
図13に示す集積回路はDRAMタイプの半導体メモリである。DRAMメモリは縦横に配列されたメモリセルからなり、その回路を図13(a)に示す。
一つのセルはMOSFET209a1とコンデンサ207とからなる。一つ一つのセルにはビット線S1、S2……とワード線G1、G2……の導線がつながっている。
図13(b)に示すように、このセルをMOSFET線状素子209a1とコンデンサ線状素子207から構成する。MOSFET線状素子を列の数だけ用意する。
このMOSFET209a1は、中心部から外周に向かいにゲート電極201、絶縁層202、ソース・ドレイン204、205、半導体層203が順次形成されている。
また、長手方向においては素子分離領域210が形成されている。ただ、ゲート電極201は一つの線状体を貫いている。すなわち、一つのゲート電極を共通のワード線として、一つの線状体には、複数のMOSFET209a1、209b1、……が長手方向に形成されている。
また、図13(a)のMOSFET209a2、a3……も同様に線状素子により構成する。
なお、このMOSFET線状素子は高分子材料から構成することが好ましい。
また、ソース領域204の取出部は図13(c)に示すように径方向に突出させてある。これは、ビット線S1とのコンタクトを取りやすくするためである。また、図13(d)に示すようにドレイン領域205も径方向に突出させてある。この突出位置は、ドレインとソースとで長手方向でずらしてある。
一方、コンデンサ線状素子207は、中心から電極、絶縁層、電極が外方に向かい順次形成されている。
S1はビット線であり、線状形状をなしている。材料としては導電性ポリマーを用いることが好ましい。このビット線S1206をソース部204に巻きつけソース204とのコンタクトをとっている。このビット線S1は、MOSFET209a2、a3……をそれぞれ構成する線状MOSFET素子のソース領域に巻きつけられている。
また、ドレイン領域205とコンデンサ207とは、線状の導電性ポリマー210により接続されている。
なお、図13に示す例では、コンデンサを別の線状素子としたが、MOSFETが形成されている線状体の適宜の位置に設けておいてもよい。それにより使用する線状素子の数が少なくなり、集積度をより一層高めることができる。また、コンデンサを導電性ポリマー210で接続するのではなく、MOSFET線状素子に導電性接着剤等を用いて直接接合せしめてもよい。
以上のように線状素子を縦横に織り込んだ後、全体を絶縁性材料で被覆して、導電部のリークを防いでおけばよい。
なお、コンデンサに代えてダイオードを用いてもよい。
(実施例15)
本例は、複数の線状素子を束ねることにより形成した集積回路を示す。
本例においてもMOSFET線状素子を使用する例を示す。もちろん他の線状素子を用いてもよい。
MOSFET線状素子を複数個用意する。
各線状素子の端面には、信号入力素子を形成しておき、束ねれば、各種情報を感知することが可能となる。例えば、光センサ、イオンセンサ、圧力センサ等を設けておけば、人間の5感に対応した情報を感知することができる。
例えば、100種類の信号に対応したセンサを従来の基板型半導体集積回路で形成しようとすると、100回のフォトリソ工程を繰り返して製造しなければならない。しかるに、線状素子の端面を利用する場合にはかかるフォトリソ工程を繰り返すことなく簡単に100種類の信号に対応したセンサとすることができる。また、高密度のセンサが得られる。
(実施例16)
例えば以下に述べるように光起電力集積装置として適用することができる。
pin構造を有する線状素子を束ね、撚り合わせ、あるいは織り込むことにより光起電力装置とすることができる。なお、pin層は導電性ポリマーにより構成することが好ましい。また、増感剤を添加しておくことが好ましい。
例えば、線状素子を織り込むことにより布地とし、この布地により衣服とすることもできる。この場合、線状素子全体が光受光領域となり360°の角度から入射光を受けることができる。のみならず、三次元的に光を受光することができ、受光効率の優れた光起電力素子とすることができる。
また、光の取り込み効率も非常に高い。すなわち、線状素子に入力せず反射した光も布地内に取り込まれ反射を繰り返すことにより他の線状素子に入力する。なお、上記線状素子は、押出し加工により形成することが好ましい。
各素子からの電極を集電電極に接続し、この集電電極に接続端子を設けておけばよい。
また、衣服の裏地に蓄電池を組み込んでおけば、暗所においても電気を利用することができる。
また、発熱体を衣服に設けておけば、暖房効果を有する衣服とすることができる。
さらに、線状発熱体を絶縁層で被覆し、線状光起電力素子とともに布地状に織り込めば暖房効果を有する衣服を製造することができる。
また、線状素子を所望形状の基材に植毛して太陽電池とすることができる。すなわち、線状素子を毛羽立ち状態あるいはハリネズミ状態で植毛することにより非常に光取り込み効率のよい太陽電池とすることができる。
通信衛星では全体の重量の軽量化が望まれている。上記太陽電池は非常に軽量であるため通信衛星における発電装置として有効である。
可撓性を有しているため任意形状に沿わせることが可能であり、通信衛星の本体外面に接着剤を用いて貼り付けることができる。
なお、人間の頭の形状に合わせた基材を容易にその表面に線状の光起電力素子を植毛すれば発電機能を有する人工かつらとすることができる。
また、極細線状素子を用いる場合には、スエード効果を有し皮革調の表面とすることができる。かかる線状素子によりバックにすることも可能である。すなわち、発電機能を有するバックとすることができる。
(実施例17)
図14に他の例を示す。
本例では、ゲート電極を絶縁層で被覆した線状体の適宜の位置に線状のソース電極とドレイン電極を接触させる。ソース電極の接触部とドレイン電極の接触部にわたる範囲に有機半導体材料を塗布する。
また、図15に示すように、線状のソース電極あるいはドレイン電極を、ゲート電極を絶縁層で被覆した線状体に1回ないし複数回巻きつけてもよい。巻きつけることにより十分な接触をとることができる。なお、線状体にくびれを設けておけば巻きつけなどを行う際の位置決めに便宜である。
図16に示すように、ソース電極・ドレイン電極は、適宜の線状体にのみ接触させることもできる(A点)。また、ソース・ドレイン電極間をさらに他の導線で接続することができる(B点)。
図16では、列として一列の例を示してあるが、複数列に配置することも可能である。この場合、三次元的に接続を行えばよい。線状体、ソース電極、ドレイン電極は、可撓性を有しているため、所望する位置において所望する方向に曲げることができる。
線状体として例えばMOSFET線状素子などを用いて、三次元的に相互の接続を所望する位置でとれば、所望する論理回路を組み立てることができる。従来の半導体基板を基本構成とした場合には、電流流路が長いものとならざるを得ないが、線状素子を用いれば電流の流路は極めて短くすることが可能であり、極めて高速の論理回路を構成することが可能となる。
産業上の利用可能性
形状に限定されることなく、柔軟性ないし可撓性を有し、任意の形状の各種装置を作成することが可能な集積装置を提供することができる。
【図面の簡単な説明】
第1図は、実施例に係る集積装置に用いる線状素子を示す斜視図である。
第2図は、線状素子の製造装置例を示す概念正面図である。
第3図は、線状素子の製造に用いられる押出装置を示す正面図及び型の平面図である。
第4図は、線状素子の実施例を示す図である。
第5図は、線状素子の製造に用いられる型の平面図である。
第6図は、線状素子の製造工程例を示す断面図である。
第7図は、線状素子の製造工程例を示す図である。
第8図は、線状素子の製造例を示す図である。
第9図は、実施例に係る集積装置に用いる線状素子を示す斜視図である。
第10図は、実施例に係る集積装置に用いる線状素子を示す断面図である。
第11図は、線状素子の製造例を示す工程図である。
第12図は、線状素子の製造例を示す斜視図である。
第13図は、実施例に係る集積回路装置を示す図である。
第14図は、実施例に係る集積回路装置を示す図である。
第15図は、実施例に係る集積回路装置を示す図である。
第16図は、実施例に係る集積回路装置を示す図である。
Claims (16)
- 回路素子が長手方向に連続的又は間欠的に形成されている線状素子を複数束ねたことを特徴とする集積装置。
- 回路素子が長手方向に連続的又は間欠的に形成されている線状素子を複数撚り合せたことを特徴とする集積装置。
- 回路素子が長手方向に連続的又は間欠的に形成されている線状素子を複数織り込む又は編み込んだことを特徴とする集積装置。
- 回路素子が長手方向に連続的又は間欠的に形成されている線状素子を複数接合したことを特徴とする集積装置。
- 回路素子が長手方向に連続的又は間欠的に形成されている線状素子を複数組み合わせて成形加工したことを特徴とする集積装置。
- 回路素子が長手方向に連続的又は間欠的に形成されている線状素子を不織状に成形したことを特徴とする集積回路。
- 回路素子が長手方向に連続的又は間欠的に形成されている線状素子を複数織り込む又は編み込むにより形成した布地状体。
- 回路素子が長手方向に連続的又は間欠的に形成されている線状素子を複数織り込む又は編み込むことにより製造したことを特徴とする衣服。
- 回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている線状素子を複数束ねたことを特徴とする集積装置。
- 回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている線状素子を複数撚り合せたことを特徴とする集積装置。
- 回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている線状素子を複数織り込む又は編み込むことを特徴とする集積装置。
- 回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている線状素子を複数接合したことを特徴とする集積装置。
- 回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている線状素子を複数組み合わせて成形加工したことを特徴とする集積装置。
- 回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている線状素子を不織状に成形したことを特徴とする集積回路。
- 回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている線状素子を複数織り込む又は編み込むことにより形成した布地状体。
- 回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている線状素子を複数織り込む又は編み込むことにより製造したことを特徴とする衣服。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004502358A JP5181197B2 (ja) | 2002-05-02 | 2003-05-02 | 集積装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002131012 | 2002-05-02 | ||
JP2002131012 | 2002-05-02 | ||
PCT/JP2003/005621 WO2003094238A1 (en) | 2002-05-02 | 2003-05-02 | Integrating device |
JP2004502358A JP5181197B2 (ja) | 2002-05-02 | 2003-05-02 | 集積装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010140736A Division JP5272157B2 (ja) | 2002-05-02 | 2010-06-21 | 集積装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2003094238A1 true JPWO2003094238A1 (ja) | 2005-09-08 |
JP5181197B2 JP5181197B2 (ja) | 2013-04-10 |
Family
ID=29397338
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004502358A Expired - Fee Related JP5181197B2 (ja) | 2002-05-02 | 2003-05-02 | 集積装置 |
JP2010140736A Expired - Fee Related JP5272157B2 (ja) | 2002-05-02 | 2010-06-21 | 集積装置 |
JP2012210002A Expired - Fee Related JP5731460B2 (ja) | 2002-05-02 | 2012-09-24 | 集積装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010140736A Expired - Fee Related JP5272157B2 (ja) | 2002-05-02 | 2010-06-21 | 集積装置 |
JP2012210002A Expired - Fee Related JP5731460B2 (ja) | 2002-05-02 | 2012-09-24 | 集積装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20050218461A1 (ja) |
JP (3) | JP5181197B2 (ja) |
KR (1) | KR20040101569A (ja) |
CN (1) | CN1650434A (ja) |
AU (1) | AU2003231391A1 (ja) |
TW (1) | TW200405579A (ja) |
WO (1) | WO2003094238A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7675230B2 (en) * | 2003-07-10 | 2010-03-09 | Ideal Star Inc. | Light-emitting element and device |
WO2005050745A1 (ja) * | 2003-11-20 | 2005-06-02 | Ideal Star Inc. | 柱状電気素子及びその製造方法 |
US7608855B2 (en) * | 2004-04-02 | 2009-10-27 | Spansion Llc | Polymer dielectrics for memory element array interconnect |
IL169547A0 (en) * | 2005-07-06 | 2007-07-04 | Israel Baumberg | Electroluminescent cable with composite core electrode |
JP4990967B2 (ja) * | 2006-04-12 | 2012-08-01 | エルジー・ケム・リミテッド | 有機発光素子ユニットおよびその製造方法 |
US20100154877A1 (en) * | 2008-12-18 | 2010-06-24 | Venkata Adiseshaiah Bhagavatula | Semiconductor Core, Integrated Fibrous Photovoltaic Device |
US20100159242A1 (en) * | 2008-12-18 | 2010-06-24 | Venkata Adiseshaiah Bhagavatula | Semiconductor Core, Integrated Fibrous Photovoltaic Device |
FR2941089B1 (fr) * | 2009-01-15 | 2011-01-21 | Commissariat Energie Atomique | Transistor a source et drain filaires |
JP5339149B2 (ja) * | 2009-09-28 | 2013-11-13 | 独立行政法人産業技術総合研究所 | 繊維状基材及び機能性フレキシブルシート |
GB2588750A (en) | 2019-10-16 | 2021-05-12 | Norfib As | Wafer |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63232467A (ja) * | 1987-01-13 | 1988-09-28 | ヘルムート・ヘーグル | 太陽電池 |
JP2001077445A (ja) * | 1999-06-21 | 2001-03-23 | Sony Corp | 機能一次元構造体の製造方法および機能構造体の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06168632A (ja) * | 1992-11-30 | 1994-06-14 | Hitachi Cable Ltd | 難燃性絶縁電線 |
JPH09102624A (ja) * | 1995-10-06 | 1997-04-15 | Daikyo Denshi Densen Kk | 太陽光発電体 |
JP3435304B2 (ja) * | 1997-03-13 | 2003-08-11 | 株式会社東芝 | 液晶表示装置 |
JP2000021727A (ja) * | 1998-07-01 | 2000-01-21 | Asahi Optical Co Ltd | 半導体回路形成装置 |
JP2000031006A (ja) * | 1998-07-08 | 2000-01-28 | Asahi Optical Co Ltd | 半導体回路形成装置 |
JP2000294821A (ja) * | 1999-04-01 | 2000-10-20 | Sentaro Sugita | 光発電素子、並びに、ソーラーセル |
JP4352621B2 (ja) * | 2001-03-05 | 2009-10-28 | パナソニック株式会社 | 透光性導電性線状材料、繊維状蛍光体及び織物型表示装置 |
US6437422B1 (en) * | 2001-05-09 | 2002-08-20 | International Business Machines Corporation | Active devices using threads |
JP2003161844A (ja) * | 2001-11-26 | 2003-06-06 | Japan Science & Technology Corp | 織物構造によるハイブリッド集積回路及びその電子・光集積装置 |
-
2003
- 2003-05-02 KR KR10-2004-7017367A patent/KR20040101569A/ko not_active Application Discontinuation
- 2003-05-02 US US10/513,146 patent/US20050218461A1/en not_active Abandoned
- 2003-05-02 WO PCT/JP2003/005621 patent/WO2003094238A1/ja active Application Filing
- 2003-05-02 CN CNA038099624A patent/CN1650434A/zh active Pending
- 2003-05-02 AU AU2003231391A patent/AU2003231391A1/en not_active Abandoned
- 2003-05-02 JP JP2004502358A patent/JP5181197B2/ja not_active Expired - Fee Related
- 2003-05-02 TW TW092112097A patent/TW200405579A/zh unknown
-
2010
- 2010-06-21 JP JP2010140736A patent/JP5272157B2/ja not_active Expired - Fee Related
-
2012
- 2012-09-24 JP JP2012210002A patent/JP5731460B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63232467A (ja) * | 1987-01-13 | 1988-09-28 | ヘルムート・ヘーグル | 太陽電池 |
JP2001077445A (ja) * | 1999-06-21 | 2001-03-23 | Sony Corp | 機能一次元構造体の製造方法および機能構造体の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20040101569A (ko) | 2004-12-02 |
JP5181197B2 (ja) | 2013-04-10 |
US20050218461A1 (en) | 2005-10-06 |
CN1650434A (zh) | 2005-08-03 |
JP2010258464A (ja) | 2010-11-11 |
JP5272157B2 (ja) | 2013-08-28 |
JP5731460B2 (ja) | 2015-06-10 |
TW200405579A (en) | 2004-04-01 |
WO2003094238A1 (en) | 2003-11-13 |
JP2013042151A (ja) | 2013-02-28 |
AU2003231391A1 (en) | 2003-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5272157B2 (ja) | 集積装置 | |
US8212240B2 (en) | Line element and method of manufacturing line element | |
US20090083978A1 (en) | End face sensor and method of producing the same | |
US20050224888A1 (en) | Integrated circuit array | |
CN104282782B (zh) | 太阳能电池及其制造方法 | |
CN104167454A (zh) | 太阳能电池及其制造方法 | |
CN101490851A (zh) | 具有减少的基极扩散面积的太阳能电池 | |
JPWO2003094247A1 (ja) | 太陽電池及び衣服 | |
KR101027493B1 (ko) | 와이어 어레이를 이용한 태양광 전지 및 그 제조 방법 | |
JP5107654B2 (ja) | 端面センサデバイスの製造方法 | |
US7755141B2 (en) | Complementary MISFET formed in a linear body | |
CN111435641A (zh) | 三维堆叠的环栅晶体管及其制备方法 | |
JP2011254099A (ja) | 線状素子 | |
KR20170029972A (ko) | 비대칭 수직 나노선 어레이를 이용한 열전소자 및 이의 제조방법 | |
WO2003043096A3 (en) | Copper-indium based thin film photovoltaic devices and methods of making the same | |
CN100487907C (zh) | 线状元件 | |
JPH07263669A (ja) | 半導体装置及びその製造方法 | |
JP2005064124A (ja) | 集積回路、及び集積回路の配線形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110815 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120522 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121221 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |