JPWO2002035602A1 - バンプ形成方法およびバンプ形成装置 - Google Patents
バンプ形成方法およびバンプ形成装置 Download PDFInfo
- Publication number
- JPWO2002035602A1 JPWO2002035602A1 JP2002538481A JP2002538481A JPWO2002035602A1 JP WO2002035602 A1 JPWO2002035602 A1 JP WO2002035602A1 JP 2002538481 A JP2002538481 A JP 2002538481A JP 2002538481 A JP2002538481 A JP 2002538481A JP WO2002035602 A1 JPWO2002035602 A1 JP WO2002035602A1
- Authority
- JP
- Japan
- Prior art keywords
- solder
- film
- bump
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05023—Disposition the whole internal layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13084—Four-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
ソルダジェット式のノズルから発生することがあるサテライトを除去することにより、半導体装置の信頼性を高めたバンプ形成方法およびバンプ形成装置が得られる。このバンプ形成方法は、溶融はんだ粒(8)を吐出するソルダージェット方式のノズル(21)を用いて、ワーク(1)に設けられた電極パッド(2)上にバンプを形成する方法であり、ワーク(1)を暫定的に保護する部分を有する被覆層(3、5、6、7)を形成する被覆層形成工程と、被覆層形成工程の後に、電極パッド(2)に向けてノズル(21)から溶融はんだ粒(8)を吐出するはんだ粒吐出工程と、はんだ粒吐出工程において形成されたはんだ粒の下の領域以外の被覆層(3、5、6、7)を除去する被覆層除去工程とを備える。
Description
技術分野
本発明は、ワーク(基板、半導体チップ等)の電極パッドにバンプを形成するバンプ形成方法およびバンプ形成装置に関し、より具体的には、フェースダウンした半導体チップ等と回路基板上の端子電極部との電気接続に用いられバンプ電極の形成方法およびバンプ形成装置に関するものである。
背景技術
近年、樹脂封止されていない半導体チップと回路基板上の端子電極部とをバンプで直結して、実装面積の効率的使用を図ろうとする様々な手法が開発されている。たとえば、ワイヤボンディングを用いてバンプ形成を行う方法によれば、半導体チップ等と端子電極部とを確実に接続することができる。
また、はんだペーストを印刷して、電極パッド上にバンプを形成する方法によっても、簡便にバンプを形成して、上記の接続部を容易に形成することができる。
しかしながら、上記のワイヤボンディング法においては、キャピラリの複雑な移動によりバンプを形成するため、形成に要する時間が長くかかる。また、バンプ電極のサイズは、ワイヤ径にほぼ依存するため、端子電極部のファインピッチ化に対応した小径のバンプ電極を形成するためには、小径ワイヤを使用する必要があり、小径ワイヤの材料コストがバンプ形成費用に占める割合が高くなる傾向があった。したがって、ワイヤボンディング法を用いてファインピッチの多ピンのバンプ電極を形成した場合には、生産能率が低く、材料コストも高いために、バンプ形成が非常に高価なものとなってしまう。
また、はんだペーストを印刷してはんだバンプを形成する方法の場合、印刷方式に本質的に内在するはんだペーストの供給量の不安定性を払拭できず、さらにバンプ形成後の洗浄の必要性のため、バンプ形成コストがそれほど安くならないといったデメリットがあった。
このため、新たなバンプ形成方法として、図17に示すノズルを用いたソルダジェット方式のバンプ形成方法が提示された。このノズルは、従来からインクジェットプリンタ等に採用されている原理を応用したものである。このノズル121の中には、溶融したはんだ108aが溶融温度以上に加熱されて保持され、微小開口部121aに振動方向を対向させて振動子122が溶融はんだ中に配置されている。図17によれば、振動子122によって溶融はんだ108aに1回振動を加えるごとにノズルの微小開口部121aから溶融はんだ粒108が1粒吐出される。このはんだ粒は、ワーク(基板、半導体チップ等)に形成された電極パッドに向けて吐出され、電極パッドに接合されバンプが形成される。このソルダジェット方式のバンプ形成方法によって、能率よく、簡便かつ安価に、はんだバンプを形成することができるようになった。
しかしながら、図18Aおよび図18Bに示すように、溶融はんだ108aをノズルの微小開口部121aから所定の溶融はんだ粒108を吐出させる段階で、目的のはんだ粒とともに微小なはんだ粒109が、突発的に発生する場合がある。この微小なはんだ粒はサテライトと呼ばれ、ノズルを使用し始めて所定期間経過後に発生し始める傾向がある。サテライト109は、ワークである基板上、とくに電極パッド付近に飛来し付着する。
ここで、従来のソルダジェット方式のはんだバンプ形成方法について説明する。ワークが基板である場合について説明すると、まず、図19に示すように、基板101にアルミニウムからなる電極パッド102を形成する。はんだバンプが接する層には金膜を用いるが、電極パッドと金膜とが反応しないように、両者の間にバリア層を複数層設ける。まず、図20に示すように、この電極パッドの領域に対応して開口部を有するマスク103を形成する。このマスク103は、写真製版処理により製作することができる。次に、図21に示すように、マスク103の開口部の電極パッド102の上に、スパッタリングによりチタン膜105を形成する。次いで、このチタン膜105の上に、同じくスパッタリングによりニッケル膜106を成膜する(図22)。これらチタン膜105およびニッケル膜106が、バリア層を形成する。これらのバリア層の上に、はんだバンプと接する接続層である金膜107を形成する(図23)。この後、マスク103を除去して、上記ソルダジェット方式のノズルを用いて、図24に示すはんだバンプ108を形成する。このとき、図18Bに示すように、はんだ粒108のほかにサテライト109が発生し、図24に示すように、基板上の電極パッド102に近い基板101の上にサテライト109が付着する。電極パッド付近に付着したサテライトは、その後、電極パッド間に架橋して誤動作を引き起こしたり、不都合な現象を発生させる可能性がある。電気接続の信頼性などに問題を生じない高品質の半導体装置を提供するためには、このサテライトを除く必要がある。
発明の開示
本発明は、ソルダジェット方式のバンプ形成方法において、発生する場合があるサテライトを簡便な手法により除去することにより、半導体装置の信頼性を高めるバンプの形成方法およびバンプ形成装置を提供することを目的とする。
本発明の第1の局面におけるバンプ形成方法は、溶融はんだ粒を吐出するソルダージェット方式のノズルを用いて、ワークに設けられた電極パッド上にバンプを形成する方法である。このバンプ形成方法は、ワーク上に、ワークを暫定的に保護する部分を有する被覆層を形成する被覆層形成工程と、ダミー膜形成工程の後に、電極パッドに向けてノズルから溶融はんだ粒を吐出するはんだ粒吐出工程と、はんだ粒吐出工程において形成されたはんだ粒の下の領域以外の被覆層を除去する被覆層除去工程とを備える。
上記方法により、はんだ粒吐出工程において、サテライトがワーク(基板、半導体チップ等)上に付着しても、そのサテライトは被覆層(以後、「ダミー膜」と記す場合がある)に付着しているので、そのサテライトごとダミー膜を除去することにより、サテライトを除去することができる。ダミー膜はワークの電極パッドにおけるバリア層やはんだバンプが直接接続する接続層の形成工程のうちのどの段階で堆積されてもよい。また、電極パッドにおけるバリア層や接続層を電極パッド上に限定して形成せず、ワーク全体に形成し、そのうち、はんだ粒の下の部分以外の部分をダミー層としてもよい。電極パッド以外の部分のバリア層や接続層を除くことによっても、サテライトを完全に除去することができるからである。なお、上記のはんだ粒吐出工程においては、ノズル中のはんだは溶融温度以上に加熱され溶融状態にある。はんだ粒が電極パッドに接合されるように、電極パッドが溶融温度付近またはそれ以上に加熱することが望ましいが、加熱することなく室温であってもよい。
上記本発明の第1の局面におけるバンプ形成方法では、被覆層形成工程は、たとえば、電極パッド上および電極パッド以外のワーク上に導電層を形成する導電層形成工程を含み、被覆層除去工程は、前記はんだ粒吐出工程においてはんだ粒が載せられた部分の領域の前記導電層を残し、その他の部分の導電層を除去する導電層除去工程を含む。
上記構成により、はんだ粒は導電層を介して電極パッドに導通することができる。また、上記はんだ粒をノズルから吐出時に生成された微小はんだ粒であるサテライトがワークの上に付着しても、はんだ粒の下の領域以外の導電層が除去されるのに伴い当該サテライトも除去することができる。このため、簡便な方法ではんだ粒のサテライトに起因する半導体装置の誤動作を防止することが可能となる。
上記本発明の第1の局面におけるバンプ形成方法では、被覆層形成工程は、上記とは異なり、たとえば、電極パッド以外のワーク上に絶縁膜を形成する絶縁膜形成工程と、電極パッド上および電極パッド以外のレジスト膜上に導電層を形成する導電層形成工程とを含み、被覆膜除去工程は、導電層形成工程で形成された導電層のうち、はんだ粒吐出工程で形成されたはんだ粒の下の部分以外の部分の導電層を除去する導電層除去工程と、絶縁膜形成工程で形成された絶縁膜を除去する絶縁膜除去工程とを含む。
はんだ粒吐出工程では、ワーク、たとえば基板ははんだの溶融温度の185℃程度に加熱される。このため、導電層が直接基板に接触すると、好ましくない現象、たとえば電極パッド間に導電性物質が架橋して短絡する等の現象が生起する可能性を否定できない。上記のように、導電層の下層に絶縁膜をさらに配置することにより、はんだ粒吐出工程において基板を加熱しても、導電層から基板の部分に物質移動等が生じる余地はなくなり、高い信頼性を有する半導体装置を得ることができる。上記の絶縁膜としては、レジスト膜や各種絶縁膜を用いることができる。
上記本発明の第1の局面におけるバンプ形成方法では、被覆層形成工程が導電層形成工程を含む場合(絶縁膜形成工程を含んでいない場合)において、導電層が、たとえば、電極パッドと接する金属層からなるバリア層と、当該バリア層の上に接して形成され、はんだ粒と接する金属層からなる接続層とから構成されている。
従来、電極パッドの上の各バリア層はその電極パッドに対応する部分に開口部を有するマスクを用いて、電極パッドの上の部分にのみバリア層およびはんだと接する接続層を形成していた。このマスクは写真製版技術を用いて形成されるので、このマスクを形成するには多くの工数を要し、半導体装置のコストアップや納期短縮の障害になる。上記のように、バリア層と接続層とを電極パッドの上に限定しないで電極パッドを含むワークに形成し、被覆層に対応するはんだ粒の下の部分以外の部分は、はんだ粒をマスクとして、ウエットエッチング等により除去する。このため、上記の写真製版をこの工程で必要とせず、多くの工数削減および費用削減を実現することができる。
上記本発明の第1の局面におけるバンプ形成方法では、被覆層形成工程が導電層形成工程と絶縁膜形成工程とを含む場合において、導電層が、電極パッドと接する金属層からなるバリア層と、当該バリア層の上に接して形成され、はんだ粒と接する金属層からなる接続層とから構成されている。
上記構成においては、被覆層における下層に絶縁膜をさらに配置したうえで、さらに、電極パッド上にバリア層および接続層を形成する工程においてマスク形成のための写真製版処理を不要とすることができる。しかし、被覆層の下層部として絶縁膜を形成する場合には、電極パッドの部分を避けるために、電極パッド部分に孔のあいたマスクを用いる場合がある。このような場合には、絶縁膜形成用のマスクを用いることになり、写真製版処理が必要となる。ただし、従来の電極パッド上のバリア層や接続層のように、複数層の各層にマスクを用いる必要がないので、マスクの位置合わせ等の工程数の削減は実現することができる。
上記構成により、はんだ粒吐出工程においてワークを加熱しても、導電層からワークの部分に物質移動等が生じる余地はなくなり、高い信頼性を有する半導体装置を、短納期で製造することができる。
上記本発明の第1の局面におけるバンプ形成方法では、被覆層形成工程が導電層形成工程を含む場合(絶縁膜形成工程を含んでいない場合)、および被覆層形成工程が導電層形成工程と絶縁膜形成工程とを含む場合において、たとえば電極パッドがアルミニウムにより形成され、バリア層がチタン膜およびニッケル膜を有し、接続層が金膜を有している。
上記の構成により、安価で電気伝導性に優れるアルミニウムにより電極パッドを形成し、チタン膜およびニッケル膜により接続層の金膜と電極パッドのアルミとの反応を確実に防止するバリア層を安価に形成することができる。通常、これらの各バリア層の金属膜はスパッタリングによって形成される。
上記本発明の第1の局面におけるバンプ形成方法では、被覆層形成工程が導電層形成工程を含む場合(絶縁膜形成工程を含んでいない場合)、および被覆層形成工程が導電層形成工程と絶縁膜形成工程とを含む場合において、導電層除去工程は、導電層をエッチングし、かつ、はんだ粒の平均半径が当該導電層の厚さに比べて大きいために、はんだ全体に対するエッチングの程度が軽微である腐食液を用いてエッチングが行われる工程を含んでいる。
上記の構成において、はんだ粒の半径は導電層の厚さに比べて非常に大きいので、はんだ粒をマスクとしてウエットエッチングすることができる。すなわち、はんだ粒自体少しエッチングされ、かつはんだ粒の下の部分の導電層も、周囲の導電層がエッチングされるにつれて側方からエッチングされるが、エッチングされる部分は、はんだ粒の下部の領域の導電層の広さに比べれば軽微である。このため、はんだ粒の下部の導電層を残して、他の部分をウエットエッチングによって除去することができる。
上記本発明の第1の局面におけるバンプ形成方法では、被覆層形成工程が導電層形成工程を含む場合(絶縁膜形成工程を含んでいない場合)、および被覆層形成工程が導電層形成工程と絶縁膜形成工程とを含む場合において、導電層を除去する工程は、ヨウ素とヨウ化カリウムとの混合液およびシアン化カリウムと酸化剤との混合液の少なくとも一方の混合液を用いて金膜を除去する第1の金属層除去工程と、過硫酸アンモニウム系溶液および硝酸系溶液のうちの少なくとも一方の溶液を用いてニッケル膜を除去する第2の金属層除去工程と、フッ酸と硝酸との混合液および過酸化水素またはフッ酸にキレート剤を混合した混合液のうちの少なくとも一方の混合液を用いてチタン膜を除去する第3の金属層除去工程とを備えている。
上記の薬液を用いて、はんだ粒の下部の領域の、チタン層とニッケル層とからなるバリア層および金膜からなる接続層を残し、他の領域の上記バリア層と接続層とをウエットエッチングにより除去することができる。このため、写真製版処理によるマスク形成が不要となり、かつ、このウエットエッチングによる除去処理により、金膜を形成した後に金膜の上に付着するサテライトを除去することができる。
上記本発明の第1の局面におけるバンプ形成方法では、被覆層形成工程が導電層形成工程と絶縁膜形成工程とを含む場合において、絶縁膜除去工程は、望ましくは、はんだとの相溶性のない薬液を用いて絶縁膜を除去する工程からなる。
上記構成によれば、はんだ粒に影響を及ぼすことなく絶縁膜を除去することができる。このため、絶縁膜を下層に含むダミー膜を除くことによりサテライトを除去し、信頼性の高い半導体装置を得ることができる。
上記本発明の第1の局面におけるバンプ形成方法では、絶縁膜がレジスト膜であり、絶縁膜除去工程は、たとえば有機アルカリ系の剥離液を用いてそのレジスト膜を剥離するレジスト膜除去工程からなるようにできる。
有機アルカリ系の剥離液を用いることにより、分厚いレジスト膜を短時間の処理で完全に除去することができる。
上記本発明の第1の局面のバンプ形成方法に用いられるバンプ形成装置は、ワークの上に接して絶縁膜を形成する絶縁膜形成部と、絶縁膜の上に接して導電膜を形成する導電膜形成部と、溶融はんだ粒を吐出するソルダージェット方式のノズルおよびワークを搬送するワーク搬送台とを有するはんだ粒吐出部と、導電膜を除去する導電膜除去部と、絶縁膜を除去する絶縁膜除去部とを備えている。
上記構成により、導電膜形成部は、電極パッドとはんだ粒との間に介在する導電層を形成し、その後に、ソルダージェット方式のノズルとワーク搬送台とを用いてはんだ粒をワークの電極パッド上に吐出し、電極パッドに導電膜を介してはんだ粒を接続する。このとき、非常に低い確率で生成するサテライトは、上記の導電膜の上に付着することになる。この後、上記接続されたはんだ粒の下の領域を除いて、ワーク上の上記導電膜を除くことにより、付着している可能性があるサテライトを除去し、信頼性の高い半導体装置を得ることができる。さらに、絶縁膜を形成する場合には、電極パッド上を除くワーク上にレジスト膜を堆積させ、はんだ粒吐出後に、導電膜除去後に除去することができる。この場合、ダミー膜の上層部を構成する導電膜を除去することによりサテライトを除去し、かつその導電膜が直接ワークに接触する弊害を避けることができる。上記の絶縁膜が、たとえばポジレジスト膜の場合、レジスト成分を含む溶剤を全体に塗布し、電極パッドの部分をマスクし、電極パッド以外の部分を照射して硬化させ、電極パッドの部分を除去する。上記の絶縁膜形成部は、たとえば上記のレジスト膜を形成する装置をさす。
上記本発明のバンプ形成装置では、たとえば、導電膜形成部を複数層の金属膜を積層する金属膜形成部とし、導電膜除去部を複数層の金属膜を除去する金属膜除去部とすることができる。上記金属膜形成部としては、スパッタ装置等を用いることができる。これらスパッタ装置等を用いることにより、導電膜を電極パッドに接するバリア層と、そのバリア層とはんだ粒とに接する接続層とを構成する複層の金属膜を形成することができる。この構成によれば、電極パッド上にバリア層および接続層を形成するのにマスクを必要としない。この結果、写真製版の工数および費用を省略することができる。
本発明の第2の局面のバンプ形成方法は、溶融はんだ粒を吐出するソルダージェット方式のノズルを用いて、ワークに設けられた電極パッド上にバンプを形成する方法である。このバンプ形成方法は、ノズルから電極パッドに向けて溶融はんだ粒を吐出し、ノズルとワークとの間において、溶融はんだ粒を吐出する方向と交差する方向にガスを吹き付けて、溶融はんだ粒の吐出に付随して発生することがある微小溶融はんだ粒であるサテライトをワークに付着させないようにする。
溶融はんだ粒は、上記のソルダージェット方式のノズルから電極パッド方向に向けて所定の運動エネルギを持って吐出される。また、はんだ粒に吹き付けられる噴出気体により、はんだ粒は、上記吐出方向に交差する方向に力を受ける。はんだ粒が吐出されてワークに至る間の飛行時間は、重力の影響は小さく吐出時の初速度で決まる。この飛行時間は短いので、上記吹き付け気体によってバンプを形成するはんだ粒が電極パッドを実質的に外れるほど吹付け気体の影響を受けない。サテライトは、はんだバンプを形成するはんだ粒ほど大きな初速度を有しないので、飛行時間が長いために吹付けガスによって交差方向にずれる距離は大きくなる。このため、サテライトのみをワーク外に吹き出すことが可能となる。
上記本発明の第2の局面のバンプ形成方法では、はんだバンプを形成することになるはんだ粒が電極パッド上に到達するように、はんだ粒が吹き付けられるガスによって移動する距離を想定して、ノズル位置、ノズルの向きおよび電極パッドが設けられたワークのうちの少なくとも一つを予めずらして配置しておく。
上記の構成により、どのように強い吹付けガスを用いても、はんだ粒を正確に電極パッドの上に到達させ、かつサテライトをワークの外に吹き出すことができる。このため、信頼性の高い半導体装置を容易に形成することができる。
上記本発明の第2の局面のバンプ形成方法では、ガスが、たとえば不活性ガスおよび還元性ガスの少なくともいずれか一方であることが望ましい。
上記ガスを用いることにより、溶融はんだ粒の表面が酸化等されずに電極パッド上に到達するので、電気的導通を確保した接続を得ることができる。
上記本発明の第2の局面のバンプ形成方法では、ガスが、室温〜はんだ溶融温度の温度域の温度を有する。
ガスを上記の温度域に加熱して吹付けることにより、はんだ粒は溶融状態を保って電極パッドに到達するので、電気的導通を確保した接続を容易に得ることができる。
本発明のバンプ形成装置は、溶融はんだを吐出するソルダージェット方氏のノズルと、ワークを搬送するワーク搬送台と、前記ノズルとワーク搬送台との間において、ノズルの向きと交差する方向にガスを吹き出すガス吹出ノズルとを備えている。
上記ガス吹出ノズルを備えることにより、サテライトを、たとえばワークの外に吹き出すことができ、サテライトに起因する誤動作を防止することができる。このため、信頼性の高い半導体装置を製造することが可能となる。
上記本発明のバンプ形成装置では、ソルダージェット方式のノズルの位置、ノズルの向き、およびワークの位置のうちの少なくとも一つが、はんだ粒がガス吹出ノズルから吹き付けられるガスによって移動する距離Lを想定して、吹出ノズルからの吹出しガスがない場合の配置からずらして配置されている。
このバンプ形成装置を用いることにより、非常に強い吹付けガスを用いても、はんだ粒を正確に電極パッドの上に到達させ、かつサテライトをワークの外に吹き出すことができる。このため、信頼性の高い半導体装置を容易に形成することができる。
発明を実施するための最良の形態
(実施の形態1)
本発明の実施の形態1のバンプ形成方法について、図1〜図8を用いて説明する。図1において、アルミの電極パッド2を有する基板1の上に、絶縁性被覆層であるレジスト膜3を薄く塗布する。レジスト膜としては、たとえば、フェノールノボラック系のポジレジストを用いることができる。写真製版処理等により、電極パッド2の上の部分以外が開口したマスク4を形成し、図2に示すように、紫外線等を照射して、電極パッドの上の部分以外の領域のレジスト膜を硬化させる。硬化していないレジスト膜は、剥離液等により簡単に電極パッドや基板から除去することができる。上記の剥離処理を行うことにより、図3に示すように、電極パッドのみを覆わないレジスト膜3が基板上に形成される。このレジスト膜3は、電極パッド2の厚さと同じである必要はなく、厚くても、また薄くてもよい。次いで、チタン膜およびニッケル膜からなるバリア層を形成する。まず、電極パッドおよびレジスト膜の上に、バリア層のうちの下層を構成するチタン膜5をスパッタリングにより形成する(図4)。次いで、図5に示すように、バリア層のうちの上層を構成するニッケル層をスパッタリングにより形成する。次に、はんだバンプと接する接続層である金膜7をスパッタリングにより形成する。
次に、基板全体を183℃程度に加熱しながら、ソルダジェット方式のノズルを用いて、電極パッドに対応する位置の金膜7の上にはんだ粒8を吐出させ、はんだバンプを金膜に接合させる。このとき、図18Bに示したように、サテライトが生成する場合があり、図7に示すように、はんだバンプの近くの金膜の上にサテライト9が付着する。図7の状態の後、ウェットエッチングにより、はんだ粒の下の領域以外の金膜7、ニッケル膜6、チタン膜5を、図8に示すように、除去する。これらのエッチングにおいては、各金属膜のエッチング速度がはんだ粒のエッチング速度に比べて大きい腐食液を用いる。これらの腐食液については後で説明する。図8に示す段階では、電極パッドを除く基板の上にレジスト膜3が堆積したままであるが、この後、このレジスト膜3も剥離液を用いて基板1から剥離して除去する。
次に、導電層であるバリア層および接続層のエッチング液ならびにレジスト膜の剥離液について説明する。
金膜:ヨウ素とヨウ化カリウムとの混合液およびシアン化カリウムと酸化剤との混合液の少なくとも一方の混合液を用いてエッチングする。
ニッケル膜:過硫酸アンモニウム系溶液および硝酸系溶液のうちの少なくとも一方の溶液を用いてエッチングする。
チタン膜:フッ酸と硝酸との混合液および過酸化水素またはフッ酸にキレート剤を混合した混合液のうちの少なくとも一方の混合液を用いてエッチングする。
フェノールノボラック系ポジレジスト膜:有機アルカリ系の剥離液を用いて剥離する。
上記のバンプ形成方法を用いることにより、ソルダジェット方式のノズルを用いてはんだ粒を吐出する際にサテライトが発生しても、サテライトが付着した基板上の被覆層をダミー膜として除去するので、サテライトも除くことができる。上記のはんだバンプの下方の電極パッドにおけるバリア層および接続層は、従来のバンプ形成方法におけるマスクを用いないので、工程数および製造費用を削減することができる。この結果、高い信頼性を有する半導体装置を安価に短納期で提供することができるようになる。
(実施の形態2)
図9〜図13に、本発明の実施の形態2におけるバンプ形成方法を示す。この実施の形態2では、実施の形態1と異なり絶縁膜であるレジスト膜によって基板上を被覆しない。まず、図9に示すように、アルミの電極パッド2を有する基板1の上にスパッタリングによりチタン膜5を形成し、次いで、その上にニッケル膜6を成膜する(図10)。このチタン膜およびニッケル膜は、それぞれバリア層の下層および上層を構成する。次に、図11に示すように、ニッケル膜6の上に接続層である金膜7を積層する。
この後、基板全体をはんだ溶融温度付近に加熱して、ソルダジェット方式のノズルによりはんだ粒を吐出させ、図12に示すように、はんだバンプ8を形成する。このとき、上述のように、サテライト9が生成し、はんだバンプの周囲にサテライトが付着する。しかし、このサテライトは、実施の形態1で説明したエッチング液を用いて各金属膜をエッチングすることにより、図13に示すように、完全に除くことができる。
この実施の形態2では、サテライトの悪影響を排除したうえで、レジスト膜を用いないのでマスクを使用することがなく、大幅な工数削減と費用削減を実現することができる。ただし、レジスト膜を用いないので、たとえば、電極パッド間に架橋する金属微粒子群等の発生の可能性を完全に否定することはできない。
(実施の形態3)
次に、本発明の実施の形態3において、実施の形態1のバンプ形成方法に用いられるバンプ形成装置について説明する。図14は、本発明の実施の形態3におけるバンプ形成装置を示す配置図である。このバンプ形成装置を構成する各部分の装置はいずれもクリーンルーム30内に配置されている。ワークが基板である場合、基板は、まず絶縁膜形成部であるレジスト膜形成装置11によりレジスト膜を形成される。ここでは、まず、フェノールノボラック系のポジレジスト剤が塗布され、次いで、写真製版処理によって形成されたマスクを用いて電極パッド上の部分のみレジスト膜を除去する処理が行われる。次いで、基板は搬送装置16により、導電層形成装置であるスパッタリング装置12のイン/アウトローダ部12aに搬送される。搬送装置16から取り出されたレジスト膜を形成された基板は、スパッタリング装置内でスパッタにより、チタン膜、ニッケル膜および金膜を、順次、積層される。これら金属膜は、電極パッド上および基板上にわたって形成される。すなわち、全面スパッタが行われる。次いで、再び搬送装置に装入された基板は、ソルダジェット方式のノズルが配置されたはんだ粒吐出部13に搬入され、そこで基板を175℃程度に加熱しながら電極バンプの上の金膜にはんだ粒を接合される。次に、はんだ粒が接合された基板は、搬送装置により3種類以上の薬液槽(図示せず)を有する、導電膜除去部であるウエットエッチング装置部14に搬入される。この中で、金膜除去槽では、ヨウ素とヨウ化カリウムとの混合液により金膜をエッチングして除去する。また、ニッケル膜除去槽では、市販されている過硫酸アンモニウム系(アルカリ系)のエッチング液によりニッケル膜を除去する。次いで、チタン膜除去槽では、フッ酸と硝酸との混合液によりチタン膜を除去する。上記の金属膜の除去は、はんだバンプの下の部分以外の金属膜が除去され、はんだバンプの下の部分の金属膜はエッチングされずに残存する。すなわち、ダミー膜として機能する金属膜の部分のみが、上記エッチングによって除去される。ここで、純水によって洗浄され搬送装置に装入される。
金属膜のダミー部分が除去された基板は、次いで、搬送装置16によって絶縁性被膜除去部であるレジスト膜除去部15に搬入される。ここでは、市販されている有機アルカリ系の剥離液を用いて、上記フェノールノボラック系のポジレジストを基板から剥離して除去する。最後にここでも純水によって洗浄が行われる。
上記のバンプ形成装置を用いることにより、ダミー膜を金属膜とレジスト膜とによって構成することにより、サテライトを完全に除去することができ、高信頼性の半導体装置を提供することが可能となる。なお、図14に示す各装置部のうち、絶縁膜形成部であるレジスト膜形成部11および絶縁性被膜除去部であるレジスト膜除去部15を用いずに、金属膜のみでダミー膜を構成することもできる。
(実施の形態4)
図15は、本発明の実施の形態4におけるバンプ形成装置の原理を示す斜視図である。本バンプ形成装置では、ソルダジェット式ノズル21と基板1との間に、水平方向23にガスを吹き付けるノズル22が配置されている。このノズル22は、はんだ粒8の吐出タイミングに合わせてガスを吹き付けてもよいし、ワーク搬送中は常時吹き付けていてもよい。バンプを形成するはんだ粒の質量は大きく、振動子(図示せず)によって下方に押し出される際の初速度が大きいため、横からガスを吹き付けられても水平方向にシフトする距離は小さい。このため、わずかに水平方向にずれることがあっても電極パッド内の範囲に収まる。一方、サテライト9は、質量が小さく、はんだ粒から分離して生成する際の初速度の基板に向かう成分は、バンプを形成するはんだ粒ほど大きくない。このため、基板1に到達するまでの飛行時間が長く、上記のガス吹き付けによって基板の外に吹き出すことができる。なお、上記の基板は185℃程度に加熱し、吹付けるガスもヒータ(図示せず)により185℃程度に加熱されることが望ましい。
この結果、簡便な装置を用いることにより、サテライトを除き、信頼性の高い半導体装置を提供することが可能となる。
上記のバンプ形成方法では、バンプを形成することになるはんだ粒が、強い吹付けガスを受けて、電極パッドの中心から少しずれることが考えられる。このはんだ粒の電極パッドの中心からずれることを矯正する方法として、次の方法がある。
図16Aに示すように、標準的なはんだ粒8が吹付けノズル22からはんだ粒吐出方向と交差する方向23に吹き出すガスによって、電極パッド2の中央からLだけずれた位置に到達する。このような場合、図16Bに示す本装置を用いることにより、サテライトを吹き飛ばすガスの影響を受けて、はんだ粒が水平方向に移動することを避けることができる。図16Bは、本発明の実施の形態5におけるバンプ形成装置を示す図である。図16Bの本発明のバンプ形成装置では、ノズルの微小開口部21aと電極パッドの中央とを、上記図16Aに示すずれの距離Lだけ予めずらして配置する。このずれ配置により、標準的な大きさのはんだ粒は電極パッド2の中央に到達して接合される。基板および吹付けガスが185℃程度に加熱されることが望ましいことは、実施の形態4と同様である。
上記のバンプ形成装置を用いることにより、簡便な手法によりサテライトを排除した上で、バンプを電極パッドの中央に形成することができるようになる。
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
産業上の利用可能性
本発明のダミー膜を用いたバンプ形成方法により、従来のバンプ下部電極構造の形成方法よりも簡素化したバンプ下部電極構造の形成方法により、はんだ粒吐出に付随することがあるサテライトを除去することができる。このため、工程短縮と製造費用削減を得ながら、高信頼性の半導体装置を提供することができる。また、サテライトを吹き出すガスを用いたバンプ形成方法により、簡便にサテライトを排除して高い信頼性の半導体装置を得ることができる。
【図面の簡単な説明】
図1は、本発明の実施の形態1のバンプ形成方法において、アルミの電極パッドを有する基板にフェノールノボラック系ポジレジスト剤を塗布した段階の断面図である。
図2は、図1の基板に、マスクを形成し、紫外線等の硬化線を照射している状態を示す断面図である。
図3は、図2の工程から、マスクを除去し、未硬化部(電極パッド上)のレジスト膜を除去した段階の断面図である。
図4は、図3の基板上に、チタン膜をスパッタにより形成した段階の断面図である。
図5は、図4の基板上に、ニッケル膜をスパッタにより形成した段階の断面図である。
図6は、図5の基板上に、金膜をスパッタにより形成した段階の断面図である。
図7は、図6の基板上に、ソルダジェット式ノズルからはんだ粒を吐出させ、はんだ粒を接続した段階の断面図である。
図8は、ウエットエッチングにより、金属膜を除去した段階の断面図である。
図9は、本発明の実施の形態2におけるバンプ形成方法において、アルミの電極パッドを含む基板上にチタン膜をスパッタリングにより形成した段階の断面図である。
図10は、図9の基板上にニッケル膜をスパッタリングにより形成した段階の断面図である。
図11は、図10の基板上に金膜をスパッタリングにより形成した段階の断面図である。
図12は、図11の基板上に、ソルダジェット式ノズルによりはんだ粒を吐出して接続した段階の断面図である。
図13は、図12の基板にエッチングを施し、金属膜を除去した段階の断面図である。
図14は、本発明の実施の形態3におけるバンプ形成装置の配置図である。
図15は、本発明の実施の形態4におけるバンプ形成装置を示す斜視図である。
図16Aおよび図16Bは、本発明の実施の形態4における別のバンプ形成装置を示す模式図である。図16Aは、吹付けガスにより標準的なはんだ粒が水平方向にシフトする距離Lを示す図であり、図16Bは、その水平方向にシフトする距離を予め見込んで、ノズルと基板位置をずらした配置を示す図である。
図17は、一般的なソルダジェット式ノズルを示す断面図である。
図18Aおよび図18Bは、サテライトが生成する過程を示す図である。図18Aは、ノズルの微小開口部から溶融はんだが押し出される状態を示す図であり、図18Bは、図18Aの状態から進行し、はんだ粒が微小開口部から離脱する際にはんだ粒の根元部にサテライトが生成する様子を示す図である。
図19は、従来のソルダジェット方式でのバンプ形成方法において、アルミの電極バンプを有する基板を示す断面図である。
図20は、電極パッドの位置に開口を有するマスクを形成した段階を示す断面図である。
図21は、図20の基板のアルミ電極パッド上に、スパッタリングによりチタン膜を形成した段階の断面図である。
図22は、図21の基板のチタン膜の上に、スパッタリングによりニッケル膜を形成した段階の断面図である。
図23は、図22の基板のニッケル膜の上に金膜を形成した段階の断面図である。
図24は、図23の基板からマスクを除去した後、ソルダジェット式ノズルによりはんだ粒を吐出してはんだ粒を接続した段階の断面図である。
本発明は、ワーク(基板、半導体チップ等)の電極パッドにバンプを形成するバンプ形成方法およびバンプ形成装置に関し、より具体的には、フェースダウンした半導体チップ等と回路基板上の端子電極部との電気接続に用いられバンプ電極の形成方法およびバンプ形成装置に関するものである。
背景技術
近年、樹脂封止されていない半導体チップと回路基板上の端子電極部とをバンプで直結して、実装面積の効率的使用を図ろうとする様々な手法が開発されている。たとえば、ワイヤボンディングを用いてバンプ形成を行う方法によれば、半導体チップ等と端子電極部とを確実に接続することができる。
また、はんだペーストを印刷して、電極パッド上にバンプを形成する方法によっても、簡便にバンプを形成して、上記の接続部を容易に形成することができる。
しかしながら、上記のワイヤボンディング法においては、キャピラリの複雑な移動によりバンプを形成するため、形成に要する時間が長くかかる。また、バンプ電極のサイズは、ワイヤ径にほぼ依存するため、端子電極部のファインピッチ化に対応した小径のバンプ電極を形成するためには、小径ワイヤを使用する必要があり、小径ワイヤの材料コストがバンプ形成費用に占める割合が高くなる傾向があった。したがって、ワイヤボンディング法を用いてファインピッチの多ピンのバンプ電極を形成した場合には、生産能率が低く、材料コストも高いために、バンプ形成が非常に高価なものとなってしまう。
また、はんだペーストを印刷してはんだバンプを形成する方法の場合、印刷方式に本質的に内在するはんだペーストの供給量の不安定性を払拭できず、さらにバンプ形成後の洗浄の必要性のため、バンプ形成コストがそれほど安くならないといったデメリットがあった。
このため、新たなバンプ形成方法として、図17に示すノズルを用いたソルダジェット方式のバンプ形成方法が提示された。このノズルは、従来からインクジェットプリンタ等に採用されている原理を応用したものである。このノズル121の中には、溶融したはんだ108aが溶融温度以上に加熱されて保持され、微小開口部121aに振動方向を対向させて振動子122が溶融はんだ中に配置されている。図17によれば、振動子122によって溶融はんだ108aに1回振動を加えるごとにノズルの微小開口部121aから溶融はんだ粒108が1粒吐出される。このはんだ粒は、ワーク(基板、半導体チップ等)に形成された電極パッドに向けて吐出され、電極パッドに接合されバンプが形成される。このソルダジェット方式のバンプ形成方法によって、能率よく、簡便かつ安価に、はんだバンプを形成することができるようになった。
しかしながら、図18Aおよび図18Bに示すように、溶融はんだ108aをノズルの微小開口部121aから所定の溶融はんだ粒108を吐出させる段階で、目的のはんだ粒とともに微小なはんだ粒109が、突発的に発生する場合がある。この微小なはんだ粒はサテライトと呼ばれ、ノズルを使用し始めて所定期間経過後に発生し始める傾向がある。サテライト109は、ワークである基板上、とくに電極パッド付近に飛来し付着する。
ここで、従来のソルダジェット方式のはんだバンプ形成方法について説明する。ワークが基板である場合について説明すると、まず、図19に示すように、基板101にアルミニウムからなる電極パッド102を形成する。はんだバンプが接する層には金膜を用いるが、電極パッドと金膜とが反応しないように、両者の間にバリア層を複数層設ける。まず、図20に示すように、この電極パッドの領域に対応して開口部を有するマスク103を形成する。このマスク103は、写真製版処理により製作することができる。次に、図21に示すように、マスク103の開口部の電極パッド102の上に、スパッタリングによりチタン膜105を形成する。次いで、このチタン膜105の上に、同じくスパッタリングによりニッケル膜106を成膜する(図22)。これらチタン膜105およびニッケル膜106が、バリア層を形成する。これらのバリア層の上に、はんだバンプと接する接続層である金膜107を形成する(図23)。この後、マスク103を除去して、上記ソルダジェット方式のノズルを用いて、図24に示すはんだバンプ108を形成する。このとき、図18Bに示すように、はんだ粒108のほかにサテライト109が発生し、図24に示すように、基板上の電極パッド102に近い基板101の上にサテライト109が付着する。電極パッド付近に付着したサテライトは、その後、電極パッド間に架橋して誤動作を引き起こしたり、不都合な現象を発生させる可能性がある。電気接続の信頼性などに問題を生じない高品質の半導体装置を提供するためには、このサテライトを除く必要がある。
発明の開示
本発明は、ソルダジェット方式のバンプ形成方法において、発生する場合があるサテライトを簡便な手法により除去することにより、半導体装置の信頼性を高めるバンプの形成方法およびバンプ形成装置を提供することを目的とする。
本発明の第1の局面におけるバンプ形成方法は、溶融はんだ粒を吐出するソルダージェット方式のノズルを用いて、ワークに設けられた電極パッド上にバンプを形成する方法である。このバンプ形成方法は、ワーク上に、ワークを暫定的に保護する部分を有する被覆層を形成する被覆層形成工程と、ダミー膜形成工程の後に、電極パッドに向けてノズルから溶融はんだ粒を吐出するはんだ粒吐出工程と、はんだ粒吐出工程において形成されたはんだ粒の下の領域以外の被覆層を除去する被覆層除去工程とを備える。
上記方法により、はんだ粒吐出工程において、サテライトがワーク(基板、半導体チップ等)上に付着しても、そのサテライトは被覆層(以後、「ダミー膜」と記す場合がある)に付着しているので、そのサテライトごとダミー膜を除去することにより、サテライトを除去することができる。ダミー膜はワークの電極パッドにおけるバリア層やはんだバンプが直接接続する接続層の形成工程のうちのどの段階で堆積されてもよい。また、電極パッドにおけるバリア層や接続層を電極パッド上に限定して形成せず、ワーク全体に形成し、そのうち、はんだ粒の下の部分以外の部分をダミー層としてもよい。電極パッド以外の部分のバリア層や接続層を除くことによっても、サテライトを完全に除去することができるからである。なお、上記のはんだ粒吐出工程においては、ノズル中のはんだは溶融温度以上に加熱され溶融状態にある。はんだ粒が電極パッドに接合されるように、電極パッドが溶融温度付近またはそれ以上に加熱することが望ましいが、加熱することなく室温であってもよい。
上記本発明の第1の局面におけるバンプ形成方法では、被覆層形成工程は、たとえば、電極パッド上および電極パッド以外のワーク上に導電層を形成する導電層形成工程を含み、被覆層除去工程は、前記はんだ粒吐出工程においてはんだ粒が載せられた部分の領域の前記導電層を残し、その他の部分の導電層を除去する導電層除去工程を含む。
上記構成により、はんだ粒は導電層を介して電極パッドに導通することができる。また、上記はんだ粒をノズルから吐出時に生成された微小はんだ粒であるサテライトがワークの上に付着しても、はんだ粒の下の領域以外の導電層が除去されるのに伴い当該サテライトも除去することができる。このため、簡便な方法ではんだ粒のサテライトに起因する半導体装置の誤動作を防止することが可能となる。
上記本発明の第1の局面におけるバンプ形成方法では、被覆層形成工程は、上記とは異なり、たとえば、電極パッド以外のワーク上に絶縁膜を形成する絶縁膜形成工程と、電極パッド上および電極パッド以外のレジスト膜上に導電層を形成する導電層形成工程とを含み、被覆膜除去工程は、導電層形成工程で形成された導電層のうち、はんだ粒吐出工程で形成されたはんだ粒の下の部分以外の部分の導電層を除去する導電層除去工程と、絶縁膜形成工程で形成された絶縁膜を除去する絶縁膜除去工程とを含む。
はんだ粒吐出工程では、ワーク、たとえば基板ははんだの溶融温度の185℃程度に加熱される。このため、導電層が直接基板に接触すると、好ましくない現象、たとえば電極パッド間に導電性物質が架橋して短絡する等の現象が生起する可能性を否定できない。上記のように、導電層の下層に絶縁膜をさらに配置することにより、はんだ粒吐出工程において基板を加熱しても、導電層から基板の部分に物質移動等が生じる余地はなくなり、高い信頼性を有する半導体装置を得ることができる。上記の絶縁膜としては、レジスト膜や各種絶縁膜を用いることができる。
上記本発明の第1の局面におけるバンプ形成方法では、被覆層形成工程が導電層形成工程を含む場合(絶縁膜形成工程を含んでいない場合)において、導電層が、たとえば、電極パッドと接する金属層からなるバリア層と、当該バリア層の上に接して形成され、はんだ粒と接する金属層からなる接続層とから構成されている。
従来、電極パッドの上の各バリア層はその電極パッドに対応する部分に開口部を有するマスクを用いて、電極パッドの上の部分にのみバリア層およびはんだと接する接続層を形成していた。このマスクは写真製版技術を用いて形成されるので、このマスクを形成するには多くの工数を要し、半導体装置のコストアップや納期短縮の障害になる。上記のように、バリア層と接続層とを電極パッドの上に限定しないで電極パッドを含むワークに形成し、被覆層に対応するはんだ粒の下の部分以外の部分は、はんだ粒をマスクとして、ウエットエッチング等により除去する。このため、上記の写真製版をこの工程で必要とせず、多くの工数削減および費用削減を実現することができる。
上記本発明の第1の局面におけるバンプ形成方法では、被覆層形成工程が導電層形成工程と絶縁膜形成工程とを含む場合において、導電層が、電極パッドと接する金属層からなるバリア層と、当該バリア層の上に接して形成され、はんだ粒と接する金属層からなる接続層とから構成されている。
上記構成においては、被覆層における下層に絶縁膜をさらに配置したうえで、さらに、電極パッド上にバリア層および接続層を形成する工程においてマスク形成のための写真製版処理を不要とすることができる。しかし、被覆層の下層部として絶縁膜を形成する場合には、電極パッドの部分を避けるために、電極パッド部分に孔のあいたマスクを用いる場合がある。このような場合には、絶縁膜形成用のマスクを用いることになり、写真製版処理が必要となる。ただし、従来の電極パッド上のバリア層や接続層のように、複数層の各層にマスクを用いる必要がないので、マスクの位置合わせ等の工程数の削減は実現することができる。
上記構成により、はんだ粒吐出工程においてワークを加熱しても、導電層からワークの部分に物質移動等が生じる余地はなくなり、高い信頼性を有する半導体装置を、短納期で製造することができる。
上記本発明の第1の局面におけるバンプ形成方法では、被覆層形成工程が導電層形成工程を含む場合(絶縁膜形成工程を含んでいない場合)、および被覆層形成工程が導電層形成工程と絶縁膜形成工程とを含む場合において、たとえば電極パッドがアルミニウムにより形成され、バリア層がチタン膜およびニッケル膜を有し、接続層が金膜を有している。
上記の構成により、安価で電気伝導性に優れるアルミニウムにより電極パッドを形成し、チタン膜およびニッケル膜により接続層の金膜と電極パッドのアルミとの反応を確実に防止するバリア層を安価に形成することができる。通常、これらの各バリア層の金属膜はスパッタリングによって形成される。
上記本発明の第1の局面におけるバンプ形成方法では、被覆層形成工程が導電層形成工程を含む場合(絶縁膜形成工程を含んでいない場合)、および被覆層形成工程が導電層形成工程と絶縁膜形成工程とを含む場合において、導電層除去工程は、導電層をエッチングし、かつ、はんだ粒の平均半径が当該導電層の厚さに比べて大きいために、はんだ全体に対するエッチングの程度が軽微である腐食液を用いてエッチングが行われる工程を含んでいる。
上記の構成において、はんだ粒の半径は導電層の厚さに比べて非常に大きいので、はんだ粒をマスクとしてウエットエッチングすることができる。すなわち、はんだ粒自体少しエッチングされ、かつはんだ粒の下の部分の導電層も、周囲の導電層がエッチングされるにつれて側方からエッチングされるが、エッチングされる部分は、はんだ粒の下部の領域の導電層の広さに比べれば軽微である。このため、はんだ粒の下部の導電層を残して、他の部分をウエットエッチングによって除去することができる。
上記本発明の第1の局面におけるバンプ形成方法では、被覆層形成工程が導電層形成工程を含む場合(絶縁膜形成工程を含んでいない場合)、および被覆層形成工程が導電層形成工程と絶縁膜形成工程とを含む場合において、導電層を除去する工程は、ヨウ素とヨウ化カリウムとの混合液およびシアン化カリウムと酸化剤との混合液の少なくとも一方の混合液を用いて金膜を除去する第1の金属層除去工程と、過硫酸アンモニウム系溶液および硝酸系溶液のうちの少なくとも一方の溶液を用いてニッケル膜を除去する第2の金属層除去工程と、フッ酸と硝酸との混合液および過酸化水素またはフッ酸にキレート剤を混合した混合液のうちの少なくとも一方の混合液を用いてチタン膜を除去する第3の金属層除去工程とを備えている。
上記の薬液を用いて、はんだ粒の下部の領域の、チタン層とニッケル層とからなるバリア層および金膜からなる接続層を残し、他の領域の上記バリア層と接続層とをウエットエッチングにより除去することができる。このため、写真製版処理によるマスク形成が不要となり、かつ、このウエットエッチングによる除去処理により、金膜を形成した後に金膜の上に付着するサテライトを除去することができる。
上記本発明の第1の局面におけるバンプ形成方法では、被覆層形成工程が導電層形成工程と絶縁膜形成工程とを含む場合において、絶縁膜除去工程は、望ましくは、はんだとの相溶性のない薬液を用いて絶縁膜を除去する工程からなる。
上記構成によれば、はんだ粒に影響を及ぼすことなく絶縁膜を除去することができる。このため、絶縁膜を下層に含むダミー膜を除くことによりサテライトを除去し、信頼性の高い半導体装置を得ることができる。
上記本発明の第1の局面におけるバンプ形成方法では、絶縁膜がレジスト膜であり、絶縁膜除去工程は、たとえば有機アルカリ系の剥離液を用いてそのレジスト膜を剥離するレジスト膜除去工程からなるようにできる。
有機アルカリ系の剥離液を用いることにより、分厚いレジスト膜を短時間の処理で完全に除去することができる。
上記本発明の第1の局面のバンプ形成方法に用いられるバンプ形成装置は、ワークの上に接して絶縁膜を形成する絶縁膜形成部と、絶縁膜の上に接して導電膜を形成する導電膜形成部と、溶融はんだ粒を吐出するソルダージェット方式のノズルおよびワークを搬送するワーク搬送台とを有するはんだ粒吐出部と、導電膜を除去する導電膜除去部と、絶縁膜を除去する絶縁膜除去部とを備えている。
上記構成により、導電膜形成部は、電極パッドとはんだ粒との間に介在する導電層を形成し、その後に、ソルダージェット方式のノズルとワーク搬送台とを用いてはんだ粒をワークの電極パッド上に吐出し、電極パッドに導電膜を介してはんだ粒を接続する。このとき、非常に低い確率で生成するサテライトは、上記の導電膜の上に付着することになる。この後、上記接続されたはんだ粒の下の領域を除いて、ワーク上の上記導電膜を除くことにより、付着している可能性があるサテライトを除去し、信頼性の高い半導体装置を得ることができる。さらに、絶縁膜を形成する場合には、電極パッド上を除くワーク上にレジスト膜を堆積させ、はんだ粒吐出後に、導電膜除去後に除去することができる。この場合、ダミー膜の上層部を構成する導電膜を除去することによりサテライトを除去し、かつその導電膜が直接ワークに接触する弊害を避けることができる。上記の絶縁膜が、たとえばポジレジスト膜の場合、レジスト成分を含む溶剤を全体に塗布し、電極パッドの部分をマスクし、電極パッド以外の部分を照射して硬化させ、電極パッドの部分を除去する。上記の絶縁膜形成部は、たとえば上記のレジスト膜を形成する装置をさす。
上記本発明のバンプ形成装置では、たとえば、導電膜形成部を複数層の金属膜を積層する金属膜形成部とし、導電膜除去部を複数層の金属膜を除去する金属膜除去部とすることができる。上記金属膜形成部としては、スパッタ装置等を用いることができる。これらスパッタ装置等を用いることにより、導電膜を電極パッドに接するバリア層と、そのバリア層とはんだ粒とに接する接続層とを構成する複層の金属膜を形成することができる。この構成によれば、電極パッド上にバリア層および接続層を形成するのにマスクを必要としない。この結果、写真製版の工数および費用を省略することができる。
本発明の第2の局面のバンプ形成方法は、溶融はんだ粒を吐出するソルダージェット方式のノズルを用いて、ワークに設けられた電極パッド上にバンプを形成する方法である。このバンプ形成方法は、ノズルから電極パッドに向けて溶融はんだ粒を吐出し、ノズルとワークとの間において、溶融はんだ粒を吐出する方向と交差する方向にガスを吹き付けて、溶融はんだ粒の吐出に付随して発生することがある微小溶融はんだ粒であるサテライトをワークに付着させないようにする。
溶融はんだ粒は、上記のソルダージェット方式のノズルから電極パッド方向に向けて所定の運動エネルギを持って吐出される。また、はんだ粒に吹き付けられる噴出気体により、はんだ粒は、上記吐出方向に交差する方向に力を受ける。はんだ粒が吐出されてワークに至る間の飛行時間は、重力の影響は小さく吐出時の初速度で決まる。この飛行時間は短いので、上記吹き付け気体によってバンプを形成するはんだ粒が電極パッドを実質的に外れるほど吹付け気体の影響を受けない。サテライトは、はんだバンプを形成するはんだ粒ほど大きな初速度を有しないので、飛行時間が長いために吹付けガスによって交差方向にずれる距離は大きくなる。このため、サテライトのみをワーク外に吹き出すことが可能となる。
上記本発明の第2の局面のバンプ形成方法では、はんだバンプを形成することになるはんだ粒が電極パッド上に到達するように、はんだ粒が吹き付けられるガスによって移動する距離を想定して、ノズル位置、ノズルの向きおよび電極パッドが設けられたワークのうちの少なくとも一つを予めずらして配置しておく。
上記の構成により、どのように強い吹付けガスを用いても、はんだ粒を正確に電極パッドの上に到達させ、かつサテライトをワークの外に吹き出すことができる。このため、信頼性の高い半導体装置を容易に形成することができる。
上記本発明の第2の局面のバンプ形成方法では、ガスが、たとえば不活性ガスおよび還元性ガスの少なくともいずれか一方であることが望ましい。
上記ガスを用いることにより、溶融はんだ粒の表面が酸化等されずに電極パッド上に到達するので、電気的導通を確保した接続を得ることができる。
上記本発明の第2の局面のバンプ形成方法では、ガスが、室温〜はんだ溶融温度の温度域の温度を有する。
ガスを上記の温度域に加熱して吹付けることにより、はんだ粒は溶融状態を保って電極パッドに到達するので、電気的導通を確保した接続を容易に得ることができる。
本発明のバンプ形成装置は、溶融はんだを吐出するソルダージェット方氏のノズルと、ワークを搬送するワーク搬送台と、前記ノズルとワーク搬送台との間において、ノズルの向きと交差する方向にガスを吹き出すガス吹出ノズルとを備えている。
上記ガス吹出ノズルを備えることにより、サテライトを、たとえばワークの外に吹き出すことができ、サテライトに起因する誤動作を防止することができる。このため、信頼性の高い半導体装置を製造することが可能となる。
上記本発明のバンプ形成装置では、ソルダージェット方式のノズルの位置、ノズルの向き、およびワークの位置のうちの少なくとも一つが、はんだ粒がガス吹出ノズルから吹き付けられるガスによって移動する距離Lを想定して、吹出ノズルからの吹出しガスがない場合の配置からずらして配置されている。
このバンプ形成装置を用いることにより、非常に強い吹付けガスを用いても、はんだ粒を正確に電極パッドの上に到達させ、かつサテライトをワークの外に吹き出すことができる。このため、信頼性の高い半導体装置を容易に形成することができる。
発明を実施するための最良の形態
(実施の形態1)
本発明の実施の形態1のバンプ形成方法について、図1〜図8を用いて説明する。図1において、アルミの電極パッド2を有する基板1の上に、絶縁性被覆層であるレジスト膜3を薄く塗布する。レジスト膜としては、たとえば、フェノールノボラック系のポジレジストを用いることができる。写真製版処理等により、電極パッド2の上の部分以外が開口したマスク4を形成し、図2に示すように、紫外線等を照射して、電極パッドの上の部分以外の領域のレジスト膜を硬化させる。硬化していないレジスト膜は、剥離液等により簡単に電極パッドや基板から除去することができる。上記の剥離処理を行うことにより、図3に示すように、電極パッドのみを覆わないレジスト膜3が基板上に形成される。このレジスト膜3は、電極パッド2の厚さと同じである必要はなく、厚くても、また薄くてもよい。次いで、チタン膜およびニッケル膜からなるバリア層を形成する。まず、電極パッドおよびレジスト膜の上に、バリア層のうちの下層を構成するチタン膜5をスパッタリングにより形成する(図4)。次いで、図5に示すように、バリア層のうちの上層を構成するニッケル層をスパッタリングにより形成する。次に、はんだバンプと接する接続層である金膜7をスパッタリングにより形成する。
次に、基板全体を183℃程度に加熱しながら、ソルダジェット方式のノズルを用いて、電極パッドに対応する位置の金膜7の上にはんだ粒8を吐出させ、はんだバンプを金膜に接合させる。このとき、図18Bに示したように、サテライトが生成する場合があり、図7に示すように、はんだバンプの近くの金膜の上にサテライト9が付着する。図7の状態の後、ウェットエッチングにより、はんだ粒の下の領域以外の金膜7、ニッケル膜6、チタン膜5を、図8に示すように、除去する。これらのエッチングにおいては、各金属膜のエッチング速度がはんだ粒のエッチング速度に比べて大きい腐食液を用いる。これらの腐食液については後で説明する。図8に示す段階では、電極パッドを除く基板の上にレジスト膜3が堆積したままであるが、この後、このレジスト膜3も剥離液を用いて基板1から剥離して除去する。
次に、導電層であるバリア層および接続層のエッチング液ならびにレジスト膜の剥離液について説明する。
金膜:ヨウ素とヨウ化カリウムとの混合液およびシアン化カリウムと酸化剤との混合液の少なくとも一方の混合液を用いてエッチングする。
ニッケル膜:過硫酸アンモニウム系溶液および硝酸系溶液のうちの少なくとも一方の溶液を用いてエッチングする。
チタン膜:フッ酸と硝酸との混合液および過酸化水素またはフッ酸にキレート剤を混合した混合液のうちの少なくとも一方の混合液を用いてエッチングする。
フェノールノボラック系ポジレジスト膜:有機アルカリ系の剥離液を用いて剥離する。
上記のバンプ形成方法を用いることにより、ソルダジェット方式のノズルを用いてはんだ粒を吐出する際にサテライトが発生しても、サテライトが付着した基板上の被覆層をダミー膜として除去するので、サテライトも除くことができる。上記のはんだバンプの下方の電極パッドにおけるバリア層および接続層は、従来のバンプ形成方法におけるマスクを用いないので、工程数および製造費用を削減することができる。この結果、高い信頼性を有する半導体装置を安価に短納期で提供することができるようになる。
(実施の形態2)
図9〜図13に、本発明の実施の形態2におけるバンプ形成方法を示す。この実施の形態2では、実施の形態1と異なり絶縁膜であるレジスト膜によって基板上を被覆しない。まず、図9に示すように、アルミの電極パッド2を有する基板1の上にスパッタリングによりチタン膜5を形成し、次いで、その上にニッケル膜6を成膜する(図10)。このチタン膜およびニッケル膜は、それぞれバリア層の下層および上層を構成する。次に、図11に示すように、ニッケル膜6の上に接続層である金膜7を積層する。
この後、基板全体をはんだ溶融温度付近に加熱して、ソルダジェット方式のノズルによりはんだ粒を吐出させ、図12に示すように、はんだバンプ8を形成する。このとき、上述のように、サテライト9が生成し、はんだバンプの周囲にサテライトが付着する。しかし、このサテライトは、実施の形態1で説明したエッチング液を用いて各金属膜をエッチングすることにより、図13に示すように、完全に除くことができる。
この実施の形態2では、サテライトの悪影響を排除したうえで、レジスト膜を用いないのでマスクを使用することがなく、大幅な工数削減と費用削減を実現することができる。ただし、レジスト膜を用いないので、たとえば、電極パッド間に架橋する金属微粒子群等の発生の可能性を完全に否定することはできない。
(実施の形態3)
次に、本発明の実施の形態3において、実施の形態1のバンプ形成方法に用いられるバンプ形成装置について説明する。図14は、本発明の実施の形態3におけるバンプ形成装置を示す配置図である。このバンプ形成装置を構成する各部分の装置はいずれもクリーンルーム30内に配置されている。ワークが基板である場合、基板は、まず絶縁膜形成部であるレジスト膜形成装置11によりレジスト膜を形成される。ここでは、まず、フェノールノボラック系のポジレジスト剤が塗布され、次いで、写真製版処理によって形成されたマスクを用いて電極パッド上の部分のみレジスト膜を除去する処理が行われる。次いで、基板は搬送装置16により、導電層形成装置であるスパッタリング装置12のイン/アウトローダ部12aに搬送される。搬送装置16から取り出されたレジスト膜を形成された基板は、スパッタリング装置内でスパッタにより、チタン膜、ニッケル膜および金膜を、順次、積層される。これら金属膜は、電極パッド上および基板上にわたって形成される。すなわち、全面スパッタが行われる。次いで、再び搬送装置に装入された基板は、ソルダジェット方式のノズルが配置されたはんだ粒吐出部13に搬入され、そこで基板を175℃程度に加熱しながら電極バンプの上の金膜にはんだ粒を接合される。次に、はんだ粒が接合された基板は、搬送装置により3種類以上の薬液槽(図示せず)を有する、導電膜除去部であるウエットエッチング装置部14に搬入される。この中で、金膜除去槽では、ヨウ素とヨウ化カリウムとの混合液により金膜をエッチングして除去する。また、ニッケル膜除去槽では、市販されている過硫酸アンモニウム系(アルカリ系)のエッチング液によりニッケル膜を除去する。次いで、チタン膜除去槽では、フッ酸と硝酸との混合液によりチタン膜を除去する。上記の金属膜の除去は、はんだバンプの下の部分以外の金属膜が除去され、はんだバンプの下の部分の金属膜はエッチングされずに残存する。すなわち、ダミー膜として機能する金属膜の部分のみが、上記エッチングによって除去される。ここで、純水によって洗浄され搬送装置に装入される。
金属膜のダミー部分が除去された基板は、次いで、搬送装置16によって絶縁性被膜除去部であるレジスト膜除去部15に搬入される。ここでは、市販されている有機アルカリ系の剥離液を用いて、上記フェノールノボラック系のポジレジストを基板から剥離して除去する。最後にここでも純水によって洗浄が行われる。
上記のバンプ形成装置を用いることにより、ダミー膜を金属膜とレジスト膜とによって構成することにより、サテライトを完全に除去することができ、高信頼性の半導体装置を提供することが可能となる。なお、図14に示す各装置部のうち、絶縁膜形成部であるレジスト膜形成部11および絶縁性被膜除去部であるレジスト膜除去部15を用いずに、金属膜のみでダミー膜を構成することもできる。
(実施の形態4)
図15は、本発明の実施の形態4におけるバンプ形成装置の原理を示す斜視図である。本バンプ形成装置では、ソルダジェット式ノズル21と基板1との間に、水平方向23にガスを吹き付けるノズル22が配置されている。このノズル22は、はんだ粒8の吐出タイミングに合わせてガスを吹き付けてもよいし、ワーク搬送中は常時吹き付けていてもよい。バンプを形成するはんだ粒の質量は大きく、振動子(図示せず)によって下方に押し出される際の初速度が大きいため、横からガスを吹き付けられても水平方向にシフトする距離は小さい。このため、わずかに水平方向にずれることがあっても電極パッド内の範囲に収まる。一方、サテライト9は、質量が小さく、はんだ粒から分離して生成する際の初速度の基板に向かう成分は、バンプを形成するはんだ粒ほど大きくない。このため、基板1に到達するまでの飛行時間が長く、上記のガス吹き付けによって基板の外に吹き出すことができる。なお、上記の基板は185℃程度に加熱し、吹付けるガスもヒータ(図示せず)により185℃程度に加熱されることが望ましい。
この結果、簡便な装置を用いることにより、サテライトを除き、信頼性の高い半導体装置を提供することが可能となる。
上記のバンプ形成方法では、バンプを形成することになるはんだ粒が、強い吹付けガスを受けて、電極パッドの中心から少しずれることが考えられる。このはんだ粒の電極パッドの中心からずれることを矯正する方法として、次の方法がある。
図16Aに示すように、標準的なはんだ粒8が吹付けノズル22からはんだ粒吐出方向と交差する方向23に吹き出すガスによって、電極パッド2の中央からLだけずれた位置に到達する。このような場合、図16Bに示す本装置を用いることにより、サテライトを吹き飛ばすガスの影響を受けて、はんだ粒が水平方向に移動することを避けることができる。図16Bは、本発明の実施の形態5におけるバンプ形成装置を示す図である。図16Bの本発明のバンプ形成装置では、ノズルの微小開口部21aと電極パッドの中央とを、上記図16Aに示すずれの距離Lだけ予めずらして配置する。このずれ配置により、標準的な大きさのはんだ粒は電極パッド2の中央に到達して接合される。基板および吹付けガスが185℃程度に加熱されることが望ましいことは、実施の形態4と同様である。
上記のバンプ形成装置を用いることにより、簡便な手法によりサテライトを排除した上で、バンプを電極パッドの中央に形成することができるようになる。
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
産業上の利用可能性
本発明のダミー膜を用いたバンプ形成方法により、従来のバンプ下部電極構造の形成方法よりも簡素化したバンプ下部電極構造の形成方法により、はんだ粒吐出に付随することがあるサテライトを除去することができる。このため、工程短縮と製造費用削減を得ながら、高信頼性の半導体装置を提供することができる。また、サテライトを吹き出すガスを用いたバンプ形成方法により、簡便にサテライトを排除して高い信頼性の半導体装置を得ることができる。
【図面の簡単な説明】
図1は、本発明の実施の形態1のバンプ形成方法において、アルミの電極パッドを有する基板にフェノールノボラック系ポジレジスト剤を塗布した段階の断面図である。
図2は、図1の基板に、マスクを形成し、紫外線等の硬化線を照射している状態を示す断面図である。
図3は、図2の工程から、マスクを除去し、未硬化部(電極パッド上)のレジスト膜を除去した段階の断面図である。
図4は、図3の基板上に、チタン膜をスパッタにより形成した段階の断面図である。
図5は、図4の基板上に、ニッケル膜をスパッタにより形成した段階の断面図である。
図6は、図5の基板上に、金膜をスパッタにより形成した段階の断面図である。
図7は、図6の基板上に、ソルダジェット式ノズルからはんだ粒を吐出させ、はんだ粒を接続した段階の断面図である。
図8は、ウエットエッチングにより、金属膜を除去した段階の断面図である。
図9は、本発明の実施の形態2におけるバンプ形成方法において、アルミの電極パッドを含む基板上にチタン膜をスパッタリングにより形成した段階の断面図である。
図10は、図9の基板上にニッケル膜をスパッタリングにより形成した段階の断面図である。
図11は、図10の基板上に金膜をスパッタリングにより形成した段階の断面図である。
図12は、図11の基板上に、ソルダジェット式ノズルによりはんだ粒を吐出して接続した段階の断面図である。
図13は、図12の基板にエッチングを施し、金属膜を除去した段階の断面図である。
図14は、本発明の実施の形態3におけるバンプ形成装置の配置図である。
図15は、本発明の実施の形態4におけるバンプ形成装置を示す斜視図である。
図16Aおよび図16Bは、本発明の実施の形態4における別のバンプ形成装置を示す模式図である。図16Aは、吹付けガスにより標準的なはんだ粒が水平方向にシフトする距離Lを示す図であり、図16Bは、その水平方向にシフトする距離を予め見込んで、ノズルと基板位置をずらした配置を示す図である。
図17は、一般的なソルダジェット式ノズルを示す断面図である。
図18Aおよび図18Bは、サテライトが生成する過程を示す図である。図18Aは、ノズルの微小開口部から溶融はんだが押し出される状態を示す図であり、図18Bは、図18Aの状態から進行し、はんだ粒が微小開口部から離脱する際にはんだ粒の根元部にサテライトが生成する様子を示す図である。
図19は、従来のソルダジェット方式でのバンプ形成方法において、アルミの電極バンプを有する基板を示す断面図である。
図20は、電極パッドの位置に開口を有するマスクを形成した段階を示す断面図である。
図21は、図20の基板のアルミ電極パッド上に、スパッタリングによりチタン膜を形成した段階の断面図である。
図22は、図21の基板のチタン膜の上に、スパッタリングによりニッケル膜を形成した段階の断面図である。
図23は、図22の基板のニッケル膜の上に金膜を形成した段階の断面図である。
図24は、図23の基板からマスクを除去した後、ソルダジェット式ノズルによりはんだ粒を吐出してはんだ粒を接続した段階の断面図である。
Claims (20)
- 溶融はんだ粒(8)を吐出するソルダージェット方式のノズル(21)を用いて、ワーク(1)に設けられた電極パッド(2)上にバンプを形成する方法であって、
前記ワーク(1)上に、ワークを暫定的に保護する部分を有する被覆層(3,5,6,7)を形成する被覆層形成工程と、
前記被覆層形成工程の後に、前記電極パッド(2)に向けて前記ノズル(21)から溶融はんだ粒(8)を吐出するはんだ粒吐出工程と、
前記はんだ粒吐出工程において形成されたはんだ粒の下の領域以外の部分の被覆層(3,5,6,7)を除去する被覆層除去工程とを備える、バンプ形成方法。 - 前記被覆層形成工程は、前記電極パッド(2)上および電極パッド以外のワーク(1)上に導電層(5,6,7)を形成する導電層形成工程を含み、前記被覆層除去工程は、前記はんだ粒吐出工程においてはんだ粒(8)が載せられた電極パッド(2)上の部分の前記導電層(5,6,7)を残し、その他の部分の導電層(5,6,7)を除去する導電層除去工程を含む、請求の範囲第1項に記載のバンプ形成方法。
- 前記被覆層形成工程は、前記電極パッド上以外のワーク(1)上に絶縁膜(3)を形成する絶縁膜形成工程と、前記電極パッド(2)上および電極パッド以外の前記絶縁膜(3)上に導電層(5,6,7)を形成する導電層形成工程とを含み、
前記被覆層除去工程は、前記導電層形成工程で形成された導電層(5,6,7)のうち、前記はんだ粒吐出工程で形成されたはんだ粒の下の部分以外の部分の導電層(5,6,7)を除去する導電層除去工程と、前記絶縁膜形成工程で形成された前記絶縁膜(3)を除去する絶縁膜除去工程とを含む、請求の範囲第1項に記載のバンプ形成方法。 - 前記導電層(5,6,7)が、前記電極パッド(2)と接する金属層からなるバリア層(5,6)と、当該バリア層の上に接して形成され、前記はんだ粒と接する金属層からなる接続層(7)とから構成される、請求の範囲第2項に記載のバンプ形成方法。
- 前記導電層(5,6,7)が、前記電極パッド(2)と接する金属層からなるバリア層(5,6)と、当該バリア層の上に接して形成され、前記はんだ粒と接する金属層からなる接続層(7)とから構成される、請求の範囲第3項に記載のバンプ形成方法。
- 前記電極パッド(2)がアルミニウムにより形成され、前記バリア層がチタン膜(5)およびニッケル膜(6)を有し、前記接続層が金膜(7)を有する、請求の範囲第4項に記載のバンプ形成方法。
- 前記電極パッド(2)がアルミニウムにより形成され、前記バリア層がチタン膜(5)およびニッケル膜(6)を有し、前記接続層が金膜(7)を有する、請求の範囲第5項に記載のバンプ形成方法。
- 前記導電層除去工程は、前記導電層(5,6,7)をエッチングし、かつ、はんだ粒(8)の平均半径が当該導電層(5,6,7)の厚さに比べて大きいために、はんだ全体に対するエッチングの程度が軽微である腐食液を用いてエッチングが行われる工程を含む、請求の範囲第2項に記載のバンプ形成方法。
- 前記導電層除去工程は、前記導電層(5,6,7)をエッチングし、かつ、はんだ粒(8)の平均半径が当該導電層(5,6,7)の厚さに比べて大きいために、はんだ全体に対するエッチングの程度が軽微である腐食液を用いてエッチングが行われる工程を含む、請求の範囲第3項に記載のバンプ形成方法。
- 前記導電層除去工程は、ヨウ素とヨウ化カリウムとの混合液およびシアン化カリウムと酸化剤との混合液の少なくとも一方の混合液を用いて金膜(7)を除去する第1の金属層除去工程と、過硫酸アンモニウム系溶液および硝酸系溶液のうちの少なくとも一方の溶液を用いてニッケル膜(6)を除去する第2の金属層除去工程と、フッ酸と硝酸との混合液および過酸化水素またはフッ酸にキレート剤を混合した混合液のうちの少なくとも一方の混合液を用いてチタン膜(5)を除去する第3の金属層除去工程とを備える、請求の範囲第6項に記載のバンプ形成方法。
- 前記導電層除去工程は、ヨウ素とヨウ化カリウムとの混合液およびシアン化カリウムと酸化剤との混合液の少なくとも一方の混合液を用いて金膜(7)を除去する第1の金属層除去工程と、過硫酸アンモニウム系溶液および硝酸系溶液のうちの少なくとも一方の溶液を用いてニッケル膜(6)を除去する第2の金属層除去工程と、フッ酸と硝酸との混合液および過酸化水素またはフッ酸にキレート剤を混合した混合液のうちの少なくとも一方の混合液を用いてチタン膜(5)を除去する第3の金属層除去工程とを備える、請求の範囲第7項に記載のバンプ形成方法。
- 前記絶縁膜除去工程は、はんだとの相溶性のない薬液を用いて前記絶縁膜(3)を除去する工程からなる、請求の範囲第3項に記載のバンプ形成方法。
- 前記絶縁膜がレジスト膜(3)であり、前記絶縁膜除去工程が、有機アルカリ系の剥離液を用いてそのレジスト膜を剥離するレジスト膜除去工程からなる、請求の範囲第12項に記載のバンプ形成方法。
- ワーク(1)の上に接して絶縁膜(3)を形成する絶縁膜形成部(11)と、
前記絶縁膜(3)の接して導電膜(5,6,7)を形成する導電膜形成部(12)と、
溶融はんだ粒を吐出するソルダージェット方式のノズル(21)およびワークを搬送するワーク搬送台とを有するはんだ粒吐出部(13)と、
前記導電膜を除去する導電膜除去部(14)と、
前記絶縁膜(3)を除去する絶縁膜除去部(15)とを備える、請求の範囲第1項に記載のバンプ形成方法に用いられるバンプ形成装置。 - 溶融はんだ粒を吐出するソルダージェット方式のノズルを用いて、ワーク(1)に設けられた電極パッド上にバンプを形成する方法であって、
前記ノズル(21)から前記電極パッド(2)に向けて溶融はんだ粒(8)を吐出し、
前記ノズルとワークとの間において、前記溶融はんだ粒を吐出する方向と交差する方向(23)にガスを吹き付けて、前記溶融はんだ粒(8)の吐出に付随して発生することがある微小溶融はんだ粒であるサテライト(9)を前記ワーク(1)に付着させないようにする、バンプ形成方法。 - 前記はんだバンプを形成することになるはんだ粒(8)が前記電極パッド(2)上に到達するように、前記ノズル(21)位置、ノズルの向きおよび前記電極パッドが設けられたワークのうちの少なくとも一つを予めずらして配置しておく、請求の範囲第15項に記載のバンプ形成方法。
- 前記ガスが、不活性ガスおよび還元性ガスの少なくともいずれか一方である、請求の範囲第15項に記載のバンプ形成方法。
- 前記ガスが、室温〜はんだ溶融温度の温度域の温度を有する、請求の範囲15項に記載のバンプ形成方法。
- 溶融はんだ粒を吐出するソルダージェット方式のノズル(21)と、
ワークを搬送するワーク搬送台と、
前記ノズルとワーク搬送台との間において、前記ノズルの向きと交差する方向にガスを吹き出すガス吹出ノズル(22)とを備える、バンプ形成装置。 - 前記ソルダージェット方式のノズルの位置、ノズルの向き、および前記ワークの位置のうちの少なくとも一つが、前記はんだ粒が前記ガス吹出ノズルから吹き付けられるガスによって移動する距離Lを想定して、前記吹出ノズルからの吹出しガスがない場合の配置からずらして配置されている、請求項19に記載のバンプ装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2000/007400 WO2002035602A1 (fr) | 2000-10-23 | 2000-10-23 | Procede et dispositif de formation de bosses |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2002035602A1 true JPWO2002035602A1 (ja) | 2004-03-04 |
Family
ID=11736619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002538481A Withdrawn JPWO2002035602A1 (ja) | 2000-10-23 | 2000-10-23 | バンプ形成方法およびバンプ形成装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6861370B1 (ja) |
JP (1) | JPWO2002035602A1 (ja) |
KR (1) | KR20020062346A (ja) |
DE (1) | DE10085331T1 (ja) |
WO (1) | WO2002035602A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4066661B2 (ja) * | 2002-01-23 | 2008-03-26 | セイコーエプソン株式会社 | 有機el装置の製造装置および液滴吐出装置 |
US20060046501A1 (en) * | 2004-08-27 | 2006-03-02 | Texas Instruments Incorporated | Screening of electroless nickel/immersion gold-plated substrates with black pad defect |
JP4817418B2 (ja) * | 2005-01-31 | 2011-11-16 | オンセミコンダクター・トレーディング・リミテッド | 回路装置の製造方法 |
JP2007035911A (ja) * | 2005-07-27 | 2007-02-08 | Seiko Epson Corp | ボンディングパッドの製造方法、ボンディングパッド、及び電子デバイスの製造方法、電子デバイス |
KR100611709B1 (ko) * | 2005-08-29 | 2006-08-10 | 현대산업개발 주식회사 | 타일 및 미장재용 분말상 조성물 및 이를 이용한 숯 타일의제조방법과 미장 방법 |
KR20080041766A (ko) * | 2006-11-08 | 2008-05-14 | 동우 화인켐 주식회사 | 금속막 식각액 조성물 |
JP2008262953A (ja) * | 2007-04-10 | 2008-10-30 | Sharp Corp | 半導体装置の製造方法 |
JP5262045B2 (ja) * | 2007-09-27 | 2013-08-14 | 富士通セミコンダクター株式会社 | 電極の形成方法及び半導体装置の製造方法 |
US8193040B2 (en) * | 2010-02-08 | 2012-06-05 | Infineon Technologies Ag | Manufacturing of a device including a semiconductor chip |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60240142A (ja) * | 1984-05-14 | 1985-11-29 | Fujitsu Ltd | ハンダバンプ形成方法 |
JPS6317545A (ja) * | 1986-07-10 | 1988-01-25 | Toshiba Corp | はんだバンプの形成方法 |
JPH02172230A (ja) | 1988-12-26 | 1990-07-03 | Hitachi Ltd | 接続用電極バンプの形成方法 |
JP2929545B2 (ja) * | 1989-10-25 | 1999-08-03 | 株式会社日立製作所 | 半導体集積回路装置の製造方法および製造装置 |
JP2890837B2 (ja) | 1990-11-29 | 1999-05-17 | 松下電器産業株式会社 | 半田部の形成方法 |
US5282565A (en) * | 1992-12-29 | 1994-02-01 | Motorola, Inc. | Solder bump interconnection formed using spaced solder deposit and consumable path |
US5462638A (en) * | 1994-06-15 | 1995-10-31 | International Business Machines Corporation | Selective etching of TiW for C4 fabrication |
JPH09246706A (ja) | 1996-03-01 | 1997-09-19 | Omron Corp | ハンダ供給方法及び部品実装基板の製造方法 |
JPH09330934A (ja) * | 1996-06-12 | 1997-12-22 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2000031184A (ja) * | 1998-07-09 | 2000-01-28 | Nec Corp | 半導体装置の半田バンプの形成方法 |
US6399426B1 (en) * | 1998-07-21 | 2002-06-04 | Miguel Albert Capote | Semiconductor flip-chip package and method for the fabrication thereof |
JP3407275B2 (ja) * | 1998-10-28 | 2003-05-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | バンプ及びその形成方法 |
-
2000
- 2000-10-23 WO PCT/JP2000/007400 patent/WO2002035602A1/ja active IP Right Grant
- 2000-10-23 JP JP2002538481A patent/JPWO2002035602A1/ja not_active Withdrawn
- 2000-10-23 DE DE10085331T patent/DE10085331T1/de not_active Withdrawn
- 2000-10-23 US US10/149,651 patent/US6861370B1/en not_active Expired - Fee Related
- 2000-10-23 KR KR1020027007739A patent/KR20020062346A/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
DE10085331T1 (de) | 2003-09-11 |
WO2002035602A1 (fr) | 2002-05-02 |
US6861370B1 (en) | 2005-03-01 |
KR20020062346A (ko) | 2002-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100554779B1 (ko) | 반도체 장치, 회로 기판 및 전자 기기 | |
US6861345B2 (en) | Method of disposing conductive bumps onto a semiconductor device | |
JP3554685B2 (ja) | Icチップを支持基板に接合する方法 | |
US7078820B2 (en) | Semiconductor apparatus and process of production thereof | |
JP2000216330A (ja) | 積層型半導体装置およびその製造方法 | |
JP4165467B2 (ja) | ダイシングシート、半導体装置の製造方法 | |
JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3707481B2 (ja) | 半導体装置の製造方法 | |
CN102034721A (zh) | 芯片封装方法 | |
JPWO2002035602A1 (ja) | バンプ形成方法およびバンプ形成装置 | |
JP2002203869A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3385604B2 (ja) | はんだバンプの形成方法 | |
KR100752106B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US8361901B2 (en) | Die bonding utilizing a patterned adhesion layer | |
JP4155154B2 (ja) | 半導体装置、回路基板、及び電子機器 | |
JP2002093842A (ja) | 半導体デバイスおよびその製造方法 | |
JP4321980B2 (ja) | 多層プリント配線板の製造方法 | |
JPH09148333A (ja) | 半導体装置とその製造方法 | |
JP2005310816A (ja) | 半導体装置および半導体装置の製造方法、回路基板、並びに電子機器 | |
JPH11163018A (ja) | 半導体装置の製造方法、多層配線基板及びその製造方法 | |
JP2003197812A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP7263039B2 (ja) | 液体吐出ヘッドおよび液体吐出ヘッドの製造方法 | |
JP2002299361A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004288721A (ja) | 半導体装置とその製造方法、回路基板、及び電子機器 | |
JP3833541B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080108 |