JPS6317545A - はんだバンプの形成方法 - Google Patents

はんだバンプの形成方法

Info

Publication number
JPS6317545A
JPS6317545A JP61162780A JP16278086A JPS6317545A JP S6317545 A JPS6317545 A JP S6317545A JP 61162780 A JP61162780 A JP 61162780A JP 16278086 A JP16278086 A JP 16278086A JP S6317545 A JPS6317545 A JP S6317545A
Authority
JP
Japan
Prior art keywords
electrode
protective film
solder
forming
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61162780A
Other languages
English (en)
Inventor
Seiichi Hirata
誠一 平田
Michihiko Inaba
道彦 稲葉
Makoto Gonda
誠 権田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Kuroda Denki KK
Original Assignee
Toshiba Corp
Kuroda Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Kuroda Denki KK filed Critical Toshiba Corp
Priority to JP61162780A priority Critical patent/JPS6317545A/ja
Publication of JPS6317545A publication Critical patent/JPS6317545A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体装置をフェースダウンでワイヤレスボン
ディングするために使用されるはんだバンプの形成方法
、特に超音波を印加してはんだバンプを形成する方法に
関する。
(従来の技術) 超音波の印加により半導体基板の電極にはんだバンプを
形成する従来の方法を第5図および第6図により説明す
る。半導体基板9上に絶縁膜8が形成され、この絶縁膜
8上の所定箇所にアルミニウムあるいはアルミニウム合
金からなる電極12および配線10.11が形成されて
いる。これらの電極12および配5110.11はPS
G等より成るパッシベーション膜等の絶縁保護膜7に覆
われている。はんだバンプを形成するためにまず、第5
図のように絶縁保護膜7を開口して電極12だけを露出
させる。次に、電極12に溶融はんだを接触させ、この
溶融はんだに超音波を印加して電極12表面の自然酸化
膜を破壊すると共に、第6図のように電極12上に選択
的にはんだバンプ15を形成する(例えば特開昭53−
89368号公報参照)。このようなはんだバンプの形
成は印加された超音波のエネルギーによって行なわれる
ものである。すなわち、アルミニウムは非常に酸化しや
すい金属であり、はんだとアルミニウム電極を中純に接
触させただけでは合金化は起らないが溶融はんだに超音
波を印加すると、超音波エネルギーによって溶融はlυ
だの内部に金属蒸気の気泡(キャビティ)が発生する。
この気泡は瞬時に成長し高温、高圧状態で消滅する。こ
の高圧の気泡が破壊するときに電極120表面に強いw
J撃を与え、これにより、電極表面の自然酸化膜が破壊
されると共に、露出した電極の新生面とはんだとが合金
化して選択的にはんだバンプが形成される。
しかしながら、この従来の方法では気泡破壊の際の衝撃
は絶縁液g17にまでおよび、電極12近辺の絶縁保護
膜7を破壊する。これにより、絶縁膜m膜7にクラック
16を生じ、配線10.11が露出し、はんだは配線1
0.11とも反応し、第6図のように短絡部14を形成
する。この結果、半導体装置の電気的特性が不良となっ
て歩留りを低下させるという問題がある。
(発明が解決しようとする問題点) このように従来の方法では、超音波によってバンプ形成
予定部以外の他の部分で短絡が生じることが多く製品歩
留りが低下している。
本発明はこの従来技術の問題点を考慮してなされたもの
で、電極周辺の保護被膜を破壊せず、電極部だけにはん
だバンプを確実に形成することができる方法を提供する
ものである。
〔発明の構成〕
(問題点を解決するための手段) 本発明にかかるはんだバンプの形成方法は絶縁保護膜を
耐熱性の保護膜でさらに被覆し、この保護膜を開口して
電極を露出させ、この電極に超音波を印加した溶融はん
だを接触させ、必要に応じて保護膜を、除去するように
したことを特徴とする。
(作 用) 本発明における耐熱性の保護膜は超音波の印加で発生す
る気泡の衝撃を吸収し、下層の絶縁保護膜に衝撃が伝達
するのを防止する。これにより、電極周囲には超音波印
加によるクラック発生等の悪影響がなく、電極のみには
んだバンプが形成される。
(実施例) 以下、図面を参照して本発明をさらに具体的に説明する
第1図および第2図は本発明における工程別断面図であ
る。半導体基板9上に絶縁!18が形成され、絶B膜8
上の所定位置に例えば−辺100μmの電極12が形成
されると共に、その周囲に配線10.11が形成されて
いる。電極12および配線10.11はアルミニウムあ
るいはアルミニウム合金等の導電材料からなり、これら
の上面にはパッシベーション膜等の絶縁保護1117が
形成されている。絶縁保護膜7の電極部分は開孔されて
、電極12が露出しており、さらに絶縁被膜7上には耐
熱性の保護膜17が例えば約20μmの厚さで被覆され
ている。保護膜は溶融はんだが接触しても熱によって溶
解したり、分解することのない材質であることが必要で
あり、かつ絶縁性を有していなければならない。このた
め、有機質材料、特に高分子が適しており、例えばポリ
イミド樹脂あるいはポリベンゾイミダゾール樹脂等が選
択される。これらはいずれも電気部品の絶縁材として従
来から使用されており、融解温度が700℃以上である
ため、溶融はんだ(250〜300℃)に接触しても安
定した被覆状態が維持される。
この保護膜の形成は、半導体基板を回転しながら基板上
に保r!!膜の溶液を滴下し、半導体基板の遠心力で全
面に均一に拡散させる、いわゆるスピンコード法で通常
行なわれる。そして、拡散の後は、溶媒の除去(プリキ
ュア)を行ない、次に電極上面部分の保護膜を除去して
開孔し、その後硬化(キュア)させる。これにより、第
1図のように電極12が保護膜17からも露出した状態
となる。
この状態で半導体基板9をはんだ槽内に浸漬させて溶融
はんだを電極部に接触させ、溶融はんだに超音波も印加
すると、超音波の印加によって高温、高圧の気孔が溶融
はんだの内部に発生し、これが崩壊して、その衝撃で電
極上の自然酸化膜が破壊されると同時に電極とはんだと
直接接触して合金化し、第2図のようにはんだバンプ1
5が形成される。このはんだバンプ15の形成時には、
絶縁保護膜7が保護膜17によって被覆されており、気
泡の衝撃は保護膜17に吸収されて絶縁被覆7まで伝達
されることがない。従って、絶縁被膜7にクラック等が
生じることがなく、またたとえクラックが生じてしはん
だと直接接触しないので配線10.11が短絡すること
はなく、電気的特性の良好な半導体装置を製造すること
ができる。なお、保護膜17は後工程で支障がない場合
には、取り除く必要がないが、はんだバンプ15の高さ
が低い場合や後工程で支障がある場合には適宜、取り除
くことができる。この除去にはヒドラジン系溶剤や発煙
硝酸が通常用いられる。
第3図は本発明に適用されるはんだバンプの形成装置の
一例の断面図である。この装置ははんだ槽5と超音波発
振器1とからなっている。はんだWI5内には、はんだ
の還流路4が形成されて内部に溶融はんだ6が充填され
ている。溶融はんだ6はモータの駆動で回転する撹拌部
材3によって撹拌され、還流路4の右端側で液面よりも
隆起して還流する。半導体基板9はこの隆起部分の溶融
はんだに浸漬されるが、第1図のように保護膜17が形
成された状態で、耐熱性の両面粘着テープ等によってガ
ラス板に接着されて浸漬される。超音波発振器1のホー
ン2は溶融はんだ6に接触するようになっており、溶融
はんだおよびこれに浸漬された半導体基板9に超音波が
印加され、前述したようなはんだバンプ15が形成され
る。
第4図は保護膜としてポリイミド樹脂を使用し、はんだ
バンプ形成時のクラック発生数を調べた特性図である。
周囲は溶融はんだが260℃であり、周波数260KH
2の超音波を印加した場合を示している。ポリイミド樹
脂の膜厚が10t1mとなれば、保護被膜にほとんどク
ラックが発生することがないことがわかる。従ってばら
つき等を考慮してポリイミド樹脂厚は20μm程度とす
ればよい。
以上の実施例では保護膜として通常のポリイミド樹脂を
使用しているが感光性ポリイミド樹脂を用いた場合には
直接露光することができ、電極を露出させる工程が簡略
化する。また、ドライフィルムを保護膜として用いるこ
ともできる。
〔発明の効果〕
以上のとおり本発明によれば、電極以外の部分に保護膜
を被覆してから1陽と超音波を印加した溶融はんだとを
接触させるようにしたので、超音波印加で生じる気孔の
衝撃によって発生する絶縁被膜のクラックに伴う配線お
よび電極間のショートを防止できる。
【図面の簡単な説明】
第1図および第2図は本発明の工程を示す断面図、第3
図は本発明が適用される装置の一例の断面図、第4図は
保護膜の膜厚とクラック発生数との関係を示す特性図、
第5図および第6図は従来方法の工程を示す断面図であ
る。 7・・・絶縁保護膜、9・・・半導体基板、12・・・
電極、15・・・はんだバンプ、17・・・保護膜。 C74,” ドPIxA(Pm) 厩4 図 55 図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板上に形成された電極を被覆する絶縁保護
    膜を開孔して電極を露出させた後、超音波を印加した溶
    融はんだに露出した前記電極を接触させ、電極材料とは
    んだとの合金化によつて前記電極部に選択的にはんだバ
    ンプを形成する方法において、 前記電極以外の部分を耐熱性の保護膜で被覆した上で前
    記電極と前記溶融はんだとを接触させることを特徴とす
    るはんだバンプの形成方法。 2、保護膜がポリイミド樹脂系材料である特許請求の範
    囲第1項記載のはんだバンプの形成方法。 3、半導体基板上に形成された電極を被覆する絶縁保護
    膜を開孔して電極を露出させた後、超音波を印加した溶
    融はんだに露出した電極を接触させ、電極材料とはんだ
    との合金化によつて前記電極部に選択的にはんだバンプ
    を形成する方法において、 前記電極以外の部分を耐熱性の保護膜で被覆した上で前
    記電極部と前記溶融はんだとを接触させてはんだバンプ
    を形成し、続いて前記保護膜を除去することを特徴とす
    るはんだバンプの形成方法。 4、保護膜がポリイミド樹脂系材料である特許請求の範
    囲第3項記載のはんだバンプの形成方法。 5、保護膜の除去がヒドラジン系溶剤あるいは発煙硝酸
    を用いて行なわれる特許請求の範囲第3項記載のはんだ
    バンプの形成方法。
JP61162780A 1986-07-10 1986-07-10 はんだバンプの形成方法 Pending JPS6317545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61162780A JPS6317545A (ja) 1986-07-10 1986-07-10 はんだバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61162780A JPS6317545A (ja) 1986-07-10 1986-07-10 はんだバンプの形成方法

Publications (1)

Publication Number Publication Date
JPS6317545A true JPS6317545A (ja) 1988-01-25

Family

ID=15761069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61162780A Pending JPS6317545A (ja) 1986-07-10 1986-07-10 はんだバンプの形成方法

Country Status (1)

Country Link
JP (1) JPS6317545A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5099163A (en) * 1990-01-08 1992-03-24 Mitsubishi Denki K.K. Brush device for rotary electric machine
US6861370B1 (en) * 2000-10-23 2005-03-01 Renesas Technology Corp. Bump formation method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5389368A (en) * 1977-01-17 1978-08-05 Seiko Epson Corp Production of semiconductor integrated circuit
JPS56164556A (en) * 1980-05-22 1981-12-17 Toshiba Corp Manufacture of semiconductor device
JPS5789244A (en) * 1980-11-26 1982-06-03 Ricoh Co Ltd Formation of protruded electrode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5389368A (en) * 1977-01-17 1978-08-05 Seiko Epson Corp Production of semiconductor integrated circuit
JPS56164556A (en) * 1980-05-22 1981-12-17 Toshiba Corp Manufacture of semiconductor device
JPS5789244A (en) * 1980-11-26 1982-06-03 Ricoh Co Ltd Formation of protruded electrode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5099163A (en) * 1990-01-08 1992-03-24 Mitsubishi Denki K.K. Brush device for rotary electric machine
US6861370B1 (en) * 2000-10-23 2005-03-01 Renesas Technology Corp. Bump formation method

Similar Documents

Publication Publication Date Title
US6861345B2 (en) Method of disposing conductive bumps onto a semiconductor device
US5888850A (en) Method for providing a protective coating and electronic package utilizing same
US6350664B1 (en) Semiconductor device and method of manufacturing the same
US4763829A (en) Soldering of electronic components
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
JP2002050738A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3451987B2 (ja) 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JPH05136313A (ja) セラミツク基板上の保護被覆
JP3501360B2 (ja) ポリマ補強カラム・グリッド・アレイ
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP2002203869A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002009108A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001144123A (ja) 半導体装置の製造方法および半導体装置
JPS6317545A (ja) はんだバンプの形成方法
JP2000133669A (ja) 半導体装置の製造方法
US6852617B2 (en) Semiconductor device fabrication method
JP3485509B2 (ja) フリップチップ型半導体装置及びその製造方法
JP2001230267A (ja) 半導体装置の製造方法および半導体装置
JPH03244140A (ja) 半導体装置
JP2001223232A (ja) 半導体装置の製造方法
JP2000299338A (ja) 突起電極を有するベアチップic及び突起電極の形成方法
JP2002299361A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3314662B2 (ja) バンプの形成方法
JP2914569B1 (ja) 半導体素子の実装方法とその実装体
JP3525808B2 (ja) 半導体装置の製造方法および半導体装置